JPH10308354A - 半導体基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 剥離用欠陥層を形成するためのイオン注入を
行なったときに、脱離温度を高くして途中工程での熱処
理温度を高く設定できるようにする。 【解決手段】 （ａ）単結晶シリコン基板１８に、フッ
素，塩素などの電気陰性度が高く脱離温度が高い高温脱
離材料をイオン注入する。（ｂ）絶縁膜１４および多結
晶シリコン膜１５を形成してパターン構造１６を設け
る。（ｃ）平坦化処理膜１３を設けて表面を平坦化し、
ベースシリコン基板１２を貼り合わせると共に１１００
℃で熱処理によってイオン注入領域１９を剥離用欠陥層
領域として剥離させ、剥離面を研磨してＳＯＩ基板を得
る。パターン構造１６や平坦化処理膜１３の形成時に、
脱離を起こすことなく熱処理温度を６００℃程度まで高
く設定できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ベース基板上に絶
縁膜を介して素子形成用の半導体層を設けてなる半導体
基板の製造方法に関する。

【０００２】

【発明が解決しようとする課題】基板上に絶縁膜を介し
て素子形成用の単結晶の半導体層を形成してなる半導体
基板としては、例えば、半導体層としてシリコン単結晶
を設ける構成のＳＯＩ（Silicon On Insulator）基板が
ある。これは、基板となるシリコン基板上に酸化膜が形
成され、その上にシリコン単結晶膜が形成された構造を
有するもので、このような半導体基板を用いることによ
り、基板との絶縁分離工程を別途に実施する必要がなく
なり、分離性能が良く、高い集積度でシリコン単結晶膜
に素子を形成して集積回路を作り込むことができるもの
である。

【０００３】この場合、ＳＯＩ基板に設けているシリコ
ン単結晶膜の製造方法としては、従来より種々の方法が
あるが、その中で以下の３段階の工程を経て製造するよ
うにした半導体薄膜製造技術が特開平５−２１１１２８
に開示されている。以下に、その製造方法について図９
を用いて説明する。

【０００４】まず、第１段階として、半導体基板１中へ
水素ガスもしくは希ガスをイオン化して所定の注入エネ
ルギで加速して注入することにより（図９（ａ）参
照）、半導体基板１の表面から所定深さに注入イオンが
分布するようにしてイオン注入領域２を形成する。次
に、第２段階として、この半導体基板１のイオン注入を
した側の面１ａに、少なくとも１つの剛性材料から形成
されたベース基板３を貼り合わせ法などにより結合させ
る（同図（ｂ）参照）。この場合のベース基板３は半導
体製の基板を用いることが可能で最終的にＳＯＩ基板を
形成させるという点では、酸化膜のような絶縁膜４を成
膜させた状態としておくことが望ましい。

【０００５】次に、第３段階として、半導体基板１およ
びベース基板４を結合させた状態で熱処理を施すことに
より、イオン注入領域２に形成されるマイクロボイド
（微小気泡）部分Ｐを境界として半導体基板１と薄膜部
分が分離するように剥離し、ベース基板３上に絶縁膜４
を介してシリコン単結晶膜５が接着された構造のＳＯＩ
基板６が形成される（同図（ｃ）参照）。

【０００６】実際には、この剥離された面には数ｎｍ程
度の凹凸が存在するため、この剥離面Ｐに研磨処理およ
びエッチング処理などを施してシリコン単結晶膜５を平
坦に仕上げると共に所定膜厚（例えば０．１μｍ）に調
整してＳＯＩ基板６として形成されるものである（同図
（ｄ）参照）。

【０００７】ところで、上述のような技術は、半導体基
板１内にイオン注入を行なって形成したイオン注入領域
で剥離を行なうので、途中の加工工程では、半導体基板
１内からイオンが脱離する温度つまり脱離温度以上に熱
処理温度をあげることができない。これによって、イオ
ン注入工程の実施の後に、例えば、半導体基板１の表面
に膜を形成する工程や酸化する工程などで高温にさらす
ことができず、熱処理に制約を受けることになる。

【０００８】したがって、成膜工程などを実施する場合
には、例えば水素イオンに対する熱処理温度の上限は、
５００℃程度となるので、それ以下の低い温度で可能な
処理プロセスを選択する必要がある。ところが、一般的
に、処理温度が低くなるほど、形成される膜の質は低下
する傾向にあり、また、成膜速度も著しく遅くなる傾向
にあり、このため、高温熱処理を使用して膜質を良好に
しようとする場合あるいは成膜速度を速くする場合に
は、イオン注入工程を成膜工程の後に行なう必要があ
る。

【０００９】しかしながら、このように形成する膜を半
導体基板１の表面に部分的に配置することによりパター
ン構造を形成する場合には、その表面からイオン注入を
行なうと、材料の相違，膜厚差や段差などによるパター
ン構造の影響を受けて、半導体基板１内へのイオンの注
入深さが面内の位置によって異なるようになる。この結
果、ベース基板４を貼り合わせた状態で剥離工程を実施
すると、パターン構造の影響を受けたイオン注入領域の
面に沿った剥離がなされるため、剥離された面がイオン
注入領域の段差に対応した段差を有する状態となる。

【００１０】したがって、剥離時に得られるシリコン単
結晶膜５の表面は、段差を有する面となる。このように
得られた剥離面を研磨工程により平坦化することは不可
能ではないが、その剥離面に初期的に残っている段差
は、研磨によって最終的に残すシリコン単結晶膜５の厚
さ寸法（例えば研磨段階では０．２μｍ程度）に比べて
何倍もの寸法となる場合があり、これを研磨処理により
平坦化することは困難であると共に、シリコン単結晶膜
５の膜厚を平行度を保ちながら精度良く研磨することが
非常に難しく、結果的にコスト高になる不具合がある。

【００１１】換言すれば、半導体基板１上に段差が生じ
ている状態でイオン注入工程を実施して剥離面となる欠
陥層領域を形成して剥離を行なうには、面内に注入され
たイオン注入材料の注入深さがパターン構造により異な
るため剥離面を平坦にすることは困難となり、実用的に
は採用できないものである。

【００１２】本発明は、上記事情に鑑みてなされたもの
で、その目的は、貼り合わせを行なう基板側に、成膜工
程やエッチング工程等によりパターン構造を形成する場
合に、熱処理温度の制約を少なくすることができるよう
にした半導体基板の製造方法を提供することにある。

【００１３】

【課題を解決するための手段】請求項１ないし３の発明
によれば、半導体層用基板（１８）に対して、剥離用欠
陥層を形成するためにあらかじめ半導体層用基板（１
８）に行なうイオン注入工程（Ｐ１）で、イオン注入の
材料を高温離脱材料つまり半導体層用基板（１８）から
の脱離温度が例えば６００℃以上の高温である材料をイ
オン化したものを用いるので、その後、貼り合わせ・剥
離工程（Ｐ４）を実施するまでの間の工程で、熱処理を
伴う加工工程がある場合でも、水素イオンなどをイオン
注入して行なう場合のものに比べて高温で行なうことが
でき、特に成膜工程などを実施する場合においてはより
品質の高い膜を形成することができるようになると共
に、製造工程における制約を少なくして加工処理の自由
度を高めることができる。なお、このときの熱処理温度
は、注入した高温脱離材料が半導体層用基板（１８）か
ら脱離しないように、脱離温度以下に設定する必要があ
る。

【００１４】また、高温脱離材料として、フッ素や塩素
などの電気陰性度が高く、シリコンなどの半導体層用基
板（１８）の材料との結合力が高い材料を用いることに
より、貼り合わせ・剥離工程（Ｐ４）までの途中の工程
で、６００℃程度までの高温の熱処理を行なうことがで
き、この場合でも、高温脱離材料を脱離させることなく
処理工程を実施することができる。

【００１５】また、イオン注入工程（Ｐ１）の段階で高
温脱離材料の高濃度層をピークにして広い幅領域にわた
って形成されていた欠陥層は、この低温の熱処理によっ
て、高温脱離材料が低濃度で分布する領域では欠陥が消
滅して結晶性が回復し、高温脱離材料の高濃度層に欠陥
層は集中するようになる。

【００１６】請求項７の発明によれば、パターン構造形
成工程（Ｐ２）において、剥離面研磨工程（Ｐ５）で研
磨終了を検知するための研磨ストッパ（２２）を有する
パターン構造（１６）を半導体層用基板（１８）に形成
する処理工程を含んでいるので、剥離面研磨工程（Ｐ
５）を実施して半導体層（２１）を所定厚さ寸法まで研
磨したときに確実に終了することができ、これによっ
て、精度良く半導体層（２１）を形成することができる
ようになる。

【００１７】請求項８の発明によれば、研磨ストッパ
（２２）を半導体層（２１）に対して研磨速度が異なる
材質で形成して、剥離面研磨工程（Ｐ５）における研磨
中に研磨速度が異なる材質が研磨面として露出すること
により発熱量が変化するので、これによって研磨終了を
検知することができるようになり、精度良く半導体層
（２１）を形成することができるようになる。また、請
求項９の発明では、研磨ストッパ（２１）を、半導体層
用基板（１８）に対する研磨速度よりも遅い研磨速度の
材料例えば酸化膜や窒化膜等のような材料により形成し
たので、研磨中に発熱量の変化が増大したことをもって
確実に研磨終了を検知することができる。

【００１８】請求項１０の発明によれば、貼り合わせ・
剥離工程（Ｐ４）に先立って、水素吸蔵処理工程（Ｐ
Ａ）を実施することにより、半導体層用基板（１８）内
に水素プラズマの処理を行なって内部に水素を吸蔵させ
るので、貼り合わせ・剥離工程（Ｐ４）では、剥離のた
めの熱処理温度を高温脱離材料のイオン注入層（１９）
に対して剥離に必要な温度よりも低く設定することがで
き、したがって、途中の熱処理工程では６００℃程度ま
での温度を設定することができると共に、最終段階での
剥離では熱処理温度を低く設定することができるように
なる。

【００１９】

【発明の実施の形態】

（第１の実施形態）以下、本発明の第１の実施形態につ
いて図１ないし図４を参照しながら説明する。図３は本
発明でいうところの半導体基板であるＳＯＩ基板１１を
模式的断面で示すもので、その構造は、ベース基板とし
てのベースシリコン基板１２上に多結晶シリコン膜，ア
モルファスシリコン膜あるいは酸化シリコン膜などの平
坦化処理用膜１３が形成され、この上に酸化シリコンな
どの絶縁膜１４およびリン，ボロン等の不純物がドーピ
ングされた多結晶シリコン膜１５などからなるパターン
構造１６が形成され、さらに、その上に素子形成用の半
導体層としてのシリコン単結晶膜１７が形成されてい
る。

【００２０】この場合、本実施形態におけるＳＯＩ基板
１１は、例えば、シリコン単結晶膜１７中に素子形成工
程を経てＦＥＴなどの素子が形成されたときに、そのＦ
ＥＴのゲート電極に対して、パターン構造１６の絶縁膜
１４中に埋込形成された多結晶シリコン膜１５がバック
ゲートとして使用されるような構造の素子を形成するの
に適したもので、このような用途以外にも種々の素子を
形成するのに用いることができるものである。

【００２１】次に、上記構成のＳＯＩ基板１１を製造す
る方法について図１，２および図４を参照して説明す
る。図４はＳＯＩ基板１１を製造する場合の全体の工程
の流れを概略的に示しており、まず、イオン注入工程Ｐ
１にて、シリコン単結晶膜１７を形成するための半導体
層用基板としての単結晶シリコン基板１８に対して、少
なくとも一方の面を鏡面研磨に仕上げた状態として、そ
の面に高温脱離材料としてのフッ素あるいは塩素などの
ハロゲン系元素のイオンを注入する（図１（ａ）参
照）。このとき、注入に要するエネルギのレベルとして
は、例えば、フッ素（Ｆ）では、単結晶シリコン基板１
８に１μｍ打ち込むのに３００ｋｅＶ程度の加速が必要
である。

【００２２】上述した高温脱離材料は、単結晶シリコン
基板１８に打ち込まれた状態で、熱処理をしたときに、
例えば６００℃以上の高温において初めて結合が解けて
脱離するという性質を有する材料として定義付けしてい
るもので、これは、シリコンなどの対象となる基板の物
質を構成する元素との結合エネルギである電気陰性度が
大きいものほどこのような脱離温度が高くなる性質を有
している。

【００２３】そこで、実用的には、フッ素や塩素などの
ハロゲン系元素が高い電気陰性度を有することからこの
高温脱離材料に該当するものである。なお、電気陰性度
が高いという点からは、炭素（Ｃ），酸素（Ｏ）あるい
は窒素（Ｎ）なども該当することになるが、これらの元
素については、シリコンと化合して炭化物，酸化物ある
いは窒化物を生成してしまうことがあるので実用的には
適していない。

【００２４】さて、上述のようにして高温脱離材料によ
るイオン注入をすると、単結晶シリコン基板１８内には
所定深さの高濃度層をピークとして深さ方向の広い範囲
に渡って分布する状態となり、これによってイオン注入
層１９が形成される。なお、このイオン注入層１９は、
後述するように、貼り合わせ・剥離工程Ｐ４に至る工程
での熱処理（熱処理温度は、高温脱離材料の脱離温度よ
りも低い温度）を経ることにより、高温脱離材料が脱離
しない状態で再分布してごく薄い領域に剥離用欠陥層が
形成されるようになっている。

【００２５】次に、パターン構造形成工程Ｐ２にて、単
結晶シリコン基板１８の表面にパターン構造１６を形成
する。単結晶シリコン基板１８の表面を熱酸化して絶縁
膜１４としての熱酸化膜１４ａ（膜厚は例えば０．１μ
ｍ）を形成し、続いて、ＣＶＤ法などにより多結晶シリ
コンを堆積させてフォトリソグラフィ処理を経てエッチ
ング等によりパターニングして多結晶シリコン膜１５
（膜厚は例えば０．３５μｍ）を形成し、さらに酸化膜
１４ｂ（膜厚は例えば０．１μｍ）をＣＶＤ法などによ
り堆積させて、パターン構造１６を形成する。

【００２６】さて、上述した熱酸化工程、ＣＶＤによる
膜堆積工程で単結晶シリコン基板１８は熱処理されるこ
とになるが、そのときの熱処理温度は高温脱離材料が脱
離する温度よりも低く設定されており、したがって、こ
れらの工程中に高温脱離材料はシリコン基板１８から脱
離することはない。しかし、イオン注入の段階で高温脱
離材料の高濃度層をピークにして広い幅領域にわたって
形成されていた欠陥層は、この低温の熱処理によって、
高温脱離材料が低濃度で分布する領域では欠陥が消滅し
て結晶性が回復し、高温脱離材料の高濃度層に欠陥層は
集中するようになる。

【００２７】次に、このパターン構造１６を有する単結
晶シリコン基板１８を、ベース基板としてのベースシリ
コン基板１２に貼り合わせるために表面を平坦にする必
要がある。そこで、平坦化処理工程Ｐ３（図４参照）と
して、単結晶シリコン基板１８の表面上にシリコン系の
ガスソースを用いたＣＶＤ法もしくはシリコンターゲッ
トをスパッタリングもしくは加熱蒸着等のＰＶＤ法によ
り多結晶シリコンもしくはアモルファスシリコン、酸化
シリコン等の平坦化処理用膜１３を所定膜厚（膜厚は例
えば５〜１０μｍ程度）で堆積する（図１（ｃ）参
照）。

【００２８】上述の場合に、多結晶シリコンもしくはア
モルファスシリコン、酸化シリコン層等の平坦化処理用
膜１３の堆積においてはイオン注入層１９での剥離の発
生を防ぐため単結晶シリコン基板１８の加熱温度は高温
脱離材料が脱離する温度以下の低温で行う必要がある。
そして、この工程においても、熱処理を経ることによ
り、欠陥層がさらに狭い領域に集中するようになる。次
に、ベース基板１２との貼り合わせ用に成膜した平坦化
処理用膜１３を研磨し（例えば膜厚２〜３μｍ程度まで
研磨する）下地のパターン構造１６に起因する表面段差
をなくすと共に、表面の面粗度も向上させる（図２
（ａ）参照）。

【００２９】次に、貼り合わせ・剥離工程Ｐ４では、単
結晶シリコン基板１８の研磨面とベースシリコン基板１
２を貼り合わせた上で、接合用の熱処理を行う。ここ
で、ベースシリコン基板１２は少なくとも貼り合わせる
面が鏡面研磨されている。また、ベースシリコン基板１
２の貼り合わせる面に酸化膜を形成した状態で使用する
こともできる。

【００３０】そして、貼り合わせに際しては、例えば、
硫酸（Ｈ_２ＳＯ_４）と過酸化水素水（Ｈ_２Ｏ_２）の混合
液（Ｈ_２ＳＯ_４：Ｈ_２Ｏ_２＝４：１）による洗浄及び純
水洗浄を順次施した後、スピン乾燥で基板表面に吸着す
る水分量を制御して、単結晶シリコン基板１８とベース
シリコン基板１２との貼り合わせ面を密着させる。これ
により、２枚のシリコン基板１８，１２はそれぞれの表
面に形成されたシラノール基、及び表面に吸着した水分
子の水素結合によって接着される（図２（ｂ）参照）。

【００３１】この後、貼り合わせたシリコン基板１８，
１２を、窒素雰囲気中あるいは酸素雰囲気中で、例えば
１１００℃で１時間程度の熱処理を行うことで貼り合わ
せ面で脱水縮合反応を生じさせ、２枚のシリコン基板１
８，１２を直接接合させて一体化させる。この接合工程
の高温熱処理によって、第１シリコン基板内部に形成さ
れた欠陥層Ｐの部分で単結晶シリコン基板１８は割れて
剥離する（図２（ｂ）参照）。この場合、欠陥層Ｐは狭
い領域で、しかも酸化膜１４の表面から一定の距離に形
成されているため、酸化膜１４の表面から剥離した欠陥
層Ｐの面までの単結晶シリコン膜１７の厚みは一定で均
一なものを得ることができる。

【００３２】次に、剥離面研磨工程Ｐ５では、剥離され
た欠陥層Ｐの面を研磨処理により平坦化および平滑化し
て面粗度を向上させた状態に形成する。これによって、
ベースシリコン基板１２上にパターン構造１６を有した
状態で半導体膜１７を所定厚さに形成したＳＯＩ基板１
１が形成される。

【００３３】なお、本実施形態において形成するＳＯＩ
基板１１を得るときに、単結晶シリコン基板１８は、単
結晶シリコン膜１７の品質を確保するために、通常半導
体装置を形成する場合のものと同様に不純物濃度が一定
値に管理された製品ウェハを用いることが望ましいのに
対して、貼り合わせるベースシリコン基板１２は、酸化
膜１４を介して単結晶シリコン膜１７を保持する基板と
しての機能を果すことで十分であるから、不純物濃度を
特に管理していないダミーウェハを用いることができ
る。

【００３４】したがって、ベースシリコン基板１２とし
ては安価なものを用いることができ、さらに、剥離後の
単結晶シリコン基板１８は表面を研磨等の平坦化処理を
行うことで再び他のＳＯＩ基板１１を製造するためのも
のとして使用することができるようになり（リサイク
ル）、資源の有効活用ができると共に、総じてコストの
低減を図ることができるものである。

【００３５】このような第１の実施形態によれば、半導
体層用基板１８にイオン注入工程Ｐ１で高温脱離材料を
イオン化して注入することにより、脱離温度を６００℃
程度以上まで高めることができ、これによって、貼り合
わせ・剥離工程Ｐ４までの間に実施する処理工程で６０
０℃程度までの高温での熱処理が可能となり、成膜工程
や熱処理工程の制約が少なくなって成膜の品質向上を図
れると共に、製造工程の自由度が高くなる。

【００３６】（第２の実施形態）図５ないし図７は本発
明の第２の実施形態を示すもので、以下、第１の実施形
態と異なる部分について説明する。本実施形態において
は、図７に示すように、半導体基板としてのＳＯＩ基板
２０は、絶縁膜としての酸化膜１４が半導体層としての
シリコン単結晶膜２１の面に部分的に露出するようにし
て形成することにより研磨ストッパ２２として設けられ
ている。そして、素子形成用のシリコン単結晶膜２１
は、ＳＯＩ基板２０の表面に島状に形成されており、絶
縁分離された状態とされている。

【００３７】図５および図６は、ＳＯＩ基板２０の製造
工程に対応した状態の各断面を示すもので、イオン注入
工程Ｐ１は、第１の実施形態と同様にして行なわれ（図
５（ａ）参照）、フッ素あるいは塩素などの高温脱離材
料をイオン化して所定エネルギで加速することによりイ
オン注入しイオン注入層１９が形成される。

【００３８】次に、パターン形成工程Ｐ１（図５（ｂ）
参照）においては、第１の実施形態と異なり、単結晶シ
リコン基板１８にあらかじめ研磨ストッパ２２の形成用
に凹部１８ａをフォトリソグラフィ処理でドライエッチ
ング等により形成し、この凹部１８ａに対応して酸化膜
が形成されて研磨ストッパ２２として設けられる。以降
の工程については、第１の実施形態とほぼ同様である。

【００３９】平坦化処理工程Ｐ３では、平坦化処理用膜
１３を表面に形成して（図５（ｃ）参照）、所定厚さま
で研磨により除去して平坦化をはかる（図６（ａ）参
照）。以下、貼り合わせ・剥離工程Ｐ４では、前述同様
にしてシリコン基板１８の表面にベース基板１２を対向
させた状態で貼り合わせを行ない、熱処理を行なって剥
離をする（図６（ｂ）参照）。

【００４０】上述の状態では、剥離した面の研磨ストッ
パ２２が形成されている部分に、極薄いシリコン膜１８
ｂが残った状態になっており、これを剥離面研磨工程Ｐ
５にて研磨処理を行なって除去する。このとき、研磨処
理が進んでシリコン膜１８ｂがなくなると、研磨ストッ
パ２２の表面が研磨面として露出するようになる。シリ
コン酸化膜である研磨ストッパ２２はシリコン膜１８ｂ
の研磨レートよりも遅いこと、また研磨布との摩擦熱が
シリコンとシリコン酸化膜とで異なることから、研磨に
より発生する熱量の変化が増大するようになる。これを
例えば研磨布の温度変化として温度センサ等により検出
することで研磨面が研磨ストッパ２２の表面に達したこ
とを検知することができ、この時点で研磨処理を停止す
る。

【００４１】これにより、半導体層２１として薄く均一
な厚さで精度の良い半導体層を得ることができるように
なる。また、形成された半導体層となる単結晶シリコン
膜２１はそのままの状態で絶縁分離された島状に形成さ
れるので、あらかじめ必要な形状に形成しておくことに
より、その後形成する素子の製造工程を簡略化すること
ができる。

【００４２】なお、上述の研磨ストッパ２２は、好まし
くは研磨面の面積で３０〜５０％の比率を占めるように
パターン構造１６を形成すると良い。また、上述したよ
うな研磨速度の違いに起因して発生する発熱量の変化を
検知する方法以外に、何らかの方法により検知をするこ
とができれば、研磨ストッパ２２の面積やパターニング
を適宜に行なうことができる。

【００４３】（第３の実施形態）図８は本発明の第３の
実施形態を示すもので、この実施形態においては、前述
した第１あるいは第２の実施形態における製造工程（図
４参照）に加えて、貼り合わせ・剥離工程Ｐ４の前に水
素吸蔵処理工程ＰＡを実施するようにしたところであ
る。

【００４４】すなわち、この水素吸蔵処理工程ＰＡ（図
８参照）では、平坦化処理膜１３を形成した単結晶シリ
コン基板１８に対して、水素雰囲気中で熱処理、あるい
は水素プラズマの処理を行うことにより水素をシリコン
基板１８内部に導入する。この後、水素の脱離温度より
も低温で熱処理を行なうことにより、シリコン基板１８
の欠陥層領域に水素を吸蔵（occlution ）させるのであ
る。そして貼り合わせ・剥離工程Ｐ４の熱処理を行うこ
とで、欠陥層Ｐ部分で剥離させる。このとき、水素吸蔵
処理工程ＰＡを実施した効果としては、熱処理温度を低
く設定することができるようになることである。

【００４５】このような第３の実施形態によれば、水素
吸蔵処理工程ＰＡを実施することにより、最終段階にお
ける剥離のための熱処理では１０００℃を超える高温で
の熱処理をする必要がなくなり、途中段階の工程では熱
処理を高温（６００℃程度まで）行なえるようにしなが
ら、最終段階では水素をイオン注入した場合と同様に低
い温度で熱処理が行なえるようになる。

【００４６】本発明は、上記実施例にのみ限定されるも
のではなく、次のように変形また拡張できる。単結晶シ
リコン基板１８に形成する酸化膜１４ａは、イオン注入
工程Ｐ１を実施する前にあらかじめ形成しておくことも
できる。この場合には、イオン注入は、酸化膜１４ａを
介して注入することになるが、工程的には必要に応じて
いずれの方法の採用することができる。

【００４７】貼り合わせ・剥離工程Ｐ４では、剥離の熱
処理温度を１１００℃程度に設定しているが、この剥離
のための熱処理温度としては、１０００℃以上で、好ま
しくは１１００℃〜１１７０℃の範囲が適用可能であ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示すＳＯＩ基板の各
製造工程における模式的な縦断側面図（その１）

【図２】ＳＯＩ基板の各製造工程における模式的な縦断
側面図（その２）

【図３】完成したＳＯＩ基板の模式的な縦断側面図

【図４】工程該略図

【図５】本発明の第２の実施形態を示す図１相当図

【図６】図２相当図

【図７】図３相当図

【図８】本発明の第３の実施形態を示す図４相当図

【図９】従来例を示すＳＯＩ基板の各製造工程における
模式的な縦断側面図

【符号の説明】

１１はＳＯＩ基板（半導体基板）、１２はベースシリコ
ン基板（ベース基板）１３は平坦化処理用膜、１４は絶
縁膜、１４ａ，１４ｂは酸化膜、１５は多結晶シリコン
膜、１６はパターン構造、１７は単結晶シリコン膜（半
導体層）、１８は単結晶シリコン基板（半導体層用基
板）、１９はイオン注入層（剥離用欠陥層）、２０はＳ
ＯＩ基板（半導体基板）、２１は単結晶シリコン膜（半
導体層）、２２は研磨ストッパである。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 ベース基板（１２）上に絶縁膜（１４）
   を介して素子形成用の半導体層（１７，２１）を設けて
   なる半導体基板（１１，２０）の製造方法において、 前記半導体層（１７，２１）を形成するための半導体層
   用基板（１８）の表面から所定深さにイオン注入を行な
   ってイオン注入層（１９）を形成するイオン注入工程
   （Ｐ１）と、 この半導体層用基板（１８）と前記ベース基板（１２）
   とを絶縁膜（１４）を介した状態で貼り合わせると共に
   熱処理を行なって前記イオン注入層（１９）により形成
   される剥離用欠陥層部分で前記半導体層用基板（１８）
   を剥離して前記半導体層（１７，２１）を形成する貼り
   合わせ・剥離工程（Ｐ４）とを設け、 前記イオン注入工程（Ｐ１）においては、前記半導体層
   用基板（１８）に注入するイオンとして、その半導体層
   用基板（１８）内部からの脱離温度が６００℃を超える
   高温となる材料である高温脱離材料を用いていることを
   特徴とする半導体基板の製造方法。
2. 【請求項２】 請求項１に記載の半導体基板の製造方法
   において、 前記イオン注入工程（Ｐ１）で用いる高温脱離材料は、
   フッ素，塩素などのハロゲン系の元素のイオンであるこ
   とを特徴とする半導体基板の製造方法。
3. 【請求項３】 請求項１または２に記載の半導体基板の
   製造方法において、 前記イオン注入工程（Ｐ１）から前記貼り合わせ・剥離
   工程（Ｐ４）に至るまでの間に行なわれる処理工程で
   は、熱処理温度が前記高温脱離材料の脱離温度よりも低
   い温度に設定され、その熱処理によって前記イオン注入
   層（１９）に分布する前記高温脱離材料を脱離させるこ
   となく狭い高濃度分布領域に剥離用欠陥層を集中させる
   ことを特徴とする半導体基板の製造方法。
4. 【請求項４】 請求項１ないし３のいずれかに記載の半
   導体基板の製造方法において、 前記イオン注入工程（Ｐ１）の後に、前記半導体層用基
   板（１８）に対して表面の加工処理を行なうことにより
   パターン構造（１６）を形成するパターン構造形成工程
   （Ｐ２）を設けたことを特徴とする半導体基板の製造方
   法。
5. 【請求項５】 請求項４に記載の半導体基板の製造方法
   において、 前記パターン構造形成工程（Ｐ２）は、前記半導体層用
   基板（１８）に対して成膜処理あるいはエッチング処理
   などにより表面にパターン構造（１６）を形成すること
   を特徴とする半導体基板の製造方法。
6. 【請求項６】 請求項１ないし５のいずれかに記載の半
   導体基板の製造方法において、 前記半導体層用基板（１８）の表面に平坦化処理用膜
   （１３）を形成すると共にその表面を研磨処理を行なっ
   て平坦化する平坦化処理工程（Ｐ３）を設けたことを特
   徴とする半導体基板の製造方法。
7. 【請求項７】 請求項１ないし６のいずれかに記載の半
   導体基板の製造方法において、 前記パターン構造形成工程（Ｐ１）は、前記剥離面研磨
   工程（Ｐ５）における研磨終了を検知するための研磨ス
   トッパ（２２）を前記半導体層用基板（１８）に形成す
   る処理工程を含んでいることを特徴とする半導体基板の
   製造方法。
8. 【請求項８】 請求項７に記載の半導体基板の製造方法
   において、 前記研磨ストッパ（２２）は、前記剥離面研磨工程（Ｐ
   ５）における研磨中に発熱量の変化を検出することによ
   り研磨終了を検知可能となるように研磨速度が異なる材
   質で形成されることを特徴とする半導体基板の製造方
   法。
9. 【請求項９】 請求項７または８に記載の半導体基板の
   製造方法において、 前記研磨ストッパ（２２）は、前記半導体層用基板（１
   ８）に対する研磨速度よりも遅い研磨速度の材料により
   形成されていることを特徴とする半導体基板の製造方
   法。
10. 【請求項１０】 請求項１ないし９のいずれかに記載の
    半導体基板の製造方法において、 前記貼り合わせ・剥離工程（Ｐ４）に先立って、前記半
    導体層用基板（１８）内に水素プラズマの処理を行なう
    ことにより内部に水素を吸蔵させる水素吸蔵処理工程
    （ＰＡ）を設け、 前記貼り合わせ・剥離工程（Ｐ４）は、剥離のための熱
    処理温度を前記高温脱離材料のイオン注入層（１９）に
    対して剥離に必要な温度よりも低く設定することを特徴
    とする半導体基板の製造方法。