JPH1140786A - 半導体基板及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ベース基板上に単結晶半導体層を設けたもの
にあって、十分なコストダウンを図る。 【解決手段】 高品質の単結晶シリコン基板からなる貼
合せ基板２５に対する水素ガスのイオン注入により、所
定深さ位置に、表面に単結晶薄膜層２５ａを確保した状
態で剥離用の欠陥層２６を形成する。次に、貼合せ基板
２５よりも品質の劣る単結晶シリコン基板からなるベー
ス基板２２に対して、絶縁膜２３を介して貼合せ基板２
５を貼合わせ、引続き欠陥層２６にて剥離する。この
後、高温アニール及び剥離面の表面研磨を行う。これに
て、ベース基板２２上に絶縁膜２３を介して単結晶半導
体層２４を有した半導体基板２１が得られる。剥離工程
を経た貼合せ基板２５を、表面の平坦化しながら繰返し
て使用し、所定厚み以下まで薄くなったときには、同材
質の新たな単結晶シリコン基板を貼合わせて新たな貼合
せ基板２５とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ベース基板上に素
子形成用の単結晶半導体層をそのベース基板との絶縁状
態に設けてなる半導体基板及びその製造方法に関する。

【０００２】

【発明が解決しようとする課題】この種の半導体基板と
して、例えばシリコン基板上に絶縁膜を介してシリコン
単結晶層を設けて構成されるＳＯＩ（Silicon On Insul
ator）基板がある。このＳＯＩ基板を製造するための方
法として、例えば特開平５−２１１１２８号公報に示さ
れるような、貼合わせを用いた製造方法（本出願人にお
いて「プロトンスライス」と呼称している方法）が提案
されている。

【０００３】この方法では、図５に示すように、３つの
段階（工程）を経てＳＯＩ基板が製造される。即ち、第
１段階では、図５（ａ）に示すように、シリコン単結晶
基板からなる第１シリコン基板１に対し、例えば水素ガ
スをイオン化して所定の注入エネルギーで加速して注入
する工程が行われ、これにて第１シリコン基板１の所定
深さ位置に欠陥層２が形成される。この場合、第１シリ
コン基板１のうち欠陥層２の上部の層が、最終的に得た
いシリコン単結晶薄膜層１ａとなる。

【０００４】次の第２段階では、図５（ｂ）に示すよう
に、例えばシリコン単結晶基板からなるベース基板３の
上面に、上記第１シリコン基板１を上下反転した状態で
貼合わせる工程が行われる。このとき、前記ベース基板
３の表面には予め酸化膜からなる絶縁膜４が形成されて
いる。そして、第３段階では、図５（ｃ）に示すよう
に、熱処理によって、前記第１シリコン基板１からシリ
コン単結晶薄膜層１ａを欠陥層２に沿って剥離させる工
程が行われる。

【０００５】これにて、ベース基板３上に絶縁膜４を介
してシリコン単結晶薄膜層１ａが貼合わされた形態とな
り、剥離面が研磨されることにより、品質の高いシリコ
ン単結晶薄膜層１ａを有するＳＯＩ基板５が得られるの
である。一方、シリコン単結晶薄膜層１ａが剥離された
第１シリコン基板１は、図５（ｄ）に示すように、その
表面が平坦化され、絶縁膜（酸化膜）６が形成されて次
のベース基板１′とされる。そして、新たなシリコン単
結晶基板からなる第２シリコン基板７に対して、上記と
同様にシリコン単結晶薄膜層７ａを確保した状態で欠陥
層８が形成された上で、ベース基板１′に対する貼合わ
せ及び剥離が行われて、図５（ｅ）に示すように、シリ
コン単結晶薄膜層７ａを有するＳＯＩ基板９が得られ
る。

【０００６】さらに、シリコン単結晶薄膜層７ａが剥離
された第２シリコン基板７は、表面が平坦化され絶縁膜
（酸化膜）１０が形成されて次のベース基板７′とされ
る。そして、同様に、新たなシリコン単結晶基板からな
り欠陥層１１が形成された第３シリコン基板１２が、ベ
ース基板７′に貼合わせられて剥離が行われ、シリコン
単結晶薄膜層１２ａを有するＳＯＩ基板１３が得られる
のである（図５（ｆ），（ｇ）参照）。

【０００７】このように、シリコン単結晶薄膜層１ａ，
７ａが剥離されたシリコン基板１，７を、順次次回のベ
ース基板１′，７′としながら製造が繰返されることに
より、シリコン基板１，７，１２を無駄なく使用するこ
とができるようになる。この場合、ベース基板とシリコ
ン基板（シリコン単結晶薄膜層）とを同等の材料から構
成することによって、熱処理中に熱膨張率の差によって
生ずる反り等を未然に防止することができるのである。

【０００８】しかしながら、上記従来の方法により製造
されたＳＯＩ基板５，９，１３にあっては、シリコン基
板１，７，１２を無駄なく使用することができるとはい
うものの、ベース基板３，１′，７′の材質及び、その
上面に設けられるシリコン単結晶薄膜層１ａ，７ａ，１
２ａの材質が、共に高品質なシリコン単結晶からなるた
め、コスト的にはさほど有利なものではなかった。従来
のこの種の半導体基板（ＳＯＩ基板）においては、高価
であるという事情があり、大幅なコストダウンが要望さ
れるのである。

【０００９】本発明は上記事情に鑑みてなされたもの
で、その目的は、ベース基板上に単結晶半導体層を設け
てなるものにあって、十分なコストダウンを図ることが
できる半導体基板及びその製造方法を提供するにある。

【００１０】

【課題を解決するための手段】本発明の半導体基板は、
ベース基板上に、絶縁膜を介して素子形成用の単結晶半
導体層を貼合わせにより設けてなるものにあって、前記
ベース基板を、前記単結晶半導体層よりも品質の劣る材
料から構成したところに特徴を有する（請求項１の発
明）。

【００１１】ここで、ベース基板上に、絶縁膜を介して
素子形成用の単結晶半導体層を貼合わせにより設けてな
る半導体基板にあっては、ベース基板は、素子形成には
関与せず単結晶半導体層を支持するために設けられるの
で、高品質の材料である必要はなく、また、貼合わせに
よるものであるから、ベース基板の材質が単結晶半導体
層側に影響を及ぼしてその品質を低下させるといったこ
ともない。

【００１２】従って、本発明の請求項１の半導体基板に
よれば、ベース基板は、単結晶半導体層よりも品質の劣
る言換えればより安価な材料から構成されるので、安価
に済ませることができ、この結果、従来のようなベース
基板及び単結晶薄膜層の双方が高品質な材料から構成さ
れるものと比べて、大幅なコストダウンを図ることがで
きるという実用上極めて有効な効果を得ることができる
ものである。

【００１３】この場合、前記ベース基板を、抵抗値が製
品規格から外れた単結晶半導体から構成することができ
る（請求項２の半導体基板）。これによれば、ベース基
板を安価な材料から構成することができ、これと共に、
ベース基板と単結晶半導体層（貼合せ基板）とを同等の
熱膨張率を有する材料から構成することができて、熱処
理における反り等の発生を未然に防止することができる
ようになる。また、製品規格外の単結晶半導体を製品の
一部に用いることができ、資源の有効活用を図ることが
できる。

【００１４】そして、本発明の半導体基板の製造方法
は、ベース基板上に、素子形成用の単結晶半導体層を絶
縁膜を介して設けてなる半導体基板を製造するための方
法であって、単結晶半導体からなる貼合せ基板の表面部
の所定深さにイオン注入を行うことにより、該貼合せ基
板の表層部に単結晶半導体層となるべき単結晶薄膜層を
確保した状態に剥離用の欠陥層を形成する欠陥層形成工
程と、前記貼合せ基板よりも品質の劣る材料からなるベ
ース基板に対し、前記単結晶薄膜層が形成された貼合せ
基板をその単結晶薄膜層の表面にて絶縁膜を介して貼合
わせる貼合せ工程と、前記ベース基板上に貼合わされた
貼合せ基板を前記欠陥層にて切離す剥離工程とを含むと
共に、前記剥離工程を経た貼合せ基板を繰返し使用する
ところに特徴を有する（請求項３の発明）。

【００１５】これによれば、欠陥層形成工程において、
貼合せ基板の表層部に欠陥層により仕切られた形態の単
結晶薄膜層が形成され、貼合せ工程において、その貼合
せ基板よりも品質の劣る材料からなるベース基板に対し
て貼合せ基板がその単結晶薄膜層の表面にて貼合わさ
れ、剥離工程において、貼合せ基板から欠陥層にて単結
晶薄膜層が切離されるようになる。これにて、もって、
貼合せ基板から前記単結晶薄膜層が切離されることによ
る単結晶半導体層を、品質の劣る言換えればより安価な
材料からなるベース基板上に有する半導体基板が得られ
る。

【００１６】従って、本発明の請求項３の半導体基板の
製造方法によれば、ベース基板上に単結晶半導体層を設
けてなる半導体基板を安価に製造することができるとい
う優れた実用的効果を奏する。そして、単結晶薄膜層が
切離された貼合せ基板は、繰返して使用に供されるの
で、高品質な貼合せ基板を何度も繰返して使用すること
ができ、比較的高価となる貼合せ基板を有効に使用する
ことができ、量産性に優れるものである。

【００１７】この場合、前記剥離工程を経た貼合せ基板
の表面部は、微細な凹凸（欠陥）等が生じているため、
繰返し使用する際には表面を平坦化することが必要とな
るが、このとき、貼合せ基板の表面部に対し、熱酸化又
は窒化を行って酸化膜又は窒化膜を形成し、その後エッ
チングによりその酸化膜又は窒化膜を除去する工程を実
行すれば、より効果的となる（請求項４の発明）。これ
によれば、貼合せ基板の表面部に酸化膜又は窒化膜が形
成されることによって、結晶内の汚染不純物や微小欠陥
等がゲッタリングされ、その酸化膜又は窒化膜が除去さ
れることにより、不純物汚染や欠陥が効果的に取除かれ
た表面状態が得られるようになる。

【００１８】また、上記貼合せ基板は、１回の使用にお
いて少なくとも単結晶薄膜層（単結晶半導体層）及び欠
陥層の分だけ厚みが減少するので、繰返し使用により次
第に厚みが薄くなって強度が低下していき、遂には使用
に耐え得ない程度まで厚みが薄くなってしてまうことに
なる。そこで、貼合せ基板が所定厚み以下となったとき
には、その裏面側に同材質の単結晶半導体を貼合わせて
一体化することにより、新たな貼合せ基板として使用す
ることができる（請求項５の発明）。これによれば、貼
合せ基板をほとんど無駄なく使用することができるよう
になり、より一層のコストダウンを図ることができるも
のである。

【００１９】ところで、この種半導体基板にあっては、
素子形成のために、単結晶半導体層を所定の面積の小領
域に分離することが行われるが、貼合せ基板からの分離
後に、単結晶半導体層にエッチング加工を施すもので
は、１枚の半導体基板毎にエッチング加工を行わなけれ
ばならないため、加工回数が多くなってしまうことにな
る。そこで、貼合せ基板の表面部に対し、エッチング等
によりイオン注入深さ以上の深さの加工を予め施すよう
にすることができる（請求項６の発明）。これによれ
ば、剥離工程を行うことによって既にエッチング等の加
工済みの単結晶半導体層を得ることができ、貼合せ基板
に対して予め単結晶半導体層の複数枚分の深さの加工を
行うことにより、貼合せ基板に対する１回の加工にて、
半導体基板の複数枚に対する加工を予め行っておくこと
ができるようになる。

【００２０】

【発明の実施の形態】以下、本発明を、シリコン基板上
に絶縁膜を介してシリコン単結晶層を設けたＳＯＩ（Si
licon On Insulator）基板の製造に適用した一実施例
（請求項１，２，３，５に対応）について、図１及び図
２を参照しながら説明する。

【００２１】まず、本実施例に係る半導体基板（ＳＯＩ
基板）２１は、図１（ｄ）などに示すように、例えば単
結晶シリコン基板（シリコンウエハ）からなるベース基
板２２上に、シリコン酸化膜からなる絶縁膜２３を介し
て、シリコン単結晶からなる素子形成用の単結晶半導体
層２４を有して構成される。この半導体基板２１は、後
述する方法によって製造されるようになっている。

【００２２】このとき、前記素子形成用の単結晶半導体
層２４は、高品質なシリコン単結晶から構成されてお
り、これに対し、前記ベース基板２２は、前記単結晶半
導体層２４よりも品質の劣る材料から構成されている。
この場合、ベース基板２２には、シリコンウエハの製造
過程で抵抗値が製品規格から外れたダミーグレードと称
されるものが用いられており、このダミーグレードのシ
リコンウエハは、正規の製品の半額程度で市販されてい
る。尚、前記単結晶半導体層２４の厚み寸法は、例えば
１μｍとされている。

【００２３】さて、上記半導体基板２１の製造方法につ
いて、以下順を追って述べる。図２は、本実施例に係る
半導体基板２１の製造の工程を概略的に示している。即
ち、まず、工程Ｐ１では、貼合せ基板２５（図１参照）
に対する欠陥層形成工程が実行される。この貼合せ基板
２５は、正規の高品質な単結晶シリコン基板（シリコン
ウエハ）からなり、初期の状態で厚さ寸法が例えば６０
０μｍ程度とされている。この工程Ｐ１では、図１
（ａ）に示すように、貼合せ基板２５に対し、その表面
部に例えば水素ガスをイオン化して所定の注入エネルギ
ーで加速して注入することが行われる。

【００２４】これにて、貼合せ基板２５の所定深さ位置
（例えば表面から１μｍの位置）に、注入イオンによっ
て剥離用の欠陥層２６が形成される。また、貼合せ基板
２５のうち表層部には、シリコン単結晶からなる薄い単
結晶薄膜層２５ａ（後に単結晶半導体層２４となる）
が、前記欠陥層２６によって仕切られた形態に形成され
ることになる。尚、前記イオン注入に用いる材料として
は、水素ガス以外にも、ヘリウム，ネオン等の希ガス
や、フッ素ガス，塩素ガスなどを採用することができ
る。

【００２５】また、このとき、図示はしていないが、貼
合せ基板２５の表面には、イオン注入時の汚染を極力防
止するための酸化膜が形成されており、イオン注入はそ
の酸化膜を通して行われるようになっている。イオン注
入により欠陥層２６が形成された後、例えばＨＦ水溶液
による化学的エッチング等により、その酸化膜が除去さ
れるようになっている。

【００２６】工程Ｐ２では、上記ベース基板（シリコン
基板）２２に対して、貼合せ基板２５を貼合わせる貼合
せ工程が実行される。この工程Ｐ２では、図１（ｂ）に
示すように、ベース基板２２の表面には、予め絶縁膜
（酸化膜）２３が熱酸化あるいはＰＶＤ，ＣＶＤ等の堆
積法により予め形成されており、且つ鏡面研磨がなされ
ている。このベース基板２２に対し、貼合せ基板２５が
図１（ａ）とは上下反転された状態つまり単結晶薄膜層
２５ａの表面にて接着される。

【００２７】周知のように、この貼合わせに際しては、
前記ベース基板２２及び貼合せ基板２５の表面に対し、
例えば硫酸と過酸化水素水の４：１の混合溶液による洗
浄及び純水洗浄を順次行った後、スピン乾燥で吸着水分
量を制御して貼合わせ面を密着させる。これにより、ベ
ース基板２２及び貼合せ基板２５は、貼合わせ面に形成
されたシラノール基、及び表面に吸着した水分子の水素
結合によって接着されるのである。これにて、図示はし
ないが、ベース基板２２上に絶縁膜２３を介して、単結
晶薄膜層２５ａ、欠陥層２６及び貼合せ基板２５のバル
ク部分が積層された形態に一体化される。

【００２８】次の工程Ｐ３では、ベース基板２２に貼合
わされた貼合せ基板２５を前記欠陥層２６にて切離す剥
離工程が実行される。この工程Ｐ３は、例えば５００℃
の高温熱処理を行うことにより、図１（ｃ）に示すよう
に、貼合せ基板２５内部の欠陥層２６での割れが発生す
ることに基づくものである。これにて、貼合せ基板２５
の欠陥層２６上に設けられていた単結晶薄膜層２５ａが
剥離されてベース基板２２の表面側にいわば転写された
如き形態となり、ベース基板２２上に絶縁膜２３を介し
て、単結晶半導体層２４（単結晶薄膜層２５ａ）を有し
た半導体基板２１が得られるのである。

【００２９】引続き、工程Ｐ４では、得られた半導体基
板２１に対して、例えば１０００℃〜１２００℃の温度
にて高温アニール処理が実行される。これにて、剥離面
の結合が強化されると共に、欠陥回復、表面酸化物の除
去、及びシリコン流動に伴う部分平坦化等が図られるの
である。さらに、工程Ｐ５にて、図１（ｄ）に示すよう
に、得られた半導体基板２１及び単結晶薄膜層２５ａが
剥離された貼合せ基板２５の表面（剥離面）に対する表
面研磨が実行される。これにて、剥離面の微細な凹凸が
除去されるのである。

【００３０】このようにして製造された半導体基板２１
においては、ベース基板２２が単結晶半導体層２４より
品質の劣るものであっても、単結晶半導体層２４を支持
する役割を十分に果たすことができ、また、貼合わせに
よるものであるから、ベース基板２２に含まれている不
純物等が単結晶半導体層２４側に悪影響を及ぼすといっ
たこともない。特に本実施例では、ベース基板２２と単
結晶半導体層２４（貼合せ基板２５）とは同等の熱膨張
率を有する材料（単結晶シリコン）から構成されるの
で、熱処理を伴う工程における反り等の発生を未然に防
止することができる。

【００３１】ここで、上記のような半導体基板２１を大
量生産する場合には、上記工程Ｐ１〜Ｐ５が繰返される
のであるが、このとき、剥離工程を経た貼合せ基板２５
は、それ以降の半導体基板２１の製造に繰返して使用さ
れる。即ち、図１（ｅ）に示すように、前記貼合せ基板
２５には、同様にイオン注入により欠陥層２６（単結晶
薄膜層２５ａ）が形成され、絶縁膜２３を有する新たな
ベース基板２２に対して貼合わせが行われる。その後、
図１（ｆ）に示すように、剥離工程が行われて半導体基
板２１が得られる。剥離工程を経た貼合せ基板２５は、
表面の平坦化が行われた後、更に次の半導体基板２１の
製造に使用されるのである。

【００３２】しかして、上記貼合せ基板２５は、１回の
使用において少なくとも単結晶薄膜層２５ａ（単結晶半
導体層２４）及び欠陥層２６の分だけ厚みが減少（例え
ば２μｍ）するので、繰返し使用により次第に厚みが薄
くなって強度が低下していき、遂には使用に耐え得ない
程度まで厚みが薄くなってしてまうことになる。そこ
で、本実施例では、図２に示すように、貼合せ基板２５
が所定厚み（例えば５００μｍ）以下となったかどうか
を判断し、所定厚みを越えていればそのまま次の使用に
供され、所定厚み以下となったとき（言換えれば貼合わ
せ基板２５の繰返し使用回数が所定回数に至ったとき）
には、次の工程Ｐ６にて、その裏面側に元の貼合せ基板
２５と同材質（高品質）の新たな単結晶シリコン基板を
貼合わせにより一体化して新たな貼合せ基板２５とする
ことが行われる。

【００３３】この貼合せの工程については、上記工程Ｐ
２とほぼ同様にして行われるので説明を省略するが、こ
れにより、厚みが薄くなった古い貼合せ基板２５と新し
い貼合せ基板２５とがいわば継ぎ足された形態となり、
厚みの大きい（６００μｍを越えた）新たな貼合せ基板
２５として使用することができるようになる。これに
て、高品質の単結晶シリコン基板からなる貼合せ基板２
５を、ほとんど無駄なく使用することができるようにな
るのである。

【００３４】このように本実施例によれば、ベース基板
２２上に絶縁膜２３を介して単結晶半導体層２４を有す
るものにあって、ベース基板２２を、単結晶半導体層２
４よりも品質の劣る言換えればより安価な材料から構成
するようにしたので、半導体基板２１として安価に製造
することができ、この結果、従来のようなベース基板３
及び単結晶薄膜層１ａの双方が高品質な材料から構成さ
れるものと比べて、大幅なコストダウンを図ることがで
きるという実用上極めて有効な効果を得ることができる
ものである。

【００３５】また、本実施例では、ベース基板２２をい
わゆるダミーグレードのシリコンウエハから構成したの
で、貼合せ基板２５側との熱膨張率差はなく、熱処理を
伴う工程における反り等の発生を未然に防止することが
でき、しかも本来製品規格外のダミーグレードの単結晶
半導体を製品の一部に用いることができ、資源の有効利
用を図ることができるものである。

【００３６】そして、単結晶半導体層２４となるべき高
品質な貼合せ基板２５は、厚みを少しずつ減少させなが
ら繰返し使用することができるので、比較的高価となる
貼合せ基板２５を有効に使用することができ、量産性に
優れるものである。特に本実施例では、貼合せ基板２５
が所定厚み以下となったときには、その裏面側に同材質
の単結晶シリコン基板を貼合わせて一体化することによ
り、新たな貼合せ基板２５として使用するようにしたの
で、高価な貼合せ基板２５をほとんど無駄なく使用する
ことができるようになり、より一層のコストダウンを図
ることができるものである。

【００３７】尚、上記単結晶半導体層２４を形成するた
めの貼合せ基板２５として、例えばシリコンのインゴッ
ト（ウエハとしてスライスする前の円柱状のシリコン）
や、厚さ数mmまたは数cmの厚い単結晶シリコンを用いて
も良い。これによれば、上記実施例における、貼合せ基
板２５が所定厚み以下となったときに実施される貼合せ
（継ぎ足し）の回数が低減されるため、コストダウンの
効果は大きくなる。

【００３８】図３は、本発明の他の実施例（請求項４に
対応）を示すものであり、上記実施例と異なる点は、剥
離工程Ｐ３を経た貼合せ基板２５に対する表面処理の工
程にある。即ち、剥離工程Ｐ３において欠陥層２６にて
切離された貼合せ基板２５は、図３（ａ）に示すよう
に、表面部に微細な凹凸（欠陥）を有した形態となって
おり（図では誇張して示している）、また、多少ではあ
るものの、上記イオン注入時における重金属等の不純物
による汚染が生じている。

【００３９】そこで、この実施例では、上記貼合せ基板
２５の表面部に対し、まず、図３（ｂ）に示すように、
熱酸化（又は窒化）を行ってシリコン酸化膜２７（又は
シリコン窒化膜）を形成する。このとき、結晶内の汚染
不純物や微小欠陥等がゲッタリングされて、シリコン酸
化膜２７内に取込まれるようになる。その後、図３
（ｃ）に示すように、化学的エッチングもしくはドライ
エッチングにより、表面のシリコン酸化膜２７（又はシ
リコン窒化膜）を除去することにより、不純物や欠陥が
効果的に取除かれ、また平坦化された表面状態が得られ
るようになるのである。

【００４０】従って、上記した処理を経た貼合せ基板２
５は、表面の不純物汚染や微小欠陥が極めて少ないもの
となり、高品質な状態に回復した上で、次の半導体基板
２１の製造に供されるようになり、ひいては常に高品質
な単結晶半導体層２４を形成することができるようにな
るのである。

【００４１】図４は、本発明の異なる他の実施例（請求
項６に対応）を示している。この実施例では、貼合せ基
板２５の表面部に対して、予め、エッチング等によるト
レンチ加工を施し、溝２８を形成するようにしている。
この場合、溝２８は、単結晶半導体層２４を素子形成の
ために所定の面積の小領域に分離する位置に対応して形
成されており、この際のトレンチ加工は、イオン注入深
さ以上の深さ、例えば１０μｍの深さにて行われてい
る。また、溝２８は、イオン注入深さ等を均一化するた
め、内部が絶縁膜２９を介して多結晶シリコンの積層膜
３０により埋め戻されている。

【００４２】そして、この状態から、貼合せ基板２５の
表面にイオン注入がなされて例えば０．５μｍの深さ位
置に欠陥層２６が形成され（図４（ａ））、その後、図
示しないベース基板に対する貼合せ工程、剥離工程等が
実行され（図４（ｂ））、表面の研磨工程が実行される
（図４（ｃ））。これにて、素子形成領域毎に予め分割
された単結晶半導体層２４を有する半導体基板（図示せ
ず）が得られるのである。

【００４３】一方、貼合せ基板２５に対する表面研磨が
実行されることにより、前回よりも約１μｍ程度厚みが
薄くなった、つまり溝２８の深さが９μｍに減少した貼
合せ基板２５となり（図４（ｃ））、その後、同様に、
イオン注入による欠陥層２６の形成（図４（ｅ））以下
の工程が繰返されるのである。２回目の工程でも、やは
り素子形成領域毎に予め分割された単結晶半導体層２４
を有する半導体基板が得られるようになる。

【００４４】このようにして、貼合せ基板２５に対する
１回の溝２８の加工につき、予め分割された単結晶半導
体層２４（半導体基板）が１０枚得られるようになる。
従って、この実施例によれば、貼合せ基板からの分離後
に単結晶半導体層に１枚ずつエッチング加工を施す場合
に比べて、エッチング処理等の回数を大幅に削減するこ
とができ、工程の簡素化を図ることができるものであ
る。

【００４５】尚、上記した各実施例では、ベース基板２
２として、抵抗値が製品規格から外れたいわゆるダミー
グレードのシリコンウエハを採用したが、その他にも、
ＬＳＩ製造工場や研究所等で、製造装置や試験装置の調
整，検査等管理を目的として消費された後の廃棄される
べきウエハや、出荷前の検査等で不合格となったり、工
程途中で何らかの原因でロットアウトとなったウエハ等
も用いることができる。これらウエハは、洗浄、エッチ
ング、表面研磨等の工程を経て表面を清浄にした上で使
用することができ、さらには、それらウエハの清浄化の
ために水素イオン注入により表面を剥離する技術を用い
ることもできる。

【００４６】その他、本発明は上記した実施例に限定さ
れるものではなく、例えばベース基板の材質としてはセ
ラミック基板や石英基板などであっても良い。また、上
述のようにイオン注入に用いるガスとしても種々のもの
が採用でき、この場合、用いたイオンの種類等によって
適切な剥離温度等が異なってくる。さらには、ベース基
板や貼合せ基板の材質により各工程における適切な処理
温度等が異なってくることも勿論である。各部の厚み寸
法等も一例に過ぎない等、要旨を逸脱しない範囲内で適
宜変更して実施し得るものである。

【図面の簡単な説明】

【図１】本発明の一実施例を示すもので、製造工程にお
ける様子を順に示す模式的な縦断面図

【図２】半導体基板の製造工程を概略的に示す図

【図３】本発明の他の実施例を示すもので、剥離工程を
経た貼合せ基板に対する表面処理の手順を示す模式的な
縦断面図

【図４】本発明の異なる他の実施例を示すもので、貼合
せ基板に対する処理の様子を順に示す模式的な縦断面図

【図５】従来例を示す図１相当図

【符号の説明】

図面中、２１は半導体基板、２２はベース基板、２３は
絶縁膜、２４は単結晶半導体層、２５は貼合せ基板、２
５ａは単結晶薄膜層、２６は欠陥層、２７はシリコン酸
化膜を示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大島 久純 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 大岡 忠雄 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 山中 昭利 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 ベース基板（２２）上に、絶縁膜（２
   ３）を介して素子形成用の単結晶半導体層（２４）を貼
   合わせにより設けてなるものであって、 前記ベース基板（２２）は、前記単結晶半導体層（２
   ４）よりも品質の劣る材料からなることを特徴とする半
   導体基板。
2. 【請求項２】 前記ベース基板（２２）は、抵抗値が製
   品規格から外れた単結晶半導体からなることを特徴とす
   る請求項１記載の半導体基板。
3. 【請求項３】 ベース基板（２２）上に、絶縁膜（２
   ３）を介して素子形成用の単結晶半導体層（２４）を設
   けてなる半導体基板（２１）を製造するための方法であ
   って、 単結晶半導体からなる貼合せ基板（２５）の表面部の所
   定深さにイオン注入を行うことにより、該貼合せ基板
   （２５）の表層部に単結晶半導体層（２４）となるべき
   単結晶薄膜層（２５ａ）を確保した状態に剥離用の欠陥
   層（２６）を形成する欠陥層形成工程（Ｐ１）と、 前記貼合せ基板（２５）よりも品質の劣る材料からなる
   ベース基板（２２）に対し、前記単結晶薄膜層（２５
   ａ）が形成された貼合せ基板（２５）をその単結晶薄膜
   層（２５ａ）の表面にて絶縁膜（２３）を介して貼合わ
   せる貼合せ工程（Ｐ２）と、 前記ベース基板（２２）上に貼合わされた貼合せ基板
   （２５）を前記欠陥層（２６）にて切離す剥離工程（Ｐ
   ３）とを含むと共に、 前記剥離工程を経た貼合せ基板（２５）を、繰返し使用
   することを特徴とする半導体基板の製造方法。
4. 【請求項４】 前記剥離工程を経た貼合せ基板（２５）
   の表面部に対し、熱酸化又は窒化を行って酸化膜（２
   ７）又は窒化膜を形成し、その後エッチングによりその
   酸化膜（２７）又は窒化膜を除去する工程を実行するこ
   とを特徴とする請求項３記載の半導体基板の製造方法。
5. 【請求項５】 前記貼合せ基板（２５）が所定厚み以下
   となったときには、同材質の単結晶半導体を貼合わせて
   一体化することにより、新たな貼合せ基板（２５）とし
   て使用することを特徴とする請求項３又は４記載の半導
   体基板の製造方法。
6. 【請求項６】 前記貼合せ基板（２５）の表面部に対
   し、エッチング等によりイオン注入深さ以上の深さの加
   工を予め施すことを特徴とする請求項３ないし５のいず
   れかに記載の半導体基板の製造方法。