TWI450366B - Semiconductor substrate manufacturing method - Google Patents
Semiconductor substrate manufacturing method Download PDFInfo
- Publication number
- TWI450366B TWI450366B TW097140888A TW97140888A TWI450366B TW I450366 B TWI450366 B TW I450366B TW 097140888 A TW097140888 A TW 097140888A TW 97140888 A TW97140888 A TW 97140888A TW I450366 B TWI450366 B TW I450366B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- film
- soi
- heat treatment
- ruthenium
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 124
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 claims description 50
- 230000008569 process Effects 0.000 claims description 38
- 238000005468 ion implantation Methods 0.000 claims description 27
- 238000010438 heat treatment Methods 0.000 claims description 24
- 239000010453 quartz Substances 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052707 ruthenium Inorganic materials 0.000 claims description 19
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 14
- 239000010410 layer Substances 0.000 claims description 14
- 229910052732 germanium Inorganic materials 0.000 claims description 13
- 229910052715 tantalum Inorganic materials 0.000 claims description 13
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 239000001307 helium Substances 0.000 claims description 6
- 229910052734 helium Inorganic materials 0.000 claims description 6
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims description 6
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 19
- 206010040844 Skin exfoliation Diseases 0.000 description 15
- 238000009832 plasma treatment Methods 0.000 description 11
- 239000013078 crystal Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 210000003785 decidua Anatomy 0.000 description 2
- 229910052805 deuterium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910003468 tantalcarbide Inorganic materials 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Description
本發明，係有關於在絕緣性基板上具備有矽膜的半導體基板之製造方法。
作為能夠使半導體裝置高性能化之半導體基板，SOI(Silicon On Insulator)基板係受到注目(例如，參考專利文獻1或非專利文獻1)。此係因為，藉由採用SOI構造而在單結晶矽薄膜下埋入氧化膜，能夠減低寄生容量，提昇動作速度，而成為能夠抑制消耗電力之故。
但是，在此種SOI基板中，由於係無法期待有在主體(bulk)矽基板中而一般性地被利用之所謂的「去疵效果」，因此，存在有相對於在SOI基板之製造工程中所受到之各種的金屬污染係極為脆弱的問題。
由於此種事態，從先前起，係藉由促進製程裝置或是環境之清淨化，來作為不純物之對策，但是，在將絕緣性基板與矽基板以低溫來作貼合時，當為了保障貼合強度而採用施加電漿處理之工程的情況時，由於伴隨著電漿處理，在貼合界面處金屬不純物係容易以高濃度而積蓄，因此，僅對電漿處理環境進行清淨化，作為對於金屬污染之對策，係並不能說是充分。
[專利文獻1]日本專利第3048201號公報
[非專利文獻1]A. J. Auberton-Herve et al.,“SMART CUT TECHNOLOGY：INDUSTRIAL STATUS of SOI WAFER PRODUCTION and NEW MATERIAL DEVELOPMENTS”(Electrochemical Society Proceedings Volume 99-3(1999)p.93-106).
本發明，係有鑑於此種問題而進行者，其目的，係在於提供一種：可在低溫下進行貼合，且能夠將所得到之SOI基板的SOI膜中之金屬污染量降低之手法。
為了解決此種課題，本發明之半導體基板之製造方法，其特徵為，具備有：在矽基板之主面上形成氫離子注入層之離子注入工程；和在絕緣性基板與前述矽基板之至少一方的主面上施加電漿處理之表面處理工程；和將前述絕緣性基板與前述矽基板之主面彼此作貼合之工程；和從前述貼合基板之前述矽基板而將矽薄膜機械性地剝離，而作成在前述絕緣性基板之主面上具備有矽膜之SOI基板之剝離工程；和將前述SOI基板以600℃～1250℃之溫度來進行熱處理之工程；和將前述熱處理後之SOI基板的矽膜之表面層除去之工程。
前述熱處理工程之氛圍，例如，係為以氮氣、氬氣、又或是氦氣之至少1種作為主成分的惰性氣體。
前述熱處理工程之氛圍，例如，係為以氮氣、氬氣、又或是氦氣之至少1種作為主成分的惰性氣體和氧化性氣體之混合氣體。
在本發明中，在前述熱處理工程之後，係亦可具備有將前述矽膜上之氧化膜除去之工程。
又，在前述剝離工程之前，係亦可具備有將前述貼合基板以100～300℃之溫度來進行熱處理之工程。
在本發明中所被使用之絕緣性基板，例如，係有高電阻矽基板、附有氧化膜之矽基板、石英基板、藍寶石基板、碳化矽基板等。
在本發明中，係將進行電漿處理而被表面活性化後之矽基板與絕緣性基板在低溫下作貼合，並對此賦予外部衝擊而將矽膜機械性的剝離，而在絕緣性基板上得到SOI膜，並將此SOI基板以600℃～1250℃之溫度來進行熱處理，而將在電漿處理等之工程中而偶發性地混入至SOI膜/絕緣性基板界面以及SOI膜中的金屬不純物在矽膜之表面區域處作去疵。藉由此種手法，成為能夠進行低溫下之貼合並實現SOI膜中之金屬污染量的降低。
以下，藉由實施例，對本發明之半導體基板之製造方法的實施形態作說明。另外，在以下之實施例中，雖係將石英基板作為絕緣性基板來作說明，但是，在本發明中所被使用之絕緣性基板，係亦可為高電阻矽基板、附有氧化膜之矽基板、藍寶石基板、碳化矽基板等。
圖1，係為用以說明本發明之半導體基板之製造方法的製程例之圖。於圖1(A)中所圖示的矽基板10，一般而言，係為單結晶Si基板，而支持基板，係為石英基板20。於此，單結晶Si基板10，例如，係為藉由CZ法(丘克拉斯基法)所育成之一般在市面上販售的Si基板，其導電型態或電阻率比等的電性特性質、或是結晶方位或結晶粒徑，係依存於藉由本發明之方法所製造的SOI基板所供以使用之裝置的設計值或是製程亦或是所製造之裝置的顯示面積等，而適宜地作選擇。另外，在此單結晶Si基板10之表面(貼合面)處，係亦可經由例如熱氧化等之方法而預先被形成有氧化膜。
被作貼合之單結晶Si基板10以及石英基板20的直徑係為相同，為了之後之裝置形成製程的便利，若是在石英基板20處亦設置與在單結晶Si基板10處所設置之定向平面(orientation flat，OF)相同之OF，並使此些之OF彼此合致而作貼合，則係為理想。
首先，在將Si基板10之溫度保持在不超過400℃之狀態(400℃以下)的條件下，在單結晶Si基板10之表面處注入氫離子(圖1(A))。此離子注入面，係成為之後的「接合面(貼合面)」。藉由氫離子注入，在單結晶Si基板10之表面近旁的特定之深度(平均離子注入深度L)處，係被形成有均一之離子注入層11(圖1(B))。若是將離子注入工程中之Si基板10的溫度保持在400℃以下，則係能夠顯著地對所謂「微共振腔(micro cavity)」的發生作抑制。另外，在本實施例中，氫離子注入時之單結晶Si基板10的溫度，係被設定為200℃以上400℃以下。
氫之離子注入時的劑量，係因應於SOI基板之規格等，而在例如1×1016
～4×1017
atoms/cm2
的範圍內選擇適當之值。另外，根據先前技術，氫離子之劑量若是超過1×1017
atoms/cm2
，則於其後所得到之SOI層表面會產生表面粗糙，故而，一般係設定為7×1016
atoms/cm2
左右的劑量。然而，若依據本發明者們之檢討，則係清楚得知了：在先前方法中被認定係會發生之於上述離子注入條件下所產生的SOI層之表面粗糙的原因，係並非在於氫離子之劑量本身，而係由於為了將矽薄膜剝離並得到SOI層所採用的較為高溫(例如500℃)之熱處理工程中所發生的氫的擴散現象之故。
故而，當如同本發明一般而謀求包含氫離子注入工程之一貫性的低溫製程化的情況時，不只是氫離子注入工程，連剝離工程亦係成為在低溫下實行，而能夠對該當剝離處理工程中之氫原子的擴散顯著地作抑制，因此，就算是施加高劑量之氫離子注入，亦不會產生SOI層之表面粗糙。本發明者們，雖係針對以各種之劑量來施加氫離子注入時的對於SOI層之表面粗糙的影響作了調查，但是，只要是藉由400℃以下之低溫熱處理來實行矽薄膜之剝離，則至少在直到4×1017
atoms/cm2
的劑量下，均無法發現表面粗糙的情形。
離子注入層11之從單結晶Si基板10表面起的深度(平均離子注入深度L)，係藉由離子注入時之加速電壓而被控制，並依存於欲將何種程度之厚度的SOI層作剝離一事而被決定，但是，例如，係將平均離子注入深度L設為0.5μm以下，並將加速電壓設為50～100keV等。另外，亦可如同在對於Si結晶中之離子注入製程時為了對注入離子之管道化(channelling)作抑制所通常進行一般，在單結晶Si基板10之離子注入面處預先形成氧化膜等之絕緣膜，並透過此絕緣膜而施加離子注入。
在此氫離子注入後，在單結晶Si基板10之接合面處，施加以表面清淨化或是表面活性化等為目的之電漿處理(圖1(C))。另外，此電漿處理，係為了將成為接合面之表面的有機物除去、或是使表面上之OH基增大而達成表面活性化等的目的所進行者，可以對單結晶Si基板10與石英基板20之雙方的接合面作施加，亦可僅對石英基板20之接合面作施加。亦即是，只要對單結晶Si基板10與石英基板20之任何一方的接合面作施加即可。
此電漿處理，係將預先被施加有RCA洗淨等之表面為清淨的單結晶Si基板以及/又或是石英基板載置在真空處理室內之試料台上，並在該當真空處理室內以使其成為特定之真空度的方式來導入電漿用氣體並實行。另外，作為於此所使用之電漿用氣體種，係有氧氣、氫氣、氬氣、又或是此些之混合氣體、或者是氫氣與氦氣之混合氣體等。在電漿用氣體之導入後，使100W左右之電力的高頻電漿產生，並在被作電漿處理之單結晶Si基板以及/又或是石英基板的表面處，施加5～10秒左右的處理，並結束之。
將被施加有此種表面處理後之單結晶Si基板10與石英基板20的表面作為接合面，並使其密著而作貼合(圖1(D))。如上述一般，單結晶Si基板10與石英基板20之至少一方的表面(接合面)，由於係藉由電漿處理而被施加有表面處理並被活性化，因此，就算是在室溫下而被作了密著(貼合)的狀態下，亦能夠得到足以承受在後面之工程中的機械性剝離或是機械研磨的接合強度。
另外，接在圖1(D)之貼合工程之後，於剝離工程之前，亦可設置在將單結晶Si基板10與石英基板20相貼合後的狀態下，以100～300℃之溫度來進行熱處理的工程。此熱處理工程，係為以得到能夠提昇單結晶矽基板10與石英基板20間之接合強度的效果為主要目的者。
將此熱處理工程時之溫度設定為300℃以下的主要理由，除了防止上述之「微共振腔」的發生之外，亦考慮有由於單結晶矽與石英間之熱膨脹係數差與起因於該當熱膨脹係數差所造成的變形量、以及此變形量與單結晶矽基板10還有石英基板20之厚度。
另外，在此熱處理中，依存於氫離子之注入量，亦能夠期待有：使起因於單結晶Si基板10與石英基板20之兩基板間的熱膨脹係數差所造成的熱應力產生，而使離子注入層11內之矽原子的化學結合弱化的副效果。
接在此種處理之後，對被貼合後之基板以某些之手法來賦予外部衝擊而從單結晶矽之主體(bulk)來將矽膜機械性的剝離，而得到在石英基板20上具備有矽膜(SOI膜)12之半導體基板(SOI基板)(圖1(E))。另外，作為用以剝離矽膜(SOI膜)12之賦予從外部而來之衝擊的手法，係可採用各種之方法，但是，在本實施例中，此剝離係並不進行加熱地而實行。
在藉由原子力顯微鏡(AFM)而對如此這般所得到之SOI膜的剝離後之表面的10μm×10μm之區域作了測定後，RMS之平均值係為5nm以下，而為良好。又，SOI膜之基板面內誤差(PV)，係為4nm以下。能夠得到此種較為平滑之剝離面的理由，係由於此剝離機制係與先前技術之熱剝離為相異之故。
接下來，對所得到之SOI基板，以600℃以上1250℃以下之溫度來進行熱處理(圖1(F))。將溫度之下限設為600℃之原因，係因為在此以下之溫度時，金屬不純物之擴散係難以發生，而無法期待去疵效果之故，而將溫度之上限設為1250℃之原因，係因為對在熱處理中所使用之石英構件的軟化有所考慮之故。在本實施例之情況中，係設為身為石英基板之轉移溫度(1090℃)以下之溫度的1000℃。
在此熱處理中，係將在電漿處理等之工程中而偶發性地混入至SOI膜/石英基板界面以及SOI膜中之金屬不純物，在矽膜12之表面區域處作去疵(Gettering)。此時之去疵源，係為矽膜12之機械性剝離面(SOI膜表面)的晶格變形(lattice strain)。當從單結晶矽之主體而將矽膜機械性地剝離的情況時，該當剝離面係為矽晶格產生有變形的狀態，但是，在本發明中，係將此SOI膜表面之晶格變形作為去疵源來利用。
而，最後，係將上述熱處理後之SOI基板的矽膜12之表面層(去疵層)除去，並作為最終之SOI膜13，而得到半導體基板(SOI基板)(圖1(G))。
圖2，係為用以對在矽膜12之機械性剝離面(SOI膜表面)處的金屬不純物被作去疵的情況作概念性說明之圖。於剛貼合後之狀態下，在用以進行低溫貼合所施加的電漿處理中，不可避免的、且偶發性的，在貼合界面處金屬不純物係容易以高濃度而積蓄(圖2(A)中之12g)。
若是將此狀態之SOI基板，以600℃以上之溫度來進行熱處理，則金屬係在SOI膜12中擴散，並成為在晶格變形較大之SOI膜表面處被作去疵(圖2(B))。
在此狀態下，若是將SOI膜12之表面區域僅除去適當量(例如0.1μm)，則係能夠得到金屬不純物程度低之SOI基板(圖2(C))。另外，在此除去中，係可採用研磨、蝕刻等之手法。
施加用以進行此種去疵之熱處理的氛圍，除了惰性氣體(例如，以氮氣、氬氣、又或是氦氣之至少1種作為主成分者)之外，亦可為此種惰性氣體和氧化性氣體之混合氣體。
當選擇了後者之氛圍的情況時，則亦可在於熱處理中所形成之氧化膜中以及矽/氧化膜界面處將金屬不純物作捕獲，而能夠期待有與所謂之「犧牲氧化」相同的效果。另外，在此情況中，係成為於該當熱處理工程之後，將被形成於SOI膜12上之氧化膜藉由氟酸處理等來除去。
藉由本發明，則係提供一種：可在低溫下進行貼合，且能夠將所得到之SOI基板的SOI膜中之金屬污染量降低之手法。
10．．．矽基板
11．．．離子注入層
12．．．矽膜
13．．．SOI膜
20．．．石英基板
[圖1]用以說明本發明之半導體基板之製造方法的製程例之圖。
[圖2]用以對在矽膜之機械性剝離面(SOI膜表面)處的金屬不純物被作去疵的情況作概念性說明之圖。
10．．．矽基板
11．．．離子注入層
12．．．矽膜
13．．．SOI膜
20．．．石英基板
Claims (5)
- 一種半導體基板之製造方法，其特徵為，具備有：在矽基板之主面上形成氫離子注入層之離子注入工程；和在身為高電阻矽基板、附有氧化膜之矽基板、石英基板、藍寶石基板之其中一者的絕緣性基板與前述矽基板之至少一方的主面上施加電漿處理之表面處理工程；和將前述絕緣性基板與前述矽基板之主面彼此作貼合之工程；和從前述貼合基板之前述矽基板而將矽薄膜機械性地剝離，而作成在前述絕緣性基板之主面上具備有矽膜之SOI基板之剝離工程；和將前述SOI基板以600℃~900℃之溫度來進行熱處理而對前述矽膜之表面區域進行將金屬雜質去疵之工程；和將前述熱處理後之SOI基板的矽膜之表面層除去之工程。
- 如申請專利範圍第1項所記載之半導體基板之製造方法，其中，前述熱處理工程之氛圍，係為以氮氣、氬氣、又或是氦氣之至少1種作為主成分的惰性氣體。
- 如申請專利範圍第1項所記載之半導體基板之製造方法，其中，前述熱處理工程之氛圍，係為以氮氣、氬氣、又或是氦氣之至少1種作為主成分的惰性氣體與氧化性氣體之混合氣體。
- 如申請專利範圍第3項所記載之半導體基板之製造方法，其中，在前述熱處理工程之後，係具備有將前述矽膜上之氧化膜除去之工程。
- 如申請專利範圍第1項乃至第4項中之任一項所記載之半導體基板之製造方法，其中，在前述剝離工程之前，係具備有將前述貼合基板以100~300℃之溫度來進行熱處理之工程。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007277502A JP5248838B2 (ja) | 2007-10-25 | 2007-10-25 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200931601A TW200931601A (en) | 2009-07-16 |
| TWI450366B true TWI450366B (zh) | 2014-08-21 |
Family
ID=40291066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097140888A TWI450366B (zh) | 2007-10-25 | 2008-10-24 | Semiconductor substrate manufacturing method |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7972937B2 (zh) |
| EP (1) | EP2053650B1 (zh) |
| JP (1) | JP5248838B2 (zh) |
| KR (1) | KR101380514B1 (zh) |
| TW (1) | TWI450366B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5499455B2 (ja) * | 2007-10-22 | 2014-05-21 | 株式会社デンソー | ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）構造の半導体装置およびその製造方法 |
| JP5030992B2 (ja) | 2009-04-30 | 2012-09-19 | 信越化学工業株式会社 | サンドブラスト処理された裏面を有するｓｏｉ基板の製造方法 |
| TWI423466B (zh) * | 2009-12-30 | 2014-01-11 | Nat Univ Chung Hsing | Defective method |
| WO2012033125A1 (ja) * | 2010-09-07 | 2012-03-15 | 住友電気工業株式会社 | 基板、基板の製造方法およびｓａｗデバイス |
| JP5935751B2 (ja) * | 2012-05-08 | 2016-06-15 | 信越化学工業株式会社 | 放熱基板及びその製造方法 |
| US9390942B2 (en) * | 2012-11-30 | 2016-07-12 | Peregrine Semiconductor Corporation | Method, system, and apparatus for preparing substrates and bonding semiconductor layers to substrates |
| TWI625424B (zh) * | 2013-03-13 | 2018-06-01 | 應用材料股份有限公司 | 蝕刻包含過渡金屬的膜之方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200603247A (en) * | 2004-05-28 | 2006-01-16 | Sumitomo Mitsubishi Silicon | SOI substrate and method for manufacturing the same |
| JP2006202989A (ja) * | 2005-01-20 | 2006-08-03 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57149301A (en) | 1981-03-11 | 1982-09-14 | Daiichi Togyo Kk | Novel polysaccharide having coagulating property |
| KR970030317A (ko) * | 1995-11-23 | 1997-06-26 | 김주용 | 반도체소자 제조 방법 |
| US6162705A (en) * | 1997-05-12 | 2000-12-19 | Silicon Genesis Corporation | Controlled cleavage process and resulting device using beta annealing |
| US6548382B1 (en) | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
| JP3327180B2 (ja) * | 1997-08-29 | 2002-09-24 | 信越半導体株式会社 | Ｓｏｉ層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ |
| JP2000124092A (ja) | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| JP2001144275A (ja) * | 1999-08-27 | 2001-05-25 | Shin Etsu Handotai Co Ltd | 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ |
| US6368938B1 (en) | 1999-10-05 | 2002-04-09 | Silicon Wafer Technologies, Inc. | Process for manufacturing a silicon-on-insulator substrate and semiconductor devices on said substrate |
| CN1324664C (zh) * | 2002-04-10 | 2007-07-04 | Memc电子材料有限公司 | 用于控制理想氧沉淀硅片中洁净区深度的方法 |
| JP2004063730A (ja) * | 2002-07-29 | 2004-02-26 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハの製造方法 |
| US7052978B2 (en) * | 2003-08-28 | 2006-05-30 | Intel Corporation | Arrangements incorporating laser-induced cleaving |
| FR2898431B1 (fr) | 2006-03-13 | 2008-07-25 | Soitec Silicon On Insulator | Procede de fabrication de film mince |
| JP5249511B2 (ja) * | 2006-11-22 | 2013-07-31 | 信越化学工業株式会社 | Ｓｏｑ基板およびｓｏｑ基板の製造方法 |
-
2007
- 2007-10-25 JP JP2007277502A patent/JP5248838B2/ja active Active
-
2008
- 2008-07-29 KR KR1020080073997A patent/KR101380514B1/ko active IP Right Grant
- 2008-09-09 US US12/230,984 patent/US7972937B2/en active Active
- 2008-09-11 EP EP08016060A patent/EP2053650B1/en active Active
- 2008-10-24 TW TW097140888A patent/TWI450366B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200603247A (en) * | 2004-05-28 | 2006-01-16 | Sumitomo Mitsubishi Silicon | SOI substrate and method for manufacturing the same |
| JP2006202989A (ja) * | 2005-01-20 | 2006-08-03 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200931601A (en) | 2009-07-16 |
| JP5248838B2 (ja) | 2013-07-31 |
| KR20090042138A (ko) | 2009-04-29 |
| US7972937B2 (en) | 2011-07-05 |
| EP2053650A3 (en) | 2010-11-17 |
| US20090111242A1 (en) | 2009-04-30 |
| EP2053650B1 (en) | 2012-10-24 |
| KR101380514B1 (ko) | 2014-04-01 |
| EP2053650A2 (en) | 2009-04-29 |
| JP2009105314A (ja) | 2009-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI450366B (zh) | Semiconductor substrate manufacturing method | |
| JP2008153411A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2008198656A (ja) | 半導体基板の製造方法 | |
| JPH11307747A (ja) | Ｓｏｉ基板およびその製造方法 | |
| EP2589075A2 (en) | Methods for in-situ passivation of silicon-on-insulator wafers | |
| JP2006216826A (ja) | Ｓｏｉウェーハの製造方法 | |
| US20100227452A1 (en) | Method for manufacturing soi substrate | |
| KR100890792B1 (ko) | 결합 계면 안정화를 위한 열처리 | |
| KR101623968B1 (ko) | 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법 | |
| JP2008124207A (ja) | 半導体基板の製造方法 | |
| KR101142138B1 (ko) | 적층기판의 세척방법, 기판의 접합방법 및 접합 웨이퍼의제조방법 | |
| TWI437644B (zh) | Semiconductor substrate manufacturing method | |
| US20100193900A1 (en) | Soi substrate and semiconductor device using an soi substrate | |
| JP5292810B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP5019852B2 (ja) | 歪シリコン基板の製造方法 | |
| US7799660B2 (en) | Method for manufacturing SOI substrate | |
| JP2008263010A (ja) | Ｓｏｉ基板の製造方法 | |
| JP5364345B2 (ja) | Ｓｏｉ基板の作製方法 | |
| EP3370249A1 (en) | Bonded soi wafer manufacturing method | |
| JP5830255B2 (ja) | 半導体基板の製造方法 |