JP5248838B2 - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法 Download PDF

Info

Publication number
JP5248838B2
JP5248838B2 JP2007277502A JP2007277502A JP5248838B2 JP 5248838 B2 JP5248838 B2 JP 5248838B2 JP 2007277502 A JP2007277502 A JP 2007277502A JP 2007277502 A JP2007277502 A JP 2007277502A JP 5248838 B2 JP5248838 B2 JP 5248838B2
Authority
JP
Japan
Prior art keywords
substrate
silicon
film
soi
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007277502A
Other languages
English (en)
Other versions
JP2009105314A (ja
Inventor
昌次 秋山
芳宏 久保田
厚雄 伊藤
信 川合
優二 飛坂
好一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2007277502A priority Critical patent/JP5248838B2/ja
Priority to KR1020080073997A priority patent/KR101380514B1/ko
Priority to US12/230,984 priority patent/US7972937B2/en
Priority to EP08016060A priority patent/EP2053650B1/en
Priority to TW097140888A priority patent/TWI450366B/zh
Publication of JP2009105314A publication Critical patent/JP2009105314A/ja
Application granted granted Critical
Publication of JP5248838B2 publication Critical patent/JP5248838B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Description

本発明は、絶縁性基板上にシリコン膜を有する半導体基板の製造方法に関する。
半導体デバイスの高性能化を可能とする半導体基板として、ＳＯＩ（Silicon On Insulator）基板が注目を浴びている（例えば、特許文献１や非特許文献１を参照）。これは、ＳＯＩ構造を採用して単結晶シリコン薄膜下に酸化膜を埋め込むことにより、寄生容量を低減し、動作速度を向上させ、消費電力を抑えることが可能となるためである。
しかし、このようなＳＯＩ基板では、バルクシリコン基板で一般的に利用されているいわゆる「ゲッタリング効果」が期待できないため、ＳＯＩ基板の製造工程中に受ける種々の金属汚染に対して極めて脆弱であるという問題を抱えている。
このような事情から、従来は、プロセス装置や環境のクリーン化を促進することで不純物対策を行なってきたが、絶縁性基板とシリコン基板とを低温で貼り合わせる際の貼り合わせ強度を担保するためにプラズマ処理を施す工程を採用する場合には、プラズマ処理に伴って貼り合わせ界面に金属不純物が高濃度に蓄積し易いため、プラズマ処理環境のクリーン化のみでは金属汚染に対する対策としては十分とは言えない。
特許第３０４８２０１号公報 A. J. Auberton-Herve et al., "SMART CUT TECHNOLOGY: INDUSTRIAL STATUS of SOI WAFER PRODUCTION and NEW MATERIAL DEVELOPMENTS" (Electrochemical Society Proceedings Volume 99-3 (1999) p.93-106).
本発明は、このような問題に鑑みてなされたものであり、その目的とするところは、低温での貼り合わせが可能で、しかも、得られるＳＯＩ基板のＳＯＩ膜中の金属汚染量を低減させる手法を提供することにある。
このような課題を解決するために、本発明の半導体基板の製造方法は、シリコン基板の主面に水素イオン注入層を形成するイオン注入工程と、絶縁性基板と前記シリコン基板の少なくとも一方の主面にプラズマ処理を施す表面処理工程と、前記絶縁性基板と前記シリコン基板の主面同士を貼り合わせる工程と、前記貼り合せ基板の前記シリコン基板からシリコン薄膜を機械的剥離して前記絶縁性基板の主面上にシリコン膜を有するＳＯＩ基板とする剥離工程と、前記ＳＯＩ基板を６００℃〜１２５０℃の温度で熱処理する工程と、前記熱処理後のＳＯＩ基板のシリコン膜の表面層を除去する工程を備えている。
前記熱処理工程の雰囲気は、例えば、窒素ガス、アルゴンガス、又はヘリウムガスの少なくとも１種を主成分とする不活性ガスである。
前記熱処理工程の雰囲気は、例えば、窒素ガス、アルゴンガス、又はヘリウムガスの少なくとも１種を主成分とする不活性ガスと酸化性ガスの混合ガスであってもよい。
本発明では、前記熱処理工程の後に、前記シリコン膜上の酸化膜を除去する工程を備えるようにしてもよい。
また、前記剥離工程の前に、前記貼り合せ基板を１００〜３００℃の温度で熱処理する工程を備えるようにしてもよい。
本発明で用いられる絶縁性基板は、例えば、高抵抗シリコン基板、酸化膜付きシリコン基板、石英基板、サファイア基板、炭化珪素基板などである。
本発明では、プラズマ処理して表面活性化させたシリコン基板と絶縁性基板を低温で貼り合わせ、これに外部衝撃を付与してシリコン膜を機械的に剥離して、絶縁性基板上にＳＯＩ膜を得、このＳＯＩ基板を６００℃〜１２５０℃の温度で熱処理してプラズマ処理等の工程においてＳＯＩ膜／絶縁性基板界面およびＳＯＩ膜中に偶発的に混入した金属不純物をシリコン膜の表面領域にゲッタリングさせることとした。このような手法により、低温での貼り合わせとＳＯＩ膜中の金属汚染量の低減が可能となる。
以下に、本発明の半導体基板の製造方法を実施例により説明する。なお、以下の実施例において絶縁性基板を石英基板として説明するが、本発明で用いられる絶縁性基板は、高抵抗シリコン基板、酸化膜付きシリコン基板、サファイア基板、炭化珪素基板などであってもよい。
図１は、本発明の半導体基板の製造方法のプロセス例を説明するための図である。図１（Ａ）に図示されたシリコン基板１０は一般には単結晶Ｓｉ基板であり、支持基板は石英基板２０である。ここで、単結晶Ｓｉ基板１０は、例えば、ＣＺ法（チョクラルスキ法）により育成された一般に市販されているＳｉ基板であり、その導電型や比抵抗率などの電気特性値や結晶方位や結晶径は、本発明の方法で製造されるＳＯＩ基板が供されるデバイスの設計値やプロセスあるいは製造されるデバイスの表示面積などに依存して適宜選択される。なお、この単結晶Ｓｉ基板１０の表面（貼り合せ面）には、例えば熱酸化などの方法によって予め酸化膜が形成されていてもよい。
貼り合わされる単結晶Ｓｉ基板１０および石英基板２０の直径は同一であり、後のデバイス形成プロセスの便宜のため、石英基板２０にも単結晶Ｓｉ基板１０に設けられているオリエンテーション・フラット（ＯＦ）と同様のＯＦを設けておき、これらのＯＦ同士を一致させて貼り合わせるようにすると好都合である。
先ず、Ｓｉ基板１０の温度が４００℃を超えない状態（４００℃以下）に保持される条件下で、単結晶Ｓｉ基板１０の表面に水素イオンを注入する（図１（Ａ））。このイオン注入面が後の「接合面（貼り合せ面）」となる。水素イオン注入により、単結晶Ｓｉ基板１０の表面近傍の所定の深さ（平均イオン注入深さＬ）に均一なイオン注入層１１が形成される（図１（Ｂ））。イオン注入工程中のＳｉ基板１０の温度を４００℃以下に保持することとすると、いわゆる「マイクロキャビティ」の発生を顕著に抑制することができる。なお、本実施例では、水素イオン注入時の単結晶Ｓｉ基板１０の温度は２００℃以上４００℃以下に設定されている。
水素のイオン注入時のドーズ量は、ＳＯＩ基板の仕様等に応じて、例えば１×１０１６〜４×１０１７ａｔｏｍｓ／ｃｍ２の範囲で適当な値が選択される。なお、従来より、水素イオンのドーズ量が１×１０１７ａｔｏｍｓ／ｃｍ２を越えるとその後に得られるＳＯＩ層の表面荒れが生じるとされ、７×１０１６ａｔｏｍｓ／ｃｍ２程度のドーズ量に設定するのが一般的である。しかし、本発明者らの検討によれば、従来法において生じるとされていた上記イオン注入条件で生じるＳＯＩ層の表面荒れの原因は、水素イオンのドーズ量そのものではなく、シリコン薄膜を剥離してＳＯＩ層を得るために採用されている比較的高温（例えば５００℃）の熱処理工程中で生じる水素の拡散現象にあることが明らかとなった。
したがって、本発明のように、水素イオン注入工程を含む一貫した低温プロセス化が図られる場合には、水素イオン注入工程中はもとより、剥離工程も低温で実行されることとなり、当該剥離処理工程中での水素原子の拡散は著しく抑制されるため、高いドーズ量の水素イオン注入を施したとしてもＳＯＩ層の表面荒れを生じさせることはない。本発明者らは種々のドーズ量で水素イオン注入を施してＳＯＩ層の表面荒れへの影響を調査したが、４００℃以下の低温熱処理でシリコン薄膜の剥離を実行する限り、少なくとも４×１０１７ａｔｏｍｓ／ｃｍ２までのドーズ量での表面荒れは認められなかった。
イオン注入層１１の単結晶Ｓｉ基板１０表面からの深さ（平均イオン注入深さＬ）はイオン注入時の加速電圧により制御され、どの程度の厚さのＳＯＩ層を剥離させるかに依存して決定されるが、例えば、平均イオン注入深さＬを０．５μｍ以下とし、加速電圧５０〜１００ＫｅＶなどとする。なお、Ｓｉ結晶中へのイオン注入プロセスにおいて注入イオンのチャネリング抑制のために通常行われているように、単結晶Ｓｉ基板１０のイオン注入面に予め酸化膜等の絶縁膜を形成させておき、この絶縁膜を通してイオン注入を施すようにしてもよい。
この水素イオン注入後、単結晶Ｓｉ基板１０の接合面に、表面清浄化や表面活性化などを目的としたプラズマ処理を施す（図１（Ｃ））。なお、このプラズマ処理は、接合面となる表面の有機物除去や表面上のＯＨ基を増大させて表面活性化を図るなどの目的で行われるものであり、単結晶Ｓｉ基板１０と石英基板２０の双方の接合面に施してもよく、石英基板２０の接合面にのみ施してもよい。つまり、単結晶Ｓｉ基板１０と石英基板２０の何れか一方の接合面に施せばよい。
このプラズマ処理は、予めＲＣＡ洗浄等を施した表面清浄な単結晶Ｓｉ基板および／または石英基板を真空チャンバ内の試料ステージに載置し、当該真空チャンバ内にプラズマ用ガスを所定の真空度となるように導入して実行する。なお、ここで用いられるプラズマ用ガス種としては、酸素ガス、水素ガス、アルゴンガス、またはこれらの混合ガス、あるいは水素ガスとヘリウムガスの混合ガスなどがある。プラズマ用ガスの導入後、１００Ｗ程度の電力の高周波プラズマを発生させ、プラズマ処理される単結晶Ｓｉ基板および／または石英基板の表面に５〜１０秒程度の処理を施して終了する。
このような表面処理が施された単結晶Ｓｉ基板１０と石英基板２０の表面を接合面として密着させて貼り合わせる（図１（Ｄ））。上述したように、単結晶Ｓｉ基板１０と石英基板２０の少なくとも一方の表面（接合面）は、プラズマ処理により表面処理が施されて活性化しているために、室温で密着（貼り合せ）した状態でも後工程での機械的剥離や機械研磨に十分耐え得るレベルの接合強度を得ることができる。
なお、図１（Ｄ）の貼り合わせ工程に続いて、剥離工程の前に、単結晶Ｓｉ基板１０と石英基板２０とを貼り合わせた状態で、１００〜３００℃の温度で熱処理する工程を設けるようにしてもよい。この熱処理工程は、単結晶シリコン基板１０と石英基板２０との接合強度を高めるという効果を得ることを主な目的とするものである。
この熱処理工程時の温度を３００℃以下と設定する主な理由は、上述した「マイクロキャビティ」の発生を防ぐことに加え、単結晶シリコンと石英との熱膨張係数差と当該熱膨張係数差に起因する歪量、およびこの歪量と単結晶シリコン基板１０ならびに石英基板２０の厚みを考慮したことによる。
なお、この熱処理には、水素イオンの注入量によっては、単結晶Ｓｉ基板１０と石英基板２０の両基板間の熱膨張係数差に起因する熱応力を生じさせてイオン注入層１１内のシリコン原子の化学結合を弱化させるという副次的な効果も期待できる。
このような処理に続いて、貼り合わされた基板に何らかの手法により外部衝撃を付与して単結晶シリコンのバルクからシリコン膜を機械的に剥離して、石英基板２０上にシリコン膜（ＳＯＩ膜）１２を備えた半導体基板（ＳＯＩ基板）が得られる（図１（Ｅ））。なお、シリコン膜（ＳＯＩ膜）１２の剥離のための外部からの衝撃付与の手法としては種々のものがあり得るが、本実施例ではこの剥離は加熱なしに実行している。
このようにして得られたＳＯＩ膜の剥離後の表面の１０μｍ×１０μｍの領域を原子間力顕微鏡（ＡＦＭ）で測定したところ、ＲＭＳの平均値は５ｎｍ以下と良好であった。また、ＳＯＩ膜の基板面内バラつき（ＰＶ）は４ｎｍ以下であった。このような比較的平滑な剥離面が得られる理由は、従来の熱剥離とは剥離メカニズムが異なるためである。
次に、得られたＳＯＩ基板を６００℃以上であって１２５０℃以下の温度で熱処理する（図１（Ｆ））。温度の下限を６００℃としたのは、これ以下の温度では金属不純物の拡散が起こり難くゲッタリング効果が期待できないためであり、温度の上限を１２５０℃としたのは熱処理に用いる石英部品の軟化を考慮したことによる。本実施例の場合には、石英基板の転移温度（１０９０℃）以下の温度である１０００℃とした。
この熱処理中に、プラズマ処理等の工程においてＳＯＩ膜／石英基板界面およびＳＯＩ膜中に偶発的に混入した金属不純物を、シリコン膜１２の表面領域にゲッタリングする。このときのゲッタリング源は、シリコン膜１２の機械的剥離面（ＳＯＩ膜表面）の格子歪である。単結晶シリコンのバルクからシリコン膜を機械的に剥離した場合の当該剥離面はシリコン結晶格子が歪んだ状態にあるが、本発明ではこのＳＯＩ膜表面の格子歪をゲッタリング源として利用している。
そして、最後に、上記熱処理後のＳＯＩ基板のシリコン膜１２の表面層（ゲッタリング層）を除去して最終的なＳＯＩ膜１３とし、半導体基板（ＳＯＩ基板）を得る（図１（Ｇ））。
図２は、シリコン膜１２の機械的剥離面（ＳＯＩ膜表面）に金属不純物がゲッタリングされる様子を概念的に説明するための図である。貼り合わせ直後の状態では、低温貼り合わせのために施すプラズマ処理中に、不可避的かつ偶発的に、貼り合わせ界面に金属不純物が高濃度に蓄積し易い（図２（Ａ）中の１２ｇ）。
この状態のＳＯＩ基板を、６００℃以上の温度で熱処理すると、金属がＳＯＩ膜１２中を拡散して格子歪の比較的大きなＳＯＩ膜表面にゲッタリングされることとなる（図２（Ｂ））。
この状態で、ＳＯＩ膜１２の表面領域を適当量（例えば０．１μｍ）だけ除去すれば、金属不純物レベルの低いＳＯＩ基板を得ることができる（図２（Ｃ））。なお、この除去には、研磨、エッチング等の手法があり得る。
このようなゲッタリングのための熱処理を施す雰囲気は、不活性ガス（例えば、窒素ガス、アルゴンガス、又はヘリウムガスの少なくとも１種を主成分とするもの）のほか、このような不活性ガスと酸化性ガスの混合ガスであってもよい。
後者の雰囲気を選択した場合には、熱処理中に形成される酸化膜中およびシリコン／酸化膜界面に金属不純物を捕獲することもでき、いわゆる「犠牲酸化」と同様の効果を期待できる。なお、この場合には、当該熱処理工程の後に、ＳＯＩ膜１２上に形成された酸化膜を弗酸処理等によって除去することとなる。
本発明により、低温での貼り合わせが可能で、しかも、得られるＳＯＩ基板のＳＯＩ膜中の金属汚染量を低減させる手法が提供される。
本発明の半導体基板の製造方法のプロセス例を説明するための図である。 シリコン膜の機械的剥離面（ＳＯＩ膜表面）に金属不純物がゲッタリングされる様子を概念的に説明するための図である。
符号の説明
１０ シリコン基板
１１ イオン注入層
１２ シリコン膜
１３ ＳＯＩ膜
２０ 石英基板

Claims (5)

  1. シリコン基板の主面に水素イオン注入層を形成するイオン注入工程と、高抵抗シリコン基板、酸化膜付きシリコン基板、石英基板、サファイア基板の何れかである絶縁性基板と前記シリコン基板の少なくとも一方の主面にプラズマ処理を施す表面処理工程と、前記絶縁性基板と前記シリコン基板の主面同士を貼り合わせる工程と、前記貼り合せ基板の前記シリコン基板からシリコン薄膜を機械的剥離して前記絶縁性基板の主面上にシリコン膜を有するＳＯＩ基板とする剥離工程と、前記ＳＯＩ基板を６００℃〜１０００℃の温度で熱処理して前記シリコン膜の表面領域に金属不純物をゲッタリングする工程と、前記熱処理後のＳＯＩ基板のシリコン膜の表面層を除去する工程を備えている半導体基板の製造方法。
  2. 前記熱処理工程の雰囲気が、窒素ガス、アルゴンガス、又はヘリウムガスの少なくとも１種を主成分とする不活性ガスである請求項１に記載の半導体基板の製造方法。
  3. 前記熱処理工程の雰囲気が、窒素ガス、アルゴンガス、又はヘリウムガスの少なくとも１種を主成分とする不活性ガスと酸化性ガスの混合ガスである請求項１に記載の半導体基板の製造方法。
  4. 前記熱処理工程の後に、前記シリコン膜上の酸化膜を除去する工程を備えている請求項３に記載の半導体基板の製造方法。
  5. 前記剥離工程の前に、前記貼り合せ基板を１００〜３００℃の温度で熱処理する工程を備えている請求項１乃至４の何れか１項に記載の半導体基板の製造方法。
JP2007277502A 2007-10-25 2007-10-25 半導体基板の製造方法 Active JP5248838B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007277502A JP5248838B2 (ja) 2007-10-25 2007-10-25 半導体基板の製造方法
KR1020080073997A KR101380514B1 (ko) 2007-10-25 2008-07-29 반도체 기판의 제조 방법
US12/230,984 US7972937B2 (en) 2007-10-25 2008-09-09 Method for producing semiconductor substrate
EP08016060A EP2053650B1 (en) 2007-10-25 2008-09-11 Method for producing semiconductor substrate
TW097140888A TWI450366B (zh) 2007-10-25 2008-10-24 Semiconductor substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007277502A JP5248838B2 (ja) 2007-10-25 2007-10-25 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009105314A JP2009105314A (ja) 2009-05-14
JP5248838B2 true JP5248838B2 (ja) 2013-07-31

Family

ID=40291066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007277502A Active JP5248838B2 (ja) 2007-10-25 2007-10-25 半導体基板の製造方法

Country Status (5)

Country Link
US (1) US7972937B2 (ja)
EP (1) EP2053650B1 (ja)
JP (1) JP5248838B2 (ja)
KR (1) KR101380514B1 (ja)
TW (1) TWI450366B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5499455B2 (ja) * 2007-10-22 2014-05-21 株式会社デンソー ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）構造の半導体装置およびその製造方法
JP5030992B2 (ja) 2009-04-30 2012-09-19 信越化学工業株式会社 サンドブラスト処理された裏面を有するｓｏｉ基板の製造方法
TWI423466B (zh) * 2009-12-30 2014-01-11 Nat Univ Chung Hsing Defective method
WO2012033125A1 (ja) * 2010-09-07 2012-03-15 住友電気工業株式会社 基板、基板の製造方法およびｓａｗデバイス
EP2849207B1 (en) * 2012-05-08 2020-02-26 Shin-Etsu Chemical Co., Ltd. Heat dissipation substrate and method for producing same
US9390942B2 (en) * 2012-11-30 2016-07-12 Peregrine Semiconductor Corporation Method, system, and apparatus for preparing substrates and bonding semiconductor layers to substrates
TWI591211B (zh) * 2013-03-13 2017-07-11 應用材料股份有限公司 蝕刻包含過渡金屬的膜之方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57149301A (en) 1981-03-11 1982-09-14 Daiichi Togyo Kk Novel polysaccharide having coagulating property
KR970030317A (ko) * 1995-11-23 1997-06-26 김주용 반도체소자 제조 방법
US6155909A (en) * 1997-05-12 2000-12-05 Silicon Genesis Corporation Controlled cleavage system using pressurized fluid
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
JP3327180B2 (ja) * 1997-08-29 2002-09-24 信越半導体株式会社 Ｓｏｉ層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
US6368938B1 (en) 1999-10-05 2002-04-09 Silicon Wafer Technologies, Inc. Process for manufacturing a silicon-on-insulator substrate and semiconductor devices on said substrate
KR100745309B1 (ko) * 2002-04-10 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
JP4407384B2 (ja) * 2004-05-28 2010-02-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
JP4624812B2 (ja) * 2005-01-20 2011-02-02 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
FR2898431B1 (fr) 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
JP5249511B2 (ja) * 2006-11-22 2013-07-31 信越化学工業株式会社 Ｓｏｑ基板およびｓｏｑ基板の製造方法

Also Published As

Publication number Publication date
KR20090042138A (ko) 2009-04-29
EP2053650A2 (en) 2009-04-29
JP2009105314A (ja) 2009-05-14
US7972937B2 (en) 2011-07-05
EP2053650A3 (en) 2010-11-17
KR101380514B1 (ko) 2014-04-01
US20090111242A1 (en) 2009-04-30
TWI450366B (zh) 2014-08-21
EP2053650B1 (en) 2012-10-24
TW200931601A (en) 2009-07-16

Similar Documents

Publication Publication Date Title
JP2008153411A (ja) Ｓｏｉ基板の製造方法
JP5248838B2 (ja) 半導体基板の製造方法
JP2008198656A (ja) 半導体基板の製造方法
JP2006216826A (ja) Ｓｏｉウェーハの製造方法
JP5284576B2 (ja) 半導体基板の製造方法
KR100890792B1 (ko) 결합 계면 안정화를 위한 열처리
CN114975085A (zh) 具有优越性能、稳定性及可制造性的绝缘体结构上的射频硅
EP0817248A2 (en) Method of manufacturing SOI substrate
WO2007125771A1 (ja) Ｓｏｉウエーハの製造方法
JP2008263087A (ja) Ｓｏｉ基板の製造方法
JP2008263009A (ja) Ｓｏｉ基板の製造方法
JP2009105315A (ja) 半導体基板の製造方法
JP5292810B2 (ja) Ｓｏｉ基板の製造方法
JP5200412B2 (ja) Ｓｏｉ基板の製造方法
JP3660469B2 (ja) Ｓｏｉ基板の製造方法
JP2009218381A (ja) ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）基板の製造方法
JP2008124208A (ja) Ｓｏｑ基板の製造方法
JP5125194B2 (ja) 貼り合わせウエーハの製造方法
WO2002097892A1 (fr) Substrat silicium sur isolant
JP4609026B2 (ja) Ｓｏｉウェーハの製造方法
JP5096780B2 (ja) Ｓｏｉウエーハの製造方法
JP5830255B2 (ja) 半導体基板の製造方法
JP2003142668A (ja) Ｓｉｍｏｘ基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130411

R150 Certificate of patent or registration of utility model

Ref document number: 5248838

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3