JP3327180B2 - Ｓｏｉ層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ - Google Patents
Ｓｏｉ層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハInfo
- Publication number
- JP3327180B2 JP3327180B2 JP24930797A JP24930797A JP3327180B2 JP 3327180 B2 JP3327180 B2 JP 3327180B2 JP 24930797 A JP24930797 A JP 24930797A JP 24930797 A JP24930797 A JP 24930797A JP 3327180 B2 JP3327180 B2 JP 3327180B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- wafer
- thickness
- soi layer
- bonded wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 235000012431 wafers Nutrition 0.000 claims description 92
- 239000010408 film Substances 0.000 claims description 70
- 238000005530 etching Methods 0.000 claims description 35
- 230000003647 oxidation Effects 0.000 claims description 29
- 238000007254 oxidation reaction Methods 0.000 claims description 29
- 238000005498 polishing Methods 0.000 claims description 22
- 239000012808 vapor phase Substances 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 239000010409 thin film Substances 0.000 claims description 16
- 238000000265 homogenisation Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 76
- 230000007547 defect Effects 0.000 description 48
- 239000013078 crystal Substances 0.000 description 40
- 238000010438 heat treatment Methods 0.000 description 15
- 239000007789 gas Substances 0.000 description 10
- 230000001590 oxidative effect Effects 0.000 description 9
- 239000012071 phase Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 235000018734 Sambucus australis Nutrition 0.000 description 4
- 244000180577 Sambucus australis Species 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- -1 oxygen ions Chemical class 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- OGFXBIXJCWAUCH-UHFFFAOYSA-N meso-secoisolariciresinol Natural products C1=2C=C(O)C(OC)=CC=2CC(CO)C(CO)C1C1=CC=C(O)C(OC)=C1 OGFXBIXJCWAUCH-UHFFFAOYSA-N 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＳＯＩ（silicon
on insulator）構造のウエーハに酸化膜を形成する技
術、および２枚のシリコン鏡面ウエーハを接着剤を用い
ることなく結合し、片方のウエーハを薄膜化してＳＯＩ
構造の結合ウエーハを製造する技術に関する。
on insulator）構造のウエーハに酸化膜を形成する技
術、および２枚のシリコン鏡面ウエーハを接着剤を用い
ることなく結合し、片方のウエーハを薄膜化してＳＯＩ
構造の結合ウエーハを製造する技術に関する。
【０００２】
【従来の技術】ＳＯＩ構造のウエーハの作製法として
は、酸素イオンをシリコン単結晶に高濃度で打ち込んだ
後に、高温で熱処理を行い酸化膜を形成するＳＩＭＯＸ
（separation by implanted oxygen）法によるものと、
２枚の鏡面研磨したシリコンウエーハを接着剤を用いる
ことなく結合し、片方のウエーハを薄膜化する結合法が
注目されている技術である。
は、酸素イオンをシリコン単結晶に高濃度で打ち込んだ
後に、高温で熱処理を行い酸化膜を形成するＳＩＭＯＸ
（separation by implanted oxygen）法によるものと、
２枚の鏡面研磨したシリコンウエーハを接着剤を用いる
ことなく結合し、片方のウエーハを薄膜化する結合法が
注目されている技術である。
【０００３】ＳＩＭＯＸ法は、デバイス活性領域となる
ＳＯＩ層の膜厚を、酸素イオン打ち込み時の加速電圧で
決定、制御できるために、薄層でかつ膜厚均一性の高い
ＳＯＩ層を容易に得る事ができる利点があるが、埋め込
み酸化膜の信頼性や、ＳＯＩ層の結晶性、１３００℃以
上の温度での熱処理が必要である等問題が多い。
ＳＯＩ層の膜厚を、酸素イオン打ち込み時の加速電圧で
決定、制御できるために、薄層でかつ膜厚均一性の高い
ＳＯＩ層を容易に得る事ができる利点があるが、埋め込
み酸化膜の信頼性や、ＳＯＩ層の結晶性、１３００℃以
上の温度での熱処理が必要である等問題が多い。
【０００４】一方、ウエーハ結合法は、単結晶のシリコ
ン鏡面ウエーハ２枚のうち少なくとも一方に酸化膜を形
成し、接着剤を用いずに貼り合わせ、次いで熱処理（通
常は１１００℃〜１２００℃）を加えることで結合を強
化し、その後片方のウエーハを研削や湿式エッチングに
より薄膜化した後、薄膜の表面を鏡面研磨してＳＯＩ層
を形成するものであるので、埋め込み酸化膜の信頼性が
高くＳＯＩ層の結晶性も良好であるという利点がある
が、機械的な加工により薄膜化しているために、得られ
るＳＯＩ層の膜厚およびその均一性に限界がある。
ン鏡面ウエーハ２枚のうち少なくとも一方に酸化膜を形
成し、接着剤を用いずに貼り合わせ、次いで熱処理（通
常は１１００℃〜１２００℃）を加えることで結合を強
化し、その後片方のウエーハを研削や湿式エッチングに
より薄膜化した後、薄膜の表面を鏡面研磨してＳＯＩ層
を形成するものであるので、埋め込み酸化膜の信頼性が
高くＳＯＩ層の結晶性も良好であるという利点がある
が、機械的な加工により薄膜化しているために、得られ
るＳＯＩ層の膜厚およびその均一性に限界がある。
【０００５】しかしながら、半導体デバイスの高集積
化、高速度化により、ＳＯＩ層の厚さはさらなる薄膜化
が要求されており、１μｍ以下といった極薄のＳＯＩ層
が要求されるようになってきている。従って、このよう
な極薄のＳＯＩ層を結合ウエーハで作製し、今後のＣＭ
ＯＳ基板としてＳＩＭＯＸと同等またはそれ以上の薄膜
化を達成するためには、最低でも０．１±０．０１μｍ
の膜厚と加工精度が必要とされている。
化、高速度化により、ＳＯＩ層の厚さはさらなる薄膜化
が要求されており、１μｍ以下といった極薄のＳＯＩ層
が要求されるようになってきている。従って、このよう
な極薄のＳＯＩ層を結合ウエーハで作製し、今後のＣＭ
ＯＳ基板としてＳＩＭＯＸと同等またはそれ以上の薄膜
化を達成するためには、最低でも０．１±０．０１μｍ
の膜厚と加工精度が必要とされている。
【０００６】この結合ウエーハで０．１±０．０１μｍ
の膜厚と加工精度を実現するための技術として、特開平
５−１６００７４号公報に開示されているいわゆるＰＡ
ＣＥ（plasma assisted chemical etching）法と呼ばれ
る方法が開発された。このＰＡＣＥ法は気相エッチング
による薄膜の厚さを均一化する方法であり、予め均一化
しようとするシリコン層の厚さの分布を測定して、厚さ
分布のマップを作成し、そのマップにしたがって数値制
御により厚い部分を局部的に気相エッチングにより除去
することによって、極薄でかつ膜厚がきわめて均一な薄
膜を作製することができるものである。
の膜厚と加工精度を実現するための技術として、特開平
５−１６００７４号公報に開示されているいわゆるＰＡ
ＣＥ（plasma assisted chemical etching）法と呼ばれ
る方法が開発された。このＰＡＣＥ法は気相エッチング
による薄膜の厚さを均一化する方法であり、予め均一化
しようとするシリコン層の厚さの分布を測定して、厚さ
分布のマップを作成し、そのマップにしたがって数値制
御により厚い部分を局部的に気相エッチングにより除去
することによって、極薄でかつ膜厚がきわめて均一な薄
膜を作製することができるものである。
【０００７】
【発明が解決しようとする課題】しかし、上記ＰＡＣＥ
法では高周波プラズマを用いて薄膜の表面をエッチング
除去するために、ＳＯＩ層表面に極僅かではあるがダメ
ージが入ってしまう。また、ＰＡＣＥ法で処理したＳＯ
Ｉ層表面には、あらたにヘイズと呼ばれる周期が０．０
１〜５μｍ程度の微小な面粗さが入ることがあり、この
ヘイズの改善のために、ＰＡＣＥ法で処理後、タッチポ
リッシュと呼ばれる研磨代の極めて少ない研磨を行う等
の処理が必要となる。ところが、このタッチポリッシュ
後のＳＯＩ層をＨ．Ｇａｓｓｅｌ（Ｊ．Ｅｌｅｃｔｒｏ
ｃｈｅｍ．Ｓｏｃ．，１４０，ｐｐ１７１３，１９９
３）らにより開示された、四段セコエッチング法を応用
して評価すると、ＳＯＩ層表面には高密度の結晶欠陥が
存在することがわかった。すなわち、タッチポリッシュ
ではＰＡＣＥ法で入ったダメージや結晶欠陥を完全には
除去できないか、あるいはタッチポリッシュ自体であら
たなダメージ、結晶欠陥が入っていることになる。これ
らの残留ダメージや結晶欠陥はデバイスの電気特性に悪
影響を及ぼしてしまう。
法では高周波プラズマを用いて薄膜の表面をエッチング
除去するために、ＳＯＩ層表面に極僅かではあるがダメ
ージが入ってしまう。また、ＰＡＣＥ法で処理したＳＯ
Ｉ層表面には、あらたにヘイズと呼ばれる周期が０．０
１〜５μｍ程度の微小な面粗さが入ることがあり、この
ヘイズの改善のために、ＰＡＣＥ法で処理後、タッチポ
リッシュと呼ばれる研磨代の極めて少ない研磨を行う等
の処理が必要となる。ところが、このタッチポリッシュ
後のＳＯＩ層をＨ．Ｇａｓｓｅｌ（Ｊ．Ｅｌｅｃｔｒｏ
ｃｈｅｍ．Ｓｏｃ．，１４０，ｐｐ１７１３，１９９
３）らにより開示された、四段セコエッチング法を応用
して評価すると、ＳＯＩ層表面には高密度の結晶欠陥が
存在することがわかった。すなわち、タッチポリッシュ
ではＰＡＣＥ法で入ったダメージや結晶欠陥を完全には
除去できないか、あるいはタッチポリッシュ自体であら
たなダメージ、結晶欠陥が入っていることになる。これ
らの残留ダメージや結晶欠陥はデバイスの電気特性に悪
影響を及ぼしてしまう。
【０００８】そこで、本出願人は先に特願平８−９４８
５５号でＰＡＣＥ法で入ったダメージや結晶欠陥を除去
する方法として、例えばタッチポリッシュ後に熱酸化処
理して、ダメージや結晶欠陥の深さに相当する量の表面
酸化層を除去する方法を提案したが、必ずしも充分満足
できる結果ではなく、さらに一段とダメージや結晶欠陥
を減少させるように要望されていた。そこで、その原因
を追及したところ、ＳＯＩウエーハをタッチポリッシュ
後に熱酸化処理する過程で、熱酸化処理条件によって
は、当該酸化処理によって新たに結晶欠陥が導入される
ことが四段セコエッチング法による評価で解ってきた。
５５号でＰＡＣＥ法で入ったダメージや結晶欠陥を除去
する方法として、例えばタッチポリッシュ後に熱酸化処
理して、ダメージや結晶欠陥の深さに相当する量の表面
酸化層を除去する方法を提案したが、必ずしも充分満足
できる結果ではなく、さらに一段とダメージや結晶欠陥
を減少させるように要望されていた。そこで、その原因
を追及したところ、ＳＯＩウエーハをタッチポリッシュ
後に熱酸化処理する過程で、熱酸化処理条件によって
は、当該酸化処理によって新たに結晶欠陥が導入される
ことが四段セコエッチング法による評価で解ってきた。
【０００９】そこで、本発明はこのような問題点に鑑み
なされたもので、これら気相エッチング後、あるいはさ
らにタッチポリッシュ後の熱酸化処理の過程で新たに結
晶欠陥が入らない熱酸化処理条件を確立し、気相エッチ
ングあるいはタッチポリッシュで入った結晶欠陥や潜傷
を確実に除去し、良好な膜厚均一性を有するとともに、
結晶性の優れた超薄膜ＳＯＩ層を有する結合ウエーハ
を、比較的簡単にかつ比較的低コストで製造する方法を
提供することを目的とする。
なされたもので、これら気相エッチング後、あるいはさ
らにタッチポリッシュ後の熱酸化処理の過程で新たに結
晶欠陥が入らない熱酸化処理条件を確立し、気相エッチ
ングあるいはタッチポリッシュで入った結晶欠陥や潜傷
を確実に除去し、良好な膜厚均一性を有するとともに、
結晶性の優れた超薄膜ＳＯＩ層を有する結合ウエーハ
を、比較的簡単にかつ比較的低コストで製造する方法を
提供することを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
本発明の請求項１に記載した発明は、ＳＯＩ層上に熱酸
化処理によって酸化膜を形成する方法において、該熱酸
化処理による酸化膜厚さを５０ｎｍ未満とすることを特
徴とするＳＯＩ層上酸化膜の形成方法である。
本発明の請求項１に記載した発明は、ＳＯＩ層上に熱酸
化処理によって酸化膜を形成する方法において、該熱酸
化処理による酸化膜厚さを５０ｎｍ未満とすることを特
徴とするＳＯＩ層上酸化膜の形成方法である。
【００１１】このように、ＳＯＩ層上に酸化膜を形成す
る方法において、熱酸化処理によって生成する該酸化膜
の厚さを５０ｎｍ未満に抑えると、埋め込み酸化膜と表
面酸化膜とに挟まれることとなるＳＯＩ層にかかるスト
レスが小さくなるため、新たに欠陥等を導入せずに済
む。さらに、このような熱酸化処理によりＳＯＩ層表面
に存在する欠陥や潜傷を修復させることができるように
なった。逆に熱酸化処理による該酸化膜の厚さが５０ｎ
ｍ以上になると、薄いＳＯＩ層中にストレスがかかり、
新たな結晶欠陥が導入されてしまう。
る方法において、熱酸化処理によって生成する該酸化膜
の厚さを５０ｎｍ未満に抑えると、埋め込み酸化膜と表
面酸化膜とに挟まれることとなるＳＯＩ層にかかるスト
レスが小さくなるため、新たに欠陥等を導入せずに済
む。さらに、このような熱酸化処理によりＳＯＩ層表面
に存在する欠陥や潜傷を修復させることができるように
なった。逆に熱酸化処理による該酸化膜の厚さが５０ｎ
ｍ以上になると、薄いＳＯＩ層中にストレスがかかり、
新たな結晶欠陥が導入されてしまう。
【００１２】本発明の請求項２および請求項３に記載し
た発明は、２枚のシリコン鏡面ウエーハのうち、少なく
とも一方のウエーハの鏡面に酸化膜を形成した後、その
鏡面同士を相互に接触させて接合し、次いで加熱処理を
加えて強固に結合し、次いで一方のウエーハを薄膜化し
た後、その薄膜の表面を研磨し、さらに気相エッチング
により薄膜の厚さを均一化した後に、または、さらに該
気相エッチング面を鏡面研磨した後に、該結合ウエーハ
の表面を熱酸化処理によって酸化し、次いでその生成し
た表面の酸化膜を除去するシリコンの結合ウエーハを製
造する方法において、該結合ウエーハの表面に形成する
熱酸化処理による酸化膜の厚さを５０ｎｍ未満とするこ
とを特徴とする結合ウエーハの製造方法である。
た発明は、２枚のシリコン鏡面ウエーハのうち、少なく
とも一方のウエーハの鏡面に酸化膜を形成した後、その
鏡面同士を相互に接触させて接合し、次いで加熱処理を
加えて強固に結合し、次いで一方のウエーハを薄膜化し
た後、その薄膜の表面を研磨し、さらに気相エッチング
により薄膜の厚さを均一化した後に、または、さらに該
気相エッチング面を鏡面研磨した後に、該結合ウエーハ
の表面を熱酸化処理によって酸化し、次いでその生成し
た表面の酸化膜を除去するシリコンの結合ウエーハを製
造する方法において、該結合ウエーハの表面に形成する
熱酸化処理による酸化膜の厚さを５０ｎｍ未満とするこ
とを特徴とする結合ウエーハの製造方法である。
【００１３】このように、ＳＯＩ層表面を気相エッチン
グにより処理した後に、または、さらに該気相エッチン
グ面を鏡面研磨した後に、該結合ウエーハの表面を酸化
し、次いでその生成した表面の酸化膜を除去することに
よって、気相エッチングあるいはその後の鏡面研磨によ
って入る表面のダメージ、結晶欠陥がある層（以下、単
にダメージ層と言うことがある。）の表面を酸化膜に変
換し、次にこの酸化膜を除去することによって、ＳＯＩ
層表面のダメージ、結晶欠陥を除去することができる。
グにより処理した後に、または、さらに該気相エッチン
グ面を鏡面研磨した後に、該結合ウエーハの表面を酸化
し、次いでその生成した表面の酸化膜を除去することに
よって、気相エッチングあるいはその後の鏡面研磨によ
って入る表面のダメージ、結晶欠陥がある層（以下、単
にダメージ層と言うことがある。）の表面を酸化膜に変
換し、次にこの酸化膜を除去することによって、ＳＯＩ
層表面のダメージ、結晶欠陥を除去することができる。
【００１４】本発明においては、この結合ウエーハのＳ
ＯＩ層表面を熱酸化する時に、酸化膜の厚さを５０ｎｍ
未満に制御する必要がある。この酸化膜の厚さが５０ｎ
ｍ以上になると、ＳＯＩ層中に新たな結晶欠陥が極端に
多く発生することが解明された。
ＯＩ層表面を熱酸化する時に、酸化膜の厚さを５０ｎｍ
未満に制御する必要がある。この酸化膜の厚さが５０ｎ
ｍ以上になると、ＳＯＩ層中に新たな結晶欠陥が極端に
多く発生することが解明された。
【００１５】また、本発明の請求項４に記載した発明
は、請求項２または請求項３のいずれか１項に記載の結
合ウエーハの製造方法であって、前記気相エッチングに
よる薄膜の厚さを均一化後または気相エッチング後の鏡
面研磨後のＳＯＩ層の膜厚を、１μｍ以下とする、こと
を特徴とする。
は、請求項２または請求項３のいずれか１項に記載の結
合ウエーハの製造方法であって、前記気相エッチングに
よる薄膜の厚さを均一化後または気相エッチング後の鏡
面研磨後のＳＯＩ層の膜厚を、１μｍ以下とする、こと
を特徴とする。
【００１６】このように、本発明は、特に近年要求され
ている１μｍ以下といった極薄のＳＯＩ層において、そ
の上に酸化膜を形成すると、ＳＯＩ層にかかるストレス
が大きくなり、結晶欠陥等がより生じ易いので、これら
を防止するのに有効である。
ている１μｍ以下といった極薄のＳＯＩ層において、そ
の上に酸化膜を形成すると、ＳＯＩ層にかかるストレス
が大きくなり、結晶欠陥等がより生じ易いので、これら
を防止するのに有効である。
【００１７】そして、このような請求項２〜請求項４の
いずれか１項に記載の方法によれば、気相エッチングあ
るいはその後の研磨で入った残留ダメージや結晶欠陥が
確実に除去された、良好な膜厚の均一性を有するシリコ
ン結合ウエーハ得ることができる（請求項５）。
いずれか１項に記載の方法によれば、気相エッチングあ
るいはその後の研磨で入った残留ダメージや結晶欠陥が
確実に除去された、良好な膜厚の均一性を有するシリコ
ン結合ウエーハ得ることができる（請求項５）。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明するが、本発明はこれらに限定され
るものではない。ここで、図１は結合ウエーハの製造工
程の一例を示すフロー図である。また、図２はＰＡＣＥ
法による気相エッチングの概略を示す概念図で、（ａ）
は斜視図、（ｂ）断面図である。図３は本発明における
結合ウエーハ表面に存在するダメージおよび結晶欠陥を
除去する工程での、そのダメージ、結晶欠陥密度の変化
の様子を示した、ウエーハ断面説明図で、（ａ）は図１
の工程直後のウエーハ、（ｂ）は酸化処理後のウエー
ハ、（ｃ）はダメージ層除去後のウエーハである。
を参照しながら説明するが、本発明はこれらに限定され
るものではない。ここで、図１は結合ウエーハの製造工
程の一例を示すフロー図である。また、図２はＰＡＣＥ
法による気相エッチングの概略を示す概念図で、（ａ）
は斜視図、（ｂ）断面図である。図３は本発明における
結合ウエーハ表面に存在するダメージおよび結晶欠陥を
除去する工程での、そのダメージ、結晶欠陥密度の変化
の様子を示した、ウエーハ断面説明図で、（ａ）は図１
の工程直後のウエーハ、（ｂ）は酸化処理後のウエー
ハ、（ｃ）はダメージ層除去後のウエーハである。
【００１９】図１は気相エッチングとタッチポリッシュ
工程を含む結合ウエーハの製造工程を示す工程図であ
る。工程１では、２枚のシリコン鏡面ウエーハを準備す
るものであり、デバイスの仕様に合ったウエーハを準備
する。工程２では、そのうちの少なくとも一方のウエー
ハを熱酸化し、その表面に約０．３μｍ〜２．０μｍ厚
の酸化膜を形成する。工程３では、２枚の鏡面ウエーハ
の鏡面同士を貼り合わせて接合する工程であり、常温の
清浄な雰囲気下で２枚のウエーハの鏡面同士を接触させ
ることにより、接着剤等を用いることなくウエーハ同士
が接着する。この接合したウエーハ同士の結合力は、そ
のままデバイス工程で使用するには弱いので、工程４で
酸化性雰囲気下、熱処理を行い結合強度を十分なものと
する必要があるが、この熱処理はウエット酸素雰囲気
下、１０５０℃〜１２００℃で３０分から２時間の範囲
で行うことが好ましい。次に、工程５では、結合ウエー
ハの一方の面を研削する工程であり、研削を行うのは工
程２で酸化膜を形成した方のウエーハでも、酸化膜を形
成しなかった方のウエーハのどちらでもよく、ＳＯＩ層
の厚さが１０μｍ程度となるように一方のウエーハ裏面
（結合ウエーハの表面）から研削除去する。そして、工
程６では、工程５で研削した研削面を鏡面研磨する工程
であり、通常の鏡面研磨ウエーハ製造工程と同様の鏡面
研磨を行い、ＳＯＩ層の厚さを約２μｍ〜７μｍとす
る。
工程を含む結合ウエーハの製造工程を示す工程図であ
る。工程１では、２枚のシリコン鏡面ウエーハを準備す
るものであり、デバイスの仕様に合ったウエーハを準備
する。工程２では、そのうちの少なくとも一方のウエー
ハを熱酸化し、その表面に約０．３μｍ〜２．０μｍ厚
の酸化膜を形成する。工程３では、２枚の鏡面ウエーハ
の鏡面同士を貼り合わせて接合する工程であり、常温の
清浄な雰囲気下で２枚のウエーハの鏡面同士を接触させ
ることにより、接着剤等を用いることなくウエーハ同士
が接着する。この接合したウエーハ同士の結合力は、そ
のままデバイス工程で使用するには弱いので、工程４で
酸化性雰囲気下、熱処理を行い結合強度を十分なものと
する必要があるが、この熱処理はウエット酸素雰囲気
下、１０５０℃〜１２００℃で３０分から２時間の範囲
で行うことが好ましい。次に、工程５では、結合ウエー
ハの一方の面を研削する工程であり、研削を行うのは工
程２で酸化膜を形成した方のウエーハでも、酸化膜を形
成しなかった方のウエーハのどちらでもよく、ＳＯＩ層
の厚さが１０μｍ程度となるように一方のウエーハ裏面
（結合ウエーハの表面）から研削除去する。そして、工
程６では、工程５で研削した研削面を鏡面研磨する工程
であり、通常の鏡面研磨ウエーハ製造工程と同様の鏡面
研磨を行い、ＳＯＩ層の厚さを約２μｍ〜７μｍとす
る。
【００２０】次に、工程７では、気相エッチングによる
薄膜の厚さを均一化する工程であり、図２（ａ）（ｂ）
に示すように高周波プラズマ１６を空洞１２内に局在化
させて、気相エッチングを行うＰＡＣＥ法を用いること
が好ましい。この方法は、いわゆるドライエッチ法の一
つで、まず結合ウエーハ１１上のＳＯＩ層の厚さ分布を
測定した後、その分布に従って、結合ウエーハ１１上を
膜厚分布に応じて空洞１２の走行速度を制御することに
より、プラズマ１６に暴露される時間が制御され、その
結果表面のエッチング除去量が制御されることによっ
て、結合ウエーハ１１上のＳＯＩ層の厚さを均一化する
ものである。プラズマ１６は、結合ウエーハ１１を挟ん
で上下に配置された、電極１３、１４に高周波電源１５
から高周波を印加することによって、空洞１２内に局在
化して発生させる。そして、この空洞が結合ウエーハ１
１上を自在に走行できるようになっている。
薄膜の厚さを均一化する工程であり、図２（ａ）（ｂ）
に示すように高周波プラズマ１６を空洞１２内に局在化
させて、気相エッチングを行うＰＡＣＥ法を用いること
が好ましい。この方法は、いわゆるドライエッチ法の一
つで、まず結合ウエーハ１１上のＳＯＩ層の厚さ分布を
測定した後、その分布に従って、結合ウエーハ１１上を
膜厚分布に応じて空洞１２の走行速度を制御することに
より、プラズマ１６に暴露される時間が制御され、その
結果表面のエッチング除去量が制御されることによっ
て、結合ウエーハ１１上のＳＯＩ層の厚さを均一化する
ものである。プラズマ１６は、結合ウエーハ１１を挟ん
で上下に配置された、電極１３、１４に高周波電源１５
から高周波を印加することによって、空洞１２内に局在
化して発生させる。そして、この空洞が結合ウエーハ１
１上を自在に走行できるようになっている。
【００２１】工程８は、タッチポリッシュの工程であ
り、工程７の気相エッチングで入った表面のヘイズの除
去を目的とするもので、気相エッチングされた面を研磨
の取り代が５ｎｍ〜１５ｎｍ好ましくは１０ｎｍ程度と
なるよう研磨する。
り、工程７の気相エッチングで入った表面のヘイズの除
去を目的とするもので、気相エッチングされた面を研磨
の取り代が５ｎｍ〜１５ｎｍ好ましくは１０ｎｍ程度と
なるよう研磨する。
【００２２】以上の工程を経て結合ウエーハが製造され
るが、この工程によって製造された結合ウエーハのＳＯ
Ｉ層には、図３（ａ）に示すように、特に表面付近にダ
メージや結晶欠陥が多く存在する。なお、本発明では、
このダメージ、結晶欠陥層２４は、後の酸化により除去
できるし、タッチポリッシュ工程で新たなダメージが生
じる可能性があるので、工程８は行わなくともよい。
るが、この工程によって製造された結合ウエーハのＳＯ
Ｉ層には、図３（ａ）に示すように、特に表面付近にダ
メージや結晶欠陥が多く存在する。なお、本発明では、
このダメージ、結晶欠陥層２４は、後の酸化により除去
できるし、タッチポリッシュ工程で新たなダメージが生
じる可能性があるので、工程８は行わなくともよい。
【００２３】次に、図３は本発明における結合ウエーハ
表面に存在するダメージ、結晶欠陥を除去する工程で
の、その密度変化の様子を示したウエーハ断面説明図で
ある。図３（ａ）は図１の工程を経た直後のウエーハを
示し、支持体となるベースウエーハ２３とＳＯＩ層２１
との間には酸化膜２２が埋め込まれている。ＳＯＩ層２
１の表面付近には中央部に比べて多くのダメージ、結晶
欠陥層２４が存在している。そしてこのダメージ、結晶
欠陥層の厚さは約３００ｎｍ付近まで達している。
表面に存在するダメージ、結晶欠陥を除去する工程で
の、その密度変化の様子を示したウエーハ断面説明図で
ある。図３（ａ）は図１の工程を経た直後のウエーハを
示し、支持体となるベースウエーハ２３とＳＯＩ層２１
との間には酸化膜２２が埋め込まれている。ＳＯＩ層２
１の表面付近には中央部に比べて多くのダメージ、結晶
欠陥層２４が存在している。そしてこのダメージ、結晶
欠陥層の厚さは約３００ｎｍ付近まで達している。
【００２４】そこで、本発明では、このように作製され
た結合ウエーハ１１をまず酸化工程３１によりその表面
を酸化し、図３（ｂ）に示すようにＳＯＩ層２１の表面
のダメージ、結晶欠陥層２４が存在する部分の一部も含
めて、酸化膜２５を形成し、その後酸化膜除去工程３２
を経て、この酸化膜２５を除去することにより、図３
（ｃ）に示すように表面層のダメージ、結晶欠陥層を除
去する。そして、この酸化膜除去工程３２後に目的とす
る製品の所望ＳＯＩ層の厚さとなるようにしている。
た結合ウエーハ１１をまず酸化工程３１によりその表面
を酸化し、図３（ｂ）に示すようにＳＯＩ層２１の表面
のダメージ、結晶欠陥層２４が存在する部分の一部も含
めて、酸化膜２５を形成し、その後酸化膜除去工程３２
を経て、この酸化膜２５を除去することにより、図３
（ｃ）に示すように表面層のダメージ、結晶欠陥層を除
去する。そして、この酸化膜除去工程３２後に目的とす
る製品の所望ＳＯＩ層の厚さとなるようにしている。
【００２５】ここで、本発明の酸化工程３１では酸化膜
厚を５０ｎｍ未満となるようにする。前記従来の技術の
欄で述べたように、特願平８−９４８５５号では、ダメ
ージ、結晶欠陥層２４を確実に除去するためには、この
ダメージ層２４を全て酸化膜に変換しなければならなか
った。
厚を５０ｎｍ未満となるようにする。前記従来の技術の
欄で述べたように、特願平８−９４８５５号では、ダメ
ージ、結晶欠陥層２４を確実に除去するためには、この
ダメージ層２４を全て酸化膜に変換しなければならなか
った。
【００２６】しかし、本発明者等が詳細に調査したとこ
ろ、このダメージ、結晶欠陥層２４は、単に窒素やアル
ゴン等の不活性ガス、または水素等の還元性ガス雰囲気
で熱処理するだけでも回復することが判明した。すなわ
ち、このダメージ、結晶欠陥層２４を消滅させるだけな
ら、これらの雰囲気で熱処理を適切な条件で行ってもよ
いが、これらの雰囲気による熱処理では、シリコン表面
が僅かにエッチングされる現象が起こり、表面が荒れて
しまう。そこで、少なくとも酸素ガスや水蒸気を混合し
た酸化性雰囲気で熱処理することにより、形成される酸
化膜で表面を保護しながら熱処理することが必要になる
が、その際、ＳＯＩ層に形成される酸化膜の厚さが５０
ｎｍ以上になると、ＳＯＩ層中に極端に多くの新たな結
晶欠陥が導入されることが解明された。図４は、その一
例で、６インチ結合ウエーハで気相エッチング後にタッ
チポリッシュを行った０．８μｍ厚のＳＯＩ層を熱酸化
して種々の酸化膜厚の試料を作製し、酸化膜除去後に四
段セコエッチング法によりピット密度と酸化膜厚との関
係を求めたものである（○印）。また、ＰＡＣＥ法気相
エッチング直後で、タッチポリッシュ及び酸化を施さな
いウエーハのピット密度を予め求めておいた（△印）。
ろ、このダメージ、結晶欠陥層２４は、単に窒素やアル
ゴン等の不活性ガス、または水素等の還元性ガス雰囲気
で熱処理するだけでも回復することが判明した。すなわ
ち、このダメージ、結晶欠陥層２４を消滅させるだけな
ら、これらの雰囲気で熱処理を適切な条件で行ってもよ
いが、これらの雰囲気による熱処理では、シリコン表面
が僅かにエッチングされる現象が起こり、表面が荒れて
しまう。そこで、少なくとも酸素ガスや水蒸気を混合し
た酸化性雰囲気で熱処理することにより、形成される酸
化膜で表面を保護しながら熱処理することが必要になる
が、その際、ＳＯＩ層に形成される酸化膜の厚さが５０
ｎｍ以上になると、ＳＯＩ層中に極端に多くの新たな結
晶欠陥が導入されることが解明された。図４は、その一
例で、６インチ結合ウエーハで気相エッチング後にタッ
チポリッシュを行った０．８μｍ厚のＳＯＩ層を熱酸化
して種々の酸化膜厚の試料を作製し、酸化膜除去後に四
段セコエッチング法によりピット密度と酸化膜厚との関
係を求めたものである（○印）。また、ＰＡＣＥ法気相
エッチング直後で、タッチポリッシュ及び酸化を施さな
いウエーハのピット密度を予め求めておいた（△印）。
【００２７】この図４から明らかなように、酸化膜厚が
５０ｎｍ未満ではピット密度は、２×１０1 ケ／ｃｍ2
〜８×１０1 ケ／ｃｍ2 と極めて優れた値であるが、酸
化膜厚が５０ｎｍ以上ではピット密度は、１０3 オーダ
ーと極端に多くなっている。
５０ｎｍ未満ではピット密度は、２×１０1 ケ／ｃｍ2
〜８×１０1 ケ／ｃｍ2 と極めて優れた値であるが、酸
化膜厚が５０ｎｍ以上ではピット密度は、１０3 オーダ
ーと極端に多くなっている。
【００２８】この結晶欠陥の発生原因は明確ではない
が、酸化により薄いＳＯＩ層中に格子間シリコンが放出
されること、薄いＳＯＩ層が酸化膜によりサンドイッチ
された構造となることによりストレスが導入されるこ
と、等により形成されるものと推定される。このような
ＳＯＩ層上に酸化膜を作製するための酸化条件として
は、窒素ガスに酸素ガスを数〜数１０％混合した酸化性
雰囲気で、８００〜１１５０℃、３０〜１８０分程度で
あることが好ましいが、酸化膜厚を５０ｎｍ未満に制御
できるのであれば、不活性ガスや還元性ガスを全く含ま
ない酸化性雰囲気であっても良い。また、酸化膜の除去
は湿式エッチング、特にフッ酸水溶液によりエッチング
除去するのが好ましい。
が、酸化により薄いＳＯＩ層中に格子間シリコンが放出
されること、薄いＳＯＩ層が酸化膜によりサンドイッチ
された構造となることによりストレスが導入されるこ
と、等により形成されるものと推定される。このような
ＳＯＩ層上に酸化膜を作製するための酸化条件として
は、窒素ガスに酸素ガスを数〜数１０％混合した酸化性
雰囲気で、８００〜１１５０℃、３０〜１８０分程度で
あることが好ましいが、酸化膜厚を５０ｎｍ未満に制御
できるのであれば、不活性ガスや還元性ガスを全く含ま
ない酸化性雰囲気であっても良い。また、酸化膜の除去
は湿式エッチング、特にフッ酸水溶液によりエッチング
除去するのが好ましい。
【００２９】ここで、酸化膜厚を５０ｎｍ未満としたの
では、３００ｎｍの深さまであるＳＯＩ層表面の結晶欠
陥が除去されないのではないかと心配されるが、上記結
果のように、酸化膜を５０ｎｍ未満とした場合の方が、
表面のピット密度が格段に低い。これは酸化熱処理によ
りＳＯＩ層表面の結晶欠陥等が修復されることを意味し
ている。
では、３００ｎｍの深さまであるＳＯＩ層表面の結晶欠
陥が除去されないのではないかと心配されるが、上記結
果のように、酸化膜を５０ｎｍ未満とした場合の方が、
表面のピット密度が格段に低い。これは酸化熱処理によ
りＳＯＩ層表面の結晶欠陥等が修復されることを意味し
ている。
【００３０】以上、本発明の貼り合わせウエーハのＳＯ
Ｉ層表面に存在するダメージや結晶欠陥の修復方法とし
て酸化膜の形成方法について述べてきたが、該方法は、
ＳＯＩ層を有するウエーハであれば、ＳＯＩ層の形成方
法が、ウエーハ接合法、ＳＩＭＯＸ法等のいずれであっ
ても適用できる。また、これらＳＯＩ層形成方法で形成
されたＳＯＩ層表面のダメージや結晶欠陥の除去を目的
としたＰＡＣＥ法やＰＡＣＥ＋タッチポリッシュ処理後
のＳＯＩ層にも適用できる。さらに通常のＳＯＩウエー
ハにおいて、熱処理により表面状態の改善を行う場合
や、単に酸化する場合にも適用することができる。
Ｉ層表面に存在するダメージや結晶欠陥の修復方法とし
て酸化膜の形成方法について述べてきたが、該方法は、
ＳＯＩ層を有するウエーハであれば、ＳＯＩ層の形成方
法が、ウエーハ接合法、ＳＩＭＯＸ法等のいずれであっ
ても適用できる。また、これらＳＯＩ層形成方法で形成
されたＳＯＩ層表面のダメージや結晶欠陥の除去を目的
としたＰＡＣＥ法やＰＡＣＥ＋タッチポリッシュ処理後
のＳＯＩ層にも適用できる。さらに通常のＳＯＩウエー
ハにおいて、熱処理により表面状態の改善を行う場合
や、単に酸化する場合にも適用することができる。
【００３１】ここで、ＳＩＭＯＸ法とは、通常、単結晶
シリコン基板中に高濃度の酸素イオン（16Ｏ+ ）を注入
し、その後の高温熱処理（１１００〜１３００℃）でＳ
ｉとＯとを反応させてシリコン基板内部にＢ−ＳｉＯ2
（埋め込み酸化）層を形成することを基本概念としたＳ
ＯＩ層形成方法である。
シリコン基板中に高濃度の酸素イオン（16Ｏ+ ）を注入
し、その後の高温熱処理（１１００〜１３００℃）でＳ
ｉとＯとを反応させてシリコン基板内部にＢ−ＳｉＯ2
（埋め込み酸化）層を形成することを基本概念としたＳ
ＯＩ層形成方法である。
【００３２】
【実施例】以下、本発明の実施例を挙げて具体的に説明
するが、本発明はこれらに限定されるものではない。 （実施例）導電型がｐ型で抵抗率が１０Ω・ｃｍ、直径
が１５０ｍｍのシリコン鏡面ウエーハを用い、図１に示
す工程によりＳＯＩ層の厚さが０．８μｍの結合ウエー
ハを１２枚作製した。これらのウエーハの各２枚ずつを
酸化膜厚が、６ｎｍ、２４ｎｍ、５０ｎｍ、１１０ｎ
ｍ、２７５ｎｍ、６８５ｎｍの６種類となるよう熱酸化
処理を行った。酸化雰囲気は、酸化膜厚６ｎｍ、２４ｎ
ｍ、５０ｎｍについては、窒素９５％、酸素５％雰囲気
とし、１１０ｎｍ、２７５ｎｍ、６８５ｎｍについて
は、ウエット酸素雰囲気とした。次にフッ酸水溶液で酸
化膜を除去した後に、前記四段セコエッチング法による
選択エッチングを行い、ＳＯＩ層表面の欠陥ピット密度
を測定した。その結果をＳＯＩ層の酸化膜厚を横軸に、
欠陥ピット密度を縦軸にとり、比較として別に２枚につ
いてＰＡＣＥ法気相エッチングのみを行い、タッチポリ
ッシュ及び酸化を行わずに四段セコエッチングによる欠
陥ピット密度評価（各酸化膜厚別２枚の平均値）を行っ
た結果も合せて図４に示した。図４から明らかなよう
に、酸化膜厚が５０ｎｍ以上になると欠陥ピット密度が
高く、酸化膜厚が５０ｎｍ未満では欠陥ピット密度が急
激に低下している。
するが、本発明はこれらに限定されるものではない。 （実施例）導電型がｐ型で抵抗率が１０Ω・ｃｍ、直径
が１５０ｍｍのシリコン鏡面ウエーハを用い、図１に示
す工程によりＳＯＩ層の厚さが０．８μｍの結合ウエー
ハを１２枚作製した。これらのウエーハの各２枚ずつを
酸化膜厚が、６ｎｍ、２４ｎｍ、５０ｎｍ、１１０ｎ
ｍ、２７５ｎｍ、６８５ｎｍの６種類となるよう熱酸化
処理を行った。酸化雰囲気は、酸化膜厚６ｎｍ、２４ｎ
ｍ、５０ｎｍについては、窒素９５％、酸素５％雰囲気
とし、１１０ｎｍ、２７５ｎｍ、６８５ｎｍについて
は、ウエット酸素雰囲気とした。次にフッ酸水溶液で酸
化膜を除去した後に、前記四段セコエッチング法による
選択エッチングを行い、ＳＯＩ層表面の欠陥ピット密度
を測定した。その結果をＳＯＩ層の酸化膜厚を横軸に、
欠陥ピット密度を縦軸にとり、比較として別に２枚につ
いてＰＡＣＥ法気相エッチングのみを行い、タッチポリ
ッシュ及び酸化を行わずに四段セコエッチングによる欠
陥ピット密度評価（各酸化膜厚別２枚の平均値）を行っ
た結果も合せて図４に示した。図４から明らかなよう
に、酸化膜厚が５０ｎｍ以上になると欠陥ピット密度が
高く、酸化膜厚が５０ｎｍ未満では欠陥ピット密度が急
激に低下している。
【００３３】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
【００３４】例えば、上記実施形態では、結合ウエーハ
片面の薄膜化を研削・研磨及び気相エッチングによった
が、結合前の一方のシリコンウエーハの上面から水素イ
オン（プロトン）または希ガスイオンを注入し、該ウエ
ーハ内部に微小気泡層を形成させ、酸化膜を介して他方
のシリコンウエーハと結合した後、熱処理により微小気
泡層を劈開面として薄膜状に分離し、ＳＯＩウエーハと
する技術（特開平５−２１１１２８号参照）を使用して
もよい。
片面の薄膜化を研削・研磨及び気相エッチングによった
が、結合前の一方のシリコンウエーハの上面から水素イ
オン（プロトン）または希ガスイオンを注入し、該ウエ
ーハ内部に微小気泡層を形成させ、酸化膜を介して他方
のシリコンウエーハと結合した後、熱処理により微小気
泡層を劈開面として薄膜状に分離し、ＳＯＩウエーハと
する技術（特開平５−２１１１２８号参照）を使用して
もよい。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
ＳＯＩ層表面を酸化する場合に、酸化膜の厚さを５０ｎ
ｍ未満としたので、ＳＯＩ層に新たに結晶欠陥を導入す
ることなく、酸化処理することができる。従って、気相
エッチングで薄膜の厚さを均一化し、さらにまたタッチ
ポリッシュで研磨された結合ウエーハの残留ダメージや
結晶欠陥を、新たに欠陥を発生させることなく除去する
ことが可能となり、より結晶性の優れた結合ウエーハ
が、比較的簡単にかつ比較的低コストで得ることができ
る。
ＳＯＩ層表面を酸化する場合に、酸化膜の厚さを５０ｎ
ｍ未満としたので、ＳＯＩ層に新たに結晶欠陥を導入す
ることなく、酸化処理することができる。従って、気相
エッチングで薄膜の厚さを均一化し、さらにまたタッチ
ポリッシュで研磨された結合ウエーハの残留ダメージや
結晶欠陥を、新たに欠陥を発生させることなく除去する
ことが可能となり、より結晶性の優れた結合ウエーハ
が、比較的簡単にかつ比較的低コストで得ることができ
る。
【図１】結合ウエーハの製造工程の一例を示すフロー図
である。
である。
【図２】ＰＡＣＥ法による気相エッチングの概略を示す
概念図である。 （ａ）斜視図、 （ｂ）断面図。
概念図である。 （ａ）斜視図、 （ｂ）断面図。
【図３】本発明における結合ウエーハ表面に存在するダ
メージ、結晶欠陥を除去する工程での、そのダメージ、
結晶欠陥密度の変化の様子を示した、ウエーハ断面説明
図である。 （ａ）図１の工程直後のウエーハ、 （ｂ）酸化処理後のウエーハ、 （ｃ）ダメージ層除去後のウエーハ。
メージ、結晶欠陥を除去する工程での、そのダメージ、
結晶欠陥密度の変化の様子を示した、ウエーハ断面説明
図である。 （ａ）図１の工程直後のウエーハ、 （ｂ）酸化処理後のウエーハ、 （ｃ）ダメージ層除去後のウエーハ。
【図４】本発明における、熱酸化膜の膜厚と表面欠陥ピ
ット密度との関係を示すグラフである。
ット密度との関係を示すグラフである。
１…２枚の鏡面研磨ウエーハを準備する工程、 ２…一方のウエーハを酸化する工程、 ３…２枚の鏡面同士を貼り合わせる工程、 ４…酸化性雰囲気で結合熱処理する工程、 ５…一方の裏面から研削する工程、 ６…研削面を鏡面研磨する工程、 ７…気相エッチング工程、 ８…タッチポリッシュ工程、 １１…結合ウエーハ、 １２…空洞、 １３，１４…電極、 １５…高周波電源、 １６…プラズマ、 ２１…ＳＯＩ層、 ２２…埋め込み酸化膜、 ２３…ベースウエーハ、 ２４…ダメージ、結晶欠陥層、 ２５…酸化膜、 ３１…熱酸化工程、 ３２…酸化膜除去工程。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−222715（ＪＰ，Ａ) 特開 平６−338604（ＪＰ，Ａ) 特開 平４−282867（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/02 H01L 27/12
Claims (5)
- 【請求項１】 ＳＯＩ層上に熱酸化処理によって酸化膜
を形成する方法において、該熱酸化処理による酸化膜厚
さを５０ｎｍ未満とすることを特徴とするＳＯＩ層上酸
化膜の形成方法。 - 【請求項２】 ２枚のシリコン鏡面ウエーハのうち、少
なくとも一方のウエーハの鏡面に酸化膜を形成した後、
その鏡面同士を相互に接触させて接合し、次いで加熱処
理を加えて強固に結合し、次いで一方のウエーハを薄膜
化した後、その薄膜の表面を研磨し、さらに気相エッチ
ングにより薄膜の厚さを均一化した後に、該結合ウエー
ハの表面を熱酸化処理によって酸化し、次いでその生成
した表面の酸化膜を除去するシリコンの結合ウエーハを
製造する方法において、該結合ウエーハの表面に形成す
る熱酸化処理による酸化膜の厚さを５０ｎｍ未満とする
ことを特徴とする結合ウエーハの製造方法。 - 【請求項３】 ２枚のシリコン鏡面ウエーハのうち、少
なくとも一方のウエーハの鏡面に酸化膜を形成した後、
その鏡面同士を相互に接触させて接合し、次いで加熱処
理を加えて強固に結合し、次いで一方のウエーハを薄膜
化した後、その薄膜の表面を研磨し、さらに気相エッチ
ングにより薄膜の厚さを均一化し、さらに該気相エッチ
ング面を鏡面研磨した後に、該結合ウエーハの表面を熱
酸化処理によって酸化し、次いでその生成した表面の酸
化膜を除去するシリコンの結合ウエーハを製造する方法
において、該結合ウエーハの表面に形成する熱酸化処理
による酸化膜の厚さを５０ｎｍ未満とすることを特徴と
する結合ウエーハの製造方法。 - 【請求項４】 気相エッチングによる薄膜の厚さを均一
化後または気相エッチング後の鏡面研磨後のＳＯＩ層の
膜厚を、１μｍ以下とする、ことを特徴とする請求項２
または請求項３に記載の結合ウエーハの製造方法。 - 【請求項５】 請求項２〜請求項４のいずれか１項に記
載の方法により製造された、ことを特徴とするシリコン
結合ウエーハ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24930797A JP3327180B2 (ja) | 1997-08-29 | 1997-08-29 | Ｓｏｉ層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ |
| EP98306370A EP0955670A3 (en) | 1997-08-29 | 1998-08-10 | Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer |
| US09/135,976 US6239004B1 (en) | 1997-08-29 | 1998-08-18 | Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer |
| KR1019980034439A KR19990023856A (ko) | 1997-08-29 | 1998-08-25 | 에스 오 아이 층위에의 산화막 형성방법 및 결합 웨이퍼 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24930797A JP3327180B2 (ja) | 1997-08-29 | 1997-08-29 | Ｓｏｉ層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1174166A JPH1174166A (ja) | 1999-03-16 |
| JP3327180B2 true JP3327180B2 (ja) | 2002-09-24 |
Family
ID=17191048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24930797A Expired - Fee Related JP3327180B2 (ja) | 1997-08-29 | 1997-08-29 | Ｓｏｉ層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6239004B1 (ja) |
| EP (1) | EP0955670A3 (ja) |
| JP (1) | JP3327180B2 (ja) |
| KR (1) | KR19990023856A (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000001009A1 (en) * | 1998-06-26 | 2000-01-06 | Mitsubishi Materials Silicon Corporation | Dielectric separation wafer and production method thereof |
| US7591957B2 (en) * | 2001-01-30 | 2009-09-22 | Rapt Industries, Inc. | Method for atmospheric pressure reactive atom plasma processing for surface modification |
| US6709913B2 (en) * | 2001-09-04 | 2004-03-23 | Sharp Laboratories Of America, Inc. | Method for adjusting ultra-thin SOI MOS transistor threshold voltages |
| US6660177B2 (en) * | 2001-11-07 | 2003-12-09 | Rapt Industries Inc. | Apparatus and method for reactive atom plasma processing for material deposition |
| US20080017316A1 (en) * | 2002-04-26 | 2008-01-24 | Accretech Usa, Inc. | Clean ignition system for wafer substrate processing |
| US20080011332A1 (en) * | 2002-04-26 | 2008-01-17 | Accretech Usa, Inc. | Method and apparatus for cleaning a wafer substrate |
| US20080190558A1 (en) * | 2002-04-26 | 2008-08-14 | Accretech Usa, Inc. | Wafer processing apparatus and method |
| US6794227B2 (en) | 2002-06-28 | 2004-09-21 | Seh America, Inc. | Method of producing an SOI wafer |
| US6743662B2 (en) * | 2002-07-01 | 2004-06-01 | Honeywell International, Inc. | Silicon-on-insulator wafer for RF integrated circuit |
| US7371992B2 (en) | 2003-03-07 | 2008-05-13 | Rapt Industries, Inc. | Method for non-contact cleaning of a surface |
| US7083694B2 (en) * | 2003-04-23 | 2006-08-01 | Integrated Materials, Inc. | Adhesive of a silicon and silica composite particularly useful for joining silicon parts |
| US7297892B2 (en) * | 2003-08-14 | 2007-11-20 | Rapt Industries, Inc. | Systems and methods for laser-assisted plasma processing |
| JP5125194B2 (ja) * | 2007-04-10 | 2013-01-23 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法 |
| JP5248838B2 (ja) * | 2007-10-25 | 2013-07-31 | 信越化学工業株式会社 | 半導体基板の製造方法 |
| EP2161741B1 (en) * | 2008-09-03 | 2014-06-11 | Soitec | Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density |
| US20120129318A1 (en) * | 2010-11-24 | 2012-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate |
| CN110718453B (zh) * | 2019-11-15 | 2021-08-20 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5254830A (en) * | 1991-05-07 | 1993-10-19 | Hughes Aircraft Company | System for removing material from semiconductor wafers using a contained plasma |
| US5451547A (en) * | 1991-08-26 | 1995-09-19 | Nippondenso Co., Ltd. | Method of manufacturing semiconductor substrate |
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| US5234535A (en) * | 1992-12-10 | 1993-08-10 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
| JPH08153880A (ja) * | 1994-09-29 | 1996-06-11 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5494849A (en) * | 1995-03-23 | 1996-02-27 | Si Bond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator substrates |
| EP0759634A1 (en) * | 1995-08-17 | 1997-02-26 | Shin-Etsu Handotai Company Limited | SOI wafer and method for the preparation thereof |
| JPH09252100A (ja) * | 1996-03-18 | 1997-09-22 | Shin Etsu Handotai Co Ltd | 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ |
| JPH09260620A (ja) | 1996-03-25 | 1997-10-03 | Shin Etsu Handotai Co Ltd | 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ |
| JPH10223497A (ja) * | 1997-01-31 | 1998-08-21 | Shin Etsu Handotai Co Ltd | 貼り合わせ基板の作製方法 |
| JP3382840B2 (ja) * | 1997-05-23 | 2003-03-04 | シャープ株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-08-29 JP JP24930797A patent/JP3327180B2/ja not_active Expired - Fee Related
-
1998
- 1998-08-10 EP EP98306370A patent/EP0955670A3/en not_active Withdrawn
- 1998-08-18 US US09/135,976 patent/US6239004B1/en not_active Expired - Fee Related
- 1998-08-25 KR KR1019980034439A patent/KR19990023856A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0955670A3 (en) | 1999-12-01 |
| US6239004B1 (en) | 2001-05-29 |
| EP0955670A2 (en) | 1999-11-10 |
| JPH1174166A (ja) | 1999-03-16 |
| KR19990023856A (ko) | 1999-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3324469B2 (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ | |
| JP3327180B2 (ja) | Ｓｏｉ層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ | |
| KR100874724B1 (ko) | 접합 웨이퍼의 제조방법 | |
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP4479010B2 (ja) | 半導体基板の熱処理方法 | |
| JP3500063B2 (ja) | 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ | |
| JP4304879B2 (ja) | 水素イオンまたは希ガスイオンの注入量の決定方法 | |
| JP2001155978A (ja) | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ | |
| WO2000024059A1 (fr) | Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede | |
| US9741603B2 (en) | Method for producing hybrid substrate, and hybrid substrate | |
| JPH1197379A (ja) | 半導体基板及び半導体基板の製造方法 | |
| US5918139A (en) | Method of manufacturing a bonding substrate | |
| JP2000331899A (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JP5249511B2 (ja) | Ｓｏｑ基板およびｓｏｑ基板の製造方法 | |
| JP2008021992A (ja) | 接合界面安定化のための熱処理 | |
| JP2003347176A (ja) | 貼り合わせウェーハの製造方法 | |
| JPH09260620A (ja) | 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ | |
| JPH1174209A (ja) | 半導体基板の製造方法 | |
| JP3921823B2 (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JP2004031715A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ | |
| JPH05275300A (ja) | 半導体ウェーハの貼合わせ方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3864886B2 (ja) | Ｓｏｉウエーハ | |
| JP4529036B2 (ja) | 半導体用薄膜ウェハの製造方法 | |
| JPH09116125A (ja) | Ｓｏｉウェーハ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |