JP4479010B2 - 半導体基板の熱処理方法 - Google Patents
半導体基板の熱処理方法 Download PDFInfo
- Publication number
- JP4479010B2 JP4479010B2 JP55014499A JP55014499A JP4479010B2 JP 4479010 B2 JP4479010 B2 JP 4479010B2 JP 55014499 A JP55014499 A JP 55014499A JP 55014499 A JP55014499 A JP 55014499A JP 4479010 B2 JP4479010 B2 JP 4479010B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide layer
- annealing
- semiconductor layer
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 91
- 239000004065 semiconductor Substances 0.000 title claims description 68
- 239000000758 substrate Substances 0.000 title claims description 55
- 238000010438 heat treatment Methods 0.000 title description 13
- 238000000137 annealing Methods 0.000 claims description 53
- 229910052710 silicon Inorganic materials 0.000 claims description 33
- 239000010703 silicon Substances 0.000 claims description 33
- 230000007547 defect Effects 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 238000005498 polishing Methods 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 17
- 230000001590 oxidative effect Effects 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 32
- 238000003776 cleavage reaction Methods 0.000 description 12
- 230000007017 scission Effects 0.000 description 12
- 230000003746 surface roughness Effects 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- -1 SiC Chemical class 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
- 238000005482 strain hardening Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Description
支持基板上のある層、例えば、シリコン層を移転させることからなるある種の基板作製方法がある。
少なくとも3工程を含む半導体材料の層および薄膜の作製方法が、例えば、仏国特許FR 2,681,472号から公知である。第1工程では、半導体材料のウェハーの片面の下側にイオン注入によりガス状微小バブルの層を形成する。第2工程では、ウェハーのこの面を別の支持基板上に移転させ、この基板に固定する。第3工程では、ウェハーと支持基板とからなる得られたアセンブリに、ウェハーを注入層内で開裂(割れ)を生じさせることができる熱処理を施す。この熱処理の時間および温度といったパラメータの選択は、半導体ウェハーの履歴と熱予算(thermal budget)に依存する。この熱予算は、例えば、注入工程中に、意図的な加熱により、および/またはイオンビームそれ自体による加熱により、獲得される。これはまた、注入された原子を次の開裂を容易にする目的で移行させるために行う、接合に先行するアニーリング工程中にも獲得することができる。これはさらに、接合を安定化させるために開裂の前に行う別のアニーリング操作中に獲得することも可能である。開裂の前に他の熱処理を行うことも考えられる。
開裂した(裂いた)後に、支持基板に接合している薄層が得られる。この方法はスマートカット(Smart-Cut)▲R▼法と呼ばれる。
SOI(Silicon On Insulator、絶縁体上のシリコン膜)法と呼ばれるこの方法の1つの特定の応用では、絶縁体上シリコン層を形成する。前説に説明した方法を用いて絶縁体上シリコン層を製造するためのいくつかの手法が考えられる。第1の手法によれば、例えば、シリコンウェハーの注入面の上を絶縁性酸化物の層で被覆し、例えばやはりシリコン製の別の支持基板を移転のために使用することができる。第2の手法によると、絶縁体の層で被覆された支持基板か、または完全に絶縁性の支持基板(例、石英)、のいずれかの上に移転されている、完全に半導体性のウェハーを利用することができる。第3の手法によると、該半導体ウェハー上の絶縁体を利用し、このウェハーをそれ自体も絶縁体で被覆されている支持基板か、または完全に絶縁性の基板の上に移転することができる。ここで、絶縁体を得るために、ウェハーまたは支持基板(この場合はシリコン製であるが、より一般的には半導体材料製である)の表面に酸化物層を形成する工程を実施することが有利であることもさらに指摘しておくべきである。
上記方法の3工程の後、半導体層がその支持基板から剥がれるという問題が起こることがある。半導体層と支持基板との間の界面に存在する欠陥が電気的に活性になり、支持基板/半導体層アセンブリからなるウェハーを使用不能にすることもある。これらの欠点を軽減するため、より具体的には研磨作業をしようとする時に半導体層が剥がれるのを防止するために、支持基板と半導体層を有するウェハーとの間の接合界面を強化する必要がある。
比較的高い温度、即ち、1000℃より高温、好ましくは約1100℃、でのアニーリングが、接合界面を強化することができることは公知である。以下では、材料の特性を改善するために行う全ての熱的操作をアニーリングと呼ぶことにする。このアニーリングは、一定温度または変動する温度で行われる熱処理でよい。後者の場合、アニーリングは、例えば、2つの温度値の間での温度の漸増、2つの温度値の間での温度のサイクル変化、等で実施することができる。
この種のアニーリングは非酸化性雰囲気中または酸化性雰囲気中で行うことができる。非酸化性雰囲気(窒素、アルゴン、真空等)中でのアニーリングは、半導体、特にシリコンの表面で偽の孔食現象(suprious phenomenon of pitting)を生ずるという欠点が一般にある。酸化性雰囲気中でのアニーリングは、結晶構造に欠陥を発生させるという欠点がある。これらの欠点は、例えばスタッキングフォールト(stacking fault,積み重ね故障)型のもの、および/またはSOI構造ではHF欠陥(その存在がフッ化水素酸浴中での処理後に環状の埋設酸化物の変色によりあらわになる時に、その欠陥はHF欠陥と呼ばれる)、等である。
さらに、例えば先に述べた応用の場合に、例えば酸化によりシリコン層の表面に酸化物層を形成することが時に有用である。しかし、上述したように、酸化のみならず、より一般的には全ての表面酸化物層の形成は、欠陥を生じることが知られている。今や、結晶構造内のこのような結果の存在は全く望ましくない。
本発明の1つの目的は、特に、半導体層を含むウェハー(特にシリコンウェハー)と支持基板との間の接合界面を、半導体層の表面に孔食を全く発生させずに安定化するために、アニーリング操作を実施することが可能な方法を提供することである。
本発明の別の目的は、結晶構造内に導入される欠陥の数を可及的に制限しながら、半導体層の表面に酸化物層を形成することができる方法を提供することである。
これらの目的は、その少なくとも一面に半導体層を含む基板の処理方法であって、該基板をアニーリングする工程、および該半導体層の表面に酸化物層を形成する工程を含み、この酸化物層形成工程はアニーリング工程の終了前に行い、半導体層の残りの部分を保護するものであることを特徴とする方法、により達成される。
「その少なくとも一面に半導体層を含む基板」なる表現は、全体が半導体からなる基板(例、シリコン基板)、または複数の半導体層を積み重ねたもの、さもなくば不均質な構造を含む基板、あるいは各種の作製過程での部品もしくは部品の一部を含む基板、を意味するものと理解されるべきである。
例として、半導体層は数十Åから数十ミクロンまでの厚みを有する。
かくして、本発明に係る方法によれば、酸化物層が半導体層の表面に形成される。この酸化物層は、特に孔食現象を回避するために、アニーリング工程中に半導体層の残りの部分を保護するものである。酸化物層の形成は、半導体層の表面に酸化物を堆積するか(これに限られないが、特に非酸化性半導体の場合)、半導体層の表面領域を熱酸化するか、さもなくば半導体層の表面に酸化物を堆積した後、既に堆積されたこの酸化物層を介して半導体を熱酸化することにより行うことができる。いずれの場合も、酸化物は半導体材料中の元素、および窒素等の他の元素とから構成されうる
本発明に係る方法における表面酸化物層の形成工程とアニーリング工程との組合わせは、特に半導体層と支持基板との間の接合界面を強化し、欠陥の生成、より詳しくは孔食型の欠陥の生成を防止することを可能にする。
さらに、基板のアニーリング工程は、作製および製造プロセス中の前工程において発生した半導体層の欠陥を修復することも可能にする。より詳しくは、アニーリング工程は、表面酸化物層の形成工程中に半導体層に発生した、スタッキングフォールト、HF欠陥等といった結晶欠陥が修復されるような時間および温度で行うことができる。かくして、半導体層の表面上にその欠陥レベルを著しく増大させずに酸化物層を形成することが可能である。出願人は、アニーリングによる半導体材料の修復が、半導体層の表面上での酸化物層の形成に引き続く全ての工程に対するより良好な耐性を半導体層に与えることを発見した。これは、半導体層を酸化物の形成前に予めアニーリングしておいた場合には、これに含まれる欠陥が表面酸化物層の形成後もより少なくなるためである。
本発明に係る方法の1変更例によると、本方法は、アニーリング工程の後に、半導体層の表面に形成された酸化物層を除去するための脱酸化工程をさらに含んでいる。
別の変更例によると、本発明に係る方法は、複数の表面酸化物層形成工程と複数の脱酸化工程とを含み、少なくとも最後の表面酸化物層形成工程の後にアニーリング工程が続く。
これら2つの変更例によると、本発明に従って実施した方法は、特に半導体層を薄くし、高濃度の欠陥を含む半導体層の部分を除去するか、さもなくば半導体層の表面粗さを低減することを可能にする。かくして、本発明に係る方法は、上記方法の注入、接合および開裂後に、一方では、注入により乱れた部分、即ち、開裂帯域の部分(これは実際、数多くの欠陥を含んでいる)を除去し、他方では開裂から生ずる表面の粗さを低減することが望まれる場合に特に有用であることが判明している。この半導体層の一部の上での犠牲的表面酸化物層の形成は、研磨作業だけの場合の欠点を回避することができる。これは、研磨技術は機械的損傷型、歪み硬化型等の欠陥を一般に発生させるからである。化学機械的な研磨を使用した場合には、化学処理による欠陥が前述した欠陥にさらに加わることもある。さらに、研磨作業は一般に厚みの均一性を低下させる。この後者の欠点は、除去すべき材料厚みが増大し、従って研磨工程の時間が長くなるほど、より一層深刻になる。これは特に研磨により除去すべき厚みが100nmに達する場合にあてはまる。かくして、これら全ての欠点が通常は研磨結果の再現性を低下させることになる。さらに、時間のかかる研磨作業はプロセスの遂行をスローダウンさせ、生産性の低下を招く。従って、本発明に係る方法に従った犠牲的表面酸化物層の形成による利点は、これが材料を除去して半導体層を薄くすることができることから理解されよう。この薄層化を研磨工程における犠牲的表面酸化物層の形成により完了する場合には、研磨作業により発生する欠陥がより少ないスケールで発現することになろう。
別の変更例によると、半導体層で被覆された支持基板を、保護酸化物層を付けたままで、保管するか、または例えば半導体部品の作製業者に発送することができる。保護酸化物層は、基板の加工処理を続ける時に除去される。
本発明の他の側面、目的および利点は、以下の詳細な説明を読めば明らかとなろう。本発明はまた添付図面の参照によりさらに明確に理解されよう。図中、
−図1は、本発明に従って半導体層の処理方法をいかに実施するかの1例の工程を図式的に示し;
−図2は、本発明に係る方法による基板の処理中に基板の加熱温度がいかに変化するかの1例のダイアグラムを示し;
−図3は、本発明に係る方法による基板の処理中に基板の加熱温度がいかに変化するかの別の例のダイアグラムを示し;
−図4は、マイクロエレクトロニクスおよびオプトエレクトロニクス産業用の従来の基板処理方法の工程を図式的に示し;そして
−図5は、本発明に係る方法を用いた開裂面を平滑化する工程を図式的に示す図である。
図1に示した、本発明に係る方法をいかに実施するかの制限を意図しない1例によれば、この方法は、埋設酸化物中間層5と一緒にシリコン層4で被覆された支持基板2からなるウェハー1について実施される(図1a)。
この方法は、シリコン酸化物(酸化ケイ素)層6を形成するための表面酸化物層形成工程(図1b)、アニーリング工程、ならびに脱酸化工程(図1c)を含む。
表面酸化物層形成工程では、シリコン酸化物層6がシリコン層4の初期表面8の付近に現れる。
表面酸化物層の形成は、乾式法または湿式法を用いて実施することができる。乾式法を用いて、例えば、ガス状酸素中でウェハー1を加熱することにより表面酸化物層が形成される。湿式法を用いた場合には、例えば水蒸気によって表面酸化物層が形成される。
本発明に係る方法の表面酸化物層形成工程とアニーリング工程は時間的に切り離すことが好ましい。表面酸化物層の形成温度は、温度が低いほど表面酸化物層の形成でSOI構造物中に発生する欠陥が少なくなるので、900〜1000℃の間とすることもまた好ましい。他方、アニーリング工程は1000℃以上で行うことが有利である。
表面酸化物層の形成は湿式法を用いて行うことが好ましい。なぜなら、この方法の方が、既に述べた種類の欠陥の導入数が少なくなるからである。湿式法はまた、乾式法より表面酸化物層の形成速度がより高く、より低い温度で処理してもなお適度の表面酸化物層の形成速度を維持することが可能である。従って、湿式法を約950℃の温度で使用し、アニーリングは非酸化性雰囲気中、例えば、窒素中、アルゴン中等、にて1100℃で行うことが好ましい。
図2に示すように、表面酸化物層は950℃に保持された第1の温度の間に生成させ、アニーリングは、Ta=1100℃に保持された第2の温度で行うことができる。
場合によっては、ウェハー1を約1200℃の温度に昇温させてもよい。例えば、埋設酸化物層5と支持基板2との間の接合界面10を安定化させるために、このアニーリングをさらに一層高い温度で行うことさえ考えられるが、例えばアニーリング装置から来るような金属汚染等といった望ましくない影響を生ずるかもしれない。
図3のダイアグラムに示すように、1変更例によると、表面酸化物層は、例えば、温度保持を行うアニーリング温度Taに基板の温度を上昇させる段階(昇温過程)中に形成することもできる。
上述した図2および3に示した実施法の例では、表面酸化物層の形成工程は実際のアニーリング工程が始まる前に行われる。しかし、本発明に係る方法を実施する別のやり方によると、表面酸化物層の形成は基板の昇温段階中とアニーリング段階の初期時間中の両方で実施してもよい。また、例えばアニーリング雰囲気中に計量した量の酸化性ガスを導入することにより、表面酸化物層の形成をアニーリング段階の初期時間中だけで完全に実施することもできる。好ましくは、表面酸化物層の形成、アニーリングの終了前に完了するように実施する。
脱酸化工程は、ウェハー1をフッ化水素酸の浴に浸漬することにより行うことが好ましい。フッ化水素酸はシリコン/シリコン酸化物の良好なエッチング選択性を示す。
本発明の二つの適用例をスマートカット▲R▼法に関連して以下に説明する。この方法をここではSOI構造物の作製に使用する。
実施例1:上述した本発明に係る方法を、図4に示した方法を実施した後に得られる、埋設酸化物層5と支持基板2との間の接合界面10を強化するような時間および温度で実施することができる。
この方法によると、埋設酸化物層5で被覆されたシリコンウェハー3を、所定深さに位置する注入帯域12において、例えば、100keVで5×1016H+/cm2の線量を用いて、水素イオン注入処理する(図4a)。注入後、シリコンウェハー3を支持基板2と接触させる(図4b)。シリコンウェハー3と支持基板2とを含む得られたアセンブリを次いで、注入帯域12においてシリコンウェハー3からの分離を可能にすることができる処理工程に付す(図4c)。この工程は、例えば、シリコンウェハー3と支持基板2とを含むアセンブリを、注入条件に依存し、かつ約600℃程度の高さとなることもある温度に昇温させることにより行われる。1変更例によると、この熱処理に組合わせて、またはこの熱処理の代わりに、機械強度を適用する。半導体層4をウェハー3から分離すると、埋設酸化物中間層5と一緒に薄いシリコン層4で被覆されている支持基板2が得られる。このシリコン層4の自由表面は開裂面14である。
接合界面10を安定化する工程を実施することが、例えば、開裂面14を研磨する前に、または電気的に活性な欠陥の形成を防止するために、時に必要になる。この安定化は、基板を例えば1100℃に近い温度でアニーリングすることにより得られる。このアニーリングは、アルゴンのような少なくとも1種の非酸化性ガスを含有する雰囲気中で実施される。従って、この安定化アニーリング工程中にシリコン層4を保護するための酸化物層6を形成するために、その前に酸化工程を950℃の領域で行うことが好ましい。このアニーリング後、シリコン層4は保護用酸化物層6を除去するために脱酸化工程を受ける。
実施例2:第1実施例の提示において既に説明した、図4に示した方法において、開裂後のシリコン層4の開裂面14は表面粗さが大きすぎて、この開裂面14の直下に、注入帯域12の残留部分に相当する乱れた帯域16が残る(図5aおよび5b)。従って、本発明に係る方法を、この乱れた帯域16を除去し、適度な表面粗さを再び確保するために実施することができる。従来技術の手法によると、これらの操作は化学機械的研磨により行われる。しかし、研磨は上に既に述べた欠点があるため完全に満足できるものではない。本発明に係る方法は、犠牲的表面酸化物層を形成することにより、これらの欠点を除くことができる。
シリコン層4を、酸化物層6を形成するために、上に説明した手法のいずれかを用いて熱処理することにより酸化する(図5c)。この酸化物層6は、開裂面14の近くに生成し、酸化物とシリコンとの界面がシリコンの深さ方向に前進して、開裂面14の表面粗さを徐々に平滑にする。
次いで、本発明に係る方法に従ってアニーリング工程を行う。
酸化物層6をその後、化学的に消耗させる(図5d)。この場合の例として、一千Åから数千Åを除去するために、ウェハー1を10〜20%フッ化水素浴に数分間浸漬する。
本発明に係る方法のこの変更例を実施するために、重要なパラメータは温度、酸化時間、雰囲気の酸化特性、および酸素含有量である。これらのパラメータは十分制御することができる。それにより、この本発明に係る方法の犠牲層形成への応用の再現性が非常によくなる。この方法はまた使用に対する融通性があり、マイクロエレクトロニクス産業用の部品作製のための通常の基板処理操作の全てと適合しうる。
本発明に係る方法は、少なくとも1つの表面酸化物形成工程と、少なくとも1つの脱酸化工程とを含み、それ以前の表面上に酸化物層を形成する工程により発生した欠陥を修復するように、最終の表面酸化物層形成工程の後に少なくとも1つのアニーリング工程を実施することができる。別の変更例によると、本発明に係る方法は、複数の表面酸化物層形成工程と複数の脱酸化工程とを含み、各表面酸化物層形成工程の後にアニーリング工程を行う。
上述した犠牲層形成工程を研磨工程と組合わせてもよい。この研磨工程は、犠牲層形成工程の後でも、そうでなくてもよい。これらの工程の組合わせは、例えば、イオン注入により乱された帯域内にある、高濃度の結晶欠陥を有するシリコン層の部分を除去するために使用することができる。この組合わせはまた、表面粗さを低減させるために使用することもできる。犠牲的表面酸化物層の形成と、これに付随する脱酸化とを行うため、その後の研磨作業は時間が非常に実質的に短縮されるので、シリコン層4を損傷する傾向が小さくなる。研磨は、犠牲的表面酸化物層の形成と除去の後に行う方が、化学機械的研磨による減少が困難な表面粗さがかなりの程度まで既に低減しているため、より効果的である。
有利な1変更例によると、表面酸化物層形成工程の後に、アニーリングで表面酸化物層の形成により発生した欠陥を修復し、接合界面10を安定化するアニーリング工程を実施し、脱酸化工程はこのアニーリング工程の後に行い、そして最後に短時間の研磨工程で表面粗さの減少を完了させることができる。
一般に、本発明に係る方法は、支持基板2の上に材料層を移行させるように意図したプロセス(スマートカット▲R▼等)に関連して実施される。従って、これは、該材料が支持基板2に接合される界面を強化し、および/または非常に乱れた帯域16の付近の層を除去する作用をする。本発明に係る方法はまた、SOI構造物を製造するように意図したプロセス(SIMOX、スマートカット▲R▼等)に関連して、またはこれらの構造物の使用に関連しても実施される。その場合、これはシリコン層4を、このシリコン層4内の欠陥レベルを著しく増大させることなく薄くするか、または酸化する作用を果たす。
また、本発明に係る方法は、半導体層4の表面の少なくとも一部の上に酸化物層6を局部的に形成するのに有利に使用される。
シリコンの場合について上に説明した内容は、他の半導体、特にSiC、SiGe等のケイ素化合物に置き換えることもできる。
本発明に係る方法は、厚みが2000Åより小さい半導体層4においてHF欠陥密度が1個/cm2より少ないSOI型半導体構造物を得ることを可能にする。
本発明に係る方法はまた、半導体層4が5%より良好な厚み均一性を持ち、2nmより小さいrms粗さ値を有する半導体構造物を得ることも可能にする。
Claims (15)
- 半導体層(4)を備える基板を製造する方法であって、
半導体材料のウェハー(3)の一面の下側の注入帯域(12)に原子を注入する工程、
ウェハー(3)の注入処理した面を支持基板(2)と密着させる工程、
ウェハー(3)から開裂面(14)を有する半導体層(4)を分離し、この半導体層(4)を含む基板を構成するために、注入帯域(12)においてウェハー(3)からの分離を可能にすることができる処理工程、
該基板をアニーリングする工程、および
該半導体層(4)の開裂面に、半導体層(4)の残りを保護する酸化物層(6)を形成する工程を備え、
この酸化物層形成工程はアニーリング工程の終了より前に行われ、
この酸化物層(6)を形成する工程はアニーリング工程より低温で行われ、
アニーリング工程は、支持基板と半導体層との間の結合強度を強化するとともに、表面酸化物層形成工程により半導体層(4)内に発生した結晶欠陥を修復することを可能とする製造方法。 - 酸化物層(6)の形成工程を半導体層(4)の熱酸化により行うことを特徴とする、請求の範囲第1項記載の方法。
- 基板を少なくとも1種の非酸化性ガスを含有する雰囲気中でアニーリングすることを特徴とする、請求の範囲第1項または第2項記載の方法。
- アニーリング工程の後に、半導体層(4)の表面に形成された酸化物層(6)を除去するための脱酸化工程を含むことを特徴とする、請求の範囲第1項ないし第3項のいずれかに記載の方法。
- 該工程を半導体層(4)を薄くするために用いることを特徴とする、請求の範囲第4項記載の方法。
- 表面酸化物層(6)の複数の形成工程と複数の脱酸化工程とを含み、少なくとも最終の表面酸化物層(6)の形成工程の後にアニーリング工程を行うことを特徴とする、請求の範囲第1項ないし第5項のいずれかに記載の方法。
- 前記脱酸化工程後に研磨工程をさらに含むことを特徴とする、請求の範囲第4項ないし第6項のいずれかに記載の方法。
- 半導体がシリコンであることを特徴とする、請求の範囲第1項ないし第7項のいずれかに記載の方法。
- 少なくとも1つのアニーリング工程を1000℃以上で行うことを特徴とする、請求の範囲第8項記載の方法。
- 少なくとも1つのアニーリング工程を1100℃で行うことを特徴とする、請求の範囲第9項記載の方法。
- 少なくとも1つの酸化物層(6)の形成工程を900℃ないし1000℃の温度で行うことを特徴とする、請求の範囲第10項に記載の方法。
- 少なくとも1つの表面酸化物層(6)の形成工程を少なくとも1つのアニーリング工程が始まる前に行うことを特徴とする、請求の範囲第1項ないし第11項のいずれかに記載の方法。
- 少なくとも1つの表面酸化物層(6)の形成工程を少なくとも部分的に、基板温度をアニーリング温度に昇温させる過程中に行うことを特徴とする、請求の範囲第1項ないし第12項のいずれかに記載の方法。
- 少なくとも1つの表面酸化物層(6)の形成工程を、計量した量の酸化性ガスをアニーリング雰囲気中に導入することにより、アニーリングと同じ温度で行うことを特徴とする、請求の範囲第1項ないし第10項のいずれかに記載の方法。
- 酸化物層(6)を半導体層(4)の表面の少なくとも一部に局部的に形成することを特徴とする、請求の範囲第1項ないし第14項のいずれかに記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR98/04299 | 1998-04-07 | ||
FR9804299A FR2777115B1 (fr) | 1998-04-07 | 1998-04-07 | Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede |
PCT/FR1999/000786 WO1999052145A1 (fr) | 1998-04-07 | 1999-04-06 | Procede de traitement thermique de substrats semi-conducteurs |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002503400A JP2002503400A (ja) | 2002-01-29 |
JP4479010B2 true JP4479010B2 (ja) | 2010-06-09 |
Family
ID=9524936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP55014499A Expired - Lifetime JP4479010B2 (ja) | 1998-04-07 | 1999-04-06 | 半導体基板の熱処理方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US6403450B1 (ja) |
EP (1) | EP0986826B1 (ja) |
JP (1) | JP4479010B2 (ja) |
KR (1) | KR100637364B1 (ja) |
DE (1) | DE69943072D1 (ja) |
FR (1) | FR2777115B1 (ja) |
MY (1) | MY122412A (ja) |
TW (1) | TW429481B (ja) |
WO (1) | WO1999052145A1 (ja) |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3911901B2 (ja) * | 1999-04-09 | 2007-05-09 | 信越半導体株式会社 | Soiウエーハおよびsoiウエーハの製造方法 |
FR2797713B1 (fr) | 1999-08-20 | 2002-08-02 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
FR2797714B1 (fr) * | 1999-08-20 | 2001-10-26 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
FR2810793B1 (fr) * | 2000-06-23 | 2003-09-05 | St Microelectronics Sa | Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant a couche active semi-conductrice mince |
US6717213B2 (en) * | 2001-06-29 | 2004-04-06 | Intel Corporation | Creation of high mobility channels in thin-body SOI devices |
US7749910B2 (en) * | 2001-07-04 | 2010-07-06 | S.O.I.Tec Silicon On Insulator Technologies | Method of reducing the surface roughness of a semiconductor wafer |
FR2827078B1 (fr) * | 2001-07-04 | 2005-02-04 | Soitec Silicon On Insulator | Procede de diminution de rugosite de surface |
US7883628B2 (en) * | 2001-07-04 | 2011-02-08 | S.O.I.Tec Silicon On Insulator Technologies | Method of reducing the surface roughness of a semiconductor wafer |
FR2827423B1 (fr) * | 2001-07-16 | 2005-05-20 | Soitec Silicon On Insulator | Procede d'amelioration d'etat de surface |
AU2002339592A1 (en) * | 2001-10-29 | 2003-05-12 | Analog Devices Inc. | A method for bonding a pair of silicon wafers together and a semiconductor wafer |
WO2003046993A1 (fr) * | 2001-11-29 | 2003-06-05 | Shin-Etsu Handotai Co.,Ltd. | Procede de production de plaquettes soi |
JP2003205336A (ja) * | 2002-01-08 | 2003-07-22 | Tori Techno:Kk | 高力ステンレスボルト及びその製造法 |
US6953736B2 (en) | 2002-07-09 | 2005-10-11 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Process for transferring a layer of strained semiconductor material |
FR2842349B1 (fr) * | 2002-07-09 | 2005-02-18 | Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon | |
US7018910B2 (en) | 2002-07-09 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Transfer of a thin layer from a wafer comprising a buffer layer |
FR2842648B1 (fr) * | 2002-07-18 | 2005-01-14 | Commissariat Energie Atomique | Procede de transfert d'une couche mince electriquement active |
AU2003263391A1 (en) | 2002-08-12 | 2004-02-25 | S.O.I.Tec Silicon On Insulator Technologies | A method of preparing a thin layer, the method including a step of correcting thickness by sacrificial oxidation, and an associated machine |
FR2845202B1 (fr) * | 2002-10-01 | 2004-11-05 | Soitec Silicon On Insulator | Procede de recuit rapide de tranches de materiau semiconducteur. |
JP4407127B2 (ja) * | 2003-01-10 | 2010-02-03 | 信越半導体株式会社 | Soiウエーハの製造方法 |
FR2855909B1 (fr) * | 2003-06-06 | 2005-08-26 | Soitec Silicon On Insulator | Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat |
FR2856194B1 (fr) * | 2003-06-10 | 2005-08-26 | Soitec Silicon On Insulator | Procede perfectionne de recuit de stabilisation |
US7098148B2 (en) * | 2003-06-10 | 2006-08-29 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Method for heat treating a semiconductor wafer |
DE10326578B4 (de) * | 2003-06-12 | 2006-01-19 | Siltronic Ag | Verfahren zur Herstellung einer SOI-Scheibe |
EP1542275A1 (en) * | 2003-12-10 | 2005-06-15 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | A method for improving the quality of a heterostructure |
FR2867310B1 (fr) * | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Technique d'amelioration de la qualite d'une couche mince prelevee |
EP1650794B1 (en) | 2004-10-19 | 2008-01-16 | S.O.I. Tec Silicon on Insulator Technologies S.A. | A method for fabricating a wafer structure with a strained silicon layer and an intermediate product of this method |
ATE441206T1 (de) * | 2004-12-28 | 2009-09-15 | Soitec Silicon On Insulator | Verfahren zum erhalten einer dünnen schicht mit einer geringen dichte von líchern |
JP2006216826A (ja) * | 2005-02-04 | 2006-08-17 | Sumco Corp | Soiウェーハの製造方法 |
JP4934966B2 (ja) * | 2005-02-04 | 2012-05-23 | 株式会社Sumco | Soi基板の製造方法 |
WO2006090201A2 (en) * | 2005-02-24 | 2006-08-31 | S.O.I.Tec Silicon On Insulator Technologies | Thermal oxidation of a sige layer and applications thereof |
FR2883659B1 (fr) * | 2005-03-24 | 2007-06-22 | Soitec Silicon On Insulator | Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur |
CN101341577B (zh) * | 2005-12-19 | 2011-08-03 | 信越半导体股份有限公司 | Soi基板的制造方法及soi基板 |
FR2895563B1 (fr) * | 2005-12-22 | 2008-04-04 | Soitec Silicon On Insulator | Procede de simplification d'une sequence de finition et structure obtenue par le procede |
FR2903809B1 (fr) | 2006-07-13 | 2008-10-17 | Soitec Silicon On Insulator | Traitement thermique de stabilisation d'interface e collage. |
JP2008028070A (ja) | 2006-07-20 | 2008-02-07 | Sumco Corp | 貼り合わせウェーハの製造方法 |
JP5280015B2 (ja) | 2007-05-07 | 2013-09-04 | 信越半導体株式会社 | Soi基板の製造方法 |
JP2009260313A (ja) * | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法及び半導体装置の作製方法 |
EP2161741B1 (en) * | 2008-09-03 | 2014-06-11 | Soitec | Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density |
CN102292810A (zh) * | 2008-11-26 | 2011-12-21 | Memc电子材料有限公司 | 用于处理绝缘体上硅结构的方法 |
US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
JP5912368B2 (ja) * | 2011-03-22 | 2016-04-27 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法及びシリコンウェーハ |
FR2978604B1 (fr) | 2011-07-28 | 2018-09-14 | Soitec | Procede de guerison de defauts dans une couche semi-conductrice |
FR2984007B1 (fr) * | 2011-12-13 | 2015-05-08 | Soitec Silicon On Insulator | Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue |
SG11201404039UA (en) * | 2012-01-12 | 2014-10-30 | Shinetsu Chemical Co | Thermally oxidized heterogeneous composite substrate and method for manufacturing same |
JP6254098B2 (ja) * | 2012-02-13 | 2017-12-27 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 基板の選択性酸化のための方法および装置 |
FR2987166B1 (fr) | 2012-02-16 | 2017-05-12 | Soitec Silicon On Insulator | Procede de transfert d'une couche |
FR2991099B1 (fr) * | 2012-05-25 | 2014-05-23 | Soitec Silicon On Insulator | Procede de traitement d'une structure semi-conducteur sur isolant en vue d'uniformiser l'epaisseur de la couche semi-conductrice |
US9202711B2 (en) | 2013-03-14 | 2015-12-01 | Sunedison Semiconductor Limited (Uen201334164H) | Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness |
FR3076069B1 (fr) | 2017-12-22 | 2021-11-26 | Commissariat Energie Atomique | Procede de transfert d'une couche utile |
FR3091620B1 (fr) * | 2019-01-07 | 2021-01-29 | Commissariat Energie Atomique | Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5297666A (en) * | 1976-02-12 | 1977-08-16 | Hitachi Ltd | Production of semiconductor device containing pn junctions |
US4824698A (en) * | 1987-12-23 | 1989-04-25 | General Electric Company | High temperature annealing to improve SIMOX characteristics |
US4804633A (en) * | 1988-02-18 | 1989-02-14 | Northern Telecom Limited | Silicon-on-insulator substrates annealed in polysilicon tube |
DE69126153T2 (de) * | 1990-02-28 | 1998-01-08 | Shinetsu Handotai Kk | Verfahren zur Herstellung von verbundenen Halbleiterplättchen |
JP2721265B2 (ja) * | 1990-07-05 | 1998-03-04 | 株式会社東芝 | 半導体基板の製造方法 |
JPH06275525A (ja) * | 1993-03-18 | 1994-09-30 | Shin Etsu Handotai Co Ltd | Soi基板及びその製造方法 |
JP3036619B2 (ja) * | 1994-03-23 | 2000-04-24 | コマツ電子金属株式会社 | Soi基板の製造方法およびsoi基板 |
US6008110A (en) * | 1994-07-21 | 1999-12-28 | Kabushiki Kaisha Toshiba | Semiconductor substrate and method of manufacturing same |
JPH0837286A (ja) * | 1994-07-21 | 1996-02-06 | Toshiba Microelectron Corp | 半導体基板および半導体基板の製造方法 |
JP3528880B2 (ja) * | 1995-05-24 | 2004-05-24 | 三菱住友シリコン株式会社 | Soi基板の製造方法 |
JP3105770B2 (ja) * | 1995-09-29 | 2000-11-06 | 日本電気株式会社 | 半導体装置の製造方法 |
US5646053A (en) * | 1995-12-20 | 1997-07-08 | International Business Machines Corporation | Method and structure for front-side gettering of silicon-on-insulator substrates |
US5930643A (en) * | 1997-12-22 | 1999-07-27 | International Business Machines Corporation | Defect induced buried oxide (DIBOX) for throughput SOI |
-
1998
- 1998-04-07 FR FR9804299A patent/FR2777115B1/fr not_active Expired - Fee Related
-
1999
- 1999-04-06 JP JP55014499A patent/JP4479010B2/ja not_active Expired - Lifetime
- 1999-04-06 US US09/445,314 patent/US6403450B1/en not_active Expired - Lifetime
- 1999-04-06 MY MYPI99001311A patent/MY122412A/en unknown
- 1999-04-06 DE DE69943072T patent/DE69943072D1/de not_active Expired - Lifetime
- 1999-04-06 EP EP99911878A patent/EP0986826B1/fr not_active Expired - Lifetime
- 1999-04-06 WO PCT/FR1999/000786 patent/WO1999052145A1/fr active IP Right Grant
- 1999-04-06 KR KR1019997011506A patent/KR100637364B1/ko not_active IP Right Cessation
- 1999-04-07 TW TW088105475A patent/TW429481B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
FR2777115B1 (fr) | 2001-07-13 |
DE69943072D1 (de) | 2011-02-10 |
US6403450B1 (en) | 2002-06-11 |
EP0986826B1 (fr) | 2010-12-29 |
KR20010013500A (ko) | 2001-02-26 |
TW429481B (en) | 2001-04-11 |
MY122412A (en) | 2006-04-29 |
EP0986826A1 (fr) | 2000-03-22 |
KR100637364B1 (ko) | 2006-10-23 |
WO1999052145A1 (fr) | 1999-10-14 |
JP2002503400A (ja) | 2002-01-29 |
FR2777115A1 (fr) | 1999-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4479010B2 (ja) | 半導体基板の熱処理方法 | |
JP4582982B2 (ja) | 基板の処理方法 | |
US7029993B1 (en) | Method for treating substrates for microelectronics and substrates obtained according to said method | |
US6962858B2 (en) | Method for reducing free surface roughness of a semiconductor wafer | |
US7749862B2 (en) | Methods for minimizing defects when transferring a semiconductor useful layer | |
US8461018B2 (en) | Treatment for bonding interface stabilization | |
US7745306B2 (en) | Method for producing bonded wafer | |
US6903032B2 (en) | Method for preparing a semiconductor wafer surface | |
JPH1197379A (ja) | 半導体基板及び半導体基板の製造方法 | |
KR20070005660A (ko) | 다른 웨이퍼와의 접합을 위한 반도체 웨이퍼 표면 제조 | |
US7514341B2 (en) | Finishing process for the manufacture of a semiconductor structure | |
US7749910B2 (en) | Method of reducing the surface roughness of a semiconductor wafer | |
JP3327180B2 (ja) | Soi層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ | |
US7666758B2 (en) | Process for fabricating a substrate of the silicon-on-insulator type with thin surface layer | |
JP2007527604A (ja) | ウェハの表面粗さを改善する方法 | |
WO2007071787A1 (en) | Process for simplification of a finishing sequence and structure obtained by the process | |
TW202347608A (zh) | 用於製作雙重絕緣體上半導體結構之方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081016 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081121 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081224 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091216 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100308 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |