CN102292810A - 用于处理绝缘体上硅结构的方法 - Google Patents

用于处理绝缘体上硅结构的方法 Download PDF

Info

Publication number
CN102292810A
CN102292810A CN200980155241.0A CN200980155241A CN102292810A CN 102292810 A CN102292810 A CN 102292810A CN 200980155241 A CN200980155241 A CN 200980155241A CN 102292810 A CN102292810 A CN 102292810A
Authority
CN
China
Prior art keywords
cleaved surface
wafer
silicon layer
annealing
described structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200980155241.0A
Other languages
English (en)
Inventor
M·J·里斯
R·W·斯坦德利
J·L·利伯特
A·M·琼斯
G·M·威尔逊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Publication of CN102292810A publication Critical patent/CN102292810A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Silicon Compounds (AREA)

Abstract

公开了一种处理绝缘体上硅结构的解理表面的方法。所述绝缘体上硅结构包括处理晶片、硅层以及在所述处理晶片与所述硅层之间的介电层。所述硅层具有解理表面，所述解理表面限定所述结构的外表面。所公开的方法包括：蚀刻工艺，其减低用于处理所述绝缘体上硅结构以去除当使供体晶片的一部分沿解理面从所述绝缘体上硅结构分离时形成的表面损伤和缺陷所需的时间和成本。所述方法包括：对所述结构退火；蚀刻所述解理表面；以及对所述解理表面进行非接触式平滑处理。

Description

用于处理绝缘体上硅结构的方法
背景技术
通常由单晶锭(例如，硅锭)制备半导体晶片，修整(trim)并研磨该单晶锭以具有用于在随后的工序中晶片的合适取向的平面或切口(notch)。然后，该锭被切割为单独的晶片。虽然本文中将参考由硅构建的半导体晶片，但同样也可以使用诸如(锗或砷化镓)的其他材料。
一种类型的晶片为绝缘体上硅(SOI)晶片。SOI晶片包括在绝缘层(即，氧化物层)的顶上的硅薄层，而绝缘层沉积在硅衬底上。绝缘体上硅晶片为绝缘体上硅结构的类型。
制造SOI晶片的实例方法包括在供体晶片(donor wafer)的经抛光的前表面上形成氧化物层。在供体晶片的前表面之下的预定深度处注入粒子(例如，氢原子或者氢和氦原子的组合)。注入的粒子在供体晶片中在其被注入的预定深度处形成解理面(cleave plane)。供体晶片的表面被清洁以去除在注入工艺期间沉积在晶片上的有机化合物。
然后通过亲水接合工艺将供体晶片的前表面接合(bond)到处理晶片(handle wafer)以形成接合的晶片。通过将供体晶片和处理晶片的表面暴露到包含例如氧或氮的等离子体而将供体晶片和处理晶片接合到一起。在通常称为表面活化的处理中，通过暴露到等离子体而使表面的结构改性。然后将供体晶片和处理晶片按压到一起，并在其间形成接合。该接合相对是弱的，在进行进一步处理之前必须被强化。
在一些处理中，通过在约300℃和500℃之间的温度下加热或退火接合的晶片对，强化供体晶片与处理晶片(即，接合的晶片)之间的亲水接合。高温导致在供体晶片和处理晶片的邻接表面之间形成共价键，由此巩固供体晶片与处理晶片之间的接合。在加热和退火接合的晶片的同时，在供体晶片中的早先注入的粒子使解理面弱化。然后使供体晶片的一部分从接合的晶片沿解理面分离(即，解理)以形成SOI晶片。
接合的晶片首先被置于固定设备中，在该固定设备中，垂直于接合的晶片的相对侧施加机械力以将供体晶片的一部分拉离接合的晶片。根据一些方法，利用吸盘施加机械力。通过在解理面处在接合的晶片的边缘施加机械楔以引发沿解理面的开裂的传播来引发供体晶片的一部分的分离。然后，通过吸盘施加的机械力从接合的晶片拉下供体晶片的一部分，由此形成SOI晶片。根据其他的方法，替代地，使接合的对经受高温一段时长，以从接合的晶片分离供体晶片的一部分。暴露到高温造成沿解理面的开裂的开始和延伸，由此分离供体晶片的一部分。
所产生的SOI晶片包括设置在氧化物层的顶上的薄硅层(在解理后保留的供体晶片的部分)和处理晶片。硅薄层的解理表面(cleaved surface)具有不适于最终用途应用的粗糙表面。对表面的损伤可能是粒子注入和在硅晶体结构中的产生的位错的结果。因此，需要附加的处理来平滑化解理表面。
为了平滑化和减薄硅的表面层(即，解理表面)，先前的方法利用退火、化学机械抛光、高温气体蚀刻(即，外延光滑化(epi-平滑化))的组合或者在解理表面上形成牺牲氧化物层。目前的前外延平滑化退火(PESA)工艺使SOI经受高温(1000℃到1200℃)数小时。高温通过允许硅的晶体结构重新取向其中存在的位错而修复(heal)SOI晶片的解理表面。
虽然PESA工艺通常显著减小了在解理表面上存在的损伤，但需要附加的处理来将解理表面的厚度减小到希望的水平并将表面平滑到希望的表面质量。因此，对SOI晶片的解理表面的处理是费时的且昂贵的工艺。
因此，仍然需要这样的晶片表面处理方法，该方法解决了当前处理操作的缺点并适合用于利用接合的晶片的晶片处理操作。
发明内容
第一方面为一种处理绝缘体上硅结构的方法。所述绝缘体上硅结构具有处理晶片、硅层以及在所述处理晶片与所述硅层之间的介电层。所述硅层具有解理表面，所述解理表面限定所述结构的外表面。所述方法包括：退火所述解理表面；蚀刻所述解理表面；以及对所述解理表面进行非接触式平滑处理。
另一方面为一种用于处理绝缘体上硅结构的方法。所述绝缘体上硅结构具有处理晶片、硅层以及在所述处理晶片与所述硅层之间的介电层。所述硅层具有解理表面，所述解理表面限定所述结构的外表面。所述方法包括：通过去除所述硅层的至少一部分来蚀刻所述解理表面；以及对所述解理表面进行非接触式平滑处理。
再一方面为一种处理绝缘体上硅结构的方法。所述绝缘体上硅结构具有处理晶片、硅层以及在所述处理晶片与所述硅层之间的介电层。所述硅层具有解理表面，所述解理表面限定所述结构的外表面。所述方法包括：蚀刻所述结构的所述解理表面；以及退火所述结构。
存在关于上述方面解释的特征的各种细化。进一步的特征同样可被并入到上述方面中。这些细化和附加的特征可以单独存在或以任何组合的形式存在。例如，下面关于任一示例性实施例讨论的各种特征可被单独地或以任何组合的形式并入到上述方面的任何一方面中。
附图说明
图1A为供体硅晶片的顶平面视图；
图1B为图1B的供体硅晶片截面视图；
图2为正经历离子注入的供体硅晶片的截面视图；
图3为包括接合到处理硅晶片的供体硅晶片的接合的晶片的截面视图；
图4为在去除了供体晶片的一部分之后的图3的接合的晶片的截面视图；
图5为在处理接合的晶片的解理表面之后的图4的接合的晶片的截面视图；
图6为示出了晶片旋转蚀刻机(wafer spin etcher)的示意图；
图7为示出了处理SOI晶片的方法的流程图；
图8为示出了处理SOI晶片的方法的流程图；以及
图9为示出了处理SOI晶片的方法的流程图。
具体实施方式
首先参考图1A和1B，示出了供体晶片110和氧化物层120。图1A为供体晶片110的顶平面视图，而图1B为供体晶片的截面视图。氧化物层120被接合到供体晶片110的前表面112。可通过使供体晶片110经受适于生长氧化物层的气氛而在前表面112的顶上生长氧化物层120。或者，氧化物层120可以通过任何公知的化学沉积工艺沉积在前表面112上并用作绝缘体(即，电介质)。
图2为正被注入粒子(例如，氢原子或者氢原子与氦原子的组合)的供体晶片110的截面视图。用粒子注入供体晶片110至供体晶片110的前表面112之下的预定深度处。在一些实施例中，粒子为通过离子注入工艺注入的氢或氦离子。然后，在供体晶片120的前表面112之下，在与前表面相距等于粒子注入的预定深度的距离处形成解理面114。解理面114限定通过供体晶片110的这样的面，一旦随后加热供体晶片，供体晶片在该面处由于离子的注入而被显著弱化。
图3为供体晶片110和处理晶片130的截面视图。根据任何适宜的方法，例如亲水接合，将供体晶片110与处理晶片130接合到一起。通过将供体晶片和处理晶片的表面暴露到包含例如氧或氮的等离子体，将供体晶片和处理晶片接合到一起。在通常称为表面活化的工艺中，通过暴露到该等离子体而使晶片的表面改性。然后，将晶片按压到一起并在其间形成接合。该接合是弱的，因此在进行进一步的处理之前必须被强化。
供体晶片110和处理晶片130一起形成了接合的晶片140。在一些工艺中，通过在约300℃和500℃之间的温度下加热或退火接合的晶片对来强化供体晶片与处理晶片之间的亲水接合(即，接合的晶片)。高温导致在供体晶片和处理晶片的邻接表面之间形成共价键，由此巩固供体晶片与处理晶片之间的接合。在加热和退火接合的晶片的同时，在供体晶片中的早先注入的粒子开始移动并弱化解理面。
图4为图3中示出的接合的晶片140的截面图。在图4的示图中，在已经在解理工艺期间去除了接合的晶片140的一部分。根据其他方法，替代地，可以使接合的对禁受高温一段时长，以从接合的晶片分离供体晶片的一部分。暴露到高温用于使开裂沿解理面开始和传播，由此分离供体晶片的一部分。
由于解理面144已经被离子注入显著弱化，该解理面限定了这样的边界，在对晶片施加力时，晶片容易沿该边界分离。根据一些实施例，接合的晶片140首先被置于固定装置中，在该固定装置中，与接合的晶片的相对侧垂直地施加机械力，以将供体晶片的一部分拉离接合的晶片。在一个实施例中，使用吸盘施加机械力。通过在解理面处在接合的晶片的边缘施加机械楔以引发沿解理面的开裂的传播，从而引发供体晶片110的部分的分离。由于解理面的弱化的结构，开裂沿解理面114传播，直到接合的晶片140沿解理面分离成两个片。然后，由吸盘施加的机械力将接合的晶片140拉为两片。一片仅由供体晶片110的一部分构成。另一片由处理晶片130和接合到处理晶片130的供体晶片110的一部分构成并形成了绝缘体上硅晶片(SOI)，通常称为150。
SOI晶片150的解理表面152限定了在沿解理面114分离接合的晶片140之后产生的表面。作为沿解理面114分离的结果，解理表面152具有损伤的表面，如果不进行进一步的处理，便会使该表面不适于最终用途应用。因此，对解理表面152进行附加的处理步骤以修复损伤并平滑该解理表面152。下面参考图6-9更详细地讨论对SOI晶片150的处理。
图5为在处理解理表面152之后产生了平滑的解理表面152S的SOI晶片150的截面视图。在图5中可以看出，平滑的解理表面152S具有平滑表面，该平滑表面具有均匀的轮廓。下面，将参考图7-9更详细地讨论对SOI晶片150的处理。
如图6中所示的通常表示为160的晶片旋转蚀刻机被用于在SOI晶片150的解理表面152上均匀地分布蚀刻剂。晶片旋转蚀刻机160使SOI晶片150围绕与解理表面152垂直并近似在SOI晶片的中心点处与SOI晶片相交的轴旋转。后表面154被适当地连接到晶片旋转蚀刻机160。可以改变晶片旋转蚀刻机160的角速度和加速度以改变跨过解理表面152的蚀刻剂流。例如，可以增加角速度以增加蚀刻剂从解理表面152散布的速率。或者，可以减小角速度以降低蚀刻剂从解理表面152散布的速率。
晶片旋转蚀刻机160包括喷嘴162，以输出一定量的液体蚀刻剂并将其导引在解理表面152处。喷嘴162被耦合到悬臂(boom)164。悬臂164可以水平、垂直、倾斜或伸缩(telescope)移动。
喷嘴162可以以各种图形或模式排出蚀刻剂。例如，喷嘴162可以以通常层流图形排出蚀刻剂，或者可以以非层流的紊流图形排出蚀刻剂。例如，可以基于所利用的蚀刻剂的特定类型来改变从喷嘴162排出蚀刻剂的模式。另外，可以改变模式以影响蚀刻剂与解理表面152接触的时间量。
由喷嘴162排出的蚀刻剂可以为氢氟酸和乙酸的混合物。在一些实施例中，蚀刻剂为在去离子水中稀释的氢氟酸的溶液，并添加表面活性剂或粘度调节剂(例如，乙酸)以调整蚀刻剂蚀刻SOI晶片150的速率。
通常，酸性蚀刻剂为包含氢离子的源的水溶液的形式。氢离子的源可以选自氢氟酸、硝酸、磷酸、乙酸、硫酸、盐酸、柠檬酸、草酸、丙酸、高锰酸及其组合。典型地，氢离子的源在蚀刻剂中以至少约40wt％的浓度存在，更典型地以至少约50wt％的浓度存在，进一步更典型地以至少约60wt％的浓度存在，再进一步更典型地以至少约70wt％的浓度存在(例如，至少约80wt％或至少约90wt％)。在各种实施例中，酸性蚀刻剂实质上包含水和氢离子的源。在各种其他实施例中，酸性蚀刻剂包含与氢离子的源一起的一种或多种添加剂。
下述的图7-9的每个实施例使用蚀刻工艺来减少处理SOI晶片以从SOI晶片去除当沿解理面分离供体晶片的一部分时形成的表面损伤和缺陷所需的时间和成本。
图7为示出了用于处理从接合的晶片解理的SOI晶片的方法的流程图。SOI晶片具有解理表面和后表面。该SOI晶片是一种类型的绝缘体上硅结构，如上所述，具有处理晶片、硅层以及在处理晶片与硅层之间的介电层。根据任何数目的方法制造SOI晶片，这些方法包括参考图1-4描述的方法。
该方法开始于在块710中对SOI晶片的解理表面的清洁。解理表面包括硅层。可以根据本领域的技术人员公知的各种方法清洁解理表面。在块710的清洁期间，从解理表面去除疏松的材料。在其他实施例中，该方法不是始于对解理表面的清洁。替代地，该方法始于对SOI晶片退火，并且在退火之前不清洁SOI晶片的解理表面。
在块720中，对SOI晶片退火。根据一些实施例，可以通过将SOI晶片放置在氧化气氛中来对SOI晶片退火，由此导致在解理表面的顶上产生氧化物层。在其他实施例中，可以通过将SOI晶片放置在惰性气氛(例如，氩或氮)或包含氩、氢或其混合物的气氛中，对SOI晶片退火。退火适宜地为常规快速热退火(RTA)工艺、批处理(batch process)或其他适宜的退火工艺。
对SOI晶片的退火强化了SOI晶片的部件(即，处理晶片和接合到处理晶片的供体晶片的部分)之间的接合。在以前的方法中，在非接触式平滑操作之前对SOI晶片退火的工艺被称为外延平滑前退火(pre-epismoothing anneal，PESA)。由于需要保持范围为1000℃到1200℃的温度几个小时，PESA工艺为相对费时和昂贵的操作。高温通过允许硅的晶体结构重新取向其中存在的位错而修复SOI晶片的解理表面。解理表面的修复能够优化退火步骤，例如，能够使退火步骤的时间缩短和/或温度降低。这样的优化能够降低工艺成本。
在块720中进行的退火还用于强化SOI晶片的各层之间的接合。在一些实施例中，用于接合供体晶片和处理晶片的接合工艺是需要暴露到高温的类型。
在块730中蚀刻SOI晶片的解理表面。蚀刻包括去除在解理表面上的至少部分硅层。通过去除至少部分硅层，平滑该解理表面。蚀刻剂分散在SOI晶片的整个解理表面上以改善解理表面的平滑度。通过与蚀刻剂的化学反应，蚀刻剂去除设置在解理表面上的硅层的一部分。根据一些实施例，SOI晶片被置于如参考图6所述的晶片旋转蚀刻机上，并围绕与解理表面垂直的轴旋转。在SOI晶片旋转的同时，蚀刻剂被分散到解理表面上。
如参考图6所描述的，可以修改用于分散蚀刻剂的方法以影响蚀刻剂保持与解理表面接触的时间量。此外，可通过改变蚀刻剂的成分来改变蚀刻剂的粘度(例如，可以增加乙酸在蚀刻剂中的比率以增加粘度)。蚀刻剂保持与解理表面接触的时间量与通过蚀刻剂从解理表面去除的硅的量成比例。因此，通过增加蚀刻剂保持与SOI晶片的解理表面接触的时间量，可以从解理表面去除更多的硅。
在块740中，对SOI晶片的解理表面进行非接触式平滑工艺。在一些实施例中，非接触式平滑工艺包括在惰性气氛(例如，氩)、包含氩、氢或其混合物的气氛中对SOI晶片的退火和/或用气态蚀刻剂(例如，盐酸)蚀刻SOI晶片。在以前的方法中，该工艺通常称为外延平滑。由于以前的方法不使用在块730中所述的蚀刻步骤，要依靠外延平滑工艺来平滑SOI晶片的解理表面。与PESA工艺一样，外延平滑操作是费时和昂贵的。通过在块730中蚀刻SOI晶片的解理表面，显著减小了在块730中处理SOI晶片所需的时间量。所需的气态蚀刻剂的量也显著减少。在完成块740之后，SOI晶片便处于用于最终用途应用的合适条件。
图8为示出了用于处理具有解理表面和后表面的SOI晶片的方法的流程图。在该实施例中，从以前的方法保留了时长缩短的非接触式平滑工艺(例如，外延平滑)。
该方法始于在块810中蚀刻SOI晶片的解理表面。该蚀刻去除在解理表面上的至少部分硅层。在一些实施例中，该蚀刻基本上去除了在解理表面上存在的任何氧化物。在其他实施例中，在蚀刻之后，在解理表面上残留氧化物的薄层。换言之，进行该蚀刻工艺以在解理表面上留下氧化物的薄层。该薄层可包括或构成了在解理表面上的钝化涂层或层。如参考图7所描述的，在晶片旋转蚀刻机中使SOI晶片旋转的同时，将蚀刻剂施加到SOI晶片的解理表面上。可通过改变蚀刻剂的成分、SOI晶片的旋转的角速度或喷嘴头(蚀刻剂通过该喷嘴头而分散到解理表面上)的流动特性，来选择或调整通过蚀刻剂去除的硅层的厚度。
在块820中，对SOI晶片的解理表面进行非接触式光滑工艺。该实施例的非接触式平滑工艺包括在惰性气氛中对SOI晶片退火。在蚀刻之后在解理表面上残留薄氧化物层的实施例中，对SOI晶片退火可去除该薄氧化物层。如上所述，非接触式平滑工艺可包括对SOI晶片进行外延平滑工艺，在该工艺期间，在高温下使解理表面与气态蚀刻剂(例如，盐酸)接触。与以前的方法相比，所利用蚀刻剂的量减小，使酸与SOI晶片接触所需的时间同样缩短。在完成块820之后，SOI晶片便处于用于最终用途应用的合适条件。
图9为示出了用于处理SOI晶片的方法的流程图。该SOI晶片具有解理表面和后表面。用于以前的方法的工艺使SOI晶片在完成蚀刻之后经受有限时长的退火。该方法始于在块910中蚀刻SOI晶片的解理表面。以与上述方式基本上相似的方式蚀刻晶片。
在块920中，在惰性气氛(例如，氩)或包含氩、氢或其混合物的气氛中对SOI晶片退火。根据其他实施例，该气氛可以为氧化气氛，由此导致在解理表面上形成氧化物膜。退火操作减少了解理表面中的缺陷或非均匀性，并强化了SOI晶片的各层之间的接合，还修复了由离子处理工艺导致的损伤。
图7的实施例保留了对在以前的公知方法中采用的用于平滑SOI晶片的解理表面的工艺的使用，但降低了该工艺中所需的长度和温度，由此降低了处理SOI晶片的总成本。图8的实施例仅仅从以前的方法保留了时长缩短的外延平滑工艺。图9的实施例消除了在以前的方法中利用的所有工艺，并在完成蚀刻之后对SOI晶片进行有限时长的退火。该有限时长的退火强化了SOI晶片的各层之间的接合，并且在一些实施例中，将晶片平滑到希望的粗糙度水平。
可以基于通过蚀刻解理表面获得的表面平滑度的水平和对表面损伤的修复以及最终用途应用所需的表面平滑度水平来选择使用哪个实施例。例如，如果由对解理表面的蚀刻导致的表面平滑度的水平和对表面损伤的修复有希望满足或超过最终用途应用的要求，则可以使用参考图9描述的实施例。然而，如果在蚀刻之后经蚀刻的表面的均匀性水平没有希望满足最终用途应用的要求，则可以对SOI晶片使用参考图7和8描述的实施例。
当介绍本发明的要素或其实施例时，冠词“一”、“一个”、“该”、以及“所述”旨在意味着存在一个或多个要素。术语“包括”、“包含”以及“具有”旨在是包含性的，意味着可以存在除所列出的要素之外的附加要素。
由于可以在不脱离本发明的范围的情况下对上述构造进行各种改变，因此以上描述中包含的和在附图中示出的所有事物旨在被解释为示例性的而不是限制性的。
权利要求书(按照条约第19条的修改)
1.一种用于处理绝缘体上硅结构的方法，所述绝缘体上硅结构包括处理晶片、硅层以及在所述处理晶片与所述硅层之间的介电层，所述硅层具有解理表面，所述解理表面限定所述结构的外表面，所述方法包括以下步骤：
对所述结构退火；
通过将液体蚀刻剂导引向所述解理表面以去除所述解理表面的至少一部分来蚀刻所述解理表面；以及
对所述解理表面进行非接触式平滑工艺。
2.根据权利要求1的方法，其中所述蚀刻步骤包括去除所述结构的所述解理表面的至少一部分。
3.根据权利要求1的方法，其中所述蚀刻步骤包括在将所述蚀刻剂导引向所述解理表面的同时使所述结构在旋转蚀刻机上旋转。
4.根据权利要求3的方法，其中所述蚀刻步骤包括将蚀刻剂以层流方式导引向所述解理表面。
5.根据权利要求3的方法，其中所述蚀刻步骤包括将蚀刻剂以非层流方式导引向所述解理表面。
6.根据权利要求1的方法，其中所述非接触式平滑工艺包括对所述解理表面进行外延平滑工艺。
7.根据权利要求1的方法，其中所述非接触式平滑工艺包括在惰性气氛中对所述结构退火。
8.根据权利要求1的方法，其中所述退火步骤包括在氧化环境中对所述结构退火。
9.根据权利要求1的方法，其中所述退火步骤包括将所述结构放置在包含氩和氢的混合物的气氛中。
10.根据权利要求1的方法，其中所述退火为批退火处理。
11.根据权利要求1的方法，其中所述退火步骤为快速热退火。
12.根据权利要求1的方法，还包括在对所述结构退火之前清洁所述解理表面。
13.一种用于处理绝缘体上硅结构的方法，所述绝缘体上硅结构包括处理晶片、硅层以及在所述处理晶片与所述硅层之间的介电层，所述硅层具有解理表面，所述解理表面限定所述结构的外表面，所述方法包括以下步骤：
通过将液体蚀刻剂导引向所述解理表面以去除所述结构的所述解理表面的至少一部分来蚀刻所述结构的所述解理表面，其中所述蚀刻步骤包括允许氧化物的薄层残留在所述解理表面上；以及
对所述结构的所述解理表面进行非接触式平滑处理。
14.根据权利要求13的方法，其中所述蚀刻步骤还包括基本上去除在所述硅层上的任何氧化物。
15.根据权利要求13的方法，其中所述氧化物的薄层包括所述解理表面上的钝化涂层。
16.根据权利要求13的方法，其中所述非接触式平滑工艺包括对所述解理表面进行外延平滑工艺。
17.根据权利要求13的方法，其中所述非接触式平滑工艺包括在包含氩的惰性气氛中对所述结构退火。
18.根据权利要求13的方法，其中所述非接触式平滑工艺包括在包含氩和氢的混合物的气氛中对所述结构退火。
19.根据权利要求16的方法，其中所述非接触式平滑工艺包括使所述结构的所述解理表面与气态蚀刻剂接触。
20.根据权利要求13的方法，还包括在蚀刻所述解理表面的同时使所述结构旋转。
21.根据权利要求20的方法，还包括通过修改下列中的至少一项来改变通过所述蚀刻去除的所述硅层的量：所述蚀刻剂的成分、所述结构的旋转速率、以及喷嘴头的流动特性，其中蚀刻剂通过所述喷嘴头而被分散到所述解理表面上。
22.一种用于处理绝缘体上硅结构的方法，所述绝缘体上硅结构包括处理晶片、硅层以及在所述处理晶片与所述硅层之间的介电层，所述硅层具有解理表面，所述解理表面限定所述结构的外表面，所述方法包括以下步骤：
通过将液体蚀刻剂导引向所述解理表面以去除所述解理表面的至少一部分来蚀刻所述结构的所述解理表面，其中通过修改下列中的至少一项来改变通过所述蚀刻去除的所述解理表面的量：所述蚀刻剂的成分、所述结构的旋转速率、以及喷嘴头的流动特性，其中蚀刻剂通过所述喷嘴头而被分散到所述解理表面上；以及
对所述结构退火。
23.根据权利要求22的方法，其中所述退火步骤包括将所述结构放置在包含氩的惰性气氛中。
24.根据权利要求22的方法，其中所述退火步骤包括将所述结构放置在包含氩和氢的混合物的气氛中。
25.根据权利要求22的方法，其中所述蚀刻步骤基本上去除在所述解理表面上的任何氧化物。
26.根据权利要求22的方法，其中所述蚀刻步骤包括允许氧化物的薄层残留在所述解理表面上。
27.根据权利要求26的方法，其中所述氧化物的薄层包括所述解理表面上的钝化涂层。
28.根据权利要求22的方法，还包括在蚀刻所述解理表面的同时使所述结构旋转。

Claims (32)

1.一种用于处理绝缘体上硅结构的方法，所述绝缘体上硅结构包括处理晶片、硅层以及在所述处理晶片与所述硅层之间的介电层，所述硅层具有解理表面，所述解理表面限定所述结构的外表面，所述方法包括以下步骤：
对所述结构退火；
蚀刻所述解理表面；以及
对所述解理表面进行非接触式平滑工艺。
2.根据权利要求1的方法，其中所述蚀刻步骤包括去除所述结构的所述硅层的至少一部分。
3.根据权利要求2的方法，其中所述蚀刻步骤包括将蚀刻剂导引向所述结构的所述硅层以去除所述硅层的至少一部分。
4.根据权利要求3的方法，其中所述蚀刻步骤包括在将所述蚀刻剂导引向所述硅层的同时使所述结构在旋转蚀刻机上旋转。
5.根据权利要求4的方法，其中所述蚀刻步骤包括将蚀刻剂以层流方式导引向所述硅层。
6.根据权利要求4的方法，其中所述蚀刻步骤包括将蚀刻剂以非层流方式导引向所述硅层。
7.根据权利要求1的方法，其中所述非接触式平滑工艺包括对所述解理表面进行外延平滑工艺。
8.根据权利要求1的方法，其中所述非接触式平滑工艺包括在惰性气氛中对所述结构退火。
9.根据权利要求1的方法，其中所述退火步骤包括在氧化环境中对所述结构退火。
10.根据权利要求1的方法，其中所述退火步骤包括将所述结构放置在包含氩和氢的混合物的惰性气氛中。
11.根据权利要求1的方法，其中所述退火为批退火处理。
12.根据权利要求1的方法，其中所述退火步骤为快速热退火。
13.根据权利要求1的方法，还包括在对所述结构退火之前清洁所述解理表面。
14.一种用于处理绝缘体上硅结构的方法，所述绝缘体上硅结构包括处理晶片、硅层以及在所述处理晶片与所述硅层之间的介电层，所述硅层具有解理表面，所述解理表面限定所述结构的外表面，所述方法包括以下步骤：
通过去除所述结构的所述硅层的至少一部分来蚀刻所述结构的所述解理表面；以及
对所述结构的所述解理表面进行非接触式平滑处理。
15.根据权利要求14的方法，其中所述蚀刻步骤基本上去除在所述硅层上的任何氧化物。
16.根据权利要求14的方法，其中在所述蚀刻步骤之后包括允许氧化物的薄层残留在所述解理表面上。
17.根据权利要求16的方法，其中所述氧化物的薄层包括所述解理表面上的钝化涂层。
18.根据权利要求14的方法，其中所述非接触式平滑工艺包括对所述解理表面进行外延平滑工艺。
19.根据权利要求14的方法，其中所述非接触式平滑工艺包括在包含氩的惰性气氛中对所述结构退火。
20.根据权利要求14的方法，其中所述非接触式平滑工艺包括在包含氩和氢的混合物的气氛中对所述结构退火。
21.根据权利要求18的方法，其中所述非接触式平滑工艺包括使所述结构的所述解理表面与气态蚀刻剂接触。
22.根据权利要求14的方法，还包括在蚀刻所述解理表面的同时使所述结构旋转。
23.根据权利要求22的方法，还包括通过修改下列中的至少一项来改变通过所述蚀刻去除的所述硅层的量：所述蚀刻剂的成分、所述结构的旋转速率、以及喷嘴头的流动特性，其中蚀刻剂通过所述喷嘴头而被分散到所述解理表面上。
24.一种用于处理绝缘体上硅结构的方法，所述绝缘体上硅结构包括处理晶片、硅层以及在所述处理晶片与所述硅层之间的介电层，所述硅层具有解理表面，所述解理表面限定所述结构的外表面，所述方法包括以下步骤：
蚀刻所述结构的所述解理表面；以及
对所述结构退火。
25.根据权利要求24的方法，其中所述退火步骤包括将所述结构放置在包含氩的惰性气氛中。
26.根据权利要求24的方法，其中所述退火步骤包括将所述结构放置在包含氩和氢的混合物的气氛中。
27.根据权利要求24的方法，其中蚀刻所述结构的所述解理表面包括去除所述结构的所述硅层的至少一部分。
28.根据权利要求27的方法，其中所述蚀刻步骤基本上去除在所述解理表面上的任何氧化物。
29.根据权利要求27的方法，其中所述蚀刻步骤包括允许氧化物的薄层残留在所述解理表面上。
30.根据权利要求29的方法，其中所述氧化物的薄层包括所述解理表面上的钝化涂层。
31.根据权利要求27的方法，还包括在蚀刻所述解理表面的同时使所述结构旋转。
32.根据权利要求31的方法，还包括通过修改下列中的至少一项来改变通过所述蚀刻去除的所述硅层的量：所述蚀刻剂的成分、所述结构的旋转速率、以及喷嘴头的流动特性，其中蚀刻剂通过所述喷嘴头而被分散到所述解理表面上。
CN200980155241.0A 2008-11-26 2009-11-23 用于处理绝缘体上硅结构的方法 Pending CN102292810A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11822208P 2008-11-26 2008-11-26
US61/118,222 2008-11-26
PCT/US2009/065520 WO2010062852A1 (en) 2008-11-26 2009-11-23 Method for processing a silicon-on-insulator structure

Publications (1)

Publication Number Publication Date
CN102292810A true CN102292810A (zh) 2011-12-21

Family

ID=41466988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980155241.0A Pending CN102292810A (zh) 2008-11-26 2009-11-23 用于处理绝缘体上硅结构的方法

Country Status (7)

Country Link
US (1) US20100130021A1 (zh)
EP (1) EP2368264A1 (zh)
JP (1) JP2012510180A (zh)
KR (1) KR20110115570A (zh)
CN (1) CN102292810A (zh)
TW (1) TW201030838A (zh)
WO (1) WO2010062852A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105431936A (zh) * 2013-03-14 2016-03-23 太阳能爱迪生半导体有限公司 用于减小光点缺陷和表面粗糙度的绝缘体上半导体晶片的制造方法
CN114946014A (zh) * 2019-12-13 2022-08-26 环球晶圆股份有限公司 从soi结构移除氧化物膜的方法及制备soi结构的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5625239B2 (ja) * 2008-12-25 2014-11-19 信越半導体株式会社 貼り合わせウェーハの製造方法
US8859393B2 (en) 2010-06-30 2014-10-14 Sunedison Semiconductor Limited Methods for in-situ passivation of silicon-on-insulator wafers
KR101191129B1 (ko) * 2010-11-10 2012-10-15 주식회사 엘지화학 광학 소자
US20130334594A1 (en) * 2012-06-15 2013-12-19 Jerome A. Imonigie Recessed gate memory apparatuses and methods
CN112420509B (zh) * 2014-12-19 2024-03-19 环球晶圆股份有限公司 用于对半导体结构执行外延平滑工艺的系统和方法
FR3036200B1 (fr) * 2015-05-13 2017-05-05 Soitec Silicon On Insulator Methode de calibration pour equipements de traitement thermique

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6103599A (en) * 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US6413874B1 (en) * 1997-12-26 2002-07-02 Canon Kabushiki Kaisha Method and apparatus for etching a semiconductor article and method of preparing a semiconductor article by using the same
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
FR2797714B1 (fr) * 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
EP1158581B1 (en) * 1999-10-14 2016-04-27 Shin-Etsu Handotai Co., Ltd. Method for producing soi wafer
US20020190028A1 (en) * 2001-05-31 2002-12-19 International Business Machines Corporation Method of improving uniformity of etching of a film on an article
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
US7749910B2 (en) * 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
FR2827423B1 (fr) * 2001-07-16 2005-05-20 Soitec Silicon On Insulator Procede d'amelioration d'etat de surface
US20040060899A1 (en) * 2002-10-01 2004-04-01 Applied Materials, Inc. Apparatuses and methods for treating a silicon film
JP2004335923A (ja) * 2003-05-12 2004-11-25 Sony Corp エッチング方法およびエッチング装置
US7256104B2 (en) * 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
JP2006216826A (ja) * 2005-02-04 2006-08-17 Sumco Corp Ｓｏｉウェーハの製造方法
JP4934966B2 (ja) * 2005-02-04 2012-05-23 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105431936A (zh) * 2013-03-14 2016-03-23 太阳能爱迪生半导体有限公司 用于减小光点缺陷和表面粗糙度的绝缘体上半导体晶片的制造方法
CN105431936B (zh) * 2013-03-14 2018-07-13 太阳能爱迪生半导体有限公司 用于减小光点缺陷和表面粗糙度的绝缘体上半导体晶片的制造方法
CN114946014A (zh) * 2019-12-13 2022-08-26 环球晶圆股份有限公司 从soi结构移除氧化物膜的方法及制备soi结构的方法

Also Published As

Publication number Publication date
EP2368264A1 (en) 2011-09-28
KR20110115570A (ko) 2011-10-21
WO2010062852A1 (en) 2010-06-03
TW201030838A (en) 2010-08-16
US20100130021A1 (en) 2010-05-27
JP2012510180A (ja) 2012-04-26

Similar Documents

Publication Publication Date Title
CN102292810A (zh) 用于处理绝缘体上硅结构的方法
KR100874724B1 (ko) 접합 웨이퍼의 제조방법
EP1758168B1 (en) Soi substrate and method for producing same
JP4479010B2 (ja) 半導体基板の熱処理方法
KR100752467B1 (ko) 마이크로 전자 부품용 기판 처리 방법 및 이 방법에 의해얻어진 기판
US6849554B2 (en) Method of etching a deep trench having a tapered profile in silicon
US7776719B2 (en) Method for manufacturing bonded wafer
JP2002542622A (ja) エピプロセスを用いたｓｏｉ基板の表面仕上げ
JP2003506883A (ja) 低打ち込みドーズ量を用いて多層基板を製造するための劈開プロセス
JP2013534057A (ja) Ｓｏｉ基板に仕上げを施す方法
KR20060007428A (ko) 기판, 그 제조방법, 및 반도체 디바이스
KR20080086898A (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
WO2008093193A1 (en) Process for fabricating a substrate of the silicon-on-insulator type
EP1936664A1 (en) Method for producing bonded wafer
US8273636B2 (en) Process for the transfer of a thin layer formed in a substrate with vacancy clusters
TWI528443B (zh) 用於處理絕緣體上覆矽晶圓之方法
KR102685375B1 (ko) 단일 웨이퍼 클리너에서 soi 기판을 처리하기 위한 프로세스
JP4039891B2 (ja) Ｓｏｉ基板の製造方法
KR100842848B1 (ko) 반도체 층의 열처리 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111221