CN112420509B - 用于对半导体结构执行外延平滑工艺的系统和方法 - Google Patents

用于对半导体结构执行外延平滑工艺的系统和方法 Download PDF

Info

Publication number
CN112420509B
CN112420509B CN202011318052.5A CN202011318052A CN112420509B CN 112420509 B CN112420509 B CN 112420509B CN 202011318052 A CN202011318052 A CN 202011318052A CN 112420509 B CN112420509 B CN 112420509B
Authority
CN
China
Prior art keywords
removal pattern
process parameters
pattern profile
profile
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011318052.5A
Other languages
English (en)
Other versions
CN112420509A (zh
Inventor
C·R·洛特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Priority to CN202011318052.5A priority Critical patent/CN112420509B/zh
Publication of CN112420509A publication Critical patent/CN112420509A/zh
Application granted granted Critical
Publication of CN112420509B publication Critical patent/CN112420509B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Abstract

提供了用于处理半导体结构的系统和方法。所述方法一般地包括确定用于半导体结构的器件层的期望去除图形轮廓，基于所述期望去除图形轮廓确定用在外延平滑工艺中的工艺参数组，以及通过对所述器件层的外表面执行外延平滑工艺而选择性地从所述器件层去除材料。

Description

用于对半导体结构执行外延平滑工艺的系统和方法
本申请是申请号为201580076594.7、申请日为2015年12月18日、发明名称为“用于对半导体结构执行外延平滑工艺的系统和方法”的申请的分案申请。
相关申请的交叉引用
本申请要求2014年12月19日提交的编号为62/094,466的美国临时专利申请的优先权，该申请的公开内容通过引用被整体并入于此。
技术领域
本公开的领域一般涉及用于处理半导体结构的系统和方法，更具体地，涉及用于对绝缘体上硅结构执行外延平滑工艺的系统和方法。
背景技术
半导体晶片一般由单晶锭制备出，该单晶锭(例如，硅锭)然后被切分成单独的晶片。在一些应用中，可以使用多层结构(有时一般被称为多层结构或简称为晶片)。多层结构的常用形式为绝缘体上半导体结构，该绝缘体上半导体结构的最常用的形式之一为绝缘体上硅(SOI)晶片。SOI晶片通常包括硅的薄层，其位于电介质层(即，绝缘层)顶上，该电介质层继而被设置在衬底(即，处理晶片)上。通常，该衬底或处理晶片为硅。
制作SOI晶片的示例工艺包括在施主晶片的抛光前表面上沉积氧化物层。将颗粒(例如，氢原子或氢原子和氦原子的组合物)以特定的深度注入到施主晶片的前表面的下方。所注入的颗粒在施主晶片中的被注入的特定深度处形成裂开(cleave)平面。清洗施主晶片的表面以去除在注入工艺中沉积在晶片上的有机化合物。
然后，通过亲水接合工艺将施主晶片的前表面接合到处理晶片，以形成接合晶片。在一些工艺中，施主晶片和处理晶片通过将晶片的表面暴露于包含例如氧或氮的等离子体而接合在一起。在通常被称为表面活化的工艺中，暴露于等离子体修饰了表面的结构。然后，将晶片压在一起并且在其间形成接合。之后，沿着裂开平面从接合晶片分离(即，裂开)施主晶片，以形成SOI晶片。
产生的SOI晶片包括设置在氧化物层和处理晶片顶上的硅的薄层(裂开后保留的施主晶片的部分)。硅的薄层的裂开表面具有粗糙表面，其不适于最终用途应用。对表面的损伤可能是颗粒注入和硅的晶体结构中合成位错的结果。因此，需要额外的处理以平滑裂开表面。
用于使硅的表面层(即，裂开表面)平滑和变薄的已知方法包括退火、化学机械抛光、高温气相蚀刻的组合(即，外延平滑或“epi平滑”)以及在裂开表面上的牺牲氧化物层的形成。对于每个SOI晶片，这些平滑工艺通常使用相同的工艺参数进行。也就是，当前平滑工艺的处理条件通常不在同一批次内的SOI晶片之间进行调整。
对于大多数应用，当前用于SOI晶片的制造工艺已提供顶部硅层中令人满意的厚度均匀性。然而，对于某些应用，当前平滑工艺提供小于最优厚度均匀性的厚度均匀性，例如极薄SOI(ETSOI)应用或要求完全耗尽晶体管栅极的应用，因为对于这类应用，厚度均匀性要求有时更严格。例如，对于部分耗尽SOI(PDSOI)应用，工业规范允许30埃以上的顶层厚度均匀性，而对于完全耗尽SOI(FDSOI)应用，工业规范要求/> 以下的顶层厚度均匀性。因此，对于使包括具有提高的厚度均匀性的硅层的SOI晶片的生产成为可能的SOI晶片处理系统和方法存在需要。
该背景技术部分旨在为读者介绍可能涉及到下面描述和/或要求保护的本公开的各方面的现有技术的各方面。相信该讨论有助于向读者提供背景信息，以利于更好地理解本公开的各方面。因此，应理解，这些陈述应被清楚地阅读，而不作为对现有技术的承认。
发明内容
在一方面中，提供了一种用于处理绝缘体上硅(SOI)结构的方法。所述SOI结构包括处理晶片、硅层以及在所述处理晶片与所述硅层之间的电介质层。所述硅层具有限定所述SOI结构的外表面的裂开表面。所述方法包括确定关于所述绝缘体上硅结构的所述硅层的期望去除图形(map)轮廓(profile)，基于所述期望去除图形轮廓确定用在外延平滑工艺中的工艺参数组，以及通过对所述裂开表面执行使用所述确定的工艺参数组的外延平滑工艺而根据所述去除图形轮廓选择性地从所述硅层去除材料。
在另一方面中，提供了一种用于处理绝缘体上硅(SOI)结构的系统。所述SOI结构包括处理晶片、硅层以及在所述处理晶片与所述硅层之间的电介质层。所述硅层具有限定所述结构的外表面的裂开表面。所述系统包括被配置为测量所述硅层的厚度轮廓的晶片测量装置、晶片处理装置以及被以通信的方式连接到所述厚度测量装置的计算装置。所述计算装置被配置为基于所述硅层的所述厚度轮廓确定关于所述SOI结构的所述硅层的期望去除图形轮廓，以及基于所述期望去除图形轮廓确定用在外延平滑工艺中的工艺参数组。所述晶片处理装置被配置为通过对所述裂开表面执行使用所述确定的工艺参数组的外延平滑工艺而根据所述去除图形轮廓选择性地从所述硅层去除材料。
关于上述方面提到的特征存在各种细化。另外，进一步的特征也可并入到上述方面中。这些细化和附加特征可以单独地存在或以任意组合存在。例如，下面关于所示例的任何实施例而讨论的各种特征也可单独地或以任意组合的形式被并入到上述任何方面。
附图说明
图1是以绝缘体上硅(SOI)结构的形式示出的示例性半导体结构的横截面图；
图2是包括晶片处理装置和计算装置的晶片处理系统的示意图；
图3是以化学气相沉积(CVD)反应器的形式示出的适用于图2的晶片处理系统的示例性晶片处理装置的横截面；
图4是适用于图1的晶片处理系统的示例性计算处理装置的框图；
图5-8是示出用于SOI结构的硅层的特性去除图形轮廓的图；
图9是用于处理图1的SOI结构的示例性方法的流程图；
图10是用于处理图1的SOI结构的另一示例性方法的流程图；
图11是用于处理图1的SOI结构的另一示例性方法的流程图；以及
图12是用于处理图1的SOI结构的另一示例性方法的流程图。
贯穿附图的几个视图，对应的参考标号指示对应的部件。
具体实施方式
参考图1，适用于本公开的实施例的半导体层结构一般由1指示。结构1包括半导体层2、电介质层3(也称为绝缘层)以及衬底4。结构的半导体层2通常为其上或其中形成有微电子器件的部分。用在本公开中的一个典型的半导体层2(也称为器件层)为硅。在示例性实施例中，结构1为具有硅半导体层2的绝缘体上硅(SOI)结构，由此半导体结构1在此可互换地被称为SOI结构，尽管本公开的方面适用于除了SOI结构之外的半导体结构。此外，尽管贯穿本公开将半导体层2描述作为硅层，但是半导体层2可以包括其他半导体层或包括，例如但不限于，硅、锗、砷化镓、氮化铝、硅锗、氮化镓及其组合的多个层。
衬底4(也称为处理晶片)可以为适于形成包括，例如但不限于，硅、锗、砷化镓、氮化铝、硅锗、氮化镓、蓝宝石及其组合的层结构的任何材料。
电介质层3(也称为绝缘层)被设置在半导体层2与处理晶片4之间。电介质层3可以为适用于包括，例如但不限于，SiO2、Si3N4、氧化铝、氧化镁及其组合的绝缘体上半导体结构的任何电绝缘材料。典型地，SOI结构包括诸如部分SiO2或全部SiO2作为绝缘层的绝缘层。
可以使用包括氧化和/或表面活化的本领域公知的任何适合的手段接合SOI结构1的层。例如，在一些实施例中，在接合之前，通过施主晶片、处理晶片或施主晶片和处理晶片两者接合SOI结构。在其它实施例中，可以通过表面活化将SOI结构与施主晶片、处理晶片或施主晶片和处理晶片两者上的电介质层接合。
制作SOI结构的示例性工艺包括在施主晶片的抛光前表面上沉积电介质层(例如，氧化物层)。以特定的深度在施主晶片的前表面下方注入颗粒(例如，氢离子或氢离子和氦离子的组合)。所注入的颗粒在施主晶片中的被注入的特定深度处形成裂开平面。在一个或多个清洗操作中清洗施主晶片的表面以去除在注入工艺中沉积在晶片上的污染物(例如，有机化合物和其他污染颗粒)。
然后，通过例如亲水接合工艺将施主晶片的前表面接合到处理晶片，以形成接合晶片。在一些实施例中，施主晶片和处理晶片通过将晶片的表面暴露于在通常被称为表面活化的工艺中修饰表面的结构的等离子体而接合在一起。然后，将晶片压在一起并且在其间形成接合。该接合通常为相对弱的，因此在将结构裂开以去除施主晶片的部分之前可以被加强。
在一些工艺中，通过对接合晶片对加热或退火来强化施主晶片与处理晶片之间的亲水接合(即，接合晶片)，以在施主晶片和处理晶片的临界表面之间形成共价键，由此稳固施主晶片与处理晶片之间的键合。接合晶片的加热或退火的同时，之前注入到施主晶片中的颗粒使裂开平面变弱。然后，沿着裂开平面从接合晶片分离(即，裂开)施主晶片的部分，以形成SOI结构。
沿着裂开平面裂开施主晶片的一种方法包括将接合结构置于固定装置中，该固定装置中，为了将施主晶片的部分从接合晶片拉出而对基本上垂直于接合晶片的相对侧施加机械力。在不偏离本应用的范围的情况下，相对力不需要完全垂直于相对侧。根据一些实施例，吸盘用于施加机械力。为了初始化沿着裂开平面的裂纹的传播，可以通过在接合晶片的裂开平面的边缘施加机械楔而初始化施主晶片的部分的分离。通过吸盘施加的机械力然后将施主晶片的部分从接合晶片拉开，由此形成SOI结构。根据其他方法，替代地，可以使接合对持续一段时间经历高温，以从接合晶片分离施主晶片的部分。暴露于高温导致沿着裂开平面的裂纹的初始化和传播，由此分离施主晶片的部分。
产生的SOI结构包括设置在电介质层3和处理晶片4顶上的硅的薄层2(裂开之后保留的施主晶片的部分)。硅层2的裂开表面5限定SOI结构的外表面，并且最初具有粗糙的、不均匀的表面。裂开表面5可以经历诸如预外延平滑退火和化学机械抛光的预外延平滑工艺以及外延平滑(“epi平滑”)工艺，以获得与初始的、未处理的裂开表面相比相对平滑的、均匀的表面。在一个特定的实施例中，硅层2的裂开表面5经历氧化层薄化工艺(例如，通过氧化裂开表面5并且剥离氧化物)，接下来在氩气环境中经受高温退火工艺，接着经历第二氧化层薄化步骤。然后，硅层2经历epi平滑工艺以使硅层2变薄为目标厚度并且提高厚度均匀性。
诸如SOI结构的半导体结构通常被分批处理。在一些例子中，在SOI结构的同一批次内的SOI结构之间不调整epi平滑工艺。这样批次的epi平滑工艺对于具有较不严格的晶片内厚度均匀性要求的应用是充分的，诸如仅要求部分耗尽SOI结构的应用。然而，对于某些应用，期望的是外硅层2具有厚度均匀性，该厚度均匀性可能要求在逐个晶片的基础上调整或“调谐”epi平滑工艺。例如，关于诸如要求完全耗尽SOI结构的应用的应用的工业规范要求约或更小的晶片内厚度均匀性。这样的厚度均匀性可能要求基于被处理的SOI结构的初始厚度轮廓而调整或调谐epi平滑工艺。
本公开的系统和方法有利于包括具有高度均匀厚度轮廓的半导体器件层(即，硅层)的半导体结构的生产。在此描述的系统和方法特别适用于包括具有约到约之间，更适合地约/>到约/>之间的预epi平滑(pre-epi-smoothing)厚度的硅层的SOI结构。在此描述的系统和方法也适用于生产包括具有约/>到约/>之间，更适合地约/>到约/>之间的后epi平滑(post-epi-smoothing)厚度，以及约更适合地约/>的硅层厚度均匀性的硅层的SOI结构。尽管参考SOI晶片描述本公开的系统和方法，但是本公开的方面也适用于除了SOI晶片之外的半导体结构。
参考图2，用于对诸如图1的SOI结构1的半导体结构执行平滑工艺的晶片处理系统被示意性示出并且一般由100指示。示例性晶片处理系统100特别适于使用epi平滑工艺处理SOI晶片，尽管晶片处理系统100可以用于处理除了SOI结构之外的半导体结构，以及可以用于执行除了epi平滑工艺之外的平滑工艺。
所示例出的晶片处理系统100包括晶片测量装置102、晶片处理装置104以及计算装置106。晶片测量装置102和晶片处理装置104通过任何合适的通信系统(例如，有线和/或无线网络)而被以通信的方式连接到计算装置106，用于向计算装置106发送以及从计算装置106接收诸如关于SOI结构或用在处理SOI结构的工艺参数的信息。在使用时，晶片处理系统100用于基于输入的(即，预epi平滑)SOI结构108的厚度轮廓而对SOI结构执行epi平滑工艺。具体而言，使用晶片测量装置102测量输入的SOI结构108的厚度轮廓，以及使用计算装置106确定用于输入的SOI结构108的硅层2(在图1中示出)的去除图形轮廓。使用计算装置106确定工艺参数组或“配方”(recipe)，以及使用晶片处理装置104根据所确定的工艺参数组处理SOI结构。
所示例出的晶片处理系统100为“前馈”系统，其包括去除图形轮廓库110，该去除图形轮廓库110通过合适的通信系统(例如，有线和/或无线网络)被以通信的方式连接到计算装置106和晶片处理装置104，以用于向计算装置106和晶片处理装置104发送或者从计算装置106和晶片处理装置104接收信息。去除图形轮廓库110包括多个去除图形轮廓112和多个工艺参数组114，其中每个工艺参数组114与去除图形轮廓112中的一者相关联。更具体地，每个工艺参数组114被设计为使用epi平滑工艺获取SOI结构的硅层2(图1)的去除图形轮廓，该去除图形轮廓基本上匹配与工艺参数114相关联的去除图形轮廓112。由此，在正常工作条件下，使用给定的工艺参数组114处理的SOI结构将具有基本上匹配与工艺参数组相关联的去除图形轮廓112的去除图形轮廓。
在示例性实施例中，去除图形轮廓112中的每一者一般是已知的或者根据使用与去除图形轮廓112相关联的工艺参数组114预先进行的epi平滑工艺而确定。由此，去除图形轮廓112和工艺参数组在此可互换地被称为预确定去除图形轮廓和预确定工艺参数组。
去除图形轮廓库110被配置为存储去除图形轮廓112和工艺参数组114，以使得除图形轮廓112和工艺参数组114能够通过计算装置106和/或晶片处理装置104而被检索、修改或者访问。去除图形轮廓库110可以包括任何合适的结构，该结构能够使晶片处理系统100起到在此描述的包括，例如但不限于，在此更详细地描述的计算装置400(图4)的处理器、存储装置以及其他组件的功能。
晶片测量装置102被配置为测量输入的SOI结构108的厚度轮廓。术语“厚度轮廓”指在穿过硅层2的各点处测量的顶部硅层2(在图1中示出)的厚度，提供了硅层2的裂开表面5(在图1中示出)的总体轮廓的代表性样本。SOI结构的厚度轮廓一般包括硅层2的多个厚度，其中每个厚度与沿着硅层2测量的所关联的厚度的点相关联。厚度轮廓可以包括任何合适的厚度数量，该数量能够使晶片处理系统起到在此描述的功能。在一个实施例中，厚度轮廓包括17个厚度测量，其包括在离硅层2的中心的4个不同半径处得到的4组厚度测量以及在硅层2的中心处得到的一个厚度测量。
晶片测量装置102可以包括能够使晶片处理系统100起到在此描述的功能的任何合适的测量装置。用于测量SOI结构中的顶层硅的厚度的合适的晶片测量装置的一个例子为光谱椭圆计。用于测量SOI结构中的顶层硅的厚度的其他合适的晶片测量装置包括，例如但不限于，基于测量装置的反射仪以及基于测量装置的傅里叶变换红外(FTIR)光谱仪。
晶片处理装置104被配置为使用非接触平滑工艺从输入的SOI结构108的硅层2(在图1中示出)去除材料。具体而言，晶片处理装置104被配置为通过使用基于输入的SOI结构108的厚度轮廓的工艺参数对裂开表面5(在图1中示出)执行epi平滑工艺而选择性地从SOI结构的硅层2(在图1中示出)去除材料。
图3是以化学气相沉积(CVD)反应器300的形式示出的适用于图2的晶片处理系统100的示例性晶片处理装置的示意横截面。根据本公开的适用的CVD反应器的一个例子为由ASM International出售的ASM Epsilon 3000。尽管在此参考CVD反应器描述示例性的晶片处理装置，但是晶片处理装置104可以包括除了CVD反应器之外的晶片处理装置。
如图3所示，CVD反应器300包括反应或处理室302、位于处理室302内且被配置为在处理室302内支撑诸如图1的SOI结构1的衬底306的可旋转基座304、设置在处理室302的一端的气体喷射端口308以及设置在处理室302的相对端的气体排放端口310。
基座304被连接到轴312，其被连接到被配置为围绕旋转轴314旋转轴312和基座304的旋转装置(未示出)。可以使用诸如图1中示出的计算装置106的合适的控制器控制基座304的旋转速度。
CVD反应器300还包括设置在气体喷射端口308与处理室302之间的气体歧管316。气体歧管316被配置为将诸如气态蚀刻剂的输入的气体318从气体喷射端口308导入到处理室302。在一些实施例中，气体歧管316可以限定多条气体喷射流动路径320，图3中示出了其中一者，用于控制处理室302内的气体的分布。在一些实施例中，气体喷射端口308可以为包括两条或更多条单独的工艺线(未示出)的多端口喷射器，其中工艺线中的每一者被以流体连通的方式与诸如气态蚀刻剂的源或氢气源的处理气体源(未示出)连接。这些工艺线可以被连接到相同的处理气体源或不同的处理气体源。这些工艺线中的每一者被以流体连通的方式与气体喷射流动路径320中的一者连接，以便在气体歧管316中创建多个气体喷射流动区。可以使用诸如图1的计算装置106的合适的控制器彼此独立地改变和控制不同流动区中的处理气体的组成和流速，以控制衬底306上方的气体的径向流动分布，由此控制衬底表面的相对蚀刻速率。
CVD反应器300还包括被配置为对衬底306和/或被馈入到处理室302中的气体318进行加热的加热元件322。在一个实施例中，加热元件322包括被配置为对基座304和/或CVD反应器300中的诸如预热环324和/或基座304的其他热辐射吸收元件进行加热的高强度辐射热灯。由基座304和预热环324吸收的热在气体318通过预热环324和基座304时被传递到输入的气体318。在一些实施例中，加热元件322可以包括除了包括，例如但不限于，电阻加热器和电感加热器的高强度辐射热灯之外的设备。
再次参考图1，计算装置106被以通信的方式连接到晶片测量装置102、晶片处理装置104和去除图形轮廓库110中的每一者，并且被配置为向晶片测量装置102、晶片处理装置104和去除图形轮廓库110发送或者从晶片测量装置102、晶片处理装置104和去除图形轮廓库110接收信息，以便有利于使用晶片处理系统100处理SOI结构。在一些实施例中，例如，计算装置106可以被配置为根据由用户选择或输入的工艺参数组来控制晶片处理装置104的诸如基座304、气体喷射端口308和加热元件322的组件。
在一些实施例中，计算装置106可以被配置为将工艺参数组传送给晶片处理装置104，并且晶片处理装置104可以包括被配置为根据所传输的工艺参数组控制晶片处理装置104的组件的集成控制器。在其他实施例中，计算装置106可以被集成到晶片处理装置104中，以及被配置为控制晶片处理装置104的组件。
在一些实施例中，计算装置106可以被配置为从晶片测量装置102接收关于输入的SOI衬底108的信息，诸如输入的SOI结构108或被处理的SOI结构116。计算装置106还可以被配置为确定工艺参数组，该工艺参数组用于基于从晶片测量装置102接收到的信息对SOI结构执行epi平滑工艺。在一些实施例中，例如，计算装置106被配置为基于输入的SOI结构108的初始厚度轮廓确定用于输入的SOI结构108的期望去除图形轮廓，其中去除图形轮廓表示要从硅层2的穿过硅层2的不同位置处去除的材料的量，以及计算装置106被配置为基于期望去除图形轮廓确定工艺参数组。在一些实施例中，计算装置106可以被配置为从去除图形轮廓库110中识别基本上与用于输入的SOI结构108的期望去除图形轮廓匹配的去除图形轮廓112，以及选择用于对SOI结构执行epi平滑工艺的与所识别的去除图形轮廓相关联的工艺参数组114。
在一些实施例中，计算装置106可以被配置为基于被处理的SOI结构116的实际厚度轮廓(即，在epi平滑工艺之后的厚度轮廓)与被处理的SOI结构116的预期厚度轮廓的比较(即，基于与用作处理SOI结构的工艺参数组114相关联的去除图形轮廓112)来初始化更新事件。在一个实施例中，例如，计算装置106可以被配置为如果实际厚度轮廓与预期厚度轮廓之差超过一个或多个阈值限制，就向晶片处理系统100的用户输出通知或警告。该阈值限制可以为绝对或固定限制(例如，对应于晶片规范要求的平均晶片厚度差异)，或者为基于例如跟踪晶片上的多个点处的蚀刻速率以及使用诸如Western Electric规则的决策规则根据统计的工艺控制参数来分析数据的阈值限制。当计算装置106向用户输出通知或警告时，用户然后可以评价用于处理SOI结构的晶片处理装置104的SOI结构和/或处理历史，以便确定晶片处理装置104是否需要维护和/或确定是否应该更新去除图形轮廓库110。
在其它实施例中，计算装置106可以被配置为通过将新的去除图形轮廓和/或工艺参数组存储在去除图形轮廓库110中，或者通过修改去除图形轮廓库112和工艺参数组114中的一者或多者而自动修改或更新去除图形轮廓库110。在一些实施例中，例如，计算装置106可以被配置为(例如，基于与用于处理SOI结构的工艺参数组114相关联的去除图形轮廓112)将被处理的SOI结构116的实际后epi平滑厚度轮廓与预期后epi平滑厚度轮廓进行比较，并且被配置为在预期厚度轮廓与实际厚度轮廓超过一个或多个阈值限制时替换或修改与用于处理SOI结构的工艺参数组114相关联的去除图形轮廓112。例如，当预期厚度轮廓与实际厚度轮廓之差超过一个或多个阈值限制时，计算装置106可以被配置为(例如，基于SOI结构的前和后epi平滑厚度轮廓)确定新的去除图形轮廓，并且将该新的去除图形轮廓存储在去除图形轮廓库110中，以使得新的去除图形轮廓与用于处理SOI结构的工艺参数组相关联。
此外或者可替代地，计算装置106可以基于用于SOI结构的预期去除图形轮廓与实际去除图形轮廓的比较而初始化更新事件。在一些实施例中，例如，计算装置106可以被配置为(例如，基于SOI结构的前和后epi平滑厚度轮廓)确定用于被处理的SOI结构116的实际去除图形轮廓，将实际去除图形轮廓与跟用于epi平滑工艺的工艺参数组114相关联的去除图形轮廓112进行比较，以及在预期去除图形轮廓与实际去除图形轮廓之差超过一个或多个阈值限制时替换或更新去除图形轮廓库110中的去除图形轮廓112。
此外，计算装置106可以被配置为分析或跟踪所计算的用于被晶片处理系统100处理的多个SOI结构的实际厚度轮廓与预期厚度轮廓之差，并且使用例如统计的工艺控制估计或预测晶片处理装置106的未来维护要求。
虽然图2中示出了单个计算装置106，但是晶片处理系统100可以包括能够使晶片处理系统100起到在此描述的作用的任何合适数量的计算装置。另外，尽管所示例出的计算装置106被示出为与晶片测量装置102、晶片处理装置104和去除图形轮廓库110分隔开，但是一个或多个计算装置也可以被集成到晶片测量装置102、晶片处理装置104和去除图形轮廓库110的一个或多个中。
图4是适用于图2的晶片处理系统100的计算装置400的示例性实施例的框图。例如，计算装置400是在上面参考图2示出和描述的计算装置106的表示。晶片测量装置102、晶片处理装置104和去除图形轮廓库110可以包括计算装置400的组件的全部或子集。计算装置400包括用于执行指令的处理器405。在一些实施例中，可执行的指令被存储在存储器区域410中。处理器405可以包括一个或多个处理单元(例如，以多核配置)。存储器区域410为任何允许存储和检索诸如可执行的指令和/或数据的信息的装置。存储器区域410可以包括一个或多个计算机可读存储装置或者其他包括暂时性和非暂时性计算机可读介质的计算机可读介质。
在至少一些实施中，计算装置400还包括至少一个用于向用户401呈现信息的媒体输出组件415。媒体输出组件415为任何能够向用户401传送信息的组件。在一些实施例中，媒体输出组件415包括诸如视频适配器和/或音频适配器的输出适配器。输出适配器以操作的方式被连接到处理器405并且以操作的方式可连接到诸如显示装置(例如，液晶显示器(LCD)、有机发光二极管(OLED)显示器、阴极射线管(CRT)或“电子墨”显示器)或音频输出装置(例如，扬声器或耳机)的输出装置。在一些实施例中，至少一个这样的显示装置和/或音频装置被包括在媒体输出组件415中。
在一些实施例中，计算装置400包括用于接收来自用户401的输入的输入装置420。输入装置420可以包括例如键盘、指向装置、鼠标、触控笔、触敏面板(例如，触摸板或触摸屏)、陀螺仪、加速计、位置检测器或音频输入装置。诸如触摸屏的单个组件可以担任输入装置420和媒体输出组件415的输出装置两者。
计算装置400还可以包括通信接口425，其可以被以通信的方式连接到一个或多个远程装置，诸如晶片测量装置102、晶片处理装置104和/或去除图形轮廓库110。通信接口425可以包括例如有线或无线网络适配器或者用于移动手机网络(例如，全球移动通信系统(GSM)、3G、4G或蓝牙)或其他移动数据网络(例如，微波存取全球互通(WIMAX))的无线数据收发器。
存储在存储器区域410中的为例如用于经由媒体输出组件415向用户401提供用户接口，以及可选地用于接收且处理来自输入装置420的输入的处理器可执行的指令。存储器区域410可以包括但不限于任何适于存储和/或检索处理器可执行的指令和/或数据的计算机操作硬件。存储器区域410可以包括诸如动态RAM(DRAM)或静态RAM(SRAM)的随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)以及非易失性RAM(NVRAM)。此外，存储器区域410可以包括多个诸如以廉价磁盘冗余阵列(RAID)配置的硬盘或固态盘的存储单元。存储器区域410可以包括存储区域网络(SAN)和/或附网存储(NAS)系统。在一些实施例中，存储器区域410包括被集成在计算装置400中的存储器。例如，计算装置400可以包括作为存储器区域410的一个或多个硬盘驱动。存储器区域410还可以包括在计算装置400外部并且可以被多个计算装置访问的存储器。上面的存储器类型仅为示例性的，由此不被限定为可用于处理器可执行的指令和/或数据的存储的存储器的类型。
再次参考图1-3，为了对输入的SOI结构108执行epi平滑工艺，SOI结构位于处理室302内的基座304上，其中裂开表面5(图1)面向上方以使得裂开表面5在epi平滑工艺中暴露于处理气体318。然后，使用加热元件322将反应器内的温度设定为期望处理温度。根据一些实施例，在约900℃至约1050℃之间的处理温度下进行epi平滑工艺。
接下来，初始化进入处理室302的处理气体的流动。根据一些实施例，在SOI结构被插入到反应器中之后紧接着初始化处理气体的流动。在这些实施例中，反应器的温度已经被设定在适合的温度，以便保证在期望的处理温度下进行蚀刻反应。
处理气体至少包括一种气态蚀刻剂。气态蚀刻剂可以为氯化氢气体(HCl)、氯气(Cl2)和氢气(H2)的混合物。处理气体还可以包括诸如H2的载体气体。在一个合适的实施例中，HCl用作气态蚀刻剂，H2用作用于蚀刻剂的载体气体。可以使用合适的控制器控制每个处理气体的绝对和相对流速，以便控制穿过裂开表面5的蚀刻速率的均匀性。
然后，进入CVD反应器300的气态蚀刻剂的流动持续一段时间。时间段的长度可以基于要从SOI结构1的裂开表面5去除的硅的量以及蚀刻硅的速度来确定。例如，如果蚀刻速率为以及要被去除的硅的量为/>然后将在初始化气态蚀刻剂的流动之后约300秒时停止进入CVD反应器300的气态蚀刻剂的流动。
在epi平滑工艺期间，基座304被以期望的旋转速度旋转以提供穿过SOI结构的裂开表面5的更均匀的蚀刻速率。根据一些实施例，基座被以约10转每分钟(RPM)至约40RPM之间的旋转速度旋转。
一旦完成epi平滑工艺，则从CVD反应器300移除SOI结构。被处理的结构116然后被进一步处理或用于器件制造。
epi平滑工艺根据去除图形轮廓导致材料被从硅层2去除。与特定的epi平滑工艺相关联的去除图形轮廓表示从硅层2的穿过硅层2的裂开表面5的不同位置处去除的材料的量。epi平滑工艺一般与特性去除图形轮廓相关联，其包括：凹去除图形轮廓，凸去除图形轮廓，其中硅层2的边缘和中心的蚀刻速率较高的“M”形轮廓，以及其中硅层2的边缘和中心的蚀刻速率较低的“W”形轮廓。epi平滑工艺可以具有依赖于例如其中进行epi平滑处理的反应器的其他特性去除图形轮廓。
图5-8是示出用于在不同的处理气体流速和不同的基座旋转速度下进行的epi平滑工艺的不同的特性去除图形轮廓的图。更具体地，每个图示出从四个不同SOI结构的顶部硅层去除的以及基于各个硅层的中心处的厚度归一化的硅的量。每个图示出作为到各个硅层的中心处的径向距离的函数的归一化的硅去除。在图5-8中示例出的图中的每一者示出关于以不同的基座旋转速度和相同的工艺气体流速处理的四个SOI结构的归一化的硅去除。由图5-8示出的图描绘的四个基座旋转速度为10RPM、20RPM、30RPM和40RPM。图5示出用于使用80标准升每分钟(sl/m)的处理气体流速处理的SOI结构的去除图形轮廓，图6示出用于使用100sl/m的处理气体流速处理的SOI结构的去除图形轮廓，图7示出用于使用120sl/m的处理气体流速处理的SOI结构的去除图形轮廓，以及图8示出用于使用140sl/m的处理气体流速处理的SOI结构的去除图形轮廓。
如图5-8所指示，用于处理SOI结构的工艺参数的变化导致不同的用于SOI结构的去除图形轮廓。在此描述的系统和方法有利于通过调整或“调谐”epi平滑工艺参数获得用于SOI结构的期望去除图形轮廓而提高SOI结构的厚度均匀性。在一些实施例中，例如，在此描述的系统和方法能够使epi平滑工艺的工艺参数被调整为获得与硅层2的预epi平滑工艺厚度轮廓互补的去除图形轮廓，以使得产生的(即，后epi平滑)硅层的厚度轮廓为基本上均匀的(例如，的晶片内厚度均匀性)。如在此更详细描述的，在此描述的系统和方法有利于确定要被应用到SOI结构的去除图形轮廓，以及确定要被用在epi平滑工艺中以获取期望去除图形轮廓的工艺参数组。
图9是用于处理图1示出的SOI结构1的示例性方法900的流程图。方法900一般包括：910确定用于SOI结构1的硅层2的期望去除图形轮廓；920基于期望去除图形轮廓确定用在epi平滑工艺中的工艺参数组；以及930通过使用所确定的工艺参数组对裂开表面5执行epi平滑工艺根据期望去除图形轮廓选择性地从硅层2去除材料。
在一些实施例中，910确定用于SOI结构1的硅层2的期望去除图形轮廓包括确定与硅层的初始厚度轮廓(即，预epi平滑厚度轮廓)互补的去除图形轮廓。参考图2，例如，输入的SOI结构108的初始厚度轮廓可以使用晶片处理系统100的晶片测量装置102确定。确定输入的SOI结构的初始厚度轮廓可以包括在沿着硅层的多个点处测量顶部硅层2(图1)的厚度。在一个特定的实施例中，在17个不同的点处测量硅层的厚度，包括硅层的中心处和离硅层的中心的四个不同的径向距离。然后，期望去除图形轮廓基于输入的SOI结构108的初始厚度轮廓而确定，以使得期望去除图形轮廓与输入的SOI结构108的初始厚度轮廓互补。
在其它实施例中，用于SOI结构1的硅层2的期望去除图形轮廓可以基于一个或多个具有对SOI结构的厚度均匀性已知的或可预测的效果的后epi平滑工艺，以使得最终的SOI结构具有基本上均匀的厚度。例如，确定期望去除图形轮廓，以使得产生的SOI结构的后epi平滑厚度轮廓与后epi平滑工艺的去除图形轮廓互补。由此，即使当在epi平滑工艺之后对SOI结构进行一个或更多工艺时，epi平滑工艺也可以用于准确地控制SOI结构的最终厚度均匀性。
920基于期望去除图形轮廓确定工艺参数组一般包括根据期望去除图形轮廓确定用于将导致从SOI结构1的硅层2去除材料的epi平滑工艺的工艺参数。影响穿过硅层2的去除速率的均匀性以及由此影响去除图形轮廓的工艺参数包括，例如但不限于，绝对和相对处理气体流速、基座旋转速度、其中处理SOI结构的处理室的清扫(purge)流速以及用于处理SOI结构的基座相对于SOI结构的高度。影响用于epi平滑工艺的去除图形轮廓的其他工艺参数包括在基座上的SOI结构相对于基座的旋转轴的相对位置，以及进行epi平滑工艺时的处理温度。由此，工艺参数组可以包括气态蚀刻剂(例如，HCl)流速、载体(例如，H2)流速、通过诸如图3的气体喷射流动路径320的多个气体喷射流动路径中的每一者的相对气体流速、基座旋转速度、SOI结构相对于基座的旋转轴的相对位置、处理温度、清扫流速以及基座相对于SOI结构的高度。
根据一些实施例，用于期望去除图形轮廓的工艺参数组通过试错法确定。具体地，使用不同的工艺参数组对测试晶片执行epi平滑工艺，直到在测试晶片中的一者上获得期望去除图形轮廓。可以基于本领域技术人员的常识和技能而改变工艺参数，或者可以使用诸如试验设计理论的系统方法改变工艺参数。所使用的测试晶片可以包括具有与输入的SOI结构108的硅层基本上相同的尺寸(即，厚度和直径)的硅晶片，或者测试晶片可以为与输入的SOI结构108基本上一致的SOI结构。在其他实施例中，920确定工艺参数组包括从存储在诸如去除图形轮廓库110的去除图形轮廓库中的多个预定工艺参数组中选择工艺参数组，其中每个预定工艺参数组与预定去除图形轮廓相关联(例如，参见图10)。
一旦确定关于期望去除图形轮廓的工艺参数组，则使用所确定的工艺参数组处理SOI结构。具体而言，930通过使用所确定的工艺参数组对裂开表面执行epi平滑工艺而根据期望去除图形轮廓来从硅层去除材料。epi平滑工艺可以在图3中的CVD反应器300中进行。
根据所确定的工艺参数组设定和/或控制在epi平滑工艺期间使用的工艺参数。由此，选择性地从SOI结构的硅层去除材料可以包括：控制气态蚀刻剂(例如，HCl)的流速，控制载体气体(例如，H2)的流速，控制通过多个气体喷射流动路径的相对气体流速，控制CVD反应器的处理室的清扫流速，控制基座旋转速度，将SOI结构放置在基座的关于基座的旋转轴的相对位置上，以及控制epi平滑工艺的处理温度。其中执行epi平滑工艺的CVD反应器的工艺参数和组件可以使用包括，例如但不限于，计算装置106(图2)的任何合适的控制器来控制。
图10是用于处理图1的SOI结构的示例性方法1000的流程图。方法1000一般包括：1010确定用于SOI结构1的硅层2的期望去除图形轮廓；1020从多个预定工艺参数组中选择工艺参数组，每个预定工艺参数组与预定去除图形轮廓相关联；以及1030通过使用所选择的工艺参数组对裂开表面5执行epi平滑工艺而根据期望去除图形轮廓选择性地从硅层2去除材料。
1010确定期望去除图形轮廓和1030选择性地从硅层去除材料的步骤可以以与如上参考图9所述的基本上相同的方式进行。
在一些实施例中，1020选择工艺参数组包括从包括多个诸如晶片处理系统100中的去除图形轮廓库110(两者都在图2中示出)的预定工艺参数组的库或数据库中选择工艺参数组。可以基于期望去除图形轮廓使用诸如计算装置106(图2)的合适的计算装置自动选择工艺参数组。例如，一旦1010确定期望去除图形轮廓，计算装置106则可以从去除图形轮廓库110中识别一个基本上与期望去除图形轮廓匹配的去除图形轮廓112。然后，计算装置106可以选择与去除图形轮廓112对应的工艺参数组114，并且将所选择的工艺参数组传送到用于执行epi平滑工艺的晶片处理装置104。工艺参数组可以被直接从去除图形轮廓库110传送到晶片处理装置104，或者工艺参数组可以经由计算装置106被传送到晶片处理装置104。
在一些实施例中，去除图形轮廓库110通过使用关于每个测试晶片的不同的工艺参数组对多个测试晶片执行epi平滑工艺而建立。具体而言，使用例如图2的晶片测量装置102测量每个测试晶片的预epi平滑厚度轮廓。然后，使用特定的工艺参数组对每个测试晶片执行epi平滑工艺。在epi平滑工艺之后测量每个测试晶片的后epi平滑厚度轮廓，并且基于测试晶片的预epi平滑厚度轮廓与后epi平滑厚度轮廓之差确定与用在测试晶片上的工艺参数组相关联的去除图形轮廓。然后，每个测试晶片的去除图形轮廓和所关联的工艺参数组被存储在去除图形轮廓库中，并且在去除图形轮廓库中彼此相关联。改变用在不同的测试晶片上的工艺参数以获得各种不同的去除图形轮廓。可以使用包括，例如但不限于，试验设计理论的任何合适的方法改变工艺参数。
图11是用于处理图1的SOI结构1的示例性方法110的流程图。方法1100一般包括：1110确定用于SOI结构1的硅层2的期望去除图形轮廓；1120选择与要在epi平滑工艺的第一部分期间使用的第一去除图形轮廓相关联的第一工艺参数组；1130选择与要在epi平滑工艺的第二部分期间使用的第二去除图形轮廓相关联的第二工艺参数组；以及1140通过使用用于epi平滑工艺的第一部分的第一工艺参数组和在epi平滑工艺的第二部分期间的第二工艺参数组对裂开表面5执行epi平滑工艺而根据期望去除图形轮廓选择性地从硅层2去除材料。
图11的方法1100特别适用于从其中选择工艺参数组的库(例如，图2的去除图形轮廓库110)不包括与期望去除图形轮廓基本上匹配的去除图形轮廓的情况。具体而言，在去除图形轮廓库不包括与期望去除图形轮廓基本上匹配的去除图形轮廓的情况下，图11的方法1100将两个或更多个预定工艺参数组结合到单个epi平滑工艺(也被称为“多组处理”的工艺)中，以便获取期望去除图形轮廓。
在一些实施例中，例如，1120选择第一工艺参数组和1130选择第二工艺参数组每一者都包括从多个预定工艺参数组中选择工艺参数组，其中每个预定工艺参数组与预定去除图形轮廓相关联。预定工艺参数组和去除图形轮廓可以被存储在例如诸如去除图形轮廓库110(图2)的库中。
第一和第二工艺参数组基于期望去除图形轮廓和与各个第一和第二工艺参数组相关联的每个预定去除图形轮廓而选择。在一些实施例中，选择第一和第二工艺参数组以使得所关联的去除图形轮廓给期望去除图形轮廓的划界。也就是说，选择第一和第二工艺参数组以使得与期望去除图形轮廓相关联的值落在与第一和第二工艺参数组所关联的去除图形轮廓相关联的值之间。作为示例性的例子，下面的表格示出由全局蚀刻速率(即，穿过SOI结构的裂开表面5的硅去除的平均速率)表示的预定工艺参数组和所关联的预定去除图形轮廓的列表。
示例性例子包括由参数组“0”和参数组“1”指定的两个预定工艺参数组。参数组和所关联的去除图形轮廓可以被存储在诸如去除图形轮廓库110(图2)的库或数据库中。在示例性例子中，每个工艺参数组包括H2流速、HCl流速以及基座旋转速度。应理解，在其他实施例中，工艺参数组可以包括除了H2流速、HCl流速以及基座旋转速度之外的工艺参数。
如果诸如输入的SOI结构108(图2)的输入的SOI结构具有的期望去除图形轮廓，则没有预定去除轮廓图形匹配期望去除图形轮廓。然而，可以使用预定去除图形轮廓和预定参数组获取期望去除图形轮廓。具体而言，可以将参数组“0”和参数组“1”结合到单个epi平滑工艺中，以便获取/>的期望去除图形轮廓。例如，参数组“0”被选择用于epi平滑工艺的第一部分，参数组“1”被选择用于epi平滑工艺的第二部分。然后，使用用于epi平滑工艺的第一部分的参数组“0”的工艺参数和用于epi平滑工艺的第二部分的参数组“1”的工艺参数进行epi平滑工艺。
用于在epi平滑工艺期间使用的每个工艺参数组的相对持续时间可以通过插入或推算已知工艺参数组和/或已知去除图形轮廓确定。例如，在示例性例子中，可以插入关于基座旋转速度的值，以便确定与的期望全局蚀刻速率对应的用于epi平滑工艺的平均基座旋转速度。在示例性例子中，将导致/>的全局蚀刻速率(global etchrate)(使用插入确定)的平均基座旋转速度为约30RPM。为了获取用于整个epi平滑工艺的30RPM的平均基座旋转速度以及近似为/>的全局蚀刻速率，使用参数组“0”持续epi平滑工艺的50％的持续时间以及使用参数组“1”持续epi平滑工艺的50％的持续时间来执行epi平滑工艺。
在其他的实施例中，可以通过插入和/或推算已知工艺参数组和/或去除图形轮廓的值确定关于期望去除图形轮廓的单个工艺参数组。也就是说，要被用于整个epi平滑工艺的持续时间的单个工艺参数组可以通过插入和/或推算已知工艺参数组和/或去除图形轮廓的值而确定。在另外的其他的实施例中，诸如被存储在去除图形轮廓库110中的去除图形轮廓112和工艺参数组114(全部在图2中示出)的已知工艺参数组和/或去除图形轮廓可以被用于创建工艺“响应表面”，其中工艺参数组以及它们的产生的去除图形轮廓通过最小二乘法或其他标准数学方法被简化(reduce)至它们的函数关系。然而，通常地，用于epi平滑工艺的工艺参数显示与来自SOI结构的硅的去除速率的非线性关系。由此，使用由插入、推算或其他数学方法确定的用于epi平滑工艺的单个工艺参数组可能导致去除图形轮廓显著不同于期望去除图形轮廓。图11的方法1100通过将两个或更多个预定工艺参数组结合到单个epi平滑工艺中来克服与非线性工艺参数响应相关联的这些问题。
方法1100还可以包括使用新的去除图形轮廓和所关联的工艺参数组更新去除图形轮廓库。在一些实施例中，例如，方法1100包括使用多个预定工艺参数组确定关于SOI结构的硅层的所产生的或实际去除图形轮廓，以及将实际去除图形轮廓和所关联的多组工艺参数组存储在去除图形轮廓库中，再次参考上面的示例性例子，下面的表格列出由参数组“0/1”指定的新的多组工艺参数组，以及使用该工艺参数组获取的所产生的去除图形轮廓。在示例性例子中，使用参数组“0/1”获取的去除图形轮廓为
上面表格中提供的工艺参数组和去除图形轮廓仅为示例性的目的且非限制性的。应理解，工艺参数组可以包括除了H2流速、HCl流速以及基座旋转速度之外的工艺参数，并且去除图形轮廓可以包括除了全局蚀刻速率之外的信息。
图12是用于处理图1的SOI结构1的示例性方法1200。方法1100一般包括：1210确定用于SOI结构1的硅层2的期望去除图形轮廓；1220从多个预定工艺参数组中选择工艺参数组，每个预定工艺参数组与预定去除图形轮廓相关联；1230通过使用所选择的工艺参数组对裂开表面5执行epi平滑工艺而选择性地从硅层2去除材料；1240将SOI结构1的实际去除图形轮廓与跟所选择的工艺参数组相关联的预定去除图形轮廓进行比较，以确定实际去除图形轮廓与预定去除图形轮廓之差；以及1250如果实际去除图形轮廓与预定去除图形轮廓之差超过阈值限制，则更新与epi平滑工艺期间使用的所选择的工艺参数组相关联的预定去除图形轮廓。
图12的方法1200具体适用于诸如图2的其中存储有预定工艺参数组和预定去除图形轮廓的去除图形轮廓库110的去除图形轮廓库。具体而言，用于处理SOI结构的晶片处理装置的条件可以随着时间而改变或“漂移”，导致在相同的工艺参数组下处理的SOI结构的不同的去除图形轮廓。例如，用于对CVD反应器300进行加热的加热元件322(在图3中示出)可能随着加热元件322老化而使热在CVD反应器300内分布不同。结果，使用预定工艺参数组中的一者处理的SOI结构的实际去除图形轮廓可能与预期去除图形轮廓(即，与用于处理SOI结构的预定工艺参数组相关联的预定去除图形轮廓)不同。图12的方法1200有利于最小化CVD反应器对关于使用epi平滑工艺处理的SOI结构的晶片到晶片和晶片内厚度均匀性的影响。
1210确定期望去除图形轮廓、1220选择工艺参数组以及1230选择性地从硅层2去除材料的步骤可以以与如上参考图9和10所述的基本上相同的方式进行。
1240将SOI结构1的实际去除图形轮廓与预定去除图形轮廓包括确定SOI结构1的实际去除图形轮廓进行比较。SOI结构1的实际去除图形轮廓例如可以通过测量SOI结构(具体地，SOI结构中的硅层2)的预epi平滑厚度轮廓、测量SOI结构的后epi平滑厚度轮廓以及从预epi平滑厚度轮廓减去后epi平滑厚度轮廓而确定。可以使用，包括但不限于，上面参考图2描述的晶片测量装置102测量预和后外延厚度轮廓。
在一些实施例中，1240将实际去除图形轮廓与预定去除图形轮廓进行比较包括将与实际去除图形轮廓和预定去除图形轮廓中的每一者相关联的硅去除值进行比较。在一个实施例中，例如，每个去除图形轮廓包括多个硅去除值，其中每个硅去除值表示硅层上的具体位置处的硅去除的实际或预期量(例如，埃)。来自实际去除图形轮廓和预定去除图形轮廓的相应的硅去除值(即，与硅层上的相同位置相关联的硅去除值)可以彼此相减，以便将实际去除图形轮廓与预定去除图形轮廓进行比较。1240将实际去除图形轮廓与预定去除图形轮廓进行比较可以使用诸如上面参考图2描述的计算装置106的计算装置执行。
除了1240将实际去除图形轮廓与预定去除图形轮廓进行比较之外，或者作为1240将实际去除图形轮廓与预定去除图形轮廓进行比较的替代，方法1200还可以包括将SOI结构的实际厚度轮廓与SOI结构的预期厚度轮廓进行比较。
1250更新预定去除图形轮廓可以包括使用例如计算装置106(图2)人工更新去除图形轮廓或自动更新去除图形轮廓。在一些实施例中，例如，用户可以人工比较用于SOI结构的实际与预期去除图形轮廓(或实际与预期厚度轮廓)，并且在实际与预期去除图形轮廓之差超过阈值限制的情况下，更新预定去除图形轮廓。可以通过修改预定去除图形轮廓或者通过用实际去除图形轮廓替代预定去除图形轮廓来更新预定去除图形轮廓。
在其他实施例中，诸如计算装置106(图2)的计算装置自动比较用于SOI结构的实际与预期去除图形轮廓(或实际与预期厚度轮廓)，并且如果实际与预期去除图形轮廓之差超过阈值限制，则向用户输出指示实际去除图形轮廓与预期去除图形轮廓之差超过阈值极限的通知或警告(例如，音频或可视通知)。然后，用户可以评价SOI结构和/或用于处理SOI结构的晶片处理装置的处理历史，以便判定晶片处理装置是否需要维护和/或是否应该更新预定去除图形轮廓。在另外的其它实施例中，如果实际与预期去除图形轮廓之差超过阈值限制，则诸如计算装置106(图2)的计算装置自动更新预定去除图形轮廓。
在预定去除图形轮廓被存储在诸如去除图形轮廓库(图2)的库的情况下，1250更新预定去除图形轮廓可以包括修改或替代与用于处理SOI结构的工艺参数组相关联的去除图形轮廓。在一个实施例中，例如，1250更新预定去除图形轮廓包括(例如，通过将实际去除图形轮廓存储在去除图形轮廓库中)用实际去除图形轮廓替代预定去除图形轮廓。在其它实施例中，1250更新预定去除图形轮廓包括通过使用例如与预定去除图形轮廓相关联的工艺参数组对测试晶片进行一次或多次epi平滑工艺而确定新的去除图形轮廓。
用于判定是否应该更新预定去除图形轮廓的阈值极限可以为能够如在此描述的进行方法1200的任何合适的阈值。在一些实施例中，阈值限制可以为实际与预期去除图形轮廓的硅去除值之间的最大差。
在此描述的系统和方法有利于其中半导体器件层(例如，顶部硅层)具有高度均匀的厚度轮廓的诸如SOI结构的半导体结构的生产。具体而言，在此描述的系统和方法有利于确定要被施加至器件层(例如，SOI结构的顶部硅层)去除图形轮廓以获取高度均匀的厚度轮廓，以及有利于确定要被用在epi平滑工艺中的工艺参数组以获得期望去除图形轮廓。在一些实施例中，例如，去除图形轮廓被用于通过识别基本上匹配期望去除图像轮廓的预定去除图形轮廓以及选择与预定去除图形轮廓相关联的预定工艺参数组来确定用在epi平滑工艺中的工艺参数组。利用预定去除图形轮廓和所关联的工艺参数组使单独的半导体结构的目标处理成为可能，同时减少或消除与使用测试晶片确定用于每个单独的半导体结构的工艺参数相关联的浪费。
此外，在此描述的系统和方法即使在对半导体结构进行一次或多次后epi平滑工艺时，也使要基于半导体结构的预epi平滑厚度轮廓和/或基于对半导体结构的厚度均匀性具有已知或可预测的效果的后epi平滑工艺而选择的期望去除图形轮廓成为可能，以使得最终的半导体结构具有基本上均匀的厚度轮廓。
另外，在一些实施例中，每一个都与已知去除图形轮廓相关联的两个或更多个工艺参数组被结合到单个epi平滑工艺中，以便获取不同于已知去除图形轮廓的预期去除图形轮廓。与使用借助数学方法或模型(例如，通过插入)确定的单个工艺参数组相比，在单个epi平滑工艺中使用多个工艺参数组，或者使用多组处理通常提供更可预测的且更准确的去除图形轮廓。
此外，在此描述的系统和方法有利于通过在检测到实际与预期去除图形轮廓之间的差异时更新预定去除图形轮廓而最小化CVD反应器漂移对半导体结构的厚度均匀性的影响。另外，在一些实施例中，在此描述的系统和方法有利于预测或估计诸如CVD反应器的用于处理半导体结构的设备何时需要维护，从而有利于管理整个半导体制造过程。
术语处理器在本文中使用时指中央处理器、微处理器、微控制器、简化指令集电路(RISC)、专用集成电路(ASIC)、逻辑电路及能够执行本文中所述功能的任何其它电路或处理器。
如本文所使用的，术语“软件”和“固件”可交换，并且包括由处理器执行的被存储在存储器中的任何计算机程序，该存储器包括RAM存储器、ROM存储器、EPROM存储器、EEPROM存储器和非易失性RAM(NVRAM)存储器。上述存储器类型仅为示例性的，并且因此不作为对可用于存储计算机程序的存储的存储器的类型的限制。
正如基于上述说明书将意识到的一样，本公开的上述实施例可使用计算机编程或工程技术实现，包括计算机软件、固件、硬件或其任何组合或子集。具有计算机可读和/或计算机可执行的指令的任何此类型的结果程序可在一个或多个计算机可读介质内实施或提供，由此根据本公开的所述实施例做出计算机程序产品，即制品。这些计算机程序(也被称为程序、软件、软件应用或代码)包括用于可编程处理器的机器指令，并可在高级程序和/或面向对象编程语言、和/或集成/机器语言上实现。如在这里所使用的，术语“机器可读介质”、“计算机可读介质”和“计算机可读媒体”涉及用于将机器指令和/或数据提供给可编程处理器的任何计算机程序产品、装置和/或设备(例如，磁盘、光盘、存储器、可编程逻辑设备(PLD))，包括接收机器指令作为机器可读信号的机器可读介质。然而，“机器可读介质”、“计算机可读介质”和“计算机可读媒体”不包括瞬时信号(即，它们是“非瞬时的”)。术语“机器可读信号”指用于向可编程处理器提供机器指令和/或数据的任何信号。
本书面描述使用示例来公开包括最佳模式的本发明，以及还使本领域技术人员能实践本发明，包括制作和使用任何装置或系统以及执行任何包含的方法。本发明可取得专利的范围由权利要求确定，且可包括本领域技术人员想到的其它示例。如果此类其它示例具有与权利要求字面语言无不同的结构要素，或者如果它们包括与权利要求字面语言无实质不同的等效结构要素，则它们在权利要求的范围之内。
当介绍本发明或其实施例的要素时，冠词“一”、“一个”、“该”和“所述”旨在表示存在一个或多个要素。术语“包括”、“包含”和“具有”旨在非包容性的，且意味着可以存在除了所列出的要素之外的其它要素。
由于在不脱离本发明的范围的情况下，可以对上述结构作出各种改变，以上描述中所包含的和附图中所示出的所有内容都旨在被解释为示例性的而非限制性的。

Claims (10)

1.一种用于处理半导体结构的系统，所述半导体结构包括限定所述半导体结构的外表面的半导体器件层，所述系统包括：
被配置为测量所述器件层的厚度轮廓的晶片测量装置；
晶片处理装置；
被以通信的方式连接到所述厚度测量装置的计算装置，所述计算装置被配置为：
基于所述器件层的所述厚度轮廓确定所述半导体结构的所述器件层的期望去除图形轮廓；以及
基于所述期望去除图形轮廓确定用在气态蚀刻剂外延平滑工艺中的工艺参数组；以及
被以通信的方式连接到所述计算装置的去除图形轮廓库，所述去除图形轮廓库包括多个预定去除图形轮廓和多个预定工艺参数组，每个预定去除图形轮廓与所述预定工艺参数组中的一者相关联；
其中，所述计算装置通过基于所述期望去除图形轮廓从多个预定工艺参数组中选择所述工艺参数组来确定所述工艺参数组；以及
其中，所述晶片处理装置被配置为通过使用所述确定的工艺参数组对所述外表面执行气态蚀刻剂外延平滑工艺而根据所述去除图形轮廓选择性地从所述器件层去除材料。
2.根据权利要求1所述的系统，其中，所述晶片处理装置包括被以流体连通的方式连接到气态蚀刻剂源的气体喷射端口，其中，所述确定的工艺参数组包括气态蚀刻剂流速，所述晶片处理装置被配置为根据所述确定的工艺参数组控制所述气态蚀刻剂的流速以选择性地从所述器件层去除材料。
3.根据权利要求2所述的系统，其中，所述晶片处理装置被以流体的方式连接到氢气源，其中，所述确定的工艺参数组进一步包括氢气流速，所述晶片处理装置进一步被配置为根据所述确定的工艺参数组控制所述氢气的流速以选择性地从所述器件层去除材料。
4.根据权利要求3所述的系统，其中，所述气态蚀刻剂为氯化氢。
5.根据权利要求1所述的系统，其中，所述晶片处理装置包括可旋转的基座，所述确定的工艺参数组包括基座旋转速度，其中，所述晶片处理装置被配置为根据所述确定的工艺参数组控制所述基座的旋转速度。
6.根据权利要求1所述的系统，其中，所述晶片处理装置包括限定多个气体喷射流动路径的气体歧管，所述晶片处理装置被配置为根据所述确定的工艺参数组控制通过所述气体喷射流动路径中的每一者的相对气体流速。
7.根据权利要求1所述的系统，其中，所述计算装置被配置为：
将所述半导体结构的实际去除图形轮廓与跟所述外延平滑工艺期间使用的所述选择的工艺参数组相关联的所述预定去除图形轮廓进行比较，以确定所述实际去除图形轮廓与所述预定去除图形轮廓之差；以及
如果所述实际去除图形轮廓与所述预定去除图形轮廓之差超过阈值极限，则发起更新事件。
8.根据权利要求7所述的系统，其中，所述计算装置被配置为通过输出指示所述实际去除图形轮廓与所述预定去除图形轮廓之差超过所述阈值极限的通知而发起更新事件。
9.根据权利要求7所述的系统，其中，所述计算装置被配置为通过将所述实际去除图形轮廓存储在所述去除图形轮廓库中而更新所述去除图形轮廓库，以使得所述实际去除图形轮廓与所述选择的工艺参数组相关联。
10.根据权利要求1所述的系统，其中，所述计算装置被配置为：
从所述多个预定工艺参数组中选择用在所述外延平滑工艺的第一部分期间的第一工艺参数组；以及
从所述多个预定工艺参数组中选择用在所述外延平滑工艺的第二部分期间的第二工艺参数组；
其中，所述晶片处理装置被配置为使用用于所述外延平滑工艺的所述第一部分的所述第一工艺参数组和用于所述外延平滑工艺的所述第二部分的所述第二工艺参数组对所述外表面执行所述外延平滑工艺。
CN202011318052.5A 2014-12-19 2015-12-18 用于对半导体结构执行外延平滑工艺的系统和方法 Active CN112420509B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011318052.5A CN112420509B (zh) 2014-12-19 2015-12-18 用于对半导体结构执行外延平滑工艺的系统和方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462094466P 2014-12-19 2014-12-19
US62/094,466 2014-12-19
PCT/US2015/066617 WO2016100792A1 (en) 2014-12-19 2015-12-18 Systems and methods for performing epitaxial smoothing processes on semiconductor structures
CN201580076594.7A CN107251202B (zh) 2014-12-19 2015-12-18 用于对半导体结构执行外延平滑工艺的系统和方法
CN202011318052.5A CN112420509B (zh) 2014-12-19 2015-12-18 用于对半导体结构执行外延平滑工艺的系统和方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201580076594.7A Division CN107251202B (zh) 2014-12-19 2015-12-18 用于对半导体结构执行外延平滑工艺的系统和方法

Publications (2)

Publication Number Publication Date
CN112420509A CN112420509A (zh) 2021-02-26
CN112420509B true CN112420509B (zh) 2024-03-19

Family

ID=55077671

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011318052.5A Active CN112420509B (zh) 2014-12-19 2015-12-18 用于对半导体结构执行外延平滑工艺的系统和方法
CN201580076594.7A Active CN107251202B (zh) 2014-12-19 2015-12-18 用于对半导体结构执行外延平滑工艺的系统和方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201580076594.7A Active CN107251202B (zh) 2014-12-19 2015-12-18 用于对半导体结构执行外延平滑工艺的系统和方法

Country Status (5)

Country Link
US (2) US10332781B2 (zh)
EP (1) EP3234987B1 (zh)
JP (2) JP6692357B2 (zh)
CN (2) CN112420509B (zh)
WO (1) WO2016100792A1 (zh)

Families Citing this family (211)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
EP3234987B1 (en) * 2014-12-19 2020-09-23 GlobalWafers Co., Ltd. Systems and methods for performing epitaxial smoothing processes on semiconductor structures
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
CN111344522B (zh) 2017-11-27 2022-04-12 阿斯莫Ip控股公司 包括洁净迷你环境的装置
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
EP3737779A1 (en) 2018-02-14 2020-11-18 ASM IP Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
TW202344708A (zh) 2018-05-08 2023-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
US11492703B2 (en) 2018-06-27 2022-11-08 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) * 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
JP7004221B2 (ja) * 2018-11-16 2022-01-21 信越半導体株式会社 シリコンウェーハのエッチング方法、エッチング装置及び不純物分析方法
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11255562B2 (en) 2020-01-06 2022-02-22 Lennox Industries Inc. HVAC control during demand response event
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
US11898243B2 (en) 2020-04-24 2024-02-13 Asm Ip Holding B.V. Method of forming vanadium nitride-containing layer
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254830A (en) * 1991-05-07 1993-10-19 Hughes Aircraft Company System for removing material from semiconductor wafers using a contained plasma
US5621652A (en) * 1995-03-21 1997-04-15 Vlsi Technology, Inc. System and method for verifying process models in integrated circuit process simulators
US6301009B1 (en) * 1997-12-01 2001-10-09 Zygo Corporation In-situ metrology system and method
US6540591B1 (en) * 2001-04-18 2003-04-01 Alexander J. Pasadyn Method and apparatus for post-polish thickness and uniformity control

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291415A (en) * 1991-12-13 1994-03-01 Hughes Aircraft Company Method to determine tool paths for thinning and correcting errors in thickness profiles of films
EP0547677A3 (en) * 1991-12-17 1996-10-16 Philips Nv Use of vapor-phase etching in fabrication of semiconductor-on-insulator structure
JP2000036488A (ja) * 1998-07-21 2000-02-02 Speedfam-Ipec Co Ltd ウエハ平坦化方法及びそのシステム
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
WO2002005315A2 (en) * 2000-07-10 2002-01-17 Epion Corporation System and method for improving thin films by gas cluster ion be am processing
JP2004031715A (ja) * 2002-06-27 2004-01-29 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US20040060899A1 (en) * 2002-10-01 2004-04-01 Applied Materials, Inc. Apparatuses and methods for treating a silicon film
JP2008098528A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 半導体装置の製造方法
JP5415676B2 (ja) * 2007-05-30 2014-02-12 信越化学工業株式会社 Ｓｏｉウェーハの製造方法
JP5466410B2 (ja) * 2008-02-14 2014-04-09 信越化学工業株式会社 Ｓｏｉ基板の表面処理方法
CN102292810A (zh) * 2008-11-26 2011-12-21 Memc电子材料有限公司 用于处理绝缘体上硅结构的方法
US9018024B2 (en) * 2009-10-22 2015-04-28 International Business Machines Corporation Creating extremely thin semiconductor-on-insulator (ETSOI) having substantially uniform thickness
US8080464B2 (en) * 2009-12-29 2011-12-20 MEMC Electronics Materials, Inc, Methods for processing silicon on insulator wafers
JP5514162B2 (ja) * 2011-07-22 2014-06-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
FR2987935B1 (fr) * 2012-03-12 2016-07-22 Soitec Silicon On Insulator Procede d'amincissement de la couche active de silicium d'un substrat du type "silicium sur isolant" (soi).
EP3234987B1 (en) * 2014-12-19 2020-09-23 GlobalWafers Co., Ltd. Systems and methods for performing epitaxial smoothing processes on semiconductor structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254830A (en) * 1991-05-07 1993-10-19 Hughes Aircraft Company System for removing material from semiconductor wafers using a contained plasma
US5621652A (en) * 1995-03-21 1997-04-15 Vlsi Technology, Inc. System and method for verifying process models in integrated circuit process simulators
US6301009B1 (en) * 1997-12-01 2001-10-09 Zygo Corporation In-situ metrology system and method
US6540591B1 (en) * 2001-04-18 2003-04-01 Alexander J. Pasadyn Method and apparatus for post-polish thickness and uniformity control

Also Published As

Publication number Publication date
US10832938B2 (en) 2020-11-10
US10332781B2 (en) 2019-06-25
JP2018504777A (ja) 2018-02-15
US20190279895A1 (en) 2019-09-12
JP2020123737A (ja) 2020-08-13
WO2016100792A1 (en) 2016-06-23
CN107251202B (zh) 2020-12-11
CN107251202A (zh) 2017-10-13
EP3234987B1 (en) 2020-09-23
EP3234987A1 (en) 2017-10-25
JP6692357B2 (ja) 2020-05-13
JP6977100B2 (ja) 2021-12-08
US20180277423A1 (en) 2018-09-27
CN112420509A (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
CN112420509B (zh) 用于对半导体结构执行外延平滑工艺的系统和方法
US10707061B2 (en) Systems and methods for internal surface conditioning in plasma processing equipment
US7738983B2 (en) Method of optimizing process recipe of substrate processing system
US9147556B2 (en) Plasma processing method and plasma processing apparatus
US10777386B2 (en) Methods for controlling plasma glow discharge in a plasma chamber
JP2018032721A (ja) プラズマ処理装置のメンテナンス方法
KR102259162B1 (ko) Soi 웨이퍼의 제조방법
JP2019507027A (ja) ポリッシング測定装置およびその研磨時間の制御方法、ならびにそれを含んだポリッシング制御システム
WO2019168733A1 (en) Method monitoring chamber drift
JP4574300B2 (ja) エッチング方法およびコンピュータ記憶媒体
TW201935543A (zh) 晶圓加工方法
JP4684650B2 (ja) 薄層を形成する方法、犠牲酸化によって厚みを補正するステップを含む方法、及び関連する機械
EP2549224B1 (en) Methods for improving integrated photonic device uniformity
CN110034018A (zh) 半导体晶片的制造方法
CN106024621B (zh) 用于制造具有均匀厚度的掩埋介电层的结构的工艺
TWI682427B (zh) 用以等向性蝕刻緊密空間中的矽之無殘留物的系統及方法
US10599043B2 (en) Critical methodology in vacuum chambers to determine gap and leveling between wafer and hardware components
JP5557387B2 (ja) 研磨装置及び研磨方法
JP2007150070A (ja) 半導体ウエーハのプラズマエッチング方法
US20160244892A1 (en) Method for Crystallizing Group IV Semiconductor, and Film Forming Apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant