JP2020123737A - 半導体構造上にエピタキシャルスムージング加工を実行するためのシステムおよび方法 - Google Patents

半導体構造上にエピタキシャルスムージング加工を実行するためのシステムおよび方法 Download PDF

Info

Publication number
JP2020123737A
JP2020123737A JP2020072339A JP2020072339A JP2020123737A JP 2020123737 A JP2020123737 A JP 2020123737A JP 2020072339 A JP2020072339 A JP 2020072339A JP 2020072339 A JP2020072339 A JP 2020072339A JP 2020123737 A JP2020123737 A JP 2020123737A
Authority
JP
Japan
Prior art keywords
map profile
removal map
parameter set
processing
processing parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020072339A
Other languages
English (en)
Other versions
JP6977100B2 (ja
Inventor
チャールズ・ロバート・ロッツ
Robert Lottes Charles
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Publication of JP2020123737A publication Critical patent/JP2020123737A/ja
Application granted granted Critical
Publication of JP6977100B2 publication Critical patent/JP6977100B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】半導体構造を加工するためのシステムおよび方法を提供する。【解決手段】シリコン・オン・インシュレータ構造を加工する方法は、半導体構造のデバイス層についての所望の除去マッププロファイルを決定するステップと、所望の除去マッププロファイルに基づいてエピタキシャルスムージング加工の中で使用するための加工パラメータセットを決定するステップと、デバイス層の外面上にエピタキシャルスムージング加工を実行することによってデバイス層から材料を選択的に除去するステップと、を含む。【選択図】図９

Description

関連出願の相互参照
この出願は、２０１４年１２月９日に出願された米国仮出願第６２／０９４，４６６の優先権を主張し、その開示全体が参照により本明細書に組み込まれる。
本開示の分野は、一般的に、半導体構造を加工するためのシステムおよび方法に関し、特に、シリコン・オン・インシュレータ構造上でエピタキシャルスムージング加工を実行するためのシステムおよび方法に関する。
半導体ウエハは、一般的に、単結晶インゴット（例えば、シリコンインゴット）から製造され、次に、スライスされて個々のウエハになる。いくつかの適用では、多層構造（一般的に、多層構造または単にウエハと呼ばれることもある）が使用されてもよい。多層構造の一般的な形態は、半導体・オン・インシュレータ構造であり、そのうちの最も一般的なものの１つは、シリコン・オン・インシュレータ（ＳＯＩ）ウエハである。ＳＯＩウエハは、典型的には、誘電体層（すなわち絶縁層）の上にシリコンの薄層を含む。これは順に基板（すなわちハンドルウエハ）の上に配置される。典型的には、基板またはハンドルウエハは、シリコンである。
ＳＯＩウエハを製造する例示的なプロセスは、ドナーウエハの研磨された表面上に酸化物の層を堆積させることを含む。粒子（例えば、水素原子または水素原子とヘリウム原子の組合せ）は、ドナーウエハの表面下の特定の深さに注入される。注入された粒子は、注入された特定の深さでドナーウエハ中に劈開面を形成する。ドナーウエハの表面を洗浄して、注入プロセス中にウエハ上に堆積した有機化合物を除去する。
次に、ドナーウエハの表面はハンドルウエハに接合され、親水性接合プロセスにより接合ウエハを形成する。いくつかのプロセスでは、ドナーウエハとハンドルウエハは、例えば酸素と窒素を含むプラズマにウエハ面を暴露することによって共に接合される。プラズマへの暴露は、しばしば表面活性化と呼ばれるプロセスの中で表面の構造を変化させる。次に、ウエハは、共に押圧され、その間に接合が形成される。その後、ドナーウエハは、接合されたウエハから劈開面に沿って分離され（すなわち、劈開され）、ＳＯＩウエハが形成される。
得られたＳＯＩウエハは、酸化物層およびハンドルウエハの上に配置されたシリコンの薄層（劈開後に残るドナーウエハの一部）を含む。シリコン薄層の劈開面は、最終用途には適さない粗い面を有する。表面への損傷は、粒子注入の結果であり、結果として生じるシリコンの結晶構造内の転位である。したがって、劈開面を平滑にするために追加の加工が必要である。
シリコンの表面層（すなわち、劈開面）を平滑化するとともに薄くするために使用される公知の方法は、アニールと、化学機械研磨と、高温ガスエッチング（すなわち、エピタキシャルスムージングまたは「エピ・スムージング」）と、劈開面上への犠牲酸化物層の形成と、の組合せを含む。これらのスムージング加工は、一般的に、各ＳＯＩウエハと同一の加工パラメータを使用して実行される。すなわち、現在のスムージング加工の加工条件は、一般的に、同一のバッチ内のＳＯＩウエハ間では調整されない。
ＳＯＩウエハの現在の製造プロセスは、ほとんどの用途において、上部シリコン層の満足な厚さの均一性を提供している。しかしながら、現在のスムージング加工は、極薄ＳＯＩ（ＥＴＳＯＩ）用途または完全空乏トランジスタゲートを必要とする用途などの特定の用途に対しては、最適ではない厚さの均一性しか提供できないが、それはなぜなら、そのような用途のための厚さの均一性の必要条件が、時にはより厳しいものであるからである。例えば、部分的に空乏化したＳＯＩ（ＰＤＳＯＩ）用途の産業仕様は、３０オングストローム（Å）以上の最上層の厚さ均一性を許容するが、完全空乏型ＳＯＩ（ＦＤＳＯＩ）用途では、１０Å以下の最上層の厚さ均一性が必要である。したがって、向上した厚さ均一性を有するシリコン層を有するＳＯＩウエハの製造を可能にするＳＯＩウエハ加工のシステムおよび方法の必要性が存在する。
この背景技術のセクションは、以下に説明および／または請求される本開示の様々な態様に関連し得る技術の様々な態様を読者に紹介することを意図するものである。この議論は、背景情報を読者に提供し、本開示の様々な態様のより良好な理解を容易にするのに役立つと考えられる。したがって、これらの説明は、この観点から読まれるべきであり、従来技術の承認として読まれるべきではないことが理解されなければならない。
一態様では、シリコン・オン・インシュレータ（ＳＯＩ）構造を加工する方法が提供される。ＳＯＩ構造は、ハンドルウエハと、シリコン層と、ハンドルウエハとシリコン層との間の誘電体層と、を含む。シリコン層は、ＳＯＩ構造の外面を形成する劈開面を有する。この方法は、シリコン・オン・インシュレータ構造のシリコン層についての所望の除去マッププロファイル（removal map profile）を決定するステップと、所望の除去マッププロファイルに基づいてエピタキシャルスムージング加工の中で使用するための加工パラメータセットを決定するステップと、決定された加工パラメータセットを使用して劈開面上にエピタキシャルスムージング加工を実行することによって、除去マッププロファイルに従ってシリコン層から材料を選択的に除去するステップと、を含む。
別の態様では、シリコン・オン・インシュレータ（ＳＯＩ）構造を加工するためのシステムが提供される。ＳＯＩ構造は、ハンドルウエハと、シリコン層と、ハンドルウエハとシリコン層との間の誘電体層と、を含む。シリコン層は、構造の外面を形成する劈開面を有する。このシステムは、シリコン層の厚さプロファイルを測定するように構成されたウエハ測定装置と、ウエハ加工装置と、厚さ測定装置に通信可能に接続された演算装置と、を含む。演算装置は、シリコン層の厚さプロファイルに基づいて、ＳＯＩ構造のシリコン層についての所望の除去マッププロファイルを決定し、所望の除去マッププロファイルに基づいて、エピタキシャルスムージング加工の中で使用するための加工パラメータセットを決定するように構成されている。ウエハ加工装置は、決定された加工パラメータセットを使用して劈開面上にエピタキシャルスムージング加工を実行することによって、除去マッププロファイルに従ってシリコン層から材料を選択的に除去するように構成されている。
上述の態様に関連して示された特徴の様々な改良が存在する。更なる特徴も上述の態様に組み込まれ得る。これらの改良および追加的な機能は、個別にまたは任意に組み合わされて存在する。例えば、示されている具体例のいずれかに関して以下に説明される様々な特徴は、単独で、または任意に組み合わされて、上記の態様のいずれかに組み込まれ得る。
シリコン・オン・インシュレータ（ＳＯＩ）構造の形態で示された例示的な半導体構造の断面図である。 ウエハ加工装置と演算装置とを含むウエハ加工システムの概略図である。 化学気相堆積（ＣＶＤ）リアクタの形態で示されている、図２のウエハ加工システムと共に使用するのに適した例示的なウエハ加工装置の断面図である。 図１のウエハ加工システムと共に使用するのに適した例示的な演算装置のブロック図である。 ＳＯＩ構造のシリコン層の特徴的な除去マッププロファイルを示すグラフである。 ＳＯＩ構造のシリコン層の特徴的な除去マッププロファイルを示すグラフである。 ＳＯＩ構造のシリコン層の特徴的な除去マッププロファイルを示すグラフである。 ＳＯＩ構造のシリコン層の特徴的な除去マッププロファイルを示すグラフである。 図１のＳＯＩ構造を加工するための例示的な方法のフローチャートである。 図１のＳＯＩ構造を加工するための別の例示的な方法のフローチャートである。 図１のＳＯＩ構造を加工するための別の例示的な方法のフローチャートである。 図１のＳＯＩ構造を加工するための別の例示的な方法のフローチャートである。
対応する参照符号は、図面のいくつかを通して対応する部分を示す。
図１を参照すると、本開示の具体例の中で使用するのに適した半導体層構造の全体が１で示されている。構造１は、半導体層２と、誘電体層３（絶縁層とも呼ばれる）と、基板４と、を含む。構造の半導体層２は、一般的に、その上または中にマイクロ電子デバイスが形成される部分である。本開示で利用される１つの典型的な半導体層２（デバイス層とも呼ばれる）は、シリコンである。例示的な具体例では、構造１は、シリコン半導体層２を有するシリコン・オン・インシュレータ（ＳＯＩ）構造であり、したがって、半導体構造１は、本明細書では交換可能にＳＯＩ構造と呼ばれるが、本開示の態様は、ＳＯＩ構造以外の半導体構造と共に使用するのにも適している。さらに、半導体層２は、本開示においてシリコン層として説明される一方で、半導体層２は、例えば、限定的ではないが、シリコン、ゲルマニウム、砒化ガリウム、窒化アルミニウム、シリコンゲルマニウム、窒化ガリウム、およびこれらの組合せを含む他の半導体層または複数の層を含んでもよい。
基板４（ハンドルウエハとも呼ばれる）は、例えば、限定的ではないが、シリコン、ゲルマニウム、砒化ガリウム、窒化アルミニウム、シリコンゲルマニウム、窒化ガリウム、サファイア、およびそれらの組合せを含む層構造を形成するのに適した材料であってもよい。
誘電体層３（絶縁層とも呼ばれる）は、半導体層２とハンドルウエハ４との間に配置される。誘電体層３は、例えば、限定的ではないが、ＳｉＯ２、Ｓｉ３Ｎ４、酸化アルミニウム、酸化マグネシウム、およびそれらの組合せを含む半導体・オン・インシュレータ構造に使用するのに適した電気絶縁材料であってもよい。典型的には、ＳＯＩ構造は、絶縁層を含み、例えばその絶縁層は一部または全体がＳｉＯ２である。
ＳＯＩ構造１の層は、酸化および／または表面活性化を含む当技術分野で一般的に知られている適切な手段を用いて接合されてもよい。例えば、いくつかの具体例では、ＳＯＩ構造は、接合の前のドナーウエハ、ハンドルウエハ、またはドナーウエハとハンドルウエハの両方の酸化によって接合される。他の具体例では、ＳＯＩ構造は、ドナーウエハ、ハンドルウエハ、またはドナーウエハとハンドルウエハの両方の上の誘電体層の表面活性化によって結合されてもよい。
ＳＯＩ構造の製造の例示的なプロセスは、ドナーウエハの研磨された表面上に誘電体層（例えば、酸化物層）を堆積させることを含む。粒子（例えば、水素イオンまたは水素イオンとヘリウムイオンの組合せ）は、ドナーウエハの表面下の特定の深さに注入される。注入された粒子は、注入された特定の深さでドナーウエハ中に劈開面を形成する。ドナーウエハの表面を１つ以上の洗浄操作で洗浄して、注入プロセス中にウエハ上に堆積した汚染物質（例えば、有機化合物および他の汚染粒子）を除去する。
次に、ドナーウエハの表面はハンドルウエハに接合され、例えば親水性接合プロセスにより接合ウエハを形成する。いくつかの具体例では、ドナーウエハとハンドルウエハは、プラズマにウエハ面を暴露することによって共に接合される。プラズマは、しばしば表面活性化と呼ばれるプロセスにおいて表面の構造を変化させる。次に、ウエハは、共に押圧され、その間に接合が形成される。この接合は典型的には比較的弱いので、構造を劈開してドナーウエハの一部を除去する前に強化され得る。
いくつかのプロセスでは、ドナーウエハとハンドルウエハとの間の親水性接合（すなわち、接合ウエハ）は、接合ウエハのペアを加熱またはアニールして、ドナーウエハとハンドルウエハの隣接面の間に共有結合を形成し、その結果ドナーウエハとハンドルウエハとの間の接合を凝固させることによって強化される。接合ウエハの加熱またはアニールと同時に、ドナーウエハに先に注入された粒子は、劈開面を弱める。その後、ドナーウエハの一部は、接合ウエハから劈開面に沿って分離され（すなわち、劈開され）、ＳＯＩ構造が形成される。
劈開面に沿ってドナーウエハを劈開する１つの方法は、ドナーウエハの一部を接合ウエハから引き剥がすために、接合ウエハの対向する側に対して垂直に機械的な力を加える固定具の中に接合された構造を置くことを含む。この対向する力は、本出願の範囲から逸脱することなく、対向する側に完全に垂直である必要はない。いくつかの具体例によると、機械的な力を加えるために吸着カップが利用される。ドナーウエハの一部の分離は、劈開面の結合されたウエハの縁に機械的くさびを当てることによって開始され、劈開面に沿って亀裂の伝播を開始させることができる。次に、吸着カップによって加えられる機械的な力は、接合されたウエハからドナーウエハの一部を引っ張り、ＳＯＩ構造を形成する。他の方法によると、接合されたペアは、代わりに一定時間にわたって高温にさらされ、接合されたウエハからドナーウエハの一部を分離してもよい。高温にさらすことは、劈開面に沿って亀裂の伝播を開始させ、したがってドナーウエハの一部を分離させる。
得られるＳＯＩ構造は、誘電体層３およびハンドルウエハ４の上に配置されたシリコンの薄層２（劈開後に残るドナーウエハの一部）を含む。シリコン層２の劈開面５は、ＳＯＩ構造の外面を形成し、最初は粗く不均一な面を有する。劈開面５には、エピタキシャルスムージング前アニールおよび化学機械研磨などのエピタキシャルスムージング前加工と、エピタキシャルスムージング（「エピ・スムージング」）加工と、が施され、最初の処理されていない劈開面に比べて平滑で均一な表面を得ることができる。１つの特定の具体例では、シリコン層２の劈開面５は、（例えば、劈開面５の酸化および酸化物の剥ぎ取りによる）酸化層薄化プロセスに続いてアルゴンガス雰囲気の中で高温アニールプロセスを施され、その後、第２酸化物層薄化ステップを受ける。次に、シリコン層２にはエピ・スムージング加工が施され、シリコン層２を目標厚さまで薄くし、厚さの均一性を向上させる。
ＳＯＩ構造などの半導体構造は、典型的にはバッチで処理される。いくつかの例では、エピ・スムージング加工は、同一のバッチのＳＯＩ構造内のＳＯＩ構造間では調整されない。そのようなバッチのエピ・スムージング加工は、典型的には、部分空乏型のＳＯＩ構造のみを必要とする用途などの、より厳しくないウエハ内の厚さ均一性要件を有する用途には適している。しかしながら、特定の用途に対しては、外側シリコン層２は、エピ・スムージング加工がウエハ毎に調整または「チューニング」されることを必要とする厚さの均一性を有することが望ましい。例えば、完全空乏型ＳＯＩ構造を必要とする用途などのいくつかの用途の産業仕様は、１０Å以下のウエハ内の厚さ均一性を必要とする。このような厚さの均一性には、加工されるＳＯＩ構造の初期厚さプロファイルに基づいてエピ・スムージング加工を調整またはチューニングすることが必要である。
本開示のシステムおよび方法は、高度に均一な厚さの外形を有する半導体デバイス層（例えば、シリコン層）を備える半導体構造の製造を容易にする。本明細書に記載のシステムおよび方法は、特に、約１００Å〜約５０００Åの、より適切には約１００Å〜約１０００Åのエピ・スムージング前厚さのシリコン層を有するＳＯＩ構造と共に使用するのに適している。本明細書に記載のシステムおよび方法は、シリコン層を有するＳＯＩ構造を製造するのにも適しており、そのシリコン層は、約１００Å〜約１０００Åの、より適切には約１００Å〜約５００Åのエピ・スムージング後の厚さを有し、約±１０Å、より適切には約±５Åのシリコン層の厚さ均一性を有する。本開示のシステムおよび方法は、ＳＯＩウエハに関して説明されているが、本開示の態様は、ＳＯＩウエハ以外の半導体構造との使用にも適している。
図２を参照すると、図１のＳＯＩ構造１などの半導体構造上にスムージング加工を実行するためのウエハ加工システムが概略的に示され、全体が１００として示されている。例示的なウエハ加工システム１００は、エピ・スムージング加工を使用してＳＯＩウエハを加工するのに特に適している。しかし、ウエハ加工システム１００は、ＳＯＩ構造以外の半導体構造を処理するために使用され、エピ・スムージング加工以外のスムージング加工を実行するために使用されてもよい。
図示されている加工システム１００は、ウエハ測定装置１０２と、ウエハ加工装置１０４と、演算装置１０６と、を含む。ウエハ測定装置１０２およびウエハ加工装置１０４は、いずれも、適切な通信システム（例えば、有線および／または無線ネットワーク）によって演算装置１０６に通信可能に接続され、ＳＯＩ構造またはＳＯＩ構造の加工に使用される加工パラメータについての情報などの情報を、演算装置１０６へ送信し、および演算装置１０６から受信する。使用時には、ウエハ加工システム１００を使用して、受入（incoming）（すなわち、エピ・スムージング前の状態の）ＳＯＩ構造１０８の厚さプロファイルに基づいてＳＯＩ構造に対してエピ・スムージング加工を実行する。具体的には、受入ＳＯＩ構造１０８の厚さプロファイルは、ウエハ測定装置１０２を用いて測定され、演算装置１０６を用いて受入ＳＯＩ構造１０８のシリコン層２についての除去マッププロファイルが決定される。加工パラメータセット、または「レシピ」は、演算装置１０６を用いて決定される。ＳＯＩ構造は、ウエハ加工装置１０４を使用して、決定された加工パラメータセットによって加工される。
示されているウエハ加工システム１００は、「フィードフォワード」システムであり、適切な通信システム（例えば、有線および／または無線ネットワーク）によって演算装置１０６とウエハ加工装置１０４に通信可能に接続され、演算装置１０６とウエハ加工装置１０４と情報を送受信する除去マッププロファイルライブラリ１１０を含む。除去マッププロファイルライブラリ１１０は、複数の除去マッププロファイル１１２と、複数の加工パラメータセット１１４と、を含む。各加工パラメータセット１１４は、除去マッププロファイル１１２の１つに関連付けられている。特に、各加工パラメータセット１１４は、エピ・スムージング加工を使用して、ＳＯＩ構造のシリコン層２（図１）上の除去マッププロファイル（加工パラメータセット１１４に関連付けられた除去マッププロファイル１１２に実質的に一致する）を達成するように設計される。したがって、標準的な操作条件の下では、所与の加工パラメータセット１１４を使用して加工されるＳＯＩ構造は、加工パラメータセットに関連付けられた除去マッププロファイル１１２に実質的に一致する除去マッププロファイルを有する。
例示的な具体例では、除去マッププロファイル１１２のそれぞれは、除去マッププロファイル１１２に関連付けられた加工パラメータセット１１４を使用して、あらかじめ実行されたエピ・スムージング加工から一般的に知られまたは決定される。したがって、除去マッププロファイル１１２と加工パラメータセットは、本明細書では交換可能に所定の除去マッププロファイルおよび所定の加工パラメータセットと呼ばれる。
除去マッププロファイルライブラリ１１０は、除去マッププロファイル１１２と加工パラメータセット１１４とを記憶するように構成される。除去マッププロファイル１１２と加工パラメータセット１１４は、演算装置１０６および／またはウエハ加工装置１０４によって検索、修正、または他の方法でアクセスされることができる。除去マッププロファイルライブラリ１１０は、ウエハ加工システム１００を本明細書に記載のように機能させることができる適切な構造を含んでもよい。その適切な構造は、例えば、限定的ではないが、本明細書でより詳細に説明される演算装置４００（図４）のプロセッサ、メモリデバイス、および他の構成要素を含む。
ウエハ測定装置１０２は、受入ＳＯＩ構造１０８の厚さプロファイルを測定するように構成される。用語「厚さプロファイル」は、シリコン層２の様々な点で測定された上部シリコン層２（図１）の厚さを指し、シリコン層２の劈開面５（図１）の全体的な外形の代表的なサンプルを提供するものである。ＳＯＩ構造の厚さプロファイルは、一般的に、シリコン層２の複数の厚さを含む。各厚さは、関連する厚さが測定されたシリコン層２に沿った点に関連付けられている。厚さプロファイルは、ウエハ加工装置を本明細書に記載のように機能させることができる適切な数の厚さを含んでもよい。一例では、厚さプロファイルは、１７個の厚さ測定結果を含む。この測定結果は、シリコン層２の中心から４つの異なる半径で取得された４組の厚さ測定結果と、シリコン層２の中心で取得された１つの厚さ測定結果とを含む。
ウエハ測定装置１０２は、ウエハ加工システム１００を本明細書に記載のように機能させることができる適切な測定装置を含んでもよい。ＳＯＩ構造中の上部層のシリコンの厚さを測定するための適切なウエハ測定装置の一例は、分光エリプソメータである。ＳＯＩ構造中の上部層のシリコンの厚さを測定するための他の適切なウエハ測定装置は、例えば、限定的ではないが、反射率測定に基づく測定装置およびフーリエ変換赤外（ＦＴＩＲ）分光分析に基づく測定装置を含む。
ウエハ加工装置１０４は、非接触スムージング加工を用いて、受入ＳＯＩ構造１０８のシリコン層２（図１）から材料を除去するように構成される。具体的には、ウエハ加工装置１０４は、受入ＳＯＩ構造１０８の厚さプロファイルに基づく加工パラメータを使用して、劈開面５（図１）にエピ・スムージング加工を実行することによって、ＳＯＩ構造のシリコン層２（図１）から材料を選択的に除去するように構成される。
図３は、図２のウエハ加工システム１００と共に使用するのに適した例示的なウエハ加工装置の概略的な断面図であり、化学気相堆積（ＣＶＤ）リアクタ３００の形態で示されている。本開示による使用に適したＣＶＤリアクタの一例は、ＡＳＭインターナショナルによるＡＳＭ Ｅｐｓｉｌｏｎ ３０００である。例示的なウエハ加工装置は、本明細書ではＣＶＤリアクタを参照して説明されるが、ウエハ加工装置１０４は、ＣＶＤリアクタ以外のウエハ加工装置を含んでもよい。
図３に示されているように、ＣＶＤリアクタ３００は、反応または加工チャンバ３０２と、加工チャンバ３０２内に配置され、加工チャンバ３０２内の図１のＳＯＩ構造などの基板３０６を支持するように構成された回転可能なサセプタ３０４と、加工チャンバ３０２の一端に配置されたガス噴射口３０８と、加工チャンバ３０２の反対側の端部に配置されたガス排出口３１０と、を含む。
サセプタ３０４は、シャフト３１２に接続されている。シャフト３１２は、シャフト３１２とサセプタ３０４を回転軸３１４の周りに回転させるように構成された回転装置（図示せず）に接続されている。サセプタ３０４の回転速度は、図１に示されている演算装置１０６などの適切なコントローラを使用して制御されてもよい。
ＣＶＤリアクタ３００はまた、ガス噴射口３０８と加工チャンバ３０２との間に配置されたガスマニホールド３１６を含む。ガスマニホールド３１６は、ガス噴射口３０８から加工チャンバ３０２内にガスエッチャントなどの流入ガス３１８を導くように構成されている。いくつかの具体例では、ガスマニホールド３１６は、複数のガス噴射流路３２０（そのうちの１つは図３に示されている）を形成し、加工チャンバ３０２内のガスの分配を制御する。いくつかの具体例では、ガス噴射口３０８は、２つ以上の別個のプロセスライン（図示せず）を含む多口噴射器であってもよく、プロセスラインのそれぞれは、ガスエッチャントまたは水素ガス源などの加工ガス源（図示せず）に流体連通して接続されている。プロセスラインは、同一の加工ガス源または異なる加工ガス源に接続される。各プロセスラインは、ガス噴射流路３２０の１つと流体連通して接続され、ガスマニホールド３１６内に複数のガス噴射流入領域を形成する。異なる流入領域における加工ガスの組成および流速は、図１の演算装置１０６などの適切なコントローラを使用して、互いに独立して変更および制御され、基板３０６上のガスの半径方向の流れ分布、およびその結果として基板表面の相対的なエッチング速度を制御してもよい。
ＣＶＤリアクタ３００はまた、基板３０６および／または加工チャンバ３０２内に供給されるガス３１８を加熱するように構成された複数の加熱要素３２２を含む。一例では、加熱要素３２２は、ＣＶＤリアクタ３００のサセプタ３０４および／または他の熱放射吸収要素を加熱するように構成された高強度放射熱ランプを含む。サセプタ３０４および予熱リング３２４によって吸収された熱は、ガス３１８が予熱リング３２４およびサセプタ３０４の上を通過する際に、流入ガス３１８に伝達される。他の具体例では、加熱要素３２２は、例えば、限定的ではないが、抵抗加熱器および誘導加熱器を含む高強度放射熱ランプ以外の装置を含んでもよい。
再び図１を参照すると、演算装置１０６は、ウエハ測定装置１０２、ウエハ加工装置１０４、および除去マッププロファイルライブラリ１１０のそれぞれに通信可能に接続され、ウエハ測定装置１０２、ウエハ加工装置１０４、および除去マッププロファイルライブラリ１１０へおよび／またはから情報を送信および／または受信するように構成され、ウエハ加工システム１００によってＳＯＩ構造を加工することを容易にする。いくつかの具体例では、例えば演算装置１０６は、サセプタ３０４、ガス噴射口３０８、および加熱要素３２２などのウエハ加工装置１０４の構成要素を、ユーザによって選択されまたは入力された加工パラメータに従って制御するように構成されてもよい。
いくつかの具体例では、演算装置１０６は、加工パラメータセットをウエハ加工装置１０４に送信するように構成されてもよい。ウエハ加工装置１０４は、送信された加工パラメータセットによってウエハ加工装置１０４の構成要素を制御するように構成された統合コントローラを含んでもよい。他の具体例では、演算装置１０６は、ウエハ加工装置１０４に統合され、ウエハ加工装置１０４の構成要素を制御するように構成されてもよい。
いくつかの具体例では、演算装置１０６は、受入ＳＯＩ構造１０８または加工ＳＯＩ構造１１６のシリコン層２の厚さプロファイルなどの受入ＳＯＩ構造１０８についての情報をウエハ測定装置１０２から受信するように構成されてもよい。演算装置１０６は、ウエハ測定装置１０２から受信した情報に基づいてＳＯＩ構造上にエピ・スムージング加工を実行する際に使用する加工パラメータセットを決定するように構成されてもよい。いくつかの具体例では、例えば、演算装置１０６は、受入ＳＯＩ構造１０８の初期厚さプロファイルに基づいて、受入ＳＯＩ構造１０８の所望の除去マッププロファイルを決定するように構成され、および所望の除去マッププロファイルに基づいて加工パラメータセットを決定するように構成されてもよい。ここで、除去マッププロファイルは、シリコン層２上の様々な位置でシリコン層２から除去される材料の量を表す。いくつかの具体例では、演算装置１０６は、受入ＳＯＩ構造１０８の所望の除去マッププロファイルに実質的に一致する除去マッププロファイル１１２を除去マッププロファイルライブラリ１１０から識別するとともに、ＳＯＩ構造上のエピ・スムージング加工を実行する際に使用するために、識別された除去マッププロファイルに関連する加工パラメータセット１１４を選択するように構成されてもよい。
いくつかの具体例では、演算装置１０６は、加工ＳＯＩ構造１１６の実際の厚さプロファイル（すなわち、エピ・スムージング加工後の厚さプロファイル）と加工ＳＯＩ構造１１６の期待厚さプロファイル（例えば、ＳＯＩ構造を加工するために使用される加工パラメータセット１１４に関連付けられた除去マッププロファイル１１２に基づくもの）との比較に基づいて更新イベントを開始するように構成されてもよい。１つの具体例では、例えば、演算装置１０６は、実際の厚さプロファイルと期待厚さプロファイルとの間の差が１つ以上の閾値限界を超える場合に、通知または警告をウエハ加工システム１００のユーザに出力するように構成されてもよい。閾値限界は、例えば、絶対的もしくは固定の限界値（例えば、ウエハの仕様要求に対応するウエハ厚さの差の平均）、または例えばウエハ上の複数の点におけるエッチング速度を追跡し、ウェスタン・エレクトリック・ルールなどの決定規則を使用して統計的プロセス制御パラメータによってデータを解析することに基づく閾値限界であってもよい。演算装置１０６がユーザに通知または警告を出力すると、ユーザは、ＳＯＩ構造を加工するために使用されるウエハ加工装置１０４のＳＯＩ構造および／または加工履歴を評価して、ウエハ加工装置１０４がメンテナンスを必要とするかどうか、および／または除去マッププロファイルライブラリ１１０を更新すべきかどうかを決定することができる。
他の具体例では、演算装置１０６は、除去マッププロファイルライブラリに新しい除去マッププロファイルおよび／または加工パラメータセットを記憶することによって、または除去マッププロファイル１１２および加工パラメータセット１１４のうちの１つまたは複数を修正することによって、除去マッププロファイルライブラリ１１０を自動的に修正または更新するように構成されてもよい。いくつかの具体例では、例えば、演算装置１０６は、加工ＳＯＩ構造１１６の実際のエピ・スムージング後の厚さプロファイルを期待されるエピ・スムージング後の厚さプロファイル（例えば、ＳＯＩ構造を加工するために使用される加工パラメータセット１１４に関連付けられた除去マッププロファイル１１２に基づくもの）と比較し、期待厚さプロファイルと実際の厚さプロファイルとの間の差が、１つ以上の閾値限界を超える場合、ＳＯＩ構造を加工するために使用される加工パラメータセット１１４に関連付けられた除去マッププロファイル１１２を置換または変更する。例えば、期待厚さプロファイルと実際の厚さプロファイルとの間の差が、１つ以上の閾値限界を超える場合、演算装置１０６は、（例えば、ＳＯＩ構造のエピ・スムージング前および後の厚さプロファイルに基づく）新しい除去マッププロファイルを決定し、除去マッププロファイルライブラリ１１０の中に新しい除去マッププロファイルを記憶して、新しい除去マッププロファイルが、ＳＯＩ構造を加工するために使用される加工パラメータセットに関連付けられるように構成されてもよい。
さらに、または代わりに、演算装置１０６は、ＳＯＩ構造の期待除去マッププロファイルと実際の除去マッププロファイルとの比較に基づいて更新イベントを開始するように構成されてもよい。いくつかの具体例では、例えば、演算装置１０６は、（例えば、ＳＯＩ構造のエピ・スムージング前および後の厚さプロファイルに基づく）加工ＳＯＩ構造１１６の実際の除去マッププロファイルを決定し、その実際の除去マッププロファイルとエピ・スムージング加工に使用される加工パラメータセット１１４に関連付けられた除去マッププロファイル１１２とを比較して、期待除去マッププロファイルと実際の除去マッププロファイルとの間の差が１つ以上の閾値限界を超える場合に、除去マッププロファイルライブラリ１１０の中の除去マッププロファイル１１２を実際の除去マッププロファイルに置換または更新するように構成されてもよい。
さらに、演算装置１０６は、ウエハ加工システム１００によって加工された複数のＳＯＩ構造の実際の厚さプロファイルと期待厚さプロファイルとの間の計算された差を解析または監視して、例えば統計的プロセス制御を使用してウエハ加工装置１０４の将来のメンテナンス要件を評価または予測するように構成されてもよい。
図２には１つの演算装置１０６が示されているが、ウエハ加工システム１００は、ウエハ加工システム１００を本明細書に記載のように機能させることができる、任意の適切な数の演算装置を含んでもよい。さらに、図示の演算装置１０６は、ウエハ測定装置１０２、ウエハ加工装置１０４、および除去マッププロファイルライブラリ１１０とは別個のものとして示されているが、１つ以上の演算装置が、ウエハ測定装置１０２、ウエハ加工装置１０４、および除去マッププロファイルライブラリ１１０のうちの１つまたは複数の中に統合されてもよい。
図４は、図２のウエハ加工システム１００と共に使用するのに適した演算装置４００の例示的な具体例のブロック図である。例えば、演算装置４００は、図２を参照して以上に示して説明した演算装置１０６を表す。ウエハ測定装置１０２、ウエハ加工装置１０４、および除去マッププロファイルライブラリ１１０は、演算装置４００の構成要素の全部または一部を含んでもよい。演算装置４００は、命令を実行するためのプロセッサ４０５を含む。いくつかの具体例では、実行可能命令がメモリ領域４１０に格納される。プロセッサ４０５は、（例えば、マルチコア構成の）１つ以上の処理ユニットを含んでもよい。メモリ領域４１０は、実行可能な命令および／またはデータなどの情報を記憶および検索することができるデバイスである。メモリ領域４１０は、１つ以上のコンピュータ可読記憶デバイスまたは他のコンピュータ可読媒体を含んでもよい。これらは、一時的コンピュータ可読媒体および非一時的コンピュータ可読媒体を含む。
少なくともいくつかの実装では、演算装置４００は、ユーザ４０１に情報を提示するための少なくとも１つの媒体出力構成要素４１５も含む。媒体出力構成要素４１５は、ユーザ４０１に情報を伝達することができる構成要素である。いくつかの具体例では、媒体出力構成要素４１５は、ビデオアダプタおよび／または音声アダプタなどの出力アダプタを含む。出力アダプタは、プロセッサ４０５に動作可能に接続され、表示デバイス（例えば、液晶ディスプレイ（ＬＣＤ）、有機発光ダイオード（ＯＬＥＤ）、ブラウン管（ＣＲＴ）、または「電子インク」ディスプレイ）または音声出力デバイス（例えば、スピーカまたはヘッドフォン）などの出力デバイスに動作可能に接続可能である。いくつかの具体例では、媒体出力構成要素４１５には、少なくとも１つのこのような表示デバイスおよび／または音声デバイスが含まれる。
いくつかの具体例では、演算装置４００は、ユーザ４０１からの入力を受け取る入力デバイス４２０を含む。入力デバイス４２０は、例えば、キーボード、ポインティングデバイス、マウス、スタイラス、タッチ感知パネル（例えば、タッチパッドまたはタッチスクリーン）、ジャイロスコープ、加速度計、位置検出器、または音声入力デバイスを含んでもよい。タッチスクリーンのような１つの構成要素は、媒体出力構成要素４１５の出力デバイスおよび入力デバイス４２０の両方として機能することができる。
演算装置４００はまた、通信インターフェース４２５を含んでもよい。これは、ウエハ測定装置１０２、ウエハ加工装置１０４、および／または除去マッププロファイルライブラリ１１０などの１つ以上のリモートデバイスに通信可能に接続される。通信インターフェース４２５は、例えば、携帯電話ネットワーク（例えば、グローバル携帯電話通信システム（ＧＳＭ）、３Ｇ、４Ｇまたはブルートゥース（登録商標））または他の移動型データネットワーク（例えば、世界標準マイクロ波通信方式（ＷＩＭＡＸ））と共に使用するための有線または無線ネットワークアダプタまたは無線データトランシーバを含んでもよい。
メモリ領域４１０に記憶されるものには、例えば、媒体出力構成要素４１５を介してユーザ４０１にユーザインタフェースを提供し、選択的に入力デバイス４２０からの入力を受け取って処理するためのプロセッサ実行可能命令がある。メモリ領域４１０は、プロセッサ実行可能命令および／またはデータを記憶および／または検索するのに適したコンピュータ動作ハードウェアを含んでもよいが、これに限定されない。メモリ領域４１０は、ランダムアクセスメモリ（ＲＡＭ）、例えば動的ＲＡＭ（ＤＲＡＭ）または静的ＲＡＭ（ＳＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、消去可能プログラマブル読み出し専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、および不揮発性ＲＡＭ（ＮＶＲＡＭ）などを含んでもよい。さらに、メモリ領域４１０は、redundant array of inexpensive disks（ＲＡＩＤ）構成内のハードディスクまたはソリッドステートディスクなどの複数の記憶ユニットを含んでもよい。メモリ領域４１０は、記憶エリアネットワーク（ＳＡＮ）および／またはネットワーク接続記憶装置（ＮＡＳ）システムを含んでもよい。いくつかの具体例では、メモリ領域４１０は、演算装置４００に統合されたメモリを含む。例えば、演算装置４００は、メモリ領域４１０として、１つ以上のハードディスクドライブを含んでもよい。メモリ領域４１０は、演算装置４００の外部にあり、複数の演算装置によってアクセスされ得るメモリを含んでもよい。上記のメモリのタイプは例示的なものに過ぎず、したがって、プロセッサ実行可能命令および／またはデータの記憶のために使用可能なメモリのタイプに関して限定するものではない。
再び図１〜３を参照すると、受入ＳＯＩ構造１０８上にエピ・スムージング加工を実行するために、ＳＯＩ構造は、エピ・スムージング加工中に劈開面５が加工ガス３１８にさらされるように劈開面５が上方を向いた状態で、加工チャンバ３０２内のサセプタ３０４上に配置される。次に、リアクタ内の温度が、加熱要素３２２を使用して所望の加工温度に設定される。いくつかの具体例によると、エピ・スムージング加工は、約９００℃〜約１０５０℃の加工温度で行われる。
次に、加工チャンバ３０２への加工ガスの流入が開始される。いくつかの具体例によれば、加工ガスの流入は、ＳＯＩ構造がリアクタに挿入された直後に開始される。これらの具体例では、リアクタの温度は、既に適切な温度に設定されており、エッチング反応が所望の加工温度で行われることを保証する。
加工ガスは、少なくとも１つのガスエッチャントを含む。ガスエッチャントは、塩化水素ガス（ＨＣｌ）と、塩素ガス（Ｃｌ２）と、水素ガス（Ｈ２）と、の混合物であってもよい。加工ガスは、Ｈ２などのキャリアガスを含んでもよい。１つの適切な具体例では、ＨＣｌがガスエッチャントとして使用され、Ｈ２がエッチャントについてのキャリアガスとして使用される。各加工ガスの絶対的および相対的な流量は、適切なコントローラを使用して制御され、劈開表面５上のエッチング速度の均一性を制御する。
ＣＶＤリアクタ３００へのガスエッチャントの流入は、その後一定時間継続する。一定時間の長さは、ＳＯＩ構造１の劈開面５から除去されるシリコンの量と、シリコンがエッチングされる速度と、に基づいて決定されてもよい。例えば、エッチング速度が３．０Å／秒であり、除去されるシリコンの量が９００Åである場合、ガスエッチャントの流れが開始されてから約３００秒後に、ＣＶＤリアクタ３００へのガスエッチャントの流入が停止される。
エピ・スムージング加工中、サセプタ３０４は、所望の回転速度で回転し、ＳＯＩ構造の劈開表面５の全域により均一なエッチング速度を提供する。いくつかの具体例によると、サセプタは、約１０回転／分（ＲＰＭ）〜約４０ＲＰＭの回転速度で回転する。
エピ・スムージング加工が完了すると、ＳＯＩ構造がＣＶＤリアクタ３００から取り外される。加工ＳＯＩ構造１１６は、その後、デバイス製造のために更に処理されまたは使用されてもよい。
エピ・スムージング加工の結果、除去マッププロファイルに従って、シリコン層２から材料が除去される。特定のエピ・スムージング加工に関連する除去マッププロファイルは、シリコン層２の劈開面５上の様々な位置でシリコン層２から除去される材料の量を表す。エピ・スムージング加工は、一般的に、凹状の除去マッププロファイル、凸上の除去マッププロファイル、シリコン層２のエッジおよび中心でエッチング速度がより高い「Ｍ」字形状のプロファイル、シリコン層２のエッジおよび中心でエッチング速度がより低い「Ｗ」字形状のプロファイルを含む、特徴的な除去マッププロファイルに関連付けられる。エピ・スムージング加工は、例えば、エピ・スムージング加工が行われるリアクタに応じて、他の特徴的な除去マッププロファイルを有してもよい。
図５〜８は、異なる加工ガス流量と異なるサセプタ回転速度で実行されたエピ・スムージング加工についての様々な特徴的な除去マッププロファイルを示すグラフである。特に、各グラフは、４つの異なるＳＯＩ構造の上部シリコン層から除去されたシリコンの量を示し、それぞれのシリコン層の中心の厚さに基づいて規格化されている。各グラフは、それぞれのシリコン層の中心からの径方向距離の関数として規格化されたシリコンの除去量を示している。図５〜８に示されている各グラフは、異なるサセプタ回転速度と同一の加工ガス流量で加工された４つのＳＯＩ構造についての規格化されたシリコン除去量を示している。図５〜８に示されている各グラフによって描かれている４つのサセプタ回転速度は、１０ＲＰＭ、２０ＲＰＭ、３０ＲＰＭ、および４０ＲＰＭである。図５は、毎分８０標準リットル（ｓｌ／ｍ）の加工ガス流量を使用して加工されたＳＯＩ構造の除去マッププロファイルを示している。図６は、１００ｓｌ／ｍの加工ガス流量を使用して加工されたＳＯＩ構造の除去マッププロファイルを示している。図７は、１２０ｓｌ／ｍの加工ガス流量を使用して加工されたＳＯＩ構造の除去マッププロファイルを示している。図８は、１４０ｓｌ／ｍの加工ガス流量を使用して加工されたＳＯＩ構造の除去マッププロファイルを示している。
図５〜８に示されているように、ＳＯＩ構造を加工するために使用される加工パラメータの変化は、ＳＯＩ構造についての異なる除去マッププロファイルをもたらす。本明細書に記載されているシステムおよび方法は、エピ・スムージング加工パラメータを調整または「チューニング」してＳＯＩ構造の所望の除去マッププロファイルを得ることによって、ＳＯＩ構造の厚さ均一性を改善することを容易にする。いくつかの具体例では、例えば、本明細書に記載されているシステムおよび方法は、エピ・スムージング加工の加工パラメータを調整して、シリコン層２のエピ・スムージング前の厚さプロファイルを補完する除去マッププロファイルを得ることを可能にし、その結果として得られる（すなわち、エピ・スムージング後の）シリコン層の厚さプロファイルは、実質的に均一（例えば、±５Åのウエハ内の厚さ均一性）となる。本明細書でより詳細に説明するように、本明細書に記載されているシステムおよび方法は、ＳＯＩ構造に適用される除去マッププロファイルを決定することと、所望の除去マッププロファイルを達成するためにエピ・スムージング加工で使用される加工パラメータセットを決定することと、を容易にする。
図９は、図１に示されているＳＯＩ構造１を加工するための例示的な方法９００のフローチャートである。方法９００は、一般的に、ＳＯＩ構造１のシリコン層２についての所望の除去マッププロファイルを決定するステップ９１０と、その所望の除去マッププロファイルに基づいてエピ・スムージング加工の中で使用するための加工パラメータセットを決定するステップ９２０と、決定された加工パラメータセットを使用して劈開面５上にエピ・スムージング加工を実行することによって、所望の除去マッププロファイルに従ってシリコン層２から材料を選択的に除去するステップ９３０と、を含む。
いくつかの具体例では、ＳＯＩ構造１のシリコン層２についての所望の除去マッププロファイルを決定するステップ９１０は、シリコン層の初期厚さプロファイル（すなわち、エピ・スムージング前の厚さプロファイル）を補完する除去マッププロファイルを決定するステップを含む。図２を参照すると、例えば、受入ＳＯＩ構造１０８の初期厚さプロファイルは、ウエハ加工システム１００のウエハ測定装置１０２を使用して決定されてもよい。受入ＳＯＩ構造の初期厚さプロファイルを決定することは、シリコン層に沿った複数の点で上部シリコン層２（図１）の厚さを測定することを含んでもよい。１つの特定の具体例では、シリコン層の厚さは、シリコン層の中心と、シリコン層の中心から４つの異なる径方向距離とを含む１７個の異なる点で測定される。次に、所望の除去マッププロファイルは、受入ＳＯＩ構造１０８の初期厚さプロファイルに基づいて決定され、受入ＳＯＩ構造１０８の初期厚さプロファイルを補完する。
他の具体例では、ＳＯＩ構造１のシリコン層２についての所望の除去マッププロファイルは、ＳＯＩ構造の厚さ均一性に対して周知のまたは予測可能な効果を有する１つ以上のエピ・スムージング後の加工に基づいて決定され、それにより最終的なＳＯＩ構造に実質的に均一な厚さをもたらしてもよい。例えば、所望の除去マッププロファイルは、ＳＯＩ構造のエピ・スムージング後の厚さプロファイルが、エピ・スムージング後の加工の除去マッププロファイルを補完するように決定されてもよい。このように、エピ・スムージング加工は、エピ・スムージング加工後にＳＯＩ構造に対して１つ以上の加工が実行された場合でも、ＳＯＩ構造の最終的な厚さ均一性を正確に制御するように使用される。
所望の除去マッププロファイルに基づいて加工パラメータセットを決定するステップ９２０は、一般的に、所望の除去マッププロファイルに従ってＳＯＩ構造１のシリコン層２から材料を除去するエピ・スムージング加工についての加工パラメータを決定するステップを含む。シリコン層を横切る除去速度の均一性に影響を与える加工パラメータ、およびしたがって除去マッププロファイルは、例えば、限定的ではないが、絶対的および相対的な加工ガス流量と、サセプタ回転速度と、ＳＯＩ構造を加工する加工チャンバのパージ流量と、ＳＯＩ構造を加工するために使用されるサセプタのＳＯＩ構造に対する高さと、を含む。エピ・スムージング加工のための除去マッププロファイルに影響を与える他の加工パラメータは、サセプタの回転軸に対するサセプタ上のＳＯＩ構造の相対位置と、エピ・スムージング加工が実行される加工温度を含む。したがって、加工パラメータセットは、ガスエッチャント（例えば、ＨＣｌ）の流量と、キャリアガス（例えば、Ｈ２）の流量と、図３のガス噴射流路３２０などの複数のガス噴射流路のそれぞれを通る相対ガス流量と、サセプタ回転速度と、サセプタの回転軸に対するＳＯＩ構造の相対位置と、加工温度と、パージ流量と、ＳＯＩ構造に対するサセプタの高さと、を含んでもよい。
いくつかの具体例によると、所望の除去マッププロファイルについての加工パラメータセットは、トライアルアンドエラーによって決定される。特に、エピ・スムージング加工は、所望の除去マッププロファイルがテストウエハの１つで得られるまで、異なる加工パラメータセットを使用してテストウエハに対して実行される。加工パラメータは、当業者の一般的な知識および技術に基づいて変更されてもよい。または加工パラメータは、実験設計理論などの体系的方法を使用して変更されてもよい。使用されるテストウエハは、受入ＳＯＩ構造１０８のシリコン層と実質的に同一の寸法（すなわち、厚さと直径）を有するシリコンウエハを含んでもよい。またはテストウエハは、受入ＳＯＩ構造１０８と実質的に同一のＳＯＩ構造であってもよい。他の具体例では、加工パラメータセットを決定するステップ９２０は、除去マッププロファイルライブラリ１１０などの除去マッププロファイルライブラリの中に記憶された複数の所定の加工パラメータセットから加工パラメータセットを選択するステップを含んでもよい。ここでは、それぞれの所定の加工パラメータセットは、所定の除去マッププロファイル（例えば、図１０参照）に関連付けられている。
所望の除去マッププロファイルの加工パラメータセットが決定されると、決定された加工パラメータセットを使用してＳＯＩ構造が加工される。特に、シリコン層からの材料は、決定された加工パラメータセットを使用して劈開面上にエピ・スムージング加工を実行することによって、所望の除去マッププロファイルに従って選択的に除去される（９３０）。エピ・スムージング加工は、図３のＣＶＤリアクタ３００の中で行われてもよい。
エピ・スムージング加工中に使用される加工パラメータは、決定された加工パラメータセットに従って設定および／または制御される。したがって、ＳＯＩ構造のシリコン層から材料を選択的に除去するステップは、ガスエッチャント（例えば、ＨＣｌ）の流量を制御するステップと、キャリアガス（例えば、Ｈ２）の流量を制御するステップと、複数のガス噴射流路を通る相対ガス流量を制御するステップと、ＣＶＤリアクタの加工チャンバのパージ流量を制御するステップと、サセプタ回転速度を制御するステップと、サセプタ上のサセプタの回転軸に対する相対位置にＳＯＩ構造を配置するステップと、エピ・スムージング加工の加工温度を制御するステップと、を含んでもよい。エピ・スムージング加工が行われるＣＶＤリアクタの加工パラメータおよび構成要素は、例えば、限定的ではないが、演算装置１０６（図２）を含む適切なコントローラを用いて制御されてもよい。
図１０は、図１のＳＯＩ構造１を加工するための例示的な方法１０００のフローチャートである。方法１０００は、一般的に、ＳＯＩ構造１のシリコン層２についての所望の除去マッププロファイルを決定するステップ１０１０と、それぞれの所定の加工パラメータセットが所定の除去マッププロファイルに関連付けられている複数の所定の加工パラメータセットから加工パラメータセットを選択するステップ１０２０と、選択された加工パラメータセットを使用して劈開面５上にエピ・スムージング加工を実行することによって、所望の除去マッププロファイルに従ってシリコン層２から材料を選択的に除去するステップ１０３０と、を含む。
所望の除去マッププロファイルを決定するステップ１０１０と、シリコン層から材料を選択的に除去するステップ１０３０は、図９を参照して前述したのと実質的に同一の方法で行われてもよい。
いくつかの具体例では、加工パラメータセットを選択するステップ１０２０は、ウエハ加工システム１００の除去マッププロファイルライブラリ１１０（両者とも図２に示されている）などの、複数の所定の加工パラメータセットを含むライブラリまたはデータベースから加工パラメータセットを選択するステップを含む。加工パラメータセットは、所望の除去マッププロファイルに基づいて、演算装置１０６（図２）などの適切な演算装置を使用して自動的に選択されてもよい。例えば、所望の除去マッププロファイルが決定されると（１０１０）、演算装置１０６は、除去マッププロファイルライブラリ１１０から、所望の除去マッププロファイルに実質的に一致する除去マッププロファイルの１つを自動的に識別する。次に、演算装置１０６は、除去マッププロファイル１１２に対応する加工パラメータセット１１４を選択し、エピ・スムージング加工を実行するために、選択された加工パラメータセットをウエハ加工装置１０４に送信する。加工パラメータセットは、除去マッププロファイルライブラリ１１０からウエハ加工装置１０４に直接送信されてもよい。または、加工パラメータセットは、演算装置１０６を経由してウエハ加工装置１０４に送信されてもよい。
いくつかの具体例では、除去マッププロファイルライブラリ１１０は、各テストウエハについて異なる加工パラメータセットを使用して、複数のテストウエハ上にエピ・スムージング加工を行うことによって形成される。特に、各テストウエハのエピ・スムージング前の厚さプロファイルは、例えば図２のウエハ測定装置１０２を用いて測定される。次に、エピ・スムージング加工は、特定の加工パラメータセットを使用して実行される。エピ・スムージング加工に続いて、各テストウエハのエピ・スムージング後の厚さプロファイルが測定され、テストウエハに対して使用される加工パラメータセットに関連付けられた除去マッププロファイルは、エピ・スムージング前の厚さプロファイルとエピ・スムージング後の厚さプロファイルとの間の差に基づいて決定される。次に、各テストウエハの除去マッププロファイルおよび関連する加工パラメータセットは、除去マッププロファイルライブラリに記憶され、除去マッププロファイルライブラリ内で相互に関連付けられる。異なるテストウエハに対して使用される加工パラメータは、様々な異なる除去マッププロファイルを得るために変更される。加工パラメータは、例えば、限定的ではないが、実験設計理論を含む適切な方法を使用して変更される。
図１１は、図１のＳＯＩ構造１を加工するための例示的な方法１１００のフローチャートである。方法１１００は、一般的に、ＳＯＩ構造１のシリコン層２についての所望の除去マッププロファイルを決定するステップ１１１０と、エピ・スムージング加工の第１部分の間に使用される第１除去マッププロファイルに関連付けられた第１加工パラメータセットを選択するステップ１１２０と、エピ・スムージング加工の第２部分の間に使用される第２除去マッププロファイルに関連付けられた第２加工パラメータセットを選択するステップ１１３０と、エピ・スムージング加工の第１部分に対して第１加工パラメータセットを、エピ・スムージング加工の第２部分の間に第２加工パラメータセットを使用して、劈開面５上にエピ・スムージング加工を実行することによって、所望の除去マッププロファイルに従ってシリコン層２から材料を選択的に除去するステップ１１４０と、を含む。
図１１の方法１１００は、加工パラメータセットが選択されるライブラリ（例えば、図２の除去マッププロファイルライブラリ１１０）が、所望の除去マッププロファイルに実質的に一致する除去マッププロファイルを含まない場合の使用に特に適している。特に、図１１の方法１１００は、除去マッププロファイルライブラリが所望の除去マッププロファイルと実質的に一致する除去マッププロファイルを含まない場合、２つ以上の所定の加工パラメータセットを１つのエピ・スムージング加工の中で組み合わせて、所望の除去マッププロファイルを達成する。この加工は、本明細書において「マルチセット加工」とも呼ばれる。
いくつかの具体例では、例えば、第１加工パラメータセットを選択するステップ１１２０と、第２加工パラメータセットを選択するステップ１１３０は、それぞれ複数の所定の加工パラメータセットから加工パラメータセットを選択するステップを含む。ここで、各所定の加工パラメータセットは、所定の除去マッププロファイルに関連付けられている。所定の加工パラメータセットと除去マッププロファイルは、例えば、除去マッププロファイルライブラリ１１０（図２）などのライブラリの中に記憶されてもよい。
第１および第２加工パラメータセットは、所望の除去マッププロファイルと、第１および第２加工パラメータセットのそれぞれに関連付けられたそれぞれの所定の除去マッププロファイルと、に基づいて選択される。いくつかの具体例では、第１および第２加工パラメータセットは、関連する除去マッププロファイルが所望の除去マッププロファイルに結びつくように選択される。すなわち、第１および第２加工パラメータセットは、所望の除去マッププロファイルに関連付けられた値が、第１および第２加工パラメータセットに関連付けられた除去マッププロファイルに関連付けられた値の間に収まるように選択される。用例では、以下の表は、全体的なエッチング速度（すなわち、ＳＯＩ構造の劈開面５上のシリコン除去の平均速度）によって表された、所定の加工パラメータセットおよび関連する所定の除去マッププロファイルの一覧を示している。
Figure 2020123737
用例では、パラメータセット「０」とパラメータセット「１」に指定された、２つの所定の加工パラメータセットを含む。パラメータセットおよび関連する除去マッププロファイルは、除去マッププロファイルライブラリ１１０（図２）などのライブラリまたはデータベースの中に記憶されてもよい。用例では、各加工パラメータセットは、Ｈ２流量と、ＨＣｌ流量と、サセプタ回転速度と、を含む。他の具体例では、加工パラメータセットは、Ｈ２流量、ＨＣｌ流量、およびサセプタ回転速度以外の加工パラメータを含んでもよいことが理解される。
受入ＳＯＩ構造１０８（図２）などの受入ＳＯＩ構造が、４．７８Å／ｓの所望の除去マッププロファイルを有する場合、所定の除去マッププロファイルのいずれも、所望の除去マッププロファイルに一致しない。しかし、所定の除去マッププロファイルと所定のパラメータセットを使用して、所望の除去マッププロファイルを実現することができる。具体的には、パラメータセット「０」とパラメータセット「１」は、１つのエピ・スムージング加工の中で組み合わせられ、４．７８Å／ｓの所望の除去マッププロファイルを実現することができる。例えば、エピ・スムージング加工の第１部分に対してパラメータセット「０」が選択され、エピ・スムージング加工の第２部文に対してパラメータセット「１」が選択される。次に、エピ・スムージング加工の第１部分に対してパラメータセット「０」の加工パラメータを、エピ・スムージング加工の第２部分に対してパラメータセット「１」の加工パラメータを使用して、エピ・スムージング加工が実行される。
エピ・スムージング加工中に各加工パラメータセットが使用されるべき相対的持続時間は、既知の加工パラメータセットおよび／または既知の除去マッププロファイルを内挿または外挿することによって決定することができる。例えば、用例では、サセプタ回転速度の値を内挿して、４．７８Å／ｓの望ましい全体的エッチング速度に対応するエピ・スムージング加工の平均サセプタ回転速度を決定することができる。用例では、内挿を用いて決定される、４．７８Å／ｓの全体的エッチング速度をもたらす平均サセプタ回転速度は、およそ３０ＲＰＭである。エピ・スムージング加工の全体についての３０ＲＰＭの平均サセプタ回転速度と、４．７８Å／ｓの全体的エッチング速度と、を実現するために、エピ・スムージング加工の時間の５０％についてパラメータセット「０」を使用し、エピ・スムージング加工の時間の５０％についてパラメータセット「１」を使用して、エピ・スムージング加工が実行される。
他の具体例では、所望の除去マッププロファイルについての加工パラメータの１つのセットは、既知の加工パラメータセットおよび／または除去マッププロファイルの値を内挿および／または外挿することによって決定されてもよい。すなわち、エピ・スムージング加工時間の全部に対して使用される加工パラメータの１つのセットは、既知の加工パラメータセットおよび／または除去マッププロファイルの値を内挿および／または外挿することによって決定することができる。更に他の具体例では、既知の加工パラメータセットと除去マッププロファイル、例えば除去マッププロファイルライブラリ１１０の中に記憶された除去マッププロファイル１１２および加工パラメータセット１１４（全て図２に示されている）などは、「応答曲面」を作成するために使用されてもよい。「応答曲面」では、加工パラメータセットおよびそれらの結果として得られる除去マッププロファイルは、最小二乗適合法または他の標準的な数学的手法によって関数関係に変換される。しかし、しばしばエピ・スムージング加工の加工パラメータは、ＳＯＩ構造からのシリコンの除去速度と非線形の関係を示す。したがって、内挿、外挿、または他の数学的手法によって決定されたエピ・スムージング加工のための１つの加工パラメータセットを使用すると、所望の除去マッププロファイルとは著しく異なる除去マッププロファイルが得られる可能性がある。図１１の方法１１００は、２つ以上の所定のプロセスパラメータセットを１つエピ・スムージング加工の中に組み合わせることによって、非線形の加工パラメータ応答に関するこれらの問題を克服する。
方法１１００はまた、新しい除去マッププロファイルおよび関連する加工パラメータセットにより除去マッププロファイルライブラリを更新するステップを含んでもよい。いくつかの具体例では、例えば、方法１００は、所定の加工パラメータのマルチセットを使用して、加工されたＳＯＩ構造のシリコン層について、結果としての、または実際の除去マッププロファイルを決定するステップと、除去マッププロファイルライブラリの中に実際の除去マッププロファイルおよび関連するマルチセット加工パラメータセットを記憶するステップと、を含む。再び上記の用例を参照すると、以下の表は、パラメータセット「０／１」で指定された新しいマルチセット加工パラメータセットと、その加工パラメータセットを使用した結果実現された除去マッププロファイルを示している。用例では、パラメータセット「０／１」を使用して実現された除去マッププロファイルは、４．７８Å／ｓであった。
Figure 2020123737
上記の表に記載されている加工パラメータセットおよび除去マッププロファイルは、例示的な目的のみのためのものであり、限定的なものではない。加工パラメータセットは、Ｈ２流量、ＨＣｌ流量、およびサセプタ回転速度以外の加工パラメータを含むことができ、除去マッププロファイルは、全体的エッチング速度以外の情報を含むことができることが理解される。
図１２は、図１のＳＯＩ構造１を加工するための例示的な方法１２００である。方法１２００は、一般的に、ＳＯＩ構造１のシリコン層２についての所望の除去マッププロファイルを決定するステップ１２１０と、それぞれの所定の加工パラメータセットが所定の除去マッププロファイルに関連付けられている複数の所定の加工パラメータセットから加工パラメータセットを選択するステップ１２２０と、選択された加工パラメータセットを使用して劈開面５上にエピ・スムージング加工を実行することによって、シリコン層２から材料を除去するステップ１２３０と、ＳＯＩ構造１の実際の除去マッププロファイルと、選択された加工パラメータセットに関連付けられた所定の除去マッププロファイルとを比較して、実際の除去マッププロファイルと所定の除去マッププロファイルとの間の差を決定するステップ１２４０と、実際の除去マッププロファイルと所定の除去マッププロファイルとの間の差が閾値限界を超えた場合に、エピ・スムージング加工中に使用される選択された加工パラメータセットに関連付けられた所定の除去マッププロファイルを更新するステップ１２５０と、を含む。
図１２の方法１２００は、所定の加工パラメータセットと所定の除去マッププロファイルが記憶された、図２の除去マッププロファイルライブラリ１１０などの除去マッププロファイルライブラリと共に使用するのに特に適している。特に、ＳＯＩ構造を加工するために使用されるウエハ加工装置の条件は、時間の経過とともに変化または「ドリフト」して、その結果同一の加工パラメータセットの下で加工されるＳＯＩ構造に対して異なる除去マッププロファイルをもたらす。例えば、ＣＶＤリアクタ３００を加熱するために使用される加熱要素３２２（図３）は、加熱要素３２２が劣化するにつれて、ＣＶＤリアクタ３００全体に異なるように熱を分配することができる。その結果、所定の加工パラメータセットの１つを使用して加工されたＳＯＩ構造の実際の除去マッププロファイルは、期待除去マッププロファイル（すなわち、ＳＯＩ構造を加工するために使用される所定の加工パラメータセットに関連付けられた所定の除去マッププロファイル）と異なってもよい。図１２の方法１２００は、エピ・スムージング加工を用いて加工されたＳＯＩ構造についてのウエハ−ウエハ間およびウエハ内の厚さ均一性に対するＣＶＤリアクタドリフトの影響を最小にすることを容易にする。
所望の除去マッププロファイルを決定するステップ１２１０と、加工パラメータセットを選択するステップ１２２０と、シリコン層２から材料を選択的に除去するステップ１２３０とは、図９および図１０を参照して前述したのと実質的に同一の方法で行われてもよい。
ＳＯＩ構造１の実際の除去マッププロファイルと所定の除去マッププロファイルとを比較するステップ１２４０は、ＳＯＩ構造１の実際の除去マッププロファイルを決定するステップを含む。ＳＯＩ構造１の実際の除去マッププロファイルは、例えば、ＳＯＩ構造（特に、ＳＯＩ構造のシリコン層２）のエピ・スムージング前の厚さプロファイルを測定するステップと、ＳＯＩ構造のエピ・スムージング後の厚さプロファイルを測定するステップと、エピ・スムージング前の厚さプロファイルからエピ・スムージング後の厚さプロファイルを差し引くステップと、によって決定されてもよい。エピタキシャル前と後の厚さプロファイルは、例えば、限定的ではないが、図２を参照して前述したウエハ測定装置１０２を用いて測定されてもよい。
いくつかの具体例では、ＳＯＩ構造１の実際の除去マッププロファイルと所定の除去マッププロファイルとを比較するステップ１２４０は、実際の除去マッププロファイルのそれぞれに関連付けられたシリコン除去量値と所定の除去マッププロファイルとを比較するステップを含む。１つの具体例では、例えば、各除去マッププロファイルは、複数のシリコン除去量値を含み、ここで各シリコン除去量値は、シリコン層上の特定の位置におけるシリコン層からの実際のまたは期待される（例えば、オングストローム単位の）シリコン除去量を表す。実際の除去マッププロファイルおよび所定の除去マッププロファイルからの対応するシリコン除去量値は、実際の除去マッププロファイルと所定の除去マッププロファイルとを比較するために互いから差し引かれてもよい。ＳＯＩ構造１の実際の除去マッププロファイルと所定の除去マッププロファイルとを比較するステップ１２４０は、図２を参照して前述した演算装置１０６などの演算装置を使用して実行されてもよい。
ＳＯＩ構造１の実際の除去マッププロファイルと所定の除去マッププロファイルとを比較するステップ１２４０に加えてまたはこれに代えて、方法１２００は、ＳＯＩ構造の実際の厚さプロファイルとＳＯＩ構造の期待厚さプロファイルとを比較するステップを含んでもよい。
所定の除去マッププロファイルを更新するステップ１２５０は、除去マッププロファイルを手動で更新するステップ、または例えば演算装置１０６（図２）を使用して除去マッププロファイルを自動で更新するステップを含んでもよい。いくつかの具体例では、例えば、ユーザは、ＳＯＩ構造についての実際のおよび期待される除去マッププロファイルを手動で比較し、実際の除去マッププロファイルと期待除去マッププロファイルとの間の差が閾値限界を超えた場合に、所定の除去マッププロファイルを更新してもよい。所定の除去マッププロファイルは、所定の除去マッププロファイルを修正することによって、または所定の除去マッププロファイルを実際の除去マッププロファイルに置き換えることによって、更新されてもよい。
他の具体例では、演算装置１０６（図２）などの演算装置は、ＳＯＩ構造の実際の除去マッププロファイルと期待除去マッププロファイルと（または実際の厚さプロファイルと期待厚さプロファイルと）を自動的に比較し、実際の除去マッププロファイルと期待除去マッププロファイルとの間の差が閾値限界を超えた場合に、通知または警告をユーザに出力して実際の除去マッププロファイルと期待除去マッププロファイルとの間の差が閾値限界を超えたことを示す。次に、ユーザは、ＳＯＩ構造を加工するために使用されるウエハ加工装置のＳＯＩ構造および／または加工履歴を評価して、ウエハ加工装置にメンテナンスが必要かどうか、および／または所定の除去マッププロファイルを更新すべきかどうかを決定する。更に他の具体例では、演算装置１０６（図２）などの演算装置は、実際の除去マッププロファイルと期待除去マッププロファイルとの間の差が閾値限界を超えた場合に、所定の除去マッププロファイルを自動的に更新する。
所定の除去マッププロファイルが除去マッププロファイルライブラリ（図２）などのライブラリの中に記憶されている場合、所定の除去マッププロファイルを更新するステップ１２５０は、ＳＯＩ構造を加工するために使用される加工パラメータセットに関連付けられた除去マッププロファイルを修正しまたは置換するステップを含んでもよい。１つの具体例では、例えば、所定の除去マッププロファイルを更新するステップ１２５０は、（例えば、除去マッププロファイルライブラリの中に実際の除去マッププロファイルを記憶することによって）所定の除去マッププロファイルを実際の除去マッププロファイルで置換するステップを含む。他の具体例では、例えば、所定の除去マッププロファイルを更新するステップ１２５０は、例えば、所定の除去マッププロファイルに関連付けられた加工パラメータセットを使用して、テストウエハに対して１つ以上のエピ・スムージング加工を実施することによって新しい除去マッププロファイルを決定するステップを含んでもよい。
所定の除去マッププロファイルが更新されるべきかどうかを決定するために使用される閾値限界は、本明細書で記載されているように方法１２００を実行することを可能にする適切な閾値であってもよい。いくつかの具体例では、閾値限界は、実際の除去マッププロファイルのシリコン除去量値と期待除去マッププロファイルのシリコン除去量値との間の差の最大値であってもよい。
本明細書に記載のシステムおよび方法は、高度に均一な厚さプロファイルを有する半導体デバイス層（例えば、上部シリコン層）を備えるＳＯＩ構造などの半導体構造の製造を容易にする。特に、本明細書に記載のシステムおよび方法は、高度に均一な厚さプロファイルを実現するためにデバイス層に適用される除去マッププロファイルを決定することと、所望の除去マッププロファイルを得るためにエピ・スムージング加工の中で使用される加工パラメータセットを決定することと、を容易にする。いくつかの具体例では、例えば、所望の除去マッププロファイルに実質的に一致する所定の除去マッププロファイルを識別し、所定の除去マッププロファイルに関連付けられた所定の加工パラメータセットを選択することによって、エピ・スムージング加工の中で使用する加工パラメータセットを決定するために除去マッププロファイルライブラリが利用される。所定の除去マッププロファイルと関連する加工パラメータセットとを利用することにより、個々の半導体構造の目標とする加工をすることができる一方で、個々の半導体構造のそれぞれの加工パラメータを決定するためにテストウエハを使用することに関連する廃棄物を低減または排除することができる。
さらに、本明細書に記載のシステムおよび方法により、半導体構造のエピ・スムージング前の厚さプロファイルに基づいて、および／または半導体構造の厚さ均一性に対して周知のまたは予測可能な効果を有するエピ・スムージング後の加工に基づいて、所望の除去マッププロファイルを選択することができる。そして、最終的な半導体構造は、半導体構造に対して１つ以上のエピ・スムージング後の加工が実行された場合でも、実質的に均一な厚さプロファイルを有する。
さらに、いくつかの具体例では、それぞれ既知の除去マッププロファイルに関連付けられた２つ以上の加工パラメータセットは、１つのエピ・スムージング加工の中で組み合わされて、既知の除去マッププロファイルとは異なる所望の除去マッププロファイルを実現する。１つのエピ・スムージング加工の中でマルチ加工パラメータセットまたはマルチセット加工を使用することは、しばしば、数学的な方法またはモデルを使用して（例えば、内挿によって）決定された１つの加工パラメータセットを使用することと比較して、より予測可能かつより正確な除去マッププロファイルを提供する。
さらに、本明細書に記載のシステムおよび方法は、実際の除去マッププロファイルと期待除去マッププロファイルとの間の不一致が検出された場合、所定の除去マッププロファイルを更新することによって、半導体構造の厚さ均一性に対するＣＶＤリアクタドリフトの影響を最小限にすることを容易にする。さらに、いくつかの具体例では、本明細書に記載のシステムおよび方法は、ＣＶＤリアクタなどの半導体構造の加工に使用される装置にメンテナンスが必要であるかどうかを予測または評価することを容易にし、それによって半導体製造プロセス全体の管理を容易にする。
本明細書において使用されるプロセッサという用語は、中央処理ユニット、マイクロプロセッサ、マイクロコントローラ、縮小命令セット回路（ＲＩＳＣ）、特定用途向け集積回路（ＡＳＩＣ）、論理回路、および本明細書に記載の機能を実行することができる他の回路またはプロセッサを指す。
本明細書において使用される「ソフトウェア」および「ファームウェア」という用語は、交換可能であり、プロセッサによる実行のために、ＲＡＭメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、および不揮発性ＲＡＭ（ＮＶＲＡＭ）メモリを含むメモリの中に記憶された全てのコンピュータプログラムを含む。上記のメモリタイプは、例示的なものに過ぎず、したがって、コンピュータプログラムの記憶のために使用可能なメモリのタイプを限定するものではない。
前述の明細書に基づいて理解されるように、本開示の上記の具体例は、コンピュータソフトウェア、ファームウェア、ハードウェアまたはそれらの任意の組合せもしくはサブセットを含むコンピュータプログラミング技術またはエンジニアリング技術を使用して実行されてもよい。その結果としてのコンピュータプログラムは、コンピュータ可読命令および／またはコンピュータ実行可能命令を有し、１つ以上のコンピュータ可読媒体内に具現化または提供され、それにより説明した本開示の具体例に係るコンピュータプログラムプロダクト、すなわち製品を製造する。これらのコンピュータプログラム（プログラム、ソフトウェア、ソフトウェアアプリケーションまたはコードとしても知られている）は、プログラマブルプロセッサ用の機械命令を含み、高水準手続型および／またはオブジェクト指向型のプログラミング言語で、および／またはアセンブリ／機械語で、実装することができる。
本明細書において使用される「機械可読媒体」、「コンピュータ可読媒体」および「コンピュータ可読メディア」という用語は、機械命令および／またはデータをプログラマブルプロセッサに提供するために使用されるあらゆるコンピュータプログラム製品、装置および／またはデバイス（例えば、磁気ディスク、光学ディスク、メモリ、プログラマブルロジックデバイス（ＰＬＤ））を指し、これらは機械可読信号として機械命令を受け取る機械可読媒体を含む。しかしながら、「機械可読媒体」、「コンピュータ可読媒体」および「コンピュータ可読メディア」は、一時的な信号を含まない（すなわち、これらは「非一時的」なものである）。「機械可読信号」という用語は、機械命令および／またはデータをプログラマブルプロセッサに提供するために使用されるあらゆる信号を指す。
この記載された説明は、例を使用して、最良の形態を含む本発明を開示するとともに、デバイスまたはシステムを製造および使用することと、組み込まれた方法を実行することとを含む本発明を、当業者が実施できるようにするものである。本発明の特許可能な範囲は、特許請求の範囲によって定義され、かつ当業者が想到する他の例を含む。そのような他の例は、特許請求の範囲の文字通りの言葉と異ならない構造的な要素を有する場合、または特許請求の範囲の文字通りの言葉とは実質的に相違するが等価な構造的要素を含む場合、特許請求の範囲内にあることが意図される。
本発明またはその具体例の要素を紹介する場合、「ある（ａ）」、「ある（ａｎ）」、「その（ｔｈｅ）」、および「上記（ｓａｉｄ）」の冠詞は、１またはそれ以上の要素があることを意味することを意図する。「含む（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、および「有する（ｈａｖｉｎｇ）」の用語は、包括的であることを意図し、列挙された要素以外の追加の要素も存在することを意味する。
本発明の範囲から逸脱することなく、上記の構造および方法において様々な変更を行うことができるから、上記の説明に含まれ、添付の図面に示されているすべての事項は、例示的なものであり限定的な意味ではないものとして解釈されることが意図されている。

Claims (38)

  1. ハンドルウエハと、シリコン層と、前記ハンドルウエハと前記シリコン層との間の誘電体層と、を含み、前記シリコン層が構造の外面を形成する劈開面を有する、シリコン・オン・インシュレータ構造を加工する方法であって、
    前記シリコン・オン・インシュレータ構造の前記シリコン層についての所望の除去マッププロファイルを決定するステップと、
    前記所望の除去マッププロファイルに基づいてエピタキシャルスムージング加工の中で使用するための加工パラメータセットを決定するステップと、
    決定された加工パラメータセットを使用して前記劈開面上にエピタキシャルスムージング加工を実行することによって、前記除去マッププロファイルに従って前記シリコン層から材料を選択的に除去するステップと、を含む方法。
  2. 前記シリコン層は、初期厚さプロファイルを有し、
    所望の除去マッププロファイルを決定するステップは、前記シリコン層の前記初期厚さプロファイルを補完する除去マッププロファイルを決定するステップを含む請求項１に記載の方法。
  3. 前記エピタキシャルスムージング加工は、前記劈開面をガスエッチャントに接触させるステップを含む請求項１に記載の方法。
  4. 前記決定された加工パラメータセットは、ガスエッチャント流量を含み、
    前記シリコン層から材料を選択的に除去するステップは、前記決定された加工パラメータセットに従って前記ガスエッチャントの流量を制御するステップを含む請求項３に記載の方法。
  5. 前記決定された加工パラメータセットは、水素ガス流量を含み、
    前記シリコン層から材料を選択的に除去するステップは、前記決定された加工パラメータセットに従って水素ガスの流量を制御するステップを含む請求項４に記載の方法。
  6. 前記ガスエッチャントは、塩化水素である請求項３に記載の方法。
  7. 前記エピタキシャルスムージング加工は、ウエハ加工装置内の回転可能なサセプタ上に前記シリコン・オン・インシュレータ構造を配置するステップを含み、
    前記決定された加工パラメータセットは、サセプタの回転速度を含み、
    前記シリコン層から材料を選択的に除去するステップは、前記決定された加工パラメータセットに従って前記サセプタの回転速度を制御するステップを含む請求項１に記載の方法。
  8. 前記決定された加工パラメータセットは、前記サセプタの回転軸に対する前記シリコン・オン・インシュレータ構造の位置を含み、
    前記回転可能なサセプタ上に前記シリコン・オン・インシュレータ構造を配置するステップは、前記位置に前記シリコン・オン・インシュレータ構造を配置するステップを含む請求項７に記載の方法。
  9. 前記エピタキシャルスムージング加工は、複数のガス噴射流路を形成するガスマニホールドを含むウエハ加工装置内に前記シリコン・オン・インシュレータ構造を配置するステップを含み、
    前記シリコン層から材料を選択的に除去するステップは、前記決定された加工パラメータセットに従って前記ガス噴射流路のそれぞれを通る相対的なガス流量を制御するステップを含む請求項１に記載の方法。
  10. 加工パラメータセットを決定するステップは、前記所望の除去マッププロファイルに基づいて、それぞれの所定の加工パラメータセットが所定の除去マッププロファイルに関連付けられた複数の所定の加工パラメータセットから、加工パラメータセットを選択するステップを含む請求項１に記載の方法。
  11. 前記シリコン・オン・インシュレータ構造の実際の除去マッププロファイルと、前記エピタキシャルスムージング加工中に使用される選択された加工パラメータセットに関連付けられた所定の除去マッププロファイルと、を比較して、前記実際の除去マッププロファイルと前記所定の除去マッププロファイルとの間の差を決定するステップと、
    前記実際の除去マッププロファイルと前記所定の除去マッププロファイルとの間の差が閾値限界を超えた場合、前記エピタキシャルスムージング加工中に使用される前記選択された加工パラメータセットに関連付けられた前記所定の除去マッププロファイルを更新するステップと、を更に含む請求項１０に記載の方法。
  12. 加工パラメータセットを決定するステップは、
    前記エピタキシャルスムージング加工の第１部分についての第１加工パラメータセットを決定するステップと、
    前記エピタキシャルスムージング加工の第２部分についての第２加工パラメータセットを決定するステップと、を含む請求項１に記載の方法。
  13. 前記シリコン層から材料を選択的に除去するステップは、前記エピタキシャルスムージング加工の前記第１部分についての前記第１加工パラメータセットと、前記エピタキシャルスムージング加工の第２部分についての第２加工パラメータセットと、を使用して、前記劈開面上に前記エピタキシャルスムージング加工を実行するステップを含む請求項１３に記載の方法。
  14. ハンドルウエハと、シリコン層と、前記ハンドルウエハと前記シリコン層との間の誘電体層と、を含み、前記シリコン層が構造の外面を形成する劈開面を有する、シリコン・オン・インシュレータ構造を加工するシステムであって、
    前記シリコン層の厚さプロファイルを測定するように構成されたウエハ測定装置と、
    ウエハ加工装置と、
    厚さ測定装置に通信可能に接続された演算装置であって、
    前記シリコン層の前記厚さプロファイルに基づいて、前記シリコン・オン・インシュレータ構造の前記シリコン層についての所望の除去マッププロファイルを決定し、
    前記所望の除去マッププロファイルに基づいて、エピタキシャルスムージング加工の中で使用するための加工パラメータセットを決定する、
    ように構成された演算装置と、を含み、
    前記ウエハ加工装置は、決定された加工パラメータセットを使用して前記劈開面上にエピタキシャルスムージング加工を実行することによって、前記除去マッププロファイルに従って前記シリコン層から材料を選択的に除去するように構成されているシステム。
  15. 前記ウエハ加工装置は、ガスエッチャント源に流体連通して接続されたガス噴射口を含み、前記ＳＯＩウエハの前記劈開面を前記ガスエッチャントに接触させることによって前記エピタキシャルスムージング加工を実行するように構成されている請求項１４に記載のシステム。
  16. 前記ガスエッチャントは、塩化水素である請求項１５に記載のシステム。
  17. 前記決定された加工パラメータセットは、ガスエッチャント流量を含み、
    前記ウエハ加工装置は、前記決定された加工パラメータセットに従って前記ガスエッチャントの流量を制御して、前記シリコン層から材料を選択的に除去するように構成されている請求項１５に記載のシステム。
  18. 前記決定された加工パラメータセットは、水素ガス流量を含み、
    前記ウエハ加工装置は、水素ガス源に流体的に接続され、前記決定された加工パラメータセットに従って前記水素ガスの流量を制御して、前記シリコン層から材料を選択的に除去するように構成されている請求項１７に記載のシステム。
  19. 前記ウエハ加工装置は、回転可能なサセプタを含み、
    前記決定された加工パラメータセットは、サセプタの回転速度を含み、
    前記ウエハ加工装置は、前記決定された加工パラメータセットに従って前記サセプタの回転速度を制御するように構成されている請求項１４に記載のシステム。
  20. 前記ウエハ加工装置は、複数のガス噴射流路を形成するガスマニホールドを含み、前記決定された加工パラメータセットに従って前記ガス噴射流路のそれぞれを通る相対的なガス流量を制御するように構成されている請求項１４に記載のシステム。
  21. 前記演算装置に通信可能に接続された除去マッププロファイルライブラリを更に含むシステムであって、
    前記除去マッププロファイルライブラリは、複数の所定の除去マッププロファイルと、複数の所定の加工パラメータセットと、を含み、
    それぞれの所定の除去マッププロファイルは、前記所定の加工パラメータセットの１つに関連付けられている請求項１４に記載のシステム。
  22. 前記演算装置は、前記所望の除去マッププロファイルに基づいて、前記複数の所定の加工パラメータセットから加工パラメータセットを選択するように構成されている請求項２１に記載のシステム。
  23. 前記演算装置は、
    前記シリコン・オン・インシュレータ構造の実際の除去マッププロファイルと、前記エピタキシャルスムージング加工中に使用される選択された加工パラメータセットに関連付けられた所定の除去マッププロファイルと、を比較して、前記実際の除去マッププロファイルと前記所定の除去マッププロファイルとの間の差を決定し、
    前記実際の除去マッププロファイルと前記所定の除去マッププロファイルとの間の差が閾値限界を超えた場合、更新イベントを開始する、
    ように構成されている請求項２２に記載のシステム。
  24. 前記演算装置は、前記実際の除去マッププロファイルと前記所定の除去マッププロファイルとの間の前記差が前記閾値限界を超えたことを示す通知を出力することによって、更新イベントを開始するように構成されている請求項２３に記載のシステム。
  25. 前記演算装置は、前記除去マッププロファイルライブラリの中に前記実際の除去マッププロファイルを記憶することによって、前記除去マッププロファイルライブラリを更新し、前記実際の除去マッププロファイルが選択された加工パラメータセットに関連付けられるように構成されている請求項２３に記載のシステム。
  26. 前記演算装置は、
    前記エピタキシャルスムージング加工の第１部分の間に使用するために、複数の所定の加工パラメータセットから第１加工パラメータセットを選択し、
    前記エピタキシャルスムージング加工の第２部分の間に使用するために、複数の所定の加工パラメータセットから第２加工パラメータセットを選択する、
    ように構成されている請求項２１に記載のシステム。
  27. 前記ウエハ加工装置は、前記シリコン層から材料を選択的に除去するステップは、前記エピタキシャルスムージング加工の前記第１部分についての前記第１加工パラメータセットと、前記エピタキシャルスムージング加工の第２部分についての第２加工パラメータセットと、を使用して、前記劈開面上に前記エピタキシャルスムージング加工を実行するように構成されている請求項２６に記載のシステム。
  28. 外面を形成する半導体デバイス層を含む半導体構造を加工する方法であって、
    前記半導体構造の前記デバイス層についての所望の除去マッププロファイルを決定するステップと、
    前記所望の除去マッププロファイルに基づいてエピタキシャルスムージング加工の中で使用するための加工パラメータセットを決定するステップと、
    決定された加工パラメータセットを使用して前記外面上にエピタキシャルスムージング加工を実行することによって、前記除去マッププロファイルに従って前記デバイス層から材料を選択的に除去するステップと、を含む方法。
  29. 前記デバイス層は、初期厚さプロファイルを有し、
    所望の除去マッププロファイルを決定するステップは、前記デバイス層の前記初期厚さプロファイルを補完する除去マッププロファイルを決定するステップを含む請求項２８に記載の方法。
  30. 前記エピタキシャルスムージング加工は、前記デバイス層の前記外面をガスエッチャントに接触させることを含む請求項２８に記載の方法。
  31. 前記決定された加工パラメータセットは、ガスエッチャント流量を含み、
    前記デバイス層から材料を選択的に除去するステップは、前記決定された加工パラメータセットに従って前記ガスエッチャントの流量を制御するステップを含む請求項３０に記載の方法。
  32. 前記エピタキシャルスムージング加工は、ウエハ加工装置内の回転可能なサセプタ上に前記半導体構造を配置するステップを含み、
    前記決定された加工パラメータセットは、サセプタの回転速度を含み、
    前記デバイス層から材料を選択的に除去するステップは、前記決定された加工パラメータセットに従って前記サセプタの回転速度を制御するステップを含む請求項２８に記載の方法。
  33. 前記決定された加工パラメータセットは、前記サセプタの回転軸に対する前記半導体構造の位置を含み、
    前記回転可能なサセプタ上に前記半導体構造を配置するステップは、前記位置に前記半導体構造を配置するステップを含む請求項３２に記載の方法。
  34. 前記エピタキシャルスムージング加工は、複数のガス噴射流路を形成するガスマニホールドを含むウエハ加工装置内に前記半導体構造を配置するステップを含み、
    前記デバイス層から材料を選択的に除去するステップは、前記決定された加工パラメータセットに従って前記ガス噴射流路のそれぞれを通る相対的なガス流量を制御するステップを含む請求項２８に記載の方法。
  35. 加工パラメータセットを決定するステップは、前記所望の除去マッププロファイルに基づいて、それぞれの所定の加工パラメータセットが所定の除去マッププロファイルに関連付けられた複数の所定の加工パラメータセットから、加工パラメータセットを選択するステップを含む請求項２８に記載の方法。
  36. 前記半導体構造の実際の除去マッププロファイルと、前記エピタキシャルスムージング加工中に使用される選択された加工パラメータセットに関連付けられた所定の除去マッププロファイルと、を比較して、前記実際の除去マッププロファイルと前記所定の除去マッププロファイルとの間の差を決定するステップと、
    前記実際の除去マッププロファイルと前記所定の除去マッププロファイルとの間の差が閾値限界を超えた場合、前記エピタキシャルスムージング加工中に使用される前記選択された加工パラメータセットに関連付けられた前記所定の除去マッププロファイルを更新するステップと、を更に含む請求項３５に記載の方法。
  37. 加工パラメータセットを決定するステップは、
    前記エピタキシャルスムージング加工の第１部分についての第１加工パラメータセットを決定するステップと、
    前記エピタキシャルスムージング加工の第２部分についての第２加工パラメータセットを決定するステップと、を含む請求項２８に記載の方法。
  38. 前記デバイス層から材料を選択的に除去するステップは、前記エピタキシャルスムージング加工の前記第１部分についての前記第１加工パラメータセットと、前記エピタキシャルスムージング加工の第２部分についての第２加工パラメータセットと、を使用して、前記外面上に前記エピタキシャルスムージング加工を実行するステップを含む請求項３７に記載の方法。
JP2020072339A 2014-12-19 2020-04-14 半導体構造上にエピタキシャルスムージング加工を実行するためのシステムおよび方法 Active JP6977100B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462094466P 2014-12-19 2014-12-19
US62/094,466 2014-12-19
JP2017532623A JP6692357B2 (ja) 2014-12-19 2015-12-18 半導体構造上にエピタキシャルスムージング加工を実行するためのシステムおよび方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017532623A Division JP6692357B2 (ja) 2014-12-19 2015-12-18 半導体構造上にエピタキシャルスムージング加工を実行するためのシステムおよび方法

Publications (2)

Publication Number Publication Date
JP2020123737A true JP2020123737A (ja) 2020-08-13
JP6977100B2 JP6977100B2 (ja) 2021-12-08

Family

ID=55077671

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017532623A Active JP6692357B2 (ja) 2014-12-19 2015-12-18 半導体構造上にエピタキシャルスムージング加工を実行するためのシステムおよび方法
JP2020072339A Active JP6977100B2 (ja) 2014-12-19 2020-04-14 半導体構造上にエピタキシャルスムージング加工を実行するためのシステムおよび方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017532623A Active JP6692357B2 (ja) 2014-12-19 2015-12-18 半導体構造上にエピタキシャルスムージング加工を実行するためのシステムおよび方法

Country Status (5)

Country Link
US (2) US10332781B2 (ja)
EP (1) EP3234987B1 (ja)
JP (2) JP6692357B2 (ja)
CN (2) CN112420509B (ja)
WO (1) WO2016100792A1 (ja)

Families Citing this family (217)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
JP6692357B2 (ja) * 2014-12-19 2020-05-13 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 半導体構造上にエピタキシャルスムージング加工を実行するためのシステムおよび方法
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
US11127617B2 (en) 2017-11-27 2021-09-21 Asm Ip Holding B.V. Storage device for storing wafer cassettes for use with a batch furnace
CN111344522B (zh) 2017-11-27 2022-04-12 阿斯莫Ip控股公司 包括洁净迷你环境的装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US11685991B2 (en) 2018-02-14 2023-06-27 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
KR20190128558A (ko) 2018-05-08 2019-11-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
JP2021529254A (ja) 2018-06-27 2021-10-28 エーエスエム・アイピー・ホールディング・ベー・フェー 金属含有材料ならびに金属含有材料を含む膜および構造体を形成するための周期的堆積方法
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) * 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
JP7004221B2 (ja) * 2018-11-16 2022-01-21 信越半導体株式会社 シリコンウェーハのエッチング方法、エッチング装置及び不純物分析方法
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
JP2020136677A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11885013B2 (en) 2019-12-17 2024-01-30 Asm Ip Holding B.V. Method of forming vanadium nitride layer and structure including the vanadium nitride layer
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
US11255562B2 (en) 2020-01-06 2022-02-22 Lennox Industries Inc. HVAC control during demand response event
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
JP2021172884A (ja) 2020-04-24 2021-11-01 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム含有層を形成する方法および窒化バナジウム含有層を含む構造体
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168046A (ja) * 1999-09-17 2001-06-22 Applied Materials Inc シリコン膜表面仕上のための装置及び方法
JP2004031715A (ja) * 2002-06-27 2004-01-29 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US20040060899A1 (en) * 2002-10-01 2004-04-01 Applied Materials, Inc. Apparatuses and methods for treating a silicon film
JP2012510180A (ja) * 2008-11-26 2012-04-26 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド シリコン−オン−インシュレータ構造体を処理する方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254830A (en) * 1991-05-07 1993-10-19 Hughes Aircraft Company System for removing material from semiconductor wafers using a contained plasma
US5291415A (en) * 1991-12-13 1994-03-01 Hughes Aircraft Company Method to determine tool paths for thinning and correcting errors in thickness profiles of films
EP0547677A3 (en) * 1991-12-17 1996-10-16 Philips Nv Use of vapor-phase etching in fabrication of semiconductor-on-insulator structure
US5621652A (en) * 1995-03-21 1997-04-15 Vlsi Technology, Inc. System and method for verifying process models in integrated circuit process simulators
US6301009B1 (en) * 1997-12-01 2001-10-09 Zygo Corporation In-situ metrology system and method
JP2000036488A (ja) * 1998-07-21 2000-02-02 Speedfam-Ipec Co Ltd ウエハ平坦化方法及びそのシステム
US6537606B2 (en) * 2000-07-10 2003-03-25 Epion Corporation System and method for improving thin films by gas cluster ion beam processing
US6540591B1 (en) * 2001-04-18 2003-04-01 Alexander J. Pasadyn Method and apparatus for post-polish thickness and uniformity control
JP2008098528A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 半導体装置の製造方法
JP5415676B2 (ja) * 2007-05-30 2014-02-12 信越化学工業株式会社 Ｓｏｉウェーハの製造方法
JP5466410B2 (ja) * 2008-02-14 2014-04-09 信越化学工業株式会社 Ｓｏｉ基板の表面処理方法
US9018024B2 (en) * 2009-10-22 2015-04-28 International Business Machines Corporation Creating extremely thin semiconductor-on-insulator (ETSOI) having substantially uniform thickness
US8080464B2 (en) * 2009-12-29 2011-12-20 MEMC Electronics Materials, Inc, Methods for processing silicon on insulator wafers
JP5514162B2 (ja) * 2011-07-22 2014-06-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
FR2987935B1 (fr) * 2012-03-12 2016-07-22 Soitec Silicon On Insulator Procede d'amincissement de la couche active de silicium d'un substrat du type "silicium sur isolant" (soi).
JP6692357B2 (ja) * 2014-12-19 2020-05-13 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 半導体構造上にエピタキシャルスムージング加工を実行するためのシステムおよび方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168046A (ja) * 1999-09-17 2001-06-22 Applied Materials Inc シリコン膜表面仕上のための装置及び方法
JP2004031715A (ja) * 2002-06-27 2004-01-29 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US20040060899A1 (en) * 2002-10-01 2004-04-01 Applied Materials, Inc. Apparatuses and methods for treating a silicon film
JP2012510180A (ja) * 2008-11-26 2012-04-26 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド シリコン−オン−インシュレータ構造体を処理する方法

Also Published As

Publication number Publication date
CN112420509B (zh) 2024-03-19
JP6977100B2 (ja) 2021-12-08
CN112420509A (zh) 2021-02-26
CN107251202B (zh) 2020-12-11
US10832938B2 (en) 2020-11-10
CN107251202A (zh) 2017-10-13
US20180277423A1 (en) 2018-09-27
WO2016100792A1 (en) 2016-06-23
US20190279895A1 (en) 2019-09-12
EP3234987B1 (en) 2020-09-23
JP2018504777A (ja) 2018-02-15
EP3234987A1 (en) 2017-10-25
JP6692357B2 (ja) 2020-05-13
US10332781B2 (en) 2019-06-25

Similar Documents

Publication Publication Date Title
JP6692357B2 (ja) 半導体構造上にエピタキシャルスムージング加工を実行するためのシステムおよび方法
US10861744B2 (en) Platform and method of operating for integrated end-to-end CMP-less interconnect process
US10731272B2 (en) Methods and apparatus for deposition processes
US9147556B2 (en) Plasma processing method and plasma processing apparatus
US10777386B2 (en) Methods for controlling plasma glow discharge in a plasma chamber
TW202006821A (zh) 電漿蝕刻方法及電漿蝕刻裝置
KR102259162B1 (ko) Soi 웨이퍼의 제조방법
US8920888B2 (en) Plasma process, film deposition method and system using rotary chuck
US11078570B2 (en) Azimuthal critical dimension non-uniformity for double patterning process
TWI772356B (zh) 基板處理裝置、溫度控制方法及溫度控制程式
JP2019507027A (ja) ポリッシング測定装置およびその研磨時間の制御方法、ならびにそれを含んだポリッシング制御システム
JP4574300B2 (ja) エッチング方法およびコンピュータ記憶媒体
JP4684650B2 (ja) 薄層を形成する方法、犠牲酸化によって厚みを補正するステップを含む方法、及び関連する機械
TW201820386A (zh) 鍺與矽化鍺奈米線裝置之形成方法
US11658022B2 (en) Method, control system, and system for machining a semiconductor wafer, and semiconductor wafer
CN110034018A (zh) 半导体晶片的制造方法
KR102413439B1 (ko) 균일한 두께의 매립 절연층을 가지는 구조를 제작하기 위한 방법
US20160244892A1 (en) Method for Crystallizing Group IV Semiconductor, and Film Forming Apparatus
JP2007150070A (ja) 半導体ウエーハのプラズマエッチング方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211012

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211110

R150 Certificate of patent or registration of utility model

Ref document number: 6977100

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150