KR102413439B1 - 균일한 두께의 매립 절연층을 가지는 구조를 제작하기 위한 방법 - Google Patents

균일한 두께의 매립 절연층을 가지는 구조를 제작하기 위한 방법 Download PDF

Info

Publication number
KR102413439B1
KR102413439B1 KR1020160038661A KR20160038661A KR102413439B1 KR 102413439 B1 KR102413439 B1 KR 102413439B1 KR 1020160038661 A KR1020160038661 A KR 1020160038661A KR 20160038661 A KR20160038661 A KR 20160038661A KR 102413439 B1 KR102413439 B1 KR 102413439B1
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
thickness
substrate
intermediate structure
Prior art date
Application number
KR1020160038661A
Other languages
English (en)
Other versions
KR20160117346A (ko
Inventor
캐롤 데이비드
안네-소피 코키
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20160117346A publication Critical patent/KR20160117346A/ko
Application granted granted Critical
Publication of KR102413439B1 publication Critical patent/KR102413439B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 유용한 반도체 층(3'), 절연 층(2') 및 캐리어 기판(4)을 순차적으로 포함하는 최종 구조(5)를 제작하는 방법에 관련된 것으로서, 본 방법은, 상부 반도체 층(3), 절연층(2) 및 캐리어 기판(4)을 포함하는 중간 구조(1)를 제공하는 단계 및 최종 구조(5)를 형성하기 위해 중간 구조를 마무리하는 단계로서, 결정된 용해 프로파일에 따라 절연층(2)의 두께를 비 균일적으로 수정하는 처리를 포함하는 단계를 포함한다. 본 발명에 따르면, 중간 구조(1)의 절연층(2)은 결정된 용해 프로파일을 보완하는 두께 프로파일을 가진다.

Description

균일한 두께의 매립 절연층을 가지는 구조를 제작하기 위한 방법 { PROCESS FOR FABRICATING A STRUCTURE HAVING A BURIED DIELECTRIC LAYER OF UNIFORM THICKNESS }
본 발명은, 유용한 반도체 층, 절연층 및 캐리어 기판을 순차적으로 포함하는 최종 구조 제작에 관련된 것이다. 이러한 구조는 마이크로일레트로닉스(microelectronics), 마이크로 공학(micromechanics), 포토닉스(photonics) 등의 분야에 특히 적용 가능하다.
상부 반도체 층, 절연층(dielectric layer) 및 캐리어 기판(carrier substrate)을 순차적으로 포함하는 중간 구조(intermediate structure)를 제작하는 다양한 방법이 종래에 알려졌다. 층-이송 제작(layer-transfer fabrication) 공정(예컨대 Smart Cut™ 또는 Eltran™라는 이름으로 알려진 공정) 또는 산소-주입 제작 공정(SIMOX: Separation by Implantation of Oxygen 라고 알려져 있음)이 중요하게 다뤄질 수 있다.
이러한 중간 구조에는, 마무리 단계 동안에 다양한 처리가 수행되어 상부 층이, 특히, 평균 두께(average thickness), 두께 균일성(thickness uniformity), 거칠기(roughness), 결정의 질(crystal quality) 등과 관련한 기대하는 모든 성질을 갖는 유용한 층(useful layer)이 되도록 한다.
이러한 알려진 공정은 SOI 기판(silicon-on-insulator substrate)의 제작에 적용된다. 이 경우, 상부 층, 유용한 층(useful layer) 및 캐리어는 일반적으로 실리콘으로 이루어지고 절연층은 이산화 규소로 구성된다.
이러한 SOI 기판은 반드시 매우 정확한 요구조건을 만족해야 한다. 이것은 특히 절연층의 평균두께와 두께 균일성(thickness uniformity)에 대한 것이다. 이러한 요구 조건을 만족하는 것은 유용한 층 위에 또는 그 안에 형성될 반도체 디바이스의 우수한 동작을 위해 필요하다.
특정한 경우에 있어서, 반도체 디바이스의 구조는 매우 작은 평균 두께(insubstantial average thickness)를 갖는 절연층을 가진 SOI 기판을 요구한다. 따라서 절연층은 50 nm 이하로 보통 10nm 에서 25nm 사이의 평균 두께를 가지도록 요구될 수 있다. 이것은 특히 작은 평균 두께(insubstantial average thickness)인 경우에 있어서 모든 부분에서의 절연층 두께를 정확하게 컨트롤하는 것이 중요하다.
중간 구조에 적용되는 종래의 마무리 처리 중에서, 상부 층 또는 유용한 층을 높은 온도, 일반적으로 1100℃보다 높은 온도에서 중성 분위기(neutral atmosphere) 또는 환원 분위기(reducing atmosphere)에 노출시키는 것으로 이루어진 평활화 어닐링 처리(smoothing anneal treatment)가 알려져 있다. 그 중에서도 이러한 처리는, 높은 온도의 분위기에 노출된 층의 거칠기가 표면 복원(surface reconstruction)에 의해 줄어들 수 있게 한다.
하지만, 이러한 처리는 옥사이드 용해 효과(oxide dissolution effect)를 통해 아래에 있는 절연층의 성질, 예컨대 그것의 두께를 바꾸기 쉽다. 이러한 현상은 특히, review Solid State Phenomena, volume 156-158(2010) p 69-76 에 게재된 O. Kononchuck 등에 의해 저술된 문서 "Novel trends in SOI Technology for CMOS applications" 에서 보고되었다. 특히, 이 문서는 고온의 환원 또는 중성 처리 분위기에서 절연층의 산소 원자는 상부 층으로 확산되어 그것의 표면과 반응하여 용광로(furnace)의 대기에 의해 방출되는 휘발성 종을 생성하게 된다고 설명한다. 이 문서에선 또한, 얇은 상부 층을 가진 SOI 기판에 있어서, 기판 표면으로부터 방출된 휘발성 종의 용량(capacity)에 의해 상기 확산 현상은 제한되고, 따라서 용해 현상의 정도는 상기 표면에 근접한 용광로 대기의 기체 속도에 국소적으로(locally) 연관된다.
그 결과로, 일반적으로, 이러한 처리의 마지막에선, 기판은, 심각하게 질이 떨어진 두께 균일성을 갖는 절연층을 갖게된다. 따라서, 도 1a는 상술한 종래의 공정에 따라 얻어진 중간 구조(1)를 소개를 위해 보여준다. 이러한 구조는 상부 반도체 층(3)과 캐리어(4) 사이에 위치한 균일한 두께를 갖는 절연층(2)을 갖는다.
이 부분에 대한 도 1b는 앞서 소개된 문서에서 제시된 것과 유사한 평활하 어닐링 처리의 적용 이후의 최종 구조(5)를 도시한 것이다. 이러한 특정한 예에서, 상부 층(3)을 통한 절연층(2)의 용해는 비 균일하며, 이것은 기판의 중심부보다 주변부에서 더 현저하다. 이에 따라 최종 구조(5)는 유용한 층(3') 아래에 있는 비 균일한 절연층(2')을 갖게 된다.
이러한 문제에 대한 조사된 해결책들은, 어닐링의 파라미터 또는 어닐링 기계의 구조를 수정하여 그 규모를 제한하는 것에 목적을 두고 있다. 이러한 해결책들은 불완전하거나 기계의 특정 부분에서의 비싼 투자를 요구한다.
따라서, 본원 발명의 일 목적은 유용한 반도체 층, 절연층 및 캐리어 기판을 포함하는 구조를 제작하기 위한 공정을 제공하기 위한 것으로, 상기 절연층은 잘 컨트롤된 두께 균일성을 가지며 상기 공정은 상술한 문제점들을 갖지 않는다.
본 발명은 그것의 가장 보편적 용인(general acceptance)에서, 유용한 반도체층, 절연층 및 캐리어 기판을 순차적으로 포함하는 최종 구조(final structure)의 제작을 위한 방법에 대한 것이다. 상기 방법은 다음을 포함한다:
- 상부 반도체 층(upper semiconductor layer), 절연층(dielectric layer) 및 캐리어 기판(carrier substrate)을 포함하는 중간 구조(intermediate structure)를 제공하는 단계; 및
- 최종 구조를 형성하기 위해 상기 중간 구조를 마무리(finishing)하는 단계로서, 결정된 용해 프로파일(determined dissolution profile)에 따라 절연층의 두께를 비 균일적으로(nonuniformly) 수정하는(modifying) 처리를 포함하는 단계.
본원 발명에 따르면, 중간 구조의 절연층은, 상기 결정된 용해 프로파일을 보완하는 두께 프로파일(thickness profile complementary to the determined dissolution profile)을 가진다.
종래 기술의 해결책과는 대비적으로, 마무리 단계에서 작용하는 용해 현상(dissolution phenomenon)의 균일성을 향상시키는 것을 목적으로 하지 않고, 본 발명에 따르면 이러한 현상은 중간 구조 내에, 상기 용해 프로파일에 대한 보완 프로파일을 갖는 비 균일한 절연층을 제공함으로써 보완된다. 따라서 이러한 방법은, 구조 제작에 사용되는 기계에 수정을 가하지 않더라도, 절연층의 두께 균일성을 컨트롤하는 것이 가능하게 한다.
본 발명의 다른 효과 및 비 제한적인 특징 각각 또는 조합들에 따르면:
- 유용한 층은 실리콘으로 이루어지고 절연층은 실리콘 옥사이드로 이루어진다.
- 캐리어 기판은 실리콘 기판이다.
- 유용한 층은 100 nm 이하의 평균 두께를 가지며, 최종 구조의 절연층은 50 nm 이하의 평균 두께를 가진다.
- 절연층은 5 내지 50 nm 사이에 포함된 평균 두께를 가지며, 바람직하게는 10 내지 25 nm 사이에 포함된 평균 두께를 가진다.
- 최종 구조의 절연층의 두께 균일성(thickness uniformity)은 3% 보다 낮다.
- 중간 구조 및 최종 구조는 300 nm 지름 또는 그 이상인 원형 웨이퍼 형태를 갖는다.
- 중간 구조를 제공하는 단계는 다음을 포함한다:
- 도너 기판상에 절연층을 형성하는 단계;
- 제거될 층을 상기 도너 기판의 메인 표면과 함께 규정하는 연약한 면을 상기 도너 기판 내에 형성하는 단계(forming a weak plane in the donor substrate defining with a main surface of the donor substrate a layer to be removed);
- 상기 도너 기판의 상기 메인 표면을 상기 캐리어 기판과 결합하는 단계; 및
- 상기 도너 기판으로부터 상기 제거될 층을 분리시켜 그것을 상기 캐리어 기판에 덧붙이는(add) 단계.
- 상기 연약한 면은, 라이트 종들(light species)을 주입(implanting)하거나, 처음 기판(tarting substrate)에 공극을 형성(porosification)하고, 공극이 형성된 그 기판 위에 제거될 층을 에피텍셜 증착(epitaxial deposition)함으로써 형성될 수 있다.
- 본 방법은 상부 층을 희생 산화(sacrificial oxidation)에 의해 씨닝(thinning)하여 유용한 층(useful layer)을 형성하는 것을 포함하는 마무리 단계를 포함한다.
- 마무리 단계는 중간 구조 또는 최종 구조를 안정화 어닐링(stabilization anneal)하는 것에 의한 처리를 포함한다.
- 절연층의 두께를 수정하는 처리는, 유용한 층 또는 상부 층을, 1150℃ 내지 1200℃ 사이에 포함된 온도에서 중성 분위기(neutral atmosphere) 또는 환원 분위기(reducing atmosphere)에 노출시키는 것을 포함한다.
- 중성 분위기 또는 환원 분위기에 노출시키는 것은, 5분 내지 5시간 사이에 포함된 시간 동안 수행된다.
- 중간 구조의 절연층의 두께 프로파일과 상기 용해 프로파일은, 상기 구조의 평면에 수직이면서 그것의 중심을 관통하는 축(axis)에 대해 원형 대칭(circular symmetry)을 갖는다.
본 발명은, 첨부된 도면을 인용하는 본 발명의 비 제한적인 일 실시 예에 대한 아래의 설명에 기초하여 더 잘 이해될 수 있다.
도 1a 내지 도 1b는 종래 기술에 따라 획득된 중간 구조 및 최종 구조를 도시한 것이다.
도 2a 내지 도 2c는 본 발명의 일 실시 예에 따른 공정의 단계를 보여주기 위한 도면이다.
도 3은 예시적인 용해 프로파일을 도시한 것이다.
본원 발명에 따른 공정은, 유용한 반도체 층(useful semiconductor layer), 절연층 및 캐리어 기판을 포함하는 최종 구조의 제조에 전반적으로 적용 가능하다.
도 2a를 참고하면, 본 공정은, 상부 반도체 층(3), 절연층(2) 및 캐리어 기판(4)을 순차적으로 포함하는 중간 구조(1)를 제공하는 것을 포함한다. 이러한 중간 구조(1)는 후속하는 마무리 단계에서 처리되어, 요구되는 성질(두께, 다양한 층들의 두께 균일성, 결정의 질)을 갖는 유용한 층(3')을 상부 층(3)으로부터 형성하게 된다.
따라서 이러한 마무리 단계는 예컨대 아래와 같은 처리들로부터 선택되는 하나의 처리 또는 복수의 처리를 포함할 수 있다: 희생 산화(sacrificial oxidation), 중성 분위기 또는 환원 분위기 하에서의 열처리, 건식 식각 또는 습식 식각, CMP(chemical-mechanical polishing), 등.
또한, 본원 발명에 따르면, 중간 구조를 마무리하는 단계는, 중간 구조(1)의 절연층(2)의 두께를 비 균일적으로(nonuniformly) 수정하는 적어도 하나의 처리를 포함한다. 본 단계는 도 2b에 도시되어 있다.
층의 비 균일성(nonuniformity of a layer)은, 그것의 최대 두께와 그것의 최소 두께의 차이를 그것의 평균두께로 나눈 값에 의해 측정될 수 있다. 본 발명에서, 그 측정값이 3%를 초과하게 되면 비 균일한 층인 것으로 간주될 것이다. 절연층(2, 2')의 두께는 타원 편광법(ellipsometry) 또는 반사 측정법(reflectometry)과 같은 기술을 통해 측정될 수 있다.
예컨대, 절연층(2)의 두께를 비 균일적으로 수정하는 처리는, 배치 어닐링 용광로(batch anneal furnace)에서, 상부 층(3)을 1100℃보다 높은, 더 정확하게는 1150℃ 와 1200℃ 사이의 온도를 가지는 중성 또는 환원 분위기에 노출시켜 어닐링의 평활화 효과를 향상시키는 평활화 어닐링에 대응될 수 있다. 이러한 중성 또는 환원 분위기에의 노출은, 5분에서 5시간 사이에 포함된 시간 동안 플래토 값(plateau value)에서 수행되었다.
앞선 처리는 대체적으로(alternatively) 또는 추가적으로 최종 구조(5)의 유용한 층(3')에 적용될 수 있다. 즉, 하나 이상의 상술한 처리를 중간 구조(1)가 이미 받았을 때 마무리 단계의 마지막 또는 그 이후에 적용될 수 있다.
앞서 살펴본 것과 앞서 말한 문서에서처럼, 이러한 종류의 평활화 어닐링은, 처리되는 상부 층(3) 아래에 위치한 절연층(2) 두께를 비 균일적으로 수정한다. 또한, 결정된 치료 조건은, 결정된 용해 프로파일을 따라 중간 구조(1)의 절연층(2)의 두께가 비 균일적으로 수정되게 한다.
이러한 결정된 용해 프로파일은, (최종 구조(5)의) 절연층(2')의 두께 프로파일과 이러한 치료 이전의 (중간 구조(1)의) 절연층(2)의 두께 프로파일의 차이에 대응된다.
상기 결정된 용해 프로파일은 측정 포인트 세트(x, y, e)에 의해 나타날 수 있다: x 와 y는 기판의 표면상의 포인트의 위치를 알 수 있게 하며, e는 그 포인트에서 절연층의 두께 변이(thickness variation)를 나타낸다. 대체적으로, 상기 측정 포인트는 특히 기판이 원형인 경우에 있어서 극좌표(polar coordinate)로 나타내어질 수 있다.
상기 측정 포인트 세트는, 충분한 정확도로 용해 프로파일이 나타내어 질 수 있는, 상기 포인트들의 포지션과의 조합인, 방위(cardinal direction)를 선택하였다. 이와 같은 프로파일은 예시적으로 도 3에 도식적으로 나타나 있다.
300 mm 지름을 갖는 원형 형태의 웨이퍼를 채택한 기판에 있어서, 웨이퍼의 표면에 균일하게 분산된 41개 측정 포인트들이 충분할 것이다.
배치 어닐링 용광로에서 처리가 수행되는 경우, 이 용광로의 기하학적인 구조는 용해 프로파일이 전반적으로 기판의 표면에 수직이면서 그 중심을 통과하는 축에 대하여 원형 대칭이 되게 한다. 이는, 특히, 처리 동안에 기판이 회전될 때의 경우이다. 이 경우, 상기 프로파일은, 기판의 각 포인트에 대한 절연층의 두께에서의 변이(variation)에 연관된 파라미터 함수 형태, 예컨대 D(r) = k.r^2 형태 또는 D(r) = k.|r| 형태(여기서 r은 기판 중심으로부터 포인트까지의 거리를 나타내고, k는 상기 함수의 파라미터를 나타낸다)로 나타내어질 수 있다.
상기 결정된 용해 프로파일은, 중간 구조(1)에 적용된 마무리 시퀀스를 나타내는 것이며, 특히 더, 절연층(2)의 두께에 영향을 미치는 처리를 나타내는 것이다.
이러한 프로파일은 본 발명의 공정 이전 단계에서 얻어질 수 있다. 이러한 전 단계(prior step)는 본 발명의 중간 구조(1) 또는 최종 구조(5)에 유사한 구조에 계획된 처리 또는 마무리 시퀀스를 적용하는 것으로 이루어질 수 있다. 이러한 시퀀스 또는 이러한 처리 전과 후의 절연층(2, 2')의 두께 프로파일을 측정함으로써, 상기 모든 측정 포인트들 또는 결정된 용해 프로파일을 특정하는 파라메트릭 함수(parametric function)의 파리미터가 설정될 수 있게 한다.
대안적으로, 상기 프로파일은 상기 처리의 파라미터들(예컨대: 기간(duration), 온도, 균일성(uniformity))로부터의 계산 또는 시뮬레이션에 의해 얻어질 수 있다.
마무리 단계의 처리에 의해 발생하기 쉬운 절연층의 두께 비 균일성을 보상하기 위해, 본 발명은, 중간 구조(1)가, 결정된 용해 프로파일을 보완하는 두께 프로파일을 갖는 절연층(2)을 갖도록 한다.
보완적인 두께 프로파일이란, 결정된 용해 프로파일과 조합되어 용해 프로파일 그 자체보다 더 작은 비 균일성을 갖는 프로파일로 귀결되게 하는 두께 프로파일이다. 특히, 절연층(2)의 보완적인 두께 프로파일은, 최종 구조(5)에 대해 원하는 균일한 두께 프로파일에서 결정된 용해 프로파일을 뺌(subtracting)으로써 얻을 수 있다.
따라서, 상기 처리 및/또는 상기 마무리 시퀀스 이후에, 도 2c에 도시된 것처럼, 유용한 층(3'), 절연 층(2') 및 캐리어(4)로 이루어진 최종 구조(5)가 얻어진다. 절연층(2')은, 용해도 프로파일보다 더 작은 두께 비균일성을 갖는다.
중간 구조(1)는 다양한 기술, 특히 레이저 이송(layer transfer)을 통해 또는 SIMOX 기술을 이용해 생산될 수 있다. 어떠한 경우이든, 절연층(2)의 형성 파라미터(formation parameter)는 조절되어 그것의 프로파일은 결정된 용해된 프로파일을 보완하게 된다.
따라서, 특정 예에 따르면, 중간 구조(1)는 도너 반도체 기판(donor semiconductor substrate)를 산화하여 절연층(2)을 형성하고, 도너 기판으로부터 제거된 층(이 층은 상부 층(3)과 절연층(2)을 포함한다)을 캐리어 기판으로 이송시킴으로써 생성된다. 대체적으로 또는 추가적으로, 절연층(2)은 캐리어 기판(4)상에서 형성될 수 있다.
상부 층(3)은, 도너 기판에, 이 기판의 표면과 함께 제거될 층을 규정(defining)하게되는 연약한 면(weak plane)을 형성함으로써 이송될 수 있다. 이후, 도너 기판은 캐리어의 메인 표면과 결합된다. 제거될 층은 마지막으로 도너 기판으로부터 연약한 면에 의해 떨어져 캐리어 기판(4)으로 이송되게 된다.
알려진 것처럼, 상기 연약한 면은 라이트 종들(light species)을 주입하거나, 처음 기판에 공극을 형성(porosification)하고, 공극이 형성된 그 기판 위에 제거될 층을 에피텍셜 증착(epitaxial deposition)함으로써 형성될 수 있다.
중간 구조(1) 제작을 위해 어떤 기술이 적용되던지, 마지막 단계에선, 상부 층(3), 산화 층(oxide layer, 2) 및 캐리어 기판(4)을 포함한 구조가 얻어진다.
바람직하게는, 상부 층(3)은 실리콘으로 만들어지고, 절연층(2)은 실리콘 옥사이드로 만들어진다. 캐리어 기판(4)도 실리콘으로 만들어질 수 있다. 따라서 상기 구조는 종래의 SOI 구조(silicon-on-insulator structure)이다.
실리콘 옥사이드 층은 도너 기판을 용광로 내에서 (건조한 또는 습기가 있는) 산소 풍부한 분위기에 노출시킴으로서 생성될 수 있다. 이 기판은, 이 단계에서, 캐리어의 메인 표면에 수직이고 중심을 통과하는 축을 중심으로 회전하는 캐리어 상에 놓여져 옥사이드 층이 방사상 대칭(radial symmetry)을 가지도록 형성될 수 있다. 종래에 알려진 것처럼, 용광로의 파라미터를 조절함으로써 선택된 두께 프로파일을 가지는 옥사이드 층을 생성할 수 있다. 이와 관련하여, 이러한 방법에 대해 기술하고 있는 문서 FR2843487 또는 US2009246371를 참고할 수 있다.
구조(1)는 200mm, 300 mm 또는 그 이외의 지름을 갖는 원형 웨이퍼 형태를 취할 수 있다.
본 발명은 특히, 절연층(2')이 상대적으로 얇은(예컨대 50 nm이하, 5 내지 50 nm 사이에 포함된, 또는 10 내지 25 nm 사이에 포함된 평균 두께를 가짐) 최종 구조(5)를 생성하는데 유용하다. 이것은, 최종 구조(5)에서 비 균일성이 3%보다 낮은 절연층(2')을 얻을 수 있게 한다.
본 발명은 또한 최종 구조(5)의 유용한 층(3')이 100 nm보다 작은 평균 두께를 가질 때 유리하다. 이러한 구조를 얻기 위한 공정은 특히 용해 현상에 민감하여 절연층(2')이 심각하게 질이 떨어진 균일성을 갖게 될 수 있다.
마지막으로, 절연층(2)의 두께를 비 균일적으로 수정하는 처리는 유용한 층(3')의 두께 균일성에 또한 영향을 줄 수 있다. 이러한 현상은, 그것의 영향이 현저한 경우에, 마무리 단계를 구성하는 다양한 처리들의 파라미터(희생 산화(sacrificial oxidation), 에칭, 씨닝(thinning), 등)를 조절하여 충분히 최종 구조(5)에서 균일한 유용한 층(3')을 획득하여 보상될 수 있다.
예컨대, 실리콘 옥사이드 절연층은, 원형의 300 mm 지름의 벌크 실리콘 웨이퍼로 이루어진 제1 도너 기판상에 형성된다. 이 층은, 산소가 풍부한 분위기의 용광로에서의 열처리에 웨이퍼를 노출시킴으로써 형성된다.
산화 열 처리는, 750℃에서의 첫번째 플래토(plateau), 그 이후 770℃에서의 플레토, 그리고 800℃의 플레토에 도달하는 온도 램프(temperature ramp), 그리고 마지막으로 750℃로 감소하는 램프를 포함한다.
이러한 처리는 이산화 규소 층이 27nm의 평균 두께를 갖게 하고, 대칭적이고 오목한(concave) 프로파일이 형성되게 하며, 웨이퍼 주변부가 중심부보다 0.4 nm 큰 두께를 갖도록 한다.
비교를 위하여, 근본적으로 균일한, 27 nm와 동일한 평균 두께(즉, 대칭적이고 오목한 프로파일을 갖지 않는다)인 이산화 규소로 이루어진 절연층을 제1 도너 기판과 동일한 제2 도너 기판상에 형성한다.
그 다음으로, 이러한 두 개의 실리콘 웨이퍼는 각각 이산화 규소로 이루어진 절연층을 구비하고, 라이트 종, 예컨대 종래에 알려진 것과 같은 수소 및/또는 헬륨을 주입함으로써 연약한 면이 형성된다.
그리고 나서 이러한 실리콘 웨이퍼들은 각각, 300 nm 지름의 원형 벌크 실리콘 웨이퍼로부터 형성된 캐리어 기판에 결합된다. 이와 같은 특정 경우에서, 이 웨이퍼들은 직접 본딩 기술(direct bonding technique)에 따라 도너 기판의 이산화 규소 표면을 캐리어 기판의 표면에 직접 접촉시킴으로써 결합된다.
그리고 나서 이러한 결합체들은, 예컨대 300℃ 내지 500℃ 사이에 포함된 온도를 가지는 연약화시키는 어닐링(weakening anneal) 동안에 처리되어 도너 기판을 연약한 면에서 균열시킨다. 이 균열 자체는 이러한 어닐링 동안에 얻어지거나, 추가적으로 외부 힘을 가함으로써 얻어질 수 있다.
특정한 예에서, 한편으로 얻어지는 것은 실리콘 도너 기판 잔재이고, 다른 한편으로 얻어지는 것은, 각각 다음을 포함하는 중간 구조들이다:
- 265 nm 두께의 실리콘으로 이루어진 상부층;
- 27 nm의 평균 두께를 가지는 실리콘 옥사이드 절연층(두 개의 중간 구조 중 하나에선 주변부에 추가의 0.4 nm 두께를 가지고, 다른 하나에선 실질적으로 균일한 두께를 가짐); 및
- 캐리어 기판.
이후, 이와 같은 중간 구조들은 동일하게 순차적인 마무리 단계들로 처리되어 만들어진 최종 SOI 구조가 원하는 모든 성질을 갖도록 한다.
이러한 특정한 예에서, 맨 처음으로 안정화 처리(stabilizing treatment)가 수행된다. 이 안정화 처리는, 첫번째 단계로 노출된 상부 층 표면을 산화시키고, 이후, 상부 층의 특정 결함(defect)을 치유하기 위한 950℃에서의 어닐링 단계를 포함한다. 이와 같은 열 처리 이후에, 상부 층의 산화된 부분을 예컨대, HF를 포함하는 배치에서 화학적 에칭으로 제거한다. 따라서, 이와 같은 처리는 상부 층을 씨닝(thinning)하는 제1 단계이다.
그 다음으로, 평활화 처리가 중간 구조의 상부 층의 노출된 표면에 적용된다. 이것은, 층들을 5분의 플래토(plateau) 동안 1170℃에서 수소 분위기에 노출시킴으로써 달성된다. 이러한 평활화 처리는, 용해에 의해, 매립된 이산화 규소 층(buried silicon dioxide layer)의 균일성에 영향을 미친다.
마지막으로, 상부 층을 씨닝하는 제2 단계가 간단한 희생 산화(sacrificial oxidation)에 의해 수행되어, 원하는 두께, 본 예시에선 15 nm의 두께를 갖는 유용한 층을 생성한다. 상부 층의 산화는, 충분한 시간 동안 900℃ 또는 950℃에서 수행되어, 본 처리의 마지막에는 유용한 층이 원하는 두께를 갖게 된다.
이와 같은 처리 이후에, 제1 최종 구조(비 균일한 절연층이 형성된 제1 도너 기판으로부터 얻어진 것)는 25 nm의 평균 두께를 가지고, 0.7 nm의 이산화 규소로 이루어진 절연층의 두께에서의 변이는 2.8%인 것으로 관찰되었다.
제2 최종 구조(균일한 절연층이 형성된 제2 도너 기판으로부터 얻어진 것)는 25 nm 의 평균 두께를 가지고, 1.2 nm의 이산화 규소로 이루어진 절연층의 두께에서의 변이는 4.8%인 것으로 관찰되었다.
그러므로 중간 구조에서 마무리 시퀀스의 용해 프로파일를 보완하는 두께 프로파일을 갖는 절연 층을 제공하는 것이 유리하다는 것이 상기의 예를 통해 명확히 이해될 수 있다.

Claims (10)

  1. 유용한 반도체 층(3'), 절연 층(2') 및 캐리어 기판(4)을 순차적으로 포함하는 최종 구조(5)를 제작하는 방법에 있어서,
    상부 반도체 층(3), 절연층(2) 및 캐리어 기판(4)을 포함하는 중간 구조(1)를 제공하는 단계; 및
    최종 구조(5)를 형성하기 위해 상기 중간 구조를 마무리하는 단계로서, 결정된 용해 프로파일에 따라 절연층(2)의 두께를 비 균일적으로 수정하는 처리를 포함하는 단계;를 포함하며,
    상기 결정된 용해 프로파일은,
    상기 중간 구조(1)에 대응하는 다층 구조에 상기 마무리하는 단계에 대응하는 계획된 처리를 적용하고, 상기 계획된 처리를 적용하기 전과 후의 상기 다층 구조의 절연층의 두께 프로파일의 차이를 측정함으로써 얻어진 것이며,
    상기 중간 구조(1)의 절연층(2)은 상기 결정된 용해 프로파일을 보완하는 두께 프로파일을 가지는 것을 특징으로 하는, 방법.
  2. 제1항에 있어서,
    유용한 반도체 층(3')은 실리콘으로 이루어지고, 절연층(2,2')은 실리콘 옥사이드로 이루어지는 것인, 방법.
  3. 제1항 또는 제2항에 있어서,
    캐리어 기판(4)은 실리콘 기판인 것인, 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 최종 구조의 절연층(2')은 50nm 이하의 평균 두께를 가지는 것인, 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 중간 구조(1)를 제공하는 단계는,
    도너 기판상에 절연층(2)을 형성하는 단계;
    제거될 층을 상기 도너 기판의 메인 표면과 함께 규정하는 연약한 면을 상기 도너 기판 내에 형성하는 단계;
    상기 도너 기판의 상기 메인 표면을 상기 캐리어 기판(4)과 결합하는 단계; 및
    상기 도너 기판으로부터 상기 제거될 층을 분리시켜 그것을 상기 캐리어 기판(4)에 덧붙이는 단계;를 포함하는, 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 마무리하는 단계는,
    희생 산화(sacrificial oxidation)를 통해 상기 상부 반도체 층(3)을 씨닝(thinning)하여 유용한 반도체 층(3')을 형성하는 단계를 포함하는, 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 마무리하는 단계는,
    상기 중간 구조(1)를 안정화 어닐링하는 것에 의한 처리를 포함하는, 방법.
  8. 제1항 또는 제2항에 있어서,
    절연층(2)의 두께를 수정하는 처리는,
    상부 반도체 층(3)을, 1150℃ 내지 1200℃ 사이에 포함된 온도에서 중성 분위기(neutral atmosphere) 또는 환원 분위기(reducing atmosphere)에 노출시키는 것을 포함하는, 방법.
  9. 제8항에 있어서,
    중성 분위기 또는 환원 분위기에 노출시키는 것은, 5분 내지 5시간 사이에 포함된 시간 동안 수행되는, 방법.
  10. 제1항 또는 제2항에 있어서,
    중간 구조(1)의 절연층(2)의 두께 프로파일과 상기 용해 프로파일은, 구조의 평면에 수직이면서 그것의 중심을 관통하는 축에 대해 원형 대칭(circular symmetry)을 갖는 것인, 방법.
KR1020160038661A 2015-03-30 2016-03-30 균일한 두께의 매립 절연층을 가지는 구조를 제작하기 위한 방법 KR102413439B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1552651 2015-03-30
FR1552651A FR3034565B1 (fr) 2015-03-30 2015-03-30 Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme

Publications (2)

Publication Number Publication Date
KR20160117346A KR20160117346A (ko) 2016-10-10
KR102413439B1 true KR102413439B1 (ko) 2022-06-27

Family

ID=53200171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160038661A KR102413439B1 (ko) 2015-03-30 2016-03-30 균일한 두께의 매립 절연층을 가지는 구조를 제작하기 위한 방법

Country Status (6)

Country Link
US (1) US9929040B2 (ko)
JP (1) JP6725286B2 (ko)
KR (1) KR102413439B1 (ko)
CN (1) CN106024621B (ko)
FR (1) FR3034565B1 (ko)
SG (1) SG10201602464YA (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742023A (zh) * 2018-11-27 2019-05-10 上海新傲科技股份有限公司 晶圆表面的平坦化方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040121598A1 (en) 2002-12-19 2004-06-24 Applied Materials, Inc. Method and apparatus for planarization of a material by growing a sacrificial film with customized thickness profile
WO2005027204A1 (ja) 2003-09-08 2005-03-24 Sumco Corporation 貼り合わせウェーハおよびその製造方法
KR100874724B1 (ko) 2001-07-17 2008-12-19 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법
JP2010141127A (ja) 2008-12-11 2010-06-24 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP2010153488A (ja) 2008-12-24 2010-07-08 Rohm Co Ltd Ｓｏｉウエハの製造方法およびｓｏｉウエハ
US20120190170A1 (en) 2007-11-23 2012-07-26 S.O.I.Tec Silicon On Insulator Technologies Precise oxide dissolution
JP2013125909A (ja) 2011-12-15 2013-06-24 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法およびｓｏｉ基板
JPH08274285A (ja) * 1995-03-29 1996-10-18 Komatsu Electron Metals Co Ltd Ｓｏｉ基板及びその製造方法
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
FR2843487B1 (fr) 2002-08-12 2005-10-14 Procede d'elaboration de couche mince comprenant une etape de correction d'epaisseur par oxydation sacrificielle, et machine associee
US6927169B2 (en) * 2002-12-19 2005-08-09 Applied Materials Inc. Method and apparatus to improve thickness uniformity of surfaces for integrated device manufacturing
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
DE102004062356A1 (de) * 2004-12-23 2006-07-13 Siltronic Ag Halbleiterscheibe mit einer Halbleiterschicht und einer darunter liegenden elektrisch isolierenden Schicht sowie Verfahren zu deren Herstellung
JP2007149723A (ja) * 2005-11-24 2007-06-14 Sumco Corp 貼り合わせウェーハの製造方法
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
DE102008016429A1 (de) 2008-03-31 2009-10-01 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung dünner Schichten durch einen thermisch aktivierten Prozess unter Anwendung eines Temperaturgradienten über das Substrat hinweg
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
FR2998418B1 (fr) * 2012-11-20 2014-11-21 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur sur isolant
JP6107709B2 (ja) * 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100874724B1 (ko) 2001-07-17 2008-12-19 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법
US20040121598A1 (en) 2002-12-19 2004-06-24 Applied Materials, Inc. Method and apparatus for planarization of a material by growing a sacrificial film with customized thickness profile
WO2005027204A1 (ja) 2003-09-08 2005-03-24 Sumco Corporation 貼り合わせウェーハおよびその製造方法
US20120190170A1 (en) 2007-11-23 2012-07-26 S.O.I.Tec Silicon On Insulator Technologies Precise oxide dissolution
JP2010141127A (ja) 2008-12-11 2010-06-24 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP2010153488A (ja) 2008-12-24 2010-07-08 Rohm Co Ltd Ｓｏｉウエハの製造方法およびｓｏｉウエハ
JP2013125909A (ja) 2011-12-15 2013-06-24 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
FR3034565B1 (fr) 2017-03-31
CN106024621B (zh) 2021-05-14
US20160293476A1 (en) 2016-10-06
CN106024621A (zh) 2016-10-12
US9929040B2 (en) 2018-03-27
JP6725286B2 (ja) 2020-07-15
FR3034565A1 (fr) 2016-10-07
SG10201602464YA (en) 2016-10-28
JP2016192548A (ja) 2016-11-10
KR20160117346A (ko) 2016-10-10

Similar Documents

Publication Publication Date Title
US7491966B2 (en) Semiconductor substrate and process for producing it
JP2020123737A (ja) 半導体構造上にエピタキシャルスムージング加工を実行するためのシステムおよび方法
KR20150132383A (ko) 광점 결함들 및 표면 거칠기를 감소시키기 위한 반도체-온-인슐레이터 웨이퍼 제조 방법
JP4442560B2 (ja) Ｓｏｉウエーハの製造方法
US7514341B2 (en) Finishing process for the manufacture of a semiconductor structure
JP5745753B2 (ja) 低減されたｓｅｃｃｏ欠陥密度を有するセミコンダクタ・オン・インシュレータ基板を製造する方法。
KR101781812B1 (ko) 접합 웨이퍼의 제조 방법 및 접합 soi 웨이퍼
KR102259162B1 (ko) Soi 웨이퍼의 제조방법
KR102413439B1 (ko) 균일한 두께의 매립 절연층을 가지는 구조를 제작하기 위한 방법
KR19990023856A (ko) 에스 오 아이 층위에의 산화막 형성방법 및 결합 웨이퍼 제조방법
JP7159518B2 (ja) セミコンダクタオンインシュレータ基板の表面を平滑化するためのプロセス
JP2010092909A (ja) Ｓｏｉウェーハの製造方法
JP2007242972A (ja) Ｓｏｉウェーハの製造方法
JP6152829B2 (ja) Ｓｏｉウェーハの製造方法
KR102583420B1 (ko) 구조의 표면을 평활화하는 프로세스
KR20080073153A (ko) Ｓｏｉ 웨이퍼 제조방법
KR20080114039A (ko) Ｓｏｉ 웨이퍼 제조방법
JP2009177077A (ja) 直接接合ウェーハの検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant