FR3034565A1 - Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme - Google Patents

Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme Download PDF

Info

Publication number
FR3034565A1
FR3034565A1 FR1552651A FR1552651A FR3034565A1 FR 3034565 A1 FR3034565 A1 FR 3034565A1 FR 1552651 A FR1552651 A FR 1552651A FR 1552651 A FR1552651 A FR 1552651A FR 3034565 A1 FR3034565 A1 FR 3034565A1
Authority
FR
France
Prior art keywords
dielectric layer
layer
thickness
intermediate structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1552651A
Other languages
English (en)
Other versions
FR3034565B1 (fr
Inventor
Carole David
Anne-Sophie Cocchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1552651A priority Critical patent/FR3034565B1/fr
Priority to JP2016066013A priority patent/JP6725286B2/ja
Priority to SG10201602464YA priority patent/SG10201602464YA/en
Priority to US15/083,725 priority patent/US9929040B2/en
Priority to CN201610193183.2A priority patent/CN106024621B/zh
Priority to KR1020160038661A priority patent/KR102413439B1/ko
Publication of FR3034565A1 publication Critical patent/FR3034565A1/fr
Application granted granted Critical
Publication of FR3034565B1 publication Critical patent/FR3034565B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

L'invention concerne un procédé de fabrication d'une structure finale (5) comprenant successivement une couche utile semiconductrice (3'), une couche diélectrique (2) et un substrat support (4), le procédé comprenant une étape de fourniture d'une structure intermédiaire (1) comportant une couche supérieure (3), la couche diélectrique (2) et le substrat support (4) et une étape de finition de la structure intermédiaire (1) pour former la structure finale (5) comprenant un traitement modifiant de manière non uniforme l'épaisseur de la couche diélectrique (2) suivant un profil déterminé de dissolution. Selon l'invention, la couche diélectrique (2) de la structure intermédiaire (1) présente un profil d'épaisseur complémentaire au profil déterminé de dissolution.

Description

1 PROCEDE DE FABRICATION D'UNE STRUCTURE PRESENTANT UNE COUCHE DIELECTRIQUE ENTERREE D'EPAISSEUR UNIFORME DOMAINE DE L'INVENTION La présente invention concerne la fabrication d'une structure finale comprenant successivement une couche utile semi-conductrice, une couche diélectrique et un substrat support. Ces structures trouvent notamment leur application dans les domaines de la microélectronique, de la micromécanique, de la photonique_ ARRIERE PLAN TECHNOLOGIQUE DE L'INVENTION On connaît de l'état de la technique différents procédés permettant de former une structure intermédiaire comprenant en succession une couche supérieure semiconductrice, une couche diélectrique, et un substrat support. Il peut s'agir par exemple de procédés de fabrication par transfert de couche (tels que les procédés connus sous les dénominations Smart CutTM ou EltranTM) ou encore du procédé de fabrication par implantation d'oxygène (et connu sous l'acronyme SIMOX : Séparation par IMplantation d'OXygène).
Cette structure intermédiaire, au cours d'une étape suivante de finition, subit différents traitements afin de transformer la couche supérieure en une couche utile présentant toutes les caractéristiques attendues notamment en terme d'épaisseur moyenne, d'uniformité d'épaisseur, de rugosité, de qualité cristalline_ Ces procédés connus sont notamment employés pour la fabrication de substrats de silicium sur isolant. Dans ce cas, la couche supérieure, la couche utile et le support sont typiquement constitués de silicium et la couche diélectrique de dioxyde de silicium.
3034565 2 Ces substrats de silicium sur isolant doivent respecter des spécifications très précises. C'est notamment le cas pour l'épaisseur moyenne et l'uniformité d'épaisseur de la couche diélectrique. Le respect de ces spécifications est requis pour 5 le bon fonctionnement des dispositifs semi-conducteurs qui seront formés dans et sur la couche utile. Dans certains cas, l'architecture de ces dispositifs semiconducteurs nécessite de disposer de substrat de silicium sur 10 isolant présentant une épaisseur moyenne de la couche diélectrique très peu importante. Ainsi, la couche diélectrique peut être spécifiée pour présenter une épaisseur moyenne inférieure ou égale à 50nm, typiquement comprise entre 10 et 25 nm. Il est particulièrement important dans le cas 15 d'épaisseur moyenne peu importante de contrôler avec précision l'épaisseur de la couche diélectrique en tout point Parmi les traitements usuels de finition appliqués à une structure intermédiaire, on connaît les traitements de recuit 20 lissant consistant à exposer la couche supérieure ou la couche utile à une atmosphère neutre ou réductrice portée à une température élevée, typiquement supérieure à 1100°C. Ce traitement permet entre autres, par reconstruction de surface, de réduire la rugosité de la couche exposée à l'atmosphère 25 haute température. Toutefois ce traitement est susceptible par effet de dissolution d'oxyde, de modifier les caractéristiques de la couche diélectrique sous-jacente, telles que son épaisseur. Ce 30 phénomène est notamment reporté dans le document « Novel trends in SOI Technology for CMOS applications » de O. Kononchuck et Al. paru dans la revue Solid State Phenomena, volume 156 - 158 (2010) p 69 à 76. Ce document explique en effet que, dans l'atmosphère de traitement neutre ou 35 réductrice à haute température, les atomes d'oxygène de la couche diélectrique sont susceptibles de diffuser à travers la couche supérieure et de réagir avec la surface de celle-ci pour produire des espèces volatiles qui sont évacuées par 3034565 3 l'atmosphère du four. Ce document explique également, que pour des substrats de SOI présentant une couche supérieure fine, le phénomène de diffusion est limité par la capacité d'évacuation des espèces volatiles de la surface du substrat, et donc que 5 l'ampleur du phénomène de dissolution est localement liée à la vitesse de gaz de l'atmosphère du four à proximité de la surface. Il en résulte que généralement, à l'issue de ce 10 traitement, le substrat présente une couche diélectrique ayant une uniformité d'épaisseur sévèrement dégradée. On a représenté ainsi en figure la une structure intermédiaire 1 obtenue selon un procédé de l'état de la technique décrite en introduction. On remarque que cette structure présente une 15 couche diélectrique 2 d'épaisseur uniforme, positionnée entre une couche supérieure semi-conductrice 3 et un support 4. La figure lb présente quand à elle une structure finale 5 après application d'un traitement de recuit lissant similaire 20 à celui qui est présenté dans le document introduit précédemment. Dans cet exemple particulier, la dissolution de la couche diélectrique 2 à travers la couche supérieure 3 est non uniforme et elle est plus importante dans la périphérie du substrat qu'en son centre. Cela conduit à former une structure 25 finale 5 présentant une couche diélectrique 2' non uniforme, sous la couche utile 3'. Les solutions recherchées à ce problème visent à modifier les paramètres du recuit ou la configuration de 30 l'équipement du recuit afin d'en limiter l'ampleur. Ces solutions sont généralement imparfaites ou nécessitent de coûteux investissements dans des équipements particuliers.
35 OBJET DE L'INVENTION Un but de l'invention est donc de proposer un procédé de fabrication d'une structure comprenant une couche utile 3034565 4 semi-conductrice, une couche diélectrique et un substrat support, la couche diélectrique présentant une uniformité d'épaisseur bien contrôlée, le procédé ne présentant pas les inconvénients précités.
5 BREVE DESCRIPTION DE L'INVENTION La présente invention concerne, selon son acceptation la plus 10 générale, un procédé de fabrication d'une structure finale comprenant successivement une couche utile semi-conductrice, une couche diélectrique et un substrat support, le procédé comprenant : 15 une étape de fourniture d'une structure intermédiaire comportant une couche supérieure semi-conductrice, la couche diélectrique et le substrat support ; une étape de finition de la structure intermédiaire pour former la structure finale comprenant un 20 traitement modifiant de manière non uniforme l'épaisseur de la couche diélectrique suivant un profil déterminé de dissolution. Selon l'invention, la couche diélectrique de la structure intermédiaire présente un profil d'épaisseur complémentaire au 25 profil déterminé de dissolution. Contrairement aux solutions de l'état de la technique, on ne cherche pas à améliorer l'uniformité du phénomène de dissolution qui intervient au cours de l'étape de finition ; 30 mais on compense ce phénomène en prévoyant une couche diélectrique non uniforme dans la structure intermédiaire, de profil complémentaire au profil de dissolution. Ce procédé permet ainsi de contrôler l'uniformité d'épaisseur de la couche diélectrique sans apporter de modifications aux 35 équipements de fabrication de structures. Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou en combinaison : 3034565 5 - la couche utile est en silicium et la couche diélectrique est en oxyde de silicium. 5 - le substrat support est un substrat de silicium. - La couche utile présente une épaisseur moyenne inférieure à 100nm et la couche diélectrique de la structure finale présente une épaisseur moyenne inférieure ou égale à 50nm. 10 - La couche diélectrique présente une épaisseur moyenne comprise entre 5 et 50nm et préférentiellement entre 10 et 25nm. 15 - L'uniformité d'épaisseur de la couche diélectrique de la structure finale est inférieure à 3%. - Les structures intermédiaires et finales se présentent sous la forme de plaquettes circulaires de 300mm de 20 diamètre ou plus. - l'étape de fourniture de la structure intermédiaire comprend : - la formation d'une couche diélectrique sur un 25 substrat donneur ; - la formation d'un plan fragile dans le substrat donneur définissant avec une surface principale du substrat donneur une couche à prélever ; - l'assemblage de la face principale du substrat 30 donneur avec le substrat support ; - le détachement de la couche à prélever du substrat donneur pour la reporter sur le substrat support. - le plan fragile est réalisé par implantation d'espèce 35 légère ou par porosification d'une surface d'un substrat de départ et par le dépôt par épitaxie de la couche supérieure sur le substrat de départ. 3034565 6 - le procédé comporte une étape de finition qui comprend l'amincissement de la couche supérieure par oxydation sacrificielle pour former la couche utile. 5 - l'étape de finition comprend un traitement par recuit de stabilisation de la structure intermédiaire ou la structure finale. - le traitement modifiant l'épaisseur de la couche 10 diélectrique comprend l'exposition de la couche utile OU de la couche supérieure à une atmosphère neutre OU réductrice 1200°C. - l'exposition à 15 conduite pendant heures. comprise entre 1150° et l'atmosphère neutre ou réductrice est une durée comprise entre 5 minutes et 5 à une température - le profil d'épaisseur de la couche diélectrique de la structure intermédiaire et le profil de dissolution 20 présentent une symétrie circulaire d'axe perpendiculaire au plan de la structure et passant par son centre. BREVE DESCRIPTION DES DESSINS L'invention sera mieux comprise à la lumière de la description qui suit d'un mode de réalisation particulier non limitatif de l'invention en référence aux figures ci-jointes parmi lesquelles : - la figure 1 représente une structure intermédiaire et finale obtenues selon un procédé de l'état de la technique; - la figure 2 représente les étapes du procédé d'un mode de 35 réalisation particulier de la présente invention; - la figure 3 représente un exemple de profil de dissolution.
25 30 3034565 7 DESCRIPTION DETAILLEE DE L'INVENTION 5 Le procédé selon l'invention trouve son application d'une manière générale pour la fabrication d'une structure finale comprenant une couche utile semi-conductrice, une couche diélectrique et un substrat support.
10 En référence à la figure 2a, le procédé comprend la fourniture d'une structure intermédiaire 1 comprenant successivement une couche supérieure semi-conductrice 3, une couche diélectrique 2, et un substrat support 4. Cette 15 structure intermédiaire 1 est traitée au cours d'une étape suivante de finition de manière à constituer la couche utile 3' présentant les caractéristiques requises (épaisseur, uniformité d'épaisseur des différentes couches, qualité cristalline) à partir de la couche supérieure 3.
20 L'étape de finition peut ainsi comprendre un traitement ou une pluralité de traitements choisis par exemple parmi les traitements suivants : une oxydation sacrificielle, un traitement thermique sous atmosphère neutre ou réductrice, 25 une gravure sèche ou humide, un polissage mécano-chimique... Et selon l'invention, l'étape de finition de la structure intermédiaire comprend au moins un traitement modifiant de manière non uniforme l'épaisseur de la couche 30 diélectrique 2 de la structure intermédiaire 1. Cette étape est représentée sur la figure 2b. Pour mémoire, on rappelle que la non-uniformité d'une couche peut être mesurée par la différence entre son épaisseur 35 maximum et son épaisseur minimum ramenée sur son épaisseur moyenne. On considèrera dans la présente invention qu'une couche est non uniforme lorsque sa mesure excède 3%. L'épaisseur de la couche diélectrique 3, 3' peut être mesurée 3034565 8 par des techniques telles que l'ellipsométrie ou la réflectométrie. A titre d'exemple, le traitement modifiant de manière 5 non uniforme l'épaisseur de la couche diélectrique 2 peut correspondre à un recuit lissant, dans un four de recuit par lot (« batch anneal », selon la terminologie anglosaxonne), consistant à exposer la couche supérieure 3 à une atmosphère neutre ou réductrice présentant une température supérieure à 10 1100°C, et plus précisément comprise entre 1150 et 1200°C, afin d'améliorer l'effet lissant du recuit. Cette exposition à l'atmosphère neutre ou réductrice est conduite à la valeur de plateau pendant une durée pouvant être comprise entre 5 minutes et cinq heures.
15 Le traitement précédent peut alternativement ou en complément s'appliquer à la couche utile 3' de la structure finale 5, c'est à dire en fin d'étape de finition ou après celle-ci, alors que la structure intermédiaire 1 a déjà reçu 20 un traitement ou une pluralité des traitements précités. Comme on l'a vu en introduction et comme cela est documenté dans le document cité, ce type de recuit lissant modifie de manière non uniforme l'épaisseur de la couche 25 diélectrique 2 qui est située sous la couche supérieure 3 traitée. Et des conditions de traitement déterminées conduisent à modifier de manière non uniforme l'épaisseur de la couche diélectrique 2 de la structure intermédiaire 1 suivant un profil déterminé de dissolution.
30 Ce profil déterminé de dissolution correspond à la différence entre le profil d'épaisseur de la couche diélectrique 2' (de la structure finale 5) après le traitement et le profil d'épaisseur de la couche diélectrique 2 avant ce 35 traitement (de la structure intermédiaire 1). Le profil déterminé de dissolution peut se représenter par un ensemble de points de mesure (x,y,e) ; x et y permettant de positionner un point à la surface du substrat et 3034565 9 e indiquant la variation d'épaisseur de la couche diélectrique au niveau de ce point. Alternativement, le point de mesure peut être localisé par ses coordonnées polaires, notamment dans le cas d'un substrat de forme circulaire.
5 L'ensemble des points de mesure présente un cardinal choisi qui, en combinaison avec le positionnement de ces points, permet de représenter avec suffisamment de précision le profil de dissolution. Un tel profil est représenté 10 graphiquement à titre d'exemple sur la figure 3. Pour un substrat présentant la forme d'une plaquette circulaire de 300, 41 points de mesures reportés uniformément à la surface de la plaquette peuvent être 15 suffisants. Lorsque le traitement est réalisé dans un four de recuit par lot, la configuration géométrique de ce four, conduit à un profil de dissolution présentant généralement une 20 symétrie circulaire d'axe perpendiculaire au plan du substrat et passant par son centre. C'est notamment le cas, lorsque les lorsque le substrat est également entrainé en rotation au cours du traitement. Dans ce cas, le profil peut être représenté par une forme fonctionnelle paramétrique liant la 25 variation d'épaisseur de la couche diélectrique à chaque point de la structure, par exemple sous la forme D(r) = k.r^2 ou sous la forme D(r) = k.Irl où r représente la distance du point au centre de la structure ; et k est un paramètre de la fonction.
30 Le profil déterminé de dissolution est représentatif de la séquence de finition appliquée à la structure intermédiaire 1 et plus particulièrement est représentatif du traitement affectant l'épaisseur de la couche diélectrique 2.
35 Ce profil peut être obtenu au cours d'une étape préalable au procédé de l'invention. Cette étape préalable peut consister à appliquer à une structure similaire à la 3034565 10 structure intermédiaire 1 ou finale 5 de l'invention, la séquence de finition ou le traitement envisagé. La mesure des profils d'épaisseur de la couche diélectrique 2, 2' avant et après l'application de cette séquence ou de ce traitement 5 permet d'établir l'ensemble des points de mesure ou les paramètres de la fonction paramétrique spécifiant le profil déterminé de dissolution. Alternativement, le profil peut être obtenu par calcul 10 ou simulation à partir des paramètres (par exemple : durée, température, uniformité) du traitement. De manière à compenser la non-uniformité d'épaisseur de la couche diélectrique susceptible d'être introduite par le 15 traitement de l'étape de finition, l'invention prévoit que la structure intermédiaire 1 présente une couche diélectrique 2 dont le profil d'épaisseur est complémentaire au profil déterminé de dissolution.
20 Par profil d'épaisseur complémentaire, on signifie un profil d'épaisseur qui, combiné au profil déterminé de dissolution, conduit à un profil présentant une non-uniformité moindre que celle du profil de dissolution lui-même. De manière pratique, le profil d'épaisseur complémentaire de la 25 couche diélectrique 2 peut être obtenu en soustrayant le profil déterminé de dissolution au profil d'épaisseur uniforme désiré de la structure finale 5. Ainsi, après le traitement et/ou la séquence de 30 finition, on dispose d'une structure finale 5 constituée de la couche utile 3', de la couche diélectrique 2' et du support 4. La couche diélectrique 2' présente une non-uniformité d'épaisseur plus faible que celle du profil de dissolution.
35 La structure intermédiaire 1 peut être réalisée selon des techniques variées et notamment par report de couche ou selon la technologie SIMOX. Dans tous les cas, on réglera les paramètres de formation de la couche diélectrique 2 pour que 3034565 11 son profil soit bien complémentaire au profil déterminé de dissolution. Dans un exemple particulier, la structure intermédiaire 1 est ainsi réalisée par oxydation d'un substrat donneur semi5 conducteur pour former la couche diélectrique 2, puis par report sur le substrat support d'une couche prélevé dans le substrat donneur, cette couche comprenant la couche supérieure 3 et la couche diélectrique 2. Alternativement, ou en complément, la couche diélectrique 2 peut être formée sur le 10 substrat support 4. Le report de la couche supérieure 3 peut être obtenu par la formation d'un plan fragile dans le substrat donneur définissant ainsi avec une surface de ce substrat la couche à 15 prélever. Le substrat donneur est ensuite assemblé avec la face principale du support. La couche à prélever est enfin détachée du substrat donneur au niveau du plan fragile pour la reporter de la sorte sur le substrat support 4.
20 Comme cela est bien connu en soi, le plan fragile peut être formé par implantation d'espèce légère, ou par porosification d'une surface d'un substrat de départ et le dépôt par épitaxie de la couche à prélever sur ce substrat de départ porosifié.
25 Quelque soit la technique déployée pour fournir la structure intermédiaire 1, on dispose à l'issue de cette étape d'une structure comportant une couche supérieure 3, une couche d'oxyde 2, un substrat support 4. Avantageusement, la couche supérieure 3 est en silicium et la couche diélectrique 2 en oxyde de silicium. Le substrat support 4 peut également être en silicium. On dispose alors d'une structure usuelle de silicium sur isolant. La couche d'oxyde de silicium peut être réalisée en exposant le substrat donneur dans un four, à une atmosphère (sèche ou humide) riche en oxygène. Ce substrat peut reposer, 30 35 3034565 12 au cours de cette étape, sur un support entrainé en rotation autour d'un axe perpendiculaire à son plan principal et passant par son centre, ce qui conduit à former une couche d'oxyde dont le profil présente une symétrie radiale. Comme 5 cela est connu en soi, le contrôle des paramètres du four permet de former une couche d'oxyde dont le profil d'épaisseur est choisi. On pourra à ce titre se référer aux documents FR2843487 ou US2009246371 qui illustrent de telles méthodes.
10 La structure 1 peut prendre la forme d'une plaquette circulaire présentant un diamètre de 200, 300mm ou plus. L'invention est particulièrement utile pour la formation de structures finales 5 dans lesquelles la couche 15 diélectrique 2' est relativement fine, par exemple présentant une épaisseur moyenne inférieure ou égale à 50nm, comme comprise entre 5 et 50nm, ou encore comprise entre 10 et 25nm. Elle permet d'obtenir une couche diélectrique 2' dans la structure finale 5 qui présente une non-uniformité inférieure 20 à 3%. L'invention est également intéressante lorsque la couche utile 3' de la structure finale 5 présente une épaisseur moyenne inférieure à 100nm, les procédés d'obtention 25 de telles structures étant particulièrement sensibles aux phénomènes de dissolution, et conduisant à une uniformité dégradée de la couche diélectrique 2'. Finalement, il est possible que le traitement modifiant 30 de manière non uniforme l'épaisseur de la couche diélectrique 2 soit également susceptible d'affecter l'uniformité d'épaisseur de la couche utile 3'. Ce phénomène, lorsqu'il intervient de manière sensible, peut être compensé en ajustant les paramètres des différents traitements composant l'étape de 35 finition (oxydation sacrificielle, gravure, amincissement..) de manière à obtenir une couche utile 3' dans la structure finale 5 suffisamment uniforme.
3034565 13 A titre d'exemple, on forme sur un premier substrat donneur constitué d'une plaquette circulaire de silicium massif de 300 mm de diamètre, une couche diélectrique d'oxyde de silicium. Cette couche est formée par exposition de la 5 plaquette à un traitement thermique dans un four, l'atmosphère du four étant riche en oxygène. Le traitement thermique d'oxydation comprend un premier palier à 750°C, suivi d'un palier à 770°C puis d'une rampe en 10 température pour atteindre un palier de 800°C, et enfin une rampe décroissante vers 750°C. Ce traitement conduit à former une couche de dioxyde de silicium présentant une épaisseur moyenne de 27 nm et un 15 profil symétrique et concave, l'épaisseur en périphérie de la plaquette présentant une épaisseur supérieure de 0,4 nm à l'épaisseur en son centre. A titre comparatif, on forme sur un second substrat 20 donneur, identique au premier, une couche diélectrique en dioxyde de silicium d'épaisseur moyenne identique à 27 nm et essentiellement uniforme (c'est à dire ne présentant pas de profil symétrique et concave).
25 On forme ensuite dans ces deux plaquettes de silicium, munie chacune de leur couche diélectrique en dioxyde de silicium, un plan fragilisé par implantation d'espèces légères, telles que de l'hydrogène et/ou de l'hélium, comme cela est bien connu en soit.
30 Ces plaquettes de silicium sont ensuite assemblées chacune à un substrat support, également formé d'une plaquette circulaire de silicium massif de 300mm de diamètre. Les assemblages, dans le cas particulier de cet exemple, sont 35 réalisés par la mise en contact directe de la surface de dioxyde de silicium des substrats donneurs aux surfaces de silicium des substrats supports, selon la technique de l'adhésion moléculaire.
3034565 14 Ces assemblages sont ensuite traités pour fracturer les substrats donneurs au niveau des plans fragilisés, par exemple au cours d'un recuit de fragilisation présentant une 5 température comprise entre 300°C et 500°C. La fracture elle même peut être obtenue au cours de ce recuit ou par l'application d'efforts extérieurs complémentaires. Dans le cadre particulier de l'exemple, on obtient 10 d'une part les résidus des substrats donneurs en silicium, et d'autre part les structures intermédiaires comprenant chacune : - une couche supérieure en silicium de 265 nm ; - la couche diélectrique d'oxyde de silicium 15 présentant une épaisseur moyenne de 27nm (dans un cas avec une surépaisseur de 0,4 nm en périphérie, dans l'autre une épaisseur substantiellement uniforme) ; - et le substrat support.
20 Ces structures intermédiaires sont ensuite traitées par une succession d'étapes de finition, identique pour chacun des deux structures, permettant de former les structures finales de silicium sur isolant, présentant toutes les 25 caractéristiques désirées. Dans cet exemple particulier, on réalise tout d'abord un traitement de stabilisation, comprenant une première étape d'oxydation des surfaces exposées des couches supérieures, 30 suivi d'une étape de recuit à 950°C permettant de guérir certains défauts des couches supérieures. Après ce traitement thermique, la partie oxydée des couches supérieures est éliminée, par exemple par gravure chimique dans un bain comprenant du HF. Ce traitement constitue donc une première 35 étape d'amincissement des couches supérieures. A la suite, on réalise un traitement de lissage de la surface exposée des couches supérieures des structures 3034565 15 intermédiaires. Ceci est obtenu en exposant ces couches à une atmosphère d'hydrogène à 1170°C pendant un plateau de 5 minutes. Ce traitent de lissage affecte, par dissolution, l'uniformité des couches de dioxyde de silicium enterrées.
5 Enfin, on réalise une seconde étape d'amincissement des couches supérieures, par simple oxydation sacrificielle, pour former les couches utiles présentant une épaisseur désirée, dans cet exemple de 15nm. L'oxydation des couches supérieures 10 peut être conduite à environ 900 ou 950°C, pendant une durée suffisante pour qu'à l'issue de ce traitement les couches utiles présentent l'épaisseur désirée. Après ces traitements, on observe que la première 15 structure finale (issue du premier substrat donneur sur lequel avait été formée une couche diélectrique non-uniforme) présente une épaisseur moyenne de 25nm et une variation d'épaisseur de la couche diélectrique en dioxyde de silicium de 0,7nm, soit une variation de 2,8%.
20 La seconde structure finale (issue du second substrat donneur sur lequel avait été formée une couche diélectrique uniforme) présente une épaisseur moyenne de 25nm et une variation d'épaisseur de la couche diélectrique en dioxyde de 25 silicium de 1,2 nm de 4,8%. On comprend donc bien a travers cet exemple l'intérêt de fournir une couche diélectrique dans la structure intermédiaire présentant un profil d'épaisseur complémentaire 30 au profil de dissolution de la séquence de finition.

Claims (7)

  1. REVENDICATIONS1. Procédé de fabrication d'une structure finale (5) comprenant successivement une couche utile semi-conductrice (3'), une couche diélectrique (2') et un substrat support (4), le procédé comprenant : Une étape de fourniture d'une structure intermédiaire (1) comportant une couche supérieure semi-conductrice (3), la couche diélectrique (2) et le substrat support (4) ; une étape de finition de la structure intermédiaire pour former la structure finale (5) comprenant un traitement modifiant de manière non uniforme l'épaisseur de la couche diélectrique (2) suivant un profil déterminé de dissolution ; Le procédé étant caractérisé en ce que la couche diélectrique (2) de la structure intermédiaire (1) présente un profil d'épaisseur complémentaire au profil déterminé de dissolution.
  2. 2. Procédé selon la revendication 1 dans lequel la couche utile (3') est en silicium et dans lequel la couche diélectrique (2, 2') est en oxyde de silicium.
  3. 3. Procédé selon la revendication 1 ou 2 dans lequel le substrat support (4) est un substrat de silicium.
  4. 4. Procédé selon l'une des revendications précédentes dans lequel la couche diélectrique (2') de la structure finale présente une épaisseur moyenne inférieure ou égale à 50nm.
  5. 5. Procédé selon l'une des revendications précédentes dans lequel l'étape de fourniture de la structure intermédiaire (1) comprend : 3034565 17 la formation d'une couche diélectrique (2) sur un substrat donneur ; la formation d'un plan fragile dans le substrat donneur définissant avec une surface principale du 5 substrat donneur une couche à prélever ; l'assemblage de la face principale du substrat donneur avec le substrat support (4) ; le détachement de la couche à prélever du substrat donneur pour la reporter sur le substrat support (4).
  6. 6. Procédé selon l'une des revendications précédentes dans lequel l'étape de finition comprend l'amincissement de la couche supérieure (3) par oxydation sacrificielle pour former la couche utile (3').
  7. 7. Procédé selon l'une des revendications précédentes dans lequel l'étape de finition comprend un traitement par recuit de stabilisation de la structure intermédiaire (1). 20 8 Procédé selon l'une des revendications précédentes dans lequel le traitement modifiant l'épaisseur de la couche diélectrique (2) comprend l'exposition de la couche utile (3') ou de la couche supérieure (3) à une atmosphère neutre ou réductrice à une température comprise entre 1150 et 25 1200°C. 9. Procédé selon la revendication précédente dans lequel l'exposition à l'atmosphère neutre ou réductrice est conduite pendant une durée comprise entre 5 minutes et 5 30 heures. 10. Procédé selon l'une des revendications précédentes dans lequel le profil d'épaisseur de la couche diélectrique (2) de la structure intermédiaire (1) et le profil de 35 dissolution présentent une symétrie circulaire d'axe perpendiculaire au plan de la structure et passant par son centre. 10 15
FR1552651A 2015-03-30 2015-03-30 Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme Active FR3034565B1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
FR1552651A FR3034565B1 (fr) 2015-03-30 2015-03-30 Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme
JP2016066013A JP6725286B2 (ja) 2015-03-30 2016-03-29 厚さが均一な埋め込み誘電体層を有する構造を作成するためのプロセス
SG10201602464YA SG10201602464YA (en) 2015-03-30 2016-03-29 Process For Fabricating A Structure Having A Buried Dielectric Layer Of Uniform Thickness
US15/083,725 US9929040B2 (en) 2015-03-30 2016-03-29 Process for fabricating a structure having a buried dielectric layer of uniform thickness
CN201610193183.2A CN106024621B (zh) 2015-03-30 2016-03-30 用于制造具有均匀厚度的掩埋介电层的结构的工艺
KR1020160038661A KR102413439B1 (ko) 2015-03-30 2016-03-30 균일한 두께의 매립 절연층을 가지는 구조를 제작하기 위한 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1552651A FR3034565B1 (fr) 2015-03-30 2015-03-30 Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme

Publications (2)

Publication Number Publication Date
FR3034565A1 true FR3034565A1 (fr) 2016-10-07
FR3034565B1 FR3034565B1 (fr) 2017-03-31

Family

ID=53200171

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1552651A Active FR3034565B1 (fr) 2015-03-30 2015-03-30 Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme

Country Status (6)

Country Link
US (1) US9929040B2 (fr)
JP (1) JP6725286B2 (fr)
KR (1) KR102413439B1 (fr)
CN (1) CN106024621B (fr)
FR (1) FR3034565B1 (fr)
SG (1) SG10201602464YA (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742023A (zh) * 2018-11-27 2019-05-10 上海新傲科技股份有限公司 晶圆表面的平坦化方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050118789A1 (en) * 2003-01-10 2005-06-02 Shin-Etsu Handotai Co.,Ltd Method of producing soi wafer and soi wafer
US20120190170A1 (en) * 2007-11-23 2012-07-26 S.O.I.Tec Silicon On Insulator Technologies Precise oxide dissolution
FR2998418A1 (fr) * 2012-11-20 2014-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur sur isolant

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法およびｓｏｉ基板
JPH08274285A (ja) * 1995-03-29 1996-10-18 Komatsu Electron Metals Co Ltd Ｓｏｉ基板及びその製造方法
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
WO2003009386A1 (fr) * 2001-07-17 2003-01-30 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes de liaison
FR2843487B1 (fr) 2002-08-12 2005-10-14 Procede d'elaboration de couche mince comprenant une etape de correction d'epaisseur par oxydation sacrificielle, et machine associee
US6916744B2 (en) * 2002-12-19 2005-07-12 Applied Materials, Inc. Method and apparatus for planarization of a material by growing a sacrificial film with customized thickness profile
US6927169B2 (en) * 2002-12-19 2005-08-09 Applied Materials Inc. Method and apparatus to improve thickness uniformity of surfaces for integrated device manufacturing
US20070069335A1 (en) * 2003-09-08 2007-03-29 Akihiko Endo Bonded wafer and its manufacturing method
DE102004062356A1 (de) * 2004-12-23 2006-07-13 Siltronic Ag Halbleiterscheibe mit einer Halbleiterschicht und einer darunter liegenden elektrisch isolierenden Schicht sowie Verfahren zu deren Herstellung
JP2007149723A (ja) * 2005-11-24 2007-06-14 Sumco Corp 貼り合わせウェーハの製造方法
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
DE102008016429A1 (de) 2008-03-31 2009-10-01 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung dünner Schichten durch einen thermisch aktivierten Prozess unter Anwendung eines Temperaturgradienten über das Substrat hinweg
JP5493345B2 (ja) * 2008-12-11 2014-05-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2010153488A (ja) * 2008-12-24 2010-07-08 Rohm Co Ltd Ｓｏｉウエハの製造方法およびｓｏｉウエハ
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
JP5927894B2 (ja) * 2011-12-15 2016-06-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP6107709B2 (ja) * 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050118789A1 (en) * 2003-01-10 2005-06-02 Shin-Etsu Handotai Co.,Ltd Method of producing soi wafer and soi wafer
US20120190170A1 (en) * 2007-11-23 2012-07-26 S.O.I.Tec Silicon On Insulator Technologies Precise oxide dissolution
FR2998418A1 (fr) * 2012-11-20 2014-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur sur isolant

Also Published As

Publication number Publication date
US9929040B2 (en) 2018-03-27
CN106024621A (zh) 2016-10-12
FR3034565B1 (fr) 2017-03-31
JP6725286B2 (ja) 2020-07-15
KR102413439B1 (ko) 2022-06-27
US20160293476A1 (en) 2016-10-06
KR20160117346A (ko) 2016-10-10
JP2016192548A (ja) 2016-11-10
CN106024621B (zh) 2021-05-14
SG10201602464YA (en) 2016-10-28

Similar Documents

Publication Publication Date Title
EP3646374B1 (fr) Procédé de transfert d'une couche mince sur un substrat support présentant des coefficients de dilatation thermique différents
WO2003005434A2 (fr) Procede de diminution de la rugosite de surface d'une tranche semicondutrice
FR2888663A1 (fr) Procede de diminution de la rugosite d'une couche epaisse d'isolant
EP3948966B1 (fr) Procédé de préparation d'une couche mince de matériau ferroélectrique
FR2827423A1 (fr) Procede d'amelioration d'etat de surface
FR2903809A1 (fr) Traitement thermique de stabilisation d'interface e collage.
FR3032555A1 (fr) Procede de report d'une couche utile
EP1631982A1 (fr) Procede d obtention d une couche tres mince par amincissement par auto-portage provoque
FR2991099A1 (fr) Procede de traitement d'une structure semi-conducteur sur isolant en vue d'uniformiser l'epaisseur de la couche semi-conductrice
FR3061988B1 (fr) Procede de lissage de surface d'un substrat semiconducteur sur isolant
FR3034565A1 (fr) Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme
FR2987935A1 (fr) Procede d'amincissement de la couche active de silicium d'un substrat du type "silicium sur isolant" (soi).
WO2023186595A1 (fr) Procede de transfert d'une couche mince sur un substrat support
EP3939078A1 (fr) Procede de transfert d'une couche utile sur une substrat support
WO2014207346A1 (fr) Procede de fabrication d'une structure composite
EP4176463B1 (fr) Substrat support pour structure soi et procede de fabrication associe
EP4078658B1 (fr) Procede de gravure de substrats comportant une couche mince superficielle, pour ameliorer l'uniformite d'epaisseur de ladite couche
WO2023143818A1 (fr) Procede de transfert d'une couche mince sur un substrat support
EP3721467B1 (fr) Procédé de préparation d'un résidu de substrat donneur, substrat obtenu à l'issu de ce procédé, et utilisation d'un tel substrat
WO2024132750A1 (fr) Procédé de préparation d'une couche mince monodomaine en matériau ferroélectrique comprenant du lithium
FR3099291A1 (fr) procédé de préparation d’une couche mince, incluant une séquence d’étapes pour ameliorer l’uniformité d’epaisseur de ladite couche mince
CN107039269B (zh) 用于平滑结构体表面的方法
WO2020188168A1 (fr) Procede de transfert d'une couche utile sur un substrat support
FR3132383A1 (fr) Procédé de fabrication d’une structure de type double semi-conducteur sur isolant
FR3119929A1 (fr) Procede de fabrication d’une structure adaptee pour les applications radiofrequences, et substrat support pour ladite structure

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20161007

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10