JP5493345B2 - Soiウェーハの製造方法 - Google Patents
Soiウェーハの製造方法 Download PDFInfo
- Publication number
- JP5493345B2 JP5493345B2 JP2008315930A JP2008315930A JP5493345B2 JP 5493345 B2 JP5493345 B2 JP 5493345B2 JP 2008315930 A JP2008315930 A JP 2008315930A JP 2008315930 A JP2008315930 A JP 2008315930A JP 5493345 B2 JP5493345 B2 JP 5493345B2
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- oxide film
- soi
- heat treatment
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 238000010438 heat treatment Methods 0.000 claims description 79
- 239000000463 material Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 34
- 238000005468 ion implantation Methods 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 10
- 239000012298 atmosphere Substances 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 230000032798 delamination Effects 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 129
- 239000010410 layer Substances 0.000 description 63
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000013078 crystal Substances 0.000 description 8
- 238000011282 treatment Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- -1 oxygen ions Chemical class 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 239000012300 argon atmosphere Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000012467 final product Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000001698 pyrogenic effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Description
このように、SOIウェーハを作製する際に埋め込み酸化膜の厚さを減ずるための熱処理を行って埋め込み酸化膜の厚さを調整する方法として、特許文献1、特許文献2の方法が知られている。
40nmを超える厚さを減厚しようとすると、高温長時間の熱処理が必要とされたり、あるいは、熱処理時のSOI層の厚さを極めて薄くする必要があり現実的ではないため、減ずる酸化膜の厚さは、40nm以下が好ましい。
このように、本発明のSOIウェーハの製造方法は、30nm以下の埋め込み酸化膜を有するSOIウェーハを製造する場合に好適に利用でき、埋め込み酸化膜の膜厚均一性に優れたSOIウェーハを製造することができる。
このように、埋め込み酸化膜の厚さを減ずる熱処理を、水素ガス、アルゴンガス、またはこれらの混合ガス雰囲気下で1000℃以上の温度で行うことができる。
このように、イオン注入剥離法を用いてボンドウェーハの薄膜化を行いSOIウェーハ材料を作製することによって、膜厚均一性が優れているSOI層を形成することができる。
前述のように、従来、埋め込み酸化膜を最終目標厚さよりも厚くなるよう、少なくとも一方の表面に酸化膜が形成されたボンドウェーハとベースウェーハとを貼り合わせ、その後ボンドウェーハを薄膜化することで得られたSOIウェーハ材料に、埋め込み酸化膜の厚さを減ずる熱処理を行うことによって、ボイドやブリスターといった欠陥の少ないSOIウェーハを作製する方法が行われていた。しかしながら、この方法では、埋め込み酸化膜の厚さを減ずる熱処理における熱処理温度等の面内での不均一性が原因となり、結果として埋め込み酸化膜の面内分布が悪化するという問題が発生した。
以下に、熱処理により減ずる酸化膜の厚さと熱処理により発生する埋め込み酸化膜の
面内レンジの変化量との比と、SOI層の厚さの関係を求めるための一例を示す。
尚、SOI膜厚及びBOX厚は面内の平均値であり、BOX厚レンジは面内膜厚の最大値と最小値の差を示している。
また、BOX厚の減少量(S)とBOX厚レンジの変化量(N)との比(S/N)から、dS/N[dB]を下記の式1より算出した結果を表1中に示し、dS/N[dB]とSOI膜厚との関係を、図1に記した。
dS/N[dB]=20×log(S/N) (式1)
、熱処理により発生する埋め込み酸化膜の面内レンジの変化量(N)との比から算出した
dS/N[dB]と、上記の相関関係を有することを利用するものである。
また、ボンドウェーハの薄膜化は、研削・研磨あるいはエッチング等をすることによっても行うことができる。
(設定条件)
以下のように、熱処理により減ずる埋め込み酸化膜の厚さ(S)と、熱処理により発生する埋め込み酸化膜の面内レンジの変化量の許容値(N)を決定し、dS/N[dB]を算出した。
熱処理により減ずる埋め込み酸化膜の厚さ(S):10nm
熱処理により発生する埋め込み酸化膜の面内レンジの変化量の許容値(N):0.8nm
dS/N[dB]=20×log(10/0.8)=22dB
図1の近似線よりSOIウェーハ材料のSOI膜厚を270nmに設定した。
一方のシリコン単結晶ウェーハ(ボンドウェーハ)に熱酸化膜を35nm(面内レンジ0.2nm)形成し、酸化膜を通して水素イオンを注入し、窒素プラズマ処理(処理条件:室温、ガス流量115sccm、圧力0.4Torr(53.3Pa)、出力100W、15秒)を施した他方のシリコン単結晶ウェーハ(ベースウェーハ)と室温で貼り合わせ、500℃、30分の熱処理を加えてイオン注入層で剥離した。
剥離後のウェーハのSOI膜厚は300nm、埋め込み酸化膜の厚さが35nmであった。
その後、剥離面のダメージ層の除去と貼り合わせ強度を高めるため、酸化性雰囲気下、900℃の熱処理を行ってSOI層表面に熱酸化膜を形成し、形成した熱酸化膜をHF水溶液により除去する処理(犠牲酸化処理)を行うことによって、SOI膜厚270nm、埋め込み酸化膜厚35nmのSOIウェーハ材料を作製した。
上記で製造したSOIウェーハ材料に、100%アルゴン雰囲気下で1200℃、2時間の減厚熱処理を行った。熱処理後の埋め込み酸化膜の厚さは25.2nm、面内レンジ0.95nmであった。
1000℃のパイロジェニック酸化によりSOI表面に熱酸化膜を490nm形成後、HF水溶液にて酸化膜を除去することにより、SOI膜厚を50nmに調整した。
(SOIウェーハ材料の作製)
一方のシリコン単結晶ウェーハ(ボンドウェーハ)に熱酸化膜を35nm(面内レンジ0.2nm)形成し、その酸化膜を通して水素イオン注入し、窒素プラズマ処理(処理条件:室温、ガス流量115sccm、圧力0.4Torr(53.3Pa)、出力100W、15秒)を施した他方のシリコン単結晶ウェーハ(ベースウェーハ)と室温で貼り合わせ、500℃、30分の熱処理を加えてイオン注入層で剥離した。
剥離後のウェーハのSOI膜厚は140nm、埋め込み酸化膜の厚さは35nmであった。その後、剥離面のダメージ層の除去と貼り合わせ強度を高めるため、酸化性雰囲気下、900℃の熱処理を行ってSOI層表面に熱酸化膜を形成し、その熱酸化膜をHF水溶液により除去する処理(犠牲酸化処理)を行う事によって、SOI膜厚100nm、埋め込み酸化膜厚35nmのSOIウェーハ材料を作製した。
上記で製造したSOIウェーハ材料に、100%アルゴン雰囲気下で1200℃、1時間の減厚熱処理を行った。熱処理後の埋め込み酸化膜の厚さは、24.6nm、面内レンジ3.5nmであった。
1000℃のパイロジェニック酸化によりSOI表面に熱酸化膜を110nm形成後、HF水溶液にて酸化膜除去することにより、SOI膜厚を50nmに調整した。
一方、比較例では、埋め込み酸化膜の減厚を行う際のSOI層の厚さの設定に本発明を適用することなく、後の工程の犠牲酸化処理によるSOI膜厚調整を容易にするため、SOI膜厚として比較的薄いSOI層の厚さに設定したが、その結果、熱処理後の埋め込み酸化膜の面内レンジが極めて悪化し、製品の規格値を満足することができなかった。
Claims (5)
- ボンドウェーハとベースウェーハの少なくとも一方の表面に酸化膜を形成し、該形成した酸化膜を介して前記ボンドウェーハとベースウェーハとを貼り合わせ、その後ボンドウェーハを薄膜化することで得られた、埋め込み酸化膜上にSOI層が形成されたSOIウェーハ材料に、前記埋め込み酸化膜の厚さを減ずる熱処理を行うことによって、所定の埋め込み酸化膜厚を有するSOIウェーハを製造する方法において、
前記埋め込み酸化膜の厚さを減ずる熱処理を行うSOIウェーハ材料のSOI層の厚さを、前記熱処理により減ずる酸化膜の厚さと、前記熱処理により発生する埋め込み酸化膜の面内レンジの変化量の許容値との比に応じて算出し、該算出されたSOI層の厚さとなるように前記ボンドウェーハを薄膜化して得られたSOIウェーハ材料に、埋め込み酸化膜の厚さを減ずる熱処理を行うことを特徴とするSOIウェーハの製造方法。 - 前記熱処理により減ずる酸化膜の厚さを、40nm以下として前記SOIウェーハ材料のSOI層の厚さを算出することを特徴とする請求項1に記載のSOIウェーハの製造方法。
- 前記所定の埋め込み酸化膜厚を、30nm以下とすることを特徴とする請求項1又は請求項2に記載のSOIウェーハの製造方法。
- 前記埋め込み酸化膜の厚さを減ずる熱処理を、水素ガス、アルゴンガス、またはこれらの混合ガス雰囲気下で1000℃以上の温度で行うことを特徴とする請求項1乃至請求項3のいずれか一項に記載のSOIウェーハの製造方法。
- 前記SOIウェーハ材料は、イオン注入剥離法によって作製することを特徴とする請求項1乃至請求項4のいずれか一項に記載のSOIウェーハの製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008315930A JP5493345B2 (ja) | 2008-12-11 | 2008-12-11 | Soiウェーハの製造方法 |
CN2009801492636A CN102246264B (zh) | 2008-12-11 | 2009-11-11 | Soi晶片的制造方法 |
US13/129,538 US8202787B2 (en) | 2008-12-11 | 2009-11-11 | Method for manufacturing SOI wafer |
PCT/JP2009/006007 WO2010067516A1 (ja) | 2008-12-11 | 2009-11-11 | Soiウェーハの製造方法 |
KR1020117012680A KR101543748B1 (ko) | 2008-12-11 | 2009-11-11 | Soi 웨이퍼의 제조방법 |
EP09831624.3A EP2357659B1 (en) | 2008-12-11 | 2009-11-11 | Method for manufacturing soi wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008315930A JP5493345B2 (ja) | 2008-12-11 | 2008-12-11 | Soiウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010141127A JP2010141127A (ja) | 2010-06-24 |
JP5493345B2 true JP5493345B2 (ja) | 2014-05-14 |
Family
ID=42242514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008315930A Active JP5493345B2 (ja) | 2008-12-11 | 2008-12-11 | Soiウェーハの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8202787B2 (ja) |
EP (1) | EP2357659B1 (ja) |
JP (1) | JP5493345B2 (ja) |
KR (1) | KR101543748B1 (ja) |
CN (1) | CN102246264B (ja) |
WO (1) | WO2010067516A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5493345B2 (ja) * | 2008-12-11 | 2014-05-14 | 信越半導体株式会社 | Soiウェーハの製造方法 |
FR2998418B1 (fr) * | 2012-11-20 | 2014-11-21 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de type semi-conducteur sur isolant |
FR3003684B1 (fr) * | 2013-03-25 | 2015-03-27 | Soitec Silicon On Insulator | Procede de dissolution d'une couche de dioxyde de silicium. |
JP6107709B2 (ja) * | 2014-03-10 | 2017-04-05 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
FR3034565B1 (fr) * | 2015-03-30 | 2017-03-31 | Soitec Silicon On Insulator | Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3522482B2 (ja) * | 1997-02-24 | 2004-04-26 | 三菱住友シリコン株式会社 | Soi基板の製造方法 |
US6534380B1 (en) * | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
JP3324469B2 (ja) * | 1997-09-26 | 2002-09-17 | 信越半導体株式会社 | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ |
JP4273540B2 (ja) * | 1998-07-21 | 2009-06-03 | 株式会社Sumco | 貼り合わせ半導体基板及びその製造方法 |
US6759282B2 (en) * | 2001-06-12 | 2004-07-06 | International Business Machines Corporation | Method and structure for buried circuits and devices |
JP2004031715A (ja) * | 2002-06-27 | 2004-01-29 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法及びsoiウエーハ |
JP4407127B2 (ja) | 2003-01-10 | 2010-02-03 | 信越半導体株式会社 | Soiウエーハの製造方法 |
KR100947815B1 (ko) * | 2003-02-19 | 2010-03-15 | 신에쯔 한도타이 가부시키가이샤 | Soi 웨이퍼의 제조 방법 및 soi 웨이퍼 |
JP4509488B2 (ja) | 2003-04-02 | 2010-07-21 | 株式会社Sumco | 貼り合わせ基板の製造方法 |
JP4830290B2 (ja) * | 2004-11-30 | 2011-12-07 | 信越半導体株式会社 | 直接接合ウェーハの製造方法 |
US8138061B2 (en) | 2005-01-07 | 2012-03-20 | International Business Machines Corporation | Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide |
JP5493345B2 (ja) * | 2008-12-11 | 2014-05-14 | 信越半導体株式会社 | Soiウェーハの製造方法 |
-
2008
- 2008-12-11 JP JP2008315930A patent/JP5493345B2/ja active Active
-
2009
- 2009-11-11 KR KR1020117012680A patent/KR101543748B1/ko active IP Right Grant
- 2009-11-11 CN CN2009801492636A patent/CN102246264B/zh active Active
- 2009-11-11 WO PCT/JP2009/006007 patent/WO2010067516A1/ja active Application Filing
- 2009-11-11 US US13/129,538 patent/US8202787B2/en active Active
- 2009-11-11 EP EP09831624.3A patent/EP2357659B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2357659A4 (en) | 2012-04-25 |
CN102246264B (zh) | 2013-11-27 |
EP2357659B1 (en) | 2013-09-04 |
KR101543748B1 (ko) | 2015-08-11 |
JP2010141127A (ja) | 2010-06-24 |
CN102246264A (zh) | 2011-11-16 |
US8202787B2 (en) | 2012-06-19 |
US20110223740A1 (en) | 2011-09-15 |
WO2010067516A1 (ja) | 2010-06-17 |
EP2357659A1 (en) | 2011-08-17 |
KR20110091743A (ko) | 2011-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2004012268A1 (ja) | Soiウェーハの製造方法 | |
JP5466410B2 (ja) | Soi基板の表面処理方法 | |
WO2005124865A1 (ja) | 貼り合わせウェーハの製造方法 | |
WO2006059586A1 (ja) | 直接接合ウェーハの製造方法及び直接接合ウェーハ | |
JP4442560B2 (ja) | Soiウエーハの製造方法 | |
JP4577382B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP5493345B2 (ja) | Soiウェーハの製造方法 | |
WO2011086628A1 (ja) | 貼り合わせウェーハの製造方法 | |
KR20100114884A (ko) | 반도체 기판 표면 제조 방법 | |
WO2016059748A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP2010161134A (ja) | 貼り合わせウェーハの製造方法 | |
JP6927143B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
EP3370249B1 (en) | Bonded soi wafer manufacturing method | |
JP5643488B2 (ja) | 低応力膜を備えたsoiウェーハの製造方法 | |
JP7251419B2 (ja) | 貼り合わせsoiウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5493345 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |