JP4273540B2 - 貼り合わせ半導体基板及びその製造方法 - Google Patents
貼り合わせ半導体基板及びその製造方法 Download PDFInfo
- Publication number
- JP4273540B2 JP4273540B2 JP20540898A JP20540898A JP4273540B2 JP 4273540 B2 JP4273540 B2 JP 4273540B2 JP 20540898 A JP20540898 A JP 20540898A JP 20540898 A JP20540898 A JP 20540898A JP 4273540 B2 JP4273540 B2 JP 4273540B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- bonded
- oxide film
- bonding
- semiconductor substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、２枚の半導体基板が接着されて形成される酸化膜を介さない貼り合わせ半導体基板の製造方法に関するものである。
【０００２】
【従来の技術】
一般に、２枚の半導体基板が接着されて形成される貼り合わせ半導体基板として、２枚の半導体基板の間に酸化膜層を介在させたＳＯＩ（Silicon on Insulator）半導体基板と、直接又は部分的に酸化膜を介在させて接着させる貼り合わせ半導体基板が知られている。
【０００３】
２枚の半導体基板が接着されて形成される貼り合わせ半導体基板は、不純物の種類や不純物の濃度が異なる半導体基板を貼り合わせて、一体化し貼り合わせ半導体基板を形成することができる。
【０００４】
その他、このような貼り合わせ半導体基板は、急峻な不純物濃度分布とすることができる。
【０００５】
また、部分的なＳＯＩ構造を有する貼り合わせ半導体基板を用いれば、直接接着領域に縦型パワー阻止（例えば、ＶＤＭＯＳ）の形成や、ＳＯＩ領域に理論回路等を形成することができる。このＳＯＩ構造を有する貼り合わせ半導体基板は、インテリジェントパワーＩＣや、次世代ＶＬＳＩ用などの半導体基板として、注目されており、種々の構造を形成することが可能である。
【０００６】
前述のような貼り合わせ半導体基板の製造方法は、従来において、半導体基板表面に親水性を有する自然酸化膜を形成することが必要条件となっている。
【０００７】
このような従来方法においては、接合ー高温（１１００℃）熱処理した半導体基板接着界面では、自然酸化膜に起因する酸化膜層が形成されてしまうという問題があった。
【０００８】
このような問題点を解決するため、例えば、電子情報通信学会発行の信学技報ＳＤＭ９２ー１４６中「自然酸化膜を介さないシリコンウエハの直接接着」に記載されているように、まず、半導体基板を高濃度のフッ化水素溶液中に浸漬し、接合される表面をできるだけ多くのフッ素（以下「Ｆ」と称する。）で終端させた後、前記半導体基板を超純水中で、Ｆを水酸基（以下「ＯＨ基」と称する。）に置換し、このＯＨ基の水素結合により、半導体基板同士を接合させて、高温熱処理（１１００℃程度）することにより、２枚の半導体基板間に強固な共有結合して、貼り合わせ半導体基板を形成する。
【０００９】
前記方法によれば、半導体基板同士を直接接着する場合においても、接着界面に酸化物が極めて少ない貼り合わせ半導体基板の形成が可能であることが報告されている。
【００１０】
【発明が解決しようとする課題】
前記貼り合わせ半導体基板の接着は、十分なＯＨ基及び吸着した水分子に起因する水素結合により行われている。
【００１１】
このため、半導体基板表面におけるＯＨ基密度が低下すると、接着強度が安定せずに、ボイドを発生するという問題がある。
【００１２】
このため、前記方法においては、接合面に自然酸化膜を形成して、親水性を持たせる表面処理を行った後に、室温中で接着を行っている。
【００１３】
しかし、この方法では、接着界面に絶縁膜のない貼り合わせ半導体基板を形成しようとする場合、接合面に形成された自然酸化膜は、１１００℃〜１２００℃程度の熱処理では、バルク中に拡散せず、接合界面に層状の酸化膜層となって残留し、抵抗増加をもたらすという問題がある。
【００１４】
また、半導体基板を高濃度のフッ化水素溶液中に浸漬し、その後、前記半導体基板を超純水で表面処理を行った場合は、熱処理後の接合界面で、酸化膜層のない領域が形成されるが、局所的に酸化膜の塊りが発生し、この抵抗成分によって、電気特性上問題となるおそれがある。この場合に、ＯＨ基密度が低下しているため、室温での接着は弱くなり、ボイド不良が発生するという問題がある。
【００１５】
そこで、本発明は、２枚の半導体基板を接着して貼り合わせ半導体基板を形成する場合に、接合面に自然酸化膜を形成して室温で安定に接着させ、接着界面に介在する酸化膜を除去することにより、全く酸化膜が存在しない貼り合わせ半導体基板を製造する方法を提供することを目的としている。
【００１６】
【課題を解決するための手段】
本願第１請求項に記載した発明は、２枚の半導体基板の鏡面研磨された各接合面を直接接合して、接合面に異物が介在しない貼り合わせ半導体基板の製造方法において、少なくとも一方の半導体基板表層の酸素濃度が3×1017cm− 3以下である２枚の半導体基板を室温で貼り合わせた後、窒素雰囲気にて、1100〜1200℃、２時間以上の第１高温熱処理を行い、前記２枚の半導体基板を接合する工程と、前記接合された半導体基板の少なくとも一方の面を10 μ m 以下の厚さまで研削・研磨する工程と、前記接合された半導体基板を、アルゴン雰囲気にて、1100〜1300℃、２時間以上の第２高温熱処理を行い、前記２枚の半導体基板の接合面に存在する自然酸化膜を消滅させる工程とを備えた貼り合わせ半導体基板の製造方法である。
【００１７】
このように、２枚の半導体基板を接合して形成する貼り合わせ半導体基板において、例えば、接合面に自然酸化膜を形成して親水性を持たせる表面処理を行った後、２枚の半導体基板を貼り合わせ、その後、例えば、室温中で貼り合わせられた半導体基板に１１００℃〜１２００℃の高温熱処理を行う。このときに貼り合わせられた半導体基板の接合界面には、自然酸化膜による酸化膜層が存在していることとなる。その後、少なくとも一方の基板の接合界面から所定の厚さとなるように研削・研磨した後、酸化性以外の雰囲気中で、１１００℃〜１３００℃の高温熱処理を２時間以上施すことにより、研削・研磨で所定厚さ（好ましくは 10 μ m 以下）に薄膜化された基板のシリコン層中の酸素濃度は、外方拡散により低濃度化される。このため、接合界面に存在する酸化膜は、低濃度化されたシリコン層中に拡散しやすくなる。従って、貼り合わせられた半導体基板の接合界面には酸化膜を介さない貼り合わせ半導体基板が製造される。
【００１８】
加えて、貼り合わせ半導体基板を形成する２枚の半導体基板のうち、少なくとも一方の半導体基板の表層の酸素濃度が、3×1017cm− 3以下であることを特徴とする。
【００１９】
このように、貼り合わせ半導体基板を形成する２枚の半導体基板のうち、少なくとも一方の半導体基板の表層の酸素濃度が、3×1017cm− 3以下である半導体基板を用いて、貼り合わせ半導体基板を形成すると、貼り合わせられた後、アルゴン雰囲気中において、１１００℃〜１３００℃の温度で熱処理されると、基板中の酸素は、外方拡散により、表面にいくほど酸素濃度が低下していく。酸素濃度が低下した基板表面の酸素濃度低下領域に酸化膜が存在すると、酸化膜は、シリコン層中に拡散されていく。このため、自然酸化膜程度（酸素濃度3×1017cm− 3程度）の薄酸化膜は、シリコン層中に拡散されるため、この半導体基板の製造方法により、接合界面に酸化膜を介在しない、貼り合わせ半導体基板が形成される。
【００２０】
本願第４請求項に記載された発明は、２枚の半導体基板の鏡面研磨された各接合面を直接接合して、接合面に異物が介在しない貼り合わせ半導体基板であって、少なくとも一方の半導体基板表層の酸素濃度が3×1017cm− 3以下である２枚の半導体基板を室温で貼り合わせた後、窒素雰囲気にて、1100〜1200℃、２時間以上の熱処理を行って、前記２枚の半導体基板を接合し、前記接合された半導体基板の少なくとも一方の面を10 μ m 以下の厚さまで研削・研磨し、前記接合された半導体基板を、アルゴン雰囲気中にて、1100〜1300℃、２時間以上の熱処理を行い、前記２枚の半導体基板の接合面に存在する自然酸化膜を消滅させることで形成される、半導体基板である。
【００２１】
このように、２枚の半導体基板が接合されて形成される貼り合わせ半導体基板において、例えば、接合面に自然酸化膜を形成して親水性を持たせる表面処理を行った後、少なくとも一方の半導体基板表層の酸素濃度が 3 × 10 17 cm − 3 以下である２枚の半導体基板を貼り合わせ、その後、少なくとも一方の面を研削・研磨により薄膜化（薄膜化された一方の半導体基板の厚さが好ましくは 10 μ m 以下）し、その後、１１００℃〜１３００℃の温度で熱処理を行うと、外方拡散により基板中の酸素が低濃度化され、この表面の酸素濃度低下領域に存在する酸化膜は、基板中に拡散されやすくなるため、接合界面に酸化膜が介在しない貼り合わせ半導体基板が形成される。
【００２３】
このように、自然酸化膜程度の超薄酸化膜が接着界面に存在する場合、２枚の貼り合わせ半導体基板を所定温度で熱処理することにより、基板中の酸素が外方拡散により低濃度化され、この酸素濃度低下領域に存在する酸化膜が、基板中に拡散する。このため、例えば、酸素濃度３×１０17ｃｍ-3程度の超薄酸化層である自然酸化膜は基板中に拡散されて、酸化膜を介在しない貼り合わせ半導体基板が形成される。
【００２４】
この場合、２枚の前記半導体基板が貼り合わせられた後、所定温度（１１００〜１３００℃）によって熱処理が施されて、基板中の酸素及び接合界面に介在する酸化膜が拡散する場合は、前記熱処理前の基板中の酸素濃度が低いほど、かつ、前記熱処理時間が長い程（２時間以上）、自然酸化膜程度の極薄酸化膜は、表面から深いところ、好適には前記貼り合わせウェーハの表面から 10 μ m 以上の深さ位置で消滅することとなる。
【００２５】
従って、貼り合わせ半導体基板を形成する基板中の酸素濃度が低く、かつ、熱処理温度が高い程、接着界面に存在する酸化膜が完全に除去される。
【００２６】
【発明の実施の形態】
以下、本発明を具体例に基づいて詳細に説明する。
【００２７】
本発明に係る具体例に用いる半導体基板は、以下のように形成した貼り合わせ半導体基板を用いた。
【００２８】
図１は、本発明の具体例に用いた半導体基板の製造方法を示す工程図である。
【００２９】
図１に示すように、本発明の具体例に用いた２枚の半導体基板１，２は、基板中の酸素濃度１４×１０17ｃｍ-3のものを用いた。前記半導体基板の少なくとも接合面となる面に自然酸化膜３を形成する表面処理を行った後（図１中（１））、前記２枚の半導体基板１，２を室温中で接合させた（図１中（２））。その後、以下に示す所定処理を行い、貼り合わせ半導体基板４を形成した。
【００３０】
まず、室温で貼り合わせた半導体基板１，２を温度１１００℃で、２時間の熱処理を窒素（Ｎ2）雰囲気中で行った。前記方法で形成した貼り合わせ半導体基板をサンプルＡとする。また、前記１１００℃で２時間の熱処理を行った後、更に、アルゴン（Ａｒ）雰囲気中で、１３００℃の熱処理を行った貼り合わせ半導体基板をサンプルＢとする。また、前記酸素濃度１４×１０17ｃｍ-3の半導体基板２枚を貼り合わせた後、一方の半導体基板をＳＧ（Surface Grinder）で接着界面から１０μｍまで研削した後（図１中（３））、温度１３００℃で、２時間の熱処理をアルゴン（Ａｒ）雰囲気下で行った貼り合わせ半導体基板４をサンプルＣとする（図１中（４））。
【００３１】
前記貼り合わせ半導体基板のサンプルＡ，Ｂ，Ｃの断面をＴＥＭ（Transmission Electron Microscopy：透過型電子顕微鏡）で観察した。
【００３２】
結果を図２に示す。図２は、前記サンプルＡ，Ｂ，Ｃの断面をＴＥＭで観察した場合の埋込酸化膜の厚さを示す図である。
【００３３】
図２に示すように、１１００℃、２時間、窒素雰囲気下で熱処理を行ったサンプルＡは、接着界面に４０オングストロームの酸化膜層が観察された。前述したように、サンプルＡは、他のサンプルＢ，Ｃのように、アルゴン（Ａｒ）雰囲気中において、１３００℃、２時間の熱処理は行っていない。
【００３４】
また、１１００℃、２時間、窒素雰囲気下で熱処理を行った後、１３００℃、２時間、アルゴン（Ａｒ）雰囲気中において形成したサンプルＢは、接着界面に酸化膜が全く存在しない領域と、２００〜３００オングストロームの酸化膜層が存在する領域が島状に観察された。
【００３５】
また、１１００℃、２時間、窒素雰囲気下で熱処理を行った後、接着された半導体基板の一方を接着界面から１０μｍの厚さに薄膜化を行った後に、１３００℃、２時間、アルゴン（Ａｒ）雰囲気中で形成したサンプルＣは、接着界面に全く酸化膜が介在していなかった。
【００３６】
図３に、ＴＥＭで観察したサンプルＣの断面図を示す。
【００３７】
図３に示すように、接着界面には、酸化膜が介在していないことが確認できる。
【００３８】
この結果から、自然酸化膜層が形成された半導体基板を２枚貼り合わせ、前記貼り合わせ半導体基板の少なくとも一方を接着界面から１０μｍの厚さまで薄膜化した後、アルゴン雰囲気中、１３００℃で２時間の高温熱処理を施すことにより、前記薄膜化された半導体基板から１０μｍの深さに存在していた４０オングストローム程度の酸化膜が消滅することが確認できた。
【００３９】
次に、本発明の第２の具体例について説明する。
【００４０】
本発明に係る具体例に用いる半導体基板は、以下のように形成した貼り合わせ半導体基板を用いた。
【００４１】
本発明の第２の具体例に用いた２枚の半導体基板は、基板中の酸素濃度１４×１０17ｃｍ-3のものを用いた。前記半導体基板の一方の半導体基板に２１００オングストロームの熱酸化膜を形成した。その後、前記半導体基板の少なくとも接合面となる面に自然酸化膜を形成する表面処理を行った後、前記２枚の半導体基板を室温中で接合させた。その後、以下の処理を行って、貼り合わせ半導体基板を形成した。
【００４２】
まず、前記２枚の半導体基板を貼り合わせた後、温度１１００℃で、２時間の熱処理を窒素（Ｎ2）雰囲気中で行った。前記方法で形成した貼り合わせ半導体基板をサンプルＡ’とする。また、前記１１００℃で２時間の熱処理を行った後、更に、アルゴン（Ａｒ）雰囲気中で、１３００℃の熱処理を行った貼り合わせ半導体基板をサンプルＢ’とする。また、前記酸素濃度１４×１０17ｃｍ-3の半導体基板２枚を貼り合わせた後、一方の半導体基板をＳＧで接着界面から１０μｍまで研削した後、温度１３００℃で、２時間の熱処理をアルゴン（Ａｒ）雰囲気下で行った貼り合わせ半導体基板をサンプルＣ’とする。
【００４３】
前記貼り合わせ半導体基板のサンプルＡ’，Ｂ’，Ｃ’の断面をＴＥＭで観察した。
【００４４】
結果を図４に示す。図４は、前記サンプルＡ’，Ｂ’，Ｃ’の断面をＴＥＭで観察した場合の埋込酸化膜の厚さを示す図である。
【００４５】
図４に示すように、１１００℃、２時間、窒素雰囲気下で熱処理を行ったサンプルＡ’は、接着界面に２１００オングストロームの酸化膜層が観察された。前述したように、サンプルＡ’は、他のサンプルＢ’，Ｃ’のように、アルゴン（Ａｒ）雰囲気中において、１３００℃、２時間の熱処理は行っていない。
【００４６】
また、１１００℃２時間窒素雰囲気下で熱処理を行った後、１３００℃、２時間、アルゴン（Ａｒ）雰囲気中において形成したサンプルＢ’においても、接着界面に２１００オングストロームの酸化膜層が観察された。
【００４７】
また、１１００℃、２時間、窒素雰囲気下で熱処理を行った後、接着された半導体基板の一方を接着界面から１０μｍの厚さに薄膜化を行った後に、１３００℃、２時間、アルゴン（Ａｒ）雰囲気中で形成したサンプルＣ’は、接着界面に２０２５オングストロームの酸化膜層が観察された。
【００４８】
この結果から、所定厚さの酸化膜層が形成され、前記酸化膜層ととともに自然酸化膜層が形成された貼り合わせ半導体基板においても、少なくとも一方の半導体基板が接着界面から１０μｍの厚さまで薄膜化された後、アルゴン雰囲気中で、１３００℃、２時間の高温熱処理を施すことにより、前記薄膜化された半導体基板から１０μｍの深さに存在していた酸化膜層から８５オングストロームの酸化膜層が除去されていることが確認できた。
【００４９】
従って、２枚の半導体基板を室温で貼り合わせた後、前記貼り合わせた半導体基板の接着界面から１０μｍの厚さに半導体基板を研削・除去し、その後、酸化性以外の雰囲気中で１３００℃、２時間の高温熱処理することにより、基板中の酸素が外方拡散され、接着界面に存在する酸化膜層が、半導体基板の低濃度領域に拡散されて、酸化膜層が介在しない貼り合わせ半導体基板を形成することができる。
【００５０】
次に、半導体基板中の酸素濃度が１４×１０18ｃｍ-3の半導体基板を用いて、貼り合わせ半導体基板を形成し、その後、酸化性以外の雰囲気中、１３００℃の高温で、２時間又は４時間、熱処理した場合、酸素の外方拡散により、表面から深さ方向に酸素濃度がどのように変化するか調べた。
【００５１】
図５は、酸素濃度を深さ方向に測定した結果を示す図である。
【００５２】
具体例１，２により、表面から１０μｍの位置で酸化膜（８５オングストローム以下の酸化膜）が消滅していることから、この位置での酸素濃度は、３×１０17ｃｍ-3であり、これ以下の酸素濃度であれば、８５オングストローム以下の酸化膜は、半導体基板中に拡散し、消滅する。また、１３００℃で４時間の熱処理を行った場合、酸素の外方拡散が進み、酸素濃度３×１０17ｃｍ-3となる位置は、表面から２０μｍの位置となり、表面から深い位置で消滅させることができる。
【００５３】
このように、半導体基板中の酸素濃度が低いほど、また酸素の外方拡散が多いほど、半導体基板表面から深い位置の酸化膜が除去される。
【００５４】
従って、半導体基板中の酸素濃度の低酸素化によって、接着界面に存在する酸化膜を半導体基板中に拡散させて、酸化膜が介在しない貼り合わせ半導体基板を形成することが可能となる。
【００５５】
【発明の効果】
本発明は、以上説明したように、２枚の半導体基板が接着されて形成される酸化膜を介さない貼り合わせ半導体基板の製造方法において、２枚の半導体基板を接着する工程と、前記接着された半導体基板の少なくとも一方の面を研削・研磨する工程と、前記接着された半導体基板を、酸化性以外の雰囲気中において、所定条件温度にて熱処理する工程を備えた酸化膜を介さない貼り合わせ半導体基板及びその製造方法である。
【００５６】
このように、２枚の半導体基板を接合して形成する貼り合わせ半導体基板において、例えば、接合面に自然酸化膜を形成して親水性を持たせる表面処理を行った後、２枚の半導体基板を貼り合わせ、その後、例えば、室温中で貼り合わせられた半導体基板に１１００℃〜１２００℃の高温熱処理を行う。このときに貼り合わせられた半導体基板の接合界面には、自然酸化膜による酸化膜層が存在していることとなる。その後、少なくとも一方の基板の厚みを所定厚さ（好ましくは 10 μ m 以下）に研削・研磨した後、アルゴン雰囲気中で、１１００℃〜１３００℃の高温熱処理を施すことにより、研削・研磨で所定厚さに薄膜化された基板のシリコン層中の酸素濃度は、外方拡散により低濃度化される。このため、接合界面に存在する酸化膜は、低濃度化されたシリコン層中に拡散しやすくなる。従って、貼り合わせられた半導体基板の接合界面には、実質的に酸化膜を介さない貼り合わせ半導体基板を得ることができる。
【００５７】
また、貼り合わせられる２枚の半導体基板の少なくとも一方の半導体基板の表層の酸素濃度が、３×１０17ｃｍ-3以下である半導体基板を用いることにより、所定温度、及び、処理時間の条件の熱処理条件で、基板中の酸素が、外方拡散により、表面にいくほど酸素濃度が低下し、この基板表面の酸素濃度低下領域に存在する酸化膜が基板中に拡散されて、接着界面に全く酸化膜が介在しない、貼り合わせ半導体基板を得ることができる。
【図面の簡単な説明】
【図１】本発明の具体例に係り、貼り合わせ半導体基板の製造方法を示す工程図である。
【図２】本発明の具体例に係り、各処理によって形成した貼り合わせ半導体基板の接着界面に介在する酸化膜の膜厚を測定した図である。
【図３】本発明の具体例に係り、形成した貼り合わせ半導体基板のサンプルＣの断面をＴＥＭで測定した図である。
【図４】本発明の第２の具体例に係り、各処理によって形成した貼り合わせ半導体基板の接着界面に介在する酸化膜の膜厚を測定した図である。
【図５】本発明の具体例に係り、半導体基板中の酸素濃度と、酸化膜が消滅する表面からの深さの関係を示す図である。
【符号の説明】
１ 半導体基板
２ 半導体基板
３ 自然酸化膜
４ 貼り合わせ半導体基板
５ 貼り合わせ半導体基板
【発明の属する技術分野】
本発明は、２枚の半導体基板が接着されて形成される酸化膜を介さない貼り合わせ半導体基板の製造方法に関するものである。
【０００２】
【従来の技術】
一般に、２枚の半導体基板が接着されて形成される貼り合わせ半導体基板として、２枚の半導体基板の間に酸化膜層を介在させたＳＯＩ（Silicon on Insulator）半導体基板と、直接又は部分的に酸化膜を介在させて接着させる貼り合わせ半導体基板が知られている。
【０００３】
２枚の半導体基板が接着されて形成される貼り合わせ半導体基板は、不純物の種類や不純物の濃度が異なる半導体基板を貼り合わせて、一体化し貼り合わせ半導体基板を形成することができる。
【０００４】
その他、このような貼り合わせ半導体基板は、急峻な不純物濃度分布とすることができる。
【０００５】
また、部分的なＳＯＩ構造を有する貼り合わせ半導体基板を用いれば、直接接着領域に縦型パワー阻止（例えば、ＶＤＭＯＳ）の形成や、ＳＯＩ領域に理論回路等を形成することができる。このＳＯＩ構造を有する貼り合わせ半導体基板は、インテリジェントパワーＩＣや、次世代ＶＬＳＩ用などの半導体基板として、注目されており、種々の構造を形成することが可能である。
【０００６】
前述のような貼り合わせ半導体基板の製造方法は、従来において、半導体基板表面に親水性を有する自然酸化膜を形成することが必要条件となっている。
【０００７】
このような従来方法においては、接合ー高温（１１００℃）熱処理した半導体基板接着界面では、自然酸化膜に起因する酸化膜層が形成されてしまうという問題があった。
【０００８】
このような問題点を解決するため、例えば、電子情報通信学会発行の信学技報ＳＤＭ９２ー１４６中「自然酸化膜を介さないシリコンウエハの直接接着」に記載されているように、まず、半導体基板を高濃度のフッ化水素溶液中に浸漬し、接合される表面をできるだけ多くのフッ素（以下「Ｆ」と称する。）で終端させた後、前記半導体基板を超純水中で、Ｆを水酸基（以下「ＯＨ基」と称する。）に置換し、このＯＨ基の水素結合により、半導体基板同士を接合させて、高温熱処理（１１００℃程度）することにより、２枚の半導体基板間に強固な共有結合して、貼り合わせ半導体基板を形成する。
【０００９】
前記方法によれば、半導体基板同士を直接接着する場合においても、接着界面に酸化物が極めて少ない貼り合わせ半導体基板の形成が可能であることが報告されている。
【００１０】
【発明が解決しようとする課題】
前記貼り合わせ半導体基板の接着は、十分なＯＨ基及び吸着した水分子に起因する水素結合により行われている。
【００１１】
このため、半導体基板表面におけるＯＨ基密度が低下すると、接着強度が安定せずに、ボイドを発生するという問題がある。
【００１２】
このため、前記方法においては、接合面に自然酸化膜を形成して、親水性を持たせる表面処理を行った後に、室温中で接着を行っている。
【００１３】
しかし、この方法では、接着界面に絶縁膜のない貼り合わせ半導体基板を形成しようとする場合、接合面に形成された自然酸化膜は、１１００℃〜１２００℃程度の熱処理では、バルク中に拡散せず、接合界面に層状の酸化膜層となって残留し、抵抗増加をもたらすという問題がある。
【００１４】
また、半導体基板を高濃度のフッ化水素溶液中に浸漬し、その後、前記半導体基板を超純水で表面処理を行った場合は、熱処理後の接合界面で、酸化膜層のない領域が形成されるが、局所的に酸化膜の塊りが発生し、この抵抗成分によって、電気特性上問題となるおそれがある。この場合に、ＯＨ基密度が低下しているため、室温での接着は弱くなり、ボイド不良が発生するという問題がある。
【００１５】
そこで、本発明は、２枚の半導体基板を接着して貼り合わせ半導体基板を形成する場合に、接合面に自然酸化膜を形成して室温で安定に接着させ、接着界面に介在する酸化膜を除去することにより、全く酸化膜が存在しない貼り合わせ半導体基板を製造する方法を提供することを目的としている。
【００１６】
【課題を解決するための手段】
本願第１請求項に記載した発明は、２枚の半導体基板の鏡面研磨された各接合面を直接接合して、接合面に異物が介在しない貼り合わせ半導体基板の製造方法において、少なくとも一方の半導体基板表層の酸素濃度が3×1017cm− 3以下である２枚の半導体基板を室温で貼り合わせた後、窒素雰囲気にて、1100〜1200℃、２時間以上の第１高温熱処理を行い、前記２枚の半導体基板を接合する工程と、前記接合された半導体基板の少なくとも一方の面を10 μ m 以下の厚さまで研削・研磨する工程と、前記接合された半導体基板を、アルゴン雰囲気にて、1100〜1300℃、２時間以上の第２高温熱処理を行い、前記２枚の半導体基板の接合面に存在する自然酸化膜を消滅させる工程とを備えた貼り合わせ半導体基板の製造方法である。
【００１７】
このように、２枚の半導体基板を接合して形成する貼り合わせ半導体基板において、例えば、接合面に自然酸化膜を形成して親水性を持たせる表面処理を行った後、２枚の半導体基板を貼り合わせ、その後、例えば、室温中で貼り合わせられた半導体基板に１１００℃〜１２００℃の高温熱処理を行う。このときに貼り合わせられた半導体基板の接合界面には、自然酸化膜による酸化膜層が存在していることとなる。その後、少なくとも一方の基板の接合界面から所定の厚さとなるように研削・研磨した後、酸化性以外の雰囲気中で、１１００℃〜１３００℃の高温熱処理を２時間以上施すことにより、研削・研磨で所定厚さ（好ましくは 10 μ m 以下）に薄膜化された基板のシリコン層中の酸素濃度は、外方拡散により低濃度化される。このため、接合界面に存在する酸化膜は、低濃度化されたシリコン層中に拡散しやすくなる。従って、貼り合わせられた半導体基板の接合界面には酸化膜を介さない貼り合わせ半導体基板が製造される。
【００１８】
加えて、貼り合わせ半導体基板を形成する２枚の半導体基板のうち、少なくとも一方の半導体基板の表層の酸素濃度が、3×1017cm− 3以下であることを特徴とする。
【００１９】
このように、貼り合わせ半導体基板を形成する２枚の半導体基板のうち、少なくとも一方の半導体基板の表層の酸素濃度が、3×1017cm− 3以下である半導体基板を用いて、貼り合わせ半導体基板を形成すると、貼り合わせられた後、アルゴン雰囲気中において、１１００℃〜１３００℃の温度で熱処理されると、基板中の酸素は、外方拡散により、表面にいくほど酸素濃度が低下していく。酸素濃度が低下した基板表面の酸素濃度低下領域に酸化膜が存在すると、酸化膜は、シリコン層中に拡散されていく。このため、自然酸化膜程度（酸素濃度3×1017cm− 3程度）の薄酸化膜は、シリコン層中に拡散されるため、この半導体基板の製造方法により、接合界面に酸化膜を介在しない、貼り合わせ半導体基板が形成される。
【００２０】
本願第４請求項に記載された発明は、２枚の半導体基板の鏡面研磨された各接合面を直接接合して、接合面に異物が介在しない貼り合わせ半導体基板であって、少なくとも一方の半導体基板表層の酸素濃度が3×1017cm− 3以下である２枚の半導体基板を室温で貼り合わせた後、窒素雰囲気にて、1100〜1200℃、２時間以上の熱処理を行って、前記２枚の半導体基板を接合し、前記接合された半導体基板の少なくとも一方の面を10 μ m 以下の厚さまで研削・研磨し、前記接合された半導体基板を、アルゴン雰囲気中にて、1100〜1300℃、２時間以上の熱処理を行い、前記２枚の半導体基板の接合面に存在する自然酸化膜を消滅させることで形成される、半導体基板である。
【００２１】
このように、２枚の半導体基板が接合されて形成される貼り合わせ半導体基板において、例えば、接合面に自然酸化膜を形成して親水性を持たせる表面処理を行った後、少なくとも一方の半導体基板表層の酸素濃度が 3 × 10 17 cm − 3 以下である２枚の半導体基板を貼り合わせ、その後、少なくとも一方の面を研削・研磨により薄膜化（薄膜化された一方の半導体基板の厚さが好ましくは 10 μ m 以下）し、その後、１１００℃〜１３００℃の温度で熱処理を行うと、外方拡散により基板中の酸素が低濃度化され、この表面の酸素濃度低下領域に存在する酸化膜は、基板中に拡散されやすくなるため、接合界面に酸化膜が介在しない貼り合わせ半導体基板が形成される。
【００２３】
このように、自然酸化膜程度の超薄酸化膜が接着界面に存在する場合、２枚の貼り合わせ半導体基板を所定温度で熱処理することにより、基板中の酸素が外方拡散により低濃度化され、この酸素濃度低下領域に存在する酸化膜が、基板中に拡散する。このため、例えば、酸素濃度３×１０17ｃｍ-3程度の超薄酸化層である自然酸化膜は基板中に拡散されて、酸化膜を介在しない貼り合わせ半導体基板が形成される。
【００２４】
この場合、２枚の前記半導体基板が貼り合わせられた後、所定温度（１１００〜１３００℃）によって熱処理が施されて、基板中の酸素及び接合界面に介在する酸化膜が拡散する場合は、前記熱処理前の基板中の酸素濃度が低いほど、かつ、前記熱処理時間が長い程（２時間以上）、自然酸化膜程度の極薄酸化膜は、表面から深いところ、好適には前記貼り合わせウェーハの表面から 10 μ m 以上の深さ位置で消滅することとなる。
【００２５】
従って、貼り合わせ半導体基板を形成する基板中の酸素濃度が低く、かつ、熱処理温度が高い程、接着界面に存在する酸化膜が完全に除去される。
【００２６】
【発明の実施の形態】
以下、本発明を具体例に基づいて詳細に説明する。
【００２７】
本発明に係る具体例に用いる半導体基板は、以下のように形成した貼り合わせ半導体基板を用いた。
【００２８】
図１は、本発明の具体例に用いた半導体基板の製造方法を示す工程図である。
【００２９】
図１に示すように、本発明の具体例に用いた２枚の半導体基板１，２は、基板中の酸素濃度１４×１０17ｃｍ-3のものを用いた。前記半導体基板の少なくとも接合面となる面に自然酸化膜３を形成する表面処理を行った後（図１中（１））、前記２枚の半導体基板１，２を室温中で接合させた（図１中（２））。その後、以下に示す所定処理を行い、貼り合わせ半導体基板４を形成した。
【００３０】
まず、室温で貼り合わせた半導体基板１，２を温度１１００℃で、２時間の熱処理を窒素（Ｎ2）雰囲気中で行った。前記方法で形成した貼り合わせ半導体基板をサンプルＡとする。また、前記１１００℃で２時間の熱処理を行った後、更に、アルゴン（Ａｒ）雰囲気中で、１３００℃の熱処理を行った貼り合わせ半導体基板をサンプルＢとする。また、前記酸素濃度１４×１０17ｃｍ-3の半導体基板２枚を貼り合わせた後、一方の半導体基板をＳＧ（Surface Grinder）で接着界面から１０μｍまで研削した後（図１中（３））、温度１３００℃で、２時間の熱処理をアルゴン（Ａｒ）雰囲気下で行った貼り合わせ半導体基板４をサンプルＣとする（図１中（４））。
【００３１】
前記貼り合わせ半導体基板のサンプルＡ，Ｂ，Ｃの断面をＴＥＭ（Transmission Electron Microscopy：透過型電子顕微鏡）で観察した。
【００３２】
結果を図２に示す。図２は、前記サンプルＡ，Ｂ，Ｃの断面をＴＥＭで観察した場合の埋込酸化膜の厚さを示す図である。
【００３３】
図２に示すように、１１００℃、２時間、窒素雰囲気下で熱処理を行ったサンプルＡは、接着界面に４０オングストロームの酸化膜層が観察された。前述したように、サンプルＡは、他のサンプルＢ，Ｃのように、アルゴン（Ａｒ）雰囲気中において、１３００℃、２時間の熱処理は行っていない。
【００３４】
また、１１００℃、２時間、窒素雰囲気下で熱処理を行った後、１３００℃、２時間、アルゴン（Ａｒ）雰囲気中において形成したサンプルＢは、接着界面に酸化膜が全く存在しない領域と、２００〜３００オングストロームの酸化膜層が存在する領域が島状に観察された。
【００３５】
また、１１００℃、２時間、窒素雰囲気下で熱処理を行った後、接着された半導体基板の一方を接着界面から１０μｍの厚さに薄膜化を行った後に、１３００℃、２時間、アルゴン（Ａｒ）雰囲気中で形成したサンプルＣは、接着界面に全く酸化膜が介在していなかった。
【００３６】
図３に、ＴＥＭで観察したサンプルＣの断面図を示す。
【００３７】
図３に示すように、接着界面には、酸化膜が介在していないことが確認できる。
【００３８】
この結果から、自然酸化膜層が形成された半導体基板を２枚貼り合わせ、前記貼り合わせ半導体基板の少なくとも一方を接着界面から１０μｍの厚さまで薄膜化した後、アルゴン雰囲気中、１３００℃で２時間の高温熱処理を施すことにより、前記薄膜化された半導体基板から１０μｍの深さに存在していた４０オングストローム程度の酸化膜が消滅することが確認できた。
【００３９】
次に、本発明の第２の具体例について説明する。
【００４０】
本発明に係る具体例に用いる半導体基板は、以下のように形成した貼り合わせ半導体基板を用いた。
【００４１】
本発明の第２の具体例に用いた２枚の半導体基板は、基板中の酸素濃度１４×１０17ｃｍ-3のものを用いた。前記半導体基板の一方の半導体基板に２１００オングストロームの熱酸化膜を形成した。その後、前記半導体基板の少なくとも接合面となる面に自然酸化膜を形成する表面処理を行った後、前記２枚の半導体基板を室温中で接合させた。その後、以下の処理を行って、貼り合わせ半導体基板を形成した。
【００４２】
まず、前記２枚の半導体基板を貼り合わせた後、温度１１００℃で、２時間の熱処理を窒素（Ｎ2）雰囲気中で行った。前記方法で形成した貼り合わせ半導体基板をサンプルＡ’とする。また、前記１１００℃で２時間の熱処理を行った後、更に、アルゴン（Ａｒ）雰囲気中で、１３００℃の熱処理を行った貼り合わせ半導体基板をサンプルＢ’とする。また、前記酸素濃度１４×１０17ｃｍ-3の半導体基板２枚を貼り合わせた後、一方の半導体基板をＳＧで接着界面から１０μｍまで研削した後、温度１３００℃で、２時間の熱処理をアルゴン（Ａｒ）雰囲気下で行った貼り合わせ半導体基板をサンプルＣ’とする。
【００４３】
前記貼り合わせ半導体基板のサンプルＡ’，Ｂ’，Ｃ’の断面をＴＥＭで観察した。
【００４４】
結果を図４に示す。図４は、前記サンプルＡ’，Ｂ’，Ｃ’の断面をＴＥＭで観察した場合の埋込酸化膜の厚さを示す図である。
【００４５】
図４に示すように、１１００℃、２時間、窒素雰囲気下で熱処理を行ったサンプルＡ’は、接着界面に２１００オングストロームの酸化膜層が観察された。前述したように、サンプルＡ’は、他のサンプルＢ’，Ｃ’のように、アルゴン（Ａｒ）雰囲気中において、１３００℃、２時間の熱処理は行っていない。
【００４６】
また、１１００℃２時間窒素雰囲気下で熱処理を行った後、１３００℃、２時間、アルゴン（Ａｒ）雰囲気中において形成したサンプルＢ’においても、接着界面に２１００オングストロームの酸化膜層が観察された。
【００４７】
また、１１００℃、２時間、窒素雰囲気下で熱処理を行った後、接着された半導体基板の一方を接着界面から１０μｍの厚さに薄膜化を行った後に、１３００℃、２時間、アルゴン（Ａｒ）雰囲気中で形成したサンプルＣ’は、接着界面に２０２５オングストロームの酸化膜層が観察された。
【００４８】
この結果から、所定厚さの酸化膜層が形成され、前記酸化膜層ととともに自然酸化膜層が形成された貼り合わせ半導体基板においても、少なくとも一方の半導体基板が接着界面から１０μｍの厚さまで薄膜化された後、アルゴン雰囲気中で、１３００℃、２時間の高温熱処理を施すことにより、前記薄膜化された半導体基板から１０μｍの深さに存在していた酸化膜層から８５オングストロームの酸化膜層が除去されていることが確認できた。
【００４９】
従って、２枚の半導体基板を室温で貼り合わせた後、前記貼り合わせた半導体基板の接着界面から１０μｍの厚さに半導体基板を研削・除去し、その後、酸化性以外の雰囲気中で１３００℃、２時間の高温熱処理することにより、基板中の酸素が外方拡散され、接着界面に存在する酸化膜層が、半導体基板の低濃度領域に拡散されて、酸化膜層が介在しない貼り合わせ半導体基板を形成することができる。
【００５０】
次に、半導体基板中の酸素濃度が１４×１０18ｃｍ-3の半導体基板を用いて、貼り合わせ半導体基板を形成し、その後、酸化性以外の雰囲気中、１３００℃の高温で、２時間又は４時間、熱処理した場合、酸素の外方拡散により、表面から深さ方向に酸素濃度がどのように変化するか調べた。
【００５１】
図５は、酸素濃度を深さ方向に測定した結果を示す図である。
【００５２】
具体例１，２により、表面から１０μｍの位置で酸化膜（８５オングストローム以下の酸化膜）が消滅していることから、この位置での酸素濃度は、３×１０17ｃｍ-3であり、これ以下の酸素濃度であれば、８５オングストローム以下の酸化膜は、半導体基板中に拡散し、消滅する。また、１３００℃で４時間の熱処理を行った場合、酸素の外方拡散が進み、酸素濃度３×１０17ｃｍ-3となる位置は、表面から２０μｍの位置となり、表面から深い位置で消滅させることができる。
【００５３】
このように、半導体基板中の酸素濃度が低いほど、また酸素の外方拡散が多いほど、半導体基板表面から深い位置の酸化膜が除去される。
【００５４】
従って、半導体基板中の酸素濃度の低酸素化によって、接着界面に存在する酸化膜を半導体基板中に拡散させて、酸化膜が介在しない貼り合わせ半導体基板を形成することが可能となる。
【００５５】
【発明の効果】
本発明は、以上説明したように、２枚の半導体基板が接着されて形成される酸化膜を介さない貼り合わせ半導体基板の製造方法において、２枚の半導体基板を接着する工程と、前記接着された半導体基板の少なくとも一方の面を研削・研磨する工程と、前記接着された半導体基板を、酸化性以外の雰囲気中において、所定条件温度にて熱処理する工程を備えた酸化膜を介さない貼り合わせ半導体基板及びその製造方法である。
【００５６】
このように、２枚の半導体基板を接合して形成する貼り合わせ半導体基板において、例えば、接合面に自然酸化膜を形成して親水性を持たせる表面処理を行った後、２枚の半導体基板を貼り合わせ、その後、例えば、室温中で貼り合わせられた半導体基板に１１００℃〜１２００℃の高温熱処理を行う。このときに貼り合わせられた半導体基板の接合界面には、自然酸化膜による酸化膜層が存在していることとなる。その後、少なくとも一方の基板の厚みを所定厚さ（好ましくは 10 μ m 以下）に研削・研磨した後、アルゴン雰囲気中で、１１００℃〜１３００℃の高温熱処理を施すことにより、研削・研磨で所定厚さに薄膜化された基板のシリコン層中の酸素濃度は、外方拡散により低濃度化される。このため、接合界面に存在する酸化膜は、低濃度化されたシリコン層中に拡散しやすくなる。従って、貼り合わせられた半導体基板の接合界面には、実質的に酸化膜を介さない貼り合わせ半導体基板を得ることができる。
【００５７】
また、貼り合わせられる２枚の半導体基板の少なくとも一方の半導体基板の表層の酸素濃度が、３×１０17ｃｍ-3以下である半導体基板を用いることにより、所定温度、及び、処理時間の条件の熱処理条件で、基板中の酸素が、外方拡散により、表面にいくほど酸素濃度が低下し、この基板表面の酸素濃度低下領域に存在する酸化膜が基板中に拡散されて、接着界面に全く酸化膜が介在しない、貼り合わせ半導体基板を得ることができる。
【図面の簡単な説明】
【図１】本発明の具体例に係り、貼り合わせ半導体基板の製造方法を示す工程図である。
【図２】本発明の具体例に係り、各処理によって形成した貼り合わせ半導体基板の接着界面に介在する酸化膜の膜厚を測定した図である。
【図３】本発明の具体例に係り、形成した貼り合わせ半導体基板のサンプルＣの断面をＴＥＭで測定した図である。
【図４】本発明の第２の具体例に係り、各処理によって形成した貼り合わせ半導体基板の接着界面に介在する酸化膜の膜厚を測定した図である。
【図５】本発明の具体例に係り、半導体基板中の酸素濃度と、酸化膜が消滅する表面からの深さの関係を示す図である。
【符号の説明】
１ 半導体基板
２ 半導体基板
３ 自然酸化膜
４ 貼り合わせ半導体基板
５ 貼り合わせ半導体基板
Claims (4)
- ２枚の半導体基板の鏡面研磨された各接合面を直接接合して、接合面に異物が介在しない貼り合わせ半導体基板の製造方法において、
少なくとも一方の半導体基板表層の酸素濃度が3×1017cm− 3以下である２枚の半導体基板を室温で貼り合わせた後、窒素雰囲気にて、1100〜1200℃、２時間以上の第１高温熱処理を行い、前記２枚の半導体基板を接合する工程と、
前記接合された半導体基板の少なくとも一方の面を10 μ m 以下の厚さまで研削研磨する工程と、
前記接合された半導体基板を、アルゴン雰囲気にて、1100〜1300℃、２時間以上の第２高温熱処理を行い、前記２枚の半導体基板の接合面に存在する自然酸化膜を消滅させる工程とを備えることを特徴とする貼り合わせ半導体基板の製造方法。 - 前記貼り合わせ半導体基板は、その表面から10μm以上の深さ位置での酸素濃度が、3×1017cm− 3以下であることを特徴とする請求項１記載の貼り合わせ半導体基板の製造方法。
- ２枚の半導体基板の鏡面研磨された各接合面を直接接合して、接合面に異物が介在しない貼り合わせ半導体基板であって、
少なくとも一方の半導体基板表層の酸素濃度が3×1017cm− 3以下である２枚の半導体基板を室温で貼り合わせた後、窒素雰囲気にて、1100〜1200℃、２時間以上の熱処理を行って、前記２枚の半導体基板を接合し、
前記接合された半導体基板の少なくとも一方の面を10 μ m 以下の厚さまで研削・研磨し、
前記接合された半導体基板を、アルゴン雰囲気にて、1100〜1300℃、２時間以上の熱処理を行い、前記２枚の半導体基板の接合面に存在する自然酸化膜を消滅させることで形成されることを特徴とする貼り合わせ半導体基板。 - 前記貼り合わせ半導体基板は、その表面から10μm以上の深さ位置での酸素濃度が、3×1017cm− 3以下であることを特徴とする請求項３記載の貼り合わせ半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20540898A JP4273540B2 (ja) | 1998-07-21 | 1998-07-21 | 貼り合わせ半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20540898A JP4273540B2 (ja) | 1998-07-21 | 1998-07-21 | 貼り合わせ半導体基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000036445A JP2000036445A (ja) | 2000-02-02 |
| JP4273540B2 true JP4273540B2 (ja) | 2009-06-03 |
Family
ID=16506355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20540898A Expired - Lifetime JP4273540B2 (ja) | 1998-07-21 | 1998-07-21 | 貼り合わせ半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4273540B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4407127B2 (ja) * | 2003-01-10 | 2010-02-03 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
| KR100938866B1 (ko) | 2004-02-25 | 2010-01-27 | 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 | 광검출장치 |
| JP4830290B2 (ja) | 2004-11-30 | 2011-12-07 | 信越半導体株式会社 | 直接接合ウェーハの製造方法 |
| US8138061B2 (en) * | 2005-01-07 | 2012-03-20 | International Business Machines Corporation | Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide |
| JP2007227415A (ja) | 2006-02-21 | 2007-09-06 | Shin Etsu Chem Co Ltd | 貼り合わせ基板の製造方法および貼り合わせ基板 |
| JP2008072049A (ja) | 2006-09-15 | 2008-03-27 | Sumco Corp | 貼り合わせウェーハの製造方法 |
| WO2008078133A1 (en) | 2006-12-26 | 2008-07-03 | S.O.I.Tec Silicon On Insulator Technologies | Method for producing a semiconductor-on-insulator structure |
| JP4820801B2 (ja) | 2006-12-26 | 2011-11-24 | 株式会社Ｓｕｍｃｏ | 貼り合わせウェーハの製造方法 |
| WO2008078132A1 (en) | 2006-12-26 | 2008-07-03 | S.O.I.Tec Silicon On Insulator Technologies | Method for producing a semiconductor-on-insulator structure |
| CN101573786B (zh) | 2007-02-08 | 2011-09-28 | 硅绝缘体技术有限公司 | 高散热性基片的制造方法 |
| WO2008105101A1 (ja) | 2007-02-28 | 2008-09-04 | Shin-Etsu Chemical Co., Ltd. | 貼り合わせ基板の製造方法および貼り合わせ基板 |
| KR101431780B1 (ko) | 2007-03-19 | 2014-09-19 | 소이텍 | 패턴화된 얇은 ｓｏｉ |
| JP5493345B2 (ja) | 2008-12-11 | 2014-05-14 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| FR2972564B1 (fr) | 2011-03-08 | 2016-11-04 | S O I Tec Silicon On Insulator Tech | Procédé de traitement d'une structure de type semi-conducteur sur isolant |
-
1998
- 1998-07-21 JP JP20540898A patent/JP4273540B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000036445A (ja) | 2000-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11760059B2 (en) | Method of room temperature covalent bonding | |
| US7521334B2 (en) | Method for producing direct bonded wafer and direct bonded wafer | |
| JP4273540B2 (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| KR101035699B1 (ko) | 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법 | |
| AU728331B2 (en) | Semiconductor substrate and method of manufacturing the same | |
| JP2856030B2 (ja) | 結合ウエーハの製造方法 | |
| JP3900741B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JPH05251292A (ja) | 半導体装置の製造方法 | |
| JPH11307747A (ja) | Ｓｏｉ基板およびその製造方法 | |
| CA2166409A1 (en) | Soi substrate fabrication | |
| KR100982584B1 (ko) | 반도체 기판의 제조 방법 | |
| JP2002184960A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JP3085184B2 (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP3412449B2 (ja) | Ｓｏｉ基板の製造方法 | |
| EP1965413A1 (en) | Method for manufacturing soi substrate, and soi substrate | |
| JPH11354761A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2000100676A (ja) | 半導体基板とその作製方法 | |
| JPH09213916A (ja) | Ｓｏｉ基板の製造方法 | |
| US20100178750A1 (en) | Method for producing bonded wafer | |
| JP5585319B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| WO2022054429A1 (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JPH10242015A (ja) | 張り合わせシリコン基板およびその製造方法 | |
| JP3611143B2 (ja) | 張り合わせウェーハおよびその製造方法 | |
| JP3563144B2 (ja) | 貼り合わせｓｏｉ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20040806 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080922 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090223 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |