CN101573786B - 高散热性基片的制造方法 - Google Patents
高散热性基片的制造方法 Download PDFInfo
- Publication number
- CN101573786B CN101573786B CN2007800487006A CN200780048700A CN101573786B CN 101573786 B CN101573786 B CN 101573786B CN 2007800487006 A CN2007800487006 A CN 2007800487006A CN 200780048700 A CN200780048700 A CN 200780048700A CN 101573786 B CN101573786 B CN 101573786B
- Authority
- CN
- China
- Prior art keywords
- top layer
- structure body
- complex structure
- support substrate
- cooling property
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title description 11
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 24
- 239000012298 atmosphere Substances 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000002178 crystalline material Substances 0.000 claims abstract description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 5
- 239000011248 coating agent Substances 0.000 claims description 44
- 238000000576 coating method Methods 0.000 claims description 44
- 238000001816 cooling Methods 0.000 claims description 18
- 230000009467 reduction Effects 0.000 claims description 10
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- 230000003313 weakening effect Effects 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 239000012300 argon atmosphere Substances 0.000 claims description 2
- 238000000354 decomposition reaction Methods 0.000 claims 1
- 238000002156 mixing Methods 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 abstract description 4
- 239000002131 composite material Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 78
- 238000005516 engineering process Methods 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000005660 hydrophilic surface Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000002045 lasting effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910017214 AsGa Inorganic materials 0.000 description 1
- -1 Si<111 〉 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000012925 reference material Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明涉及复合结构体的制造方法，所述复合结构体的散热性大于具有相同尺寸的大块单晶硅结构体的散热性，所述结构体包含支持基片、顶层以及所述支持基片与所述顶层之间的氧化物层，所述方法包括如下步骤：a)提供由结晶材料制成的顶层，b)将所述顶层与由具有高散热性的多晶材料制成的支持基片结合，由此在结合界面处形成氧化物层，从而获得所述结构体，其特征在于，所述方法还包括以预定温度和预定的持续时间、在惰性或还原性氛围中对所述结构体进行热处理，从而通过分解至少部分所述氧化物层来增加散热性。
Description
技术领域
本发明涉及具有高散热性(heat dissipation properties)的复合结构体的制造方法，以使其成为用于接纳电子设备或元件的单晶层的晶体生长的基片，或包含所述单晶层的基片。
背景技术
这些结构体尤其可用于耗散所述元件在运行过程中生成的热。
当所述元件生成大量的热能时，例如对于高工频元件(通常大于900MHz)，所述结构体尤其有用。实际上，如果单晶层的温度大于阈值温度，则元件会受到干扰或者甚至被损坏。
为了克服这一缺点，通常以比诸如AsGa等材料具有更好的电荷携带性(高压时较高的载流子饱和率、高击穿电压等)的氮化物半导体材料来制造单晶层。对于HEMT(高电子迁移率晶体管)型元件尤其如此。
为了形成这一类型的氮化物半导体层，使用了由单晶大块SiC、大块<111>硅或大块蓝宝石(Al2O3)制成的生长基片。
然而，对于需要耗散较多所释放的热的一些高工频应用，<111>Si和蓝宝石的热阻过高。因而元件还会被干扰或损坏。
并且单晶大块SiC是昂贵的材料，不过就散热而言它是基准材料。
因而对以低成本来充分耗散热能的基片存在需求。
为此，US 6,328,796和US 2003/0064735公开了使用晶片结合技术来制造复合结构体，所述技术包括如下步骤：
·提供基片和上面有单晶顶层的晶片，
·在所述基片和/或在所述顶层上形成结合性氧化物层；
·结合所述基片与所述晶片，使所述氧化物层和所述顶层位于结合界面，
·缩减晶片，从而只留下经由氧化物层而与基片结合的顶层；由此形成所述结构体，
·热处理该结构体从而强化结合。
现今已开发了不同的技术来缩减晶片，例如Smart CutTM(下述出版物中对其概括性描述进行了充分说明：SILICON-ON-INSULATORTECHNOLOGY：Materials to VLSI，第2版(Jean-Pierre COLINGE)或BESOI(结合蚀刻绝缘体上硅))。
最终获得的结构体包含位于基片上的氧化物层上的顶层。
顶层可以由蓝宝石、Si<111>、SiC或可确保有用层在其上的生长质量的任何其它半导体材料来制造，例如由高频元件用材料例如GaN来制造。
此外，所述基片经选择从而具有高散热性(即高导热性)以耗散由所述元件产生的热。
由于在复合结构体上生长的过程中，顶层确保了有用层的晶体质量，因而不必提供具有高晶体质量的基片。例如可以提供由多晶材料如多晶SiC(“polySiC”)制造的基片。
因而这些类型的复合结构体比单晶SiC类型的要廉价，然而依然是可用于生长后续有用层的良好基片并且依然具有良好的散热性。
但所设计的一些元件还要求更好的散热性。
发明内容
本发明的一个目的是进一步增强所述散热性而依然以低廉的成本制造结构体。
为了达到这一目的并克服当前技术的缺陷，本发明根据第一方面提出具有高散热性的复合结构体的制造方法，所述结构体包括支持基片、顶层和所述支持基片与所述顶层之间的氧化物层，所述方法包括以下步骤：
a)提供由结晶材料制成的顶层，
b)将所述顶层与由多晶材料制成的支持基片结合，所述支持基片所具有的散热性大于相同尺寸的大块单晶硅基片，因而在结合界面处形成氧化物层，从而获得所述结构体，
其特征在于，所述方法还包括以预定温度和预定的持续时间、在惰性或还原性氛围中对所述结构体进行热处理，从而通过分解至少部分所述氧化物层来增加散热性。
所述方法的其它任选特征是：
-步骤b)包括在所述基片上和/或在所述顶层上形成氧化物层，并且使所述顶层与所述基片接触从而使所述氧化物层位于界面处；
-步骤a)包括提供其中具有所述顶层的供体基片，并且所述方法在步骤b)和所述热处理之间还包括缩减所述供体基片的厚度，从而仅保留与所述支持基片结合的所述顶层；
-步骤a)之前，进行在所述供体基片中注入原子物种的步骤以在所述顶层下形成弱化区，并且所述供体基片的缩减包括供应能量从而在所述弱化区使所述顶层与所述供体分离；
-在结合前通过应用热处理和/或化学处理和/或施加机械力(CMP..)来缩减所述支持基片的厚度；
-所述预定温度为1100℃～1300℃，优选为1200℃～1300℃；
-所述预定的持续时间约为2小时；
-所述氧化物层在结合后具有的厚度为10nm～1000nm，更优选为25nm～50nm；
-所述顶层在转移后具有的厚度为25nm～1000nm，优选为约100nm；
-所述基片由多晶碳化硅制成；
-所述热处理在非氧化性氛围例如氢或氩氛围下进行。
根据第二方面，本发明提出了具有高散热性的结构体，所述结构体由以下部分组成：
·顶层，由结晶材料制成，
·由多晶材料制成的支持基片，其比相同尺寸的单晶硅基片具有更大的导热性。
所述结构体的任选特征如下：
-所述支持基片与所述顶层直接接触；
-所述支持基片由碳化硅制成；
-所述顶层由单晶硅<111>或SiC制成；
根据第三方面，本发明提出了所述结构体的应用：作为基片用于由用于高频应用的材料制成的至少一层的晶体生长。
附图说明
本发明的其它特征、目的和优势将在以下描述中更加清楚地体现，所述描述由以下附图来图示：
图1显示了现有技术的结构体的示意性横截面视图。
图2A～2C显示了结构体的制造方法的不同步骤。
图3显示了结构体的实例的制造方法的步骤。
具体实施方式
参看图1，显示了结构体50，将由该结构体50进行本发明的处理。
结构体50是经设计而具有高散热性的复合结构体，即其能够比具有相同尺寸的大块单晶结构体耗散更多热。
所述结构体50包含支持基片20、氧化物层30和半导体顶层10。
支持基片20加固整个结构体50。为此，它具有足够的厚度，通常为数百微米。
支持基片20由具有良好散热性的材料制成，即其能够比具有相同尺寸的大块单晶基片耗散更多热。所述材料还由廉价材料如具有低晶体质量的材料制成。支持基片20可以由多晶SiC、多晶金刚石或其它材料、或者至少两种上下相互层叠的所述材料形成。
顶层10由至少一种结晶材料形成。
顶层10可以由SiC、Si<111>或其它结晶材料形成。Si<111>材料的优势是与GaN晶格匹配，因而可被用于将来的GaN生长。
作为选择，顶层10可以由至少两种所述材料组合或叠加和/或数个亚层叠加而形成。
可以使顶层10适于接纳电子元件或光电子元件或者作为基片而用于有用层如用于高频应用的有用层的后续生长。
根据本发明，有利的是顶层10是纤薄的。有利的是，其厚度小于约1000nm。例如，顶层10所具有的厚度可以约为25nm～1000nm，优选约为100nm。
绝缘层30是氧化物层，包埋在结构体50中，位于支持基片20和顶层10之间。
氧化物层30是顶层10的结晶材料的氧化物和/或支持基片20的顶部的氧化物。
例如，如果顶层10为硅，则氧化物层30为SiO2。
氧化物层30的厚度可以小于50nm，更具体而言，可以约为10nm～100nm。
现在参看图2A～2C，可以通过晶片结合技术来进行所述结构体50的制造。
具体而言，参看图2A，首先可以通过提供其中具有所述顶层10的晶片70来进行所述制造，顶层10位于晶片70的表面上，界定了晶片70的背面部分60上的面层。
第二步包括使晶片70结合于支持基片20从而使顶层10与结合界面邻接。
有利的是，首先通过公知的结合技术(详见，例如Q.-Y.Tong和U.
的″Semiconductor Wafer Bonding Science and Technology″，a Wileylnterscience publication，Johnson Wiley&Sons，lnc)来进行所述结合。因而，可以进行例如亲水性表面或被赋予亲水性的表面的分子键合。
可以在临结合前进行公知的清洁步骤。
任选的是，可以对两个待结合表面中的一个和/或另一个进行等离子体处理，然后进行常规退火或RTA(快速热退火)处理。
结合前，在顶层10上和/或在基片20上形成氧化物层30，从而使其在结合后被包埋在结合界面处。
通过顶层10和/或基片20的氧化可以形成氧化物层30。
例如，如果顶层10由Si(111)或SiGe(111)制成，则可以通过沉积或热氧化而在表面形成SiO2层30。
作为选择，可以通过沉积由氧化物材料构成的聚集体来形成氧化物层30。
例如，可以沉积SiO2聚集体。
作为选择，顶层10和基片20的表面还可以同时具有通过沉积或通过氧化在其上形成的氧化物层。
可以控制氧化物的形成参数从而使氧化物层30具有预定的厚度以作为顶层10和基片20之间的热屏障物。
参看图2B，如以上所说明，将基片20和晶片70结合在一起从而使氧化物层30位于它们的界面处。
任选的是，另外进行至少一个加热步骤以强化界面处的结合。
参看图2C，随后缩减晶片70从而去除整个背面部分60。只保留顶层10。
可以使用任何晶片缩减技术，例如化学蚀刻技术、研磨之后抛光、自身为本领域技术人员已知的Smart
工艺(见例如《Silicon-On-Insulator Technology：Materials to VLSI，2nd Edition》fromJean-Pierre Colinge in《Kluwer Academic Publishers》，p.50-51)，这些技术可以单独使用，也可以组合使用。
具体而言，如果使用Smart
工艺，则在结合前以原子物种(例如氢、氦或二者的组合、和/或其它原子物种)注入晶片70，所述注入的能量和剂量经选择以在其中接近顶层10的厚度的深度处形成弱化区。所述注入可以在形成氧化物薄层30之前或之后进行。最终，一旦已进行结合，Smart
工艺包括供应适当的能量(如热能和/或机械能)以用于破坏弱化区的结合，从而将背面部分60与顶层10分离。
可以在缩减步骤之后进行可选的精整步骤(通过抛光、CMP、清洁、RTA...)，从而具有光滑并均质的顶层10，并且还修复了注入步骤造成的潜在缺陷。
还可以提供其它步骤，而不限于本发明。
所获得的结构体50依次包含顶层10、氧化物层30和支持基片20。
随后在惰性或还原性氛围(如氩或氢氛围、或者它们的混合物)中进行热处理。
进行热处理，从而使氧化物层30通过经顶层10的氧扩散而缩减其厚度。因而可选择热处理的温度和持续时间从而刺激氧化物层30的一定量的氧经顶层10而扩散、而不是在大块基片20中扩散。
此外，还可以在形成顶层10时选择顶层10的厚度以刺激所述扩散。实际上，顶层10越薄，则扩散越快。
还可以通过将氛围选择为惰性氛围来加速所述扩散，这可以从边界条件推导出。
具体地，如果惰性氛围含有氩并且顶层10为硅，则在半导体层10的表面上发生以下反应：
Si+Oi→SiO↑
为了增加所述扩散的效率，可以进行半导体层10的表面的预先脱氧。
但影响扩散时间的主要参数是退火温度和半导体顶层10的厚度。
例如，在Ar或H2的氛围中，如果Si<111>顶层10为100nm，则分解2nm的界面SiO2的最低退火条件是：
-1100℃，2小时，或者
-1200℃，10分钟，或者
-1250℃，4分钟。
因而可选择热处理的温度和持续时间从而刺激氧化物层30的一定量的氧经顶层10而扩散。
因而，氧化物层30的厚度以预定的值降低。
此外，还可以在形成顶层10时选择顶层10的厚度以刺激所述扩散。
具体而言，顶层10的厚度和热处理的温度决定了氧化物层30的平均缩减速率。厚度越大则速率越小。温度越高则速率越大。
例如，可以预定所述厚度和温度从而使氧化物层30的平均缩减速率达到至少约0.5埃/分钟。为此，对于约1200℃的温度，选择Si单晶层10的厚度小于2500埃。
因而只需要控制热处理的持续时间，从而准确地以预定值缩减氧化物层30的厚度。
作为选择，可以选择顶层10的厚度从而通过以预定持续时间和预定温度进行热处理来以预定的值缩减氧化物层30。
所选择的预定温度可以约为1000℃～1300℃，并且具体约为1200℃和/或1300℃。
顶层10的厚度可以为约25nm～约1000nm，预定温度为约1200℃并且预定持续时间约为5分钟～5小时。
可以进行热处理从而去除整个氧化物层30或其一部分。
在这一热处理之后，最终结构体50在顶层10和基片20之间不再包含任何氧化物层20或者不包含更薄的氧化物层20。由于氧化物材料的低散热性，在去除至少部分氧化物层30之后，整个结构体50的散热性得到改善。
氢氛围下的氧扩散的另一优势是被捕集在结合界面的被污染粒子如硼原子得以扩散。实际上，在氢氛围下的热处理可以导致硼原子穿过顶层10的扩散以及它们在顶层10的表面的蒸发。
2B+3H2→B2H6↑
由于硼降低了HR硅的电阻率，最终结构体50可以具有质量更好的界面，并且电学性质得到改善。
另外，由于支持基片20的多晶材料的较差的结晶质量并且由于其导热性，可以通过不导致滑移线形成的温度增高(或降低)的快速渐变(ramp)而达到热处理的最终温度，该最终温度可高达1300℃。制造成本因而得到降低，这归功于制造时间的减少和大块基片的选择，同时增加了最终结构体50的散热性。
最后，不需要硅HR(“高电阻率”)。还可以有要求基片的电导性的应用，从而促进其它材料的使用。
具体实施方式的描述
参看图3，多晶SiC基片20与Si(111)晶片70结合。
氧化物层30形成于硅晶片70和/或多晶SiC基片20上。晶片70上的氧化物层30因热而形成或通过沉积形成，而多晶SiC上的氧化物层30通过以PECVD(等离子体增强型化学气相沉积)或LPCVD(低压化学气相沉积)来沉积而形成。总氧化物层(此处为SiO2)的厚度为约25nm～约50nm。
结合之前供体基片20的Smart
注入导致弱化区15的形成。随后，在施加机械力和/或通过加热从而破坏弱化区15的机械结合之后，实现了Si(111)薄层10向基片20的转移。
由于多晶SiC对于结合可能较粗糙，因此在与Si(111)晶片70结合之前，优选抛光LPCVD氧化物30以降低该粗糙度。
所述结合由分子结合实现并且通过热处理来强化界面。所述热处理还可以被用于通过氧的扩散来分解绝缘层30。在包含氢或氩、或者二者的混合物的氛围下，以约5分钟～约5小时(优选为2小时)，在1150℃～1250℃、更精确为1200℃的温度实施了所述热处理。
结果，氧化物层30完全分解。
Claims (13)
1.增加复合结构体的高散热性的方法，所述结构体包含：
由多晶材料制成的支持基片，所述支持基片的散热性大于具有相同尺寸的大块单晶硅基片的散热性；
与所述支持基片结合的由结晶材料制成的顶层；和
在所述支持基片与所述顶层的结合界面处形成的氧化物层，
所述方法的特征在于其包括以下步骤：以预定温度和预定的持续时间、在惰性或还原性氛围中对所述结构体进行热处理，从而分解至少部分所述氧化物层。
2.如权利要求1所述的增加复合结构体的高散热性的方法，其中，在所述分解步骤之前，在所述支持基片上和/或在所述顶层上形成所述氧化物层，并且所述顶层与所述基片接触从而使所述氧化物层位于界面处。
3.如权利要求1或2所述的增加复合结构体的高散热性的方法，其中，所述方法还包括提供其中具有所述顶层的供体基片，和在所述支持基片所述顶层结合的步骤和热处理步骤之间缩减所述供体基片的厚度，从而仅保留与所述支持基片结合的所述顶层。
4.如权利要求3所述的增加复合结构体的高散热性的方法，所述方法还包括在提供所述顶层之前，在所述供体基片中注入原子物种的步骤，以在所述顶层下形成弱化区，并且其中所述供体基片的所述缩减包括供应能量从而在所述弱化区使所述顶层与供体分离。
5.如权利要求1或2所述的增加复合结构体的高散热性的方法，其中，所述预定温度为1100℃～1300℃。
6.如权利要求1或2所述的增加复合结构体的高散热性的方法，其中，所述预定温度为1200℃～1300℃。
7.如权利要求1或2所述的增加复合结构体的高散热性的方法，其中，所述预定的持续时间为2小时。
8.如权利要求1或2所述的增加复合结构体的高散热性的方法，其中，所述氧化物层在所述支持基片与所述顶层结合后所具有的厚度为10nm～1000nm。
9.如权利要求1或2所述的增加复合结构体的高散热性的方法，其中，所述氧化物层在所述支持基片与所述顶层结合后所具有的厚度为25nm～50nm。
10.如权利要求4所述的增加复合结构体的高散热性的方法，其中，在所述顶层与所述供体分离后所述顶层所具有的厚度为25nm～1000nm。
11.如权利要求4所述的增加复合结构体的高散热性的方法，在所述顶层与所述供体分离后所述顶层所具有的厚度为100nm。
12.如权利要求1或2所述的增加复合结构体的高散热性的方法，其中，所述顶层由碳化硅和/或<111>硅制成。
13.如权利要求1或2所述的增加复合结构体的高散热性的方法，其中，所述热处理在氢氛围、氩氛围或氢和氩的混合氛围下进行。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/IB2007/000950 WO2008096194A1 (en) | 2007-02-08 | 2007-02-08 | Method of fabrication of highly heat dissipative substrates |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101573786A CN101573786A (zh) | 2009-11-04 |
| CN101573786B true CN101573786B (zh) | 2011-09-28 |
Family
ID=38951365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007800487006A Active CN101573786B (zh) | 2007-02-08 | 2007-02-08 | 高散热性基片的制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7452785B2 (zh) |
| EP (1) | EP2109883A1 (zh) |
| JP (1) | JP5271279B2 (zh) |
| KR (1) | KR101378933B1 (zh) |
| CN (1) | CN101573786B (zh) |
| WO (1) | WO2008096194A1 (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8217498B2 (en) * | 2007-10-18 | 2012-07-10 | Corning Incorporated | Gallium nitride semiconductor device on SOI and process for making same |
| FR2926674B1 (fr) * | 2008-01-21 | 2010-03-26 | Soitec Silicon On Insulator | Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable |
| US20100178750A1 (en) * | 2008-07-17 | 2010-07-15 | Sumco Corporation | Method for producing bonded wafer |
| JP5404135B2 (ja) * | 2009-03-31 | 2014-01-29 | 株式会社ブリヂストン | 支持基板、貼り合わせ基板、支持基板の製造方法、及び貼り合わせ基板の製造方法 |
| JP2010238845A (ja) * | 2009-03-31 | 2010-10-21 | Oki Data Corp | 半導体装置の製造方法、半導体装置、及び、半導体複合装置 |
| TW201124068A (en) * | 2009-12-29 | 2011-07-01 | Ying-Tong Chen | Heat dissipating unit having antioxidant nano-film and its method of depositing antioxidant nano-film. |
| CN102569353A (zh) * | 2011-01-04 | 2012-07-11 | 中国科学院微电子研究所 | 半导体结构及其制备方法 |
| FR2977069B1 (fr) | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire |
| EP2758160A1 (en) * | 2011-09-21 | 2014-07-30 | Diamond Innovations, Inc. | Polycrystalline diamond compacts having improved wear characteristics and methods of making the same |
| CN102560676B (zh) * | 2012-01-18 | 2014-08-06 | 山东大学 | 一种使用减薄键合结构进行GaN单晶生长的方法 |
| FR3003684B1 (fr) | 2013-03-25 | 2015-03-27 | Soitec Silicon On Insulator | Procede de dissolution d'une couche de dioxyde de silicium. |
| FR3032555B1 (fr) * | 2015-02-10 | 2018-01-19 | Soitec | Procede de report d'une couche utile |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223870A (ja) * | 1997-02-04 | 1998-08-21 | Shin Etsu Handotai Co Ltd | 半導体装置製造用ウェーハ |
| US6120597A (en) * | 1998-02-17 | 2000-09-19 | The Trustees Of Columbia University In The City Of New York | Crystal ion-slicing of single-crystal films |
| JP4273540B2 (ja) | 1998-07-21 | 2009-06-03 | 株式会社Ｓｕｍｃｏ | 貼り合わせ半導体基板及びその製造方法 |
| US6944465B2 (en) | 1998-09-22 | 2005-09-13 | Polaris Wireless, Inc. | Estimating the location of a mobile unit based on the elimination of improbable locations |
| US6328796B1 (en) * | 1999-02-01 | 2001-12-11 | The United States Of America As Represented By The Secretary Of The Navy | Single-crystal material on non-single-crystalline substrate |
| FR2816445B1 (fr) * | 2000-11-06 | 2003-07-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible |
| FR2845523B1 (fr) * | 2002-10-07 | 2005-10-28 | Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee | |
| JP4407127B2 (ja) * | 2003-01-10 | 2010-02-03 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
| KR100947815B1 (ko) | 2003-02-19 | 2010-03-15 | 신에쯔 한도타이 가부시키가이샤 | Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼 |
| FR2852974A1 (fr) | 2003-03-31 | 2004-10-01 | Soitec Silicon On Insulator | Procede de fabrication de cristaux monocristallins |
| JP4631347B2 (ja) | 2004-08-06 | 2011-02-16 | 株式会社Ｓｕｍｃｏ | 部分ｓｏｉ基板およびその製造方法 |
| FR2877491B1 (fr) * | 2004-10-29 | 2007-01-19 | Soitec Silicon On Insulator | Structure composite a forte dissipation thermique |
| US8138061B2 (en) | 2005-01-07 | 2012-03-20 | International Business Machines Corporation | Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide |
| US20060284167A1 (en) * | 2005-06-17 | 2006-12-21 | Godfrey Augustine | Multilayered substrate obtained via wafer bonding for power applications |
-
2007
- 2007-02-08 EP EP07734269A patent/EP2109883A1/en not_active Withdrawn
- 2007-02-08 WO PCT/IB2007/000950 patent/WO2008096194A1/en active Application Filing
- 2007-02-08 JP JP2009548755A patent/JP5271279B2/ja active Active
- 2007-02-08 CN CN2007800487006A patent/CN101573786B/zh active Active
- 2007-02-08 KR KR1020097011443A patent/KR101378933B1/ko active IP Right Grant
- 2007-07-06 US US11/774,201 patent/US7452785B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100014256A (ko) | 2010-02-10 |
| WO2008096194A1 (en) | 2008-08-14 |
| KR101378933B1 (ko) | 2014-04-11 |
| JP2010518616A (ja) | 2010-05-27 |
| EP2109883A1 (en) | 2009-10-21 |
| US20080194084A1 (en) | 2008-08-14 |
| US7452785B2 (en) | 2008-11-18 |
| JP5271279B2 (ja) | 2013-08-21 |
| CN101573786A (zh) | 2009-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101573786B (zh) | 高散热性基片的制造方法 | |
| CN100446182C (zh) | 具有改进电特性的复合基片的制造方法 | |
| TWI747512B (zh) | 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板 | |
| CN110352484B (zh) | 高电阻率绝缘体上硅结构及其制造方法 | |
| US6890838B2 (en) | Gettering technique for wafers made using a controlled cleaving process | |
| JP4718425B2 (ja) | 複合基板の作製方法 | |
| CN103946970B (zh) | 限制缺陷形成的制备异质结构的工艺 | |
| US20080280416A1 (en) | Techniques for Layer Transfer Processing | |
| US6995075B1 (en) | Process for forming a fragile layer inside of a single crystalline substrate | |
| EP2095415A1 (en) | Method for producing a semiconductor-on-insulator structure | |
| KR101066315B1 (ko) | 접합 웨이퍼의 제조 방법 | |
| WO2008078132A1 (en) | Method for producing a semiconductor-on-insulator structure | |
| KR20180015634A (ko) | 접합 soi 웨이퍼의 제조방법 | |
| WO2005006362A2 (en) | Methods for the control of flatness and electron mobility of diamond coated silicon and structures formed thereby | |
| US6982210B2 (en) | Method for manufacturing a multilayer semiconductor structure that includes an irregular layer | |
| CN117577518B (zh) | 金刚石基氧化镓半导体结构及其制备方法 | |
| TW202439404A (zh) | 半導體基板的製造方法、半導體基板、及半導體裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SAWTEK INC. Free format text: FORMER NAME: SOITEC SILICON ON INSULATOR |
|
| CP03 | Change of name, title or address |
Address after: French Boerning Patentee after: Soitec Silicon On Insulator Address before: French Berneni Patentee before: Silicon on Insulator Technologies S. A. |