JP5271279B2 - 高熱消散基板を製造する方法 - Google Patents

高熱消散基板を製造する方法 Download PDF

Info

Publication number
JP5271279B2
JP5271279B2 JP2009548755A JP2009548755A JP5271279B2 JP 5271279 B2 JP5271279 B2 JP 5271279B2 JP 2009548755 A JP2009548755 A JP 2009548755A JP 2009548755 A JP2009548755 A JP 2009548755A JP 5271279 B2 JP5271279 B2 JP 5271279B2
Authority
JP
Japan
Prior art keywords
substrate
upper layer
layer
oxide layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009548755A
Other languages
English (en)
Other versions
JP2010518616A (ja
Inventor
コノンチャク オレグ
レタトル ファブリス
ランガー ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2010518616A publication Critical patent/JP2010518616A/ja
Application granted granted Critical
Publication of JP5271279B2 publication Critical patent/JP5271279B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、電子デバイスやコンポーネントを受け入れるよう意図された単結晶層の結晶成長としての基板やそのような単結晶層を含む基板に供される、高熱消散特性を有する複合構造の製造方法に関する。
これらの構造は、動作中の上記のコンポーネントによって発生する熱を消散するために特に有用であろう。
上記コンポーネントは、高電力周波数コンポーネント(典型的には900MHz以上)などの多くの熱エネルギーを発生する場合に特に有用である。実際に、単結晶層の温度が閾値温度より高ければ、コンポーネントは妨害され、又は損傷さえも受け得る。
この障害を克服するために、単結晶層は典型的には、AsGaなどの材料よりも良好な電荷移送特性(高電圧で電荷の高い飽和率、高い絶縁破壊電圧など)を有する窒化物半導体材料で作られている。これは、HEMT(高電子移動度の半導体)タイプのコンポーネントについて特に当てはまる。
このタイプの窒化物半導体層を形成するために、バルクSiC単結晶、バルク<111>シリコン又はバルクサファイア(Al23)で作られた成長基板が使用される。
しかしながら、放出された熱がより多く消散することを要する高電力周波数へのいくらかの適用に対しては、<111>Siおよびサファイアの熱インピーダンスは高すぎる。コンポーネントは、なおも、妨害され、又は損傷を受け得る。
そして、単結晶バルクSiCは、コストがかかる材料である、しかし熱消散という観点で参照となる材料である。
かくして、熱エネルギーをローコストで十分に消散する基板が必要とされている。
この目的のために、特許文献1および特許文献2には、以下のウェハ結合技術を使用して複合構造を作成することが開示されている。すなわち、
・基板およびウェハを上部の単結晶層に設けること、
・基板および/又は上部の層上に酸化層を形成すること、
・酸化層および上部層が結合境界面に存在するように基板およびウェハを結合すること、
・上記酸化層を介して上記基板に結合された上部層を取り去るようにウェハを縮小(reduce:削減,減少)し、上記構造を形成すること、
・上記結合を強化するために、この構造を熱処理すること、が開示されている。
現在では、Smart Cut(商標)(一般的記述は、非特許文献1に記載されている。)などのウェハを縮小するための異なる技術が開発されている。
最終的に得られる構造は、基板上の酸化層上に上層を備えている。
上層は、サファイア、Si<111>、SiC、又は例えばGaNなどの高周波数コンポーネントの材料から構成される、有用層(useful layer)の成長の質を保証する他のいずれかの半導体材料から構成されてもよい。
追加的に、基板は、コンポーネントによって産み出された熱を消散するために、−例えば高熱伝導性−高熱消散特性を持つように選択される。
複合層上に成長する間、有用層の結晶の質は上部層によって保証されているので、高い結晶の質の基板を提供することが必要ではない。例えば多結晶のSiC(ポリSiC)などの多結晶材料から構成される基板を提供することが可能である。
それゆえ、これらの種類の複合構造は、単結晶SiCの複合構造に比べてあまりコストがかからず、後に有用な層の成長に適した構造であり、良好な熱消散特性を有する。
米国特許第6328796号明細書 米国出願公開特許第2003/0064735号明細書
SILICON-ON-INSULATOR TECHNOLOGY: Materials to VLSI,2nd Edition(Jean-Pierre COLINGE) or BESOI(Bond Etch Silicon On Insulator) "Semiconductor Wafer Bonding Science and Technology" by Q.-Y. Tong and U.Gosele - a Wiley Interscience publication, Johnson Wiley & Sons, Inc
しかし、いくらかの設計されたコンポーネントは、良好な熱消散を必要とする。本発明の目的は、低コストで構造を製造する一方で熱消散をさらに増大することである。
上記目的を達成するとともに従来技術の欠点を克服するために、本発明は、第1の観点によれば、高い熱消散特性を有する複合構造を製造する方法であって、上記構造は支持基板と、支持基板および上部層の間の上部層および酸化層を備え、上記方法は、
a)結晶材料からなる上部層を提供すること、
b)上記構造を得るために、酸化層が結合境界面に形成されるように、同じ寸法を有するバルクの単結晶シリコン基板よりも大きい熱消散特性を有し、多結晶材料から作成される支持基板を備えた上部層を結合すること、
所定温度で不活性ガス雰囲気又は還元雰囲気における構造の熱処理と酸化層の少なくとも一部を分解することによって熱消散特性を増大するための所定継続期間をさらに含むことを特徴とし、
上記方法の他の光学的特性は、
−ステップb)基板上および/又は上部層上に酸化層を形成することと、酸化層が境界面となるように基板に上部層を接触させることとを含む、
−ステップa)上部層を備えたドナー基板を提供することを含み、方法はさらに、ステップb)と熱処理の間に支持基板に結合された上部層を保持するためだけのドナー基板の厚みの減少を含む、
−ステップa)の前に、上部層の下に弱いゾーンを形成するためにドナー基板への原子粒の埋め込みステップであって、上記ドナー基板の減少は、弱いゾーンにおいて、ドナーから上部層を検出するエネルギーを供給することを含み、
−支持基板の厚みは、熱処理および/又は化学的処理および/又は結合前における機械的力(CMP...)の適用によって減少され、
−所定の温度は1100℃および1300℃の間、好ましくは1200℃および1300℃の間であって、
−所定の継続期間は約2時間であり、
−結合後の酸化層は、10nmおよび1000nmの間の厚み、より好ましくは25nmおよび50nmの間の厚みを有し、
−転移後の上部層は、25nmおよび1000nmの間の厚み、好ましくは約100nmの厚みを有し、
−基板は、多結晶シリコンカーバイドからなり、
−熱処理は、例えば水素又はアルゴンなどの非酸化雰囲気下である。
第2の観点によれば、本発明は、高い熱消散特性を有する構造を提案し、以下を含む、
・上部層、結晶材料から構成される
・同じ寸法を有する単結晶シリコン基板の熱伝導性よりも大きい熱伝導性を有する多結晶材料からなる支持基板
この構造の選択的特徴は以下に示される、すなわち、
−支持基板および上部層は直接接触される、
−支持基板はシリコンカーバイドからなる、
−上部層は単結晶シリコン<111>又はSiCからなる。
第3の観点によれば、本発明は高周波数適用のための材料からなる少なくとも1つの層の結晶成長のための基板として上記の構造を使用することを提案する。
以下の図面に図示された他の特徴、目的、発明の利点は、以下の記載において明確になるだろう。
従来技術に従った構造の断面図である。 本発明の構造を製造する過程のあるプロセスを示す図である。 本発明の構造を製造する過程の他のプロセスを示す図である。 本発明の構造を製造する過程の他のプロセスを示す図である。 本発明の構造を製造するプロセスのステップを例示的に示す図である。
図1を参照して、本発明による処理が実行がされる構造50が示されている。
構造50は、高い熱消散のために配置された複合構造であり、例えば、同じ寸法を有するバルクの単結晶構造よりもより多くの熱を消散することができる。
構造50は、支持基板20、酸化層30、および半導体上部層10を備えている。
支持基板20は、全体の構造50を補強する。この目的のために、十分な厚みを有し、典型的には100マイクロメータの厚みを有する。
支持基板20は、良好な熱消散特性を有する材料から作成され、例えば、同じ寸法を有するバルクの単結晶構造よりも多くの熱を消散できる。この材料は、低い質の結晶材料などの低コスト材料からさらに構成される。多結晶SiC、多結晶ダイヤモンド、又はこれらの材料のうちの少なくとも2つの一方の材料に他方の材料を積層して形成され得る。上部層10は少なくとも1つの結晶材料からなる。
上部層10は、SiC、Si<111>、又は他の結晶材料からなり得る。Si<111>材料の利点は、GaN格子と適合して、さらなるGaN成長に使用され得る。
上部層10は、交互に、これらの材料の少なくとも2つの組み合わせ又は重ね合わせ、および/又はいくらかのサブレイヤ(副層)の重ね合わせからなり得る。
上部層10は、電子又は光電子のコンポーネントを受け入れ、又は高周波数に適用するための有用層などの有用層の2次成長(subsequent growth)についての基板であることに適しているだろう。
本発明によれば、上部層10は、有利には、薄い。その厚みは有利には、約1000nm以下である。例えば、上部層10は、約25nmおよび1000nmの間の厚み、好ましくは約100nmの厚みを有する。
絶縁層30は酸化層であり、構造50内に埋められており、支持基板20および上部層10の間に位置する。
酸化層30は、上部層10の結晶材料および/又は支持基板20の上部分についての酸化物から構成される。
例えば、上部層10がシリコンからなる場合、酸化層30はSiO2からなる。
その厚みは50nm以下の間であり、さらに詳細には約10nmから100nmの間であり得る。
図2Aから2Cを参照すると、この構造50を製造することはウェハ結合技術によってなされ得る。
特に、図2Aを参照すると、上記上部層10を中に有するウェハ70を設けることによって、最初に実施され得る。ウェハ70の表面にある上部層10は、ウェハ70の後方部分(rear portion)60上の表面層(front layer)を画定する。
第2のステップは、上部層10が結合境界面に隣接するように、ウェハ70を支持基板20に結合することからなる。
有利な点として、結合は最初に、周知の結合技術(例えば、詳細には非特許文献2参照)によって実現される。かくして、例えば、親水性表面又は親水性に関与する表面の分子結合がなされるだろう。
周知のクリーニングステップは、結合の直前に実施され得る。
選択的に、2つの表面の一方および/又は他方のプラズマ処理は結合され、続いてアニーリング又はRTA処理(高速熱アニーリング)が実施される。
結合する前に、酸化層30は上部層10上および/又は基板20上に形成され、結合された後に結合界面で埋められる。
酸化層30は、上部層10のおよび/又は基板20の酸化によって形成され得る。
例えば、上部層10はSi(111)又はSiGe(111)である場合、SiO2層30は堆積又は熱酸化によって表面に形成され得る。
例えば、SiO2集合物は堆積され得る。
代替的に、上部層10および基板20の表面は両方とも堆積によってか又は酸化によって形成される酸化層をまた備える。
酸化物の構成のパラメータは、上部層10および基板20の間の熱バリヤとなるために酸化層30が所定の厚みを有するように調整される。
図2Bに関連して、前述したように、酸化層30が境界面に位置するように基板20およびウェハ70が結合される。
選択的に、熱処理の少なくとも1つのステップが、境界面における結合を強化するために追加的に実施される。
図2Cを参照すると、ウェハ70は全てのリア部分60が取り除かれるように削減される。上部層10のみが保たれる。
何れのウェハ縮小技術でも採用でき、化学エッチング技術、ラッピングしてポリッシングすること、当業者に周知の(例えば非特許文献1の50、51頁参照)Smart Cut(商標)技術が単独に又は組み合わせて採用される。
特に、Smart Cut(商標)を採用する場合、(水素、ヘリウム、これら2つの組み合わせ、および/又は原子類などの)原子類が、エネルギーおよび量において、上部層10の厚みに近い深さにおいて弱いゾーンを形成するように選択された状態で、ウェハ70は結合する前に埋め込まれる。埋め込みは、薄い酸化層30を形成する前か後に実行され得る。結局、一旦結合が実行されると、Smart Cut(商標)技術は、弱いゾーンにおいて結合を破壊するために適切なエネルギー(熱および/又は機械的エネルギー)を供給することおよびその後上部層10から後部分60を分離することを含んでいる。
滑らかで均質の上部層10を有するためだけでなく、埋め込みステップのためのポテンシャル不足を解決するために(CMPのポリッシング、RTAのクリーニングなどによって)終了する追加的なステップは、縮小ステップの後に実行され得る。
本発明によれば、他のステップも限定なしに提供され得る。
得られた構造50は、上部層10と酸化層30と支持基板20とを連続的に備えている。
熱処理は、アルゴン又は水素雰囲気やこれらの混合などの不活性ガス雰囲気又は還元雰囲気で実施される。
熱処理は、酸化層30の厚みが減少するように、上部層10を通しての酸素放散によって処理される。温度および熱処理の継続期間は、バルク基板20におけるよりも上部層10を通じての、酸化層30の酸素総量の放散を刺激するように選択される。
追加的に、上部層10の厚みは、形成する際に、上記放散を刺激するように選択され得る。実際に、上部層10が薄ければ薄いほど、放散が早くなる。
この放散は、境界条件から推定されるように、雰囲気が不活性ガスから選択されたものであるという事実によっても、加速され得る。
特に、不活性雰囲気はアルゴンを含みかつ上部層10がシリコンからなる場合、以下の反応が半導体層10の表面において発生する。
Si+Oi→SiO↑
この消散の性能を増加するため、半導体層10の表面の上述の脱酸素が実行され得る。
しかし、消散時間に影響する主なパラメータは、アニール温度および半導体層10の厚みである。
例えば、Ar又はH2雰囲気において、上部Si<111>層10の100nmに対して、SiO2境界面の2nmを分解するための最低限のアニール条件は、
− 1100℃で2時間、又は
− 1200℃で10分、又は
− 1250℃で4分
熱処理の温度および継続期間は、酸化層30の酸素総量が上部層10を通じて消散するよう刺激するために選択される。
そして、酸化層30の厚みは、所定の値ごとに減少する。
追加的に、上部層10の厚みは、形成する際に、上記消散を刺激するように選択され得る。
特に、上部層10の厚みおよび熱処理温度は、酸化層30のわずかな縮小率(mean reduction rate)を決定する。厚みが増せば増すほど、率が低くなる。温度が高くなればなるほど、率が高くなる。
例えば、上記の厚みと温度は、酸化層30のわずかな縮小率1分あたり少なくとも約0.5オングストロームに到達するように予め決定され得る。この目的のため、約1200℃について、Si単結晶層10の厚みは2500オングストロームよりも低いように選択される。
熱処理の継続期間が酸化層30の厚みを所定値ごとに正確に減少させるように制御することだけが必要である。
代替として、上部層10の厚みは、所定の継続期間および所定温度の熱処理を実行することによって、酸化層30を所定値ごとに減少させるように選択される。
所定温度は、約1000℃から1300℃で選択され、特に1200℃および/又は1300℃近傍で選択される。
上部層10の厚みは約25および約1000ナノメータの間であり、所定温度は約1200℃であり、所定の継続期間は約5分および5時間の間である。
熱処理は、酸化層30全体又はその一部を除去するように処理される。
熱処理後の最終構造50は、上部層10および基板20の間に、もはや一部の酸化層20しか含まず、又は薄い酸化層20しか備えない。酸化物材料は低い熱消散であるので、酸化層30の少なくとも一部を除去させた後に構造50全体の熱消散は改善される。
水素雰囲気下での酸素の消散の他の利点は、結合境界においてテーパー状のボロン原子などの、堆積粒子の放散である。実際は、水素雰囲気下での熱処理は、上部層10および上部層10の表面における蒸発を介してボロン原子の消散を導くだろう。
2B+3H2→B26
ボロンはHRシリコンの抵抗力を減少させるので、最終構造50は、電子特性が改善されたより良質な境界面を備えている。
さらに、支持基板20を構成する多結晶材料の結晶の質が低いことと、その熱伝導性に起因して、熱処理の最終的な温度は、最終温度が1300℃までになり得るスリップライン構成(slip line formation)を導くことなく、温度上昇(又は温度降下)の急傾斜に到達することができる。製造時間の減少およびバルク構造の選択のおかげで、最終構造50の熱消散特性が増大する一方で、製造コストは結果的に削減される。
最終的に、(高抵抗率の)シリコンHRは必要ない。基板において電子伝導性を必要とする適用もあり得、それゆえ他の材料の使用を含んでいる。
特別な実施形態の詳細
図3を参照すると、ポリSiC基板20は、Si(111)ウェハ70に結合される。
酸化層30は、シリコンウェハ70および/又はポリSiC基板20上に形成される。ウェハ70上の酸化層30は、熱的に又は堆積により形成され、一方でポリSiC上の酸化層30はPECVD(Plasma−Enhanced Chemical Vapor Deposition)又はLPCVD(Low Pressure Chemical Vapor Deposition)によって堆積されて形成される。グローバル酸化物レイヤ、ここではSiO2、の厚みは、約25nmおよび50nmの間である。
Smart Cut(商標)、結合の前の基板20のドナーの埋め込みは、弱いゾーン15の形成に至る。そして、薄いSi(111)層10から基板20への転移(transfer:放出)は、機械的な力の採用の後および/又は弱いゾーン15における機械的結合を破壊するための熱によって獲得される。
ポリSiCは、結合が粗いかもしれないので、LPCVD酸化物30は好ましくはポリッシュされて、Si(111)ウェハ70に結合される前にその粗さを低減させることが好ましい。
結合は分子結合によって獲得され、境界面は熱処理によって補強される。この熱処理は、酸素の拡散によって、絶縁層30を分解する。この熱処理は、1150℃と1250℃の間を含む温度、さらに正確には1200℃で、約5分から5時間(好ましくは2時間)水素又はアルゴンを含む雰囲気下又は両者を含む雰囲気下において引き起こされる。
結果として、酸化層30は、完全に分解される。

Claims (13)

  1. 複合構造の高い熱消散特性を向上させる方法であって、該構造は、
    同一の大きさのバルク単結晶シリコン基板よりも高い熱消散特性を有する支持基板と、
    結晶材料からなる上部層と、
    支持基板および上部層の間に酸化層を備え、前記方法は、
    所定の温度および所定の継続期間において、前記構造を還元雰囲気下で内部熱処理することにより、酸化層の少なくとも一部を分解するステップを含む
    ことを特徴とする方法。
  2. 前記分解するステップの前に、基板上および/又は上部層上に酸化層が形成され、酸化層が境界面に存在するように上部層を基板に結合されることを含む、請求項1に記載の方法。
  3. 前記上部層を有するドナー基板を設けることと、支持基板に結合された上部層を保持するためだけのドナー基板の厚みを減少させることとをさらに含むことを特徴とする請求項1又は2記載の方法。
  4. 前記上部層の下方に弱いゾーンを形成するためにドナー基板内に原子粒を埋め込むステップとを含み、ドナー基板の前記減少することは、弱いゾーンにおいてドナーから上部層を分離するためのエネルギーを供給することを含む、ことを特徴とする請求項3に記載の方法。
  5. 所定の温度が1100℃および1300℃の間であることを特徴とする請求項1から4のいずれかに記載の方法。
  6. 所定の温度が1200℃および1300℃の間であることを特徴とする請求項5に記載の方法。
  7. 所定の継続期間は、2時間であることを特徴とする請求項1から6のいずれかに記載の方法。
  8. 結合後の酸化層は、10nmおよび100nmの間の厚みを有することを特徴とする請求項1から6のいずれかに記載の方法。
  9. 結合後の酸化層は、25nmおよび50nmの間の厚みを有することを特徴とする請求項8に記載の方法。
  10. 転移後の上部層は、25nmおよび1000nmの間の厚みを有することを特徴とする請求項1から9のいずれかに記載の方法。
  11. 転移後の上部層は、100nmの厚みを有することを特徴とする請求項10に記載の方法。
  12. 前記上部層は、シリコンカーバイドおよび/またはシリコン<111>から構成されることを特徴とする請求項1から11のいずれかに記載の方法。
  13. 前記熱処理は、水素雰囲気下、または水素およびアルゴンの混合雰囲気下であることを特徴する請求項1から12のいずれかに記載の方法。
JP2009548755A 2007-02-08 2007-02-08 高熱消散基板を製造する方法 Active JP5271279B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2007/000950 WO2008096194A1 (en) 2007-02-08 2007-02-08 Method of fabrication of highly heat dissipative substrates

Publications (2)

Publication Number Publication Date
JP2010518616A JP2010518616A (ja) 2010-05-27
JP5271279B2 true JP5271279B2 (ja) 2013-08-21

Family

ID=38951365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009548755A Active JP5271279B2 (ja) 2007-02-08 2007-02-08 高熱消散基板を製造する方法

Country Status (6)

Country Link
US (1) US7452785B2 (ja)
EP (1) EP2109883A1 (ja)
JP (1) JP5271279B2 (ja)
KR (1) KR101378933B1 (ja)
CN (1) CN101573786B (ja)
WO (1) WO2008096194A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217498B2 (en) * 2007-10-18 2012-07-10 Corning Incorporated Gallium nitride semiconductor device on SOI and process for making same
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
US20100178750A1 (en) * 2008-07-17 2010-07-15 Sumco Corporation Method for producing bonded wafer
JP2010238845A (ja) * 2009-03-31 2010-10-21 Oki Data Corp 半導体装置の製造方法、半導体装置、及び、半導体複合装置
JP5404135B2 (ja) * 2009-03-31 2014-01-29 株式会社ブリヂストン 支持基板、貼り合わせ基板、支持基板の製造方法、及び貼り合わせ基板の製造方法
TW201124068A (en) * 2009-12-29 2011-07-01 Ying-Tong Chen Heat dissipating unit having antioxidant nano-film and its method of depositing antioxidant nano-film.
CN102569353A (zh) * 2011-01-04 2012-07-11 中国科学院微电子研究所 半导体结构及其制备方法
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
US9381483B2 (en) * 2011-09-21 2016-07-05 Diamond Innovations, Inc. Polycrystalline diamond compacts having improved wear characteristics, and method of making the same
CN102560676B (zh) * 2012-01-18 2014-08-06 山东大学 一种使用减薄键合结构进行GaN单晶生长的方法
FR3003684B1 (fr) 2013-03-25 2015-03-27 Soitec Silicon On Insulator Procede de dissolution d'une couche de dioxyde de silicium.
FR3032555B1 (fr) * 2015-02-10 2018-01-19 Soitec Procede de report d'une couche utile

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223870A (ja) * 1997-02-04 1998-08-21 Shin Etsu Handotai Co Ltd 半導体装置製造用ウェーハ
US6120597A (en) * 1998-02-17 2000-09-19 The Trustees Of Columbia University In The City Of New York Crystal ion-slicing of single-crystal films
JP4273540B2 (ja) 1998-07-21 2009-06-03 株式会社Sumco 貼り合わせ半導体基板及びその製造方法
US6944465B2 (en) 1998-09-22 2005-09-13 Polaris Wireless, Inc. Estimating the location of a mobile unit based on the elimination of improbable locations
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2845523B1 (fr) * 2002-10-07 2005-10-28 Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Soiウエーハの製造方法
JP4442560B2 (ja) 2003-02-19 2010-03-31 信越半導体株式会社 Soiウエーハの製造方法
FR2852974A1 (fr) 2003-03-31 2004-10-01 Soitec Silicon On Insulator Procede de fabrication de cristaux monocristallins
JP4631347B2 (ja) 2004-08-06 2011-02-16 株式会社Sumco 部分soi基板およびその製造方法
FR2877491B1 (fr) 2004-10-29 2007-01-19 Soitec Silicon On Insulator Structure composite a forte dissipation thermique
US8138061B2 (en) 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
US20060284167A1 (en) * 2005-06-17 2006-12-21 Godfrey Augustine Multilayered substrate obtained via wafer bonding for power applications

Also Published As

Publication number Publication date
EP2109883A1 (en) 2009-10-21
CN101573786B (zh) 2011-09-28
WO2008096194A1 (en) 2008-08-14
KR20100014256A (ko) 2010-02-10
JP2010518616A (ja) 2010-05-27
US20080194084A1 (en) 2008-08-14
US7452785B2 (en) 2008-11-18
KR101378933B1 (ko) 2014-04-11
CN101573786A (zh) 2009-11-04

Similar Documents

Publication Publication Date Title
JP5271279B2 (ja) 高熱消散基板を製造する方法
JP6286780B2 (ja) 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス
US8536629B2 (en) Semiconductor device and method for manufacturing the same
US7256473B2 (en) Composite structure with high heat dissipation
TWI758133B (zh) 製備多層結構的方法
JP5185284B2 (ja) 半導体オンインシュレータ構造体を製造する方法
JP2019153797A (ja) 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
JP5368996B2 (ja) 半導体オンインシュレータ構造体を製造する方法
JP2017538297A (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
EP1453096A1 (en) Pasted wafer and method for producing pasted wafer
TW202205372A (zh) 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板
CN109155276B (zh) 用于半导体结构的支撑件
JP2007526644A (ja) 採取薄膜の品質改善熱処理方法
US7605055B2 (en) Wafer with diamond layer
JP2021531645A (ja) 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム
US20120280367A1 (en) Method for manufacturing a semiconductor substrate
US20140319612A1 (en) Semiconductor-on-insulator structure and process for producing same
EP1542275A1 (en) A method for improving the quality of a heterostructure
US6982210B2 (en) Method for manufacturing a multilayer semiconductor structure that includes an irregular layer
JP4381416B2 (ja) 不規則面を通しての注入方法
KR20240065325A (ko) 다결정 sic로 이루어진 캐리어 기판 상에 단결정 sic로 이루어진 작업층을 포함하는 복합 구조체 및 상기 구조체의 제조 방법
TW202301555A (zh) 用於製作碳化矽基半導性結構及中間複合結構之方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130510

R150 Certificate of patent or registration of utility model

Ref document number: 5271279

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250