JP5368996B2 - 半導体オンインシュレータ構造体を製造する方法 - Google Patents

半導体オンインシュレータ構造体を製造する方法 Download PDF

Info

Publication number
JP5368996B2
JP5368996B2 JP2009543522A JP2009543522A JP5368996B2 JP 5368996 B2 JP5368996 B2 JP 5368996B2 JP 2009543522 A JP2009543522 A JP 2009543522A JP 2009543522 A JP2009543522 A JP 2009543522A JP 5368996 B2 JP5368996 B2 JP 5368996B2
Authority
JP
Japan
Prior art keywords
layer
oxide layer
thickness
semiconductor layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009543522A
Other languages
English (en)
Other versions
JP2010515253A (ja
Inventor
コノンチュク オレグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2010515253A publication Critical patent/JP2010515253A/ja
Application granted granted Critical
Publication of JP5368996B2 publication Critical patent/JP5368996B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Description

本発明は、高い熱伝導率を有する、ＳＯＩ構造体（「シリコンオンインシュレータ」構造体の略である）のような、エレクトロニクスまたはオプトエレクトロニクス用の半導体オンインシュレータ（ＳｅＯＩ）構造体の製造に関する。
ＳｅＯＩ構造体は、基板、誘電体層、および最上部半導体層を含み、誘電体層は最上層を基板から電気的に絶縁する。
ＳｅＯＩ構造体は、通常、電気絶縁体として、および最上層と基板との間の接合層としての両方として働く前記誘電体層を介するウェハ接合によって製造される。
高熱伝導体である前記ＳｅＯＩ構造体は、特に、ＳｅＯＩの最上層に製造される構成要素から放出された熱を放散させるために使用される。それは、高出力周波数構成要素のような大量の熱を放出しうる構成要素に特に有用である。
この目的のために、単結晶または多結晶のＳｉＣのような良好な熱伝導率を有する材料を基板にあてがうことが知られている。
これらの種類の構造体では、熱エネルギーの良導体である誘電体層を有することも理解されるであろう。
この目的のために、基板と最上層との間にＳｉ3Ｎ4またはＳｉxＮyＯzのような誘電体窒化物層を設けることが知られている。
しかし、ウェハ接合によりこれらのＳｅＯＩ構造体を製造するのは、窒化物材料の接合特性が悪いために困難である。
ＳｉＯ2の接合特性はより良好であるが、ＳｉＯ2の熱伝導率は低い。
Q.Y. Tong and U. Gosele, "Semiconductor Wafer Bonding Science and Technology", Wiley Interscience publication, Johnson Wiley & Sons, Inc Jean-Pierre Colinge, "Silicon-On-Insulator Technology: Materials to VLSI, 2nd Edition", Kluwer Academic Publishers, pp.50-51
したがって、高品質の接合を実施しながら高い熱伝導率をもつＳｅＯＩ構造体を製造する必要がある。
これらの目標に到達し、従来技術の欠点を克服するために、本発明は、第１の態様によれば、エレクトロニクスまたはオプトエレクトロニクス用の構造体を処理するプロセスを提案し、その構造体は、連続的に、
・基板と、
・半導体材料の酸化物で作製された酸化物層の熱伝導率よりも実質的に高い熱伝導率を有する誘電体層と、
・前記半導体材料の酸化物で作製された酸化物層と、
・前記半導体材料で作製された薄い半導体層と
を含み、
このプロセスは、酸化物層の厚さが所定の値だけ縮小するように、半導体層を通して酸化物層のある量の酸素を拡散させるように選ばれた温度値および持続期間により不活性または還元雰囲気中で構造体を熱処理することを含むことを特徴とする。
第２の態様では、本発明は、エレクトロニクスまたはオプトエレクトロニクス用の構造体を製造するプロセスを提案し、そのプロセスは、
（ａ）所定の厚さを有し、半導体材料からなる半導体層を供給するステップと、
（ｂ）基板と、前記半導体材料の酸化物で作製された酸化物層よりも高い熱伝導率を有する誘電体材料で作製された最上部誘電体層とを連続的に含む受取りウェハを供給するステップと、
（ｃ）前記誘電体層が薄い半導体層と基板との間に挟まれるように薄い半導体層を受取りウェハに接合するステップであって、前記半導体材料の酸化物で作製された接合界面における酸化物層の形成を含み、このようにして、前記基板、誘電体層、酸化物層、および薄い半導体層を連続的に含む構造体が形成されるステップと、
（ｄ）酸化物層の厚さが所定の値だけ縮小するように、薄い半導体層を通して酸化物層のある量の酸素を拡散させるように選ばれた温度値および温度持続期間により不活性または還元雰囲気中で前記構造体を熱処理するステップとを含むことを特徴とする。
この構造体の構成のおかげで、接合の機能（酸化物層によって保証される）は電気絶縁の機能（誘電体層によって保証される）から分離される。
したがって、高品質の接合、すなわち酸化物層を介する接合と同様の接合を保証しながら非常に良好な熱伝導率を有する誘電体層をもつＳｅＯＩを製造することが可能である。実際には、一旦酸化物層を使用して半導体層と基板との間の高品質の接合を確実なものにした後、酸化物層は誘電体層をＳｅＯＩの単独の誘電体層として残すために熱処理（ステップ（ｄ））中に溶解される。
構造体を製造するこのプロセスの他のいくつかの特徴は次の通りである。
・ステップ（ｃ）の酸化物層は誘電体層上に形成される。
・代替として、ステップ（ｃ）の酸化物層は薄い半導体層上に形成される。
・代替として、ステップ（ｃ）の酸化物層は、誘電体層上および半導体層上に作製される。
・ステップ（ａ）は、内部に前記半導体層を有するドナーウェハの供給を含み、このプロセスは、ステップ（ｃ）とステップ（ｄ）との間に、前記基板に接合された半導体層だけを保有するためのドナー基板の削減をさらに含む。
・このプロセスは、ステップ（ａ）の前に、半導体層の下に脆弱区域を形成するためにドナーウェハに原子種を注入するステップをさらに含み、ドナーウェハの前記削減は脆弱区域でドナーウェハから半導体層を引き離すためのエネルギーの供給を含む。
・前記温度は、最初に、所定のプロファイルに従って選ばれ、次に、前記所定の厚さが前記持続期間を決定するために選ばれ、または前記持続期間が前記所定の厚さを決定するために選ばれ、これらの選択は所定の値だけ酸化物層の厚さを縮小するために行われる。
・前記温度は、１２００℃前後の、１１００℃と１２５０℃との間である。
・所定の厚さおよび温度は、毎分少なくとも約０．５オングストロームのステップ（ｄ）中の酸化物層の平均縮小速度を有するように選ばれる。
・半導体層の厚さは約２５０オングストロームと約５０００オングストロームとの間にあり、温度は約１２００℃であり、持続期間は約５分と５時間との間にある。
・酸化物層は、約１００オングストロームと約５００オングストロームとの間の厚さを有する。
・実質的に、酸化物層全体が除去されるように、熱処理は行われる。
・熱処理の後、酸化物層の一部は残される。
・半導体層に製造される構成要素を考慮して、誘電体層は、ステップ（ｄ）の後、半導体層を基板から電気的に絶縁するのに十分な厚さを有する。
・前記誘電体層は、窒化物材料、ダイヤモンド、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、サファイアで作製される。
・誘電体層はＳｉ3Ｎ4を含む。
・誘電体層は１０００Åから５０００Åの範囲の厚さを有する。
・基板はＳｉＣのような高い熱伝導率を有する材料で作製される。
本発明の他の特徴、目的、および利点は以下の図によって示される下記の説明を読むときより明瞭に分かるであろう。
本発明による構造体の概略断面図である。 構造体を製造するプロセスの１つのステップを示す図である。 構造体を製造するプロセスの１つのステップを示す図である。 構造体を製造するプロセスの１つのステップを示す図である。 構造体を製造するプロセスの１つのステップを示す図である。 構造体を製造するプロセスの１つのステップを示す図である。 拡散現象を示す構造体の概略断面図である。 拡散現象を示す構造体の概略断面図である。 本発明による熱処理の後の前記構造体内部の酸素の分布を示すグラフである。 偏光解析法によって測定された、ＢＯＸの全区域に沿った本発明による熱処理後のＳＯＩウェハの熱処理されたＢＯＸのＢＯＸ厚さの差異を示す図である。
図１を参照すると、本発明に従った処理が行われることになる構造体６０が示される。
構造体６０は、基板１０、誘電体層３０、酸化物層４０、および薄い半導体層５０を含む。
誘電体層３０は、前記半導体材料の酸化物で作製された酸化物層よりも高い熱伝導率を有する材料で作製される。この誘電体層３０は、窒化物材料で、またはダイヤモンド、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、サファイアで作製することができる。
この構造体６０は、酸化物層４０を溶解し、次に、基板１０、誘電体層３０、および半導体層５０’を含むＳｅＯＩ構造体を得るように熱処理されるためのものである。好ましくは、半導体層５０’は脱酸素酸化物層４０および前記薄い半導体層５０を含む（図２Ｅを参照）。代替として、ＳｅＯＩ構造体は、基板１０、誘電体層３０、および半導体層５０’を含み、半導体層５０’は酸化物層４０の部分溶解から生じる非常に薄い酸化物層と前記薄い半導体層５０とを含む。
基板１０は構造体６０全体を強固にする。この目的のために、それは典型的には数百マイクロメートルの十分な厚さを有する。
基板１０は、Ｓｉ、Ｇｅ、ＳｉＣ、ＧａＮ、サファイア、ガラス、石英、または他の材料のような単一のバルク材料で形成することができる。好ましくは、基板１０は単結晶または多結晶のＳｉＣのような良好な熱伝導率を有する材料で作製される。
代替として、基板１０は、少なくとも２つの材料で形成され、一方を他方の上に積み重ねた複合構造体である。
半導体層５０は少なくとも１つの半導体材料のものである。
半導体層５０は、Ｓｉ、ＳｉＣ、Ｇｅ、ＳｉＧｅ、ＳｉＧｅＣ、ＩＩＩ−Ｖ族材料、ＩＩ−ＶＩ族材料、または別の半導体材料のものとすることができる。半導体層５０は、代わりに、これらの材料のうちの２つの組合せまたは重ね合わせおよび／またはいくつかのサブレイヤの重ね合わせとすることができる。
半導体材料は単結晶、多結晶、またはアモルファスである。それはドープされていてもドープされていなくてもよく、多孔質であっても非多孔質であってもよい。
半導体層５０は、有利には、エレクトロニクス構成要素またはオプトエレクトロニクス構成要素を収容するように形成される。
本発明によれば、半導体層５０は薄いことが有利である。その厚さは、有利には、約５０００オングストローム未満であり、特に、２５００オングストローム未満である。例えば、半導体層５０は、約２５０オングストロームと２５００オングストロームとの間、または約２５０オングストロームと１２００オングストロームとの間の厚さを有することができる。特に、半導体層５０の厚さは、酸素拡散を速めるために５００オングストロームと１０００オングストロームとの間に選ぶことができる。
前記酸化物層４０は構造体６０に埋められ、誘電体層３０と半導体層５０との間に配置される。
酸化物層４０は前記半導体材料の酸化物である。半導体層５０がいくつかの半導体サブレイヤで構成される場合、酸化物層４０は、隣接するサブレイヤの半導体材料の酸化物である。
例えば、半導体層５０がＳｉである場合、酸化物層４０はＳｉＯ2である。
この酸化物層４０は接着性を持たせるために配置される。この酸化物層４０は、半導体層５０に形成されるエレクトロニクス構成要素またはオプトエレクトロニクス構成要素を基板１０から電気的に絶縁するために電気絶縁特性を有するように構成されていないことに注意するべきである。
酸化物層４０は薄くてもよい。
その厚さは５００オングストローム未満またはこの厚さ未満に選ぶことができる。例えば、この厚さは、約１００オングストロームと約５００オングストロームとの間、または約２００オングストロームと約５００オングストロームとの間とすることができる。
半導体層５０がＳｍａｒｔ Ｃｕｔ（登録商標）技術による接合（酸化物層４０を介して）によって最初に移転される場合、および熱処理が酸化物層４０を高密度化するためにさらに実施される場合、３５０オングストロームと５００オングストロームとの間に選ばれた厚さが最適と見なすことができる。実際には、この厚さは、（すなわち界面で水を捕獲するように）高品質のＳｍａｒｔ Ｃｕｔ（登録商標）技術を保証すること、および比較的短い時間で酸化物層４０の溶解を可能にすることの両方のために選ぶことができる。
誘電体層３０は構造体６０に埋められ、基板１０と酸化物層４０との間に配置される。
誘電体層３０は、Ｓｉ3Ｎ4、ＳｉxＯyＮzのような前記半導体材料の窒化物、ダイヤモンド、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、またはサファイアのような高い熱伝導率を有する誘電体材料で作製される。
誘電体層３０は、その熱伝導率が酸化物層４０よりも高い場合、または、特に、その熱伝導率が室温で１０Ｗｃｍ-1Ｋ-1よりも大きい場合、高い熱伝導率を有すると考えられる。
この誘電体層３０は薄くてもよい。
この誘電体層３０は、半導体層５０に形成されるエレクトロニクス構成要素またはオプトエレクトロニクス構成要素を基板１０から少なくとも部分的に電気的に絶縁するために電気絶縁特性を有するように構成される。この誘電体層３０は、さらに接着性を有するように構成されていないことに注意するべきである。
さらに、誘電体層３０は所定の量の熱を伝導するように構成される。
誘電体層３０が窒化物材料（Ｓｉ3Ｎ4のような）、ダイヤモンド、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、サファイアで作製される場合、その厚さは１０００〜５０００オングストロームの範囲にあるように、５０００オングストロームとほぼ同じまたはそれ未満とすることができる。さらに、この厚さは、約１００オングストロームと約１０００オングストロームとの間、または約２００オングストロームと約５００オングストロームとの間とすることができる。その厚さは数オングストロームとすることもできる。
さらに、この誘電体層３０は、好ましくは、均一の厚さを有するように形成される。得られた均一性の値は±３％以下とすることができる。
この構造体６０の製造は、図２Ａから図２Ｅに示されるように、第１のウェハ７０と第２のウェハ８０との間のウェハ接合技法によって行うことができる。
特に、図２Ａを参照すると、製造は、最初に、前記基板１０および最上層である前記誘電体層３０をもつ第１のウェハ７０を供給することによって実施することができる。
好ましい実施形態では、誘電体層３０は基板１０上に形成される。
この誘電体形成の目的は、接合の後に熱エネルギーの高い伝導性をもつＳｅＯＩ構造体の絶縁体部分を形成するために所定の厚さの埋め込み誘電体層を設けることであり、この構造体の絶縁体部分は誘電体層３０となる。
誘電体層３０は、基板１０の最上部の窒化によって形成された窒化物層とすることができる。
例えば、基板１０がＳｉまたはＳｉＧｅで作製された表面層を有する場合、Ｓｉ3Ｎ4層２０は窒化によって表面に形成することができる。
代替として、誘電体層３０は、誘電体材料で作製された凝集体の堆積（例えばＣＶＤ）によって形成することができる。
例えば、Ｓｉ3Ｎ4またはダイヤモンドの凝集体を堆積することができる。
誘電体形成のパラメータ（温度、ガス流のような）は、誘電体層３０が半導体層５０に製造する構成要素と基板１０との間の誘電体障壁となるように制御される。特に、それの材料、厚さ、および最終的には固有構造体がこの目的のために選ばれる。
この誘電体層３０は、従来技術におけるように、接合層とするためのものではないことに注意するべきである。したがって、デフォルトは接合界面でトラップされず、その品質はより良好である。
さらに、誘電体形成パラメータは、基板１０との界面を改善し、界面のデフォルトを低減するように、および良好な厚さ均一性を有するように選ぶことができる。
次に、誘電体層３０の厚さは、接合層の標準の厚さよりも小さくすることができる。
有利には、本発明によれば、誘電体層３０は薄い。例えば、誘電体層３０は、接合の後、約１０００オングストロームと５０００オングストロームとの間、または約２００オングストロームと約５００オングストロームとの間、または３５０オングストロームと５００オングストロームとの間の厚さを有する。
当然、誘電体層３０は、さらに、所定の量の熱エネルギーを伝導するのに十分な厚さでなければならない。
図２Ｂを参照すると、第２のステップは、内部に半導体層５０をもつ前記第２のウェハ８０を供給することからなり、半導体層５０は前面層を画定する第２のウェハ８０の表面にある。
第２のウェハ８０は単一のバルク材料のものとすることができ、さらに、半導体層５０はバルク材料中にあるかまたはその上に成長される。
代替として、第２のウェハ８０は、保持部基板と多層構造体（図示せず）とを含む複合ウェハとすることができる。特に、第２のウェハ８０は、保持部基板と半導体層５０との間にバッファ構造体を含むことができ、バッファ構造体はこれらの２つの要素間の格子定数を適合させるためおよび／またはデフォルトを閉じ込めるために配置される。例えば、第２のウェハ８０は、Ｓｉ保持部基板と、Ｇｅ濃度が保持部からの厚さに関して連続的に増加するＳｉＧｅバッファ層と、その上のＳｉＧｅまたはＧｅおよび／または歪Ｓｉの半導体層５０とを含む。若干の炭素をこれらの材料に加えることができる。
有利には、半導体層５０はエピタキシャル成長されている。
エピタキシャル層の結晶成長は、ＬＰＤ（より具体的にはＬＰＣＶＤ）、ＣＶＤ、およびＭＢＥ（それぞれ、液相堆積、化学気相堆積、および分子線エピタキシ）の既知の技法を使用して得ることができる。
図２Ｃを参照すると、第３のステップは、半導体層５０が誘電体層３０と向き合うように第１のウェハ７０を第２のウェハ８０に接合することからなる。
有利には、接合はよく知られている接合技法によって最初に実施される（例えば、より詳細には非特許文献１を参照）。したがって、例えば、親水性表面、または親水性にされた表面の分子接合を行うことができる。
よく知られている洗浄ステップを、接合の直前に実施することができる。
随意に、接合される２つの表面の一方および／または他方のプラズマ処理と、その後に続く従来のアニーリングまたはＲＴＡ処理（急速熱アニーリング）が実施される。
図２Ｃを参照すると、前記酸化物層４０は、接合の後に接合界面に埋められるように、接合の前に半導体層５０上および／または誘電体層３０上に形成された。
この酸化物層４０は、半導体層５０上および／または誘電体層３０上に特定の手段によって形成される。
酸化物層４０は、半導体層５０の最上部部分の酸化によって形成することができる。
例えば、半導体層５０がＳｉまたはＳｉＧｅである場合、ＳｉＯ2層４０を酸化によって表面に形成することができる。
代替として、酸化物層４０は、半導体層５０上および／または誘電体層３０上に酸化物材料から構成された凝集体を堆積することによって形成することができる。
例えば、ＳｉＯ2凝集体を堆積させることができる。
第１のウェハ７０と第２のウェハ８０との間の十分な接着力を保証するために酸化物層４０が十分な厚さの接合層となるように、酸化物の形成のパラメータは制御される。
特に、Ｓｍａｒｔ Ｃｕｔ（登録商標）技術が第１のウェハ７０で行われるように計画される場合、酸化物層４０は、その後の熱処理中に半導体層５０にいくつかの界面デフォルトおよび／または気泡を生成することがある接合界面に捕獲された水と粒子に関連した問題を避けるために十分な厚さでなければならない。
一方、この厚さは、溶解熱処理が長時間持続しすぎないように厚すぎないことが好ましい。
酸化物層４０は、６００オングストローム未満、５００オングストローム未満、または２００オングストロームと５００オングストロームとの間の厚さを有することができる。前に説明したように、好ましい厚さは３５０オングストロームと５００オングストロームとの間である。
図２Ｃを参照すると、前に説明したように、酸化物層４０が界面に配置されるように、第２のウェハ８０と第１のウェハ７０とは互いに接合される。
随意に、加熱の少なくとも１つのステップが、界面の接合を強化するために付加的に実施される。
図２Ｄを参照すると、前記構造体６０は、背面部分を除去するように第２のウェハ８０を削減することによって得られる。半導体層５０だけが保持される。
当業者に知られている化学エッチング技法、ラッピングとその後のポリシング、Ｓｍａｒｔ Ｃｕｔ（登録商標）技術などのウェハ削減の任意の技法を（例えば、非特許文献２を参照）、単独でまたは組合せで選んで使用することができる。
特に、Ｓｍａｒｔ Ｃｕｔ（登録商標）技術を使用する場合、第２のウェハ８０は、接合の前に、半導体層５０の厚さに近い深さに脆弱な区域を内部に生成するように選択されたエネルギーと線量で原子種（水素、ヘリウム、またはそれらの組合せおよび／または他の原子種）を用いて注入される。注入は、酸化物層４０を形成する前または後に実行することができる。最後に、一旦接合が実行されたならば、Ｓｍａｒｔ Ｃｕｔ（登録商標）技術は、脆弱な区域で接合を破壊し、したがって半導体層５０から背面部分６０を分離するために適切なエネルギー（熱および／または機械エネルギーのような）を供給することを含む。
仕上げの随意のステップ（ポリシング、ＣＭＰ、洗浄などによる）は、滑らかで均一な半導体層５０を有するために削減ステップの後で実施してもよい。この仕上げステップは、次に説明する熱処理の前または後に実施することができる。
他のステップも本発明により制限されることなく行うことができる。
得られた構造体６０は、連続的に、基板１０、誘電体層３０、酸化物層４０、および薄い半導体層５０を含む。
次に、本発明による熱処理が、酸化物層４０の厚さを縮小または除去するために行われる。
熱処理は、アルゴンもしくは水素雰囲気、またはそれらの混合物のような不活性または還元雰囲気で実施される。
図２Ｅを参照すると、半導体層５０を通る酸素拡散によって酸化物層４０は厚さが縮小するかまたは完全に溶解されるように熱処理は行われる。
最終構造体１００は、誘電体層３０と、最終的に酸化物層４０の薄く残存した一部とによって形成された絶縁体部分をもつＳｅＯＩ構造体である。
ＳｅＯＩ構造体１００の半導体部分５０’は、半導体層５０および酸化物層４０の脱酸素部分である。前記熱処理中に、半導体層５０の一部が不活性ガス処理によって蒸発除去されたかもしれないことに注意するべきである。
酸素拡散による酸化物層４０の縮小を示すために、図３および図４はそれぞれ構造体６０の断面図を示し、一方は拡散中であり、他方は拡散後である。
構造体６０は、２つの拡散領域、すなわち、厚さｄoxをもつ酸化物層４０によって分離された
・左側（最上部半導体層５０）と
・右側（基板１０−誘電体層３０）と
を含む。
酸素の拡散が１次元であると仮定すると、拡散方程式は、
Figure 0005368996
であり、ここで、ｘ軸は、層平面を横断して延び、酸化物層４０の中央に原点を有し、半導体層５０では正値でおよびバルク基板１０では負値で示される。
Ｃ（ｘ，ｔ）は時間ｔおよびｘでの酸素濃度である。
Ｄ（Ｔ）は半導体中の酸素の拡散係数である（単位：ｃｍ2／ｓ）。
図５は、構造体における熱処理中の酸素の分布を概略的に示す。
最上部半導体層５０が十分に薄い場合、酸化物層４０のいくらかの酸素はそれ通して拡散し、それの表面で雰囲気中に蒸発する。
境界条件から推定することができるように、雰囲気を不活性なものに選ぶことによってこの拡散は加速される。
特に、不活性雰囲気が水素を含み、層がシリコンにある場合、以下の反応が半導体層５０の表面で生じる。
雰囲気がＨ2である場合、ＳｉＯ2＋Ｈ2→Ｈ2Ｏ＋ＳｉＯ↑
雰囲気がＡｒである場合、ＳｉＯ2＋Ｓｉ→２ＳｉＯ↑
この拡散の効率を増加させるために、半導体層５０の表面の事前の脱酸素を行うことができる。
誘電体層３０は基板１０を通る拡散を妨げる。
次に、所定の時間の後で、半導体層５０の厚さが酸素拡散距離（Ｄ×ｔ）1/2に対して小さい場合、本出願者は拡散時間を許容できると評価した。
この最後の場合、所定の時間は１２００℃で約１００秒である。
そのような条件では、定常束は、
Ｆ＝Ｄ（Ｔ）×Ｃ0（Ｔ）／ｄSe
のように定義され、ここで、ｄSeは半導体層５０の厚さであり、Ｃ0（Ｔ）はアニーリング温度での半導体中の平衡酸素溶解度である。
所定の値Δｄoxだけ酸化物層４０の厚さｄoxを縮小させるための酸化物溶解時間は、
Figure 0005368996
であり、ここで、Ｎは酸化物中の酸素原子の濃度である。
例えば、半導体層５０が単結晶Ｓｉである場合、Ｎ＝４．２２ｅ２２であり、酸化物層４０はＳｉＯ2であり、かつｄSe＝１０００オングストロームおよびΔｄox＝２０オングストロームである場合、
時間＝１．８６ｅ−１２×ｅｘｐ（４．０４ｅＶ／ｋＴ）
である。
本出願者は、時間に影響を与える主なパラメータがアニール温度および最上部半導体層５０の厚さであることを実証した。
例えば、数値シミュレーションに基づいて、１０００オングストロームの最上部Ｓｉ層がある状態で、ＡｒまたはＨ2雰囲気中で２０オングストロームの界面ＳｉＯ2を溶解する最小アニーリング条件は、
・２時間の間１１００℃
または
・１０分間１２００℃
または
・４分間１２５０℃
である。
次に、熱処理の温度および持続期間は、酸化物層４０のある量の酸素を半導体層５０を通して拡散させるように選ばれる。
次に、酸化物層４０の厚さを所定の値だけ低減する。
さらに、半導体層５０の厚さは、それを形成するとき、前記拡散を行わせるように選ぶこともできる。
特に、半導体層５０の厚さおよび熱処理の温度は、酸化物層４０の平均縮小速度を決定する。厚さが厚いほど速度は遅い。温度が高いほど速度は速い。
例えば、少なくとも１分当たり０．５オングストロームの酸化物層４０の平均縮小速度が達せられるように、前記厚さおよび温度は予め設定することができる。この目的のために、約１２００℃の温度では、（１１０）Ｓｉ単結晶層１０の厚さは２５００オングストローム未満に選ばれる。
次に、所定の値だけ酸化物層１０の厚さを正確に縮小するように制御するのに熱処理の持続期間だけが必要とされる。
代替として、半導体層５０の厚さは、所定の持続期間および所定の温度で熱処理を実施することによって所定の値だけ酸化物層４０を縮小するように選ばれた。
所定の温度は、約１０００℃〜１３００℃、特に約１１００℃または１２００℃に選ぶことができる。
半導体層５０の厚さは約２５０オングストロームと約１０００オングストロームとの間とすることができ、所定の温度は約１２００℃であり、所定の持続期間は約５分と５時間との間である。
熱処理は、所定の厚さだけ酸化物層４０を縮小するために行われる。
次に、熱処理のパラメータを正確に調整することによって、所望の厚さをもつ酸化物層４０を最終的に有するように酸化物層４０の材料の低減を正確に制御することが可能である。
したがって、本発明によれば、ＳｅＯＩの酸化物層４０の厚さを正確に制御することが可能である。
特に、酸化物層４０全体を除去することが可能である。
代替として、界面の電気的性質を改善するため（すなわちＤｉｔを減少させるため）、薄い酸化物層（約１０〜１００オングストロームの）を残すことが可能である。
さらに、半導体層５０と基板１０との間の接合は、半導体層５０の変形および気泡が避けられる限界厚さよりも大きい厚さを有する酸化物層４０により行うことができる。
さらに、半導体層５０の劣化の危険が低減されるとき、依然として製造仕様を考慮しながら酸化物層４０の厚さを縮小することもできる。
したがって、半導体層５０に製造される構成要素は、従来技術よりも小型化し、低い電力消費を有することができる。
本発明の主な利点は、拡散熱処理が実施される場合でさえ、誘電体層３０はその初期形状が保持されることである。実際には、誘電体層３０は接合に使用されず、したがって、その初期の誘電特性および熱特性を保持することができる。
したがって、誘電体層３０の誘電特性は次の熱処理を考慮することなく、最初に非常に正確に較正することができる。

Claims (18)

  1. エレクトロニクスまたはオプトエレクトロニクス用の構造体を処理するプロセスであって、前記構造体は、連続的に、
    ・基板と、
    ・半導体材料の酸化物で作製された酸化物層の熱伝導率よりも実質的に高い熱伝導率を有する誘電体層と、
    ・前記半導体材料の酸化物で作製された接合界面における酸化物層と、
    ・前記半導体材料で作製された薄い半導体層と
    を含み、
    前記酸化物層の厚さが所定の値だけ縮小するように、前記半導体層を通して前記酸化物層の所定の量の酸素を拡散させるように選ばれた温度値および持続期間による不活性または還元雰囲気中での前記構造体の熱処理を含み、前記熱処理の後、前記酸化物層の一部は残され、
    前記酸化物層は、１００オングストロームと５００オングストロームとの間の厚さを有することを特徴とする構造体を処理するプロセス。
  2. エレクトロニクスまたはオプトエレクトロニクス用の構造体を製造するプロセスであって、
    （ａ）所定の厚さを有し、半導体材料からなる半導体層を供給するステップと、
    （ｂ）基板と、前記半導体材料の酸化物で作製された酸化物層よりも高い熱伝導率を有する誘電体材料で作製された最上部誘電体層とを連続的に含む受取りウェハを供給するステップと、
    （ｃ）前記誘電体層が前記薄い半導体層と前記基板との間に挟まれるように前記薄い半導体層を前記受取りウェハに接合するステップであって、前記半導体材料の酸化物で作製された接合界面における酸化物層の形成を含み、このようにして、前記基板、前記誘電体層、前記酸化物層、および前記薄い半導体層を連続的に含む構造体が形成されるステップと、
    （ｄ）前記酸化物層の厚さが所定の値だけ縮小するように、前記薄い半導体層を通して前記酸化物層のある量の酸素を拡散させるように選ばれた温度値および温度持続期間により不活性または還元雰囲気中で前記構造体を熱処理するステップと
    を含み、前記熱処理の後、前記酸化物層の一部は残され、前記酸化物層は、１００オングストロームと５００オングストロームとの間の厚さを有することを特徴とする構造体を製造するプロセス。
  3. ステップ（ｃ）の前記酸化物層は前記誘電体層上に形成されることを特徴とする請求項２に記載の構造体を製造するプロセス。
  4. ステップ（ｃ）の前記酸化物層は前記薄い半導体層上に形成されることを特徴とする請求項２に記載の構造体を製造するプロセス。
  5. ステップ（ｃ）の前記酸化物層は、前記誘電体層上および前記半導体層上に作製されることを特徴とする請求項２に記載の構造体を製造するプロセス。
  6. ステップ（ａ）は内部に前記半導体層を有するドナーウェハの供給を含み、前記プロセスは、ステップ（ｃ）とステップ（ｄ）との間に、前記基板に接合された前記半導体層だけを保有するためのドナー基板の削減をさらに含むことを特徴とする請求項２乃至５のいずれかに記載の構造体を製造するプロセス。
  7. ステップ（ａ）の前に、前記半導体層の下に脆弱区域を形成するために前記ドナーウェハに原子種を注入するステップをさらに含み、前記ドナーウェハの前記削減は、前記脆弱区域で前記ドナーウェハから前記半導体層を引き離すためのエネルギーの供給を含むことを特徴とする請求項６に記載の構造体を製造するプロセス。
  8. 前記温度は、最初に、所定のプロファイルに従って選ばれ、次に、前記所定の厚さが前記持続期間を決定するために選ばれ、または前記持続期間が前記所定の厚さを決定するために選ばれ、これらの選択は所定の値だけ前記酸化物層の厚さを縮小するために行われることを特徴とする請求項２乃至７のいずれかに記載の構造体を製造するプロセス。
  9. 前記温度は、１２００℃前後の、１１００℃と１２５０℃との間にあることを特徴とする請求項８に記載の構造体を製造するプロセス。
  10. 前記所定の厚さおよび温度は、毎分少なくとも０．５オングストロームのステップ（ｄ）中の酸化物層の平均縮小速度を有するように選ばれることを特徴とする請求項２乃至７のいずれかに記載の構造体を製造するプロセス。
  11. 前記半導体層の厚さは２５０オングストロームと５０００オングストロームとの間にあり、前記温度は１２００℃であり、前記持続期間は５分と５時間との間にあることを特徴とする請求項１乃至７のいずれかに記載のプロセス。
  12. 実質的に、前記酸化物層全体が除去されるように、前記熱処理は行われることを特徴とする請求項１乃至１１のいずれかに記載のプロセス。
  13. 前記誘電体層は、ステップ（ｄ）の後、前記半導体層を前記基板から電気的に絶縁するのに十分な厚さを有することを特徴とする請求項１乃至１２のいずれかに記載のプロセス。
  14. 前記誘電体層は１０Ｗｃｍ-1Ｋ-1よりも高い熱伝導率を有することを特徴とする請求項１乃至１３のいずれかに記載のプロセス。
  15. 前記誘電体層は、窒化物、ダイヤモンド、アルミナ（Ａｌ2０3）、窒化アルミニウム（ＡｌＮ）、またはサファイアで作製されることを特徴とする請求項１乃至１４のいずれかに記載のプロセス。
  16. 前記誘電体層はＳｉ3Ｎ4を含むことを特徴とする請求項１乃至１５のいずれかに記載のプロセス。
  17. 前記誘電体層は、１０００〜５０００Åの範囲の厚さを有することを特徴とする請求項１５又は１６に記載のプロセス。
  18. 前記基板はＳｉＣで作製されることを特徴とする請求項１乃至１７のいずれかに記載のプロセス。
JP2009543522A 2006-12-26 2006-12-26 半導体オンインシュレータ構造体を製造する方法 Active JP5368996B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2006/003957 WO2008078132A1 (en) 2006-12-26 2006-12-26 Method for producing a semiconductor-on-insulator structure

Publications (2)

Publication Number Publication Date
JP2010515253A JP2010515253A (ja) 2010-05-06
JP5368996B2 true JP5368996B2 (ja) 2013-12-18

Family

ID=38120318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009543522A Active JP5368996B2 (ja) 2006-12-26 2006-12-26 半導体オンインシュレータ構造体を製造する方法

Country Status (6)

Country Link
US (1) US7615466B2 (ja)
EP (1) EP2095406A1 (ja)
JP (1) JP5368996B2 (ja)
KR (1) KR101358361B1 (ja)
CN (1) CN101548369B (ja)
WO (1) WO2008078132A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011504655A (ja) * 2007-11-23 2011-02-10 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 精密な酸化物の溶解
US8093136B2 (en) * 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
FR2936356B1 (fr) * 2008-09-23 2010-10-22 Soitec Silicon On Insulator Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant
FR2937794A1 (fr) * 2008-10-28 2010-04-30 Soitec Silicon On Insulator Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde
CN102194827A (zh) * 2010-03-16 2011-09-21 北京大学 一种基于高介电常数材料的抗辐照soi器件及制备方法
FR2958441B1 (fr) * 2010-04-02 2012-07-13 Soitec Silicon On Insulator Circuit pseudo-inverseur sur seoi
FR2967812B1 (fr) * 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
CN102820251A (zh) * 2011-06-08 2012-12-12 中国科学院上海微系统与信息技术研究所 一种基于键合工艺的高k介质埋层的soi材料制备方法
WO2013031868A1 (ja) * 2011-08-30 2013-03-07 有限会社Ｍｔｅｃ 化合物半導体装置及びその製造方法
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
FR2991099B1 (fr) * 2012-05-25 2014-05-23 Soitec Silicon On Insulator Procede de traitement d'une structure semi-conducteur sur isolant en vue d'uniformiser l'epaisseur de la couche semi-conductrice
US9870940B2 (en) 2015-08-03 2018-01-16 Samsung Electronics Co., Ltd. Methods of forming nanosheets on lattice mismatched substrates
EP3654366A4 (en) * 2017-07-14 2021-04-14 Shin-Etsu Chemical Co., Ltd. HIGH THERMAL CONDUCTIVITY DEVICE SUBSTRATE AND METHOD FOR MANUFACTURING THEREOF

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561303A (en) * 1991-11-07 1996-10-01 Harris Corporation Silicon on diamond circuit structure
JPH08505009A (ja) * 1992-12-18 1996-05-28 ハリス・コーポレーション ダイヤモンド上シリコンの回路構造物及びその製造方法
IT1268123B1 (it) * 1994-10-13 1997-02-20 Sgs Thomson Microelectronics Fetta di materiale semiconduttore per la fabbricazione di dispositivi integrati e procedimento per la sua fabbricazione.
JP3932369B2 (ja) * 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP4273540B2 (ja) 1998-07-21 2009-06-03 株式会社Ｓｕｍｃｏ 貼り合わせ半導体基板及びその製造方法
US6944465B2 (en) 1998-09-22 2005-09-13 Polaris Wireless, Inc. Estimating the location of a mobile unit based on the elimination of improbable locations
US5936261A (en) 1998-11-18 1999-08-10 Hewlett-Packard Company Elevated image sensor array which includes isolation between the image sensors and a unique interconnection
US6328796B1 (en) 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
JP4407127B2 (ja) 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
EP1596437A4 (en) 2003-02-19 2009-12-02 Shinetsu Handotai Kk METHOD OF MANUFACTURING SOI WAFERS AND SOI WAFERS
DE10326578B4 (de) * 2003-06-12 2006-01-19 Siltronic Ag Verfahren zur Herstellung einer SOI-Scheibe
JP4631347B2 (ja) 2004-08-06 2011-02-16 株式会社Ｓｕｍｃｏ 部分ｓｏｉ基板およびその製造方法
US8138061B2 (en) * 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
ATE486366T1 (de) * 2006-12-26 2010-11-15 Soitec Silicon On Insulator Verfahren zum herstellen einer halbleiter-auf- isolator-struktur

Also Published As

Publication number Publication date
JP2010515253A (ja) 2010-05-06
KR20100014240A (ko) 2010-02-10
CN101548369B (zh) 2012-07-18
WO2008078132A1 (en) 2008-07-03
EP2095406A1 (en) 2009-09-02
KR101358361B1 (ko) 2014-02-06
US20080153257A1 (en) 2008-06-26
US7615466B2 (en) 2009-11-10
CN101548369A (zh) 2009-09-30

Similar Documents

Publication Publication Date Title
JP5368996B2 (ja) 半導体オンインシュレータ構造体を製造する方法
JP5185284B2 (ja) 半導体オンインシュレータ構造体を製造する方法
KR100979930B1 (ko) 반도체-온-절연체 이종접합 구조체의 제조방법
JP6972282B2 (ja) 高抵抗シリコンオンインシュレータ構造及びその製造方法
US7939387B2 (en) Patterned thin SOI
US7452785B2 (en) Method of fabrication of highly heat dissipative substrates
JP5068635B2 (ja) 半導体ヘテロ構造を作製する方法
JP6487454B2 (ja) 層状半導体構造体の製造方法
US7232737B2 (en) Treatment of a removed layer of silicon-germanium
US20050196937A1 (en) Methods for forming a semiconductor structure
JP2008141206A6 (ja) 半導体ヘテロ構造を作製する方法
KR100834200B1 (ko) 전자공학, 공학 또는 광전자공학용 기판 제조방법, 및 제1웨이퍼와 제2웨이퍼의 반도체 재료 결합방법
US7452792B2 (en) Relaxation of layers

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130913

R150 Certificate of patent or registration of utility model

Ref document number: 5368996

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250