CN102820251A - 一种基于键合工艺的高k介质埋层的soi材料制备方法 - Google Patents

一种基于键合工艺的高k介质埋层的soi材料制备方法 Download PDF

Info

Publication number
CN102820251A
CN102820251A CN2011101518029A CN201110151802A CN102820251A CN 102820251 A CN102820251 A CN 102820251A CN 2011101518029 A CN2011101518029 A CN 2011101518029A CN 201110151802 A CN201110151802 A CN 201110151802A CN 102820251 A CN102820251 A CN 102820251A
Authority
CN
China
Prior art keywords
dielectric
layer
bonding technology
buried layer
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101518029A
Other languages
English (en)
Inventor
张苗
张波
薛忠营
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Shanghai Simgui Technology Co Ltd
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Shanghai Simgui Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS, Shanghai Simgui Technology Co Ltd filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN2011101518029A priority Critical patent/CN102820251A/zh
Publication of CN102820251A publication Critical patent/CN102820251A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

本发明公开了一种基于键合工艺的高K介质埋层的SOI材料制备方法。该方法将沉积有高K介质材料的支撑片与外延有SiGe层及Si层的器件片键合，并进行键合加固处理，通过背部研磨工艺，去除多余的Si衬底，并通过选择性腐蚀，移除SiGe层，从而可以得到高K介质为埋层的SOI材料，可以更好的控制器件的短沟道效应，为下一代的CMOS器件提供候选的衬底材料。

Description

一种基于键合工艺的高K介质埋层的SOI材料制备方法
技术领域
本发明涉及一种半导体衬底材料的制备方法，尤其涉及一种基于键合工艺的高K介质埋层的SOI材料制备方法，属于微电子与固体电子学技术领域。
背景技术
随着器件特征尺寸缩短到纳米范围，短沟道效应给器件性能带来了重要影响。短沟道效应会造成器件阈值电压下降，从而使亚阈值电流呈指数倍增加。SOI(Silicon On Insulator)是指绝缘体上硅技术，采用该技术在两层硅材料之间插入绝缘埋层，可以把其上的硅膜层与体硅衬底层分隔开来，因此大面积的p-n结将被介电隔离(dielectric isolation)取代，可减小源漏的寄生电容，SOI电路的速度相对传统体硅电路的速度有显著的提高，同时SOI还具有短沟道效应小，很好的抗闭锁性，工艺简单等一系列优点，因此SOI技术已逐渐成为制造高速、低功耗、高集成度和高可靠超大规模硅集成电路的主流技术。
传统的SOI衬底材料通常由以下三层构成：薄的单晶硅顶层，在其上形成蚀刻电路；相当薄的埋层氧化层(BOX，buried oxide)，即二氧化硅(SiO2)绝缘埋层；非常厚的体硅衬底层，其主要作用是为上面的两层提供机械支撑。这种传统SOI衬底中的绝缘埋层采用SiO2材料，通过注入氧离子然后高温退火等工艺制作，或者通过注入氧离子结合剥离等工艺制作，制作方法较为简单。然而，当器件特征尺寸进一步缩小，以SiO2作为绝缘埋层的SOI材料将面临挑战。为了更好的控制器件的短沟道效应，本发明将提出一种采用键合工艺的以超薄高K介质为绝缘埋层的SOI材料制备方法，为下一代的CMOS器件提供候选的衬底材料。其中，高K介质材料通常是指介电常数在20-50的介质材料，包括HfO2，LaLuO3等氧化物，铁电材料，氮化物材料等。
发明内容
本发明要解决的技术问题在于提供一种基于键合工艺的高K介质埋层的SOI材料制备方法。
为了解决上述技术问题，本发明采用如下技术方案：
一种基于键合工艺的高K介质埋层的SOI材料制备方法，包括以下步骤：
步骤一、提供一层衬底，在所述衬底上沉积一层高K介质材料，作为支撑片；
步骤二、提供一层体硅衬底，在其表面外延一层SiGe层，并在所述SiGe层上继续外延生长Si层，作为器件片；
步骤三、将器件片外延有Si层的表面与支撑片沉积有高K介质材料的表面键合，并进行键合加固处理，形成键合片；
步骤四、对键合片中的器件片部分进行背面研磨，将器件片背面的体硅衬底减薄至1-10微米，然后利用化学腐蚀的方法去除减薄剩余的体硅衬底，露出SiGe层；
步骤五、利用化学腐蚀的方法去除露出的SiGe层，从而得到以高K介质材料为埋层的SOI材料。
作为本发明的优选方案，步骤一所述衬底为玻璃片、单晶Si片等。
作为本发明的优选方案，步骤一采用电子束蒸发、分子束沉积或者原子层沉积的方法在所述衬底上沉积高K介质材料。
作为本发明的优选方案，步骤一所述高K介质材料为HfO2，HfAlO2，LaLuO3等。
作为本发明的优选方案，步骤一所述高K介质材料的厚度为5-50nm。
作为本发明的优选方案，步骤二外延生长的SiGe层中，Ge含量为20％-50％。
作为本发明的优选方案，步骤二外延生长的SiGe层的厚度为20-50nm。
作为本发明的优选方案，步骤二外延生长SiGe层采用减压化学气相沉积法或超高真空化学沉积法。
作为本发明的优选方案，步骤二外延生长的Si层的厚度为5-50nm。
作为本发明的优选方案，步骤三键合加固处理的加固温度为300-800℃，时间为5-60分钟。
作为本发明的优选方案，步骤五利用化学腐蚀的方法去除露出的SiGe层之后，还可以采用化学机械抛光技术对Si层进行抛光，以提高表面平整度。
本发明的有益效果在于：
本发明采用了键合工艺，结合背面研磨减薄、选择性的化学腐蚀方法等，制备出以高质量的超薄高K介质材料作为埋层的SOI材料，可以更好的控制器件的短沟道效应，为下一代的CMOS器件提供候选的衬底材料。
附图说明
图1-6为本发明方法的工艺流程示意图。
具体实施方式
下面结合附图进一步说明本发明的具体实施步骤，为了示出的方便附图并未按照比例绘制。
实施例一
请参见图1-6，本实施例提供的制备方法，包括以下步骤：
步骤一、提供一层衬底11，例如玻璃片、单晶Si片等，采用标准的RCA工艺清洗该衬底11，然后在该衬底11上沉积一层高K介质材料12，作为支撑片，如图1所示。其中，可采用电子束蒸发、分子束沉积或者原子层沉积等方法沉积高K介质材料12。所述高K介质材料12为HfO2，HfAlO2，LaLuO3等，其厚度为5-50nm。本实施例中的高K介质材料12为HfO2，采用原子层沉积，厚度为5nm。
步骤二、提供一层体硅衬底22，采用标准的RCA工艺清洗该体硅衬底22，然后在其表面通过减压化学气相沉积法或超高真空化学沉积等方法外延一层SiGe层33，Ge含量为20％-50％，厚度为20-50nm，用做后续工艺的腐蚀自停止层，如图2所示；然后在所述SiGe层33上继续外延生长Si层44，厚度为5-50nm，作为器件片如图3所示。本实施例中，外延的SiGe层33可以选择Ge的含量为25％，厚度为30nm，使其在生长的临界厚度以内，以便保持SiGe处于完全应变的状态。
步骤三、如图4所示，将器件片外延有Si层44的表面与支撑片沉积有高K介质材料12的表面键合，并进行键合加固处理，形成键合片；键合加固处理的加固温度为300-800℃，时间为5-60分钟。本实施例中，加固温度为300℃，时间为5分钟。
步骤四、如图5所示，对键合片中的器件片部分进行背面研磨，将器件片背面的体硅衬底减薄至1-10微米；然后利用化学腐蚀的方法，选择性的腐蚀掉减薄剩余的体硅衬底22，到SiGe层33自动停止，露出SiGe层33。
步骤五、再利用化学腐蚀的方法，选择性的腐蚀掉露出的SiGe层33，到Si层44自动停止，从而得到以高K介质材料为埋层的SOI材料，如图6所示。利用化学腐蚀的方法去除露出的SiGe层33之后，还可以采用化学机械抛光技术对Si层44进行抛光，以提高表面的平整度。
实施例二
采用与实施例一相类似的工艺步骤，不同之处在于：
步骤一中高K介质材料为HfAlO2，厚度为20nm；步骤二中外延生长的SiGe层Ge含量为20％，其厚度控制在20nm；步骤三中键合加固处理的加固温度为500℃，时间为40分钟。
实施例三
采用与实施例一相类似的工艺步骤，不同之处在于：
步骤一中高K介质材料为LaLuO3，厚度为50nm；步骤二中外延生长的SiGe层Ge含量为40％，其厚度控制在40nm；步骤三中键合加固处理的加固温度为600℃，时间为60分钟。
实施例四
采用与实施例一相类似的工艺步骤，不同之处在于：
步骤一中高K介质材料为HfO2，厚度为10nm；步骤二中外延生长的SiGe层Ge含量为50％，其厚度控制在50nm；步骤三中键合加固处理的加固温度为800℃，时间为20分钟。
上述实施例仅列示性说明本发明的原理及功效，而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下，对上述实施例进行修改。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种基于键合工艺的高K介质埋层的SOI材料制备方法，其特征在于，包括以下步骤：
步骤一、提供一层衬底，在所述衬底上沉积一层高K介质材料，作为支撑片；
步骤二、提供一层体硅衬底，在其表面外延一层SiGe层，并在所述SiGe层上继续外延生长Si层，作为器件片；
步骤三、将器件片外延有Si层的表面与支撑片沉积有高K介质材料的表面键合，并进行键合加固处理，形成键合片；
步骤四、对键合片中的器件片部分进行背面研磨，将器件片背面的体硅衬底减薄至1-10微米，然后利用化学腐蚀的方法去除减薄剩余的体硅衬底，露出SiGe层；
步骤五、利用化学腐蚀的方法去除露出的SiGe层，从而得到以高K介质材料为埋层的SOI材料。
2.根据权利要求1所述的基于键合工艺的高K介质埋层的SOI材料制备方法，其特征在于：步骤一所述衬底为玻璃片、单晶Si片。
3.根据权利要求1所述的基于键合工艺的高K介质埋层的SOI材料制备方法，其特征在于：步骤一采用电子束蒸发、分子束沉积或者原子层沉积的方法在所述衬底上沉积高K介质材料。
4.根据权利要求1所述的基于键合工艺的高K介质埋层的SOI材料制备方法，其特征在于：步骤一所述高K介质材料为HfO2，HfAlO2，LaLuO3。
5.根据权利要求1所述的基于键合工艺的高K介质埋层的SOI材料制备方法，其特征在于：步骤一所述高K介质材料的厚度为5-50nm。
6.根据权利要求1所述的基于键合工艺的高K介质埋层的SOI材料制备方法，其特征在于：步骤二外延生长的SiGe层中，Ge含量为20％-50％，其厚度为20-50nm。
7.根据权利要求1所述的基于键合工艺的高K介质埋层的SOI材料制备方法，其特征在于：步骤二外延生长SiGe层采用减压化学气相沉积法或超高真空化学沉积法。
8.根据权利要求1所述的基于键合工艺的高K介质埋层的SOI材料制备方法，其特征在于：步骤二外延生长的Si层的厚度为5-50nm。
9.根据权利要求1所述的基于键合工艺的高K介质埋层的SOI材料制备方法，其特征在于：步骤三键合加固处理的加固温度为300-800℃，时间为5-60分钟。
10.根据权利要求1所述的基于键合工艺的高K介质埋层的SOI材料制备方法，其特征在于：步骤五利用化学腐蚀的方法去除露出的SiGe层之后，还采用化学机械抛光技术对Si层进行抛光。
CN2011101518029A 2011-06-08 2011-06-08 一种基于键合工艺的高k介质埋层的soi材料制备方法 Pending CN102820251A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101518029A CN102820251A (zh) 2011-06-08 2011-06-08 一种基于键合工艺的高k介质埋层的soi材料制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101518029A CN102820251A (zh) 2011-06-08 2011-06-08 一种基于键合工艺的高k介质埋层的soi材料制备方法

Publications (1)

Publication Number Publication Date
CN102820251A true CN102820251A (zh) 2012-12-12

Family

ID=47304286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101518029A Pending CN102820251A (zh) 2011-06-08 2011-06-08 一种基于键合工艺的高k介质埋层的soi材料制备方法

Country Status (1)

Country Link
CN (1) CN102820251A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108550585A (zh) * 2018-05-18 2018-09-18 上海华虹宏力半导体制造有限公司 Soi晶圆的制备方法
CN109860097A (zh) * 2018-12-28 2019-06-07 中国科学院微电子研究所 一种绝缘体上硅材料及其抗总剂量辐射的加固方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1757106A (zh) * 2003-01-07 2006-04-05 S.O.I.Tec绝缘体上硅技术公司 在剥离薄层之后重复利用包含多层结构的晶片
CN1781188A (zh) * 2003-06-06 2006-05-31 S.O.I.Tec绝缘体上硅技术公司 用于同时得到一对由有用层覆盖的衬底的方法
CN101101891A (zh) * 2006-07-07 2008-01-09 上海新傲科技有限公司 绝缘体上硅及其制备工艺
CN101217107A (zh) * 2007-12-28 2008-07-09 上海新傲科技有限公司 以键合减薄制备绝缘体上硅的方法
CN101232026A (zh) * 2007-12-28 2008-07-30 上海新傲科技有限公司 半导体衬底、制备技术及在先进三维电子封装中的应用
CN101292342A (zh) * 2005-10-19 2008-10-22 Soi科技公司 与衬底键合的锗层的处理
CN101548369A (zh) * 2006-12-26 2009-09-30 硅绝缘体技术有限公司 制造绝缘体上半导体结构的方法
US20100044830A1 (en) * 2007-01-16 2010-02-25 Ian Cayrefourcq Method of producing an soi structure with an insulating layer of controlled thickness

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1757106A (zh) * 2003-01-07 2006-04-05 S.O.I.Tec绝缘体上硅技术公司 在剥离薄层之后重复利用包含多层结构的晶片
CN1781188A (zh) * 2003-06-06 2006-05-31 S.O.I.Tec绝缘体上硅技术公司 用于同时得到一对由有用层覆盖的衬底的方法
CN101292342A (zh) * 2005-10-19 2008-10-22 Soi科技公司 与衬底键合的锗层的处理
CN101101891A (zh) * 2006-07-07 2008-01-09 上海新傲科技有限公司 绝缘体上硅及其制备工艺
CN101548369A (zh) * 2006-12-26 2009-09-30 硅绝缘体技术有限公司 制造绝缘体上半导体结构的方法
US20100044830A1 (en) * 2007-01-16 2010-02-25 Ian Cayrefourcq Method of producing an soi structure with an insulating layer of controlled thickness
CN101217107A (zh) * 2007-12-28 2008-07-09 上海新傲科技有限公司 以键合减薄制备绝缘体上硅的方法
CN101232026A (zh) * 2007-12-28 2008-07-30 上海新傲科技有限公司 半导体衬底、制备技术及在先进三维电子封装中的应用

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108550585A (zh) * 2018-05-18 2018-09-18 上海华虹宏力半导体制造有限公司 Soi晶圆的制备方法
CN109860097A (zh) * 2018-12-28 2019-06-07 中国科学院微电子研究所 一种绝缘体上硅材料及其抗总剂量辐射的加固方法

Similar Documents

Publication Publication Date Title
US6927147B2 (en) Coplanar integration of lattice-mismatched semiconductor with silicon via wafer bonding virtual substrates
CN102097298B (zh) 薄soi器件的制造方法
JP2008505482A (ja) シリコン・ゲルマニウム・バッファで絶縁体上に歪みＳｉ／ＳｉＧｅを形成する方法
US20140024187A1 (en) Finlike structures and methods of making same
US20090032873A1 (en) Ultra thin single crystalline semiconductor TFT and process for making same
CN102184882A (zh) 一种形成复合功能材料结构的方法
CN106611739A (zh) 衬底及其制造方法
CN106611740B (zh) 衬底及其制造方法
CN102820251A (zh) 一种基于键合工艺的高k介质埋层的soi材料制备方法
CN103050432A (zh) 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法
CN102790005B (zh) 一种选择性刻蚀制备全隔离混合晶向soi的方法
CN106531682A (zh) GeOI结构以及制备方法
Clavelier et al. Review of some critical aspects of Ge and GeOI substrates
CN101604631A (zh) 一种具有绝缘埋层的半导体衬底的制备方法
CN103594411A (zh) 绝缘体上锗硅的形成方法
CN111508892B (zh) Soi晶圆片的制作方法
CN103065963A (zh) 鳍式晶体管及其形成方法
CN103137537B (zh) 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法
CN101866875B (zh) 一种利用层转移和离子注入技术制备sgoi材料的方法
CN102437158B (zh) Cmos半导体器件及其制造方法
CN106449368B (zh) 半导体结构以及制备方法
CN102820209A (zh) 一种高k介质埋层的绝缘体上材料制备方法
KR20090044566A (ko) 반도체 기판 제조 방법
KR100609367B1 (ko) Ｓｏｉ 기판의 제조방법
CN102820252B (zh) 一种基于键合工艺的高迁移率双沟道材料的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20121212