CN1781188A - 用于同时得到一对由有用层覆盖的衬底的方法 - Google Patents

用于同时得到一对由有用层覆盖的衬底的方法 Download PDF

Info

Publication number
CN1781188A
CN1781188A CNA2004800118243A CN200480011824A CN1781188A CN 1781188 A CN1781188 A CN 1781188A CN A2004800118243 A CNA2004800118243 A CN A2004800118243A CN 200480011824 A CN200480011824 A CN 200480011824A CN 1781188 A CN1781188 A CN 1781188A
Authority
CN
China
Prior art keywords
substrate
layer
useful layer
silicon
useful
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800118243A
Other languages
English (en)
Other versions
CN100358124C (zh
Inventor
B·吉瑟伦
C·奥涅特
B·巴泰络
C·梅热
H·莫里索
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Soitec SA filed Critical Commissariat a lEnergie Atomique CEA
Publication of CN1781188A publication Critical patent/CN1781188A/zh
Application granted granted Critical
Publication of CN100358124C publication Critical patent/CN100358124C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Abstract

本发明涉及一种用于同时得到至少一对结构(51，52)的方法，每一个结构具有由有用层(110，120)覆盖在衬底(71，2)上。该方法的特征在于包含如下的步骤，包括：a)准备行(1)结构，其具有放在支持衬底(2)上的有用层；b)在所述有用层内部形成弱化区，从而定义前面有用层(110)和后面有用层(120)；c)将加强衬底(71)附着到所述前面有用层(120)；d)沿着弱化区分离叠层以得到两个行结构(2)，第一个(51)包括支持衬底(2)和后面有用区(120)，并且第二个(52)包括增强衬底(71)和前面有用层(110)。本发明用于电子学、光电子或光学领域。

Description

用于同时得到一对由有用层覆盖的衬底的方法
本发明涉及一种应用在电子学、光电子或光学领域的同时生产至少两个结构的方法，其中每个结构包括至少一个转移到衬底的有用层。
依据现有技术的情形，可以知道几种层转移的方法。
其中的一种方法包括在源衬底表面下注入原子种类(atomicspecies)，从而产生划定薄层界限的弱化区。下一步是将该薄层的自由面与支持衬底接触，然后从源衬底的剩余物中分离所述的薄层并将其转移到所述支持衬底。
对于该方法描述，可以参考与所知道的注册商标″智能切割(smart cut)″的方法有关的文件。
这种类型的方法产生源衬底的剩余物，该衬底需要重复使用使得其在层的将来的转移中再被使用。
该方法包括长的和昂贵的抛光和完成操作，因为用于制造它们的材料费用和花在它们上面的时间都很多。另外，对于一些诸如碳化硅(金刚砂)的极端坚硬的材料而言，上述的重复使用的步骤能够证实是非常长和苛求的。
另一种知道的层转移的方法，即硅片键合技术″BESOI″(在绝缘体上键合和腐蚀后硅(Bonding-Etchback SOI))，依照于此，在通过分子粘附将源衬底键合到支持衬底上之后，下一步是通过长时间置于高热中使图饰可以持久的方法(burn in)和/或通过化学侵蚀进行腐蚀的方法，然后对该源衬底的自由表面进行抛光直到在所述支持衬底上得到期望厚度的薄层。
应当指出，该方法意味着每一个制造的结构上的源衬底主体的破坏，因此该方法并不经济可行，特别是在构成要转移的薄层的材料价格是昂贵的时候。
最后，在特别的绝缘体上硅技术″SOI″类型材料情形下，该材料包含覆盖在二氧化硅(SiO2)埋层中的厚硅层和硅的转移表层，关于重复使用的同样的问题出现在用于形成所述转移层的硅材料中。
另外，除了上述的重复使用的问题以外，使用上述的智能切割类型的方法也很难转移厚度少于100纳米(100nm)的非常薄的薄层。当然，以该方式转移该薄层的方法有许多缺陷，例如气泡，因为，例如，用于加强在该薄层和支持衬底之间的键合面所进行的处理。
对于SOI衬底，也存在转移好质量的非常薄的薄层的问题，其中应当指出，在一定厚度下，特别是例如20nm的二氧化硅埋层，硅的转移层具有缺陷，如果也使用高温热处理，硅的转移层更是如此。就此而言，可以参考由Q.-Y.Tong，G.Cha，R.Gafiteau和U.Gosele写的文章″低温度硅片的直接键合″，J.微电机系统(MicroelctomechSyst.，)，3，39，(1994)。
在热处理时候，例如加强键合面，所知道的“稳定”在分离发生之后开始活动，在键合面中产生一种气体。在厚SOI衬底的情况下，转移层的厚度很大并且充当增强板(stiffener)的角色。
在薄SOI衬底的情况下，其中转移层和/或氧化层是薄的，上述的吸收和增强现象没有产生，并且排气导致产生差的键合。
此外，依据文件WO 01/115218，也可以知道原子种类的注入步骤和分离步骤产生缺陷，并且这些主要集中在将被转移的层的内部。层越薄，质量越差。
从文件EP-0867921可以得知生产SOI衬底的过程，包括从第一衬底向第二衬底转移层的步骤。然而，该过程的目的不在于在一个步骤中得到两对结构。
依据文件US-2002/068,418，也可以知道一种方法，其包括在由氧化层覆盖的源衬底的前表面和后表面都注入氢，以定义两个分层面。然后两个接收衬底施加在源衬底的每一个相对面上，然后沿着所述分层面进行分离，以共同得到两个SOI衬底。
但是，在注入步骤中，该过程需要通过支持装置来支持所述源衬底。所述支持引起至少源衬底的两个前表面或后表面当中的一个的污染，因为在该过程持续期间不希望出现的污染物。
本发明的目的在于克服上述的麻烦并提供经济的层转移的方法，同时限制重复使用的源衬底的数量。
基于这个原因，该发明涉及一种应用在电子学、光电子或者光学领域的同时产生至少一对结构的方法，每一个结构包括至少一个转移到衬底的有用层。
依据本发明，该方法包括如下的步骤，包括：
a)准备称为级1的结构，其包括转移到支持衬底的有用层；
b)在所述级1结构的有用层内部形成弱化区，通过注入原子种类从而定义称为“前面有用层”和“后面有用层”的两层，后面有用层位于所述前面有用层和所述支持衬底之间。
c)将增强衬底附着到所述前面有用层的自由面上；
d)通过施加压力，沿着所述的弱化区进行分离包括在步骤c)中的叠层，从而得到两个所知道的级2结构，第一个至少包括支持衬底和所述后面有用层，并且第二个至少包括所述增强衬底和所述前面有用层。
依据该发明可供选择的，如在步骤b)到d)中所描述的操作的循环，就是重复使用级2结构中的至少一个作为起始结构并使用增强衬底，并且，如果需要的话，从下面的至少一个级结构开始，该操作至少重复一次。
优选地，步骤a)的转移操作包括键合步骤，有用层直接与支持衬底接触，或者与插入在有用层和支持衬底之间的一个或者多个中间层接触。
同样优选地，步骤c)的附着操作是通过键合，增强衬底直接与前面有用层的自由表面接触，或者与插入在增强衬底和前面有用层的自由表面之间的至少一个插入层接触。
有利地，上述的键合是通过分子粘附进行的。
依据本发明单独实施或者合并的其它的有利的和非限制的特征：
-中间层是由从二氧化硅、氮化硅(Si3N4)、高介电常数的绝缘材料、钻石和应变硅中选择的材料制成的；
-插入层是由从二氧化硅(SiO2)、氮化硅(Si3N4)、高介电常数的绝缘材料和钻石中选择的材料制成的；
-至少一种来自支持衬底、增强衬底和有用层中的元素是由半导体材料制成的；
-支持衬底至少包括一种材料层，该材料是从硅、碳化硅、兰宝石、钻石、锗、石英、钇稳定的氧化锆(Yttrium stabilised zirconia.)和碳化硅合金中选择的。
-增强衬底至少包括一种材料层，该材料是从硅、碳化硅、兰宝石、钻石、锗、石英、钇稳定的氧化锆和碳化硅合金中选择的。
-有用层是由从硅、碳化硅、兰宝石、钻石、锗、硅-锗、III-V化合物和II-VI化合物中选择的材料制成的；
-依据一种特别的可供选择的方案，支持衬底是在单晶硅或者多晶硅中，有用层是在单晶硅中，增强衬底是在单晶硅或者多晶硅中，中间层和插入层是在二氧化硅中；
-级1结构的有用层是通过在源衬底内部产生的弱化初始区而得到的，该弱化初始区从源衬底的剩余物中分离所述的有用层，其通过将该源衬底施加在所述支持衬底上，然后通过沿着弱化初始区分离所述的剩余物；
-弱化初始区是通过注入原子种类而产生的或者其是多孔区；
基于理解本发明的多个实施例的下面的描述，本发明的其它特征和优势将变得清楚，该描述参考附图进行描述的，其中：
-图1A到图1C为产生包括转移到支持衬底的有用层结构的方法的不同步骤的例示图。
-图2A到图2C为图1A到图1C中表示的方法的可选择的实施例的例示图，依据于此，得到一种包括将有用层通过中间层转移到衬底的结构。
-图3A到图3F为依据本发明同时产生至少一对结构的方法的第一实施例的不同步骤的例示图；
-图4A到图4F为在图3A到图3F中表示的方法的可选择的实施例的例示图；
-以及图5A到图5F为依据本发明的方法的第二实施例的不同步骤的例示图；
根据本发明的方法是由称为级1的第一结构5或者5′来进行的，其是通过例如图1A到图1C或者图2A到图2C所例示的连续步骤地方法之一而得到的。
图1A表示源衬底1，源衬底1内部具有划定两个部分界限的弱化区4，即有用层11和该源衬底的剩余物12或者后面的部分。在该说明的延续部分和权利要求中，该弱化区4命名为“弱化初始区”。
源衬底1具有表面13，称为“前表面”，其是用来与后面将要描述的支持衬底2接触。
有利地，源衬底1是从半导体材料中选择的，尤其是那些通常用在电子学、光电子或者光学领域的半导体材料。
通过实施例的方式，仅仅是示例性地，半导体材料可以是在硅、碳化硅、兰宝石、钻石、锗、硅-锗、III-V化合物或者II-VI化合物中。
III-V化合物是元素的化合物，其中一种元素属于元素周期表的III族并且其它的元素属于V族，例如，氮化镓(GaN)、砷化镓(AsGa)或者磷化铟(InP)。
II-VI化合物是元素的化合物，其中一种元素属于元素周期表的II族并且其它的元素属于VI族，例如，碲化镉(CdTe)。
源衬底1也可以是复合衬底，即复合衬底意味着其是由固体部分组成的衬底，例如在其上存有缓冲层(例如锗化硅(SiGe))的硅中。
依据第一可选择的实施例，弱化初始区4可以通过注入原子种类而得到。
短语“注入原子种类”表示任何的原子、分子或者离子种类的轰击，其可以以这些种类的最大浓度在位于关于轰击表面13的预定深度处将这些种类引入到材料中。
可以在所述源衬底1中进行注入原子种类，例如使用离子束注入器或者等离子浸入注入器。
优选地，可以通过离子轰击进行注入。更为优选地，注入的离子种类是氢。可以有利地单独使用或者和氢一起使用其它的离子种类，例如稀有气体(例如氦)。
所述注入导致在源衬底1的容积中和离子渗透的平均深度处产生，弱化初始区4大体平行延伸到前表面13。有用层11在前表面13和该弱化区4之间延伸。
为了实行该步骤，可以参考与所知道的注册的商标″智能切割″的方法有关的文件。
弱化初始区4也可以由从例如文件EP-0849788中所描述的多孔层组成。在这种情况下，有用层11是通过外延而得到的。
支持衬底2起到机械支持的作用并由此通常具有至少大约300微米的厚度。
优选地，其可以由任何一种通常用在上述的用途中的单晶或者多晶的半导体材料组成。
支持衬底2可以是单晶固体衬底，其是从例如硅、碳化硅、兰宝石、钻石、锗、石英、钇稳定的氧化锆(ZrO2(YO3))以及碳化硅的合金中选择的。
支持衬底2具有称为“前表面”的表面20，其用来接受源衬底1的前表面13。
接着，如图1B所示，有用层11的前表面13直接键合到支持衬底2上，即意味着没有中间层。有利地，该键合是通过分子粘附进行的。
在可能的热处理步骤之后，通过施加压力，沿着弱化初始区4分离剩余物12(参考图1C)。
为了进行这样的操作，需要使用如下的技术的一种：施加机械应力或者电子源、化学蚀刻或者施加能源，例如使用激光、微波、感应加热器、加热室中的热处理。这些分离技术对于本领域的技术人员是知道的，并且在此将不再进行进一步的描述。它们可以单独使用或者合并使用。
从而得到标记为5的称为级1的结构，其包括转移到支持衬底2的有用层11。
图2A到图2C例示该方法可选择的实施例，其已在图1A到1C中共同进行描述，但是不同于后来的实施例地方在于：至少一层中间层3插入在有用层11和支持衬底2之间。
同样地，为了简化起见，在图2A到图2C和图5A到图5F中仅出现一层中间层3。
有利地，这些中间层3的每一层是由从二氧化硅(SiO2)、氮化硅(Si3N4)、高介电常数的绝缘材料以及钻石中选择的材料制成的。
其也可以在松弛的锗化硅有用层上具有一层应变硅的中间层。在这种情况下，其具有多个中间层3，中间层3的可以是相同属性或者不同属性。
该中间层3可以通过在气态采用化学电镀技术或者其它本领域的技术人员所知道的技术，在支持衬底2的前表面20上进行，或者在源衬底1的前表面13上进行，或者在两个前表面上进行，并且这要在两个衬底彼此靠着之前施加。
当中间层3是氧化层，其可以通过两个衬底1或者2的一种或者另一种的热氧化而得到。
不管中间层3是如何得到的，上面的中间层的自由面键合到面对它的衬底1或者2的自由面，优选地，是通过分子粘附。
在该方法的可选择的实施例的末尾，得到标记5′的级1的第一结构，其包括源衬底2、有用层11和插入在它们之间的中间层3。
在下面的说明和权利要求中，关于级1结构的词语“转移”表示带有或者不带有中间层3，通过至少包括一种方法将有用层转移到支持衬底，该方法至少包括一个键合步骤。
依据在附图中没有表示的另一实施例，带有或者不带有中间层3地，可以通过前述的BESOI方法将有用层11转移到支持衬底2上。
图3A到图3C例示依据本发明的第一实施例的可以得到一对结构的方法的完整的循环步骤，其中每个结构包括转移到衬底的有用层。
从图3A中可以看出，通过依据前文所述的用于得到弱化初始区4的方法注入原子种类，弱化区6形成于先前得到的级1的结构5的有用层11的内部。
两个层是如此定义的，即，一方面是前面有用层110并且另一方面是后面有用层120，该有用层120位于所述前面有用层110和支持衬底2之间。
在图3B中所例示的如下的步骤包括通过键合，优选地通过直接通过分子粘附进行键合，将增强衬底71键合到所述前面有用层110的自由面130。
最后，例示在图3C中的最后的步骤包括：依据本领域的技术人员所知道的技术和先前图1C和图2C共同描述的技术，通过施加应力，沿着所述的弱化区6，对在先前步骤中得到的叠层进行分离。
从而得到称为级2的两个结构51和52。第一结构51包括支持衬底2和后面有用层120并且第二结构52包括增强衬底71和前面有用层110。
应当指出，有用层11必须具有足够的厚度使得在键合步骤之后得到的两个有用层110和120没有任何缺陷和气泡。依据注入的原子种类的深度和由此的弱化区6的位置，两个有用层110和120的厚度可以相同或不同。
然后可以重复刚刚所描述的操作循环，即，弱化区的产生，将附着增强衬底并且依据情况沿生成的弱化区分离到到至少一个级2结构的51，52，或者附着到两者，从而得到分别标记511，512，521，522(参考图3F)为级3的一对或者两对结构。
如图3D所示，有用层110的前表面140通过注入原子种类，经产生弱化区6的操作，以从而定义后面有用层111和前面有用层112。
相似的方法继续用于标记51为级2的结构，并且可以得到前面有用层122和后面有用层121。
下一步是通过分子粘附将增强衬底72附着到前面有用层112的前表面140并将增强衬底73键合到后面有用层122的前表面150。
如图3F所示，下一步是沿着弱化区6对得到的两个叠层进行分离以得到级3的四个结构。
从级2的结构52中产生的级3的两个结构521和522，分别地，包括用于第一个的增强层71和后面有用层111，以及用于第二个的增强层72和前面有用层122，而从级2的结构51产生的层3的两个结构511和512，分别地，包括用于第一个增强层73和前面有用层122，并且用于第二个的支持衬底2和后面有用层121。
如果需要的话，也可以重复刚刚描述的三个操作的循环，该操作采用级3结构或者后来得到的级或该级的至少一种作为起始结构，直到转移到衬底上的有用层达到一个厚度，超过该厚度的额外的循环将导致差质量的有用层的转移，即意味着具有缺陷或气泡。
图4A到图4F例示该方法的可选择的实施例，其与从图3A到图3F共同描述的实施例中的区别在于：至少一种插入层8，8″分别插入在各自的增强衬底71，73和面对它的有用层之间。
应当指出，在附图中，为了简化原因，表示了单个插入层8，8″。
该插入层8或者8″可以通过例如气态化学电镀或者本领域技术人员所知道的任何一种其他的电镀技术而制成，。
插入层8，8″也可以分别地通过各自的增强衬底71，73的氧化而得到。
在该增强层施加到有用层上之前进行，或者在其之后进行，优选地，是在注入原子种类以用于产生弱化区6的步骤之前，可以在增强层上进行该电镀。
于是，优选地，通过分子粘附进行键合，插入层8或者8″键合到面对它的层。
通过实施例的方式，插入层8，8″是由从二氧化硅(SiO2)、氮化硅(Si3N4)、高介电常数的绝缘材料和钻石中选择的材料制成的。
在有多个插入层8，8″的情况下，其可以是相同的种类也可以是不同的种类。
图4E表示增强层72直接键合到前面有用层112上，其意味着没有中间层。
从而得到级3的四种结构，只有其中标记521′和511′的两个包括增强层、有用层和插入层。
图5A到图5F表示本发明的方法的第二实施例，其与图4A到4F共同描述的实施例的区别在于：一方面，使用的起始结构是标记5′的级1的结构，其包括插入在有用层11和支持衬底2之间的中间层3，以及在于，另一方面，是用在增强层72和前面有用层112之间的插入层8′。
插入层8′与先前描述的插入层8或8″是相同的种类并且是以同样的方式得到的。
标记为51′和52′的级2的两种结构以及级3的四种结构，首先的获得三个标记为521′，522′和511′的结构的每一个都包括增强层、插入层8，8′或者8″以及有用层，第四个标记512′包括支持衬底2、中间层3和有用层121。
在说明和之后的权利要求中，短语“将增强衬底键合到有用层上”包括在增强层和有用层之间有紧密接触的情形，以及至少一种插入层8，8′或者8″出现在增强层和有用层之间的情形。
在刚刚所述的不同的方法中，短语“增强衬底”是指任何一种类型的起到机械支持作用并且允许从由其产生的衬底分离有用层的衬底。
增强层71，72，73的种类的选择取决于最后得到的结构的指定用途。
增强衬底71，72，73可以从支持衬底2所给出的实施例中进行选择。
已描述的不同方法和它们可以选择的方法允许在要被重复利用的单个源衬底1的每一次方法循环的末尾得到至少一对结构，使得与现有技术情形所知道的需要对每一个产生的结构进行重复使用源衬底的方法相比，它们更加经济和商业可行。
而且，在每一次循环的重复中，操作者可以选择使用同种类或者不同种类的增强层，以及包括或者不包括插入层8，8′或者8″。这导致可以伴随得到包括不同叠层的结构。
最后，依赖于注入的原子种类的参数，也可以产生弱化区6使得后面有用层120、111或者121很薄，例如厚度小于50纳米(50nm)，同时邻近的前面有用层，分别标记为110、112或者122更厚。前面有用层的厚度与压靠着它的增强层的厚度相关，该厚度允许在随后的步骤中进行没有变形也没有在后面有用层中产生气泡的热退火处理。与迄今为止采用的诸如智能切割的诸如原子种类的方法相比，得到的转移的有用层更薄。
另外，在级1或者更高的级的衬底上进行的诸如原子种类的步骤集中了在前面有用层110或者122的缺陷，同时没有直接经受注入的后面有用层120或121具有带有缺陷的区域，该缺陷与注入以及在具有比前面层更薄厚度的分离区上进行延伸的分离有关。
下面是依据本发明参考于图5A到图5F对本方法的实施例进行描述。
实施例1
这里使用的级1的结构是SOI衬底类型的结构5′，其包括单晶硅中的支持衬底2、厚度为20nm的二氧化硅SiO2中的中间层3以及厚度为1.5um的单晶硅中的有用层11。
下一步，通过基于大约150Kev的注入能源和大约6.1016H+/cm2的注入量注入氢离子以产生弱化区6。从而产生厚度为20nm的后面有用层120。
现在增强层71是施加在单晶硅中，该单晶硅是由厚度为20nm的二氧化硅中的中间层8覆盖并然后沿着弱化区6进行分离。
同时，就得到了一对衬底SOI 51′和52′。
通过重复使用标记为52′为级2的的SOI衬底作为起始衬底，，操作的循环被反复。
一旦已经准备了表面，前面有用层112具有大约0.6微米的厚度并且后面有用层111具有大约0.6微米的厚度。在使用由单晶硅制成的增强层72，该单晶硅覆盖了厚度为20纳米(20nm)的二氧化硅层8′，得到了标记为521′和522′的两个级3的SOI衬底，两个级3的SOI衬底其各自的有用层111和112在分离后具有约为0.6微米的厚度。

Claims (17)

1、一种同时产生用在电子学、光电子或者光学领域的至少一对结构(51，51′，52，52′)的方法，其中每一个结构包括至少一个转移到衬底(71，2)上的有用层(110，120)，包括的步骤包括：
a)准备称为级1的结构(5，5′)，结构(5，5′)包括转移到支持衬底(2)的有用层(11)；
b)在所述级1结构的有用层(11)的内部形成弱化区(6)，通过注入原子种类，从而定义称为“前面有用层”和“后面有用层”的两层(110，120)，后面有用层(120)位于所述前面有用层(110)和所述支持衬底(2)之间。
c)将增强衬底(71)附着到所述前面有用层(110)的自由面(130)上；
d)通过施加应力，沿着所述的弱化区(6)分离在步骤c)中获得的叠层，从而得到两个级2结构(51，51′，52，52′)，其中第一个结构(51，51′)至少包括所述支持衬底(2)和所述后面有用层(120)，并且第二个结构(52，52′)至少包括所述增强衬底(71)和所述前面有用层(110)。
2、依据权利要求1所述的方法，其用于同时产生多对结构(511，511′，512，512′，521，521′，522，522′)，其中每一个结构至少包括一种转移到衬底(2，71，72，73)上的有用层(111，112，121，122)，其特征在于使用至少一个级2的结构(51，51′，52，52′)作为起始结构，并使用增强结构(72，73)，重复如在步骤b)到步骤d)中所述的循环操作，其，并且如果需要，从至少一个下一级的结构(511，511′，512，512′，521，521′，522，522′)开始，该循环操作至少重复一次。
3、依据权利要求1或2所述的方法，其特征在于：步骤a)的转移操作包括键合步骤，所述有用层(11)直接与支持衬底(2)接触。
4、依据权利要求1或2所述的方法，其特征在于：步骤a)的转移操作包括键合步骤，一个或多个中间层(3)插入在所述有用层(11)和支持衬底(2)之间。
5、依据前述任一权利要求所述的方法，其特征在于：步骤c)的附着操作是通过键合将增强衬底(71，72，73)直接与前面有用层(110，112，122)的自由面(130，140，150)接触。
6、依据任一前述的权利要求所述的方法，其特征在于：步骤c)的附着操作是通过键合将至少一个插入层(8，8′，8″)插入在所述增强衬底(71，72，73)与附着操作前面有用层(110，112，122)的自由面(130，140，150)之间。
7、依据权利要求3到权利要求6之一所述的方法，其特征在于：键合是通过分子粘附而进行的。
8、依据权利要求4所述的方法，其特征在于：所述中间层(3)是由选自二氧化硅(SiO2)、氮化硅(Si3N4)、高介电常数的绝缘材料、钻石或应变硅的材料制成的。
9、依据权利要求6所述的方法，其特征在于：所述插入层(8，8′，8″)是由选自二氧化硅(SiO2)、氮化硅(Si3N4)、高介电常数的绝缘材料或钻石的材料制成的。
10、依据前述任一权利要求所述的方法，其特征在于：支持衬底(2)、增强衬底(71，72，73)和有用层(11，110，120，111，112，121，122)的至少一种元素是由半导体材料制成的；
11、依据前述任一权利要求所述的方法，其特征在于：所述支持衬底(2)至少包括一种材料层，该材料选自硅、碳化硅、兰宝石、钻石、锗、石英、钇稳定的氧化锆或碳化硅合金。
12、依据前述任一权利要求所述的方法，其特征在于：增强衬底(71，72，73)至少包括一种材料层，该材料是选自硅、碳化硅、兰宝石、钻石、锗、石英、钇稳定的氧化锆或碳化硅合金中。
13、依据前述任一权利要求所述的方法，其特征在于：所述有用层(11，110，120，111，112，121，122)是由选自硅、碳化硅、兰宝石、钻石、锗、硅-锗、III-V化合物或II-VI化合物中的材料制成的。
14、依据前述任一权利要求所述的方法，其特征在于：所述支持衬底(2)是单晶硅或者多晶硅，所述有用层(11，110，120，111，112，121，122)是单晶硅，所述增强衬底(71，72，73)是单单晶硅或者多晶硅，所述中间层(3)和插入层(8，8′，8″)是二氧化硅；
15、依据前述任一权利要求所述的方法，其特征在于：所述级1结构的有用层(11)是通过在源衬底(1)内部产生弱化初始区(4)而得到的，通过将该源衬底(1)施加在所述支持衬底(2)上，然后通过沿着弱化初始区(4)分离源衬底(1)的剩余物(12)，该弱化初始区(4)从所述源衬底(1)的剩余物(12)中分离所述的有用层(11)。
16、依据权利要求15所述的方法，其特征在于：所述弱化初始区(4)是通过注入原子种类而产生的；
17、依据权利要求15所述的方法，其特征在于：所述弱化初始区(4)是多孔区。
CNB2004800118243A 2003-06-06 2004-06-03 用于同时得到一对由有用层覆盖的衬底的方法 Expired - Fee Related CN100358124C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR03/06845 2003-06-06
FR0306845A FR2855909B1 (fr) 2003-06-06 2003-06-06 Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
PCT/FR2004/001368 WO2005004232A1 (fr) 2003-06-06 2004-06-03 Procede d'obtention concomitante d'une paire de substrats recouverts d'une couche utile

Publications (2)

Publication Number Publication Date
CN1781188A true CN1781188A (zh) 2006-05-31
CN100358124C CN100358124C (zh) 2007-12-26

Family

ID=33443190

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800118243A Expired - Fee Related CN100358124C (zh) 2003-06-06 2004-06-03 用于同时得到一对由有用层覆盖的衬底的方法

Country Status (7)

Country Link
US (2) US7115481B2 (zh)
EP (1) EP1631983A1 (zh)
JP (1) JP4625913B2 (zh)
KR (1) KR100751150B1 (zh)
CN (1) CN100358124C (zh)
FR (1) FR2855909B1 (zh)
WO (1) WO2005004232A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194827A (zh) * 2010-03-16 2011-09-21 北京大学 一种基于高介电常数材料的抗辐照soi器件及制备方法
CN102820251A (zh) * 2011-06-08 2012-12-12 中国科学院上海微系统与信息技术研究所 一种基于键合工艺的高k介质埋层的soi材料制备方法
CN105679699A (zh) * 2014-12-04 2016-06-15 Soitec公司 层转移工艺
CN109155358A (zh) * 2016-05-25 2019-01-04 索泰克公司 用于修复通过注入然后与衬底分离所获得的层中的缺陷的方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2892228B1 (fr) * 2005-10-18 2008-01-25 Soitec Silicon On Insulator Procede de recyclage d'une plaquette donneuse epitaxiee
US20090325362A1 (en) * 2003-01-07 2009-12-31 Nabil Chhaimi Method of recycling an epitaxied donor wafer
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
US20060194400A1 (en) * 2005-01-21 2006-08-31 Cooper James A Method for fabricating a semiconductor device
JP2006210660A (ja) * 2005-01-28 2006-08-10 Hitachi Cable Ltd 半導体基板の製造方法
US7262112B2 (en) * 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
EP1777735A3 (fr) * 2005-10-18 2009-08-19 S.O.I.Tec Silicon on Insulator Technologies Procédé de recyclage d'une plaquette donneuse épitaxiée
FR2896618B1 (fr) 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
FR2896619B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
IL174844A (en) 2006-04-06 2011-02-28 Semi Conductor Devices An Elbit Systems Rafael Partnership Unipolar semiconductor photodetector with suppressed dark current and method for producing the same
EP1950803B1 (en) 2007-01-24 2011-07-27 S.O.I.TEC Silicon on Insulator Technologies S.A. Method for manufacturing silicon on Insulator wafers and corresponding wafer
EP1986229A1 (en) * 2007-04-27 2008-10-29 S.O.I.T.E.C. Silicon on Insulator Technologies Method for manufacturing compound material wafer and corresponding compound material wafer
US7795114B2 (en) * 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
US7781308B2 (en) * 2007-12-03 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7820527B2 (en) * 2008-02-20 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Cleave initiation using varying ion implant dose
JP2009212387A (ja) * 2008-03-05 2009-09-17 Semiconductor Energy Lab Co Ltd 半導体基板の製造方法
FR2929758B1 (fr) * 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
FR2934924B1 (fr) * 2008-08-06 2011-04-22 Soitec Silicon On Insulator Procede de multi implantation dans un substrat.
EP2157602A1 (en) * 2008-08-20 2010-02-24 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. A method of manufacturing a plurality of fabrication wafers
JP5611571B2 (ja) * 2008-11-27 2014-10-22 株式会社半導体エネルギー研究所 半導体基板の作製方法及び半導体装置の作製方法
JP5404135B2 (ja) * 2009-03-31 2014-01-29 株式会社ブリヂストン 支持基板、貼り合わせ基板、支持基板の製造方法、及び貼り合わせ基板の製造方法
US8546238B2 (en) 2009-04-22 2013-10-01 Commissariat A L'energie Atomique Et Aux Energies Method for transferring at least one micro-technological layer
FR2944914B1 (fr) * 2009-04-22 2011-05-20 Commissariat Energie Atomique Procede de transfert d'au moins une couche micro-technologique
FR2940852A1 (fr) * 2009-04-22 2010-07-09 Commissariat Energie Atomique Procede de transfert d'une couche depuis un substrat de depart vers un substrat final, par double fragilisation
US8513090B2 (en) * 2009-07-16 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device
US20110108854A1 (en) * 2009-11-10 2011-05-12 Chien-Min Sung Substantially lattice matched semiconductor materials and associated methods
EP2513964B1 (en) * 2009-12-15 2014-02-19 Soitec Process for recycling a substrate.
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
CN104040686B (zh) * 2012-01-12 2017-05-24 信越化学工业株式会社 热氧化异种复合基板及其制造方法
WO2015157202A1 (en) 2014-04-09 2015-10-15 Corning Incorporated Device modified substrate article and methods for making
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
FR2992464B1 (fr) * 2012-06-26 2015-04-03 Soitec Silicon On Insulator Procede de transfert d'une couche
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
KR102353030B1 (ko) 2014-01-27 2022-01-19 코닝 인코포레이티드 얇은 시트와 캐리어의 제어된 결합을 위한 물품 및 방법
CN107635769B (zh) 2015-05-19 2020-09-15 康宁股份有限公司 使片材与载体粘结的制品和方法
EP3313799B1 (en) 2015-06-26 2022-09-07 Corning Incorporated Methods and articles including a sheet and a carrier
TW201825623A (zh) 2016-08-30 2018-07-16 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI821867B (zh) 2016-08-31 2023-11-11 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
US11331692B2 (en) 2017-12-15 2022-05-17 Corning Incorporated Methods for treating a substrate and method for making articles comprising bonded sheets
CN110078017B (zh) * 2018-01-26 2021-11-05 沈阳硅基科技有限公司 一种贯穿空腔结构硅片的加工方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
JPH10135500A (ja) * 1996-03-18 1998-05-22 Sony Corp 薄膜半導体、太陽電池および発光素子の製造方法
SG67458A1 (en) 1996-12-18 1999-09-21 Canon Kk Process for producing semiconductor article
CA2233096C (en) * 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
JP3697052B2 (ja) * 1997-03-26 2005-09-21 キヤノン株式会社 基板の製造方法及び半導体膜の製造方法
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US20020089016A1 (en) * 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
AU2481101A (en) 1999-07-19 2001-02-05 Maschinenfabrik Bernard Krone Gmbh Harvesting equipment for stalk plants
FR2797714B1 (fr) 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US6420243B1 (en) * 2000-12-04 2002-07-16 Motorola, Inc. Method for producing SOI wafers by delamination

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194827A (zh) * 2010-03-16 2011-09-21 北京大学 一种基于高介电常数材料的抗辐照soi器件及制备方法
CN102820251A (zh) * 2011-06-08 2012-12-12 中国科学院上海微系统与信息技术研究所 一种基于键合工艺的高k介质埋层的soi材料制备方法
CN105679699A (zh) * 2014-12-04 2016-06-15 Soitec公司 层转移工艺
CN105679699B (zh) * 2014-12-04 2020-05-22 Soitec公司 层转移工艺
CN109155358A (zh) * 2016-05-25 2019-01-04 索泰克公司 用于修复通过注入然后与衬底分离所获得的层中的缺陷的方法
CN109155358B (zh) * 2016-05-25 2022-06-03 索泰克公司 修复通过注入然后与衬底分离所获得的层中的缺陷的方法

Also Published As

Publication number Publication date
US7115481B2 (en) 2006-10-03
JP2006527478A (ja) 2006-11-30
WO2005004232A1 (fr) 2005-01-13
US20040248378A1 (en) 2004-12-09
EP1631983A1 (fr) 2006-03-08
KR20060017615A (ko) 2006-02-24
US7407867B2 (en) 2008-08-05
KR100751150B1 (ko) 2007-08-22
JP4625913B2 (ja) 2011-02-02
FR2855909A1 (fr) 2004-12-10
CN100358124C (zh) 2007-12-26
FR2855909B1 (fr) 2005-08-26
US20060286770A1 (en) 2006-12-21

Similar Documents

Publication Publication Date Title
CN1781188A (zh) 用于同时得到一对由有用层覆盖的衬底的方法
CN1217381C (zh) 化合物半导体衬底及其制造方法
CN1175498C (zh) 复合部件及其分离方法和半导体衬底的制备方法
KR100933897B1 (ko) 분리가능 기판 또는 분리가능 구조체 및 그 생산방법
CN1076862C (zh) 绝缘体上的硅(soi)衬底的制造工艺
CN1473361A (zh) 制造含有粘接于-目标基片上的-薄层的-叠置结构的方法
CN1802737A (zh) 用于获得具有支撑衬底和超薄层的结构的方法
CN1541406A (zh) 具有受控机械强度的可拆除基片及其生产方法
CN1868054A (zh) 制备和组装基材的方法
CN1149758A (zh) 半导体衬底的制造方法
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
CN1527357A (zh) 应变半导体覆绝缘层型基底及其制造方法
EP1766676A1 (fr) Support d'epitaxie hybride et son procede de fabrication
CN1669122A (zh) 向接收基板转移碳化硅薄层的优化方法
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
CN1255237A (zh) 受控切分处理
CN1698206A (zh) 衬底、其制造方法以及半导体器件
CN1221205A (zh) 半导体基片和薄膜半导体部件及它们的制造方法
CN103828021B (zh) 制造复合晶片的方法
KR20040051605A (ko) 미세 구성요소를 가지고 있는 박층의 제조방법
CN1698193A (zh) 一种形成分层半导体工艺结构的方法与相应的分层半导体工艺结构
CN1708843A (zh) 在共注入后在中等温度下分离薄膜的方法
US20180033609A1 (en) Removal of non-cleaved/non-transferred material from donor substrate
CN1757097A (zh) 对多层晶片的环圈的预防性处理工艺
CN1720605A (zh) 多层结构的制造工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071226

Termination date: 20140603