KR100933897B1 - 분리가능 기판 또는 분리가능 구조체 및 그 생산방법 - Google Patents

분리가능 기판 또는 분리가능 구조체 및 그 생산방법 Download PDF

Info

Publication number
KR100933897B1
KR100933897B1 KR1020037013311A KR20037013311A KR100933897B1 KR 100933897 B1 KR100933897 B1 KR 100933897B1 KR 1020037013311 A KR1020037013311 A KR 1020037013311A KR 20037013311 A KR20037013311 A KR 20037013311A KR 100933897 B1 KR100933897 B1 KR 100933897B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
region
interface
creating
Prior art date
Application number
KR1020037013311A
Other languages
English (en)
Other versions
KR20040000425A (ko
Inventor
아스빠르베르나르
모리소유베르
주시마르
라이사끄올리비에르
Original Assignee
꼼미사리아 아 레네르지 아토미끄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 filed Critical 꼼미사리아 아 레네르지 아토미끄
Publication of KR20040000425A publication Critical patent/KR20040000425A/ko
Application granted granted Critical
Publication of KR100933897B1 publication Critical patent/KR100933897B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Laminated Bodies (AREA)
  • Materials For Medical Uses (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 인터페이스가 박층을 형성하기 위하여 사용된 층 및 표면사이에 생성되는 단계를 포함하는 상기 박층의 준비에 관한 것이고, 상기 인터페이스는 제 1 레벨의 기계 강도를 가지는 제 1 영역(Z1), 및 제 1 영역의 기계 강도보다 상당히 적은 레벨의 기계 강도를 가지는 제 2 영역(Z2)을 적어도 하나 제공되는 방식으로 되어 있다. 상기 인터페이스는 상기 영역에서 상이한 방식으로 매입되고 쉽게부서지는 층에 의하거나, 또는 중간의 다공질층에 의하여, 상이한 방식으로 준비되는 표면을 접착함으로써 생성될 수 있다.
Figure 112003037816710-pct00001
박층, 기판, 인터페이스, 다공질층, 분자 부착 결합, 에피택셜 성장

Description

분리가능 기판 또는 분리가능 구조체 및 그 생산방법{DETACHABLE SUBSTRATE OR DETACHABLE STRUCTURE AND METHOD FOR THE PRODUCTION THEREOF}
본 발명은 기판상의 박층으로 부터 구성요소 및 이러한 박층/기판 어셈블리의 제작에 관한 것이다. 기판은 초기 또는 중간 기판일 수 있고 분리가능, 즉 박층으로 부터 분리가능하다.
점차로, 구성요소는 그 구성요소를 생성하는데 사용되는 것과 다른 지지구조상에 집적되어야 한다.
예컨대, 가소성 재료 기판 또는 가요성 기판상의 구성요소가 인용된다. 구성요소라 함은 완전히 또는 부분적으로 "프로세싱된", 즉 완전히 또는 부분적으로 생성된 임의의 마이크로전자구조, 광전자 또는 센서(예컨대 화학적, 기계적, 열적, 생물학적 또는 생화학적 센서)디바이스를 의미한다.
구성요소를 가요성 지지구조상에 집적하기 위하여 층전달법이 사용될 수 있다.
층전달 기술은 종래에 구성요소 또는 층의 생성에 부접합한 지지구조상에 구성요소 또는 층을 집적하기 위한 적당한 해법을 제공할 수 있다는 많은 다른 응용예가 있다. 동일한 마인드로, 층전달 기술은 또한 구성요소가 있거나 없는 박층을 예컨대, 기판으로 부터 분리하거나 제거함으로써 원기판으로 부터 격리시킬 필요가 있을때 매우 유용하다. 또한, 동일한 마인드로, 박층을 교체하여 그것을 다른 지지구조상에 전달하는 것은 기술자에게 그렇게 교체하여 전달하지 않으면 불가능한 구조를 디자인할 수 있게 한다. 박층의 샘플링과 교체는 예컨대, 보통의 상황과는 대조적인, 캐피시터가 먼저 형성되고 새로운 기판상에 나머지 회로를 제작하기전에 또다른 실리콘 기판상에 전달되는 다이나믹 랜덤 액세스 메모리(DRAM)와 같은 매입형 구조체를 생성하는데 사용될 수 있다. 또다른 예는 더블 게이트 구조라고 언급되는 트랜지스터 구조의 생성에 관한 것이다. CMOS트랜지스터의 제 1 게이트는 종래 기술을 사용하여 기판상에 제작되고 그 다음에 제 2 게이트를 제작하여 트랜지스터를 완성하기 위하여 제 2 기판으로 교체되어 전달되고, 따라서 상기 구조체에 제 1 게이트를 남긴다(예컨대, K. Suzuki, T. Tanaka, Y. Tosaka, H. Horie 및 T. Sugii의 "High-Speed and Low-Power n+-p+ Double-Gate SOI CMOS", IEICE Trans. Electron., vol. E78-C, 1995, pp. 360-367를 참조하라).
박층을 원기판으로 부터 격리시키기 위한 필요조건이 예컨대, W.S Wong등의 Journal of Electronic MATERIALS, 페이지 1409, Vol. 28, N˚12, 1999 및 I. Pollentier등의 페이지 1056, SPIE Vol. 1361 Physical concepts of Materials for Novel Opto-electronic Device Application I(1990)와 같은 문서에서 보고된 바와 같은 발광다이오드(LED)분야에서 나타난다. 상기문서의 목적중 하나는 발광추출의 제어를 개선시키는 것이다. 또다른 목적은 이러한 특별한 예에서 에피택셜 스택을 생성하기 위해 사용된 사파이어 기판은 너무 부피가 크고, 특히, 전기적 절연체이 므로, 후면에 전기접점을 만드는 것이 곤란하다는 사실과 관련된다.
같은 상황이 예컨대, 전자통신 및 마이크로웨이브의 응용분야에서 나타난다. 이러한 상황에서는, 구성요소가 전형적으로는 적어도 몇 kohmㆍcm정도의 고저항율을 가지는 지지구조상에 최종차으로 집적되는 것이 바람직하다.
그러나 고정항율 기판이 반드시 보통 사용된 표준 기판과 같은 동일한 품질과 동일한 가격으로 이용될 수 있는 것은 아니다. 실리콘의 경우, 표준 저항율의 200 및 300nm 실리콘 웨이퍼가 이용가능하고, 한편, 1kohmㆍcm이상의 저항율에 대하여는, 200mm사이즈로 극소량이 제공되고, 300mm사이즈는 없다. 한가지 해결책은 표준 기판상에 구성요소를 제작하고, 최종 공정 단계에서, 구성요소를 포함하는 박층을 유리, 석영, 사파이어등상의 절연 기판상에 전달하는 것이다.
기술적 관점에서, 이러한 전달 동작의 주 이점은 구성요소가 형성되는 층의 특징과 최종 지지층의 특징을 서로 관련짖지 않는 것이고, 결과적으로 많은 다른 상황에서 유리하게 된다.
구성요소의 생성에 용이한 기판은 비용이 과도하게 비싸다는 상황이 또한 예증된다. 예컨대, (보다 높은 사용온도, 상당히 개선된 최대 파워 및 사용주파수등)실리콘 카바이드는 개선된 퍼포먼스를 제공하나, 실리콘 기판에 비해 매우 비싸고, 이 경우에, 비싼 기판(본 예에서는 실리콘 카바이드)의 박층을 저렴한 기판(이 예에서는 실리콘)상에 전달하고, 리사이클링 동작후의 재사용을 위하여 비싼 기판의 나머지를 회복하는 것이 유리하다. 전달 동작은 구성요소의 생성전, 생성시, 생성후에 수행될 수 있다.
상기 기술은 또한 최종적 응용분야를 위하여 얇은 기판을 획득하는 것이 중요한 모든 분야에 유리하다는 것이 입증될 수 있다. 기판이 얇으면 개선되는 열방출과 관련된 이유로, 또는 몇몇 경우에 있어서 전류는 그 전류가 통과하는 두께에 비례한 제 1 근사값의 손실을 가지고 기판의 두께를 통해 흘러야 하는 이유로, 특히 전력 응용분야가 인용된다. 가요성 때문에 얇은 기판이 요구되는 스마트 카드 응용분야 또한 인용된다. 이 응용분야를 위하여, 첫째, 다양한 공정 단계에서 양호한 기계적 저항을 가지고, 둘째 어떤 생산 장치상에서의 사용에 관해 표준에 일치하는 유리함이 있는 두꺼운 또는 표준 두께 기판상에 회로가 제작된다. 최종적 씨닝(thinning)은 분리에 의하여 수행된다. 이러한 분리는 또다른 지지구조로의 전달과 함께 수행된다. 몇몇 경우에서 특히 씨닝시 목표된 최종 두께가 자체지지구조체를 생성하는데 충분하다면, 또다른 지지구조로의 전달은 불필요하다.
일 지지구조로 부터 다른 지지구조로 층을 전달하기 위한 다양한 기술이 사용될 수 있다. 1985년 T. Hamaguchi등에 의하여, Proc. IEDM, 1985, p. 688에 개시된 기술이 예로서 인용된다. 이 기술은 일 기판으로 부터 다른 기판으로 층을 전달할 수 있게 하므로 큰 이점이 있으나, (공정시 파괴되는) 기초 기판을 반드시 소모해야하고 스톱층이 존재하지 않으면 동질의 박층 전달을 수행할 수 없다(즉, 기판 재료에 비동질층이 형성된다).
당업자에게 잘 알려진 전달 방법중, 마이크로전자 구성요소중 전부나 일부를 포함하는 재료의 박층을 전달하는 것중 하나를 또한 사용할 수 있다. 이러한 방법중 몇몇은 하나 이상의 가스물질을 주입함으로써, 재료내에 매입된 약층을 생성하 는데 기초하고 있다. 이러한 주제에 대하여, US-A-5374564(또는 EP-A-533551), US-A-6020252(또는 EP-A-807970), FR-A-2767416(또는 EP-A-1010198), FR-A-2748850(또는 EP-A-902843), 및 FR-A-2773261(또는 EP-A-963598)이 이러한 방법을 개시한다.
이러한 방법은 층을 지지구조에 전달하기 위하여 원기판으로 부터 막의 전부를 분리하는 목적에 일반적으로 사용된다. 그 다음에 획득된 박막은 원기판의 일부를 포함한다. 이러한 막은 전자 또는 광학 구성요소의 생성을 위한 액티브층으로서 역할을 수행할 수 있다.
특히 이러한 방법은 매 사이클에서 극소량의 기판만이 소모된다면, 분리후에 기판의 재사용을 가능하게 한다. 이것은 기판의 두께가 전형적으로 몇백 마이크로미터인 반면, 제거된 두께는 대개 몇 마이크로미터에 불과하기 때문이다. 따라서 기계적 압력에 의해서, 특히 US-A6020252(또는 EP-A-807970)에 개시된 방법의 경우에, (분리가능하다고 일컬어지는) "분리가능한"기판과 유사한 기판을 획득하는 것이 가능하다. 이러한 특별한 공정은 최종 전달시에 커팅되는 깨지기쉬운 매입영역을 형성하기 위한 이식에 기초하고 있다.
"리프트-오프" 원리에 기초한, 다른 방법 또한 기초 기판이 소모되지 않고, 원지지구조의 나머지로 부터 박층을 분리한다. 이러한 방법은 일반적으로 가능하다면 기계력과 연관된, 매입 중간층의 선택적인 화학적 에칭을 사용한다. 이 타입의 방법은 III-V 엘리먼트를 상이한 타입의 지지구조체에 전달하는데 매우 광범위하게 사용된다(C.Camperi등의 Photonics technology의 IEEE보고서, vol. 3, 12(1991), 1123참조). P. Demeester등에 의한 Semicond. Sci. Technol. 8(1993), 1124-1135 논문에 기술된 바와 같이, 일반적으로 에피택셜 성장 단계후에 발생하는 전달은 (각각 "프리-프로세싱" 또는 "포스트-프로세싱"에 의하여) 구성요소의 생성 전후에 수행될 수 있다.
국소적 분리를 얻기 위하여 기판의 나머지보다 낮은 (미리 존재하는)기계 강도의 매입층을 사용하는 방법중, ELTRAN법이 인용된다(일본 특허 공개 번호 07302889). 이 경우에, 단결정 실리콘 기반의 스택은 다공질 영역의 형성에 의하여 부분적으로 약해진다. 아무리 표준이더라도(즉, 임의의 특별한 분리가능 효과를 구함없이 생성되더라도) 또다른 유사한 상황이 실리콘 온 인슐레이터(SOI : Silicon On Insulator)구조의 경우에 매입된 산화물의 존재의 이용에 나타난다. 구조가 또다른 기판에 충분히 강하게 결합되고 고압력이 구조에 인가되면, 우선적으로 산화물에 생긴 국소적 파괴가 전체 기판에 커팅 효과를 유도할 수 있다. "PHILIPS Journal of Research", vol. 49, N°1/2, 1995는 53 내지 55페이지에서 이것의 예를 보여준다. 불행하게도, 파괴는 제어하기 곤란하고 그 파괴를 발생시키기 위해 높은 기계 강도를 필요로하고, 기판의 파괴 또는 구성요소의 손상의 위험이 있다.
이러한 매입 약층법의 이점은 수십 옹스트롬 단위(Å)에서 수마이크로미터(㎛)까지의 두께로 매우 양호한 동질성을 가진 결정 실리콘(또는 SiC, InP, AsGa, LiNbO3, LiTaO3 등)기반의 층을 생성하는데 사용될 수 있다는 것이다. 보다 큰 두 께는 또한 달성될 수 있다.
또다른 지지구조 또는 기판상에 가능한 일련의 층전달을 위한 분리가능 구조를 제작하기 위하여, EP 0702609 A1에 나타난 바와 같이, 층과 기판간의 결합 에너지를 제어하는 것이 당업자에게 알려져 있다.
이 발명의 발명가는 또한 분리가능 기판을 생성하기 위하여, 분리될 기판과 박층을 일시적으로 결합하는 "분리"표면에 존재하는 결합력의 제어에 관련된 방법을 사용하는 것이 가능함을 알았다. 결합이 분자 부착에 의하여 획득되는 상황은 특별한 이점을 제공한다. 분자결합에 의하여 획득된 어셈블리의 카테고리중, 이러한 결합 기술에 의하여 생성된 실리콘 온 인슐레이터(SOI) 기판은 특히 유리한 카테고리를 구성한다. 그 카테고리는 많은 변형을 포함하는데, 그 원리는 "Semiconductor Wafer bonding, a Wiley Interscience publication, John Wiley & Sons, Inc.에 기술된다. 몇몇 변형은 결합된 SOI(BSOI : Bonded SOI) 또는 결합 및 에치백 SOI(BESOI : Bond and Etch back SOI)로 알려져 있다. 분자부착과 관련된 결합과 달리, 이러한 변형은 연마 기술 및/또는 화학적 에칭 기술에 의하여, 원기판의 물리적 제거에 의존한다. 지금까지 부분적으로 층전달 기술로 기술된 다른 변형은 예컨대, US-A-5374564(또는 EP-A-533551) 및 US-A-6020252(또는 EP-A-807970)(이식된 영역을 따라 분리) 또는 EP 0925888(다공질화된 매입층을 따라 파괴에 의한 분리)에 기술된 방법과 같이, 또한 분자 부착에 의한 결합 및 약하게된 영역을 따라 "커팅"에 의한 분리에 기초한다. 어떠한 정확한 기술이 사용되더라도, 이러한 변형의 일반적인 특징은 접촉되는 표면에서, 실리콘(Si) 또는 실리콘 옥사이드(SiO2)를 가진 두개의 기판사이에 분자결합을 사용한다는 것이다. 때로는 다른 재료가 이용된다(질화물, 실리사이드 등).
비분리가능 SOI 구조가 획득되면, 표면 준비 동작이 최종적으로 준비되는데, 대개 전형적으로 1 내지 2 J/m2까지의 높은 결합 에너지의 결합후에 어닐링이 수행된다. 결과적으로, 표준 준비 동작에 의하여, 구조의 결합 에너지는 SiO2/SiO2결합의 경우에 있어서, 상온에서 100mJ/m2 정도, 그리고 30분동안 400℃로 어닐링한 후에 500mJ/m2정도이다(결합 에너지는 Maszara에 의하여 개발된 블레이드법에 의하여 결정된다(Maszara 등, J Appl. Phys., 64(10), p. 4943, 1988참조)). 구조가 고온(1100℃)에서 어닐링될때, 결합 에너지는 2J/m2만큼 높아질 수 있다(C. Maleville 등, Semiconductor wafer bonding, Science Technology and Application IV, PV 97-36, 46, The Electrochemical Society Proceedings Series, Pennington, NJ (1998)). 결합 이전에, 예컨대 플라즈마(예컨대 산소 플라즈마)에 결합될 표면의 노출과 같은 다른 형태의 결합 준비가 존재하고, 항상 그러한 어닐링의 필요없이 균등한 결합 에너지를 발생할 수 있다(YA, Li 및 R.W. Bower, Jpn. J: Appl. Phys., vol. 37, p. 737, 1998면).
상기와 대조적으로, 발명가들은 분리가능 SOI 구조에 관심을 가졌다. 상이한 기계 강도는 친수성 및 표면 거칠기를 수정함으로써 획득될 수 있다. 예컨대, O. Rayssac 등의 논문(Proceedings of the 2nd International Conference on Materials for Microelectronics, IOM Communications, p. 183, 1998)에 나타난 바와 같이, 플루오르화수소 에칭은 실리콘 옥사이드의 층의 거칠기를 증가시킨다. 상기 논문은 8000Å의 에칭이 RMS거칠기를 0.1nm 내지 0.625nm까지 증가시키는 법을 기술한다. 마주하는 표면에 대하여 0.625nm 및 0.625nm의 RMS거칠기를 가진 SiO2/SiO2결합은 1100℃에서 어닐링후에, 즉 이전에 인용한 표준 상황에서 보다 훨씬 낮은 500mJ/m2정도의 결합 에너지값을 발생시킨다는 것이 입증되었다. 발명가들은 이 경우에 거칠기처리(roughening)는 1100℃정도의 고온에서 어닐링한 후라도, 분리가능 결합 인터페이스를 제공하는데 이용될 수 있음을 보여주었다. 결합전의 거칠기 준비와 적당한 열 어닐링 처리를 교묘하게 결합함으로써, 분리가능 SOI 기판은 어셈블리 인터페이스에서 시의적절치 못한 분리없이, CMOS 트랜지스터를 생성하기 위한 공정의 대부분의 단계(특히 고온, 전형적으로는 1100℃에서 열처리 단계 뿐만 아니라 예컨대 질화물층과 같은 구속층을 퇴적하는 단계를 포함하여)를 견딜 수 있고, 제어된 기계적 압력의 의도적 인가에 의하여 결합 인터페이스에서 분리될 수 있었다.
본 발명에 따른 기술적 문제 및 해결수단
딜레미네이션은 다층구조, 특히 마이크로전자 구성요소, 센서 등에 대한 제조기술 분야에서 특히, 주지된 문제이다. 이것은 열처리, 화학적 처리(플루오르화수소 에칭 등), 구성요소를 생성하기 위해 필요한 기계적 및/또는 물리적 물질 제 거 동작(연마 등), 성막 및/또는 에피택셜 성장 단계, 그리고 비균질 스택의 생성시에 발생하는 기계적 압력 때문이고, 종종 층의 에지에서 벽개를 발생시키거나 구조의 에지에 리프트오프를 시작한다. 예컨대, SOI의 경우에, Si표면을 탈산화하기위하여 사용된 많은 플루오르화수소 처리는 몇몇경우에 매입된 산화물의 중요한 오버에칭을 야기할 수 있고 따라서 웨이퍼의 에지에서 표면막을 약화시킬 수 있다.
(물질 이식, 다공질 영역 형성, 결합 에너지 제어 등에 의한 약화에 의하여) 중간층이나 깨지기쉬운 인터페이스를 형성함에 의한 분리가능 기판의 생산에 기초한 (구성요소를 가지거나 가지지 않는) 층전달 기술은 의도된 분리이전의 공정이 너무 격렬하면 시의적절치 못한 딜레미네이션과 관련된 어떤 문제와 마주친다. 구성요소의 전부 또는 일부의 제조 공정시에, 의도하지 않게 에지에서 균열이 발생할 수 있고, 생산량을 감소시킬 수 있다. 에지에서 막의 필링에 의하여 야기된 액티브 막의 표면 영역의 감소외에 이러한 문제는 웨이퍼의 입자 오염을 매우 증가시킬 수 있고, 따라서 구성요소의 제조시에 생샨량을 매우 감소시키고 사용된 플랜트(특히 용광로)의 오염을 일으킬 수 있다.
본 발명의 목적은 미숙한 분리 또는 딜레미네이션을 야기함이 없이, 적시의 용이한 분리의 필요성과 필요시 마이크로전자, 광학, 또는 음향학적 구성요소 또는 센서, 또는 에피택셜 성장 단계의 전부나 일부의 생성을 위해 필요한 열적 또는 기계적처리의 적용을 견딜 필요성을 신뢰성있게 결합하는 층/기판 인터페이스에 의하여 상기한 결점을 경감하는 것이다.
보다 일반적으로는, 본 발명은 기판상에 박층을 포함하는 결합에 있고, 상기 층은 제어된 레벨의 기계 강도를 가지는 중간층 또는 인터페이스에 의하여 상기 기판에 연결되어 있다.
이 목적을 위하여, 첫째, 상기 박막과 기판간의 중간층 또는 인터페이스를 생성하는 단계를 포함하는 박층을 준비하는 방법이 제안되고, 이것은 상기 인터페이스가 기계 강도의 제 1 레벨을 가지는 제 1 영역 및 제 1 레벨보다 상당히 큰 기계 강도의 제 2 레벨을 가지는 제 2 영역을 가지도록 생성된다는 점에 특징을 가진다.
즉, 본 발명은 기계 강도가 1 영역에서 다른 영역에서 보다 높은 매입구조(인터페이스 또는 층)를 가지는 구조를 획득하는 방법을 제한한다. 따라서, 본 인터페이스(또는 중간층)은 그것을 적용하려는 프로세싱을 허용하는 요구기능으로서 최적화될 수 있다.
본 명세서를 통하여, "기계 강도"라 함은 "재료의 강도"의 관점에서의 기계 강도를 의미하나, 또한 보다 일반적으로는 이것이 열처리시이거나 또는 화학적 공격시거나 및 이것들의 모든 가능한 조합시이거나의 순수한 기계적 압력(끌어당김, 만곡, 전단, 압축, 비틀림 등)에 대한 응답인지 관계없이 (예컨대, 딜레미네이션을 견딜수 있는, 인터페이스 또는 스택 등과 같은) 연속적이거나 불연속적인 매체의 파열이나 분열에 대한 민감도를 의미할 수 있다.
이상에서 논의된 특정 문제의 경우에 있어서, 기판을 정확한 시간에 층으로 부터 분리함이 요구된다면, 보다 낮은 기계 강도를 가지는 제 1 영역은 제 2 영역내에 포함된 영역이다.
특히 웨이퍼 크기로 박층의 전부가 전달될때, 가장 높은 기계 강도를 가진 영역은 바람직하게는 링(둥근 기판의 경우에 환상링)이고, 그 폭은 몇 백 마이크로미터에서 몇 밀리미터까지 변경될 수 있고, 또는 심지어 1 센티미터정도가 될 수 있다. 따라서 링은 중심이 보다낮은 기계 강도를 지닌 원형, 사각형, 다각형 또는 다른 형태의 플레이트의 외면으로 구성될 수 있다.
(다이, 구성요소, 다이 세트 또는 서브세트 등에 의하여)박층의 일부의 레벨에서 분리 대신 대응하는 상황에서, 상기 층의 준비는 바람직하게는 상기 층의 적어도 하나의 조각이 기판상에서 격리되고 상기 제 2 영역은 상기 조각의 외곽을 따라 뻗어있는 단계를 포함한다. 따라서 제 1 영역은 조각화될 수 있고, 각각의 조각은 보다 큰 기계 강도의 영역에 의하여 둘러싸여있다.
따라서, 박층과 기판사이에 생성된 중간층 또는 인터페이스는 외면에서 보다 중심 영역에서 기계적으로 보다 약하다. 이것은 시의적절치 못한 딜레미네이션의 위험을 크게 감소시킨다.
상기 인터페이스 또는 매입층은 다양한 형태를 취할 수 있다. 그것은 특히 아래와 같이 정의될 수 있다:
- (접착제, 예컨대 분자부착에 의한 결합을 가지거나 가지지 않은) 결합 인터페이스, 및 중간층(산화물, 질화물)을 가지거나 가지지 않은 결합 인터페이스,
- 미세공동 (및/또는 가스 미세기포 및/또는 작은판)의 층, 및 보다 일반적으로는 결함층,
- 기판 및 층의 특성과 다른 특성을 갖는 중간층, 예컨대 다공질 실리콘층인 데, 기계 강도 또는 화학적 에칭(화학적 및 기계적)등에 대한 민감도의 관점에서 구별될 수 있다.
- 선택적으로 화학적 에칭되는 상이한 화학적 구성의 중간층. 보다 높거나 보다 낮은 기계 강도의 접속 영역 또는 다른 상이한 종류의 연결간의 차이가 나타날 수 있다.
- 결합된 인터페이스의 경우에는, 특히 결합에 대한 접촉을 가져온 후에, 예컨대, 결합(거칠기, 상이한 친수성, 화학적 표면 연결 상태 등)전에 상이한 준비에 의하여 획득된 에너지를 연결함으로써 및/또는 열처리 차이에 의하고
- 미세공동층의 경우에는, 제 2 영역에 도싱되는 감소된 이식에 의하거나 제 1 영역에 미세균열의 우선성장에 의하고,
- 다공질층의 경우에는, 다공도 퍼센티지가 제 1 영역에서 보다높도록 하기 위하여 다공도 퍼센티지를 수정함으로써,
- 선택적으로 화학적 에칭되는, 상이한 화학적 구성의 중간층의 경우에는, 화학적 에칭에 민감도의 임의의 변화에 직접적인 영향을 미치는 예컨대 반도체 물질에 대한 구성 퍼센트 차이 또는 도핑 차이 일 수 있는, 화학적 구성을 변경함으로써 정의된다.
보다 정확하게는, 단지 두개의 영역이 있는 상황에서, 본 발명의 바람직한 특징에 따라, 가능하다면 결합하여(그 경우에 제 2 영역은 제 1 영역을 둘러싼다) :
ㆍ인터페이스를 생성하는 단계후에 상기 제 1 영역 및 상기 제 2 영역을 포 함하는 층의 조각을 격리시키는 단계가 효과로 나타나고 따라서 상기 제 2 영역은 상기 조각의 외면을 따라 생기고, 기판과 박층이 리프트오프되는 분리 동작이 이어진다; 이 경우에, 리프트오프 단계는 예컨대, 전체적 또는 부분적 화학적 에칭, 전체적 또는 부분적 화학적 파괴 등에 의하여, 부분적 또는 전체적 커팅후에, 때때로 제 1 영역과 마주하는 제 2 영역의 물리적인 딜레미네이션의 단계가 유리하게도 선행한다.
ㆍ인터페이스는 기판 표면과 층표면사이에서 생성되고, 인터페이스를 생성하는 단계는 이러한 인터페이스중 적어도 하나를 준비하는 단계 및 표면이 분자 결합에 의하여 다른 표면에 결합되는 동안의 결합 단계를 포함한다; 인터페이스를 생성하는 단계는 바람직하게는 기판 및 층 표면의 각각에 대한 준비 단계를 포함한다. 표면 준비 단계는 바람직하게는 예컨대, 상기 제 1 영역에서의 상기 표면이 덜 친수적이거나 그 거칠기가 국소적으로 증가되는 동안의 처리 단계를 포함한다; 예컨대 이것은 제 1 영역 표면의 국소적 산 에칭을 참조한다; 보다 정확하게는, 적어도 하나의 표면이 산화물층을 포함하고 산 에칭이 플루오르화수소산에 의해 효과가 나타나면 그것은 훨씬 더 바람직하고, 이 제 2 영역 표면은 후에 제거되는 보호층(예컨대 질화물)에 의하여 상기 에칭으로 부터 보호되고 있다. 또다른 변형예에서, 2 웨이퍼중 적어도 하나의 표면은 전체가 거칠기되고 그 다음에 몇몇 부분에서 거칠기는 보다 큰 결합력을 얻기 위하여, 예컨대 화학적 연마 처리, 기계적 또는 화학적 기계적 또는 이온 처리에 의하여 또는 드라이 에칭에 의하여 수정되어, 필연적으로 개선된다.
ㆍ표면을 준비하고 거칠기를 제어하기 위하여, 특히 표면중 하나가 산화물이면, 부분적인 산 에칭은 플루오르화수소산을 사용하여 효과를 나타낼 수 있다.
ㆍ인터페이스를 생성하는 단계는 개시 기판에서 매입된 층을 약하게 하는 단계를 포함하고, 따라서 적어도 제 1 영역은 제 2 영역보다 약하게 되어있고, 상기 매입된 층은 그 층을 형성하는 부분 및 기판을 형성하는 부분사이에 배치된다. 연약화 단계는 바람직하게는 적어도 하나의 엘리먼트, 바람직하게는 가스를 이식하는 단계를 포함하고, 이 이식 단계는 제 1 및 제 2 영역에 대하여 상이한 방식으로 수행된다.
ㆍ인터페이스 또는 중간층을 생성하는 단계는 기판의 표면층을 다공질화하는 처리 단계를 포함하고, 이 처리 단계는 제 1 및 제 2 영역에 대하여 상이한 방법으로 수행되고, 층이 상기 다공질 층 정상에 생성되는 커버리지 단계가 뒤따라 수행된다. 기판이 실리콘인 특별한 경우에는, 이 처리 단계는 유리하게도 플루오르화수소 매개물내에서의 전기분해를 포함한다.
ㆍ인터페이스 또는 연결층의 기계적 및/또는 화학적 강도는 거칠기된 표면, 다공질 재료, 매입된 결함, 가스 또는 다른 초미세공의 결합이냐의 문제에 따라 다른것과 비교하여 몇몇 영역을 선택적으로 약하게 하거나 선택적으로 강하게 하는 비균일 열처리에 의하여 수정된다.
ㆍ인터페이스를 생성하는 단계는 기판으로 부터 층을 분리하는 단계가 뒤따른다. 기판을 생성하는 단계 및 리프트오프 단계사이에, 유리하게도 층이 제 2 기판에 결합되는 동안 결합 단계가 있다. 상기 결합 단계는 유리하게도 분자 부착 또는 부착 결합으로 구성되고, 후자의 경우에 예컨대, UV에 의해 경화되는 접착제, 레진, 또는 폴리머 접착제를 사용한다. 이 경우에, 분리 단계는 유리하게도 기계압력의 인가 및/또는 산 에칭에 의하여 효과가 발휘된다.
ㆍ층은 반도체 물질(Si, Ge, SiGe, SiC, GaN 및 다른 균등 질화물, AsGa, InP, Ge 등) 또는 강유전성 물질 또는 피에조 전기 물질(LiNbO3, LiTaO3), 또는 프로세싱되거나 프로세싱되지 않은 마그네틱물질이다.
ㆍ분리가능 기판상에 박층은 원반도체 재료 기판을 씨닝함으로써 획득되었다.
ㆍ씨닝은 머시닝 및/또는 화학-기계적 또는 다른 연마 및/또는 화학적 에칭에 의하여 획득된다.
ㆍ분리가능 기판상의 박층은 원반도체 재료 기판으로 커팅함으로써 획득되었다.
ㆍ커팅은 매입된 약층의 레벨로 커팅함으로써 수행된다.
ㆍ매입된 약층은 이식에 의하여 획득되고 분리는 열 및/또는 기계적 및/또는 화학적 처리에 의하여 획득된다.
ㆍ이식된 물질은 가스(수소, 헬륨 등)이다.
제품에 관하여, 본 발명은 기판상에 층을 구성하는 어셈블리를 제안하고, 상기 층은 적어도 제 1 선택된 영역이 제 1 레벨의 기계 강도를 가지고 제 2 선택된 영역이 제 1 레벨보다 상당히 높은 레벨의 기계 강도를 가지는 인터페이스에 의하여 상기 기판에 연결되어 있고, 제 2 영역은 제 1 영역을 둘러싼다.
결합될 수 있는 바람직한 특징에 따라,
ㆍ조각은 상기 제 2 영역이 상기 조각의 외면을 따라있도록 상기 제 1 영역 및 상기 제 2 영역을 포함하는 상기 층에 (커팅, 에칭 등에 의하여)전체적 또는 부분적으로 제한된다.
ㆍ인터페이스는 기판 표면 및 분자 부착에 의하여 결합되는 층의 표면사이에 생성된다. 인터페이스의 적어도 하나의 표면은 제 1 영역에서 보다 상기 제 2 영역에서 낮은 거칠기를 가지고 있다.
ㆍ인터페이스는 원기판에서 매입된 층에 의하여 형성되고, 제 1 영역은 제 2 영역보다 더 약하게 된다.
ㆍ인터페이스는 상기층과 상기 기판사이에 다공질층에 의하여 형성되고, 상기 층은 상기 제 1 및 제 2 영역사이에 다공도 차이를 가진다.
ㆍ상기층은 유리하게도 분자 부착 결합 또는 부착 결합에 의하여, 예컨대 UV방사에 의하여 경화되는 접착제에 의하여 제 2 기판에 더 결합된다.
ㆍ기판 또는 연결층의 기계적 및/또는 화학적 강도는 결합 거칠기된 표면, 다공질 표면, 매입된 결함, 또는 가스 또는 비가스 미세공동이냐에 따라 몇몇 영역을 다른것보다 선택적으로 강하게 하거나 선택적으로 약하게 하기 위하여 국소적으로 또는 비균일한(열처리, UV노출 처리, 레이저 방사 처리 등)처리에 의하여 선택적으로 수정된다.
ㆍ층은 반도체 물질(Si, Ge, SiGe, SiC, GaN 및 다른 균등 질화물, AsGa, InP, 등) 또는 강유전성 물질 또는 피에조 전기 물질(LiNbO3, LiTaO3), 또는 프로 세싱되거나 프로세싱되지 않은 마그네틱물질이다.
도 1은 상이한 분자 결합 특성을 가지도록 두개의 영역이 준비된 표면의 개략적인 부분 평면도,
도 2는 도 1에서 라인 II-II을 따라 자른 단면도,
도 3은 도 1의 타입의 인터페이스를 가진 기판상에 박층을 포함하는 조합도,
도 4는 기판상에 박층 전부의 개략적 단면도,
도 5는 보호층이 있는 기판 웨이퍼의 단면도,
도 6은 리세싱후의 도 5의 웨이퍼를 나타낸 도면,
도 7은 공동을 산화물의 퇴적층으로 퇴적한후의 동일한 웨이퍼를 나타내는 도면,
도 8은 연마후 산화물 퇴적층으로 덮힌 상기 웨이퍼를 나타내는 도면,
도 9는 잉여 산화물 코팅의 제거후의 웨이퍼를 나타내는 도면,
도 10은 박층을 고정한후 또는 두꺼운층을 고정하고 씨닝한 후의 웨이퍼를 나타내는 도면,
도 11은 산화물 코팅이 기판 및 박층에 침투한, 도 10의 변형예를 나타내는 도면,
도 12는 산화물 코팅이 박층상에 있는, 도 10의 변형예를 나타내는 도면,
도 13은 산화물이 기판에서 및 박층에서 상이한 영역을 점유하고 있는, 도 11의 변형예를 나타내는 도면,
도 14는 인터페이스가 상이한 물질(이 예에서는 SiO2와 Si3N4) 영역에 의하여 형성된 층으로 형성된 변형예를 나타내는 도면,
도 15는 산화물에 의하여 형성된 복수의 영역을 나타내는, 도 10의 변형예를 나타내는 도면,
도 16은 복수의 상이한 물질 영역으로 구성된 중간층을 나타내는, 도 14의 변형예를 나타내는 도면,
도 17은 동심원 및 선택적인 링(Z1 및 Z2)를 나타내는 도면,
도 18은 전체 영역(Z2)내에 영역(Z1)의 배열을 나타내는 도면,
도 19는 표면층을 퇴적한후의 도 4의 어셈블리의 개략도,
도 20은 최종 기판의 분자 결합후의 또다른 도면,
도 21은 리프트오프 동작의 적용후의 또다른 도면,
도 22는 리프트오프 및 연마후에 획득된 웨이퍼의 개략도,
도 23은 도 4의 타입의 분리가능 어셈블리를 나타내는 도면,
도 24는 구성요소, 예컨대 제 1 트랜지스터 게이트의 일부나 전부를 생성한후의 도면,
도 25는 산화물 퇴적후를 나타내는 도면,
도 26은 CMP에 의하여 평면화한 후를 나타내는 도면,
도 27은 (열처리를 포함한)분자 부착 결합후를 나타내는 도면,
도 28은 분리 및 탈산화후를 나타내는 도면,
도 29는 도 4의 타입의 분리가능 어셈블리를 나타내는 도면,
도 30은 구성요소의 생성후를 나타내는 도면,
도 31은 플루오르화수소 에칭 및/또는 기계력의 인가에 의하여 목표 기판에 전달 없이 분리후를 나타내는 도면,
도 32는 최종 기판과 재활용될 수 있는 기판으로 분리된후를 나타내는 도면,
도 33은 구성요소사이의 트렌치 또는 노치를 커팅한후를 나타내는 도 30의 변형예,
도 34는 예컨대 플루오르화수소 에칭후에, 리프트오프되는 공정에서의 구성요소를 나타내는 도면,
도 35는 도 4와 일치하는 도면,
도 36은 투명기판의 부착결합후의 도 35의 어셈블리의 단면도,
도 37은 리프트오프 및 연마후에 이 어셈블리의 상부를 나타내는 도면,
도 38은 리프트오프 및 연마후에 이 어셈블리의 상부를 나타내는 도면,
도 39는 화학적 및 기계적 커팅에 의하여 제거된 영역을 나타내는, 도 4와 일치하는 어셈블리를 나타내는 도면,
도 40은 상부 기판을 결합한후를 나타내는 도면,
도 41은 삽입된 영역(Z1 및 Z2)을 포함하는 어셈블리의 확대도,
도 42는 도 4와 일치하는 어셈블리를 나타내는 도면,
도 43은 GaN에 기초한 에피택셜 스택의 퇴적후를 나타내는 도면,
도 44는 기판을 결합한후를 나타내는 도면,
도 45는 리프트오프시를 나타내는 도면,
도 46은 연마후의 상부를 나타내는 도면,
도 47은 스택아래층의 제거후를 나타내는 도면,
도 48은 매입약층을 포함하는 기판을 나타내는 도면,
도 49는 매입약층의 일부를 포함하는 기판을 나타내는 도면
본 발명의 목적, 특징 및 이점은 제한되지 않은 실시예 및 첨부 도면에 의한 이하의 설명으로 부터 잘 현출될 것이다.
1-분자 부착 결합 인터페이스
상세한 설명에 대하여 선택된 바람직한 실시예는 주로 실리콘에 관하고, 일반적으로는 예컨대, 직경 200mm의 둥근 기판의 형태로 이용가능하다. 이러한 방법은 이것에 제한되지 않고 그러나 본 발명의 범위내에서 특히 실리콘외의 재료에 의하여 특징지워진 다른 시스템에 용이하게 적용된다.
본 발명에 따른 방법의 몇몇 실시예는 그외의 실시예가 조각을 제한하는 경향이 있는 반면, 전체 레벨에서 즉 기판 전체로 기판 층을 리프트오프하는 경향이 있다.
종래 생성되는 어셈블리가 도 1 및 도 2에서 도식적으로 나타난다. 도 2에 도식적으로 나타난 인터페이스 또는 중간층은 국소적 결합 차이가 발생하는 영역을 나타낸다. 이 도면과 함께, 도 3은 특히 본 발명에 따라, 상이한 기계 강도를 가 지는 두개의 영역을 가진 인터페이스의 표면의 일 준비예를 나타낸다. 보다 정확하게는, 도시된 예에서, 중심 영역(Z1)의 기계 강도(Ec1)가 중심 영역 주변의 외면 영역(Z2)의 기계 강도(Ec2)보다 적은 중심 영역(Z1)을 획득하는 것이 목적이다.
중심 영역(Z1)에서 보다 외면 영역(Z2)에서 더 높은 결합 에너지를 획득하는데 다른 방법이 사용될 수 있다. SiO2/SiO2 및 Si/SiO2 결합의 예가 고려된다. 다른 종류의 층의 경우에(Si3N4가 또다른 종래예이지만, 규화물도 있다), 그리고 이후 기술되는 것을 유추하여, 적당한 화학처리(예컨대 (또한 SC1으로 알려진)NH4OH/H2O2/H2O)를 사용하는 것으로 충분하다. 도 4는 기판(11) 및 박막(14)이 단결정 실리콘이고 두개의 중간층(12 및 13)은 기판(11) 및 박막(14)의 각각에서 결합하기 전에 형성된다. 물론, 두개의 중간층(12 또는 13)중 하나만으로도 충분하고, 그중 어느것도 존재하지 않는 상황(즉, Si/Si결합)이 고려되어야 한다(즉, 두개의 특별케이스가 있다). 중간층(12 및 13)이 존재하고 둘다 SiO2이면, 시스템은 SiO2/SiO2 결합으로 언급된다.
비분리가능 SOI기판의 생성을 위해 상기된 것을 포함해서, 분자 부착 결합에 관한 기술적 태양을 더해, 도 4에서 도시된것과 같은 구조를 생성하기 위하여 많은 기술들이 사용될 수 있다(Semiconductor Wafer Bonding, Science and Technology, Q. Y. Tong 과 U. Gosele, Wiley Interscience Publications참조). 이후부터 층(14)은 액티브층으로 언급된다). 이후부터 층(14)은 부가적인, 예컨대 에피택셜 이 층(14)에 퇴적되는 어떤 특별한 케이스를 제외하고는, 구성요소를 포함하는 층인, 액티브층으로서 언급된다. 본 발명의 몇몇 변형예에서, 박막은 구조를 화학적 및/또는 기계적으로 씨닝함으로써 획득된다. 이러한 변형예는 결합된 SOI(BSOI) 및 결합 및 에치백 SOI(BSOI)로 알려져 있다. 분자 부착 결합에 더하여, 이러한 변형예는 연마 기술 및/또는 화학적 에칭 기술에 의한 원기판의 물리적 제거에 기초한다. 이후부터 부분적으로 층 전달 기술로 설명되는, 다른 변형예는 분자 부착 결합에 더하여, US-A-5374564(또는 EP-A-533551) 및 US-A-6020252(또는 EP-A-807970) : 이식된 영역을 따른 분리, 또는 EP 0925888 : 다공질화된 매입층을 따라 파괴에 의한 분리에서 기술된 방법과 같은, 약한 영역을 따라 "커팅" 또는 클리빙에 의한 분리에 기초한다.
SiO2/SiO2(또는 심지어 Si/SiO2)의 경우에 있어서, 분리가능 기판의 생성을 위한 결합과 관련된 특별한 태양을 참조하여, 예컨대 질화 실리콘 Si3N4층과 같은 보호층을 산화 실리콘 SiO2층(12 및/또는 13)의 링상에만 퇴적하기 위하여 일시적 마스크가 첫번째로 사용될 수 있다. 산화물층은 몇몇 방법(퇴적, 실리콘의 열산화)으로 준비될 수 있고 응용분야에 따라 변경되는 두께를 가질 수 있다. 이러한 예로서, 1㎛두께의 열산화물이 선택된다. 따라서 다음의 구조가 획득된다: 중심 디스크의 표면은 (전형적으로 몇몇 mm너비인) 산화물로만 형성되고 외부링의 표면은 부가적인 보호층(예컨대 질화물)으로 덮힌 산화물로 형성된다.
산화물 표면을 거칠기처리하기 위하여 불화수소산 에칭이 이어지고, 거칠기 처리는 제거된 산화물의 두께에 따라 증가될 필요가 있다. 각각의 응용분야에 대하여, 특히, 딜레미네이션없이 형성되어야 하는 구성요소의 생성(또는 에피택셜 성장)방법 및 최종 분리에 채택된 방법의 기능에 따라 거칠기는 최적화될 수 있다. 전형적으로, 몇 백 내지 몇 천Å 정도의 산화물 두께를 제거하기 위한 플루오르화수소산 에칭이 양호한 개시 타협점이다. 1000Å정도의 질화물 두께는 플루오르화수소산 에칭으로 부터 퇴적되어 있는 산화물을 보호하고, 산화물층(12 및/또는 13)층의 중심 영역의 거칠기를 증가시킨다. 질화물은 이어서 예컨대, 뜨거운(>110℃) 오르토인산(H3PO4)으로 에칭함으로써 제거된다. 이것은 영역(Z1 및 Z 2)간의 상이한 친수성을 얻기 위하여 선택적으로 웨트 클리닝 또는 드라이 클리닝과 결합될 수 있다. 결과적인 효과는 중심에서 표준 결합보다 약한 결합 및 링의 위치에서 표준 결합과 동일강도의 결합중 하나가 된다.
제거된 산화물이 두꺼우면, 특히 응용분야는 (특히 몇 천Å의 범위에서, 많은 경우에 5000Å이 양호한 시작 타협점이라고 알려져있다)두꺼운 산화물을 요구하므로, 국소적으로 증가된 거칠기의 필요한 효과 및, (플루오르화수소산 에칭되어온) 중심영역 및 (이 에칭으로 부터 보호되어온) 링간의 레벨 차이가 발생함을 주목하여야 한다. 링내에 고품질의 결합을 얻기 위하여, 중심 영역에서 만족스러운 품질의 결합과 함께, 몇몇 경우에는 레벨 차이를 제거하거나 감소시킬 필요가 있다. 이것을 위하여 연마(예컨대 화학적/기계적 연마)를 이용하는 것이 적당할 수 있다. 레벨 차이때문에, 연마는 긴급 영역, 즉 본 예의 경우 링 영역에서 우선 연 마하여, 마이크로전자공학 분야 당업자에게 주지되어있는 평면화효과를 통하여 균일한 결과를 가져온다. 그러나, 연마는 또한 링으로 의도적으로 제한할 수 있다. 기판이 원형이면, 링은 예컨대, 중심 개구를 가진 연마천을 사용하여 우선 연마될 수 있고 따라서 플루오르화수소산 에칭되어온 중심 영역의 레벨로 링의 레벨을 감소시킬 수 있다. 더욱이, (연마하지 않은) 종래의 분자 부착 결합에 의하여 획득된것 보다 높은 결합 에너지를 유도한다는 것이 알려져 있다. 따라서 이것은 중심에서 표준 결합보다 약한 결합을 갖고 링의 위치에서 보다 강한 결합을 갖는 경향이 있는 두개의 효과를 조합한다. 이러한 조합은 도 3에 나타난 또다른 특별한 케이스이다. 링의 레벨을 중심레벨로 감소시키는 또다른 방법은 국소적 웨트 에칭 또는 드라이 에칭이다.
이것에 대한 대안은 모든 중간층(12 및/또는 13)을, 즉 링을 보호함이 없이 거칠기처리하고, 그러나 결합강도를 상당히 증가시키는 링에 국소적 처리를 가하는 것이다. 이 처리는 예컨대, 산소 플라즈마 또는 국소적 어닐링의 사용을 포함하는데, 이 목적중 하나는 플로우 효과를 통하여 산화물 표면의 거칠기를 재생성 및 감소시키는 것이고, 또한 어셈블리의 결합을 향상시키기 위한 임의의 다른 처리가 당업자에게 알려져 있다. 이러한 처리는 임의의 릴리프가 발생하지 않는다는 이점이 있다.
또다른 대안은 결합 동작후 국소적 열어닐링(레이저 빔, 비균일 화로, 램프에 의한 가열 등)의 사용과 관련된다. C. Malevill 등의, Semiconductor wafer bonding, Science and Applications IV, PV 97-36, 46, The Electrochemical Society Proceedings Series, Pennington, NJ (1998)에서 보고된 바와 같이, 결합후의 100℃의 어닐링 온도 차이는 특히 800℃이상의 온도범위에서 결합 에너지를 상당히 변경시킬 수 있다. 이 대안은 적어도 하나의 중간층(12 또는 13)을 거칠기처리하는 것과 결합하여, 또는 단독으로(즉, 모두 거칠기처리하지 않고) 사용될 수 있다. 본 발명의 제한으로 간주되지 말아야 하는, SiO2/SiO2결합에 적용된 하나의 특정예는 1000℃에서 구조 전체를 어닐링하고 1200℃로 선택적으로 링을 가열하는 것이다. 또다른 것은 1000℃에서 링 전체를 어닐링하지 않는 것이다. 이 선택적인 어닐링을 위하여, 열전도 현상 및 완벽한 선택도를 가진 국소 가열 장비 생산의 어려움때문에, 국소적 가열은 열입력 증감을 야기할 수 있음을 이해해야 한다. 이 경우에, 어닐링 온도는 기판의 에지에서 최대가 되고 기판 중심에 접근할때 떨어지도록 고려될 수 있다.
분리가능 기판을 생성하는 또다른 방법은 영역(Z1) 및 영역(Z2)간의 화학적 특성 차이에 기초할 수 있다. 이하의 쌍이 비소모예로 인용된다: Z1=SiO2 및 Z2=Si; Z1=Si3N4 및 Z2=SiO2; Z1 =Si3N4 및 Z2=Si 등. 이하에서는 Z1=SiO2 및 Z2=Si 쌍만이 기술된다.
도 5에 나타난 바와 같이, (레진, 퇴적 PECVD 등의)몇 mm너비의 보호링이 영역(Z2)의 치수를 정의하기 위하여 실리콘 기판상에 퇴적된다.
그 다음에 기판은 (종래 실리콘을 에칭하기 위해 사용된 임의의 기술에 의하 여, 웨트 또는 드라이)에칭되고 에칭은 보호되지 않은 영역에만 공격한다. 기계적 공격(밀링, 연마 등) 또한 관찰될 수 있고 사용된 도구의 외형 및/또는 크기에 의하여 중심만이 기계가공된다. 상기 경우에, 보호층을 퇴적하는 동작은 더이상 필요하지는 않다. 사용된 방법에 관계없이(가능하면 보호링을 제거하는 단계를 포함하여), 도 6에 나타난 바와 같이 오목부를 가진 실리콘 웨이퍼가 얻어진다.
이것은 영역(Z1)(오목부를 가진 디스크) 및 영역(Z2)(외부 링)의 위치를 정의한다.
산화물은 오목부를 가진 결과적인 기판에 CVD공정에 의하여 퇴적된다. 퇴적된 산화물층의 두께는 도 7에서 나타난 구조를 생성하고, 오목부의 두께보다 훨씬 크다.
연마에 의한 평면화는 구조의 링과 중심간의 레벨 차이뿐 아니라 이러한 타입의 퇴적물의 높은 본연의 거칠기를 제거한다(도 8 참조). 그 다음에 플루오르화수소산 에칭은 도 9에 나타난 구조를 생성한다. 이 경우에, 플루오르화수소산 에칭은 실리콘이 링과 같은 높이가 될때 멈춘다. 이것은, 첫째 이러한 두 영역은 상이한 거칠기를 가지고 있고 둘째 재료 특성이 다르기 때문에(상이한 분자 부착 결합 특성) 영역(Z1 및 Z2)간의 에너지 차이를 정의하는 "실리콘링 및 중심에 거칠기처리된 산화물"구성을 생성한다.
영역(Z1 및 Z2)간의 필요한 에너지 차이에 따라, 상기 시퀀스는 "실리콘링 및 중심에 거칠기처리되지않은 산화물"의 구성을 생성하기 위하여 수정될 수 있다. 이것을 위하여, 예컨대, 플루오르화수소산 에칭 단계는 제거될 수 있고, 이전의 연마 단계에서 실리콘링 연마는 동일 표면이 되도록 연장된다. 이 경우에, 영역(Z1 및 Z2)간의 에너지 차이는 필수적으로 재료 특성의 차이에 의하여 야기된다. 이 경우에, 차이는 보다 적다.
오목부 및 산화물 퇴적층이 (도 10의 구성이 결합후에 획득되는 결과로)기판(11)상에 생성되는 위치에서 인용되었다. 변형예는 박층(14)측에(도 12 참고) 또는 심지어 박층 양측에(도 11참고) 이러한 동작을 수행하는것으로 구성된다.
기계 강도차이를 나타낼 수 있는 다른 재료쌍에 대한 방법은 몇몇 부가 단계를 포함할 수 있다. 예컨대, 목적이 Z1=Si3N4 및 Z2=SiO2 쌍을 획득하는 것이라면, Si3N4는 종래의 마스킹 기술(포토리쏘그래피, 기계적 방법 등)을 사용하여 구조 전체에 대한 요구된 링을 정의하도록 주의하면서, 산화물에 부가하여 퇴적되어야 한다. 이러한 구조는 관련된 두개의 재료간에 놀라운 화학적 에칭(예컨대 플루오르화수소산 에칭) 선택도의 이점을 가지고 있고, 화학적 에칭에 의하여 링의 용이하고도 선택적인 제거를 통하여 분리를 용이하게 할 수 있다.
다른 형태가 가능하고, 그 예로서,
- 도 13은 중심층이 기판 및 박층에서 동일 치수를 가지지 않는 도 11의 변형예이다.
- 도 14는 기판 및 박층사이의 인터페이스층이 외부영역(Z2)의 재료(SiO2)와 다른 재료(Si3N4)의 중심 영역(Z1)을 가지고, 이러한 두 영역은 기판 및 박층외의 상이한 물질(여기서는 Si)인 어셈블리를 나타낸다.
- 도 15는 복수의, 지지구조의 재료와 상이한 재료의 영역(Z1)을 가진 도 10의 변형예이다.
- 도 16은 기판과 박층의 재료(여기서는 Si)와 다른 재료(여기서는 Si3N4 및 SiO2)의 복수의 영역(Z1) 및 복수의 영역(Z2)를 가지는 도 14의 변형예이다.
도 15 및 도 16은 (다이 레벨등에서) 도 17 및 도 18의 복수의 기하구조에 대응할 수 있다.
- 도 17은 복수의 동심원대(Z1 또는 Z2)를 가진 구성을 나타내고,
- 도 18은 1 타입(Z2)의 전체 영역에 다른 타입(여기서는 Z1)의 영역의 (행열로 이루어진)어레이를 가지는 구성을 나타낸다.
분리가능 기판 자체의 생산과 달리, 분자 결합에 기초한 기술을 사용할때, 그 사용 및 그것을 수행하는 수단에 관한 몇가지 수단이 있다.
처리되지 않은 액티브층 또는 처리된 액티브층의 두께(즉, 구성요소의 전부나 일부를 생성하기 위해 처리되었을때의 두께)에 의존하는바, 분리가능 기판의 이점은 액티브층의 분리가 자체 지지층(이것은 비교적 두껍고, 에피택셜성장 단계에서의 경우에서와 같이, 그 제조에 후속하는 퇴적 단계시에 제조되거나 획득되기 때 문에 그 두께는 분리가능 기판에 이미 존재한다) 또는 표면층을 획득하게 할 수 있다는 것인데, 상기 표면층은 일반적으로 보다 얇고, 이것이 최종 지지구조이던지 그자체 분리되는 단순한 일시 지지구조이든지 간에 목표 지지구조에 전달된다.
표면층을 목표 기판에 전달하는 다양한 방법이 있다.
무엇보다, 전달은 또다른 기판에 전달될 박층이 되게하는 분자 부착 결합에 의하여 효과가 나타날 수 있다.
도면에 의하여, 본 명세서에서 제 2 SOI구조로 언급된 새로운 SOI구조를 생성하는 관점에서 분리 방법이 이하에 기술된다. 상기한 기술보다 덜 직접적인 이러한 종류의 방법은, 그럼에도 불구하고 많은 이점을 가지고 있다. 여기서 선택된 예는 500Å두께의 매입된 산화물층을 가진 제 2 SOI기판의 생성에 관한 것인데, 이러한 두께는 이러한 종류의 방법을 직접 사용하여 얻기 어렵다.
제 1 구조는 도 4에 대응하는 분리가능 기판을 생성하는, 상기 방법중 하나에 의하여 얻어진다. 이 예에서 단결정 실리콘층(14)은 액티브층이 될 것이다. 이 분리가능 기판상의 연결층의 중심영역은 결합전에 거칠기처리되었고 매우높은 온도(바람직하게는 1100℃이하이고 1000℃ 또는 심지어 900℃이하이면 훨씬 낫다)에 의하여 임의의 강화 열처리를 하지 않았다. 500Å의 산화물층이 도 20에 나타난 구조를 생성하기 위하여 열산화에 의하여 형성된다. 이 산화물은 제 2 SOI구조의 매입산화물이 될 것이다. 본 실시예에서, 분리가능 기판(11+12+13+14+15)은 액티브층(16)의 최종 지지구조가 될 실리콘 기판(16)에 분자 부착 결합된다(도 2참조). 획득된 스택은 바람직하게는 층(15 및 16)의 인터페이스에서 제 2 결합을 강 하게 결합하기 위하여 고온(1100℃)에서 안정화된다. 이러한 제 2 결합은 상이한 기계 강도의 영역간의 차이가 없다는 점에서는 종래와 같다. 그럼에도 불구하고, 제 1 결합은 동일한 처리를 받는다면, Z1에 대응하는 적어도 중심영역에서, 제 2 밴드보다 적은 기계 강도를 가진다. 화학적 및/또는 기계적 분리 방법이 사용될 수 있다. 예컨대, 상기 획득된 스택은 영역(Z2)에 대응하는 링을 제거하고 영역(Z1)에 도달하기 위하여, 어셈블리의 에지부터 시작하여, 플루오르화수소산 욕조에 우선 담그는데, 이것의 1 목적은 산화물층(12 및 13)을 오버에칭하는 것이다. 두개의 인터페이스(12/13 및 15/16)가 우선 에칭된다. 더욱이, 분리가능 기판의 인터페이스(12/13)는 유리하게도 산화물/산화물 인터페이스이다. 따라서 산화물 및 실리콘간의 인터페이스(15/16)보다 용이하게 생성된다. 따라서, 보다 높은 기계 강도의 링을 리프트오프하는 단계동안, 분리가능 기판의 인터페이스에서 보다 제 2 결합의 인터페이스에서 적은 표면 에칭이 있다. 산이 낮은 에너지 영역(중심영역, 도 21참조)에 도달할때, (EP 0925888에 나타난 바와 같은, 가압 수력 제트에 의하여, FR 2796491에 나타난 바와 같은, 압축 에어 제트에 의하여, WO 00/26000에 나타난 바와 같은 트랙션에 의하여, 블래이드의 주입등에 의하여) 기계적 분리는 완전하게 최종 구조(13+14+15+16)를 제거한다(도 22참조). 예컨대 플루오르화수소 에칭에 의하여 산화물(13)의 제거가 이어지고, 최종 SOI구조가 획득된다. 분리가능 기판내의 기판역할을 하는 Si웨어퍼(11)는 예컨대 또다른 분리가능 기판을 생성하기 위하여 (바람직하게는 층(12)의 제거후에) 재활용 및 재사용될 수 있다.
영역(Z1)으로의 액세스하기 위하여 링을 제거하는 다른 방법은 적어도 부분적으로 링을 제거할 수 있다. 이것을 위하여, (제 2 기판을 결합하기 전에, 기계적 또는 화학적 컷(크로스 해치 영역)의 생성에 대응하는, (도 39 및 도 40참조)) 링에 제한된 기술이 사용될 수 있다.
층(14)에 이전에 형성된 500Å 두께의 매입 산화물층(15)은 층(14)에서 보다는 오히려 결합하기전의 기판(16)상에 형성되었을 수 있음을 주목하라. 또다른 변형예는 500Å두께를 두 부분, 예컨대 250Å두께의 기판(16)상의 1 부분, 및 본 예에서 또한 250Å두께의 층(14)상의 다른 부분으로 나눈다.
두개의 분자 부착 결합된 인터페이스가 둘다 산화물/산화물 타입이면, 고온에서의 제 2 결합의 안정화는 우선적인 플루오르화수소산 에칭이 제 1 인터페이스에서 일어나는 것을 보증하기 위한 방식으로 수행될 수 있음을 주목하라. 이 방법에서, 기계적 연약 영역(Z1)의 생성은 제 1 결합 인터페이스에서 완전한 스택의 우선적인 분리가 되고, 역역(Z2)는 먼저 양질의 액티브층(14)을 생성하고 둘째 에지에서 막의 필링에 의하여 야기된 액티브막의 표면에서의 감소와 생성 손실을 일으켜서 웨이퍼의 특별한 오염을 증가시킬 수 있는 균열의 발생을 방지한다.
본 발명에 따른 방법의 사용의 또다른 예는 더블게이트 트랜지스터 구조의 생성에 관한 것이다. 트랜지스터의 제조에 관한 첫번째 동작은 예컨대, 얇은 매입 산화물층을 가진 SOI구조의 생성을 위하여 상기한 것과 정확히 같은 방식으로 도 4에서 나타난 바와 같은, 필수적으로 종래의 기술(도 23참조)을 사용하여, 분리가능 기판상에 제 1 CMOS 트랜지스터 게이트(도 24참조)를 생성하는데 있다. 결합 안정화 온도는 900/1000℃ 정도 범위의 온도로 감소될 수 있다. 그 다음에 1㎛정도의 두께를 가진 산화물층이 종래의 퇴적 기술(예컨대 CVD)을 사용하여 이 기판(도 25참조)상에 퇴적된다. 산화물은 종래의 화학적/기계적 연마 기술(도 26참조)을 사용하여 평면화된다. 또다른 실리콘 기판(16)에 분자 부착 결합이 이어진다(도 27참조). 결합은 제 1 게이트를 위하여 형성된 구조가 이 고온을 견딜 수 있으면 우선적으로 1000 내지 1100℃의 온도에서, 또는 그렇지 않다면 900/1000℃ 정도의 온도에서 안정화된다. 최종적으로(도 28참조), 분리는 정확히 이전과 같은 방법(블레이드 주입, 가압 수력 제트, 압축 에어 제트 등)으로 수행된다. 트랜지스터 제조 공정을 재개하기전에, 특히 (도 28에 나타난 새로운 "기판"상에) 제 2 게이트를 생성하기 위하여, 산화물층(13)의 나머지는 화학적 에칭에 의하여 제거된다. 산화물은 실리콘에 관해 주지의 에칭 선택도를 가진 플루오르화수소산 용액으로 에칭되기 때문에, 에칭은 일단 산화물이 완전히 에칭되어 실리콘 표면을 드러내면 자연적으로 멈춘다. 예컨대 이식에 의하여 획득된, 다른 파괴 기술에 대한 이러한 기술의 주된 이점은 예컨대, 최종 연마 동작에 대한 것과 같이, 잠재적으로 결점을 발생시킬 문제있는 과도하게 복잡한 피니싱 시퀀스를 불요한다는 것이다. 더블 게이트 트랜지스터 제조 공정의 나머지는 당업자에게 명백할 것이다.
동일한 공정이 많은 다른 응용에서 사용될 수 있다. 제 1 SOI구조(도 4참조)가 트랜지스터, 회로, 구성요소 등을 생성하기위해 사용되면, 이것은 최종적으로 많은 타입의 전용 지지구조상에 전달될 수 있다. 예컨대, 기판(16)은 전기적 절연 특성(고 저항 실리콘, 석영, 사파이어 등)이 마이크로웨이브 및 무선통신 회로를 위한 이상적인 지지구조를 제공하고 따라서 기판의 손실을 줄이기 위하여 선택될 수 있다. 평면 스크린에 관한 응용분야를 위해, 투명 기판이 최종 지지구조로 선택된다.
얇은 기판상에 회로를 생성하는 경우에 있어서의 분리의 또다른 예가 본 명세서에서 간단하게 기술된다(도 29 내지 도 32참조). 관심있는 최종 두께는 전형적으로 몇 백 ㎛이하, 심지어 몇 십 ㎛정도이다. 예컨대, 이것은 전력 응용분야 또는 몇몇 가요성이 요구되는(플라스틱 재료 지지구조, 곡면 지지구조 등) 스마트 카드 및 다른 회로와 관련된다. 일 변형예는 목표 기판에 전달이 필요없는 타입의 분리와 관련된다. 여기서 목적은 층(14)이 자체 지지될 정도로는 충분히 두껍지만 너무 얇아서 데미지없이 회로 생산 공정을 견딜 수 없을때(전형적으로 몇 백 ㎛두께 이하이고, 심지어 몇 십 ㎛정도의 두께), 회로나 구성요소(C)를 생산한 후에 층(14)의 전달없이 분리를 가능하게 하는 것이다. 분리가능 기판을 생산하는 방법은 예컨대, 도 4의 구조를 생산하기 위하여 이미 기술된 임의의 것들에 관한 모든것과 일치한다. 200mm 직경의 실리콘 웨이퍼의 경우에, 표준 기판 두께는 725㎛이다. 예컨대 응용분야가 80㎛의 최종 기판 두께를 요구하면, 실리콘 기판 725-80=645㎛이 지지구조 기판(11)을 위해 선택된다. 그 다음에 이러한 645㎛두께의 기판은 예컨대 725㎛ 웨이퍼에 분자 부착 결합되고, 보다 낮은 기계 강도 영역을 형성한다. 그 다음에 725㎛웨이퍼는 예컨대, 평면화 및 화학적/기계적 연마에 의하여 요구된 80㎛두께로 얇게된다. 따라서 결과적인 어셈블리는 표준에 대응하고 구성요소의 몇몇 또는 전부에 대한 공정에 충분한 저항을 제공한다. 후자의 생성후에, 기판(16)이 생략될 수 있다는 점을 제외하면, 이전에 인용된 분리 기술중 하나가 사용될 수 있다(도 31 참조, 플루오르화수소산 에칭 및 기계적 압력). 그러나 그것의 존재는 몇몇 경우에는 유리할 수 있다. 분리후, 자체 지지층(14)은 단독으로, 구성요소를 포함하여 80㎛ 기판두께로 특징지워진 관심있는 최종 기판을 대표한다. 기판의 나머지는 재활용될 수 있다.
필요시, 도 33 및 도 34로부터 명백한 바와 같이, 다이가 분리전에 커팅될 수 있다: 도 33은 미래의 분리 영역아래로만 뻗어있는, 구성요소간 컷을 나타내고, 도 34는 조각중 하나에 풀오프 지지구조(SA)가 결합되고 플루오르화수소산 에칭후 풀오프를 허용하도록 채택된 것을 나타낸다.
연약화 파라메터는 분리전에 그리고 기계적 압력의 특성에 따라 분리가능 기판상에서 수행되어야 하는 기계적 동작, 특히 열적 및 화학적 처리에 적용되어야 한다. 예컨대, 분리가능 기판이 (우주공간에서 이용하기 위한 태양전지를 구성하기 위한 GaInAs를 성장시키는 경우가 전형적인)550℃의 에피택셜 성장 온도를 견뎌야하는 SiO2-SiO2결합을 가지는 게르마늄의 표면층으로 구성되면, rms 거칠기는 기판이 분리가능하도록 0.4nm가 되어야 한다.
또다른 사용예는 첫째, 회로의 사이즈의 증가 때문에, 그리고 둘째 변형에 보다 높은 저항을 가지는 카드를 요구하는 경향 때문에 지지구조의 가요성이 중요한, 스마트 카드를 위한 회로의 생산에 관련된 것이다. 그 두께가 약 50㎛이상인 단결정 실리콘 지지구조는 스마트카드에서 일반적으로 발생할 수 있는 것처럼, 곡력이 가해지면 그 두께가 너무 높으므로 이 상황에서는 너무 깨지기쉽다.
도 35는 도 4에서 나타난 것과 유사한 개시 어셈블리를 나타내는데, 개시 기판(11')은 실리콘 산화물의 제 2 층(13')에 분자 부착 결합된 실리콘 산화물의 층(12')으로 덮혀있고, 다시 실리콘층(14')로 덮혀있다. 회로는 실리콘층(14')내에 생성된다. 그 다음에, 제 2 지지구조에 어셈블리를 위하여(도 36참조), 바람직하게는 이 결합 단계후에 생산된 액티브층의 구성요소에 데미지를 가하는 위험이 없이, 저온, 예컨대 400℃미만의 온도로 가장 높은 가능 기계 강도를 가지는 반면, 매우 얇은 층(15)을 생성하는 접착제가 선택된다. 이것은 유리하게도 열이나 UV선의 노출에 의하여 접착이 경화될 수 있다(이 후자의 경우에, UV에 투명한 최종 기판(16')을 선택하는 것이 충분하다).
분리가능 기판(여기서는 결합 인터페이스 12'/13')의 약한 영역을 따라 커팅하는 경우, 접착제 및 UV에 투명한 기판(실제에서는 석영 및 유리로 만들어진다)이 화학 제품(플루오르화수소산, 솔벤트 등)에 전적으로 비활성이지 않으므로 순수하게 화학적 리프트오프를 생산하는 것은 어려울 수 있다. 반면, 링의 결합 에너지가 접착제 및 집적회로를 구성하는 다양한 층의 강도보다 적다면(이것은 비교적 용이하게 수행할 수 있다), 순수한 기계적 반응은 약한 인터페이스(12'/13')에서 구조를 리프트오프하기에 충분할 수 있다. 그 다음에, 분리가능 기판의 기판을 수회 사용하는 것이 가능하다. 링의 제한된 화학적 에칭과 달리, 부착 결합후 구조의 원형 컷을 형성함으로써 링을 또한 제거할 수 있다. 커팅은 유리하게도 고 결합 에너지 영역 및 저 결합 에너지 영역간 경계에서 레이저에 의하여 효과를 나타낼 수 있다. 링이 단 몇 mm폭이거나 훨씬 좁으면, 기판을 재사용하는 것이 가능하다.
대개, 지금까지 "분리가능"(도 37참조) 및 재사용가능으로 언급된 기판의 지지구조인 제 1 기판의 나머지가 바람직하게는 층(12')의 연마후에 얻어지고 다른 지지구조(16')에 전달되는 액티브층(14')은 층(14')의 두께가 적당하면 자체 지지한다.
기술한 예와달리, 제 2 기판(16')은 순수하고 간단한 중간기판(16')의 제거 나 일반적으로 기판(16')의 제거와 관련된, 또다른 지지구조상으로의 또다른 층전달 동작을 계속할 훨씬 긴 공정에서는 단순한 중간기판일 수 있다. 상기한 기술에 의하여 획득된 분리가능 기판은 그것이 "프로세싱된"후에 중간기판에 결합된다. 중간기판은 굳어지거나 유연해질 수 있다(상기 예참조). 굳어지면, 그것은 심지어 실리콘 웨이퍼가 될 수 있다.
당업자에게 주지된 부착막의 사용이 부착 결합을 위해, 특히 실리콘 웨이퍼를 커팅하고 집적회로를 인캡슐레이팅하거나 패키징하거나 백엔딩("Blu Tak", Teflon® 부착막 등)하는 동작을 위하여 관찰될 수 있다. 부착막이 양면이면, 또한 중간기판을 막의 후면에 부착하여, 기판 또는 커팅시 어셈블리의 고정을 위한 지지구조 역할을 할 수 있다.
관찰될 수 있는 리프트오프 기술은 트랙션 및/또는 쉬어 및/또는 곡력의 적용을 포함한다. 또한 인터페이스의 화학적 에칭 또는 초음파와 같은 다른 수단과 힘의 인가를 결합할 수 있다. 리프트오프될 인터페이스가 산화물 타입이면, 저에 너지 인터페이스를 에칭하는 것은 결합 인터페이스가 보다 용이하게 산출되게 하고 따라서 중간기판에 프로세싱된 층의 전달을 용이하게 한다. 이 상황하에서, 프로세싱된 층이 (예컨대 플루오르화수소산 에칭의 경우에 질화물의 부가적 퇴적에 의하여)보호되어야 하는 것이 유리하다.
압력이 박막이나 (핸들로 알려진)중간 기판에 직접적으로 인가될 수 있다. 그것은 기계적 압력일 수 있고(특히, 결합 인터페이스에서 블레이드의 삽입에 의하여 적용된), 그리고/또는 리프트오프 도구(WO 00/26000참조), 및/또는 제트를 사용할 수 있고, 또는 FR 2796491에 기술된 바와 같은 가스흐름을 주입하는 것, 및/또는 액체를 주입하는것(EP 0925888, EP 0989593참조)을 포함할 수 있다. 가스흐름의 경우에(또는 심지어 액체 흐름의 경우에, 예컨대 인터페이스가 산화물이라면 플루오르화수소산의 흐름), 분리가능 기판은 유리하게도 결합 인터페이스에 국소적으로 유체를 공급하기 위하여 미리(예컨대 화학적 에칭에 의하여) 준비될 수 있다. 이것은 구성요소를 포함하는 구조의 다양한 층을 보호함으로써 리프팅 오프가 발생해야 하는 다층 구조 결합 인터페이스에서 우선적인 리프팅 오프를 용이하게 한다. "따라서 심지어 내부 구성요소층간의 부착이 약할때라도 결합 인터페이스를 리프트오프하는 것이 가능하다. 이것에 관하여, 도 39 및 도 40을 참조하라.
그 다음에, 때때로 "핸들"로 언급되는 중간기판이 전자 구성요소에 대응하는 엘리먼트로 전체적으로 또는 (노치 또는 커팅 프리커서를 형성하기 위하여) 부분적으로 커팅될 수 있고, 상이한 지지구조로 전달될 수 있다. 전달은 집합적일 수 있고, 심지어 지지구조에 의해서만 연결되어 있으면, 모든 구성요소는 동일한 기술적 동작으로 동일한 시간에 전달되거나, 후자가 하나씩 전달되면, 구성요소마다(또는 다이마다) 전달된다. 지지구조는 스마트카드의 경우에서 처럼 가소성 물질일 수 있고, 이 경우에 부착이 유리하게도 전달을 위하여 사용된다. 엘리먼트는 또한 다른 전자 또는 광전자 디바이스를 포함하는 웨이퍼상에서 전달될 수 있고, 그 경우에 전달은 다시 분자 부착 기술을 사용할 수 있다(도 4 및 도 19 내지 도 22참조, 층(14)에 형성된 구성요소의 부가적 존재를 이미징). 엘리먼트는 픽 앤 플레이스 수단과 같은 종래의 수단에 의하여 전달될 수 있다. 엘리먼트는 또한 예컨대, 열특성을 개선하기 위하여 또다른 지지구조상에 전달될 수 있다.
그 다음에, 압력 또는 (예컨대 레이저를 사용하여)국소 가열을 함으로써, 그 최종 지지구조에 이전에 결합된, 박층은 기계력에 의하여 핸들로 부터 (엘리먼트별로, 또는 전체적으로) 분리될 수 있다.
도 17 및 도 18에 나타난 바와 같이, 영역(Z1 및 Z2)은 외부링(Z2)에 의하여 둘러싸인 중심 원형 영역(Z1)을 포함하는 시스템을 정의할 수는 없다. 다수의 다른 구조가 관찰될 수 있다. 도 18의 사각형의 배열은 다른 모양(행, 열, 동심원 등)의 배열로 대체될 수 있고 그 피치와 다른 기하학적 치수는 응용분야의 기능과 사용된 분리 기술에 따라 변할 수 있다. 배열을 채택한 이점이, 생성될 구조가 연결 인터페이스(이 경우 양호한 기계 강도의 영역의 짧은 범위의 반복이 바람직하다) 에 전달되는 높은 기계 압력에 놓이거나, 층(14)이 의도적이건 그렇지 않든, 다시 그 중심점이 구멍인 부적절한 딜레미네이션에 놓일 수 있는 연결영역에 국소적으로 덮히지 않은 구멍을 가지는 것을 특징으로 하면, 또는 다이를 생산하는 경우의 방법(예컨대 개별 다이에 커팅하기 위한)을 간소화하기 위하여 바람직하다는 것이 입증될 수 있다. 주로, 1㎛정도의 치수가 고 압력(예컨대, 헤테로-에피택시 또는 임의의 다른 퇴적 또는 구조에 상당한 장력이나 압력을 가하는 기술적 단계)을 견뎌야하는 구조를 위하여, 또는 소회로의 경우, 또는 초미세 포토리쏘그래피 해상도로 생성된 회로의 경우에 바람직하다. 반대 상황에서는, 1mm정도 또는 심지어 1cm정도의 스케일이 바람직하다. 2 영역 이상의 많은 조합이 물론 관찰될 수 있다(Z1; Z2, Z3 등). 불연속적 숫자 타입의 특정 기계 강도 영역보다 오히려, 연속적인 기계 강도 변형에 의해 특징지워진 영역 연속성이 관찰될 수 있다. 예컨대, 에지근처의 최대치로 부터 중심에서의 최저치까지 연속적으로 감소하는 기계 강도가 관찰될 수 있다. 변경은 기판의 평면에 수직인 축에 대하여 임의적으로 원형 대칭일 수 있다. 이 타입의 기판을 생산하는 생산 공정 및 분리에서의 사용은 사용된 기하학적 모양이 적당하면(선택적인 거칠기를 위해 보호층의 형상을 위한 마스크 모양, 편심링을 우선적으로 연마하기 위한 연마 티슈 모양 등), 도 1 내지 도 8에서 기술된 것과 모든 면에서 동일하다.
상기 기하학적 모양은 대개 분리가능 원기판(11+12+13+14)으로 부터 목표 기판(16)까지 층(14)의 전달과 양립한다.
전체적 레벨로, 즉 기판 전체로 부터 층의 분리를 촉진하는 경향이 있는 본 발명에 따른 방법의 실시예와 반대로, 다른 것은 파괴를 제한하는 경향이 있고, 그 모양은 확실히 액티브층으로 부터 생산될 다이 또는 구성요소와 관련된다. 도 41은 후속으로 다이(또는 임의의 다른 구성요소)가 적용되는 영역을 확대한, 이러한 1 예를 나타낸다. 이 구조는 원기판상에 분리될 구성요소가 있는 만큼 반복될 수 있다. 이상적으로는, 각각의 영역(Z2)가 둘러싸거나 단순히 영역(Z1)의 각각의 조각의 외곽을 따라 뻗어있다. 구성요소 (또는 다이 등)의 표면 영역은 구성요소 및 영역(Z1)의 표면중 하나가 다른것을 둘러싸는 구성에서, 영역(Z1)과 정확히 대응할 수 있거나, 후자보다 크거나 작을 수 있다. 채택된 구성은 사용될 분리 기술에 의존하고, 중심 디스크(Z1)주위의 링(Z2)만을 가진 기판을 분리하기 위하여 상기한 것과 동일할 수 있다. 하나의 흥미있는 변형예는 다이, 조각 등의 주위에 적어도 부분적으로, 커팅하거나 트렌치를 제한하기 위하여 종래의 구성요소 커팅 기술 (소잉, 레이저 커팅 등)을 사용하는데 있다. 또다른 유용한 변형예는 동일한 트렌치를 생산하고 그리고/또는 영역(Z2)에 대응하는 연결 영역을 제거하기 위한 포토리쏘그래피 동작과 연관된 화학적 에칭의 사용에 기초한다. 1 특정예의 경우로 도 41에 나타난 바와 같이, 수직 관통 라인은 요구된 조각의 외곽을 나타낸다. 예컨대, 큰 범위로 분자 부착 결합을 준비한 후에, 층(3 및 4)만이 도시된 외곽에서 커팅되고, 그 후 각각의 조각은 기판에서 리프트오프되고, 기판은 각각의 조각(대안으로서, 모든층 또는 모든 조각은 한번에 그리고 동시에 커팅될 수 있다)에서 리프트오프되는 것이 고려된다. 커팅후에, 고 기계 강도 영역이 외면에 있는 범위에서, 예 컨대 전자적, 광학적 또는 층(3 또는 4)상의 다른 구성요소를 생산하기 위하여, 처리 단계동안의 딜레미네이션의 위험이 감소되고, 반면, 리프팅오프가 요구될때, 제어된 방식으로, 중심 영역(그것은 외면에서 시작되었다)에서 어려움없이 전파된다.
도 4에 나타난 바와 같이, 기판의 레벨에서 외부링을 형성한다는 목적으로 영역(Z1 및 Z2)의 분포와 도 13에 나타난 바와 같은, 다이의 각각을 보호하기 위한 분포를 결합하는 것은 하나의 유리한 결합이다.
물론, 상기 실시예는 단결정 실리콘 하나의 경우에만 제한되지 않고, 구성요소가 분리전 생성되건 아니건 다른 반도체 재료(Ge, SiGe, SiC, GaN 및 다른 균등 질화물, AsGaInP 등), 강유전체 및 피에조전기 재료(LiNbO3, LiTaO3), 및 "처리된" 자석물질과 같은, 많은 재료로 확대될 수 있다.
(우주공간에서 사용하기 위한 태양전지를 구성하기 위한 GaInAs 성장의 전형적인 경우와 같이) 550℃ 에피택셜 성장 온도에 있어야하는 SiO2-SiO2결합 인터페이스를 가지는 게르마늄의 표면층으로 구성된 분리가능 기판의 위치에 대하여, 상기한 바와 같이, 그 다음에 rms 거칠기는 기판이 분리가능하도록 0.4nm가 되어야 한다.
또다른 예는 분리가능 기판상에 에피택셜 스택을 에피택셜하게 성장시키는 것이다. 이것은 특히 블루 및 화이트 LED 및 박층 레이저 다이오드(예컨대, 구리나 다이아몬드와 같은 양호한 열전도체 기판상의 전달에 의하여, 개선된 방출광의 추출 또는 개선된 열배기를 위하여)의 생성에 적용된다. 이 경우에, 에피택셜층은 GaN(AIN, GaAIN, GaAIInN 등)으로 부터 유도된 합성 반도체에 기초한다. 1 방법은 도 4(또는 도 26 또는 도 35)에 나타난 것과 균등의 분리가능 기판을 형성하기 위하여 상기한 공정중 하나를 사용하는 것으로 구성되고, 도 4의 예에서와 같이, 도 4(또는 도 26 또는 도 35)에서 층(14)는 SiC6H(전달된 Si면은 도면의 상부에 위치한다)이고, 층(12 및 13)은 산화실리콘이고, 기판(11)은 다결정 SiC(또는 사파이어)이다. (도 43의)질화물에 기초한 스택(15")은 (도 42의)이 구조에서 에피택셜하게 성장된다. 사용된 에피택셜 기술은 일 범주를 위한 분자빔 에피탁시(MBE : Molecular Beam Epitaxy), 및 또다른 범주를 위한 메탈로-오르가닉 화학 기상 증착(MOCVD : Metallo-Organic Chemical Vapor Deposition)와 같은 분야의 당업자에게 주지될 수 있다. 전자의 경우에, 에피택셜 성장온도는 600℃를 좀처럼 초과하지 않고, 반면 제 2 범주를 위한 전형적인 온도는 1050 내지 1100℃정도이다. 상기 2 기술의 각각에 대하여, 영역(Z1, Z2)등의 쌍 또는 세트의 선택은 최적화되어야 한다. 제 2의 경우에, 예컨대, 플루오르화수소산 에칭에 의하여 두개의 산화물층(12 및 13)의 거칠기에 기초하여 상기한 공정중 하나가 선택되고, 또다른 변형예는 기판의 에지로 부터 5mm너비의 링을 형성하는데 있다. 1100℃에서 후속의 MOCVD에피택셜 성장은 두께가 1㎛정도인 스택을 생성한다. 구조는 링의 기계 강도를 강하게 하기 위하여 전형적으로 900 내지 1200℃범위의 온도로 에피택셜 성장 단계 이전에 임의적으로 어닐링된다. 성장단계후에, 어셈블리는 산화물이 퇴적되고, CMP에 의하여 평면화되며, 분자 부착 결합(예컨대 실리콘 기판상에)되고, 그리 고 이 후자의 결합을 강하게 하기 위하여 1100℃에서 어닐링한다. 층(16)이 생성된다(도 44). 최종적으로, 50%플루오르화수소산욕조에서 몇시간은 이러한 인터페이스가 영역(Z2)에 대응하는 몇 mm의 깊이로 측면에 산화물층을 에칭하는데 충분하고, 따라서 영역(Z1)을 벗긴다. 예컨대, 상기한 기술을 사용하여, 예컨대, 블레이드를 주입하거나, 가압 수력 제트, 또는 압축 에어 제트를 가함으로써, 기계적 힘에 의한 분리가 뒤따라 수행된다. 최종적인 탈산화단계는 산화물층(13)의 나머지를 제거한다(도 46). 에피택셜 스택을 위한 핵형성층의 역할을 하는 적어도 SiC층(14)는 에칭에 의하여 임의적으로 제거될 수 있다(도 41). 다이오드는 최종적 전달 전후로 생성될 수 있다.
2-미세공동, 미세기포 또는 미세판을 포함하는 연약 매입층
기판과 "액티브"층을 형성하는것 사이의 인터페이스는 미세공동, 미세기포, 또는 미세판으로 형성된 매입된 약층의 형태를 대신 취할 수 있다. 이 공정은 많은 반도체 및 다른 재료로 사용될 수 있다.
상이한 기계 강도를 가진 영역간의 차이는 상이한 레벨의 연약화에 의하여 획득된다; 도 1 내지 도 3에 나타난 바와 같이, 중심 영역이 보다 큰 기계 강도의 외면영역에 의하여 둘러싸일 필요가 있는 경우, 예컨대, 영역(예컨대 수소이식에 의하여)을 연약화하기 위한 소량의 기판을 외면에 주입함으로써, 중심에서 보다 외면에서 구조가 덜 약하게 하는 것이 충분하다; 이것은 예컨대, 이식동작의 일부동안 층의 일부를 마스킹하거나, 이식동안 스위프를 수정함으로써 획득될 수 있다; 그것은 또한 특성이 다른 다양한 영역에서, 상이한 상황하에서 연속적인 이식을 수행함으로써 달성될 수 있다. 영역은 또한 상이한 레벨의 연약화을 얻기 위하여 상이한 열처리를 가함으로써 상이하게 연약화될 수 있다.
영역(Z1 및 Z2)(단일 링, 조각, 영역의 배열, 복수영역 등)의 분포에 관하여, (기계 강도, 화학처리, 열처리, 링 및 영역(Z2)의 선택적 제거 등에 의하여)이러한 구조를 분리하기 위한 기술 및 실행을 위하여 감소되는법, 분자 부착에 의하여 생성된 중간층 또는 인터페이스에 관련된 섹션 1에서 주어진 예 및 엘리먼트가 유효하게 적용된다.
3-다공질층으로 형성된 인터페이스
당업자는 특히 EP 0843346A2로 부터, 다공질층은 단결정, 다결정 또는 비정질형태로 특히 이하의 재료로 부터 획득될 수 있음을 안다: Si, GaAs, InP, GaAIAs, InAs, AIGaSb, ZnS, CdTe 및 SiGe.
따라서 이하 실리콘에 관하여 나머지 예를 기술한다.
플루오르화수소산에서 전기분해에 의하여 다공질 실리콘을 획득하는 것이 가능하다. 당업자는 플루오르화수소산의 농도를 수정하거나 전류를 변경함으로써 Si의 다공도를 변경하는 법을 안다. 예컨대, 50% 내지 20%까지 플루오르화수소산의 농도를 감소시키면 다공도는 2.1g/cm3 내지 0.6g/cm3까지 변한다.
따라서 두꺼운 퇴적층(예컨대, 질화물, 산화물 또는 다결정 실리콘 등)을 가진 Si웨이퍼의 외부링을 보호함으로써 외면을 손상되지 않게 보존하는 동안 실리콘 층의 중심을 다공질화할 수 있다. 그 다음에 외면에서 퇴적된 층을 제거하고 전체 웨이퍼를 전기분해하는 것이 충분하다. 이 두 전기분해 동작의 결과는 외면보다 웨이퍼의 중심에서 보다 높은 다공도를 생성한다는 것이다.
그 다음에 Si의 단결정 층은 에피택셜성장(도 48참조, 도 48은 영역(Z1' 및 Z2') 및 박층(23)간의 다공도차이를 제어하여, 기판(21), 다공질층(22)을 포함하는 구조를 대표한다)에 의하여 이 다공도층상에 생성된다. 수소 어닐링 타입의 스무딩 어닐링이 적어도 부분적으로 구멍 표면을 멈추기위하여 에피택셜 성장 단계전에 유리하게도 사용된다.
동일한 구성을 가지고 있다면 다양한층간에 결정 격자 연속성이 있을 수 있다.
따라서 액티브층이 되는 이 단결정층의 두께는 의도된 응용분야에 의존한다.
액티브층의 두께에 따라, 분리후 그것은 (비교적 두꺼우면) 자체 지지층이 될 수 있거나 특히, 층이 얇으면 목표 기판(예컨대 분자 접착에 의하여)에 전달될 수 있다. 액티브층은 화학적 수단이나 다공질층에 국소적으로 유동체를 주입함으로써 기판에서 리프트오프될 수 있다.
대안은 외면을 몇 mm의 거리(도 49에 나타난 바와 같이, 기판(21'), 그 몇몇 영역은 다공질인 층(22'), 및 단결정층(23')으로)로만 다공질이되게 하는 것이다. 그 다음에 (기계적 또는 레이저 커팅에 의하여 또는 HF/HNO3 또는 TMAH를 사용한 화학적 프로세싱에 의하여) 커팅에 의하여 링을 제거하는 것이 적당하게 된다.
영역(Z1 및 Z2)(단일링, 조각, 영역 배열, 복수 영역 등)의 분포에 관하여, (기계 압력, 화학적 처리, 열처리, 링 및 영역(Z2)의 선택적 제거 등에 의하여) 이러한 구조를 분리하기 위한 기술 및 실행하기 위하여 감소되는 법, 분자 부착에 의하여 생성된 중간층 또는 인터페이스에 관한 섹션 1에 주어진 엘리먼트 및 예는 유효하게 적용된다.
이하를 주목하라:
- 인터페이스는 단순한 접표면 또는 연결층일 수 있다.
- 조각은 스퀘어, 라인, 동심원 등의 망상으로 분포될 수 있다.
- 조각의 기하학적이 정의는 바람직하게는 위치 및 다이(가장 가까운 영역(Z2) 또는 가장가까운 소잉 라인에 있는)의 크기에 관련된다.
- 결합전의 표면 준비 단계는 산화물층의 거칠기처리를 포함할 수 있다.
- 제 2 영역의 거칠기에 비해 제 1 영역의 거칠기를 크게 얻기 위하여, 양 영역은 거칠기처리될 수 있고 제 2 영역만의 거칠기가 감소될 수 있다.
- Z1, Z2간의 차이는 국소적 분자 결합후의 열처리로 부터 발생할 수 있다; 대안으로, 국소적 열 어닐링이 결합 동작(레이저 빔, 비균일 용광로, 램프에 의한 가열 등)후에 사용될 수 있다.
- 인터페이스가 가스 엘리먼트의 이식에 의하여 연약화된 매입층일때, 후자는 바람직하게는 가스로 남는다.
- 리프트오프를 얻기 위하여, 영역(Z2)에 대응하는 재료의 일부는 유리하게도 화학적 에칭 및/또는 (매칭)재료의 기계적 제거에 의하여 제거될 수 있다.
- 리프트오프 단계는 진공 및/또는 압력의 응용에서 에칭에 의하여 효과를 나타낼 수 있다; 와터 제트, 에어 또는 압축 유동체가 사용될 수 있다.
- 상기한 것은 실리콘층을 강조해왔으나, SiC, GaN, GaAs, InP, SiGe 및 그로부터 유도된 반도체 또한 적당하다.
- 분리 이전에 층상에 에피택셜 성장의 단계가 있을 수 있다; 마찬가지로 구성요소는 분리전에 전부 또는 일부 생성될 수 있다.
- 영역(Z1 및 Z2)의 기계 강도와 상이한 기계 강도 레벨을 갖는, 영역(Z3, 및 심지어 Z4)이 있을 수 있다.
- 불연속 단계에 의하여 링크된 플라토(plateaux)에서 보다 오히려, 극값사이의 기계 강도의 연속적인 진화가 있을 수 있다.
- 영역간의 기계 강도의 차이는 구성(1 재료의 1 영역 및 또다른 재료의 다른 영역을 가진 층으로 형성된 인터페이스, 또는 기판이나 층의 재료에 의하여 부분적으로 및 전달된 층에 의하여 부분적으로 형성된 인터페이스)의 차이로 부터 발생할 수 있다.

Claims (42)

  1. 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법에 있어서, 상기 인터페이스는 적어도, 0이 아닌 제 1 레벨의 기계 강도를 가지는 제 1 영역(Z1, Z1') 및 상기 제 1 레벨의 기계 강도보다 큰 제 2 레벨의 기계 강도를 가지는 제 2 영역(Z2, Z2')을 포함하도록 결합에 의해 생성되고, 상기 제 1 영역은 상기 제 2 영역에 의해 둘러싸이고, 상기 제 1 영역(Z1, Z1') 및 제 2 영역(Z2, Z2') 모두 상기 기판과 접촉하고 있는 것을 특징으로 하는 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법.
  2. 제 1 항에 있어서, 상기 분리가능 인터페이스의 적어도 일 부분이 제 1 영역 및 제 2 영역의 적어도 일부에 대해 분리되어 있고, 상기 일 부분이 상기 인터페이스의 전부나 일부를 나타내고, 상기 일 부분의 외면이 제 2 영역을 따라 뻗어있는 것을 특징으로 하는 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법.
  3. 제 1 항에 있어서, 상기 제 2 영역은 상기 제 1 영역이 코어를 구성하는 웨이퍼의 외면을 구성하는 것을 특징으로 하는 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 제 1 영역은 그 각각의 조각이 상기 제 2 영역에 의하여 둘러싸여있는 상기 조각들로 나누어진 것을 특징으로 하는 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 인터페이스는 상기 기판의 표면 및 상기 층의 표면사이에 생성되고 상기 인터페이스를 생성하는 상기 단계는 상기 표면중 적어도 하나를 준비하는 단계 및 상기 준비된 표면이 분자 부착 결합에 의하여 다른 표면에 결합되는 결합 단계를 포함하는 것을 특징으로 하는 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법.
  6. 제 5 항에 있어서, 상기 인터페이스를 생성하는 단계는 상기 기판의 표면 및 상기 층의 표면의 각각을 준비하는 단계를 포함하는 것을 특징으로 하는 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법.
  7. 제 5 항에 있어서, 상기 표면 준비 단계는 상기 제 1 영역에서 상기 표면의 거칠기를 국소적으로 증가시키기위한 처리 단계를 포함하는 것을 특징으로 하는 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법.
  8. 제 7 항에 있어서, 상기 처리 단계는 상기 제 1 영역에 상기 표면의 국소적 산 에칭을 포함하는 것을 특징으로 하는 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법.
  9. 제 8 항에 있어서, 산 에칭은 플루오르화수소산으로 효과를 나타내고, 상기 제 2 영역에서의 표면은 에칭후에 제거되는 층에 의하여 상기 에칭으로 부터 보호되고 있는 것을 특징으로 하는 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법.
  10. 제 5 항에 있어서, 상기 표면 준비 단계는 상기 표면이 전체적으로 거칠기되는 단계 및, 상기 전체 표면의 일부가 상기 전체 표면의 나머지에서 보다 큰 결합력을 얻기 위하여 상기 일부의 거칠기가 증대되는 단계를 포함하는 것을 특징으로 하는 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법.
  11. 제 10 항에 있어서, 상기의 일부의 거칠기는 화학적 연마, 기계적 처리 또는 화학기계적 처리, 또는 드라이 에칭에 의하여 감소되는 것을 특징으로 하는 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 인터페이스를 생성하는 상기 단계는 상기 기판으로 부터 상기 층을 분리하는 단계가 뒤따라 수행되는 것을 특징으로 하는 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법.
  17. 제 16 항에 있어서, 상기 인터페이스를 생성하는 상기 단계 이후에, 상기 제 2 영역(Z2')의 부분이 1 조각의 외면에서 상기 제1 영역의 부분을 따라 뻗도록 적어도 상기 제 1 영역(Z1')의 부분 및 상기 제 2 영역(Z2')의 부분을 포함하는 상기 층의 1 조각을 커팅하는 단계와 이어서 상기 기판 및 상기 박층이 리프트오프되는 분리 단계가 수행되는 것을 특징으로 하는 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법.
  18. 제 16 항에 있어서, 상기 인터페이스를 생성하는 상기 단계 및 상기 분리 단계사이에, 상기 제 1 영역에 대하여 상기 제 2 영역을 커팅하는 단계가 있는 것을 특징으로 하는 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법.
  19. 제 16 항에 있어서, 상기 인터페이스를 생성하는 단계 및 상기 분리 단계사이에서, 상기 층 내에 마이크로전자적, 광학적 또는 기계적 구성요소의 전부 또는 일부를 생성하는 단계를 포함하는 것을 특징으로 하는 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법.
  20. 제 19 항에 있어서, 각각의 구성요소는 상기 제 2 영역에 의하여 둘러싸이고 상기 제2 영역의 기계 강도 보다 낮은 기계 강도를 갖는 상기 제 1 영역과 마주하여 생성되는 것을 특징으로 하는 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법.
  21. 제 16 항에 있어서, 상기 인터페이스를 생성하는 상기 단계 및 상기 분리 단계사이에, 상기 층이 제 2 기판(16, 16')에 결합되는 결합 단계가 있는 것을 특징으로 하는 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법.
  22. 제 21 항에 있어서, 상기 결합 단계는 분자 부착 결합을 포함하는 것을 특징으로 하는 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법.
  23. 제 21 항에 있어서, 상기 결합 단계는 부착 결합을 포함하는 것을 특징으로 하는 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법.
  24. 제 23 항에 있어서, 상기 부착 결합은 UV방사에 의하여 경화되는 접착제를 사용하는 것을 특징으로 하는 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법.
  25. 제 16 항에 있어서, 상기 분리 단계는 산 에칭 및 기계압력의 인가에 의하여 수행되는 것을 특징으로 하는 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법.
  26. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 층은 실리콘인 것을 특징으로 하는 박층의 일부를 형성하기 위한 층 및 기판간의 분리가능 인터페이스를 생성하는 단계를 포함하는 상기 박층을 준비하는 방법.
  27. 기판상에 층을 포함하는 어셈블리에 있어서, 상기 층(13+14, 13'+14', 23)은 적어도 선택된 제 1 영역(Z1, Z1')이 0이 아닌 제 1 레벨의 기계 강도를 가지고 있고 그리고 선택된 제 2 영역(Z2, Z2')이 상기 제 1 레벨보다 큰 제 2 레벨의 기계 강도를 가지는 분리가능 결합된 인터페이스에서 상기 기판(11+12, 11'+12', 21)에 연결되어 있고, 상기 제 1 영역(Z1, Z1')은 상기 제 2 영역(Z2, Z2')에 포함되고, 상기 제 1 영역(Z1, Z1') 및 제 2 영역(Z2, Z2') 모두 상기 기판과 접촉하고 있는 것을 특징으로 하는 기판상에 층을 포함하는 어셈블리.
  28. 제 27 항에 있어서, 상기 제 2 영역은 상기 어셈블리의 외면을 따라 뻗은 것을 특징으로 하는 기판상에 층을 포함하는 어셈블리.
  29. 제 27 항에 있어서, 상기 제 2 영역은 상기 제 1 영역이 코어를 구성하는 웨이퍼의 외면을 구성하는 것을 특징으로 하는 기판상에 층을 포함하는 어셈블리.
  30. 제 27 항 또는 제 28 항에 있어서, 상기 제 1 영역은 그 각각의 조각이 상기 제 2 영역에 의하여 둘러싸인 상기 조각으로 나누어지는 것을 특징으로 하는 기판상에 층을 포함하는 어셈블리.
  31. 제 27 항 또는 제 28 항에 있어서, 상기 층에서 커팅된 조각은 상기 제 2 영역이 상기 조각의 외면을 따라 뻗도록 상기 제 1 영역 및 상기 제 2 영역을 포함하는 것을 특징으로 하는 기판상에 층을 포함하는 어셈블리.
  32. 제 27 항 내지 제 29 항 중 어느 한 항에 있어서, 상기 층은 마이크로전자, 광학 또는 기계 구성요소의 전부 또는 일부를 포함하는 것을 특징으로 하는 기판상에 층을 포함하는 어셈블리.
  33. 제 32 항에 있어서, 상기 구성요소는 상기 제 2 영역에 의하여 둘러싸이고 상기 제2 영역의 기계 강도 보다 낮은 기계 강도를 갖는 상기 제 1 영역과 마주하는 것을 특징으로 하는 기판상에 층을 포함하는 어셈블리.
  34. 제 27 항 내지 제 29 항 중 어느 한 항에 있어서, 상기 인터페이스는 상기 기판의 표면 및 분자 부착 결합된 상기 층의 표면사이에 생성되는 것을 특징으로 하는 기판상에 층을 포함하는 어셈블리.
  35. 제 27 항 내지 제 29 항 중 어느 한 항에 있어서, 상기 인터페이스의 적어도 1 표면은 상기 제 2 영역에서 보다 상기 제 1 영역에서 보다 큰 거칠기를 가지는 것을 특징으로 하는 기판상에 층을 포함하는 어셈블리.
  36. 삭제
  37. 삭제
  38. 제 27 항 내지 제 29 항 중 어느 한 항에 있어서, 상기층은 제 2 기판(16, 16')에 부가적으로 결합되는 것을 특징으로 하는 기판상에 층을 포함하는 어셈블리.
  39. 제 38 항에 있어서, 상기 제 2 기판은 분자 부착 결합되는 것을 특징으로 하는 기판상에 층을 포함하는 어셈블리.
  40. 제 38 항에 있어서, 상기 제 2 기판은 부착 결합되는 것을 특징으로 하는 기판상에 층을 포함하는 어셈블리.
  41. 제 40 항에 있어서, 상기 부착 결합은 UV방사에 의하여 경화되는 접착제를 사용하는 것을 특징으로 하는 기판상에 층을 포함하는 어셈블리.
  42. 제 27 항 내지 제 29 항 중 어느 한 항에 있어서, 상기 층은 실리콘인 것을 특징으로 하는 기판상에 층을 포함하는 어셈블리.
KR1020037013311A 2001-04-13 2002-04-11 분리가능 기판 또는 분리가능 구조체 및 그 생산방법 KR100933897B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0105129A FR2823596B1 (fr) 2001-04-13 2001-04-13 Substrat ou structure demontable et procede de realisation
FR01/05129 2001-04-13
PCT/FR2002/001266 WO2002084721A2 (fr) 2001-04-13 2002-04-11 Substrat ou structure demontable et procede de realisation

Publications (2)

Publication Number Publication Date
KR20040000425A KR20040000425A (ko) 2004-01-03
KR100933897B1 true KR100933897B1 (ko) 2009-12-28

Family

ID=8862351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037013311A KR100933897B1 (ko) 2001-04-13 2002-04-11 분리가능 기판 또는 분리가능 구조체 및 그 생산방법

Country Status (9)

Country Link
US (1) US7713369B2 (ko)
EP (1) EP1378003B1 (ko)
JP (2) JP4540933B2 (ko)
KR (1) KR100933897B1 (ko)
CN (1) CN100355025C (ko)
AU (1) AU2002304525A1 (ko)
FR (1) FR2823596B1 (ko)
TW (1) TW577102B (ko)
WO (1) WO2002084721A2 (ko)

Families Citing this family (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2846788B1 (fr) * 2002-10-30 2005-06-17 Procede de fabrication de substrats demontables
FR2847077B1 (fr) 2002-11-12 2006-02-17 Soitec Silicon On Insulator Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2892228B1 (fr) * 2005-10-18 2008-01-25 Soitec Silicon On Insulator Procede de recyclage d'une plaquette donneuse epitaxiee
US20090325362A1 (en) * 2003-01-07 2009-12-31 Nabil Chhaimi Method of recycling an epitaxied donor wafer
EP1437426A1 (de) * 2003-01-10 2004-07-14 Siemens Aktiengesellschaft Verfahren zum Herstellen von einkristallinen Strukturen
US6759277B1 (en) * 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
US7122095B2 (en) 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
FR2852445B1 (fr) * 2003-03-14 2005-05-20 Soitec Silicon On Insulator Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l'optoelectronique ou l'optique
JP4794810B2 (ja) 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
JP4581349B2 (ja) * 2003-08-29 2010-11-17 株式会社Ｓｕｍｃｏ 貼合せｓｏｉウェーハの製造方法
US8475693B2 (en) 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
FR2860249B1 (fr) 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
JP4809600B2 (ja) * 2003-10-28 2011-11-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2871291B1 (fr) * 2004-06-02 2006-12-08 Tracit Technologies Procede de transfert de plaques
JP4838504B2 (ja) * 2004-09-08 2011-12-14 キヤノン株式会社 半導体装置の製造方法
FR2876220B1 (fr) * 2004-10-06 2007-09-28 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
US7405108B2 (en) * 2004-11-20 2008-07-29 International Business Machines Corporation Methods for forming co-planar wafer-scale chip packages
FR2878648B1 (fr) * 2004-11-30 2007-02-02 Commissariat Energie Atomique Support semi-conducteur rectangulaire pour la microelectronique et procede de realisation d'un tel support
FR2880189B1 (fr) 2004-12-24 2007-03-30 Tracit Technologies Sa Procede de report d'un circuit sur un plan de masse
JP2006216891A (ja) * 2005-02-07 2006-08-17 Tokyo Univ Of Agriculture & Technology 薄膜素子構造の作製方法、及び薄膜素子構造作製用の機能性基体
JPWO2006118033A1 (ja) * 2005-04-27 2008-12-18 リンテック株式会社 シート状アンダーフィル材および半導体装置の製造方法
FR2888400B1 (fr) * 2005-07-08 2007-10-19 Soitec Silicon On Insulator Procede de prelevement de couche
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
EP1777735A3 (fr) * 2005-10-18 2009-08-19 S.O.I.Tec Silicon on Insulator Technologies Procédé de recyclage d'une plaquette donneuse épitaxiée
FR2893750B1 (fr) * 2005-11-22 2008-03-14 Commissariat Energie Atomique Procede de fabrication d'un dispositif electronique flexible du type ecran comportant une pluralite de composants en couches minces.
EP1801870A1 (en) * 2005-12-22 2007-06-27 Princo Corp. Partial adherent temporary substrate and method of using the same
US7829436B2 (en) 2005-12-22 2010-11-09 Sumco Corporation Process for regeneration of a layer transferred wafer and regenerated layer transferred wafer
US7781309B2 (en) * 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
TWI285424B (en) * 2005-12-22 2007-08-11 Princo Corp Substrate including a multi-layer interconnection structure, methods of manufacturing and recycling the same, method of packaging electronic devices by using the same, and method of manufacturing an interconnection device
CN1996582B (zh) * 2006-01-06 2012-02-15 巨擘科技股份有限公司 包含多层内连线结构的载板及其制造、回收以及应用方法
EP2002475B1 (de) * 2006-03-14 2016-05-04 Institut Für Mikroelektronik Stuttgart Verfahren zum herstellen einer integrierten schaltung
DE102006059394B4 (de) * 2006-12-08 2019-11-21 Institut Für Mikroelektronik Stuttgart Integrierte Schaltung und Verfahren zu deren Herstellung
DE102006013419B4 (de) * 2006-03-14 2008-05-29 Institut Für Mikroelektronik Stuttgart Verfahren zum Herstellen einer integrierten Schaltung
US8051557B2 (en) 2006-03-31 2011-11-08 Princo Corp. Substrate with multi-layer interconnection structure and method of manufacturing the same
US20080057678A1 (en) * 2006-08-31 2008-03-06 Kishor Purushottam Gadkaree Semiconductor on glass insulator made using improved hydrogen reduction process
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
FR2913968B1 (fr) * 2007-03-23 2009-06-12 Soitec Silicon On Insulator Procede de realisation de membranes autoportees.
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
FR2914493B1 (fr) 2007-03-28 2009-08-07 Soitec Silicon On Insulator Substrat demontable.
US7605054B2 (en) 2007-04-18 2009-10-20 S.O.I.Tec Silicon On Insulator Technologies Method of forming a device wafer with recyclable support
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2925221B1 (fr) * 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
FR2926671B1 (fr) * 2008-01-17 2010-04-02 Soitec Silicon On Insulator Procede de traitement de defauts lors de collage de plaques
FR2926672B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication de couches de materiau epitaxie
KR101096142B1 (ko) * 2008-01-24 2011-12-19 브레우어 사이언스 인코포레이션 캐리어 기판에 디바이스 웨이퍼를 가역적으로 장착하는 방법
FR2929758B1 (fr) * 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
TWI424587B (zh) * 2008-06-30 2014-01-21 Luxtaltek Corp Light emitting diodes with nanoscale surface structure and embossing molds forming nanometer scale surface structures
JP5478199B2 (ja) * 2008-11-13 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
US8187901B2 (en) 2009-12-07 2012-05-29 Micron Technology, Inc. Epitaxial formation support structures and associated methods
EP2529394A4 (en) 2010-01-27 2017-11-15 Yale University Conductivity based selective etch for gan devices and applications thereof
CN102812546B (zh) * 2010-03-31 2015-08-26 Ev集团E·索尔纳有限责任公司 制造双面装备有芯片的晶片的方法
US8852391B2 (en) * 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
US20130119519A1 (en) * 2010-07-30 2013-05-16 Kyocera Corporation Composite substrate, electronic component, and method for manufacturing composite substrate, and method for manufacturing electronic component
US9263314B2 (en) 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
JP5902917B2 (ja) * 2010-11-12 2016-04-13 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5926527B2 (ja) * 2011-10-17 2016-05-25 信越化学工業株式会社 透明ｓｏｉウェーハの製造方法
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
CN104471360B (zh) * 2012-06-18 2016-04-20 松下知识产权经营株式会社 红外线检测装置
WO2014004261A1 (en) 2012-06-28 2014-01-03 Yale University Lateral electrochemical etching of iii-nitride materials for microfabrication
WO2014020387A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices
WO2014026292A1 (en) * 2012-08-15 2014-02-20 Mcmaster University Arbitrarily thin ultra smooth film with built-in separation ability and method of forming the same
KR101392133B1 (ko) * 2012-08-20 2014-05-07 세종대학교산학협력단 서로 다른 젖음성을 갖는 영역들을 구비하는 캐리어 기판, 이를 사용한 소자 기판 처리 방법
FR2995445B1 (fr) * 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
FR2995447B1 (fr) 2012-09-07 2014-09-05 Soitec Silicon On Insulator Procede de separation d'au moins deux substrats selon une interface choisie
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
DE102012112989A1 (de) * 2012-12-21 2014-06-26 Ev Group E. Thallner Gmbh Verfahren zum Aufbringen einer Temporärbondschicht
US9028628B2 (en) 2013-03-14 2015-05-12 International Business Machines Corporation Wafer-to-wafer oxide fusion bonding
US9058974B2 (en) 2013-06-03 2015-06-16 International Business Machines Corporation Distorting donor wafer to corresponding distortion of host wafer
JP2015035453A (ja) * 2013-08-07 2015-02-19 アズビル株式会社 ウエハ
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
WO2017034645A2 (en) * 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS, a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
US10381224B2 (en) * 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
JP6770432B2 (ja) 2014-01-27 2020-10-14 コーニング インコーポレイテッド 薄いシートの担体との制御された結合のための物品および方法
FR3019374A1 (fr) * 2014-03-28 2015-10-02 Soitec Silicon On Insulator Procede de separation et de transfert de couches
SG11201608442TA (en) 2014-04-09 2016-11-29 Corning Inc Device modified substrate article and methods for making
US11095096B2 (en) 2014-04-16 2021-08-17 Yale University Method for a GaN vertical microcavity surface emitting laser (VCSEL)
US11043792B2 (en) 2014-09-30 2021-06-22 Yale University Method for GaN vertical microcavity surface emitting laser (VCSEL)
US11018231B2 (en) 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
US10554017B2 (en) 2015-05-19 2020-02-04 Yale University Method and device concerning III-nitride edge emitting laser diode of high confinement factor with lattice matched cladding layer
WO2016187186A1 (en) 2015-05-19 2016-11-24 Corning Incorporated Articles and methods for bonding sheets with carriers
CN117534339A (zh) 2015-06-26 2024-02-09 康宁股份有限公司 包含板材和载体的方法和制品
KR20170033163A (ko) 2015-09-16 2017-03-24 임종순 수로관 및 이의 시공방법
DE102016106351A1 (de) * 2016-04-07 2017-10-12 Ev Group E. Thallner Gmbh Verfahren und Vorrichtung zum Bonden zweier Substrate
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
TW202216444A (zh) 2016-08-30 2022-05-01 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI810161B (zh) 2016-08-31 2023-08-01 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
FR3063176A1 (fr) * 2017-02-17 2018-08-24 Soitec Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique
TWI756384B (zh) * 2017-03-16 2022-03-01 美商康寧公司 用於大量轉移微型led的方法及製程
KR102179165B1 (ko) 2017-11-28 2020-11-16 삼성전자주식회사 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법
FR3074960B1 (fr) 2017-12-07 2019-12-06 Soitec Procede de transfert d'une couche utilisant une structure demontable
JP7431160B2 (ja) 2017-12-15 2024-02-14 コーニング インコーポレイテッド 基板を処理するための方法および結合されたシートを含む物品を製造するための方法
CN111819662B (zh) * 2018-03-14 2024-03-26 东京毅力科创株式会社 基板处理系统、基板处理方法以及计算机存储介质
TWI791099B (zh) * 2018-03-29 2023-02-01 日商日本碍子股份有限公司 接合體及彈性波元件
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11101158B1 (en) * 2018-08-08 2021-08-24 United States Of America As Represented By The Administrator Of Nasa Wafer-scale membrane release laminates, devices and processes
US11081392B2 (en) * 2018-09-28 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for stacked semiconductor devices
FR3108439B1 (fr) 2020-03-23 2022-02-11 Soitec Silicon On Insulator Procede de fabrication d’une structure empilee
FR3109016B1 (fr) 2020-04-01 2023-12-01 Soitec Silicon On Insulator Structure demontable et procede de transfert d’une couche mettant en œuvre ladite structure demontable

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163166A (ja) * 1996-11-28 1998-06-19 Mitsubishi Electric Corp 半導体装置の製造方法及び製造装置
JPH11317577A (ja) * 1997-12-02 1999-11-16 Commiss Energ Atom 第一基板上に形成された微細構造部の最終基板への選択的なトランスファープロセス
KR20000070432A (ko) * 1997-01-27 2000-11-25 쉔느 필립 이온주입을 수반하여, 이온으로부터 보호된 영역을 구비하는 박막, 특히 반도체막을 얻는 방법

Family Cites Families (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4121334A (en) 1974-12-17 1978-10-24 P. R. Mallory & Co. Inc. Application of field-assisted bonding to the mass production of silicon type pressure transducers
JPS53104156A (en) 1977-02-23 1978-09-11 Hitachi Ltd Manufacture for semiconductor device
US4179324A (en) 1977-11-28 1979-12-18 Spire Corporation Process for fabricating thin film and glass sheet laminate
JPS5831519A (ja) 1981-08-18 1983-02-24 Toshiba Corp 半導体装置の製造方法
SU1282757A1 (ru) 1983-12-30 2000-06-27 Институт Ядерной Физики Ан Казсср Способ изготовления тонких пластин кремния
JPS62265717A (ja) 1986-05-13 1987-11-18 Nippon Telegr & Teleph Corp <Ntt> ガリウムひ素集積回路用基板の熱処理方法
GB8725497D0 (en) 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
JP2927277B2 (ja) 1988-12-05 1999-07-28 住友電気工業株式会社 車載ナビゲータ
JPH0355822A (ja) 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
US5013681A (en) 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5310446A (en) 1990-01-10 1994-05-10 Ricoh Company, Ltd. Method for producing semiconductor film
US5034343A (en) 1990-03-08 1991-07-23 Harris Corporation Manufacturing ultra-thin wafer using a handle wafer
JPH0719739B2 (ja) 1990-09-10 1995-03-06 信越半導体株式会社 接合ウェーハの製造方法
US5618739A (en) 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
JPH04199504A (ja) 1990-11-28 1992-07-20 Mitsubishi Electric Corp 半導体装置の製造方法
JP2812405B2 (ja) 1991-03-15 1998-10-22 信越半導体株式会社 半導体基板の製造方法
US5256581A (en) 1991-08-28 1993-10-26 Motorola, Inc. Silicon film with improved thickness control
JP3416163B2 (ja) 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JPH05235312A (ja) 1992-02-19 1993-09-10 Fujitsu Ltd 半導体基板及びその製造方法
JP3352118B2 (ja) * 1992-08-25 2002-12-03 キヤノン株式会社 半導体装置及びその製造方法
US5234535A (en) 1992-12-10 1993-08-10 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
JPH07211876A (ja) * 1994-01-21 1995-08-11 Canon Inc 半導体基体の作成方法
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
FR2715502B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Structure présentant des cavités et procédé de réalisation d'une telle structure.
FR2715503B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation.
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JPH0817777A (ja) 1994-07-01 1996-01-19 Mitsubishi Materials Shilicon Corp シリコンウェーハの洗浄方法
JPH0851103A (ja) 1994-08-08 1996-02-20 Fuji Electric Co Ltd 薄膜の生成方法
US5567654A (en) 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
JPH08133878A (ja) 1994-11-11 1996-05-28 Mitsubishi Materials Corp グレーズドセラミック基板の製造方法
EP0717437B1 (en) 1994-12-12 2002-04-24 Advanced Micro Devices, Inc. Method of forming buried oxide layers
JP3381443B2 (ja) 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
FR2744285B1 (fr) 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2747506B1 (fr) 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
JP4001650B2 (ja) 1996-05-16 2007-10-31 株式会社リコー 画像形成装置
US6054363A (en) 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
DE19648501A1 (de) 1996-11-22 1998-05-28 Max Planck Gesellschaft Verfahren für die lösbare Verbindung und anschließende Trennung reversibel gebondeter und polierter Scheiben sowie eine Waferstruktur und Wafer
KR100232886B1 (ko) 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
DE19648759A1 (de) 1996-11-25 1998-05-28 Max Planck Gesellschaft Verfahren zur Herstellung von Mikrostrukturen sowie Mikrostruktur
FR2756847B1 (fr) 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
KR100304161B1 (ko) 1996-12-18 2001-11-30 미다라이 후지오 반도체부재의제조방법
JP3962465B2 (ja) 1996-12-18 2007-08-22 キヤノン株式会社 半導体部材の製造方法
JP3114643B2 (ja) 1997-02-20 2000-12-04 日本電気株式会社 半導体基板の構造および製造方法
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6146979A (en) 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6054369A (en) 1997-06-30 2000-04-25 Intersil Corporation Lifetime control for semiconductor devices
WO1999001893A2 (de) 1997-06-30 1999-01-14 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur herstellung von schichtartigen gebilden auf einem substrat, substrat sowie mittels des verfahrens hergestellte halbleiterbauelemente
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1145862A (ja) 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
US6103599A (en) 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2767604B1 (fr) * 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
JPH1174208A (ja) 1997-08-27 1999-03-16 Denso Corp 半導体基板の製造方法
JP3412470B2 (ja) 1997-09-04 2003-06-03 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
US5981400A (en) 1997-09-18 1999-11-09 Cornell Research Foundation, Inc. Compliant universal substrate for epitaxial growth
JP2998724B2 (ja) 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
JP3031904B2 (ja) * 1998-02-18 2000-04-10 キヤノン株式会社 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
US6057212A (en) 1998-05-04 2000-05-02 International Business Machines Corporation Method for making bonded metal back-plane substrates
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
US6118181A (en) 1998-07-29 2000-09-12 Agilent Technologies, Inc. System and method for bonding wafers
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
FR2781925B1 (fr) 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
EP0989593A3 (en) 1998-09-25 2002-01-02 Canon Kabushiki Kaisha Substrate separating apparatus and method, and substrate manufacturing method
FR2784795B1 (fr) 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
FR2789518B1 (fr) 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
WO2000063965A1 (en) 1999-04-21 2000-10-26 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
JP2001015721A (ja) 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6664169B1 (en) 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
US6362082B1 (en) * 1999-06-28 2002-03-26 Intel Corporation Methodology for control of short channel effects in MOS transistors
FR2796491B1 (fr) * 1999-07-12 2001-08-31 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
WO2001011930A2 (en) 1999-08-10 2001-02-15 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
DE19958803C1 (de) 1999-12-07 2001-08-30 Fraunhofer Ges Forschung Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung
FR2811807B1 (fr) 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
US6774010B2 (en) 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
FR2823373B1 (fr) 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
US6759282B2 (en) 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
US6645831B1 (en) 2002-05-07 2003-11-11 Intel Corporation Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide
US7535100B2 (en) 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
JP4199504B2 (ja) 2002-09-24 2008-12-17 イーグル工業株式会社 摺動部品及びその製造方法
US7071077B2 (en) 2003-03-26 2006-07-04 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for preparing a bonding surface of a semiconductor layer of a wafer
FR2855910B1 (fr) 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
FR2876220B1 (fr) 2004-10-06 2007-09-28 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
FR2876219B1 (fr) 2004-10-06 2006-11-24 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163166A (ja) * 1996-11-28 1998-06-19 Mitsubishi Electric Corp 半導体装置の製造方法及び製造装置
KR20000070432A (ko) * 1997-01-27 2000-11-25 쉔느 필립 이온주입을 수반하여, 이온으로부터 보호된 영역을 구비하는 박막, 특히 반도체막을 얻는 방법
JPH11317577A (ja) * 1997-12-02 1999-11-16 Commiss Energ Atom 第一基板上に形成された微細構造部の最終基板への選択的なトランスファープロセス

Also Published As

Publication number Publication date
CN100355025C (zh) 2007-12-12
WO2002084721A2 (fr) 2002-10-24
JP2004535664A (ja) 2004-11-25
EP1378003B1 (fr) 2017-11-08
FR2823596B1 (fr) 2004-08-20
TW577102B (en) 2004-02-21
CN1528009A (zh) 2004-09-08
EP1378003A2 (fr) 2004-01-07
US20050029224A1 (en) 2005-02-10
FR2823596A1 (fr) 2002-10-18
US7713369B2 (en) 2010-05-11
KR20040000425A (ko) 2004-01-03
JP2010114456A (ja) 2010-05-20
AU2002304525A1 (en) 2002-10-28
WO2002084721A3 (fr) 2003-11-06
JP4540933B2 (ja) 2010-09-08

Similar Documents

Publication Publication Date Title
KR100933897B1 (ko) 분리가능 기판 또는 분리가능 구조체 및 그 생산방법
KR100991395B1 (ko) 제어된 기계적 강도를 가진 분리가능 구조물 및 동 구조물을 생산하는 방법
US7045878B2 (en) Selectively bonded thin film layer and substrate layer for processing of useful devices
CN101355013B (zh) 制备无排除区的外延用结构的工艺
JP5031364B2 (ja) エピタキシャル成長層の形成方法
US8754505B2 (en) Method of producing a heterostructure with local adaptation of the thermal expansion coefficient
KR20040051605A (ko) 미세 구성요소를 가지고 있는 박층의 제조방법
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
US7176554B2 (en) Methods for producing a semiconductor entity
US7439160B2 (en) Methods for producing a semiconductor entity
JP2006086388A (ja) 半導体薄膜の表面処理方法、及び半導体素子の分離方法
US20120241918A1 (en) Process for the realization of islands of at least partially relaxed strained material
JP2007036279A (ja) 半導体基板の作製方法
JP3013932B2 (ja) 半導体部材の製造方法および半導体部材
WO2011018780A1 (en) A process for manufacturing a hybrid substrate

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131128

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151125

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 11