JP2006086388A - 半導体薄膜の表面処理方法、及び半導体素子の分離方法 - Google Patents

半導体薄膜の表面処理方法、及び半導体素子の分離方法 Download PDF

Info

Publication number
JP2006086388A
JP2006086388A JP2004270700A JP2004270700A JP2006086388A JP 2006086388 A JP2006086388 A JP 2006086388A JP 2004270700 A JP2004270700 A JP 2004270700A JP 2004270700 A JP2004270700 A JP 2004270700A JP 2006086388 A JP2006086388 A JP 2006086388A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
layer
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004270700A
Other languages
English (en)
Other versions
JP4729896B2 (ja
Inventor
Akihiko Watanabe
秋彦 渡辺
Atsushi Suzuki
淳 鈴木
Masato Doi
正人 土居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004270700A priority Critical patent/JP4729896B2/ja
Publication of JP2006086388A publication Critical patent/JP2006086388A/ja
Application granted granted Critical
Publication of JP4729896B2 publication Critical patent/JP4729896B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Led Devices (AREA)

Abstract

【課題】 レーザー光を利用した基板と窒化物半導体層の剥離を図ると共に、その剥離時に発生する損傷層の効果的な除去を実現する。
【解決手段】半導体薄膜の表面処理を行う際に、基体上に半導体薄膜を形成した後、レーザーアブレーションなどを用いて半導体薄膜を基体から剥離し、その半導体薄膜をケミカルメカニカルポリッシング法により研磨することで半導体薄膜の平滑化及び前記半導体薄膜に含まれる損傷部の除去を行う。ケミカルメカニカルポリッシング法を用いることで微小なマイクロクラック層を発生させることなく研磨をすることができる。
【選択図】 図7

Description

本発明は半導体薄膜の表面処理方法及び半導体素子の分離方法に関し、特にレーザーアブレーションを用いて半導体薄膜を剥離する場合に有用な表面処理方法及び半導体素子の分離方法に関する。
窒化ガリウム(GaN)などの窒化物半導体は、可視発光ダイオードや青紫色レーザーなどの半導体発光素子への応用が実用化されており、発光用の半導体層だけではなく、高温動作が可能な高速トランジスタ装置等に用いる化合物半導体材料としても好適な材料となっている。
ところで、窒化物半導体を用いた半導体素子の製造方法の一例として、母材となる基板(母材基板)の上に窒化物半導体層を比較的に厚く形成し、成長した窒化物半導体層と母材基板との間の界面にレーザー光を照射する技術が知られている。レーザー光を照射された窒化物半導体層が局所的に加熱されて昇華し、窒化物半導体層が母材基板から剥離することになり、窒化物半導体層から窒化物半導体基板を得ることが可能である。このようなレーザー光の照射による昇華作用を利用することで、高いスループットを伴う発光素子の製造が可能となる。
しかしながら、このような従来の窒化物半導体基板の製造方法においては、レーザー光によって窒化物半導体層を母材基板から剥離する際に、窒化物半導体層と母材基板との界面でレーザー光を照射されている部分だけが剥離し、他の部分が接合したままの状態となる。このため窒化物半導体層と母材基板との接合部分に応力が集中して、窒化物半導体層中にクラックが発生するという問題が生ずる。
このような窒化物半導体層中でクラックを発生している層は、いわゆる損傷層或いはダメージ層と呼ばれるが、物理的なクラックだけではなく、製造工程中における汚れや不純物などの付着なども懸念される。半導体発光素子を製造する場合、窒化物半導体層には電極を取り付ける必要があり、その窒化物半導体層の表面が損傷層である場合には、電極の接触抵抗が増大する傾向にあり、さらに、電極の加工のために表面のダメージ層に対してドライエッチング加工を行なう場合にはピラーと呼ばれる微細柱状構造物が発生するという問題が生ずる。
そこで、窒化物半導体層を成長した後で前述のような損傷層を除去する技術が知られており、サファイア基板からレーザー光などで剥離する場合に、デバイス用窒化物半導体層と剥離用窒化物半導体層を形成しておき、基板剥離後のデバイス用窒化物半導体層に残っている半導体層を研磨によって除去する技術(例えば、特許文献1参照)や、母材基板と半導体層をレーザー光を照射することで母材基板を半導体層から剥離し、ガリウム層の除去後に、剥離面の凹凸を除去する技術(例えば、特許文献2参照)、或いはレーザー光を照射することでサファイア基板から窒化物半導体層を剥離する際に、イオン注入により原子結合が切断された脆弱な領域を設け、クラックや割れを抑制すると共に、窒化物半導体層の表面の凹凸を研磨する技術(例えば、特許文献3参照)などがある。
特開2002−175985号公報 特開2002−353152号公報 特開2002−222772号公報
ところが、これらの文献に記載される技術では、それぞれ次のような問題点が生ずる。先ず、デバイス用窒化物半導体層と剥離用窒化物半導体層を形成しておき、基板剥離後のデバイス用窒化物半導体層に残っている半導体層を研磨によって除去する技術においては、研磨によって剥離用窒化物半導体層が除去されるものとされるが、剥離用窒化物半導体層として意図的に形成された膜にはイオン注入によるダメージが存在している。このイオン注入によるダメージは本来の剥離の際に発生するクラックなどとは異質のダメージであり、異なるデバイス用窒化物半導体層と剥離用窒化物半導体層の形成のための工程の増加や必然的にイオン注入という工程の増加も招くため、技術的な問題の解決とはならない。
また、レーザー光を照射することで母材基板を半導体層から剥離し、ガリウム層の除去後に、剥離面の凹凸を除去する技術においては、剥離面がマスク層によって凹凸とされたものを研磨しており、損傷層の除去よりも平坦化による生産性の向上を図る技術となっており、損傷層の問題は解決されない。
さらに、レーザー光を照射することでサファイア基板から窒化物半導体層を剥離する際に、イオン注入により原子結合が切断された脆弱な領域を設け、クラックや割れを抑制すると共に、窒化物半導体層の表面の凹凸を研磨する技術においては、イオン注入により原子結合が切断された脆弱な領域は意図的に形成された剥離のための領域であり、レーザー光を照射された窒化物半導体層が局所的に加熱されて昇華する結果に応力が集中して生ずる損傷層とは異なっており、イオン注入を利用する場合にはレーザー光の昇華作用による高スループットの側面が失われて工程増加を招くという問題がある。
そこで本発明は上述の技術的な課題に鑑み、レーザー光を利用した基板と窒化物半導体層の剥離を図ると共に、その剥離時に発生する損傷層の効果的な除去を実現するような半導体薄膜の表面処理方法の提供を目的とする。
上述の技術的な課題を解決するための、本発明の半導体薄膜の表面処理方法は、基体上に半導体薄膜を形成する工程と、前記半導体薄膜をケミカルメカニカルポリッシング法により研磨し、前記半導体薄膜の平滑化及び前記半導体薄膜に含まれる損傷部の除去を行う工程とを有することを特徴とする。
本発明の一実施の形態によれば、基体上に半導体薄膜を形成する工程は、成長基板上で成長した半導体薄膜を、その表面に該半導体薄膜が露呈するように転写基板上に転写することで行なわれるようにすることができ、転写基板上に転写する際には、成長基板を透過してレーザー光を照射し、昇華作用によって半導体薄膜が成長基板から剥離して転写基板上に転写されるようにすることができる。
ケミカルメカニカルポリッシング(CMP)法は、具体的には、SiO2 (コロイダルシリカ)、CeO2 、Al23 、MnO2 等の研磨剤粒子をアンモニウム塩やカリウム塩等の電解質、過酸化水素等の酸化剤、硝酸、弗酸、バッファード弗酸等の無機酸、カルボン酸等の有機酸、無機又は有機アルカリ剤、有機系分散剤や界面活性剤等の薬剤を含む水中に分散させて得られる分散体を研磨液(CMPスラリー)として用いて研磨するものであり、通常は、ポリウレタン等からなる研磨パッド上で研磨する。特に、ケミカルメカニカルポリッシングは、通常の研磨と異なり、化学的作用と機械的な作用が協働して、加工面に加工変質層を作らずに表面を削ることができ、ケミカルメカニカルポリッシングにおける砥粒は、砥粒と研磨面との接触界面を局部的に温度上昇されて化学反応を進行させたり、その反応生成物を砥粒面に吸着させて研磨を進行させると考えられるものである。これに対して一般的な研磨では、化学的作用による研磨の進行はなく、砥粒の機械的な作用によりマイクロクラック層が形成され、このマイクロクラック層が破砕されて行くことで研磨が進行する。このように一般的な研磨では、マイクロクラック層の形成があることから、研磨の進行と同時に研磨面に対するダメージを発生することがあり、微細な素子の接触抵抗を問題とする場合には、ケミカルメカニカルポリッシングを用いることが好ましい。
また、本発明の他の半導体薄膜の表面処理方法は、基体上に半導体薄膜を形成する工程と、前記半導体薄膜の研磨容易面をケミカルメカニカルポリッシング法により研磨し、前記半導体薄膜の平滑化を行う工程とを有することを特徴とする。ここで、半導体薄膜の研磨容易面とは、結晶面の方位に依存してケミカルメカニカルポリッシングの進行が異なることがあり、その場合の研磨の速度が速くなる面をいう。
本発明の一実施の形態によれば、サファイア基板上に半導体薄膜として窒化ガリウム系半導体膜を成長させることがあり、その場合にサファイア基板との密着面である‐C面が、比較的に研磨を容易に行なうことが可能な面となる。したがって、サファイア基板上に半導体薄膜として窒化ガリウム系半導体膜を成長させた後に転写を行い、転写基板上で露出している‐C面に対してケミカルメカニカルポリッシングを施すことで、作業性も良好に素子を製造できることになる。
本発明の半導体薄膜の表面処理方法によれば、ケミカルメカニカルポリッシングによって半導体薄膜に剥離時などに発生した損傷層の効果的な除去を実現することができる。通常の研磨では、研磨の進行と同時に研磨面に対するダメージを発生することもあるが、ケミカルメカニカルポリッシングとすることで、そのようなダメージを抑えて研磨を進めることが可能となる。
また、本発明の他の半導体薄膜の表面処理方法によれば、ケミカルメカニカルポリッシングを行なう際に、効率の良い研磨を行なうことができ、全体的なスループットの向上を図ることができる。
本発明の好適な実施の形態について図面を参照しながら説明する。
[第1の実施形態]
本実施の形態は、発光ダイオードを製造する方法における部分的な工程として用いられる半導体薄膜の表面処理方法であり、レーザーアブレーションにより窒化ガリウム層をサファイア基板を剥離し、その窒化ガリウム層の剥離した面にケミカルメカニカルポリッシングを行なう例である。
先ず、図1に示すように、六方晶系ウルツ構造を有するサファイア基板11を結晶成長用の基板として準備し、その主面上にエピタキシャル成長により、薄膜の半導体膜として窒化ガリウム層を形成する。窒化ガリウム層は、シリコンをドープした窒化ガリウム層12、同じくシリコンをドープした窒化ガリウムクラッド層13、InGaN、(Al)GaN/InGaN、或いは量子井戸(QW、MQW)などからなる活性層14、マグネシウムをドープした窒化ガリウムクラッド層15からなり、この順番に所要のエピタキシャルガスをMOCVD装置内に導入して各窒化ガリウム層を形成する。
このように窒化ガリウム層12、窒化ガリウムクラッド層13、活性層14、窒化ガリウムクラッド層15からなる各窒化ガリウム層を形成した後、図2に示すように、素子分離領域に該当する領域に溝部16を所要のエッチング方法によって形成する。この溝部16の深さは窒化ガリウムクラッド層13、活性層14、窒化ガリウムクラッド層15を削除し底部側が窒化ガリウム層12に至るような深さに形成される。
次に図3に示すように窒化ガリウム層を開口した溝部16を含む全面に絶縁層17を形成し、その絶縁層17の素子形成領域にあたる部分にビアホール18を形成する。このビアホール18の形成によって当該ビアホール18の底部には、窒化ガリウムクラッド層15の表面が露出する。
このような絶縁層17にビアホール18を形成した後、図4に示すように、ビアホール18の内部を含む全面にコンタクトメタル層19と接続用のプラグ層20を形成する。エッチバック若しくは研磨などの方法によって、素子形成領域以外の領域の絶縁層17上のコンタクトメタル層19と接続用のプラグ層20を除去する。
続いて、図5に示すように、全面にp側の電極層21が形成されたところで、接着層23を有する転写基板22を当該接着層23が下側になるように貼り合せる。その結果、成長基板であるサファイア基板11と転写基板22に挟まれて形成途中の各発光素子が存在する。
このような貼り合わせがなされた後、図6に示すように、サファイア基板11の裏面側から紫外線レーザーを照射して、サファイア基板11とその上部の窒化ガリウム層12の間の界面にエネルギーを与えてレーザーアブレーション現象を生じさせる。レーザーアブレーションとは、レーザー光を照射された窒化物半導体層が局所的に加熱されて昇華し、窒化物半導体層が母材基板から剥離することで、窒化物半導体層からなる窒化物半導体基板を得る技術である。紫外線レーザーとしては、例えばエキシマレーザーなどのレーザーを利用することが可能であり、サファイア基板11はレーザービームに対して透明性を有することから、サファイア基板11の裏面側からレーザービームを照射しても窒化ガリウム層12との界面にレーザービームが到達する。
このレーザーアブレーションにより、サファイア基板11は窒化ガリウム層12から剥離し、剥離した窒化ガリウム層12及びその上の窒化ガリウムクラッド層13、活性層14、窒化ガリウムクラッド層15などは転写基板22上に残ることになる。レーザーアブレーションによって、剥離した窒化ガリウム層12の表面には損傷部24が形成されるが、この損傷部24は次のケミカルメカニカルポリッシング工程で確実に除去される。
図7はケミカルメカニカルポリッシング工程を示す工程断面図である。ケミカルメカニカルポリッシング法によって、基板から剥離した窒化ガリウム層12の表面が研磨され、平滑化されると共にレーザーアブレーションで生じた損傷層も除去される。ケミカルメカニカルポリッシング(CMP)法は、具体的には、SiO2 (コロイダルシリカ)、CeO2 、Al23 、MnO2 等の研磨剤粒子をアンモニウム塩やカリウム塩等の電解質、過酸化水素等の酸化剤、硝酸、弗酸、バッファード弗酸等の無機酸、カルボン酸等の有機酸、無機又は有機アルカリ剤、有機系分散剤や界面活性剤等の薬剤を含む水中に分散させて得られる分散体を研磨液(CMPスラリー)として用いて研磨するものであり、通常は、ポリウレタン等からなる研磨パッド25上で研磨する。ケミカルメカニカルポリッシング法によれば、通常の研磨と異なり、化学的作用と機械的な作用が協働して、加工面に加工変質層を作らずに表面を削ることができ、ケミカルメカニカルポリッシングにおける砥粒は、砥粒と研磨面との接触界面を局部的に温度上昇されて化学反応を進行させたり、その反応生成物を砥粒面に吸着させて研磨を進行させることができる。このため、通常の研磨では、砥粒の機械的な作用により微小なマイクロクラック層が形成され、損傷部が逆に発生してしまうことになるが、ケミカルメカニカルポリッシング法を用いることで微小なマイクロクラック層を発生させることなく研磨をすることができる。したがって、後の工程で電極などを形成する場合に接触抵抗を抑えて素子を形成することができる。
基板から剥離した窒化ガリウム層12の表面がケミカルメカニカルポリッシング法によって研磨された後、図8に示すように、n側のコンタクトメタル層26とn側の透明電極層27が形成される。n側のコンタクトメタル層26とn側の透明電極層27を形成した後、図9に示すように、素子形成領域以外の窒化ガリウム層12を貫通するように素子分離溝28が形成され、その素子分離溝28の底部には絶縁層17が露呈する。さらに、図10に示すように、窒化ガリウム層12を貫通するように形成された素子分離溝28を延長する形で、さらに素子分離溝28が深く形成され、当該素子分離溝28の底部は転写基板22の表面に到達する。この状態で、半導体発光素子は個々の素子に転写基板22上で分離された状態で保持されていることになり、転写基板22から画像表示装置や照明装置などの発光素子を並べて構成される装置の所定位置に転写していくことで、最終的な装置が製造されることになる。
素子形成に用いたサファイア基板11は、窒化ガリウム層をエピタキシャル成長させるものであればいかなる面方位を主面とするものでも良いが、特にC面(面方位{0001})を主面とするサファイア基板11を用いた場合には、損傷部として除去される面がC面とは反対方向の−C面であり、この−C面は特にケミカルメカニカルポリッシングを行った場合に、研磨を比較的に高いレートで進めることができる研磨容易面とされることが、後述するように本件発明者らの行った実験から得られており、このような面方位の設定のもとで、損傷部を除去することが望ましい。
本実施形態の半導体薄膜の表面処理方法によれば、レーザーアブレーション現象を利用して窒化ガリウム層とサファイア基板の間を剥離させる場合に発生する損傷部を、ケミカルメカニカルポリッシングで、何ら機械的なダメージを生じさせることなく除去することができる。したがって、損傷部が除去された窒化ガリウム層の表面での接触抵抗を低減させることができ、この接触抵抗を低減させる効果は特に素子の微細化を図った場合に有効である。
窒化ガリウム層のエピタキシャル成長法としては、MOCVD(MOVPE)法、HVPE法、MBE法などの種々の公知の方法があり、適宜利用することが可能である。また、窒化ガリウムや窒化アルミニウムなどの低温バッファ層を利用する2段階成長法や、直接高温で成長させる方法、成長の途中で微細加工と再結晶を用いてラテラル成長による転位低減を図るELO法、FIELO法などの公知の種々の方法を用いることができる。
本実施形態の半導体薄膜の表面処理方法によって製造される半導体素子は、特に転写基板上に離間して配置される状態から更に素子間の距離を拡大するように転写することで、比較的に大きな領域に並べて配置する場合に有効である。すなわち、多段階拡大転写方法として、高集積度を以って転写元基板上に作成された素子をその転写元基板上の配列状態よりは離間して転写先基板に転写する工程を複数回行う場合に、本実施形態の半導体薄膜の表面処理方法を用いることで、基板の面内方向での拡大した転写が可能であり、特にケミカルメカニカルポリッシングにより損傷部が除去された剥離は、同時にケミカルメカニカルポリッシングによって平坦化がなされていることから、転写時に基板を貼り合わせる際に、平坦であるが故に効率良く貼り合わせが可能である。
本実施形態の半導体薄膜の表面処理方法では、レーザーアブレーションに起因して発生する損傷部を、ケミカルメカニカルポリッシングで除去することができるが、転写の前後において同じケミカルメカニカルポリッシングを転写基板22とp側の電極層側にも使用することができる。
本実施形態の半導体薄膜の表面処理方法によって製造される半導体素子は、例えば窒化ガリウム層を用いた発光ダイオードであるが、他の素子であっても良く、例えば光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオード素子、抵抗素子、スイッチング素子、微小磁気素子、微小光学素子などの種々の素子であっても良い。
[第2の実施形態]
本実施の形態は、発光ダイオードを製造する方法における部分的な工程として用いられる半導体薄膜の表面処理方法であり、レーザーアブレーションにより窒化ガリウム層をサファイア基板を剥離し、その窒化ガリウム層の剥離した面にケミカルメカニカルポリッシングを行なう例である。特に、先の実施形態と異なる点としては、本実施形態の表面処理方法は、ケミカルメカニカルポリッシングによって素子間の分離も同時に行われるという特徴を有している。
先ず、第1の実施形態と同様に、図11に示すように、六方晶系ウルツ構造を有するサファイア基板31を結晶成長用の基板として準備し、その主面上にエピタキシャル成長により、薄膜の半導体膜として窒化ガリウム層を形成する。窒化ガリウム層は、シリコンをドープした窒化ガリウム層32、同じくシリコンをドープした窒化ガリウムクラッド層33、InGaN、(Al)GaN/InGaN、或いは量子井戸(QW、MQW)などからなる活性層34、マグネシウムをドープした窒化ガリウムクラッド層35からなり、この順番に所要のエピタキシャルガスをMOCVD装置内に導入して各窒化ガリウム層を形成する。
このような各窒化ガリウム層を形成した後、図12に示すように、窒化ガリウム層32、窒化ガリウムクラッド層33、活性層34、窒化ガリウムクラッド層35の素子分離領域に該当する部分をエッチングにより除去して素子分離溝36を形成する。この素子分離溝36は、第1の実施形態と異なり、窒化ガリウム層32を比較的に深く削り込んだ形状にされ、窒化ガリウム層32がサファイア基板31上で薄く残る程度の膜厚で当該素子分離溝36の底部に残るように構成される。このサファイア基板31上で薄く残る程度の膜厚で、前記エッチングを止めるために、窒化ガリウム層32にはサファイア基板31との界面近くで所要のエッチングストッパー層を形成しておくことも可能である。
素子分離溝36の形成後、図13に示すように、素子分離溝36を含む全面を絶縁膜37で埋め込み、その絶縁層37の素子形成領域にあたる部分にビアホール38を形成する。このビアホール38の形成によって当該ビアホール38の底部には、p側の半導体層である窒化ガリウムクラッド層35の表面が露出する。
次に、図14に示すように、ビアホール38の内部を含む全面にコンタクトメタル層39と接続用のプラグ層40を形成する。エッチバック若しくは研磨などの方法によって、素子形成領域以外の領域の絶縁層37上のコンタクトメタル層39と接続用のプラグ層40を除去する。
続いて、図15に示すように、製造途中の基板全面にp側の電極層41が形成されたところで、接着層43を有する転写基板42を当該接着層43が下側になるように貼り合せる。その結果、成長基板であるサファイア基板31と転写基板42に挟まれて形成途中の各発光素子が存在する。
このような貼り合わせがなされた後、図16に示すように、サファイア基板31の裏面側から紫外線レーザーを照射して、サファイア基板31とその上部の窒化ガリウム層32の間の界面にエネルギーを与えてレーザーアブレーション現象を生じさせる。レーザーアブレーションとは、レーザー光を照射された窒化物半導体層が局所的に加熱されて昇華し、窒化物半導体層が母材基板から剥離することで、窒化物半導体層からなる窒化物半導体基板を得る技術である。紫外線レーザーとしては、例えばエキシマレーザーなどのレーザーを利用することが可能であり、サファイア基板31はレーザービームに対して透明性を有することから、サファイア基板31の裏面側からレーザービームを照射しても窒化ガリウム層32との界面にレーザービームが到達する。このレーザーアブレーションにより、サファイア基板31は窒化ガリウム層32から剥離し、剥離した窒化ガリウム層32及びその上の窒化ガリウムクラッド層33、活性層34、窒化ガリウムクラッド層35などは転写基板42上に残ることになる。レーザーアブレーションによって、剥離した窒化ガリウム層42の表面には損傷部が形成されるが、この損傷部を除去するために、第1の実施形態と同様、ケミカルメカニカルポリッシングを行う。ケミカルメカニカルポリッシング法によれば、通常の研磨と異なり、化学的作用と機械的な作用が協働して、加工面に加工変質層を作らずに表面を削ることができ、ケミカルメカニカルポリッシングにおける砥粒は、砥粒と研磨面との接触界面を局部的に温度上昇されて化学反応を進行させたり、その反応生成物を砥粒面に吸着させて研磨を進行させることができる。従って、ケミカルメカニカルポリッシング法を用いることで微小なマイクロクラック層を発生させることなく研磨をすることができる。
特に、この第2の実施形態においては、ケミカルメカニカルポリッシングで同時に素子間分離も行われる。すなわち、サファイア基板31がレーザーアブレーションを利用して剥離された後、窒化ガリウム層32の表面側の損傷部がケミカルメカニカルポリッシングで除去されるが、同時に薄く残る程度の膜厚を有していた部分の窒化ガリウム層32も除去され、その部分で絶縁層37が臨んで素子分離領域となる。その結果、個々の半導体素子が分離されて転写基板42上に保持される。
図17に示すように、n側のコンタクトメタル層46とn側の透明電極層47が形成される。n側のコンタクトメタル層46とn側の透明電極層47を形成した後、図18に示すように、素子形成領域以外の絶縁層37を貫通するように素子分離溝48が形成され、その素子分離溝28の底部には転写基板42が露呈する。この状態で、半導体発光素子は個々の素子に転写基板42上で分離された状態で保持されていることになり、転写基板42から画像表示装置や照明装置などの発光素子を並べて構成される装置の所定位置に転写していくことで、最終的な装置が製造されることになる。
本実施形態の半導体薄膜の表面処理方法によれば、レーザーアブレーション現象を利用して窒化ガリウム層とサファイア基板の間を剥離させる場合に発生する損傷部を、ケミカルメカニカルポリッシングで、何ら機械的なダメージを生じさせることなく除去することができ、更にケミカルメカニカルポリッシングで素子分離膜として機能する絶縁層も露呈させることが可能であるため、素子間の分離も同時に行うことができる。
素子形成に用いたサファイア基板31は、第1の実施形態と同様に、窒化ガリウム層をエピタキシャル成長させるものであればいかなる面方位を主面とするものでも良いが、特にC面(面方位{0001})を主面とするサファイア基板31を用いた場合には、損傷部として除去される面がC面とは反対方向の−C面であり、この−C面は特にケミカルメカニカルポリッシングを行った場合に、研磨を比較的に高いレートで進めることができる研磨容易面とされることが、後述するように本件発明者らの行った実験から得られており、このような面方位の設定のもとで、損傷部を除去することが望ましい。
窒化ガリウム層のエピタキシャル成長法としては、MOCVD(MOVPE)法、HVPE法、MBE法などの種々の公知の方法があり、適宜利用することが可能である。また、窒化ガリウムや窒化アルミニウムなどの低温バッファ層を利用する2段階成長法や、直接高温で成長させる方法、成長の途中で微細加工と再結晶を用いてラテラル成長による転位低減を図るELO法、FIELO法などの公知の種々の方法を用いることができる。
本実施形態の半導体薄膜の表面処理方法によって製造される半導体素子は、特に転写基板上に離間して配置される状態から更に素子間の距離を拡大するように転写することで、比較的に大きな領域に並べて配置する場合に有効である。すなわち、多段階拡大転写方法として、高集積度を以って転写元基板上に作成された素子をその転写元基板上の配列状態よりは離間して転写先基板に転写する工程を複数回行う場合に、本実施形態の半導体薄膜の表面処理方法を用いることで、基板の面内方向での拡大した転写が可能であり、特にケミカルメカニカルポリッシングにより損傷部が除去された剥離は、同時にケミカルメカニカルポリッシングによって平坦化がなされていることから、転写時に基板を貼り合わせる際に、平坦であるが故に効率良く貼り合わせが可能である。
本実施形態の半導体薄膜の表面処理方法では、レーザーアブレーションに起因して発生する損傷部を、ケミカルメカニカルポリッシングで除去することができるが、転写の前後において同じケミカルメカニカルポリッシングを転写基板22とp側の電極層側にも使用することができる。
本実施形態の半導体薄膜の表面処理方法によって製造される半導体素子は、例えば窒化ガリウム層を用いた発光ダイオードであるが、他の素子であっても良く、例えば光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオード素子、抵抗素子、スイッチング素子、微小磁気素子、微小光学素子などの種々の素子であっても良い。
[ケミカルメカニカルポリッシングに関する実験例]
次に、本件発明者らが行ったケミカルメカニカルポリッシングに関する実験について説明する。先ず、ケミカルメカニカルポリッシングの有効性の確認実験として、C面(面方位{0001})を主面とするサファイア基板を用い、その上に窒化ガリウム層を形成し、表面(C面)とレーザーアブレーションによって剥離して露呈する−C面でのケミカルメカニカルポリッシングの研磨レートについて実験を行った。この際、使用したケミカルメカニカルポリッシング機は、Logitech社製のPM5であり、スラリーとしてコロイダルシリカ(KOH、pH10程度)を用いた。回転数を40乃至60rpmとして、研磨の速度を調べたとこころ、C面では研磨があまり進行していないことが判明したが、逆に−C面では研磨が大きく進行して、−C面が研磨が比較的に容易な面であることが判明した。
次に、ケミカルメカニカルポリッシングによる表面粗さの変化についても実験を行った。これは、電極を形成する面に平滑化がなされているかどうかは、歩留まりの向上や接触抵抗の低減などにおいて重要な因子となることが知られており、特に微細な半導体発光素子を大量に製造する場合では、鏡面に近い状態で研磨面が得られることが望ましい。
表面粗さを測定するにあたり、先ず、先の実験と同様に、Logitech社製のPM5をケミカルメカニカルポリッシング機として用い、スラリーとしてコロイダルシリカ(KOH、pH10程度)を用いた。ケミカルメカニカルポリッシングとして2段階の研磨を行い、第1段目の研磨は、パッドとしてRodel社製の硬質型ポリウレタンパッドを使用し、回転数40〜60rpm、負荷1900〜2700gで30分間研磨を行った。次に2段目の研磨では、パッドとして鐘紡株式会社製のスウエードタイプのウレタンパッドを使用し、回転数60rpm、負荷2700gで20分間研磨を行った。なお、2段目の研磨で使用したパッドは、硬度の低いものであり、研磨における機械的な傷などの発生を抑える場合に好適なパッドである。
このような2段階のケミカルメカニカルポリッシングを行う前と後の表面粗さを測定した結果を図19と図20に示す。この表面粗さはKLA-Tencor Corporation製のTencor P−15(商品名)で測定したものであり、CMP前(図19)のRa(平均粗さ)=36nmの状態からCMP後(図20)のRa=1.5nmへ平滑化が進められ、Rt(P-VP-V)(データの山と谷の間の最大値)も300nmから12nmと大幅に低減されていることがわかる。
ケミカルメカニカルポリッシングの2段階の工程のうち、1段目のケミカルメカニカルポリッシングで中心付近のエキシマレーザーのスキャンラインで発生した凹凸を消すことができ、2段目のケミカルメカニカルポリッシングにより中心部のみならず周辺部も含めてポリッシング面が鏡面化した。このケミカルメカニカルポリッシング後に、光学顕微鏡を用いて観察したところ、エキシマレーザーのスキャンラインで発生した凹凸は全く観察されなかった。また、窒化ガリウム膜自体が除去されてしまっているかどうかの確認のため、顕微PL(フォトルミネッセンス)装置を用いて評価したところ、窒化ガリウム膜の励起光を確認することができた。
本発明の半導体薄膜の表面処理方法の第1の実施形態にかかる工程断面図であって、窒化ガリウム層のエピタキシャル成長工程を示す図である。 本発明の半導体薄膜の表面処理方法の第1の実施形態にかかる工程断面図であって、溝部の形成工程を示す図である。 本発明の半導体薄膜の表面処理方法の第1の実施形態にかかる工程断面図であって、絶縁層とビアホールの形成工程を示す図である。 本発明の半導体薄膜の表面処理方法の第1の実施形態にかかる工程断面図であって、プラグ層の形成工程を示す図である。 本発明の半導体薄膜の表面処理方法の第1の実施形態にかかる工程断面図であって、転写基板の貼り合わせ工程を示す図である。 本発明の半導体薄膜の表面処理方法の第1の実施形態にかかる工程断面図であって、レーザーアブレーション工程を示す図である。 本発明の半導体薄膜の表面処理方法の第1の実施形態にかかる工程断面図であって、ケミカルメカニカルポリッシング工程を示す図である。 本発明の半導体薄膜の表面処理方法の第1の実施形態にかかる工程断面図であって、透明電極層の形成工程を示す図である。 本発明の半導体薄膜の表面処理方法の第1の実施形態にかかる工程断面図であって、素子分離用の溝の形成工程を示す図である。 本発明の半導体薄膜の表面処理方法の第1の実施形態にかかる工程断面図であって、素子分離用の溝を深くする工程を示す図である。 本発明の半導体薄膜の表面処理方法の第2の実施形態にかかる工程断面図であって、窒化ガリウム層のエピタキシャル成長工程を示す図である。 本発明の半導体薄膜の表面処理方法の第2の実施形態にかかる工程断面図であって、溝部の形成工程を示す図である。 本発明の半導体薄膜の表面処理方法の第2の実施形態にかかる工程断面図であって、絶縁層とビアホールの形成工程を示す図である。 本発明の半導体薄膜の表面処理方法の第2の実施形態にかかる工程断面図であって、プラグ層の形成工程を示す図である。 本発明の半導体薄膜の表面処理方法の第2の実施形態にかかる工程断面図であって、転写基板の貼り合わせ工程を示す図である。 本発明の半導体薄膜の表面処理方法の第2の実施形態にかかる工程断面図であって、レーザーアブレーション工程およびケミカルメカニカルポリッシング工程を示す図である。 本発明の半導体薄膜の表面処理方法の第2の実施形態にかかる工程断面図であって、透明電極層の形成工程を示す図である。 本発明の半導体薄膜の表面処理方法の第2の実施形態にかかる工程断面図であって、素子分離用の溝の形成工程を示す図である。 本発明の半導体薄膜の表面処理方法に用いられるところのケミカルメカニカルポリッシングを施す前の窒化ガリウム膜の表面粗さを示す図である。 本発明の半導体薄膜の表面処理方法に用いられるところのケミカルメカニカルポリッシングを施した後の窒化ガリウム膜の表面粗さを示す図である。
符号の説明
11、31 サファイア基板
12、32 窒化ガリウム層
13、15、33、35 窒化ガリウムクラッド層
14、34 活性層
17、37 絶縁層
19、39 コンタクトメタル層
20、40 接続用のプラグ層
21、41 電極層
22、42 転写基板
23、43 接着層
26、46 コンタクトメタル層
27、47 透明電極層
28、48 素子分離溝
25 研磨パッド







Claims (11)

  1. 基体上に半導体薄膜を形成する工程と、
    前記半導体薄膜をケミカルメカニカルポリッシング法により研磨し、前記半導体薄膜の平滑化及び前記半導体薄膜に含まれる損傷部の除去を行う工程と
    を有することを特徴とする半導体薄膜の表面処理方法。
  2. 前記基体上に半導体薄膜を形成する工程は、成長基板上で成長した半導体薄膜を、その表面に該半導体薄膜が露呈するように転写基板上に転写することで行なわれることを特徴とする請求項1記載の半導体薄膜の表面処理方法。
  3. 前記転写基板への転写は、成長基板を透過して照射されるレーザー光を用いたレーザーアブレーションを利用することを特徴とする請求項2記載の半導体薄膜の表面処理方法。
  4. 前記成長基板はサファイア基板であり、前記半導体薄膜は窒化ガリウム系半導体膜からなることを特徴とする請求項3記載の半導体薄膜の表面処理方法。
  5. 前記ケミカルメカニカルポリッシング法には、研磨剤としてコロイダルシリカを用いることを特徴とする請求項1記載の半導体薄膜の表面処理方法。
  6. 前記半導体薄膜の平滑化した研磨面にフォトリソグラフィー用のマスクを形成して微細加工を施すことを特徴とする請求項1記載の半導体薄膜の表面処理方法。
  7. 基体上に半導体薄膜を形成する工程と、
    前記半導体薄膜の研磨容易面をケミカルメカニカルポリッシング法により研磨し、前記半導体薄膜の平滑化を行う工程と
    を有することを特徴とする半導体薄膜の表面処理方法。
  8. 前記半導体薄膜は窒化ガリウム系半導体膜であり、前記研磨容易面は‐C面であることを特徴とする請求項7記載の半導体薄膜の表面処理方法。
  9. 前記基体上に半導体薄膜を形成する工程は、成長基板上で成長した半導体薄膜を、その表面に該半導体薄膜が露呈するように転写基板上に転写することで行なわれることを特徴とする請求項7記載の半導体薄膜の表面処理方法。
  10. 前記転写基板への転写は、成長基板を透過して照射されるレーザービームを用いたレーザーアブレーションを利用することを特徴とする請求項7記載の半導体薄膜の表面処理方法。
  11. 基体上に絶縁層との界面が凹凸状とされる半導体薄膜を形成する工程と、
    前記半導体薄膜をケミカルメカニカルポリッシング法により前記絶縁層に到達するように研磨し、前記半導体薄膜の平滑化及び前記半導体薄膜を素子の一部とする素子の間の分離を行う工程と
    を有することを特徴とする半導体素子の分離方法。


JP2004270700A 2004-09-17 2004-09-17 半導体薄膜の表面処理方法 Expired - Fee Related JP4729896B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004270700A JP4729896B2 (ja) 2004-09-17 2004-09-17 半導体薄膜の表面処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004270700A JP4729896B2 (ja) 2004-09-17 2004-09-17 半導体薄膜の表面処理方法

Publications (2)

Publication Number Publication Date
JP2006086388A true JP2006086388A (ja) 2006-03-30
JP4729896B2 JP4729896B2 (ja) 2011-07-20

Family

ID=36164630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004270700A Expired - Fee Related JP4729896B2 (ja) 2004-09-17 2004-09-17 半導体薄膜の表面処理方法

Country Status (1)

Country Link
JP (1) JP4729896B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294379A (ja) * 2007-05-28 2008-12-04 Sanyo Electric Co Ltd 窒化物系半導体素子の製造方法
JP2009231478A (ja) * 2008-03-21 2009-10-08 Stanley Electric Co Ltd 半導体素子の製造方法
JP2010245365A (ja) * 2009-04-08 2010-10-28 Sony Corp 半導体発光素子組立体の製造方法、半導体発光素子、電子機器、及び、画像表示装置
JP2011096707A (ja) * 2009-10-27 2011-05-12 Stanley Electric Co Ltd 半導体素子の製造方法
US8236671B2 (en) 2010-03-30 2012-08-07 Sony Corporation Method of manufacturing semiconductor device
US8975098B2 (en) 2012-07-18 2015-03-10 Nichia Corporation Semiconductor light emitting element and method for manufacturing the same
KR20180058837A (ko) * 2010-12-21 2018-06-01 사이오닉스, 엘엘씨 기판 손상을 감소시키는 반도체 소자 및 관련 방법
CN111326409A (zh) * 2018-12-14 2020-06-23 云谷(固安)科技有限公司 激光剥离方法和蓝宝石衬底上发光二极管器件外延结构
EP4362065A1 (en) 2022-10-28 2024-05-01 Oki Electric Industry Co., Ltd. Manufacturing method of semiconductor element, semiconductor layer support structure, and semiconductor substrate
EP4362066A1 (en) 2022-10-28 2024-05-01 Oki Electric Industry Co., Ltd. Manufacturing method of semiconductor element, semiconductor layer support structure, and semiconductor substrate

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6077208B2 (ja) * 2011-11-25 2017-02-08 株式会社フジミインコーポレーテッド 研磨用組成物

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196197A (ja) * 1998-12-30 2000-07-14 Xerox Corp 成長基板が除去された窒化物レ―ザダイオ―ドの構造及び窒化物レ―ザダイオ―ドアレイ構造の製造方法
JP2002222772A (ja) * 2001-01-29 2002-08-09 Matsushita Electric Ind Co Ltd 窒化物半導体基板の製造方法
JP2002261335A (ja) * 2000-07-18 2002-09-13 Sony Corp 画像表示装置及び画像表示装置の製造方法
JP2003037089A (ja) * 2001-07-26 2003-02-07 Shin Etsu Handotai Co Ltd ウェーハの研磨方法
JP2003303994A (ja) * 2002-04-12 2003-10-24 Sony Corp 半導体発光素子の製造方法
JP2003318140A (ja) * 2002-04-26 2003-11-07 Applied Materials Inc 研磨方法及び装置
WO2003101668A1 (fr) * 2002-06-04 2003-12-11 Disco Corporation Materiau de polissage et procede de polissage associe

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196197A (ja) * 1998-12-30 2000-07-14 Xerox Corp 成長基板が除去された窒化物レ―ザダイオ―ドの構造及び窒化物レ―ザダイオ―ドアレイ構造の製造方法
JP2002261335A (ja) * 2000-07-18 2002-09-13 Sony Corp 画像表示装置及び画像表示装置の製造方法
JP2002222772A (ja) * 2001-01-29 2002-08-09 Matsushita Electric Ind Co Ltd 窒化物半導体基板の製造方法
JP2003037089A (ja) * 2001-07-26 2003-02-07 Shin Etsu Handotai Co Ltd ウェーハの研磨方法
JP2003303994A (ja) * 2002-04-12 2003-10-24 Sony Corp 半導体発光素子の製造方法
JP2003318140A (ja) * 2002-04-26 2003-11-07 Applied Materials Inc 研磨方法及び装置
WO2003101668A1 (fr) * 2002-06-04 2003-12-11 Disco Corporation Materiau de polissage et procede de polissage associe

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294379A (ja) * 2007-05-28 2008-12-04 Sanyo Electric Co Ltd 窒化物系半導体素子の製造方法
JP2009231478A (ja) * 2008-03-21 2009-10-08 Stanley Electric Co Ltd 半導体素子の製造方法
US8338202B2 (en) 2008-03-21 2012-12-25 Stanley Electric Co., Ltd. Method for manufacturing semiconductor device using separable support body
JP2010245365A (ja) * 2009-04-08 2010-10-28 Sony Corp 半導体発光素子組立体の製造方法、半導体発光素子、電子機器、及び、画像表示装置
JP2011096707A (ja) * 2009-10-27 2011-05-12 Stanley Electric Co Ltd 半導体素子の製造方法
US8236671B2 (en) 2010-03-30 2012-08-07 Sony Corporation Method of manufacturing semiconductor device
KR102024495B1 (ko) 2010-12-21 2019-09-23 사이오닉스, 엘엘씨 기판 손상을 감소시키는 반도체 소자 및 관련 방법
KR20180058837A (ko) * 2010-12-21 2018-06-01 사이오닉스, 엘엘씨 기판 손상을 감소시키는 반도체 소자 및 관련 방법
US8975098B2 (en) 2012-07-18 2015-03-10 Nichia Corporation Semiconductor light emitting element and method for manufacturing the same
CN111326409A (zh) * 2018-12-14 2020-06-23 云谷(固安)科技有限公司 激光剥离方法和蓝宝石衬底上发光二极管器件外延结构
CN111326409B (zh) * 2018-12-14 2023-01-31 云谷(固安)科技有限公司 激光剥离方法和蓝宝石衬底上发光二极管器件外延结构
EP4362065A1 (en) 2022-10-28 2024-05-01 Oki Electric Industry Co., Ltd. Manufacturing method of semiconductor element, semiconductor layer support structure, and semiconductor substrate
EP4362066A1 (en) 2022-10-28 2024-05-01 Oki Electric Industry Co., Ltd. Manufacturing method of semiconductor element, semiconductor layer support structure, and semiconductor substrate

Also Published As

Publication number Publication date
JP4729896B2 (ja) 2011-07-20

Similar Documents

Publication Publication Date Title
KR100933897B1 (ko) 분리가능 기판 또는 분리가능 구조체 및 그 생산방법
US20180138357A1 (en) Micro-light emitting diode (led) fabrication by layer transfer
TWI389334B (zh) 製造及分離半導體裝置之方法
US8093687B2 (en) Methods for forming an assembly for transfer of a useful layer using a peripheral recess area to facilitate transfer
KR100797208B1 (ko) 특히 전자 공학, 광전자 공학 및 광학용 기판을 형성하는분리 가능한 반도체 조립체의 제조 프로세스
JP4729896B2 (ja) 半導体薄膜の表面処理方法
JP2001085736A (ja) 窒化物半導体チップの製造方法
JP2001176823A (ja) 窒化物半導体チップの製造方法
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
JP2007012870A (ja) 半導体発光素子およびその製造方法
JP2007134388A (ja) 窒化物系半導体素子とその製造方法
JP2010021537A (ja) 基板構造体及びこの基板構造体を除去する方法
Aida et al. Reduction of bowing in GaN-on-sapphire and GaN-on-silicon substrates by stress implantation by internally focused laser processing
US7176554B2 (en) Methods for producing a semiconductor entity
US7439160B2 (en) Methods for producing a semiconductor entity
WO2016203677A1 (ja) Soiウェーハの製造方法
JP4518733B2 (ja) 窒化ガリウム系半導体レーザ素子の製造方法
JPH11126763A (ja) 半導体デバイスの分離方法
JP3739761B2 (ja) レーザースクライビング工程を利用した半導体ウェーハの切断方法
TWI229904B (en) Method for separating sapphire wafer into chips using dry-etching
KR20210120058A (ko) 광전 반도체칩의 제조 방법 및 이에 사용되는 본딩 웨이퍼
JP2006173354A (ja) Soi基板の製造方法
WO2019217976A2 (en) Patterning on layer transferred templates
JP2009267059A (ja) 半導体発光素子及びその製造方法
JP2007036279A (ja) 半導体基板の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110404

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees