JP2002261335A - 画像表示装置及び画像表示装置の製造方法 - Google Patents

画像表示装置及び画像表示装置の製造方法

Info

Publication number
JP2002261335A
JP2002261335A JP2001200113A JP2001200113A JP2002261335A JP 2002261335 A JP2002261335 A JP 2002261335A JP 2001200113 A JP2001200113 A JP 2001200113A JP 2001200113 A JP2001200113 A JP 2001200113A JP 2002261335 A JP2002261335 A JP 2002261335A
Authority
JP
Japan
Prior art keywords
substrate
light emitting
image display
display device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001200113A
Other languages
English (en)
Other versions
JP3906653B2 (ja
Inventor
Toshiaki Iwabuchi
寿章 岩渕
Toyoji Ohata
豊治 大畑
Masato Doi
正人 土居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001200113A priority Critical patent/JP3906653B2/ja
Priority to TW090116688A priority patent/TW502463B/zh
Priority to EP01951901A priority patent/EP1310934A4/en
Priority to AU2001272740A priority patent/AU2001272740A1/en
Priority to KR1020087014809A priority patent/KR100892578B1/ko
Priority to CNB018143091A priority patent/CN1229766C/zh
Priority to PCT/JP2001/006213 priority patent/WO2002007132A1/ja
Priority to KR1020087014808A priority patent/KR100937840B1/ko
Priority to EP11002099.7A priority patent/EP2339650B1/en
Priority to EP11002114.4A priority patent/EP2341530B1/en
Priority to KR1020037000655A priority patent/KR100862545B1/ko
Priority to KR1020087014811A priority patent/KR100892579B1/ko
Priority to EP11002100.3A priority patent/EP2343737B1/en
Priority to US10/066,423 priority patent/US6613610B2/en
Publication of JP2002261335A publication Critical patent/JP2002261335A/ja
Priority to US10/427,815 priority patent/US7880184B2/en
Priority to US11/558,620 priority patent/US8409886B2/en
Application granted granted Critical
Publication of JP3906653B2 publication Critical patent/JP3906653B2/ja
Priority to US12/034,415 priority patent/US7888690B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/982—Varying orientation of devices in array

Abstract

(57)【要約】 【課題】 解像度や画質、発光効率などの諸特性に優
れ、且つ大画面化が容易で、製造コストの低減も実現で
きる画像表示装置とその製造方法を提供する。 【解決手段】 複数の発光素子が配列され所要の画像信
号に対応して画像を表示する画像表示装置である。発光
素子は一個の素子の占有面積が２５μｍ２以上１０００
０μｍ２以下とされて配線用基板に実装される。実装に
際しては、例えば第一基板上で素子が配列された状態よ
りは離間した状態となるように素子を転写して一時保持
用部材に保持させる第一転写工程と、一時保持用部材に
保持された素子をさらに離間して第二基板上に転写する
第二転写工程との２段階の拡大転写を行う。また、発光
素子の結晶成長によって形成される結晶成長層が基板主
面の法線方向において結晶成長時とは倒置するように配
線用基板に実装する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、発光素子がマトリ
クス状に配列され、画像信号に応じた画像表示を行う画
像表示装置、その画像表示装置の製造方法、その画像表
示装置に使用して好適な発光素子の製造方法に関する。
また、半導体発光素子や液晶制御素子などの素子を基板
上などに並べる配列方法および画像表示装置の製造方法
に関し、特に転写工程によって微細加工された素子をよ
り広い領域に転写する素子の配列方法および画像表示装
置の製造方法に関する。さらには、発光素子の実装方向
を工夫した画像表示装置、素子を配列させた素子実装基
板、画像表示装置の製造方法に関する。
【０００２】
【従来の技術】軽量で薄型の画像表示装置として、種々
の表示装置が開発されている。このような画像表示装置
の主なカテゴリーとしては、例えば発光ダイオード（Ｌ
ＥＤ）を用いた装置、液晶ディスプレイを用いた装置、
プラズマディスプレイを用いた装置などがある。これら
画像表示装置は、コンピューター技術の進展と共に、そ
の適用範囲が広がりつつあり、例えば対角サイズで３０
センチから１５０センチ程度の大きさの装置は、テレビ
ジョン受像機、ビデオ再生装置、ゲーム機器の出力装置
などに用いられ、また、それより小さいなサイズのもの
では、例えば自動車搭載型案内装置や録画装置のモニタ
ー画面などに用いられている。
【０００３】
【発明が解決しようとする課題】ところが、それらの画
像表示装置のいずれもが解像度、輝度、光出力対電力効
率、画質などの特性の点や、大画面化、コスト面などで
問題を抱えている。例えば、発光ダイオードをマトリク
ス状に配列した発光ダイオードアレイを用いる装置で
は、個々の発光ダイオードを集合的に用いてアレイを構
成する。ところが、個々の発光ダイオードはそれぞれパ
ッケージに収納されていて数ミリ程度のサイズがあり、
その結果、一画素の大きさも大きくなって解像度が低下
してしまう。同時に、発光ダイオードアレイを用いる画
像表示装置では、画素当たりのコストが高くなり、特に
大画面の装置を構成した場合には、その製品価格が高い
ものになってしまう。
【０００４】液晶ディスプレイを用いた画像表示装置で
は、表示装置を構成するガラスなどの基板を真空にした
膜形成装置等に入れ、フォトリソグラフィー技術を用い
てトランジスタ等の素子の形成や配線の形成を行ってお
り、特に液晶装置の解像度を高くしようとした場合に
は、ミクロンオーダーのプロセス制御が必要となる。従
って、製品の歩留りを向上させるには厳格なプロセス管
理が必要となり、大画面の液晶表示装置を作成しようと
する場合では、コストが高くなってしまう。また、液晶
表示は見る角度によってコントラストや色合いが変化す
る視野角依存性があり、色を変化させる場合の反応速度
が遅いといった問題も抱えている。
【０００５】また、プラズマディスプレイを用いた装置
では、画素単位の狭い空間で放電を生じさせ、発生する
電離ガスからの紫外光によって蛍光体を励起して可視光
を発生させるというメカニズムを利用している。プラズ
マディスプレイを用いた装置では、このため発光効率そ
のものが高くはなく、消費電力が多くなってしまう。ま
た、蛍光体による外からの光が反射して、コントラスト
が低下するという問題点も発生し、色再現範囲が狭いと
言った問題も生ずる。
【０００６】従って、上記画像表示装置は、そのいずれ
もが大型画面化が容易ではなく且つ製造コストが高くな
り、それぞれ解像度やプロセス、画質、発光効率などの
問題を抱えたものとなっている。
【０００７】そこで、本発明の上述の技術的な課題に鑑
み、解像度や画質、発光効率などの諸特性に優れ、且つ
大画面化が容易で、製造コストの低減も実現できる画像
表示装置の提供を目的とする。また、本発明の他の目的
は、そのような高性能の画像表示装置を製造するための
製造方法の提供を目的とする。さらに、本発明の更に他
の目的は、画像表示装置を構成する発光素子の製造方法
を提供することである。さらにまた、本発明は、微細加
工された素子をより広い領域に転写する際に、転写後も
位置合わせ精度が損なわれることもなく、また配線不良
などの問題も解決できる素子の配列方法および画像表示
装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の画像表示装置
は、複数の発光素子が配列され所要の画像信号に対応し
て画像を表示する画像表示装置において、一個の前記発
光素子の占有面積が２５μｍ２以上で１００００μｍ２
以下とされ、前記各発光素子はそれぞれ配線用基板に実
装されたものであることを特徴とする。一個の前記発光
素子の占有面積が２５μｍ２以上で１００００μｍ２以
下とされることから、個々の発光素子自体は微小なサイ
ズとなり、発光素子自体を高密度に配線用基板に配設す
ることが可能である。
【０００９】本発明の好適な画像表示装置においては、
各発光素子の占有面積に対する当該画像表示装置上の一
画素分の占有面積の比が１０以上４００００以下とさ
れ、より好ましくは１０以上１００００以下とされる。
【００１０】本発明の画像表示装置に使用される発光素
子は、微小なサイズを以って実装が可能な素子であれば
特に限定されるものではないが、その一例としては、発
光ダイオードや半導体レーザーなどのデバイスを挙げる
ことができ、特に、窒化物半導体発光素子、砒化物半導
体発光素子、および燐化物半導体発光素子から選んで構
成することができる。このような発光素子は、画像表示
のカラー化のために、互いに波長を異ならせた３つの発
光素子の組からなる画素を構成することできる。ここで
典型的には赤、緑、青の各色の発光素子を組合せること
でカラー画面を構成できる。
【００１１】また、本発明は、複数の発光素子が配列さ
れ所要の画像信号に対応して画像を表示する画像表示装
置の製造方法において、所要の配線をマトリクス状に配
設した配線用基板を用意すると共に、個別のチップに分
離された複数の発光素子を用意し、該発光素子を前記配
線に接続するように実装して画像表示装置を構成するこ
とを特徴とする。発光素子が微小なサイズであるために
高密度に配線用基板に配設することが可能であり、ま
た、個々の発光素子を完成させた後に配線用基板に対し
て実装するために歩留りは良好であり、大画面化も容易
である。
【００１２】このような画像表示装置の製造方法におい
て、所要の素子形成用基板上に半導体層を積層し、該半
導体層に複数の発光素子を並べて形成した後、各発光素
子毎に分離し、その分離した各発光素子を配線用基板に
実装することができ、発光素子の素子間の領域に素子形
成用基板の基板表面に達する溝を各発光素子を囲むよう
に形成し、該溝に囲まれた各発光素子を素子形成用基板
から分離させ、その分離された各発光素子を前記配線用
基板に実装することができる。
【００１３】より好ましい実施の形態の一例としては、
分離された各発光素子の配線用基板への実装は吸着用治
具に発光素子の表面または裏面を吸着させながら配線用
基板に素子毎に搭載することで行うことができ、溝に囲
まれた各発光素子の素子形成用基板からの分離は、該素
子形成用基板の裏面からのエネルギービームの照射を利
用するようにすることができる。このエネルギービーム
の照射前に、素子形成用基板上の各発光素子を一時保持
用基板に保持させ、前記エネルギービームの照射後に各
発光素子を素子形成用基板から分離させ、各発光素子を
一時保持用基板に保持させても良い。その場合に一時保
持用基板は全面に粘着材が形成され、その粘着材に前記
発光素子の表面が一時的に保持されても良い。また、分
離された各発光素子の前記配線用基板への実装は発光素
子表面の電極部分を前記配線用基板上の導電材に圧着す
ることで行うようにしても良い。
【００１４】また、本発明は前述の画像表示装置を構成
する発光素子の製造方法についても提供するものであ
り、本発明の発光素子の製造方法は、所要の基板上に半
導体層を積層し、該半導体層に複数の発光素子を並べて
形成した後、各発光素子毎に分離すると共に各発光素子
を前記基板からも分離することを特徴とする。
【００１５】発光素子の製造方法の好ましい一例におい
ては、前記各発光素子と前記基板と間の分離は、該基板
の裏面からのエネルギービームの照射が利用され、前記
エネルギービームの照射前に、前記各発光素子を一時保
持用基板に保持させ、前記エネルギービームの照射後に
各発光素子を前記基板から分離させ、各発光素子を一時
保持用基板に保持させることが好ましい。また、一時保
持用基板は全面に粘着材が形成され、その粘着材に前記
発光素子の表面が一時的に保持されるようにして良い。
【００１６】一方、本発明の素子の配列方法は、第一基
板上に配列された複数の素子を第二基板上に配列する素
子の配列方法において、前記第一基板上で前記素子が配
列された状態よりは離間した状態となるように前記素子
を転写して一時保持用部材に該素子を保持させる第一転
写工程と、前記一時保持用部材に保持された前記素子を
さらに離間して前記第二基板上に転写する第二転写工程
を有することを特徴とする。
【００１７】上記方法によれば、一時保持用部材に素子
を保持させた時点で既に、素子間の距離が大きくされ、
その広がった間隔を利用して比較的サイズの大きな電極
や電極パッドなどを設けることが可能となる。続く第二
転写工程では一時保持用部材の比較的サイズの大きな電
極や電極パッドなどを利用した配線が行われるために、
素子サイズに比較して最終的な装置のサイズが著しく大
きな場合であっても容易に配線を形成できる。
【００１８】また、上記素子の配列方法を応用した本発
明の画像表示装置の製造方法は、発光素子若しくは液晶
制御素子をマトリクス状に配置した画像表示装置を製造
する方法であって、第一基板上で発光素子若しくは液晶
制御素子が配列された状態よりは離間した状態となるよ
うに前記発光素子若しくは液晶制御素子を転写して一時
保持用部材に前記発光素子若しくは液晶制御素子を保持
させる第一転写工程と、前記一時保持用部材に保持され
た前記発光素子若しくは液晶制御素子をさらに離間して
第二基板上に転写する第二転写工程と、前記各発光素子
若しくは液晶制御素子に接続させる配線を形成する配線
形成工程とを有することを特徴とする。
【００１９】上記画像表示装置の製造方法によれば、画
像表示装置の画像表示部分が発光素子若しくは液晶制御
素子をマトリクス状に配置することで構成される。第一
基板上の発光素子若しくは液晶制御素子は、密な状態す
なわち集積度を高くして微細加工を施して作成でき、一
時保持用部材に離間しながら転写された時点で広がった
間隔を利用して比較的サイズの大きな電極や電極パッド
などを設けることが可能となる。したがって、前述の素
子の配列方法と同様に、第二転写後の配線を容易に形成
できる。
【００２０】本発明は、上記に加えて発光素子の実装に
工夫を施した画像表示装置、その製造方法を提供する。
すなわち、かかる本発明の画像表示装置は、複数の発光
素子を配線用基板の基板主面上に配列して実装した構造
を有する画像表示装置において、前記発光素子の結晶成
長によって形成される結晶成長層が前記基板主面の法線
方向において結晶成長時とは倒置されて配線用基板に実
装されることを特徴とする。
【００２１】また、本発明の画像表示装置は、前記構成
において、発光素子が結晶成長時の基板側が光取り出し
窓となる結晶成長層を有し、各発光素子は前記配線用基
板に実装される前に成長用基板から分離されること構造
とすることができ、また、前記構成において、発光素子
は基板主面に対して傾斜した傾斜結晶面を有する前記結
晶成長層に第１導電層、活性層、及び第２導電層が形成
され、前記第１導電層と接続される第１電極と、前記第
２導電層と接続する第２電極は成長用基板からの高さが
ほぼ同程度とされる構造とすることができる。また、倒
置された結晶成長層を有する画像表示装置であって、活
性層を挟む第１導電層と第２導電層を有し、第１導電層
と接続される第１電極と、第２導電層と接続する第２電
極は前記基板主面の法線方向において前記結晶成長層を
挟んでそれぞれ分けられて形成される構造とすることも
できる。
【００２２】さらに、本発明の画像表示装置の製造方法
は、成長用基板上に選択成長により基板側が開いた形状
となるとなる結晶成長層を形成し、該結晶成長層に第１
導電層、活性層、及び第２導電層を形成して発光素子を
構成し、前記第１導電層と接続する第１電極と、前記第
２導電層と接続する第２電極を成長用基板からの高さが
ほぼ同程度となるように形成し、前記結晶成長層を前記
成長用基板から分離して配線用基板に倒置して実装する
ことを特徴とする。
【００２３】また、本発明の素子実装基板は、複数の素
子を配線用基板の基板主面上に配列して実装した構造を
有する基板において、前記素子の結晶成長によって形成
される結晶成長層が前記基板主面の法線方向において結
晶成長時とは倒置されて前記配線用基板に実装されてい
ることを特徴とする。
【００２４】上記本発明の画像表示装置においては、発
光素子の結晶成長層が基板主面の法線方向において結晶
成長時とは倒置されることから、電極側を結晶成長層の
上側に形成した場合であっても倒置によって配線用基板
に対峙する下側に位置することになり、配線用基板上に
配線層を形成することで、実装の際に容易に電気的接続
を図ることができる。従って、パッケージ形態する必要
がなく、高密度に発光素子を配列することもできる。
【００２５】また、本発明の画像表示装置の製造方法に
おいては、結晶成長層が選択成長によって形成されるた
め、簡単に基板主面に対して傾斜した傾斜結晶面を有す
る結晶成長層を形成することができ、従って、結晶成長
層を倒置した場合に、光に取り出し窓を上面とすること
が容易となる。また、前記第２導電層と接続する第２電
極を成長用基板からの高さがほぼ同程度となるようにす
ることで、配線用基板との電気的な接続を容易なものと
することができる。
【００２６】
【発明の実施の形態】以下、本発明を適用した画像表示
装置、画像表示装置の製造方法、さらには発光素子の製
造方法、素子の配列方法、素子実装基板について、図面
を参照しながら詳細に説明する。
【００２７】図１は第１の実施例の画像表示装置の要部
のレイアウトを示す図であり、図１では垂直水平方向に
２画素分ずつの要部を図示している。本実施例の画像表
示装置では、配線用基板１の主面上に水平方向に延在さ
れた複数本のアドレス線ＡＤＤ０、ＡＤＤ１が形成さ
れ、さらに図示しない層間絶縁膜を介して垂直方向に延
在された複数本のデータ線ＤＬＲ０〜ＤＬＢ１が形成さ
れている。配線用基板１は例えばガラス基板や、合成樹
脂又は絶縁層で被覆された金属基板、或いはシリコン基
板等の半導体製造に汎用な基板であり、アドレス線やデ
ータ線を求められる精度で形成可能な基板であればどの
ような基板であっても良い。
【００２８】アドレス線ＡＤＤ０、ＡＤＤ１は導電性の
優れた金属材料層や半導体材料層と金属材料層の組み合
わせ等によって形成され、その線幅は図１に示すように
発光ダイオードのサイズＭに比較して広い幅にすること
ができる。これは次に説明するように、一個の前記発光
素子の占有面積が２５μｍ２以上で１００００μｍ２以
下とされた微小なサイズの発光ダイオードを実装してい
ることから実現できるものであり、従って、順次画素を
走査して所要の画像を出力させる場合のアドレス線自体
の抵抗による遅れを極力低減することができる。このア
ドレス線ＡＤＤ０，ＡＤＤ１は水平方向に延長されてお
り、各画素当たり１本のアドレス線が通過する。従っ
て、水平方向に隣接する画素同士では共通のアドレス線
が選択に用いられる。
【００２９】データ線ＤＬＲ０〜ＤＬＢ１は、アドレス
線と同様に、導電性の優れた金属材料層や半導体材料層
と金属材料層の組み合わせ等によって形成され、その線
幅は図１に示すように配線用基板１の専有面積の約半分
程度を占めるように形成することもできる。このような
広い線幅もアドレス線と同様に、一個の発光素子の占有
面積が２５μｍ２以上で１００００μｍ２以下とされ微
小なサイズの発光ダイオードを実装しているために可能
である。これらデータ線ＤＬＲ０〜ＤＬＢ１は垂直方向
に延長されており、各画素当たり発光ダイオードの数に
応じて３本のデータ線が使用されている。例えば、図中
左上の画素の発光ダイオードは、赤色発光ダイオードＤ
Ｒ００、緑色発光ダイオードＤＧ００、および青色発光
ダイオードＤＢ００からなり、データ線ＤＬＲ０〜ＤＬ
Ｂ０も各発光色ごとに設けられている。データ線ＤＬＲ
０〜ＤＬＢ１は垂直方向に隣接する画素の同じ発光色の
ダイオードの間では共通のデータ線が利用される。
【００３０】本実施例の画像表示装置は、発光ダイオー
ドをマトリクス状に配列して、所要の画像信号（映像信
号すなわち動画用信号を含む。以下同様。）に応じた発
光を行う。この駆動方法としては、アクティブマトリク
ス型液晶表示装置と同様の点順次または線順次方式で本
実施例の画像表示装置は駆動される。発光ダイオード
は、例えば、青色及び緑色の発光ダイオード用としてサ
ファイヤ基板上に成長された窒化ガリウム系のダブルヘ
テロ構造多層結晶を用いることができ、赤色の発光ダイ
オード用として砒化ガリウム基板上に成長された砒化ア
ルミニウムガリウムまたは燐化インジウムアルミニウム
ガリウム系のダブルヘテロ構造多層結晶を用いることが
できる。発光ダイオードは互いに波長を異ならせた３つ
の発光素子の組からなる画素を構成するが、異なる波長
の組は赤、緑、青に限らず、他の色の組であっても良
い。
【００３１】本実施例の画像表示装置においては、各画
素内において、水平方向に赤色の発光ダイオードＤＲ０
０、ＤＲ０１、ＤＲ１０、ＤＲ１１、次いで緑色の発光
ダイオードＤＧ００、ＤＧ０１、ＤＧ１０、ＤＧ１１、
次いで青色の発光ダイオードＤＢ００、ＤＢ０１、ＤＢ
１０、ＢＧ１１が並んでいる。例えば、図中左上の画素
の発光ダイオードは、赤色発光ダイオードＤＲ００、緑
色発光ダイオードＤＧ００、および青色発光ダイオード
ＤＢ００の順にダイオードが配列されており、これら３
つの発光ダイオードが１つの画素の組を構成する。
【００３２】ここで、各発光ダイオードは、例えばそれ
ぞれ略正方形の形状を有し、非パッケージ状態のまま或
いは微小パッケージ状態（例えば１ｍｍサイズ以下程
度）のまま実装されるチップ構造を有している。図１の
レイアウト図では、発光ダイオードの詳細な層構造につ
いて図示しないが、それぞれ発光ダイオードの平面形状
は略正方形であり、その略正方形の発光ダイオードチッ
プを実装することで、発光ダイオードのマトリクス状の
配列が構成されている。各発光ダイオードの位置は、ア
ドレス線ＡＤＤ０、ＡＤＤ１とデータ線ＤＬＲ０〜ＤＬ
Ｂ１の交差位置に対応した位置になっており、各発光ダ
イオードはアドレス線に接続した電極パット部１１を介
して電気的にアドレス線に接続され、同様に、データ線
に接続した電極パット部１２を介して電気的にデータ線
に接続される。電極パッド部１１は垂直方向に延在する
小さい帯状領域であり、電極パッド部１２は水平方向に
延在する小さい帯状領域である。各発光ダイオードはこ
れら電極パッド部１１、１２を介して電気的にアドレス
線およびデータ線に接続され点順次或いは線順次の方式
で駆動される。
【００３３】一個の発光ダイオードの素子占有面積は２
５μｍ２以上で１００００μｍ２以下であることから、
略正方形の各発光ダイオードのサイズは、その一辺が５
ミクロンから１００ミクロン程度のサイズとされる。こ
のような微小なサイズを以って配線用基板に実装される
発光ダイオードとして、各発光ダイオードは微小パッケ
ージ状態または非パッケージ状態のまま配線用基板１に
実装される。各ダイオードの製造のために、好ましくは
後述の発光ダイオードの製造方法を用いて製造すること
ができる。一方、本実施例の画像表示装置では、その一
画素当たりのピッチが垂直方向でＶであり、水平方向で
Ｈであって、例えば０．１ミリメートルから１ミリメー
トルの範囲に設定される。これは動画用（テレビジョン
受像機、ビデオ機器、ゲーム機器）や情報用（例えばコ
ンピュータ用）の画像表示装置としては、対角サイズで
３０ｃｍから１５０ｃｍのものが適当であり、その画素
数がＲＧＢを合わせて１画素とした場合で概ね３０万画
素から２００万画素程度のものが実用上望ましく、ま
た、人間の視覚特性からも、直視型の画像表示装置とし
て画素ピッチを０．１ミリメートル（個人用高精細表
示）から１ミリメートル（数人用動画表示）とすること
が好ましいためである。従って、発光ダイオードをその
一辺が５ミクロンから１００ミクロン程度のサイズとし
た場合では、各発光ダイオードの占有面積に対する当該
画像表示装置上の一画素分の占有面積の比が１０以上４
００００以下であることが好ましく、さらに１０以上１
００００以下であることがより好ましい。
【００３４】通常の画像表示装置の発光素子は、典型的
には０．３ミリメール角のサイズが樹脂パッケージ前の
チップサイズであり、それに樹脂パッケージを施した場
合には、１ミリメートルを越えることになる。従って、
例えば画素ピッチを仮に５ミリとした場合には、前記各
発光ダイオードの占有面積に対する画像表示装置上の一
画素分の占有面積の比が１〜２程度の数値に納まること
になり、本実施例の如き各発光ダイオードの占有面積に
対する画像表示装置上の一画素分の占有面積の比の範囲
として好ましくは１０以上４００００以下であり、さら
に好ましくは１０以上１００００以下の範囲であって、
本実施例の範囲からは通常の典型的な画像表示装置はそ
の比の範囲が外れたものとなっている。
【００３５】このような微細なチップサイズの発光ダイ
オードを用いることが本実施例の画像表示装置の背景に
あるが、微細なチップサイズであっても十分な輝度が得
られることが次のように示される。すなわち、屋内用表
示装置としては、その十分な輝度として必要な値は５０
０ｃｄ／ｍ２程度であり、これを光出力に換算すると赤
色、緑色、青色の各色とも概ね５Ｗ／ｍ２となる。これ
を画像表示装置で実現するためには、計算上は１つの発
光ダイオードの平均光出力を０．０１７μＷから１．７
μＷの範囲であれば良い。ここで信頼性については通常
発光ダイオードと同等と仮定して考えてみると、その駆
動電流密度を同等にした場合に、多少のマージンを加え
ても１平方ミクロンから１００平方ミクロン程度のサイ
ズを発光ダイオードが有していれば良く、配線用基板に
実装される発光ダイオードとして、一個の発光ダイオー
ドの占有面積を２５μｍ２以上で１００００μｍ２以下
に設定することは信頼性と輝度の面で十分なものとな
る。
【００３６】微小サイズのまま実装される各発光ダイオ
ードは、上述の如きサイズを有しており、後述する製造
方法のように、素子形成用基板上に形成され、その後チ
ップ毎に分離されて非パッケージ状態または微小パッケ
ージ状態を以って実装されるものである。ここで非パッ
ケージ状態とは、樹脂成形などのダイオードチップの外
側を覆うような処理を施していない状態を指す。また、
微小パッケージ状態とは薄い肉厚の樹脂などに被覆され
た状態であるが、通常のパッケージサイズよりも小さい
サイズ（例えば１ｍｍ以下程度のもの）に収まっている
状態を指す。後述の製造方法で詳述されるように、本実
施例の画像表示装置に用いられる発光ダイオードはパッ
ケージがない分またはパッケージが微小な分だけ微細な
サイズで配線用基板上に実装される。
【００３７】次に、図２及び図３を参照しながら、第２
の実施例の画像表示装置について説明する。本実施例は
前記第１の実施例の画像表示装置の変形例であり、特に
各発光ダイオードに電気的に接続する電流保持回路がチ
ップ状に実装されている例である。
【００３８】図２のレイアウト図では、本実施例の画像
表示装置の内の１画素分（Ｖ１ｘＨ１）の構造が示され
ている。第１の実施例のものと同様な配線用基板２１上
に水平方向に延在されるアドレス線ＡＤＤと２本の電源
線ＰＷ１、ＰＷ２が所要の間隔で形成されている。これ
らアドレス線ＡＤＤと２本の電源線ＰＷ１、ＰＷ２は、
導電性の優れた金属材料層や半導体材料層と金属材料層
の組み合わせ等によって形成され、その線幅は発光ダイ
オードや電流保持回路のチップのサイズに比較して広い
幅とされる。また、同じ画素内には垂直方向に各発光ダ
イオード毎の信号線ＤＬＲ、ＤＬＧ、ＤＬＢが所要の間
隔で形成されており、これら信号線ＤＬＲ、ＤＬＧ、Ｄ
ＬＢもアドレス線ＡＤＤと同様の構造、寸法で形成され
ている。
【００３９】本実施例の画像表示装置では、発光ダイオ
ードＤＲ、ＤＧ、ＤＢがマトリクス状に配列され、所要
の画像信号に応じた発光を行う。当該画素において、赤
色発光ダイオードＤＲ、緑色発光ダイオードＤＧ、およ
び青色発光ダイオードＤＢの順にダイオードが配列され
ており、これら３つの発光ダイオードが１つの画素の組
を構成する。各発光ダイオードＤＲ、ＤＧ、ＤＢはそれ
ぞれ略正方形の微小なサイズを以って実装されたチップ
構造を有していることは前述の実施例と同様である。各
発光ダイオードＤＲ、ＤＧ、ＤＢは電源線ＰＷ１と電源
線ＰＷ２の間の領域に実装される。
【００４０】そして、本実施例の画像表示装置において
は、各発光ダイオードＤＲ、ＤＧ、ＤＢに電気的に接続
され各発光ダイオードＤＲ、ＤＧ、ＤＢを流れる電流保
持するための電流保持回路ＰＴが各素子毎に形成されて
いる。この電流保持回路ＰＴは、後述するトランジスタ
と容量を有する回路構成からなる回路であり、特に電流
保持回路ＰＴは個別のチップ状に形成され微小なサイズ
を以って配線用基板２１に実装されたものである。本実
施例では、各発光ダイオードＤＲ、ＤＧ、ＤＢと電流保
持回路ＰＴを形成した前記電流保持回路チップが略同一
のチップサイズを有しており、一個の発光ダイオードの
素子占有面積は２５μｍ２以上で１００００μｍ２以下
とされ、且つ一個の電流保持回路ＰＴのチップの占有面
積も同様に２５μｍ２以上で１００００μｍ２以下とさ
れる。このような略同一のチップサイズとすることで、
同じ実装工程での実装が可能となり、製造工程を容易に
実現することができる。これら各電流保持回路ＰＴは電
源線ＰＷ１とアドレス線ＡＤＤの間の領域に形成され
る。
【００４１】各発光ダイオードＤＲ、ＤＧ、ＤＢと電流
保持回路ＰＴの間および各信号線ＤＬＲ、ＤＬＧ、ＤＬ
Ｂやアドレス線ＡＤＤ、電源線ＰＷ１、ＰＷ２の間に
は、配線の必要から配線部２２〜２６が形成される。配
線部２２は垂直方向を長手方向とする帯状小領域であ
り、発光ダイオードと電源線ＰＷ２を接続する。配線部
２３は垂直方向を長手方向とする帯状領域であり、発光
ダイオードＤＲ、ＤＧ、ＤＢとその発光ダイオードＤ
Ｒ、ＤＧ、ＤＢを駆動する電流を保持するための電流保
持回路ＰＴの間をそれぞれ接続する。配線部２４は発光
ダイオードから水平に延在された後、電源線ＰＷ１に接
続するために垂直に延在された帯状の領域であり、電流
保持回路ＰＴと電源線ＰＷ１の間を接続する。配線部２
５は垂直方向を長手方向とする帯状の小領域であり、電
流保持回路ＰＴとアドレス線ＡＤＤの間を接続する。配
線部２６は水平方向に延在された帯状の小領域であり、
電流保持回路ＰＴと信号線ＤＬＲ、ＤＬＧ、ＤＬＢの間
をそれぞれ接続する。これら各配線部２２〜２６は各発
光ダイオードＤＲ、ＤＧ、ＤＢを微小なサイズを以って
配線用基板に実装する場合に、後述するような接合用導
電材を載置することができるものであり、電流保持回路
ＰＴのチップを同様に微小なサイズを以って配線用基板
に実装する場合にも後述するような接合用導電材を載置
することができるものである。
【００４２】図３は図２示す本実施例の画像表示装置の
回路図である。図中、ダイオード３１が発光ダイオード
であり、画像信号に応じて所定の色の発光を行う。な
お、ダイオード３１は赤、緑、青の３色であり、水平方
向で並ぶ３つのダイオード３１が１つの画素を構成して
いるが、図３の回路図中は説明を簡素化するために色の
区別をせずに示している。このダイオード３１に接続さ
れたトランジスタ３２、３３と容量３４が電流保持回路
を構成する。電源線ＰＷ１と電源線ＰＷ２の間でダイオ
ード３１と直列にトランジスタ３２が接続され、トラン
ジスタ３２がオン状態の場合に限り、ダイオード３１は
発光する。電源線ＰＷ１と電源線ＰＷ２の一方は接地電
圧を供給し他方は電源電圧を供給する。このトランジス
タ３２のゲートには容量３４の一方の端子とスイッチン
グトランジスタとして機能するトランジスタ３３のソー
ス・ドレイン領域の一方が接続する。このトランジスタ
３３の他方のソース・ドレイン領域は画像信号が供給さ
れる信号線ＤＬに接続され、該トランジスタ３３のゲー
トは水平方向に延在するアドレス線ＡＤＤに接続され
る。
【００４３】アドレス線ＡＤＤはシフトレジスタ回路３
６によって選択的にレベルが切り替えられる構造となっ
ており、例えば複数のアドレス線の一本だけが高レベル
にシフトして、その水平アドレスが選択されたことにな
る。信号線ＤＬは画像（映像）信号を各発光ダイオード
３１に伝えるための配線であり、各発光ダイオード３１
１つに対して一本の信号線ＤＬが対応する。アドレス線
ＡＤＤはシフトレジスタ回路３６によって選択的にレベ
ルシフトされるが、信号線ＤＬはシフトレジスタ・トラ
ンスファゲート回路３５によって走査され、選択された
信号線ＤＬにはシフトレジスタ・トランスファゲート回
路３５を介して画像信号が供給される。
【００４４】トランジスタ３２のゲートに接続され且つ
トランジスタ３３の一方のソース・ドレイン領域に接続
する容量３４は、トランジスタ３２のゲートの電位をト
ランジスタ３３がオフ状態となった際に維持する機能を
有する。このようにトランジスタ３３がオフとなった場
合でも、ゲート電圧を維持できるために、発光ダイオー
ド３１を駆動し続けることが可能である。
【００４５】ここで簡単に動作について説明する。水平
のアドレス線ＡＤＤにシフトレジスタ回路３６から電圧
を印加してアドレスを選択すると、その選択されたライ
ンのスイッチングトランジスタ３３がオン状態となる。
その時に、垂直方向に延在されている信号線ＤＬに画像
信号を電圧として加えると、その電圧がスイッチングト
ランジスタ３３を介してトランジスタ３２のゲートに到
達するが、同時に容量３４にもそのゲート電圧が蓄電さ
れ、その容量３４がトランジスタ３２のゲート電圧を維
持するように動作する。水平方向のアドレス線ＡＤＤの
選択動作が停止した後、すなわち選択にかかるアドレス
線の電位が再び低レベルに遷移して、トランジスタ３３
がオフ状態となった場合でも、容量３４はゲート電圧を
維持しつづけ、原理的には次のアドレス選択が生ずるま
で、容量３４は選択時のゲート電圧を保持し続けること
が可能である。この容量３４がゲート電圧を維持してい
る間は、トランジスタ３２はその維持された電圧に応じ
た動作を行い、発光ダイオード３１に駆動電流を流し続
けることも可能である。このように発光ダイオード３１
の発光している時間を長く保つことで、個々の発光ダイ
オードの駆動電流を低くしても画像全体の輝度を高くす
ることができる。
【００４６】次に、第３の実施例として、本発明の画像
表示装置の製造方法について図４乃至図１２を参照しな
がら説明する。なお、この画像表示装置の製造方法は、
そのまま発光素子の製造方法としても用いることがで
き、配線用基板に対して実装する前工程までの説明は発
光素子の製造方法の説明でもある。
【００４７】図４に示すように、初めにサファイヤ基板
５１を用意し、図示しない低温、高温のバッファ層を形
成した後、第２導電型クラッド層５２、活性層５３、第
１導電型クラッド層５４が順次積層される。サファイヤ
基板５１が素子形成用基板となる。ここで第２導電型ク
ラッド層５２、活性層５３、第１導電型クラッド層５４
は、例えは青色や緑色発光ダイオードを製造する場合に
は、窒化ガリウム系結晶成長層とすることができる。こ
のような各層の成長によって、サファイヤ基板５１上に
はｐｎ接合を有したダブルヘテロ構造の発光ダイオード
が形成される。
【００４８】次に、図５に示すように、フォトリソグラ
フィー技術を用い、さらに蒸着と反応性イオンエッチン
グを利用して、第２導電型クラッド層５２に接続するよ
うにｎ型電極５５が形成され、さらに第１導電型クラッ
ド層５４に接続するようにｐ型電極５６も形成される。
各電極５５、５６が各素子毎に形成されたところで、各
素子の周囲を分離するように分離溝５７が形成される。
この分離溝５７のパターンは一般的に残される発光ダイ
オードを正方形状とするために格子状となるが、これに
限定されず他の形状でも良い。この分離溝５７の深さは
サファイヤ基板５１の主面が露出する深さであり、第２
導電型クラッド層５２は該分離溝５７によって分離され
たものとなる。正方形状とされる発光ダイオードのサイ
ズは、その占有面積が２５μｍ２以上で１００００μｍ
２以下とされる程度の大きさであり、一辺のサイズは従
って５μｍ乃至１００μｍである。
【００４９】図６に示すように、一時保持用基板６０を
用意する。この一時保持用基板６０は各発光ダイオード
を転写する場合に保持するための基板である。この一時
保持用基板６０の表面には粘着材層６１が塗布されてお
り、その粘着材層６１の表面６２を既に分離溝５７が形
成された発光ダイオード側に圧着する。すると、粘着材
層６１の表面６２には各発光ダイオードの表面側が粘着
することになる。
【００５０】次に、図７に示すように、エネルギービー
ムとしてエキシマレーザー光などの高出力パルス紫外線
レーザーをサファイヤ基板５１の裏面側から表面側に透
過するように照射する。この高出力パルス紫外線レーザ
ーの照射によって、サファイヤ基板５１と結晶層である
第２導電型クラッド層５２等の界面近傍での例えば窒化
ガリウム層が窒素ガスと金属ガリウムに分解し、その第
２導電型クラッド層５２とサファイヤ基板５１の間の接
合力が弱くなり、その結果、図８二示すように、サファ
イヤ基板５１と結晶層である第２導電型クラッド層５２
との間を容易に剥離することができる。
【００５１】サファイヤ基板５１を剥離した後、各発光
ダイオードは素子分離された状態で一時保持用基板６０
の粘着材層６１に保持され、図９に示すように、その第
２導電型クラッド層５２の面を吸着用治具７０で吸着す
る。吸着用治具７０の吸着部７２が第２導電型クラッド
層５２の裏面に接したところで、当該吸着用治具７０に
設けられた吸着孔７１の内部圧力を減圧することで必要
な吸着が行われる。
【００５２】吸着にかかる発光ダイオードの第２導電型
クラッド層５２の裏面が十分に吸着したところで、吸着
用治具７０を一時保持用基板６０から離し、図１０に示
すように吸着にかかる発光ダイオードを個別に一時保持
用基板６０から外す。
【００５３】ここまでが個別の小さなサイズの発光素子
の製造方法となるが、引き続いて、配線用基板に実装す
ることで画像表示装置が製造される。図１１は、配線用
基板８０に吸着用治具７０に吸着されている発光ダイオ
ードを実装する直前の状態を示す図であり、この発光ダ
イオードは、一個の素子の占有面積が２５μｍ２以上で
１００００μｍ２以下とされる微小なサイズを以って構
成されている。この段階では、配線用基板８０が既に用
意されており、この配線用基板８０上には所要の信号線
やアドレス線、電源線や接地線などの配線電極８１が既
に形成されている。配線用基板８０は、例えばガラス基
板や、合成樹脂又は絶縁層で被覆された金属基板、或い
はシリコン基板等の半導体製造に汎用な基板であり、ア
ドレス線やデータ線を求められる精度で形成可能な基板
であればどのような基板であっても良い。配線電極８１
上には、接合用導電材８２が形成されている。この接合
用導電材８２は圧着されることで変形しながら且つ電気
的な接続を果たす材料であれば良い。
【００５４】次に、図１２に示すように、吸着用治具７
０を配線用基板８０に近づけ、所要の位置に発光ダイオ
ードを圧着させて当該発光ダイオードを実装する。この
非パッケージ状態の発光ダイオードの圧着によって接合
用導電材８２は変形するが、確実に固定されて実装を完
了する。このような発光ダイオードの実装作業を全部の
ダイオードについて繰り返し行うことでマトリクス状に
画素が配列された画像表示装置が完成する。電流保持回
路についても同様の非パッケージ状態のまま実装するこ
とができ、電流保持回路を有する回路構成も容易に製造
することができる。
【００５５】本実施例の画像表示装置の製造方法を用い
ることで、窒化ガリウム基板上に形成する発光ダイオー
ドやシリコン基板上に形成する発光ダイオードや回路素
子の微小チップ化には、レーザーなどの手段が不要であ
り、基板裏面からの研磨、研削、化学エッチングや分離
溝形成のためのエッチッグの組み合わせによって微小チ
ップを形成できる。
【００５６】なお、上述の例では、発光ダイオードを１
つずつ吸着して実装する例を説明したが、複数の吸着部
を形成した治具を使用することで、その生産性を向上さ
せることも可能であり、シリコン基板や化合物半導体基
板上に素子を形成する場合には、エネルギービームの照
射に限定されず、基板裏面からの研磨、研削、化学エッ
チングを用いても良い。
【００５７】発光素子であるＬＥＤ（発光ダイオード）
は高価である為、上述のように１枚のウエハから数多く
のＬＥＤチップを製造することによりＬＥＤを用いた画
像表示装置を低コストにできる。すなわち、ＬＥＤチッ
プの大きさを約３００μｍ角のものを上記のように数十
μｍ角のＬＥＤチップにして、それを接続して画像表示
装置を製造すれば画像表示装置の価格を下げることがで
きる。
【００５８】そこで各素子を集積度高く形成し、各素子
を広い領域に転写などによって離間させながら移動さ
せ、画像表示装置などの比較的大きな表示装置を構成す
る技術が有り、例えば米国特許第５４３８２４１号に記
載される薄膜転写法や、特開平１１-１４２８７８号公
報に記載される表示用トランジスタアレイパネルの形成
方法などの技術が知られている。米国特許第５４３８２
４１号では基板上に密に形成した素子が粗に配置し直さ
れる転写方法が開示されており、接着剤付きの伸縮性基
板に素子を転写した後、各素子の間隔と位置をモニター
しながら伸縮性基板がＸ方向とＹ方向に伸張される。そ
して伸張された基板上の各素子が所要のディスプレイパ
ネル上に転写される。また、特開平１１-１４２８７８
号公報に記載される技術では、第１の基板上の液晶表示
部を構成する薄膜トランジスタが第２の基板上に全体転
写され、次にその第２の基板から選択的に画素ピッチに
対応する第３の基板に転写する技術が開示されている。
【００５９】ところが前述のような技術では、次のよう
な問題が生ずる。まず、前述の基板上に密に形成したデ
ィバイスを粗に配置し直す転写方法は、伸縮性基板の伸
長時の不動点(支点)がディバイスチップの接着面のどの
位置になるかによって、ディバイス位置が最小でチップ
サイズ(≧２０μｍ)だけずれるという本質的な問題を抱
えている。そのために、ディバイスチップ毎の精密位置
制御が不可欠になる。したがって、少なくとも１μｍ程
度の位置合わせ精度が必要な高精細ＴＦＴアレイパネル
の形成には、ＴＦＴデバイスチップ毎の位置計測と制御
を含む位置合わせに多大な時間を要する。さらに、熱膨
張係数の大きな樹脂フィルムへの転写の場合には、位置
決め前後の温度／応力変動によって位置合わせ精度が損
なわれ易い。以上の理由から、量産技術として採用する
ことには極めて大きな問題がある。
【００６０】また、特開平１１-１４２８７８号に記載
される技術では、最終的な転写の後に配線電極などが作
成される。ところが、高速動作や低コスト化のための高
集積化によって薄膜トランジスタや発光素子などの素子
サイズを小さくすることが求められており、素子を所要
の画素ピッチの位置に配設した後で、配線層などを形成
する場合では、微細化された素子チップが広げられた領
域に配設されている状態で配線を形成する必要があり、
素子の位置精度の問題から配線不良などの課題が新たに
噴出することになる。
【００６１】そこで、微細加工された素子をより広い領
域に転写する際に、転写後も位置合わせ精度が損なわれ
ることもなく、また配線不良などの問題も解決できる素
子の配列方法および画像表示装置の製造方法が必要にな
る。そこで、以下、かかる素子の配列方法、画像表示装
置の製造方法について説明する。
【００６２】[二段階拡大転写法]本実施形態の素子の配
列方法および画像表示装置の製造方法は、高集積度をも
って第一基板上に作成された素子を第一基板上で素子が
配列された状態よりは離間した状態となるように一時保
持用部材に転写し、次いで一時保持用部材に保持された
前記素子をさらに離間して第二基板上に転写する二段階
の拡大転写を行う。なお、本実施形態では転写を2段階
としているが、素子を離間して配置する拡大度に応じて
転写を三段階やそれ以上の多段階とすることもできる。
【００６３】図１３と図１４はそれぞれ二段階拡大転写
法の基本的な工程を示す図である。まず、図１３の(a)
に示す第一基板９０上に、例えば発光素子や液晶制御素
子のような素子９２を密に形成する。液晶制御素子と
は、最終製品として液晶パネルを形成した際に液晶の配
向状態を制御する薄膜トランジスタなどの素子である。
素子を密に形成することで、各基板当たりに生成される
素子の数を多くすることができ、製品コストを下げるこ
とができる。第一基板９０は例えば半導体ウエハ、ガラ
ス基板、石英ガラス基板、サファイヤ基板、プラスチッ
ク基板などの種々素子形成可能な基板であるが、各素子
９２は第一基板９０上に直接形成したものであっても良
く、他の基板上で形成されたものを配列したものであっ
ても良い。
【００６４】次に図１３の（ｂ）に示すように、第一基
板９０から各素子９２が図中破線で示す一時保持用部材
９１に転写され、この一時保持用部材９１の上に各素子
９２が保持される。ここで隣接する素子９２は離間さ
れ、図示のようにマトリクス状に配される。すなわち素
子９２はｘ方向にもそれぞれ素子の間を広げるように転
写されるが、ｘ方向に垂直なｙ方向にもそれぞれ素子の
間を広げるように転写される。このとき離間される距離
は、特に限定されず、一例として後続の工程での樹脂部
形成や電極パッドの形成を考慮した距離とすることがで
きる。一時保持用部材９１上に第一基板９０から転写し
た際に第一基板９０上の全部の素子が離間されて転写さ
れるようにすることができる。この場合には、一時保持
用部材９１のサイズはマトリクス状に配された素子９２
の数（ｘ方向、ｙ方向にそれぞれ）に離間した距離を乗
じたサイズ以上であれば良い。また、一時保持用部材９
１上に第一基板９０上の一部の素子が離間されて転写さ
れるようにすることも可能である。
【００６５】一時保持用部材９１への素子９２の転写
は、後述するように、所要の吸着用治具やアクチュエー
ターなどを用いた機械的手段を使用して行うようにする
こともでき、或いは熱や光によって軟化、硬化、架橋、
劣化などの反応を生ずる樹脂などを塗布した上で熱や光
を局所的に照射して剥離や接着などを生じさせて選択的
に転写を行うようにしても良い。さらには、熱や光と機
械的手段の組み合わせで転写するようにしても良い。一
時保持用部材９１と第一基板９０の面同士を対峙させて
転写することが一般的ではあるが、一旦、第一基板９０
から素子９２をチップ毎にばらばらに分離し、個々の素
子９２を改めて一時保持用部材９１に並べるようにして
も良い。
【００６６】このような第一転写工程の後、図１３の
（ｃ）に示すように、一時保持用部材９１上に存在する
素子９２は離間されていることから、各素子９２ごとに
素子周りの樹脂の被覆と電極パッドの形成が行われる。
素子周りの樹脂の被覆は電極パッドを形成し易くし、次
の第二転写工程での取り扱いを容易にするなどのために
形成される。電極パッドの形成は、後述するように、最
終的な配線が続く第二転写工程の後に行われるため、そ
の際に配線不良が生じないように比較的大き目のサイズ
に形成されるものである。なお、図１３の（ｃ）には電
極パッドは図示していない。各素子９２の周りを樹脂９
３が覆うことで樹脂形成チップ９４が形成される。素子
９２は平面上、樹脂形成チップ９４の略中央に位置する
が、一方の辺や角側に偏った位置に存在するものであっ
ても良い。
【００６７】次に、図１３の（ｄ）に示すように、第二
転写工程が行われる。この第二転写工程では一時保持用
部材９１上でマトリクス状に配される素子９２が樹脂形
成チップ９４ごと更に離間するように第二基板９５上に
転写される。この転写も第一転写工程と同様に、所要の
吸着用治具やアクチュエーターなどを用いた機械的手段
を使用して行うようにすることもでき、或いは熱や光に
よって軟化、硬化、架橋、劣化などの反応を生ずる樹脂
などを塗布した上で熱や光を局所的に照射して剥離や接
着などを生じさせて選択的に転写を行うようにしても良
い。さらには、熱や光と機械的手段の組み合わせで転写
するようにしても良い。
【００６８】第二転写工程においても、隣接する素子９
２は樹脂形成チップ９４ごと離間され、図示のようにマ
トリクス状に配される。すなわち素子９２はｘ方向にも
それぞれ素子の間を広げるように転写されるが、ｘ方向
に垂直なｙ方向にもそれぞれ素子の間を広げるように転
写される。第二転写工程によって配置された素子の位置
が画像表示装置などの最終製品の画素に対応する位置で
あるとすると、当初の素子９２間のピッチの略整数倍が
第二転写工程によって配置された素子９２のピッチとな
る。ここで第一基板９０から一時保持用部材９１での離
間したピッチの拡大率をｎとし、一時保持用部材９１か
ら第二基板９５での離間したピッチの拡大率をｍとする
と、略整数倍の値ＥはＥ＝ｎ×ｍであらわされる。拡大
率ｎ、ｍはそれぞれ整数であっても良く、整数でなくと
もＥが整数となる組み合わせ（例えばｎ＝２．４でｍ＝
５）であれば良い。
【００６９】第二基板９５上に樹脂形成チップ９４ごと
離間された各素子９２には、配線が施される。この時、
先に形成した電極パッド等を利用して接続不良を極力抑
えながらの配線がなされる。この配線は例えば素子９２
が発光ダイオードなどの発光素子の場合には、ｐ電極、
ｎ電極への配線を含み、液晶制御素子の場合は、選択信
号線、電圧線や、配向電極膜などの配線等を含む。
【００７０】次に、図１４は図１３の二段階拡大転写法
の変形例であり、第一基板９０ａ上から一時保持用部材
９１ａへの転写方法が異なる実施形態である。図１４の
（ａ）に示すように第一基板９０ａ上に例えば発光素子
や液晶制御素子のような素子９２が密に形成される。複
数の素子９２は第一基板９０ａ上ではマトリクス状に配
列されており、第一基板９０ａ自体は図１３の第一基板
９０と同様に例えば半導体ウエハ、ガラス基板、石英ガ
ラス基板、サファイヤ基板、プラスチック基板などの種
々素子形成可能な基板であるが、各素子１２は第一基板
９０上に直接形成したものであっても良く、他の基板上
で形成されたものを配列したものであっても良い。
【００７１】このように複数の素子９２を第一基板９０
ａ上にマトリクス状に形成したところで、一時保持用部
材９１ａへ素子９２を離間しながら転写する。この場合
には、第一基板９０ａと一時保持用部材９１ａが対峙す
るように保持され、第一基板９０ａ上のマトリクス状に
配列された複数の素子９２を間引きするように転写す
る。すなわち、第一基板９０ａ上のある素子９２を転写
する場合、その隣接した周囲の素子９２は転写しない
で、所要距離だけ離間した位置の素子９２が第一基板９
０ａと当該一時保持用部材９１ａが対峙している間に転
写される。隣接した周囲の素子９２はこの間引き転写で
第一基板９０ａに残されるが、別個の一時保持用部材に
対して転写することで、密に形成した素子９２を無駄に
することなく有効に活用される。
【００７２】一時保持用部材９１ａへの素子９２の転写
は、後述するように、所要の吸着用治具やアクチュエー
ターなどを用いた機械的手段を使用して行うようにする
こともでき、或いは熱や光によって軟化、硬化、架橋、
劣化などの反応を生ずる樹脂などを塗布した上で熱や光
を局所的に照射して剥離や接着などを生じさせて選択的
に転写を行うようにしても良い。さらには、熱や光と機
械的手段の組み合わせで転写するようにしても良い。
【００７３】このような第一転写工程の後、図１４の
（ｃ）に示すように、一時保持用部材９１ａ上に存在す
る素子９２は離間されていることから、各素子９２ごと
に素子周りの樹脂９３の被覆と電極パッドの形成が行わ
れ、続いて図１４の（ｄ）に示すように、第二転写工程
が行われる。この第二転写工程では一時保持用部材９１
ａ上でマトリクス状に配される素子９２が樹脂形成チッ
プ９４ごと更に離間するように第二基板９５上に転写さ
れる。これら素子周りの樹脂９３の被覆と電極パッドの
形成と第二転写工程は図１３を用いて説明した工程と同
様であり、二段階拡大転写の後で所要の配線が形成され
る点も同様である。
【００７４】これら図１３、図１４に示した二段階拡大
転写法においては、第一転写後の離間したスペースを利
用して電極パッドや樹脂固めなどを行うことができ、そ
して第二転写後に配線が施されるが、先に形成した電極
パッド等を利用して接続不良を極力抑えながらの配線が
なされる。従って、画像表示装置の歩留まりを向上させ
ることができる。また、本実施形態の二段階拡大転写法
においては、素子間の距離を離間する工程が２工程であ
り、このような素子間の距離を離間する複数工程の拡大
転写を行うことで、実際は転写回数が減ることになる。
すなわち、例えば、ここで第一基板９０、９０ａから一
時保持用部材９１、９１ａでの離間したピッチの拡大率
を２（ｎ＝２）とし、一時保持用部材９１、９１ａから
第二基板９５での離間したピッチの拡大率を２（ｍ＝
２）とすると、仮に一度の転写で拡大した範囲に転写し
ようとしたときでは、最終拡大率が２×２の４倍で、そ
の二乗の１６回の転写すなわち第一基板のアライメント
を１６回行う必要が生ずるが、本実施形態の二段階拡大
転写法では、アライメントの回数は第一転写工程での拡
大率２の二乗の４回と第二転写工程での拡大率２の二乗
の４回を単純に加えただけの計８回で済むことになる。
即ち、同じ転写倍率を意図する場合においては、（ｎ＋
ｍ）２＝ｎ２＋２ｎｍ＋ｍ２であることから、必ず２ｎ
ｍ回だけ転写回数を減らすことができることになる。従
って、製造工程も回数分だけ時間や経費の節約となり、
特に拡大率の大きい場合に有益となる。
【００７５】なお、図１３、図１４に示した二段階拡大
転写法においては、素子９２を例えば発光素子や液晶制
御素子としているが、これに限定されず、他の素子例え
ば光電変換素子、圧電素子、薄膜トランジスタ素子、薄
膜ダイオード素子、抵抗素子、スイッチング素子、微小
磁気素子、微小光学素子から選ばれた素子若しくはその
部分、これらの組み合わせなどであっても良い。
【００７６】［間引き転写の他の例］図１５は図１４の
（ａ）と（ｂ）で示した間引き転写の他の一例を示す図
である。間引き転写は転写元の基板と転写先の基板（部
材）を対峙させて選択的に素子を転写することで行われ
るが、転写先の基板（部材）を大きなサイズとすること
で、転写元の基板上に有る素子の全部を転写先の基板
（部材）に移動させることが可能である。
【００７７】図１５は第一転写工程での拡大率３の場合
の例を示しており、第一基板９０ｃを単位とすると一時
保持用部材９１ｃは３の二乗の９倍の面積を有する。こ
のため転写元の基板である第一基板９０ｃ上に有る素子
９２の全部を転写するために、全部で９回の転写が行わ
れる。第一基板９０ｃ上にマトリクス状に配される素子
９２を３×３のマトリクス単位毎に分けて、その中の１
つの素子９２が一時保持用部材９１ｃに順次転写されて
最終的に全体の素子９２が転写される。
【００７８】図１５の（ａ）は第一基板９０ｃ上の素子
９２の中３×３のマトリクス単位毎で第１番目の素子９
２が一時保持用部材９１ｃに転写されるところを模式的
に示しており、図１５の（ｂ）は３×３のマトリクス単
位毎で第２番目の素子９２が一時保持用部材９１ｃに転
写されるところを模式的に示している。第２番目の転写
では、第一基板９０ｃの一時保持用部材９１ｃに対する
アライメント位置が図中垂直方向にずれており、同様の
間引き転写を繰り返すことで、素子９２を離間させて配
置することができる。また図１５の（ｃ）は３×３のマ
トリクス単位毎で第８番目の素子９２が一時保持用部材
９１ｃに転写されるところを模式的に示しており、図１
５の（ｄ）は３×３のマトリクス単位毎で第９番目の素
子９２が一時保持用部材９１ｃに転写されるところを模
式的に示している。この３×３のマトリクス単位毎で第
９番目の素子９２が転写された時点で、第一基板９０ｃ
には素子９２がなくなり、一時保持用部材９１ｃにはマ
トリクス状に複数の素子９２が離間された形式で保持さ
れることになる。以降、図１３、図１４の（ｃ）、
（ｄ）の工程により、二段階拡大転写が実行される。
【００７９】［樹脂形成チップ］次に、図１６および図
１７を参照して、一時保持用部材上で形成され、第二基
板に転写される樹脂形成チップについて説明する。樹脂
形成チップ１００は、離間して配置されている素子１０
１の周りを樹脂１０２で固めたものであり、このような
樹脂形成チップ１００は、一時保持用部材から第二基板
に素子１０１を転写する場合に使用できるものである。
【００８０】素子１０１は後述するような発光素子の例
であるが、特に発光素子に限らず他の素子であっても良
い。樹脂形成チップ１００は略平板上でその主たる面が
略正方形状とされる。この樹脂形成チップ１００の形状
は樹脂１０２を固めて形成された形状であり、具体的に
は未硬化の樹脂を各素子１０１を含むように全面に塗布
し、これを硬化した後で縁の部分をダイシング等で切断
することで得られる形状である。略平板状の樹脂２２の
表面側と裏面側にはそれぞれ電極パッド１０３、１０４
が形成される。これら電極パッド１０３、１０４の形成
は全面に電極パッド１０３、１０４の材料となる金属層
や多結晶シリコン層などの導電層を形成し、フォトリソ
グラフィー技術により所要の電極形状にパターンニング
することで形成される。これら電極パッド１０３、１０
４は発光素子である素子１０１のｐ電極とｎ電極にそれ
ぞれ接続するように形成されており、必要な場合には樹
脂１０２にビアホールなどが形成される。
【００８１】ここで電極パッド１０３、１０４は樹脂形
成チップ１００の表面側と裏面側にそれぞれ形成されて
いるが、一方の面に両方の電極パッドを形成することも
可能であり、例えば薄膜トランジスタの場合ではソー
ス、ゲート、ドレインの３つの電極があるため、電極パ
ッドを３つ或いはそれ以上形成しても良い。電極パッド
１０３、１０４の位置が平板上ずれているのは、最終的
な配線形成時に上側からコンタクトをとっても重ならな
いようにするためである。電極パッド１０３、１０４の
形状も正方形に限定されず他の形状としても良い。
【００８２】このような樹脂形成チップ１００を構成す
ることで、素子１０１の周りが樹脂１０２で被覆され平
坦化によって精度良く電極パッド１０３、１０４を形成
できるとともに素子１０１に比べて広い領域に電極パッ
ド１０３、１０４を延在でき、次の第二転写工程での転
写を吸着治具で進める場合には取り扱いが容易になる。
後述するように、最終的な配線が続く第二転写工程の後
に行われるため、比較的大き目のサイズの電極パッド１
０３、１０４を利用した配線を行うことで、配線不良が
未然に防止される。
【００８３】［発光素子］図１８に本実施形態で使用さ
れる素子の一例としての発光素子の構造を示す。図１８
の（ａ）が素子断面図であり、図１８の（ｂ）が平面図
である。この発光素子はＧａＮ系の発光ダイオードであ
り、たとえばサファイヤ基板上に結晶成長される素子で
ある。このようなＧａＮ系の発光ダイオードでは、基板
を透過するレーザー照射によってレーザーアブレーショ
ンが生じ、ＧａＮの窒素が気化する現象にともなってサ
ファイヤ基板とＧａＮ系の成長層の間の界面で膜剥がれ
が生じ、素子分離を容易なものにできる特徴を有してい
る。
【００８４】まず、その構造については、ＧａＮ系半導
体層からなる下地成長層１１１上に選択成長された六角
錐形状のＧａＮ層１１２が形成されている。なお、下地
成長層１１１上には図示しない絶縁膜が存在し、六角錐
形状のＧａＮ層１１２はその絶縁膜を開口した部分にＭ
ＯＣＶＤ法などによって形成される。このＧａＮ層１１
２は、成長時に使用されるサファイヤ基板の主面をＣ面
とした場合にＳ面（１−１０１面）で覆われたピラミッ
ド型の成長層であり、シリコンをドープさせた領域であ
る。このＧａＮ層１１２の傾斜したＳ面の部分はダブル
へテロ構造のクラッドとして機能する。ＧａＮ層１１２
の傾斜したＳ面を覆うように活性層であるＩｎＧａＮ層
１１３が形成されており、その外側にマグネシウムドー
プのＧａＮ層１１４が形成される。このマグネシウムド
ープのＧａＮ層１１４もクラッドとして機能する。
【００８５】このような発光ダイオードには、ｐ電極１
１５とｎ電極１１６が形成されている。ｐ電極１１５は
マグネシュームドープのＧａＮ層１１４上に形成される
Ｎｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなど
の金属材料を蒸着して形成される。ｎ電極１１６は前述
の図示しない絶縁膜を開口した部分でＴｉ／Ａｌ／Ｐｔ
／Ａｕなどの金属材料を蒸着して形成される。なお、図
２０に示すように下地成長層１１１の裏面側からｎ電極
取り出しを行う場合は、ｎ電極１１６の形成は下地成長
層１１１の表面側には不要となる。
【００８６】このような構造のＧａＮ系の発光ダイオー
ドは、青色発光も可能な素子であって、特にレーザーア
ブレーションよって比較的簡単にサファイヤ基板から剥
離することができ、レーザービームを選択的に照射する
ことで選択的な剥離が実現される。なお、ＧａＮ系の発
光ダイオードとしては、平板上や帯状に活性層が形成さ
れる構造であっても良く、上端部にＣ面が形成された角
錐構造のものであっても良い。また、他の窒化物系発光
素子や化合物半導体素子などであっても良い。
【００８７】［発光素子の配列方法］次に、図１９から
図２１までを参照しながら、発光素子の配列方法につい
て説明する。発光素子は図１８に示したＧａＮ系の発光
ダイオードを用いている。
【００８８】先ず、図１９に示すように、第一基板１２
１の主面上には複数の発光ダイオード１２２がマトリク
ス状に形成されている。発光ダイオード１２２の大きさ
は約２０μｍ程度とすることができる。第一基板１２１
の構成材料としてはサファイヤ基板などのように光ダイ
オード１２２に照射するレーザの波長の透過率の高い材
料が用いられる。発光ダイオード１２２にはｐ電極など
までは形成されているが最終的な配線は未だなされてお
らず、素子間分離の溝１２２ｇが形成されていて、個々
の発光ダイオード１２２は分離できる状態にある。この
溝１２２ｇの形成は例えば反応性イオンエッチングで行
う。このような第一基板１２１を図１９に示すように一
時保持用部材１２３に対峙させて選択的な転写を行う。
【００８９】一時保持用部材１２３の第一基板１２１に
対峙する面には剥離層１２４と接着剤層１２５が２層に
なって形成されている。ここで一時保持用部材１２１の
例としては、ガラス基板、石英ガラス基板、プラスチッ
ク基板などを用いることができ、一時保持用部材１２１
上の剥離層１２４の例としては、フッ素コート、シリコ
ーン樹脂、水溶性接着剤（例えばＰＶＡ）、ポリイミド
などを用いることができる。また一時保持用部材１２３
の接着剤層１２５としては紫外線（ＵＶ）硬化型接着
剤、熱硬化性接着剤、熱可塑性接着剤のいずれかからな
る層を用いることができる。一例としては、一時保持用
部材１２３として石英ガラス基板を用い、剥離層１２４
としてポリイミド膜４μｍを形成後、接着剤層１２５と
してのＵＶ硬化型接着剤を約２０μｍ厚で塗布する。
【００９０】一時保持用部材１２３の接着剤層１２５
は、硬化した領域１２５ｓと未硬化領域１２５ｙが混在
するように調整され、未硬化領域１２５ｙに選択転写に
かかる発光ダイオード１２２が位置するように位置合わ
せされる。硬化した領域１２５ｓと未硬化領域１２５ｙ
が混在するような調整は、例えばＵＶ硬化型接着剤を露
光機にて選択的に２００μｍピッチでＵＶ露光し、発光
ダイオード１２２を転写するところは未硬化でそれ以外
は硬化させてある状態にすれば良い。このようなアライ
メントの後、その位置の発光ダイオード１２２をレーザ
ーにて第一基板１２１の裏面から照射して発光ダイオー
ド１２２を第一基板１２１からレーザーアブレーション
を利用して剥離する。ＧａＮ系の発光ダイオード１２２
はサファイヤとの界面で金属のＧａと窒素に分解するこ
とから、比較的簡単に剥離できる。照射するレーザーと
してはエキシマレーザー、高調波ＹＡＧレーザーなどが
用いられる。
【００９１】このレーザーアブレーションを利用した剥
離によって、選択照射にっかる発光ダイオード１２２は
ＧａＮ層と第一基板１２１の界面で分離し、反対側の接
着剤層１２５の未硬化領域１２５ｙに発光ダイオード１
２２のｐ電極部分を突き刺すようにして転写される。他
のレーザーが照射されない領域の発光ダイオード１２２
については、対応する接着剤層１２５の部分が硬化した
領域１２５ｓであり、レーザーも照射されていないため
に 一時保持用部材１２３側に転写されることはない。
なお、図１９では１つの発光ダイオード１２２だけが選
択的にレーザー照射されているが、ｎピッチ分だけ離間
した領域においても同様に発光ダイオード１２２はレー
ザー照射されているものとする。このような選択的な転
写によっては発光ダイオード１２２第一基板１２１上に
配列されている時よりも離間して一時保持用部材１２３
上に配列される。
【００９２】次に、選択的な発光ダイオード１２２の第
一基板１２１から一時保持用部材１２３への転写を行っ
たところで、図２０に示すように未硬化領域１２５ｙの
接着剤層１２５を硬化させて発光ダイオード１２２を固
着させる。この硬化は熱や光などのエネルギーを加える
ことで可能である。発光ダイオード１２２は一時保持用
部材１２３の接着剤層１２５に保持された状態で、発光
ダイオード１２２の裏面がｎ電極側（カソード電極側）
になっていて、発光ダイオード１２２の裏面には樹脂
（接着剤）がないように除去、洗浄されているため、電
極パッド１２６を形成した場合では、電極パッド１２６
は発光ダイオード１２２の裏面と電気的に接続される。
【００９３】接着剤層１２５の洗浄の例としては酸素プ
ラズマで接着剤用樹脂をエッチング、ＵＶオゾン照射に
て洗浄する。かつ、レーザーにてＧａＮ系発光ダイオー
ドをサファイヤ基板からなる第一基板１２１から剥離し
たときには、その剥離面にＧａが析出しているため、そ
のＧａをエッチングすることが必要であり、ＮａＯＨ水
溶液もしくは希硝酸で行うことになる。その後、電極パ
ッド１２６をパターニングする。このときのカソード側
の電極パッドは約６０μｍ角とすることができる。電極
パッド１２６としては透明電極（ＩＴＯ、ＺｎＯ系な
ど）もしくはＴｉ／Ａｌ／Ｐｔ／Ａｕなどの材料を用い
る。透明電極の場合は発光ダイオードの裏面を大きく覆
っても発光をさえぎることがないので、パターニング精
度が粗く、大きな電極形成ができ、パターニングプロセ
スが容易になる。
【００９４】図２１は一時保持用部材１２３から発光ダ
イオード１２２を第二の一時保持用部材１２７に転写し
て、アノード電極（ｐ電極）側のビアホール１３０を形
成した後、アノード側電極パッド１２９を形成し、樹脂
からなる接着剤層１２５をダイシングした状態を示して
いる。このダイシングの結果、素子分離溝１３１が形成
され、発光ダイオード１２２は素子ごとに区分けされた
ものになる。素子分離溝１３１はマトリクス状の各発光
ダイオード１２２を分離するため、平面パターンとして
は縦横に延長された複数の平行線からなる。素子分離溝
１３１の底部では第二の一時保持用部材１２７の表面が
臨む。第二の一時保持用部材１２７上には剥離層１２８
が形成される。この剥離層１２８は例えばフッ素コー
ト、シリコーン樹脂、水溶性接着剤（例えばＰＶＡ）、
ポリイミドなどを用いて作成することができる。第二の
一時保持用部材１２７は、一例としてプラスチック基板
にＵＶ粘着材が塗布してある、いわゆるダイシングシー
トであり、ＵＶが照射されると粘着力が低下するものを
利用できる。一時保持部材１２７の裏面からエキシマレ
ーザを照射する。これにより、例えば剥離層１２４とし
てポリイミドを形成した場合では、ポリイミドと石英基
板の界面でポリイミドのアブレーションにより剥離が発
生して、各発光ダイオード１２２は第二の一時保持部材
１２７側に転写される。
【００９５】このプロセスの例として、第二の一時保持
用部材１２７の表面を酸素プラズマで発光ダイオード１
２２の表面が露出してくるまでエッチングする。まずビ
アホール１３０の形成はエキシマレーザ、高調波ＹＡＧ
レーザ、炭酸ガスレーザを用いることができる。このと
き、ビアホールは約３〜７μｍの径を開けることにな
る。アノード側電極パッドはＮｉ／Ｐｔ／Ａｕなどで形
成する。ダイシングプロセスは通常のブレードを用いた
ダイシング、２０μｍ以下の幅の狭い切り込みが必要な
ときには上記レーザを用いたレーザによる加工を行う。
その切り込み幅は画像表示装置の画素内の樹脂からなる
接着剤層１２５で覆われた発光ダイオード１２２の大き
さに依存する。一例として、エキシマレーザにて幅約４
０μｍの溝加工を行い、チップの形状を形成する。
【００９６】次に、機械的手段を用いて発光ダイオード
１２２が第二の一時保持用部材１２７から剥離される。
図２２は、第二の一時保持用部材１２７上に配列してい
る発光ダイオード１２２を吸着装置１３３でピックアッ
プするところを示した図である。このときの吸着孔１３
５は画像表示装置の画素ピッチにマトリクス状に開口し
ていて、発光ダイオード１２２を多数個、一括で吸着で
きるようになっている。このときの開口径は、例えば約
φ１００μｍで６００μｍピッチのマトリクス状に開口
されて、一括で約３００個を吸着できる。このときの吸
着孔１３５の部材は例えば、Ｎｉ電鋳により作製したも
の、もしくはＳＵＳなどの金属板１３２をエッチングで
穴加工したものが使用され、金属板１３２の吸着孔１３
５の奥には、吸着チャンバ１３４が形成されており、こ
の吸着チャンバ１３４を負圧に制御することで発光ダイ
オード１２２の吸着が可能になる。発光ダイオード１２
２はこの段階で樹脂からなる接着剤層１２５で覆われて
おり、その上面は略平坦化されており、このために吸着
装置１３３による選択的な吸着を容易に進めることがで
きる。
【００９７】図２３は発光ダイオード１２２を第二基板
１４０に転写するところを示した図である。第二基板１
４０に装着する際に第二基板１４０にあらかじめ接着剤
層１３６が塗布されており、その発光ダイオード１２２
下面の接着剤層１３６を硬化させ、発光ダイオード１２
２を第二基板１４０に固着して配列させることができ
る。この装着時には、吸着装置１３３の吸着チャンバ１
３４が圧力の高い状態となり、吸着装置１３３と発光ダ
イオード１２２との吸着による結合状態は解放される。
接着剤層１３６はＵＶ硬化型接着剤、熱硬化性接着剤、
熱可塑性接着剤などによって構成することができる。発
光ダイオード１２２が配置される位置は、一時保持用部
材１２３、１２７上での配列よりも離間したものとな
る。そのとき接着剤層１３６の樹脂を硬化させるエネル
ギーは第二基板１４０の裏面から供給される。ＵＶ硬化
型接着剤の場合はＵＶ照射装置にて、熱硬化性接着剤の
場合はレーザにて発光ダイオード１２２の下面のみ硬化
させ、熱可塑性接着剤場合は、同様にレーザ照射にて接
着剤を溶融させ接着を行う。
【００９８】また、第二基板１４０上にシャドウマスク
としても機能する電極層１３７を配設し、特に電極層１
３７の画面側の表面すなわち当該画像表示装置を見る人
がいる側の面に黒クロム層１３８を形成する。このよう
にすることで画像のコントラストを向上させることがで
きると共に、黒クロム層１３８でのエネルギー吸収率を
高くして、選択的に照射されるビーム１５３によって接
着剤層１３６が早く硬化するようにすることができる。
この転写時のＵＶ照射としては、ＵＶ硬化型接着剤の場
合は約１０００ｍＪ／ｃｍ２を照射する。
【００９９】図２４はＲＧＢの３色の発光ダイオード１
２２、１４１、１４２を第二基板１４０に配列させ絶縁
層１３９を塗布した状態を示す図である。図２２および
図２３で用いた吸着装置１３３をそのまま使用して、第
二基板１４０にマウントする位置をその色の位置にずら
すだけでマウントすると、画素としてのピッチは一定の
まま３色からなる画素を形成できる。絶縁層１３９とし
ては透明エポキシ接着剤、ＵＶ硬化型接着剤、ポリイミ
ドなどを用いることができる。３色の発光ダイオード１
２２、１４１、１４２は必ずしも同じ形状でなくとも良
い。図２４では赤色の発光ダイオード１４１が六角錐の
ＧａＮ層を有しない構造とされ、他の発光ダイオード１
２２、１４２とその形状が異なっているが、この段階で
は各発光ダイオード１２２、１４１、１４２は既に樹脂
形成チップとして樹脂からなる接着剤層１２５で覆われ
ており、素子構造の違いにもかかわらず同一の取り扱い
が実現される。
【０１００】図２５は配線形成工程を示す図である。絶
縁層１３９に開口部１４５、１４６、１４７、１４８、
１４９、１５０を形成し、発光ダイオード１２２、１４
１、１４２のアノード、カソードの電極パッドと第二基
板１４０の配線用の電極層１３７を接続する配線１４
３、１４４、１５１を形成した図である。このときに形
成する開口部すなわちビアホールは発光ダイオード１２
２、１４１、１４２の電極パッド１２６、１２９の面積
を大きくしているのでビアホール形状は大きく、ビアホ
ールの位置精度も各発光ダイオードに直接形成するビア
ホールに比べて粗い精度で形成できる。このときのビア
ホールは約６０μｍ角の電極パッド１２６、１２９に対
し、約φ２０μｍのものを形成できる。また、ビアホー
ルの深さは配線基板と接続するもの、アノード電極と接
続するもの、カソード電極と接続するものの３種類の深
さがあるのでレーザのパルス数で制御し、最適な深さを
開口する。その後、保護層を配線上に形成し、画像表示
装置のパネルは完成する。このときの保護層は図２５の
絶縁層１３９と透明エポキシ接着剤などの同様の材料が
使用できる。この保護層は加熱硬化し配線を完全に覆
う。この後、パネル端部の配線からドライバーＩＣを接
続して駆動パネルを製作することになる。
【０１０１】上述のような発光素子の配列方法において
は、一時保持用部材１２３に発光ダイオード１２２を保
持させた時点で既に、素子間の距離が大きくされ、その
広がった間隔を利用して比較的サイズの電極パッド１２
６、１２９などを設けることが可能となる。それら比較
的サイズの大きな電極パッド１２６、１２９を利用した
配線が行われるために、素子サイズに比較して最終的な
装置のサイズが著しく大きな場合であっても容易に配線
を形成できる。また、本実施形態の発光素子の配列方法
では、発光素子の周囲が硬化した接着剤層１２５で被覆
され平坦化によって精度良く電極パッド１２６，１２９
を形成できるとともに素子に比べて広い領域に電極パッ
ド１２６，１２９を延在でき、次の第二転写工程での転
写を吸着治具で進める場合には取り扱いが容易になる。
また、発光ダイオード１２２の一時保持用部材１２３へ
の転写には、ＧａＮ系材料がサファイヤとの界面で金属
のＧａと窒素に分解することを利用して、比較的簡単に
剥離できる。
【０１０２】［液晶制御素子の配列方法］次に、図２６
から図３１までを参照しながら、液晶制御素子の配列方
法について説明する。液晶制御素子とは、本実施形態に
おいて具体的には、最終製品として液晶パネルを形成し
た際に液晶の配向状態を制御する薄膜トランジスタであ
る。
【０１０３】先ず図２６に示すように、石英ガラス基板
などの第一基板１６１上にアモルファスシリコン膜１６
２が形成される。このアモルファスシリコン膜１６２は
後の工程で犠牲となる剥離膜である。このアモルファス
シリコン膜１６２上には下地絶縁膜としてシリコン酸化
膜１６３が形成され、その上に薄膜トランジスタ１６４
がマトリクス状に密に形成される。薄膜トランジスタ１
６４はポリシリコン膜上にゲート酸化膜、ゲート電極を
形成して、ポリシリコン膜にソース・ドレイン領域を形
成したものである。これら薄膜トランジスタ１６４は素
子分離されており、例えば反応性イオンエッチングなど
の方法によって素子分離用の溝がアモルファスシリコン
膜１６２の一部を露出する程度に形成される。
【０１０４】次に図２７に示すように、このような第一
基板１６１を一時保持用部材１６５に対峙させて選択的
な転写を行う。一時保持用部材１６５の第一基板１６１
に対峙する面には剥離層１６６と接着剤層１６７が２層
になって形成されている。ここで一時保持用部材１６５
の例としては、ガラス基板、石英ガラス基板、プラスチ
ック基板などを用いることができ、一時保持用部材１６
５上の剥離層１６６の例としては、フッ素コート、シリ
コーン樹脂、水溶性接着剤（例えばＰＶＡ）、ポリイミ
ドなどを用いることができる。また一時保持用部材１６
５の接着剤層１６７としては紫外線（ＵＶ）硬化型接着
剤、熱硬化性接着剤、熱可塑性接着剤のいずれかからな
る層を用いることができる。
【０１０５】一時保持用部材１６５の接着剤層１６７
は、硬化した領域１６７ｓと未硬化領域１６７ｙが混在
するように調整され、未硬化領域１６７ｙに選択転写に
かかる薄膜トランジスタ１６４が位置するように位置合
わせされる。硬化した領域１６７ｓと未硬化領域１６７
ｙが混在するような調整は、例えばＵＶ硬化型接着剤を
露光機にて選択的に露光し、薄膜トランジスタ１６４を
転写するところは未硬化でそれ以外は硬化させてある状
態にすれば良い。このようなアライメントの後、その位
置の薄膜トランジスタ１６４をレーザーにて第一基板１
６１の裏面から照射して薄膜トランジスタ１６４を第一
基板１６１からレーザーアブレーションを利用して剥離
する。照射するレーザーとしてはエキシマレーザー、高
調波ＹＡＧレーザーなどが用いられる。
【０１０６】このレーザーアブレーションを利用した剥
離によって、選択照射にかかる薄膜トランジスタ１６４
は反対側の接着剤層１６７の未硬化領域１６７ｙに転写
される。他のレーザーが照射されない領域の薄膜トラン
ジスタ１６４については、対応する接着剤層１６７の部
分が硬化した領域１６７ｓであり、レーザーも照射され
ていないために一時保持用部材１６５側に転写されるこ
とはない。なお、図２７では１つの薄膜トランジスタ１
６４だけが選択的にレーザー照射されているが、ｎピッ
チ分だけ離間した領域においても同様に薄膜トランジス
タ１６４はレーザー照射されて転写されているものとす
る。このような選択的な転写によって薄膜トランジスタ
１６４は第一基板１６１上に配列されている時よりも離
間して一時保持用部材１６５上に配列される。
【０１０７】次に、選択的な薄膜トランジスタ１６４の
第一基板１６１から一時保持用部材１６５への転写を行
ったところで、図２８に示すように未硬化領域１６７ｙ
の接着剤層１６７を硬化させてを固着させる。この硬化
は熱や光などのエネルギーを加えることで可能である。
薄膜トランジスタ１６４は一時保持用部材１６５の接着
剤層１６７に保持された状態で、確実に保持される。
【０１０８】図２９に示すように、次に一時保持用部材
１６５から第２の一時保持用部材１６８に薄膜トランジ
スタ１６４を転写する。第２の一時保持用部材１６８は
薄膜トランジスタ１６４の薄膜半導体層側を第二基板上
に載せるために使用され、特に薄膜トランジスタ１６４
の表裏が問題とならない場合には、第２の一時保持用部
材１６８は使用しなくとも良い。一時保持用部材１６５
から第２の一時保持用部材１６８に転写される場合に
は、個々の薄膜トランジスタ１６４で分離できるよう
に、分離溝１６７ｇが形成される。分離溝１６７ｇの底
部は剥離層１６６まで至っている。または、分離溝１６
７ｇは剥離層１６６も分離する。
【０１０９】この剥離層１６６で剥離させることで、一
時保持用部材１６５から第２の一時保持用部材１６８に
薄膜トランジスタ１６４を転写し（図３０）、続いて、
図示しない吸着手段によって第二基板上に離間しながら
転写する（第二転写工程）。この工程は前述の発光素子
の配列方法における図２２によって示す工程と同様であ
る。
【０１１０】最後に、図３１に示すように、ガラス基板
や透明プラスチック基板などの第二基板１７６上に、薄
膜トランジスタ１６４を離間して形成し、ゲート電極線
とソース電極、ドレイン電極を形成して、薄膜トランジ
スタ１６４のソース、ドレインと接続する。その上に透
明電極膜１７２、配向膜１７３を形成し、反対側には対
向基板１６９とその表面に透明電極膜１７５、配向膜１
７４を形成したものを対峙させ、液晶を封入して液晶パ
ネルを作成する。第二基板１７６上の薄膜トランジスタ
１６４は液晶の制御素子として機能する。第二基板１７
６上で薄膜トランジスタ１６４は二段階の拡大転写によ
って十分に離間されており、第一転写工程と第二転写工
程のそれぞれで離間した転写が行われる。本実施形態の
二段階拡大転写法では、同じ転写倍率を意図する場合に
おいては、第一転写工程と第二転写工程の拡大率をｎ
倍、ｍ倍とすると、１回でそれだけ拡大する場合に比べ
て、（ｎ＋ｍ）２＝ｎ２＋２ｎｍ＋ｍ２であることか
ら、必ず２ｎｍ回だけ転写回数を減らすことができるこ
とになる。従って、製造工程も回数分だけ時間や経費の
節約となり、特に拡大率の大きい場合に有益となる。
【０１１１】ところで、発光ダイオードなどの発光素子
をマトリクス状に配列して素子を構成した画像表示装置
を製造する場合、配線用基板上に個々の発光素子を実装
して製造する装置がいくつか知られている。
【０１１２】図３２は発光ダイオードの実装形態とし
て、特許第２８９５５６６号の明細書および図面に開示
される発光ダイオードである。この素子は同一面側に正
負一対の電極部を有するいわゆるフリップチップ方式の
発光ダイオードの例であり、リードフレーム２００は間
隔を隔てて並列に配設された正負一対の電極を形成する
リード部材２０１、２０６により構成されている。両リ
ード部材２０１、２０６にはそれらの先端部２０２、２
０７に発光チップ１９０を載置する平坦部２０３、２０
８が形成されている。また、平坦部２０３、２０８に続
く側周面にはそれら平坦部２０３、２０８から外側に傾
斜して反射部２０４、２０９が一体的に形成されてい
る。ＧａＮ青色発光チップである発光チップ１９０の各
電極部分ははんだバンプ２０５を介して負極となるリー
ド部材２０１および正極となるリード部材２０６にそれ
ぞれ接合されている。
【０１１３】図３３は特開平９−２９３９０４号公報に
おいて説明されるチップタイプＬＥＤ（発光ダイオー
ド）の例を示す。これは導電層を形成した絶縁性のセラ
ミックス支持部材２１１の上にＬＥＤ素子２１３を載置
し、ＬＥＤ素子２１３の電極２１４と電極端子２１２を
ワイヤー２１５でワイヤーボンディングし、キャビティ
ー内に封止樹脂２１６を満たして固化した構造を有す
る。
【０１１４】図３４は同じく特開平９−２９３９０４号
公報に開示されるチップタイプＬＥＤの例である。セラ
ミックスの支持部材２２１に一対の電極端子２２２が形
成されており、ＬＥＤ素子２２３の表面の一対の電極２
２４は導電性のろう材２２５によりフリップチップ接続
されている。ＬＥＤ素子２２３はセラミックス支持部材
と強固に接着させるためにＬＥＤ素子と支持体の隙間に
封止樹脂２２６が注入されている。
【０１１５】しかしながら、このような発光ダイオード
をマトリクス状に配列して画像表示装置を製造する場
合、発光ダイオードを個別にパッケージに収納してか
ら、平面型画像表示装置などへの組み立てのためにアレ
イ状に複数の発光ダイオードを並べて実装する必要が生
じている。ＬＥＤチップはウエハの状態から個々のチッ
プ毎にダイシングされ、それぞれパッケージに封止され
るために、1個のＬＥＤチップはベアチップの状態でサ
ブミリ角の大きさであり、パッケージに収納した状態で
は数ミリ程度のサイズがある。その結果、一画素の大き
さも大きくなって解像度が低下してしまい、高精細で小
型の画像表示装置は容易には組み立てられないものとさ
れていた。また、発光ダイオードがＧａＮ系の窒化物半
導体である場合、通常サファイヤ基板上に発光ダイオー
ドを形成するため、パッケージはサファイヤ基板の厚み
よりも厚い厚みになっていた。
【０１１６】そこで、高精細な画像表示を可能とし、し
かも短時間で製造でき且つ製造プロセス上のコストも削
減可能である発光素子の実装方法について説明する。
【０１１７】例１ 図３５は発光素子の実装方法を工夫した画像表示装置の
一例を示す要部断面図である。本例の画像表示装置は、
図３５に示すようにフルカラー対応のカラー画像表示装
置２３１であり、個々の発光素子として赤、緑、青のそ
れぞれの発光が可能な発光ダイオードをマトリクス状に
配列したものである。
【０１１８】本例の画像表示装置２３１においては、ガ
ラス基板もしくはプラスチック基板からなる配線用基板
２４０の基板主面２４１には、あらかじめ所要の配線パ
ターンを有して形成された配線層２４７、２４８が形成
されている。ここで配線層２４８はｐ電極に信号を供給
するための配線であり、配線層２４７はｎ電極に信号を
供給するための配線である。これら配線層２４７、２４
８の一方は共通化することもできる。
【０１１９】配線層２４８上には、結晶成長時の状態と
は倒置して配設された結晶成長層２４３がｐ電極２４４
を介して配されている。結晶成長層２４３は後述するよ
うに、選択成長によってマスク層の窓部を介し、倒置さ
れて上側に位置してなる下地成長層２４５から成長した
層である。この結晶成長層２４３はウルツ鉱型の結晶構
造を有する窒化物半導体材料であるシリコンドープのＧ
ａＮ層を材料とし、その傾斜した側面がＳ面（１−１０
１面）で覆われた六角錐形状を呈する。また、図３５は
断面図であるため、結晶成長層２４３の断面は倒置した
略正三角形形状となる。
【０１２０】この結晶成長層２４３には活性層をｎ型半
導体層とｐ型半導体層で挟んだ発光領域が形成される。
活性層は倒置した六角錐形状の最外郭近くに形成され
る。本例では、隣接する発光素子の活性層のバンドギャ
ップエネルギーは異なっていて、それぞれ赤色、緑色、
青色のいずれかの発光色に対応したものとなっている
が、その他の構造や寸法はほぼ同一である。
【０１２１】六角錐形状の結晶成長層２４３は結晶成長
時の向きと比べて基板主面の法線方向において上下逆と
なるように配線用基板２４０上に実装される。従って、
六角錐形状の底面が丁度上面となり、上面が光の取出し
側となる。詳しくは、六角錐形状の結晶成長層２４３は
結晶成長時に用いられる図示しないマスク層の窓部を介
して下地成長層２４５とつながっており、そのマスク層
の窓部がそのまま光の取出し口となる。
【０１２２】下地成長層２４５は選択成長の種層として
機能するが、マスク層の窓部を介して結晶成長層２４３
とも接続して下地成長層２４５の平坦な上面は光取出し
面２５０としても利用される。さらに下地成長層２４５
はｎ電極側の配線の一部としても機能し金属層からなる
ｎ電極２４９と結晶成長層２４３の間の電流経路とな
る。ｎ電極２４９は発光素子の倒置によって下地成長層
２４５の下部に位置するが、結晶成長層２４３がｎ電極
２４９よりは大きく成長した層であることから、ｎ電極
２４９の下部のバンプ２４６を形成して、結晶成長層２
４３と高さを合わせるようにしている。バンプ２４６は
メッキ工程などを利用して形成される接続部であり、電
解もしくは無電解によりＣｕ、Ｎｉなどのバンプを約１
０ミクロンの高さで形成したものであり、その表面は酸
化防止のために約０．１ミクロンのＡｕメッキが施され
ている。バンプ２４６の下部は実装時に基板主面２４１
上に配設された配線層２４７に接続する。
【０１２３】バンプ２４６の周囲や配線層２４７、２４
８の周囲、さらには結晶成長層２４３の周囲には素子の
機能の上では空隙部が形成されるが、その空隙部は本例
の画像表示装置では熱硬化接着剤や紫外線硬化型接着剤
などの接着剤からなる接着剤層２４２で充填される。
【０１２４】図３６は本例の画像表示装置に実装される
個々の発光ダイオードを示す図であり、（Ａ）が素子の
断面図であり、（Ｂ）が素子の上面図である。図３５に
示した画像表示装置では複数の配列される発光ダイオー
ドがそれぞれ倒置されて実装されるため、図３６のもの
とは基板主面の法線方向において上下逆となる。
【０１２５】ここで図３６に示す発光ダイオードについ
て説明すると、配線用基板２４０とは異なる例えばサフ
ァイヤ基板などの成長用基板を用い、好ましくは下地成
長層２４５上に六角錐形状または六角台形形状の結晶成
長層２４３を形成するのに選択成長法が用いられる。結
晶成長層２４３を選択成長によって形成する場合、容易
に結晶成長層２４３は基板主面に対して傾斜した例えば
Ｓ面などの傾斜結晶面を有した構造を呈する。特にＳ面
はＣ＋面の上に選択成長した際に見られる安定面であ
り、比較的得やすい面であって六方晶系の面指数では
（１，−１，０，１）面である。このＳ面について、窒
化ガリウム系化合物半導体で結晶層を構成した場合に
は、Ｓ面でのボンド数は最も多いものとなる。従って、
実効的にＶ／III 比が上昇することになり、積層構造の
結晶性の向上に有利である。また、基板と異なる方位に
成長すると基板から上に伸びた転位が曲がることもあ
り、欠陥の低減にも有利となる。
【０１２６】ここで結晶成長層２４３は、第１導電型
層、活性層２５１、及び第２導電型層２５２からなる発
光領域を形成可能な材料層であれば良く、特に限定され
るものではないが、その中でもウルツ鉱型の結晶構造を
有することが好ましい。このような結晶層としては、例
えばＩＩＩ族系化合物半導体やＢｅＭｇＺｎＣｄＳ系化
合物半導体、ＢｅＭｇＺｎＣｄＯ系化合物半導体を用い
ることができ、更には窒化ガリウム（ＧａＮ）系化合物
半導体、窒化アルミニウム（ＡｌＮ）系化合物半導体、
窒化インジウム（ＩｎＮ）系化合物半導体、窒化インジ
ウムガリウム（ＩｎＧａＮ）系化合物半導体、窒化アル
ミニウムガリウム（ＡｌＧａＮ）系化合物半導体を好ま
しくは形成することができ、特に窒化ガリウム系化合物
半導体などの窒化物半導体が好ましい。なお、本発明に
おいて、ＩｎＧａＮ、ＡｌＧａＮ、ＧａＮなどは必ずし
も、３元混晶のみ、２元混晶のみの窒化物半導体を指す
のではなく、例えばＩｎＧａＮでは、ＩｎＧａＮの作用
を変化させない範囲での微量のＡｌ、その他の不純物を
含んでいても本発明の範囲であることはいうまでもな
い。
【０１２７】この結晶層の選択成長方法としては、種々
の気相成長法を挙げることができ、例えば有機金属化合
物気相成長法（ＭＯＣＶＤ（ＭＯＶＰＥ）法）や分子線
エピタキシー法（ＭＢＥ法）などの気相成長法や、ハイ
ドライド気相成長法（ＨＶＰＥ法）などを用いることが
できる。その中でもＭＯＣＶＤ法によると、迅速に結晶
性の良いものが得られる。ＭＯＣＶＤ法では、Ｇａソー
スとしてＴＭＧ（トリメチルガリウム）、ＴＥＧ（トリ
エチルガリウム）、ＡｌソースとしてはＴＭＡ（トリメ
チルアルミニウム）、ＴＥＡ（トリエチルアルミニウ
ム）、Ｉｎソースとしては、ＴＭＩ（トリメチルインジ
ウム）、ＴＥＩ（トリエチルインジウム）などのトリア
ルキル金属化合物が多く使用され、窒素源としてはアン
モニア、ヒドラジンなどのガスが使用される。また、不
純物ソースとしてはＳｉであればシランガス、Ｇｅであ
ればゲルマンガス、ＭｇであればＣｐ２Ｍｇ（シクロペ
ンタジエニルマグネシウム）、ＺｎであればＤＥＺ（ジ
エチルジンク）などのガスが使用される。ＭＯＣＶＤ法
では、これらのガスを例えば６００°Ｃ以上に加熱され
た基板の表面に供給して、ガスを分解することにより、
ＩｎＡｌＧａＮ系化合物半導体をエピタキシャル成長さ
せることができる。
【０１２８】具体的な選択成長法としては、下地成長層
２４５の上に薄いマスク層を形成し、そのマスク層を選
択的に開口して窓領域を形成することでも、選択成長が
可能である。マスク層は例えば酸化シリコン層或いは窒
化シリコン層によって構成することができる。窓領域は
マスク層に形成される開口部であり、例えば六角形とす
ることができるが、他の形状、たとえば円形状、正方形
状、三角形状、矩形状、菱形、楕円形状およびこれらの
変形形状などの種種の形状にすることができる。マスク
層の窓領域からの選択成長では、横方向に結晶成長が進
むことから、貫通転位を抑える利点も生ずる。
【０１２９】本発明の画像表示装置に用いられる発光ダ
イオードにおいては、活性層２５１は傾斜した結晶面に
平行な面内に延在され且つ第１導電層と第２導電層２５
２に挟まれた構造とされる。活性層２５２は結晶成長層
２４３に形成されるが、結晶成長層２４３に形成される
とは、結晶成長層２４３に対して半導体層を積層する場
合と、結晶成長層の内部や表面の形成する場合の両方を
含む。
【０１３０】第１導電型はｐ型又はｎ型のクラッド層で
あり、第２導電型はその反対の導電型である。例えば結
晶成長層をシリコンドープの窒化ガリウム系化合物半導
体層によって構成した場合では、ｎ型クラッド層をシリ
コンドープの窒化ガリウム系化合物半導体層によって構
成し、その上にＩｎＧａＮ層を活性層２５１として形成
し、さらにその上にｐ型クラッド層としてマグネシウム
ドープの窒化ガリウム系化合物半導体層を形成してダブ
ルヘテロ構造をとることができる。活性層２５１である
ＩｎＧａＮ層をＡｌＧａＮ層で挟む構造とすることも可
能である。また、活性層２５１は単一のバルク活性層で
構成することも可能であるが、単一量子井戸（ＳＱＷ）
構造、二重量子井戸（ＤＱＷ）構造、多重量子井戸（Ｍ
ＱＷ）構造などの量子井戸構造を形成したものであって
も良い。量子井戸構造には必要に応じて量子井戸の分離
のために障壁層が併用される。活性層２５１をＩｎＧａ
Ｎ層とした場合には、特に製造工程上も製造し易い構造
となり、素子の発光特性を良くすることができる。さら
にこのＩｎＧａＮ層は、窒素原子の脱離しにくい構造で
あるＳ面の上での成長では特に結晶化しやすくしかも結
晶性も良くなり、発光効率を上げることが出来る。
【０１３１】結晶成長層２４３上に形成されるｐ電極２
４４は活性層２５１に電流を注入するための電極である
が、本例においては、傾斜した結晶面を有する傾斜結晶
面の表面に被着されて、最終的には発光ダイオード素子
自体が倒置されることから、ｐ電極２４４は上向きに開
いた反射膜としても機能し、発光ダイオード素子自体が
倒置される構造から光取出し効率の向上を図ることがで
きる。
【０１３２】本例の画像表示装置においては、各発光ダ
イオード素子が結晶成長時とは倒置されて配線用基板２
４０上に配設される。この時、平坦な下地成長層２４５
の上面が結晶成長層２４３の活性層２５１からの光の光
取出し面２５０として機能し、ｐ電極２４４の反射膜と
しての機能も手伝って光取出し効率を高くすることがで
きる。結晶成長層２４３は選択成長による六角錐形状を
有するが、ｎ電極２４９側にはバンプ２４６が配設され
ており、発生した光の光取出し面２５０として機能する
各素子毎の下地成長層２４５をほぼ面一にすなわち水平
に同じ高さに保つことができ、さらに接着剤２４２で周
囲を固めることで結晶成長層２４３などが傾いてしまう
ような問題も未然に防止できる。
【０１３３】各発光ダイオード素子は素子完成後に実装
されるため、たとえば欠陥のある素子を実装しないよう
にすることで、画像表示装置の全体に歩留まりは向上す
る。また、バンプ２４６によって素子は正負一対の電極
が配線用基板２４０側に集められた構造になり、電極が
光取出しのための面積を減ずることもない。この点から
本例の画像表示装置は高精細なカラー表示が可能であ
り、製造プロセス上も選択成長の利点を巧妙に取り込ん
だものとなっている。
【０１３４】なお、本例の画像表示装置において、ｎ電
極２４９やバンプ２４６などは隣接するダイオード間で
共通としても良く、また、下地成長層２４５は隣接する
素子間で共通で分離されていない構造であっても良い。
また、本例では、画像表示装置はカラー表示であるとし
たが、２色表示の装置や、ＲＧＢ以外の発光色の組み合
わせにかかる画像表示装置であっても良い。また、各ダ
イオードを駆動するための選択トランジスタなどを配線
用基板２４０上に配することも可能である。
【０１３５】また、本例において素子は、発光素子とし
て説明したが、これに限定されずに、基板上に倒置され
る素子はトランジスタやその他の半導体素子であっても
良く、このような素子を配した素子実装基板を構成し、
後の工程で画像表示装置やその他の半導体装置を完成さ
せても良い。
【０１３６】例２ 本例は、例１の画像表示装置の異なる構造の発光ダイオ
ードを用いた構造の装置である。本例の画像表示装置
は、図３７に示すように、配線用基板２６０の基板主面
２６１上に配線層２６８、２６９が形成され、それら配
線層２６８、２６９上にはそれぞれバンプ２６６、２６
７が形成され、バンプ２６６、２６７の上側にはｐ電極
２６４、ｎ電極２６５を介して結晶成長層２６３が接続
されている。結晶成長層２６３は略平板状であり、図示
しない活性層が延在されており、ｐ電極２６４、ｎ電極
２６５を活性層を挟む第１導電層、第２導電層に電気的
に接続するように形成した後、倒置され、結晶成長層２
６３の下面に位置するｐ電極２６４、ｎ電極２６５がバ
ンプ２６６、２６７の上部に接続する。バンプ２６６、
２６７の周囲は例１と同様に熱硬化接着剤や紫外線硬化
型接着剤などの接着剤からなる接着剤層２６２で充填さ
れている。
【０１３７】本例の画像表示装置においては、ｐ電極２
６４、ｎ電極２６５がバンプ２６６、２６７に接続さ
れ、光を発生させる結晶成長層２６３を水平に同じ高さ
に保つことができ、さらに接着剤層２６２で周囲を固め
ることで結晶成長層２６３などが傾いてしまうような問
題も未然に防止できる。また、各発光ダイオード素子は
素子完成後に実装されるため、たとえば欠陥のある素子
を実装しないようにすることで、画像表示装置の全体に
歩留まりは向上する。また、バンプ２６６、２６７によ
って素子は正負一対の電極が配線用基板２６０側に集め
られた構造になり、電極が光取出しのための面積を減ず
ることもない。この点から本実施例の画像表示装置は高
精細なカラー表示が可能である。
【０１３８】例３ 本例は例１の画像表示装置の製造方法の例であり、図３
８乃至図４６を参照しながらその工程順に説明する。
【０１３９】図３８に示すように、Ｃ面を主面とするサ
ファイヤ基板からなる成長用基板２７０が使用され、そ
の成長用基板２７０上に低温と高温のバッファ層などか
らなる下地成長層２７１が形成され、その下地成長層２
７１を覆ってシリコン酸化膜または窒化膜からなるマス
ク層が形成され、そのマスク層には結晶成長させる領域
に対応して窓領域が形成される。次いで、窓領域からの
選択成長による結晶成長から側面が傾斜したＳ面で覆わ
れた六角錐形状の結晶成長層２７２が得られ、この結晶
成長層２７２に図示しない第１導電層、活性層、および
第２導電層が形成され、さらに、ｐ電極２７３が例えば
Ｎｉ／Ｐｔ／Ａｕなどの多層金属膜によって構成され、
ｎ電極２７４が例えばＴｉ／Ａｌ／Ｐｔ／Ａｕなどの多
層金属膜によってマスク層を開口した部分に形成され
る。ｐ電極２７３は例えば蒸着によって形成されるが、
他方のｎ電極２７４はリフトオフなどの手法を用いて形
成される。
【０１４０】このようにｐ電極２７３とｎ電極２７４を
形成した後、成長用基板２７０上の下地成長層２７１は
素子毎に分離される。この素子毎の分離には例えば反応
性イオンエッチングが用いられる。各素子のチップサイ
ズについて、例示すると、素子自体は例えば２０ミクロ
ン角程度のサイズであるが、チップのピッチは約２５ミ
クロン程度となる。
【０１４１】次に、成長用基板２７０の全面にレジスト
層２７５を形成し、この時のレジスト層２７５の厚みを
ｐ電極２７３の頂点部分の高さと同程度とする。次いで
レジスト層２７５の前記ｎ電極２７４に対応した領域を
開口し、図３９に示すように開口部２７６を当該レジス
ト層２７５に形成して底部に前記ｎ電極２７４を臨ませ
る。
【０１４２】レジスト層２７５の開口部２７６に、バン
プ２７７をメッキ工程などを利用して形成する。すなわ
ち、このバンプ２７７はメッキ工程などを利用して形成
される接続部であり、電解もしくは無電解によりＣｕ、
Ｎｉなどのバンプを約１０ミクロンの高さで形成したも
のであり、その表面は酸化防止のために約０．１ミクロ
ンのＡｕメッキが施されている。メッキバンプ２７７の
形成後、図４０に示すように、レジスト層２７５が除去
される。
【０１４３】レジスト層２７５の除去後、図４１に示す
ように、例えばガラス基板などによって構成される転写
用基板２８０上に転写材２７８が塗布されたものを用意
し、先のバンプ２７７を形成した成長用基板２７０を転
写用基板２８０に対向させる。ここで転写材２７８は粘
着材などであり、次に照射されるレーザー光の波長に対
して吸収の低い材料が好ましい。これはレーザー光によ
るアブレーションが低く、分離した発光素子の位置精度
が良好となるからである。成長用基板２７０と転写用基
板２８０の主面同士を対向させたところで、成長用基板
２７０の裏面すなわち発光素子の裏面からＫｒＦエキシ
マレーザー或いは三倍波ＹＡＧレーザーなどのレーザー
光を照射する。このレーザー光の照射によって下地成長
層２７１と成長用基板２７０の界面には、窒素が発生
し、発光ダイオードは素子ごと分離される。
【０１４４】このレーザー光の照射によって分離された
各発光ダイオードは、図４２に示すように、転写材２７
８に埋められながら転写用基板２８０に一時的に保持さ
れる。このとき、丁度、成長用基板２７０が剥がれた面
である下地成長層２７１の上面には、Ｇａ層２８１が付
着している。この下地成長層２７１の上面は光取出し面
となることから、Ｇａ層２８１を除去する必要があり、
エッチングなどが施される。このエッチングはアルカリ
系、もしくは酸系にいずれでも良いが、転写材２７８の
密着強度が低下することのないようにエッチング液が選
定される。
【０１４５】画像表示装置はＲＧＢの単色の発光素子を
規則的は配列させて構成されることから、図４３に示す
ように、配線用基板の電極ピッチに合わせて、選択的に
転写用基板２８０から発光素子を取り出す。これは転写
用基板２８０の基板上に保持された発光ダイオードは同
一で単色の発光波長を有するとの前提によるものであ
り、異なる発光波長の素子を実装するためには、たとえ
ば複数枚の転写用基板２８０が使用される。本例では、
選択的な発光素子の取り出しのために、吸着ヘッド２８
２が使用される。吸着ヘッド２８２の先端部２８４に
は、吸引孔２８３が形成され、先端部２８４にピッチは
配線用基板の電極ピッチに沿ったものとなっている。吸
着ヘッド２８２の先端部２８４は吸引孔２８３の周囲で
平坦とされ、その平坦な部分に発光素子の光取出し面と
なる下地成長層２７１の上面が吸着される。この吸着作
業は、個々の素子毎に行うことも可能であるが、本例の
ように、配線用基板の電極ピッチに合わせて複数の発光
素子を同時に吸着させるようにすることもでき、本例を
利用することで製造プロセスを簡略化して製造コストを
低減できる。
【０１４６】配線用基板の電極ピッチに合致した複数の
発光素子は、図４４に示すように、配線用基板２９０の
ところまで運ばれ、該配線用基板２９０の主面に垂直な
方向から基板主面に対して各素子が接着される。配線用
基板２９０の主面には予め配線層２９１、２９２が形成
されており、吸着ヘッド２８２が各素子を配線用基板２
９０の主面に圧着した後、開放すると各発光素子は配線
用基板２９０に仮接着される。配線用基板２９０の主面
には接着剤２９３が塗布されており、各素子を配線用基
板２９０の主面で保持するのに寄与する。ここで接着剤
２９３は例えば熱硬化型接着剤や紫外線硬化型接着剤で
ある。
【０１４７】このような配線用基板２９０の主面への搬
送を３原色の各素子について行うと、図４５に示す状態
となる。この時点で隣接する素子は発光する光に波長は
異なるものとされる。各素子はバンプ２７７を用いて基
板主面に対して水平に維持されたまま確実に実装され
る。
【０１４８】次いで、加圧ヘッド２９５を各素子の光取
出し側である下地成長層２７１の上面から押し付け、接
着剤２９３を硬化させる。接着剤２９３が熱硬化型接着
剤の場合には、加圧ヘッド２９５としてパルスヒートで
加熱する加熱加圧ヘッドとすることができ、紫外線硬化
型接着剤の場合には加圧しながら配線用基板２９０の裏
面側から紫外線を照射することが望ましい。または、加
圧ヘッド２９５をガラスや石英ガラスなどの光透過材料
で構成し、上側から紫外線を照射するようにすることも
できる。
【０１４９】本例の画像表示装置の製造方法において
は、配線用基板２９０の電極ピッチに合わせた複数の発
光素子が一括して配線用基板２９０の主面に実装される
ため、その製造コストを低減できるとともに短時間での
製造が可能である。また、各素子はバンプ２７７を用い
て確実に水平に実装され、傾いたりすることもなく、ま
たアライメントのためのマージンも小さくて良くなるこ
とから、高精度に発光素子を配列されることができ、ま
た、バンプ２７７を用いて確実な電気配線や、光取出し
効率の最大化も図ることができる。
【０１５０】また、転写用基板２８０に保持されている
状態で、発光素子の検査を行うことができ、不良な素子
を早期に除去して歩留まりを改善できる。また、Ｇａ層
の除去を配線用基板２９０への実装前に行うことがで
き、エッチングで配線用基板２９０を損傷するような問
題も回避できる。
【０１５１】例４ 本例は、図４７および図４８に示すように、配線用基板
の電極ピッチに合わせて発光素子を形成し、直接配線用
基板に実装する例である。
【０１５２】図４７に示すように、成長用基板３０５上
には配線用基板の電極ピッチに合わせて発光素子が形成
されている。発光素子は前述の実施例と同様に下地成長
層３１１上に六角錐状の結晶成長層３１２が形成され、
結晶成長層３１２上にはｐ電極３１３が下地成長層３１
１上には更にｎ電極３１４が形成され、ｐ電極３１３と
高さを同程度とするためのバンプ３１５が形成されてい
る。成長用基板３０５上には複数の発光素子が形成さ
れ、その間隔が配線用基板３０１の電極層３０３、３０
２のピッチに対応したものとなっている。
【０１５３】発光素子が形成された成長用基板３０５を
配線用基板３０１と対向させ、成長用基板３０５の裏面
からＫｒＦエキシマレーザー或いは三倍波ＹＡＧレーザ
ーなどのレーザー光を照射することで、下地成長層３１
１と成長用基板３０５の界面には、窒素が発生し、発光
素子は素子ごと分離され、配線用基板３０１に保持され
る。
【０１５４】図４８は発光素子が配線用基板３０１に保
持された状態を示しており、以後、他の波長の発光素子
についても実装を行い、接着剤３０７を硬化させること
で画像表示装置が完成する。このときＧａ層３１６が下
地成長層３１１の上面に形成されていることから、接着
剤層３０７が紫外線硬化型の場合では、配線用基板３０
１の裏面側から紫外線を照射する。接着剤層３０７が熱
硬化型の場合では、例３と同じ条件での硬化工程で良
い。接着剤層３０７が硬化した後でＧａ層３１６を除去
することで、配線用基板３０１へのダメージを著しく低
減できる。
【０１５５】例５ 本例は、図４９に示すように、配線用基板の電極ピッチ
に合わせて選択的にレーザー光を照射して、発光素子を
直接配線用基板に実装する例である。
【０１５６】図４９に示すように、成長用基板３２８上
には発光素子が複数形成されており、発光素子は前述の
例と同様に下地成長層３２７上に六角錐状の結晶成長層
３２４が形成され、結晶成長層３２４上にはｐ電極３２
６が下地成長層３２７上には更にｎ電極が形成され、ｐ
電極３２６と高さを同程度とするためのバンプ３２５が
形成されている。
【０１５７】一方、配線用基板３２０の主面には電極層
３２１、３２２が所要のピッチで形成されており、成長
用基板３２８と配線用基板３２０が対向して保持された
状態で、配線用基板の電極ピッチに合わせてレーザービ
ームが照射される。成長用基板３２８の裏面からＫｒＦ
エキシマレーザー或いは三倍波ＹＡＧレーザーなどのレ
ーザー光を照射することで、下地成長層３２７と成長用
基板３２８の界面には、窒素が発生し、発光素子は素子
ごと分離され、配線用基板３２０に保持されるが、レー
ザービームの照射が電極ピッチに合わせた選択的なもの
であるために、成長用基板３２８上の全部の発光素子が
分離するわけではなく、配線用基板の電極ピッチに合わ
せた単色の素子だけが確実に転写される。この工程を他
の波長の素子に対して繰り返すことで画像表示装置が完
成する。レーザー光は単一ビームをスキャンする方法
と、単一ビームで成長用基板と配線用基板を移動する方
法とがある。
【０１５８】例６ 本例は２回転写用基板を用いて実装する例であり、本例
を図５０乃至図５４を参照しながら説明する。
【０１５９】図５０に示すように、成長用基板３３６上
には発光素子を構成するように、下地成長層３３２上に
六角錐状の結晶成長層３３３が形成され、結晶成長層３
３３上にはｐ電極３３４が下地成長層３３２上には更に
ｎ電極が形成され、ｐ電極３３４と高さを同程度とする
ためのバンプ３３５が形成されている。成長用基板３３
６上には発光素子は配線用基板の電極ピッチに合わせて
離間している。この成長用基板３３６は転写用基板３３
０と対向するように保持され、成長用基板３３６の裏面
からレーザー光を照射することで、発光素子は素子ごと
分離され、転写用基板３３０に転写される。転写用基板
３３０にはこの時シリコーン樹脂などからなる転写材３
３１が形成されていて、この転写材３３１により、発光
素子は素子ごとに保持される。
【０１６０】次に、図５１に示すように、Ｇａ層の除去
により、転写用基板３３０に光取出し面が外側となる形
で保持され、さらに図５２に示すように、転写材３４０
が上面に塗布された第２の転写用基板３４１が貼り合わ
せられる。この場合において、転写材３４０は例えば紫
外線硬化型粘着材であり、第２の転写用基板３４１はガ
ラスもしくは石英ガラスである。
【０１６１】次に、最初の転写用基板３３０が剥がされ
ることで、図５３に示すように、発光素子は第２の転写
用基板３４１に転写される。
【０１６２】そして図５４に示すように、配線用基板３
４２の主面には電極層３４３、３４４が所要のピッチで
形成されているところで、第２の転写用基板３４１と配
線用基板３４２が対向して保持された、配線用基板の電
極ピッチに合わせてレーザービームが照射される。成長
用基板３２８の裏面からレーザー光を照射することで、
転写材３４０のアブレーションにより発光素子は素子ご
と分離され、配線用基板３４２に保持される。この転写
はレーザービームの照射が電極ピッチに合わせた選択的
なものであるために、成長用基板３２８上の全部の発光
素子が分離するわけではなく、配線用基板の電極ピッチ
に合わせた単色の素子だけが確実に転写される。この工
程を他の波長の素子に対して繰り返し、配線用基板３４
２上の接着剤３４５を硬化させて画像表示装置が完成す
る。なお、転写材３４０のアブレーションの残さが発光
素子裏面に付着しているときは洗浄もしくは研磨の工程
を付加する。
【０１６３】例７ 本例は例６の変形例であり、図５５に示すように、第２
の転写用基板３５０上の転写材３５１には、発光素子を
構成するように、下地成長層３５３上に六角錐状の結晶
成長層３５４が形成され、ｐ電極と高さを同程度とする
ためのバンプ３５５が形成されているが、第２の転写用
基板３５０上において、発光素子は配線用基板の電極ピ
ッチに合わせて離間しているのではなく、製造上で便宜
なピッチで配されている。なお、その他の工程において
は例６と実質的に同じである。
【０１６４】次いで、図５６に示すように、第２の転写
用基板３５０の裏面からレーザー光を選択的に照射する
ことで、転写材３５１のアブレーションにより発光素子
は素子ごと分離され、配線層３６２、３６３を有する配
線用基板３６０に保持される。この転写はレーザービー
ムの照射が電極ピッチに合わせた選択的なものであるた
めに、全部の発光素子が一度に分離するわけではなく、
配線用基板の電極ピッチに合わせた単色の素子だけが確
実に転写される。この工程を他の波長の素子に対して繰
り返し、配線用基板３６０上の接着剤３６１を硬化させ
て画像表示装置が完成する。なお、転写材３５１のアブ
レーションの残さが発光素子裏面に付着しているときは
洗浄もしくは研磨の工程を付加する。
【０１６５】例８ 本例は、ｎ電極配線とｐ電極配線を結晶成長層について
上下に分けて形成した画像表示装置の例である。本例の
画像表示装置は、図５７に示すように、配線用基板３７
０の基板主面３７１上にｐ電極配線３７２が形成され、
そのｐ電極配線３７２の上端に接続する形で、六角錐形
状の傾斜した傾斜結晶面を有する結晶成長層３７４がそ
の周囲の接着剤層３７３に埋め込まれて支持されてい
る。結晶成長層３７４には図示しない第１導電層、活性
層、第２導電層が形成されており、この結晶成長層３７
４は結晶成長時とは倒置した形で接着剤層３７３に支持
されている。結晶成長層３７４の傾斜結晶面に平行な面
にはｐ電極３７５が形成されており、結晶成長層３７４
の上側には、結晶成長時に用いた平板状の下地成長層３
７６が存在し、この下地成長層３７６の上面側が光取り
出し面３７７とされ、この下地成長層３７６の光取り出
し面３７７において、発光領域となる第１導電層、活性
層、第２導電層の積層部とは基板主面３７１の法線方向
で重ならない下地成長層３７６の角部にはｎ電極配線３
７８が形成され電気的に接続されている。このｎ電極配
線３７８の一部は前記接着剤層３７３上にも延在されて
おり、たとえば樹脂層からなる接着剤層３７３が硬化し
た後、ｎ電極配線３７８が所要のパターンに形成され
る。ｎ電極配線３７８はポリイミドなどの樹脂層からな
る保護層３７９によって被覆されている。
【０１６６】本例の画像表示装置においては、ｐ電極、
ｎ電極の双方が結晶成長面側に存在する発光素子とは異
なり、少なくともｎ電極配線３７８は下地成長層３７６
の光取り出し面３７７側に位置するために、配線の分だ
け発光素子のチップサイズを小さくすることができる。
また、ｎ電極配線３７８とｐ電極配線３７２は結晶成長
層３７４について上下に分けて形成され、３次元的に離
れることになるので、短絡することがなくなり、配線幅
を広く形成することが可能になる。したがって、配線の
形成も容易に行うことができる。
【０１６７】なお、上述の例では、バンプをＣｕ，Ｎｉ
にＡｕのコートをしたものとして説明したが、半田バン
プによる接続であっても良い。発光素子の電極上のバン
プは半田メッキ、もしくは半田蒸着によって形成され、
配線用基板に保持される接着剤の代わりにフラックスを
用いて、配線用基板に予め塗布しておくことができる。
発光素子はそのフラックスの粘着性により配線用基板上
に保持される。３色の発光素子が剥離・転写されたら、
配線用基板を一括してリフローして配線用基板と発光素
子を接続しても良い。この時は配線用基板はリフロー炉
に入れることになるので、ガラス基板を使用する。接続
後はフラックス洗浄を行い、封止材をチップと配線用基
板の間に入れて、封止材を硬化させる。半田を用いた接
続の場合は、接続抵抗が低抵抗になり、半田溶融時のセ
ルフアライメントにより発光素子のアライメント精度が
改善され、画素ピッチが配線電極のパターニング精度と
一致するようになるので、画素ピッチが一定になり、画
像表示装置は高精細なものとなる。発光素子の修理をす
る場合は封止材の注入前に発光素子の点灯検査を行い、
不良が発生した場合にはその発光素子の局部加熱によ
り、半田バンプを溶融して修理をする。
【０１６８】本発明において画像表示装置とは、発光ダ
イオード（ＬＥＤ）、半導体レーザーなどの発光素子を
用いた表示装置（ディスプレイ装置）であれば良く、発
光素子が配線用基板上に配列されて、他の電子機器など
に組み込まれる構造のものから、更に例示的には、テレ
ビジョン受像機、ビデオ再生装置、コンピュータのなど
の電子機器のモニター、ゲーム機器の出力装置、電子家
電などのモニターなどを含み、また、比較的小さいなサ
イズのものでは、自動車搭載型案内装置、携帯電話、携
帯情報端末、録画装置や監視装置などのモニター画面な
どであっても良い。
【０１６９】
【発明の効果】上述のように本発明の画像表示装置によ
れば、解像度や画質、発光効率などの諸特性に優れ、且
つ大画面化が容易で、製造コストの低減も実現できる画
像表示装置を得ることができる。特に、本発明の画像表
示装置によれば、発光素子が一個の素子の占有面積が２
５μｍ２以上で１００００μｍ２以下とされた微細なサ
イズであるために、発光素子自体を高密度に配線用基板
に配設することが可能であり、また、個々の発光素子を
完成させた後に配線用基板に対して実装するために歩留
りは良好であり、大画面化する場合でもその画面全体に
亘るミクロンオーダーの厳格なプロセス管理などは不要
となる。
【０１７０】また、本発明の画像表示装置の製造方法に
よれば、発光素子自体を高密度に配線用基板に配設する
ことが容易に実現され、一時保持用基板やエネルギービ
ームを活用することで、微小な素子を転写しながら配線
用基板の所要の位置に実装することができる。
【０１７１】一方、本発明の素子の配列方法及び画像形
成装置の製造方法によれば、一時保持用部材に素子を保
持させた時点で既に、素子間の距離が大きくされ、その
広がった間隔を利用して比較的サイズの電極パッドなど
を設けることが可能となる。それら比較的サイズの大き
な電極パッドを利用した配線が行われるために、素子サ
イズに比較して最終的な装置のサイズが著しく大きな場
合であっても容易に配線を形成できる。
【０１７２】また、本発明の素子の配列方法及び画像形
成装置の製造方法によれば、発光素子の周囲が硬化した
接着剤層で被覆され平坦化によって精度良く電極パッド
を形成できるとともに素子に比べて広い領域に電極パッ
ドを延在でき、次の第二転写工程での転写を吸着治具で
進める場合には取り扱いが容易になる。また、発光ダイ
オードの一時保持用部材への転写には、ＧａＮ系材料が
サファイヤとの界面で金属のＧａと窒素に分解すること
を利用して、比較的簡単に剥離できる。
【０１７３】さらに、本発明の素子の配列方法及び画像
形成装置の製造方法によれば、同じ転写倍率を意図する
場合においては、第一転写工程と第二転写工程の拡大率
をｎ倍、ｍ倍とすると、１回でそれだけ拡大する場合に
比べて、（ｎ＋ｍ）２＝ｎ２＋２ｎｍ＋ｍ２であること
から、必ず２ｎｍ回だけ転写回数を減らすことができる
ことになる。従って、製造工程も回数分だけ時間や経費
の節約となり、特に拡大率の大きい場合に有益となる。
【０１７４】また、各発光ダイオード素子が結晶成長時
とは倒置されて配線用基板上に配設される本発明の画像
表示装置においては、平坦な下地成長層の上面が光の光
取出し面として機能し、ｐ電極の反射膜としての機能も
手伝って光取出し効率を高くすることができる。結晶成
長層は選択成長により例えば六角錐形状を有するが、ｎ
電極側にはバンプが配設されており、各素子毎の下地成
長層および結晶成長層を水平に同じ高さに保つことがで
き、さらに接着剤で周囲を固めることで結晶成長層など
が傾いてしまうような問題も未然に防止できる。
【０１７５】各発光ダイオード素子は素子完成後に実装
されるため、たとえば欠陥のある素子を実装しないよう
にすることで、画像表示装置の全体に歩留まりは向上す
る。また、バンプによって素子は正負一対の電極が配線
用基板側に集められた構造になり、電極が光取出しのた
めの面積を減ずることもない。この点から本実施例の画
像表示装置は高精細なカラー表示が可能であり、製造プ
ロセス上も選択成長の利点を巧妙に取り込んだものとな
っている。
【０１７６】本実施例の画像表示装置の製造方法におい
ては、配線用基板の電極ピッチに合わせた複数の発光素
子が一括して配線用基板の主面に実装されるため、その
製造コストを低減できるとともに短時間での製造が可能
である。また、各素子はバンプを用いて確実に水平に実
装され、傾いたりすることもなく、またアライメントの
ためのマージンも小さくて良くなることから、高精度に
発光素子を配列されることができ、また、バンプを用い
て確実な電気配線や、光取出し効率の最大化も図ること
ができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例である画像表示装置の要
部のレイアウト図である。
【図２】本発明の第２の実施例である画像表示装置の要
部のレイアウト図である。
【図３】本発明の第２の実施例である画像表示装置の回
路図である。
【図４】本発明の第３の実施例である画像表示装置の製
造方法における結晶層の形成工程を示す工程図である。
【図５】本発明の第３の実施例である画像表示装置の製
造方法における分離溝の形成工程を示す工程図である。
【図６】本発明の第３の実施例である画像表示装置の製
造方法における一時保持用基板の圧着工程を示す工程図
である。
【図７】本発明の第３の実施例である画像表示装置の製
造方法におけるエネルギービームの照射工程を示す工程
図である。
【図８】本発明の第３の実施例である画像表示装置の製
造方法における素子形成用基板の剥離工程を示す工程図
である。
【図９】本発明の第３の実施例である画像表示装置の製
造方法における発光素子の吸着工程を示す工程図であ
る。
【図１０】本発明の第３の実施例である画像表示装置の
製造方法における発光素子の分離工程を示す工程図であ
る。
【図１１】本発明の第３の実施例である画像表示装置の
製造方法における発光素子の実装直前の状態を示す工程
図である。
【図１２】本発明の第３の実施例である画像表示装置の
製造方法における発光素子の実装後の状態を示す工程図
である。
【図１３】本発明の実施形態の素子の配列方法を示す模
式図である。
【図１４】本発明の実施形態の他の素子の配列方法を示
す模式図である。
【図１５】本発明の実施形態の素子の配列方法における
間引き転写を示す模式図である。
【図１６】本発明の実施形態の素子の配列方法における
樹脂形成チップを示す概略斜視図である。
【図１７】本発明の実施形態の素子の配列方法における
樹脂形成チップを示す概略平面図である。
【図１８】本発明の実施形態の素子の配列方法に用いら
れる発光素子の例を示す図であって、（ａ）断面図と
（ｂ）平面図である。
【図１９】本発明の実施形態の発光素子の配列方法にお
ける第一転写工程の工程断面図である。
【図２０】本発明の実施形態の発光素子の配列方法にお
ける電極パッド形成工程の工程断面図である。
【図２１】本発明の実施形態の発光素子の配列方法にお
ける他の電極パッド形成工程の工程断面図である。
【図２２】本発明の実施形態の発光素子の配列方法にお
ける吸着工程の工程断面図である。
【図２３】本発明の実施形態の発光素子の配列方法にお
ける第二転写工程の工程断面図である。
【図２４】本発明の実施形態の発光素子の配列方法にお
ける絶縁層の形成工程の工程断面図である。
【図２５】本発明の実施形態の発光素子の配列方法にお
ける配線形成工程の工程断面図である。
【図２６】本発明の実施形態の液晶制御素子の配列方法
における薄膜トランジスタの形成工程の工程断面図であ
る。
【図２７】本発明の実施形態の液晶制御素子の配列方法
における第一転写工程の工程断面図である。
【図２８】本発明の実施形態の液晶制御素子の配列方法
における一時保持用部材での保持状態を示す工程断面図
である。
【図２９】本発明の実施形態の液晶制御素子の配列方法
における一時保持用部材から第二の一時保持用部材への
転写工程の工程断面図である。
【図３０】本発明の実施形態の液晶制御素子の配列方法
における第二の一時保持用部材での保持状態を示す工程
断面図である。
【図３１】本発明の実施形態の液晶制御素子の配列方法
における液晶パネルとして対向基板を形成して液晶を封
入した状態を示す工程断面図である。
【図３２】発光素子の一例を示す断面図である。
【図３３】発光素子の他の一例を示す断面図である。
【図３４】発光素子の更に他の一例を示す断面図であ
る。
【図３５】発光素子の結晶成長層が倒置して実装された
画像表示装置の第１の例を示す要部の断面図である。
【図３６】第１の例である画像表示装置を構成する発光
ダイオードを示す図であって、素子の断面図（Ａ）及び
素子の平面図（Ｂ）である。
【図３７】第２の例である画像表示装置の要部の断面図
である。
【図３８】第３の例である画像表示装置の製造方法にお
ける結晶成長層の形成工程及び電極形成工程を示す工程
断面図である。
【図３９】第３の例である画像表示装置の製造方法にお
けるレジスト層の形成工程を示す工程断面図である。
【図４０】第３の実施例である画像表示装置の製造方法
におけるバンプの形成工程を示す工程断面図である。
【図４１】第３の実施例である画像表示装置の製造方法
におけるエネルギービームの照射工程を示す工程断面図
である。
【図４２】第３の実施例である画像表示装置の製造方法
における一時保持用基板への転写工程を示す工程断面図
である。
【図４３】第３の実施例である画像表示装置の製造方法
における発光素子の吸着工程を示す工程断面図である。
【図４４】第３の実施例である画像表示装置の製造方法
における発光素子の実装工程を示す工程断面図である。
【図４５】第３の実施例である画像表示装置の製造方法
における発光素子の実装後の状態を示す工程断面図であ
る。
【図４６】第３の実施例である画像表示装置の製造方法
における発光素子の加圧工程を示す工程断面図である。
【図４７】第４の実施例である画像表示装置の製造方法
におけるエネルギービームの照射工程を示す工程断面図
である。
【図４８】第４の実施例である画像表示装置の製造方法
における発光素子の実装工程を示す工程断面図である。
【図４９】第５の実施例である画像表示装置の製造方法
におけるエネルギービームの照射工程を示す工程断面図
である。
【図５０】第６の実施例である画像表示装置の製造方法
におけるエネルギービームの照射工程を示す工程断面図
である。
【図５１】第６の実施例である画像表示装置の製造方法
における転写工程を示す工程断面図である。
【図５２】第６の実施例である画像表示装置の製造方法
における第２転写工程を示す工程断面図である。
【図５３】第６の実施例である画像表示装置の製造方法
における第２転写工程後の状態を示す工程断面図であ
る。
【図５４】第６の実施例である画像表示装置の製造方法
における実装工程時の状態を示す工程断面図である。
【図５５】第７の実施例である画像表示装置の製造方法
における発光素子形成時の状態を示す工程断面図であ
る。
【図５６】第７の実施例である画像表示装置の製造方法
におけるエネルギー照射を伴う実装工程を示す工程断面
図である。
【図５７】第８の実施例である画像表示装置の断面図で
ある。
【符号の説明】
１、２１、８０ 配線用基板 ＤＲ００〜ＤＢ１１、ＤＲ、ＤＧ、ＤＢ、３１ 発光ダ
イオード ＰＴ 電流保持回路 ３２、３３ トランジスタ ３４ 容量 ５１ サファイヤ基板 ５２ 第２導電型クラッド層 ５３ 活性層 ５４ 第１導電型クラッド層 ５５ ｎ型電極 ５６ ｐ型電極 ５７ 分離溝 ６０ 一時保持用基板 ７０ 吸着用治具 ８１ 配線電極 ９０、９０ａ、９０ｃ、１２１、１６１ 第一基板 ９１、９１ａ、９１ｃ、１２３、１６５ 一時保持用部
材 ９５、１４０、１６８ 第二基板 ９２、１０１ 素子 １２２ 発光ダイオード １６４ 薄膜トランジスタ ２４０、２６０、２９０、３０１、３２０、３４２、３
６０、３７０ 配線用基板 ２４３、２６３、２７２、３１２、３２４、３３３、３
５４、３７４ 結晶成長層 ２７０、３００、３２８、３３６ 成長用基板 ２４４、２６４、２７３、３１３、３２６、３７５ ｐ
電極 ２４５、２７１、３１１、３２７、３３２、３５３ 下
地結晶層 ２４９、２６５、２７４、３１４ ｎ電極 ２４６、２６６、２６７、２７７、３１５、３２５、３
３５、３５５ バンプ ２８０、３３０、３４１、３５０ 転写用基板 ２８２ 吸着ヘッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土居 正人 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5C094 AA05 AA10 AA43 AA44 BA03 BA26 BA43 CA19 CA20 EA04 EA07 JA08 5F041 AA37 CA05 CA34 CA40 CA65 CA76 CA82 CA92 DA04 DA13 DA20 FF06

Claims (53)

    【特許請求の範囲】
  1. 【請求項１】 複数の発光素子が配列され所要の画像信
    号に対応して画像を表示する画像表示装置において、一
    個の前記発光素子の占有面積が２５μｍ２以上で１００
    ００μｍ２以下とされ、前記各発光素子はそれぞれ配線
    用基板に実装されたものであることを特徴とする画像表
    示装置。
  2. 【請求項２】 各発光素子の占有面積に対する当該画像
    表示装置上の一画素分の占有面積の比が１０以上４００
    ００以下であることを特徴とする請求項１記載の画像表
    示装置。
  3. 【請求項３】 各発光素子の占有面積に対する当該画像
    表示装置上の一画素分の占有面積の比が１０以上１００
    ００以下であることを特徴とする請求項２記載の画像表
    示装置。
  4. 【請求項４】 前記発光素子は窒化物半導体発光素子、
    砒化物半導体発光素子、および燐化物半導体発光素子か
    ら選ばれた素子からなることを特徴とする請求項１記載
    の画像表示装置。
  5. 【請求項５】 前記発光素子は互いに波長を異ならせた
    ３つの発光素子の組からなる画素を構成することを特徴
    とする請求項１記載の画像表示装置。
  6. 【請求項６】 前記発光素子に電気的に接続され該発光
    素子を流れる電流保持するための電流保持回路が各素子
    毎に形成されることを特徴とする請求項１記載の画像表
    示装置。
  7. 【請求項７】 前記電流保持回路は個別のチップ状に形
    成され且つ各発光素子と同様に前記配線用基板に実装さ
    れたものであることを特徴とする請求項１記載の画像表
    示装置。
  8. 【請求項８】 前記電流保持回路を形成した前記電流保
    持回路のチップと前記発光素子は略同一のサイズを有す
    ることを特徴とする請求項７記載の画像表示装置。
  9. 【請求項９】 複数の発光素子が配列され所要の画像信
    号に対応して画像を表示する画像表示装置の製造方法に
    おいて、所要の配線をマトリクス状に配設した配線用基
    板を用意すると共に、個別のチップに分離された一個の
    素子占有面積が２５μｍ２以上で１００００μｍ２以下
    とされる複数の発光素子を用意し、該発光素子を前記配
    線に接続するように実装して画像表示装置を構成するこ
    とを特徴とする画像表示装置の製造方法。
  10. 【請求項１０】 所要の素子形成用基板上に半導体層を
    積層し、該半導体層に前記複数の発光素子を並べて形成
    した後、各発光素子毎に分離し、その分離した各発光素
    子を前記配線用基板に実装することを特徴とする請求項
    ９記載の画像表示装置の製造方法。
  11. 【請求項１１】 前記発光素子の素子間の領域に前記素
    子形成用基板の基板表面に達する溝を各発光素子を囲む
    ように形成し、該溝に囲まれた各発光素子を前記素子形
    成用基板から分離させ、その分離された各発光素子を前
    記配線用基板に実装することを特徴とする請求項１０記
    載の画像表示装置の製造方法。
  12. 【請求項１２】 前記分離された各発光素子の前記配線
    用基板への実装は吸着用治具に発光素子の表面または裏
    面を吸着させながら前記配線用基板に素子毎に搭載する
    ことで行うことを特徴とする請求項１０記載の画像表示
    装置の製造方法。
  13. 【請求項１３】 前記各発光素子の前記素子形成用基板
    からの分離は、該素子形成用基板の裏面からのエネルギ
    ービームの照射を利用することを特徴とする請求項１０
    記載の画像表示装置の製造方法。
  14. 【請求項１４】 前記素子形成用基板の裏面からのエネ
    ルギービームの照射前に、前記素子形成用基板上の各発
    光素子を一時保持用基板に保持させ、前記エネルギービ
    ームの照射後に各発光素子を前記素子形成用基板から分
    離させ、各発光素子を前記一時保持用基板に保持させる
    ことを特徴とする請求項１３記載の画像表示装置の製造
    方法。
  15. 【請求項１５】 前記一時保持用基板は全面に粘着材が
    形成され、その粘着材に前記発光素子の表面が一時的に
    保持されることを特徴とする請求項１４記載の画像表示
    装置の製造方法。
  16. 【請求項１６】 前記分離された各発光素子の前記配線
    用基板への実装は前記発光素子表面の電極部分を前記配
    線用基板上の導電材に圧着することで行うことを特徴と
    する請求項１０記載の画像表示装置の製造方法。
  17. 【請求項１７】 所要の基板上に半導体層を積層し、該
    半導体層に複数の発光素子を並べて形成した後、各発光
    素子毎に分離すると共に各発光素子を前記基板からも分
    離することを特徴とする発光素子の製造方法。
  18. 【請求項１８】 前記各発光素子と前記基板と間の分離
    は、該基板の裏面からのエネルギービームの照射を利用
    することを特徴とする請求項１７記載の発光素子の製造
    方法。
  19. 【請求項１９】 前記エネルギービームの照射前に、前
    記各発光素子を一時保持用基板に保持させ、前記エネル
    ギービームの照射後に各発光素子を前記基板から分離さ
    せ、各発光素子を前記一時保持用基板に保持させること
    を特徴とする請求項１７記載の発光素子の製造方法。
  20. 【請求項２０】 前記一時保持用基板は全面に粘着材が
    形成され、その粘着材に前記発光素子の表面が一時的に
    保持されることを特徴とする請求項１９記載の発光素子
    の製造方法。
  21. 【請求項２１】 第一基板上に配列された複数の素子を
    第二基板上に配列する素子の配列方法において、前記第
    一基板上で前記素子が配列された状態よりは離間した状
    態となるように前記素子を転写して一時保持用部材に該
    素子を保持させる第一転写工程と、前記一時保持用部材
    に保持された前記素子をさらに離間して前記第二基板上
    に転写する第二転写工程を有することを特徴とする素子
    の配列方法。
  22. 【請求項２２】 前記第一転写工程で離間させる距離が
    前記第一基板上に配列された素子のピッチの略整数倍に
    なっており且つ前記第二転写工程で離間させる距離が前
    記第一転写工程で前記一時保持用部材に配列させた素子
    のピッチの略整数倍になっていることを特徴とする請求
    項２１記載の素子の配列方法。
  23. 【請求項２３】 前記第一転写工程後に素子を樹脂で固
    める工程と、前記素子の電極を該樹脂上に形成する工程
    と、前記樹脂をダイシングする工程を有することを特徴
    とする請求項２１記載の素子の配列方法。
  24. 【請求項２４】 前記第一基板から選択的に転写される
    前記素子は、前記第一基板と前記一時保持用部材と対峙
    した時に離間させる距離に存在する前記素子であること
    を特徴とする請求項２１記載の素子の配列方法。
  25. 【請求項２５】 前記一時保持用部材から選択的に転写
    される前記素子は、前記一時保持用部材と前記第二基板
    と対峙した時に離間させる距離に存在する前記素子であ
    ることを特徴とする請求項２１記載の素子の配列方法。
  26. 【請求項２６】 前記第二基板上では、異なる前記一時
    保持用部材から転写された素子が隣に位置することを特
    徴とする請求項２１記載の素子の配列方法。
  27. 【請求項２７】 前記第一基板から前記一時保持用部材
    への転写および前記一時保持用部材から前記第二基板へ
    の転写は機械的手段または光学的手段の少なくとも一方
    を用いて行われることを特徴とする請求項２１記載の素
    子の配列方法。
  28. 【請求項２８】 前記機械的手段は各素子に力学的エネ
    ルギーを加えながら選択的に素子を転写できる手段であ
    ることを特徴とする請求項２７記載の素子の配列方法。
  29. 【請求項２９】 前記機械的手段は前記素子を選択的に
    吸着することで該素子を転写できる手段であることを特
    徴とする請求項２７記載の素子の配列方法。
  30. 【請求項３０】 前記光学的手段は各素子に光照射によ
    る光エネルギーを加えながら選択的に転写することを特
    徴とする請求項２７記載の素子の配列方法。
  31. 【請求項３１】 前記第一基板は透光性であることを特
    徴とする請求項３０記載の素子の配列方法。
  32. 【請求項３２】 前記素子は窒化物半導体を用いた半導
    体素子であり、前記光照射はレーザービームであること
    を特徴とする請求項３１記載の素子の配列方法。
  33. 【請求項３３】 前記素子は発光素子、液晶制御素子、
    光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜
    ダイオード素子、抵抗素子、スイッチング素子、微小磁
    気素子、微小光学素子から選ばれた素子若しくはその部
    分であることを特徴とする請求項２１記載の素子の配列
    方法。
  34. 【請求項３４】 前記素子は前記第一基板上に作成され
    ることを特徴とする請求項２１記載の素子の配列方法。
  35. 【請求項３５】 前記一時保持用部材に前記素子が保持
    された状態で、配線の一部が前記素子に形成されること
    を特徴とする請求項２１記載の素子の配列方法。
  36. 【請求項３６】 前記配線の一部は電極パッドであるこ
    とを特徴とする請求項２１記載の素子の配列方法。
  37. 【請求項３７】 発光素子若しくは液晶制御素子をマト
    リクス状に配置した画像表示装置の製造方法において、
    第一基板上で発光素子若しくは液晶制御素子が配列され
    た状態よりは離間した状態となるように前記発光素子若
    しくは液晶制御素子を転写して一時保持用部材に前記発
    光素子若しくは液晶制御素子を保持させる第一転写工程
    と、前記一時保持用部材に保持された前記発光素子若し
    くは液晶制御素子をさらに離間して第二基板上に転写す
    る第二転写工程と、前記各発光素子若しくは液晶制御素
    子に接続させる配線を形成する配線形成工程とを有する
    ことを特徴とする画像表示装置の製造方法。
  38. 【請求項３８】 前記発光素子若しくは前記液晶制御素
    子は異なる波長に対応する複数の素子の組み合わせが１
    つの画素を形成するものとされることを特徴とする請求
    項３７記載の画像表示装置の製造方法。
  39. 【請求項３９】 前記一時保持用部材に前記発光素子若
    しくは液晶制御素子が保持された状態で、電極パッドが
    前記発光素子若しくは液晶制御素子に形成され、前記配
    線形成工程では前記電極パッドに配線がなされることを
    特徴とする請求項３７記載の画像表示装置の製造方法。
  40. 【請求項４０】 複数の発光素子を配線用基板の基板主
    面上に配列して実装した構造を有する画像表示装置にお
    いて、前記発光素子の結晶成長によって形成される結晶
    成長層が前記基板主面の法線方向において結晶成長時と
    は倒置されて前記配線用基板に実装されることを特徴と
    する画像表示装置。
  41. 【請求項４１】 前記発光素子は結晶成長時の基板側
    が光取り出し窓となる結晶成長層を有し、前記発光素子
    は前記配線用基板に実装される前に成長用基板から分離
    されることを特徴とする請求項４０記載の画像表示装
    置。
  42. 【請求項４２】 前記発光素子は基板主面に対して傾斜
    した傾斜結晶面を有する前記結晶成長層に第１導電層、
    活性層、及び第２導電層が形成され、前記第１導電層と
    接続される第１電極と、前記第２導電層と接続する第２
    電極は成長用基板からの高さがほぼ同程度とされること
    を特徴とする請求項４０記載の画像表示装置。
  43. 【請求項４３】 前記発光素子は基板主面に対して傾斜
    した傾斜結晶面を有する前記結晶成長層に第１導電層、
    活性層、及び第２導電層が形成され、前記第１導電層と
    接続される第１電極と、前記第２導電層と接続する第２
    電極は前記基板主面の法線方向において前記結晶成長層
    を挟んでそれぞれ分けられて形成されることを特徴とす
    る請求項４０記載の画像表示装置。
  44. 【請求項４４】 前記結晶成長層は選択成長により形成
    されたウルツ鉱型の窒化物半導体からなることを特徴と
    する請求項４０記載の画像表示装置。
  45. 【請求項４５】 前記結晶成長層は選択成長により形成
    された六角錐形状若しくは六角台形状からなることを特
    徴とする請求項４０記載の画像表示装置。
  46. 【請求項４６】 成長用基板上に選択成長により基板側
    が開いた形状となる結晶成長層を形成し、該結晶成長層
    に第１導電層、活性層、及び第２導電層を形成して発光
    素子を構成し、前記第１導電層と接続する第１電極と、
    前記第２導電層と接続する第２電極を成長用基板からの
    高さがほぼ同程度となるように形成し、前記結晶成長層
    を前記成長用基板から分離して配線用基板に倒置して実
    装することを特徴とする画像表示装置の製造方法。
  47. 【請求項４７】 前記第１及び第２電極の少なくとも一
    方には接続部材が両者の高さがほぼ同程度となるように
    接続されることを特徴とする請求項４６記載の画像表示
    装置の製造方法。
  48. 【請求項４８】 前記配線用基板への実装は吸着用治具
    に発光素子の表面または裏面を吸着させながら前記配線
    用基板に素子毎に搭載することで行うことを特徴とする
    請求項４６記載の画像表示装置の製造方法。
  49. 【請求項４９】 前記各発光素子の前記成長用基板から
    の分離は、該成長用基板の裏面からのエネルギービーム
    の照射を利用することを特徴とする請求項４６記載の画
    像表示装置の製造方法。
  50. 【請求項５０】 前記各発光素子を分離するためのエネ
    ルギービームの照射は、各発光素子に対して選択的に行
    われることを特徴とする請求項４９記載の画像表示装置
    の製造方法。
  51. 【請求項５１】 前記成長用基板の裏面からのエネルギ
    ービームの照射前に、前記素子形成用基板上の各発光素
    子を転写用基板に保持させ、前記エネルギービームの照
    射後に各発光素子を前記成長用基板から分離させ、各発
    光素子を前記転写用基板に保持させることを特徴とする
    請求項４９記載の画像表示装置の製造方法。
  52. 【請求項５２】 複数の素子を配線用基板の基板主面上
    に配列して実装した構造を有する素子実装基板におい
    て、前記素子の結晶成長によって形成される結晶成長層
    が前記基板主面の法線方向において結晶成長時とは倒置
    されて前記配線用基板に実装されていることを特徴とす
    る素子実装基板。
  53. 【請求項５３】 各素子の前記結晶成長層の傾斜した傾
    斜結晶面以外の平坦面は基板表面上ほぼ面一となるよう
    に実装されることを特徴とする請求項５２記載の素子実
    装基板。
JP2001200113A 2000-07-18 2001-06-29 画像表示装置及びその製造方法 Expired - Lifetime JP3906653B2 (ja)

Priority Applications (17)

Application Number Priority Date Filing Date Title
JP2001200113A JP3906653B2 (ja) 2000-07-18 2001-06-29 画像表示装置及びその製造方法
TW090116688A TW502463B (en) 2000-07-18 2001-07-09 Image display unit and method of producing image display unit
KR1020087014811A KR100892579B1 (ko) 2000-07-18 2001-07-18 화상 표시 장치 및 화상 표시 장치의 제조 방법
KR1020087014809A KR100892578B1 (ko) 2000-07-18 2001-07-18 화상 표시 장치의 제조 방법
CNB018143091A CN1229766C (zh) 2000-07-18 2001-07-18 图像显示装置及制造图像显示装置的方法
PCT/JP2001/006213 WO2002007132A1 (fr) 2000-07-18 2001-07-18 Unite d'affichage d'images et procede de fabrication correspondant
KR1020087014808A KR100937840B1 (ko) 2000-07-18 2001-07-18 화상 표시 장치의 제조 방법
EP11002099.7A EP2339650B1 (en) 2000-07-18 2001-07-18 Production method for light emitting diodes
EP01951901A EP1310934A4 (en) 2000-07-18 2001-07-18 IMAGE DISPLAY UNIT AND MANUFACTURING PROCESS FOR THE IMAGE DISPLAY UNIT
KR1020037000655A KR100862545B1 (ko) 2000-07-18 2001-07-18 화상 표시 장치 및 화상 표시 장치의 제조 방법
AU2001272740A AU2001272740A1 (en) 2000-07-18 2001-07-18 Image display unit and production method for image display unit
EP11002100.3A EP2343737B1 (en) 2000-07-18 2001-07-18 Image display unit and production method for image display unit
EP11002114.4A EP2341530B1 (en) 2000-07-18 2001-07-18 Method of producing a device array
US10/066,423 US6613610B2 (en) 2000-07-18 2002-01-30 Image display unit and method of producing image display unit
US10/427,815 US7880184B2 (en) 2000-07-18 2003-04-30 Image display unit
US11/558,620 US8409886B2 (en) 2000-07-18 2006-11-10 Method of producing image display unit
US12/034,415 US7888690B2 (en) 2000-07-18 2008-02-20 Image display unit with light emitting devices having a resin surrounding the light emitting devices

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2000217988 2000-07-18
JP2000-217988 2000-07-18
JP2000-217953 2000-07-18
JP2000217953 2000-07-18
JP2000-396225 2000-12-26
JP2000396225 2000-12-26
JP2001200113A JP3906653B2 (ja) 2000-07-18 2001-06-29 画像表示装置及びその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2006224494A Division JP4403422B2 (ja) 2000-07-18 2006-08-21 画像表示装置の製造方法
JP2006327155A Division JP4055817B2 (ja) 2000-07-18 2006-12-04 画像表示装置

Publications (2)

Publication Number Publication Date
JP2002261335A true JP2002261335A (ja) 2002-09-13
JP3906653B2 JP3906653B2 (ja) 2007-04-18

Family

ID=27481461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001200113A Expired - Lifetime JP3906653B2 (ja) 2000-07-18 2001-06-29 画像表示装置及びその製造方法

Country Status (8)

Country Link
US (4) US6613610B2 (ja)
EP (4) EP2339650B1 (ja)
JP (1) JP3906653B2 (ja)
KR (4) KR100862545B1 (ja)
CN (1) CN1229766C (ja)
AU (1) AU2001272740A1 (ja)
TW (1) TW502463B (ja)
WO (1) WO2002007132A1 (ja)

Cited By (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109014A (ja) * 2003-09-29 2005-04-21 Sony Corp 素子形成方法および配線形成方法
JP2005150703A (ja) * 2003-10-22 2005-06-09 Oki Data Corp 半導体装置、及び、それを用いたｌｅｄプリントヘッド、画像形成装置、半導体装置の製造方法
JP2006086388A (ja) * 2004-09-17 2006-03-30 Sony Corp 半導体薄膜の表面処理方法、及び半導体素子の分離方法
JP2006093686A (ja) * 2004-08-27 2006-04-06 Kyocera Corp 発光素子およびその製造方法ならびにその発光素子を用いた照明装置
CN1293602C (zh) * 2002-10-08 2007-01-03 精工爱普生株式会社 电路板及其制造方法、复制芯片、复制源基板、电光装置
US7169652B2 (en) 2002-09-26 2007-01-30 Seiko Epson Corporation Method of manufacturing electro-optical device, electro-optical device, transferred chip, transfer origin substrate
JP2007183605A (ja) * 2006-01-05 2007-07-19 Samsung Electro Mech Co Ltd 半導体発光素子を利用したフレキシブルディスプレイ及びその製造方法
US20070172987A1 (en) * 2005-06-14 2007-07-26 Roger Dugas Membrane-based chip tooling
JP2007259470A (ja) * 2007-04-25 2007-10-04 Mitsubishi Electric Corp 携帯機器
JP2008010841A (ja) * 2006-05-31 2008-01-17 Semiconductor Energy Lab Co Ltd 貼りあわせ方法、貼りあわせ装置、半導体装置の作製方法及び半導体装置の製造装置
JP2008118161A (ja) * 2008-01-28 2008-05-22 Sony Corp 素子転写方法
US7726013B2 (en) 2002-10-08 2010-06-01 Seiko Epson Corporation Method of manufacturing circuit board including transfer chip having a plurality of first pad electrodes connected to wiring
JP2010157679A (ja) * 2008-12-30 2010-07-15 Shogen Koden Kofun Yugenkoshi 発光ダイオードのチップレベルパッケージ
JP2010533374A (ja) * 2007-07-09 2010-10-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｌｅｄの形成における基板の取り除き
US7880686B2 (en) 2004-06-08 2011-02-01 Mitsubishi Denki Kabushiki Kaisha Mobile device
US7900348B2 (en) 2007-10-05 2011-03-08 Sony Corporation Method of manufacturing an electronic component substrate
US7961160B2 (en) 2003-07-31 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device
JP5013025B2 (ja) * 2010-09-21 2012-08-29 コニカミノルタホールディングス株式会社 圧電デバイスおよびその製造方法
US8283778B2 (en) 2005-06-14 2012-10-09 Cufer Asset Ltd. L.L.C. Thermally balanced via
US8343848B2 (en) 2003-10-22 2013-01-01 Oki Data Corporation Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device
JP2013048282A (ja) * 2012-10-30 2013-03-07 Oki Data Corp 表示装置
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US8513880B2 (en) 2009-02-24 2013-08-20 Oki Data Corporation Display apparatus
JP2014093318A (ja) * 2012-10-31 2014-05-19 Dowa Electronics Materials Co Ltd 半導体素子およびその製造方法
US8759863B2 (en) 2009-09-25 2014-06-24 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method for manufacturing same
JP2016090810A (ja) * 2014-11-05 2016-05-23 明立技研株式会社 表示装置
JP2017521859A (ja) * 2014-06-18 2017-08-03 エックス−セレプリント リミテッドＸ−Ｃｅｌｅｐｒｉｎｔ Ｌｉｍｉｔｅｄ マイクロ組立ｌｅｄディスプレイ
JP2017529557A (ja) * 2014-07-31 2017-10-05 オキュラス ブイアール，エルエルシー シリコン上のカラーｉｌｅｄディスプレイ
JP2018504771A (ja) * 2015-05-21 2018-02-15 ゴルテック．インク マイクロ発光ダイオードの搬送方法、製造方法、装置及び電子機器
JP6289718B1 (ja) * 2017-01-02 2018-03-07 ルーメンス カンパニー リミテッド Ｌｅｄディスプレイ装置
JP2018088459A (ja) * 2016-11-28 2018-06-07 株式会社ディスコ Ｌｅｄ組み立て方法
JP2018523316A (ja) * 2015-09-09 2018-08-16 ゴルテック インコーポレイテッド マイクロ発光ダイオードの修復方法、製造方法、装置及び電子機器
JP2018152586A (ja) * 2012-11-12 2018-09-27 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 半導体発光素子の製造方法
JP2018538554A (ja) * 2015-11-26 2018-12-27 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 照明フェイスプレート及びこのような照明フェイスプレートの製造方法
US10347168B2 (en) 2016-11-10 2019-07-09 X-Celeprint Limited Spatially dithered high-resolution
US10522719B2 (en) 2016-04-05 2019-12-31 X-Celeprint Limited Color-filter device
JP2020502796A (ja) * 2016-12-16 2020-01-23 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体構成素子を製造する方法
US10593655B2 (en) 2012-08-15 2020-03-17 Epistar Corporation Light bulb
KR20200084043A (ko) * 2017-12-21 2020-07-09 샤먼 산안 옵토일렉트로닉스 컴퍼니 리미티드 마이크로 발광소자
US10714001B2 (en) 2018-07-11 2020-07-14 X Display Company Technology Limited Micro-light-emitting-diode displays
JPWO2020196134A1 (ja) * 2019-03-22 2020-10-01
JP2020181847A (ja) * 2019-04-23 2020-11-05 株式会社ディスコ 移設方法
US10903406B2 (en) 2015-07-28 2021-01-26 Osram Oled Gmbh Housing comprising a semiconductor body and a method for producing a housing with a semiconductor body
JP2021019162A (ja) * 2019-07-23 2021-02-15 株式会社ディスコ 光デバイスの移設方法
JP2021018386A (ja) * 2019-07-23 2021-02-15 株式会社ジャパンディスプレイ 表示装置のリペアシステム
WO2021065635A1 (ja) * 2019-09-30 2021-04-08 日東電工株式会社 隙間閉塞方法、隙間閉塞構造体、及び隙間閉塞構造体の製造方法
US11061276B2 (en) 2015-06-18 2021-07-13 X Display Company Technology Limited Laser array display
US11137641B2 (en) 2016-06-10 2021-10-05 X Display Company Technology Limited LED structure with polarized light emission
US11289652B2 (en) 2015-09-29 2022-03-29 X Display Company Technology Limited OLEDs for micro transfer printing
JP2022075650A (ja) * 2020-11-06 2022-05-18 高麗大学校産学協力団 マイクロ発光素子の構造及びマイクロ発光素子の転写方法
WO2022158461A1 (ja) 2021-01-19 2022-07-28 ナガセケムテックス株式会社 半導体転写用フラックスシート
WO2022202945A1 (ja) * 2021-03-26 2022-09-29 デクセリアルズ株式会社 表示装置の製造方法
TWI792145B (zh) * 2020-01-27 2023-02-11 日商日本顯示器股份有限公司 傳送基板
US11791370B2 (en) 2012-08-15 2023-10-17 Epistar Corporation Light-emitting device
WO2024009956A1 (ja) * 2022-07-06 2024-01-11 信越化学工業株式会社 Ｌｅｄ実装基板の製造方法、洗浄液及び洗浄方法

Families Citing this family (325)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW494447B (en) * 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4659300B2 (ja) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP4649745B2 (ja) 2001-02-01 2011-03-16 ソニー株式会社 発光素子の転写方法
JP4724924B2 (ja) * 2001-02-08 2011-07-13 ソニー株式会社 表示装置の製造方法
JP3608615B2 (ja) * 2001-04-19 2005-01-12 ソニー株式会社 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
US6747298B2 (en) * 2001-07-23 2004-06-08 Cree, Inc. Collets for bonding of light emitting diodes having shaped substrates
JP2003045901A (ja) * 2001-08-01 2003-02-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
US6934001B2 (en) * 2001-08-13 2005-08-23 Sharp Laboratories Of America, Inc. Structure and method for supporting a flexible substrate
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
JP2003282478A (ja) 2002-01-17 2003-10-03 Sony Corp 合金化方法及び配線形成方法、表示素子の形成方法、画像表示装置の製造方法
JP3912117B2 (ja) * 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) * 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
FR2836158B1 (fr) * 2002-02-19 2005-01-07 Usinor Procede de nettoyage par plasma de la surface d'un materiau enduit d'une substance organique, et installation de mise en oeuvre
WO2003076119A1 (en) 2002-03-12 2003-09-18 Hamamatsu Photonics K.K. Method of cutting processed object
CN100355031C (zh) 2002-03-12 2007-12-12 浜松光子学株式会社 基板的分割方法
TWI326626B (en) 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
JP4329368B2 (ja) * 2002-03-28 2009-09-09 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2004006498A (ja) * 2002-05-31 2004-01-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2004014938A (ja) * 2002-06-10 2004-01-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20040140474A1 (en) * 2002-06-25 2004-07-22 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, method for fabricating the same and method for bonding the same
JP3864222B2 (ja) * 2002-09-26 2006-12-27 国立大学法人名古屋大学 半導体素子構造、電子エミッタ及び半導体素子構造の製造方法
WO2004047057A1 (ja) * 2002-11-19 2004-06-03 Ishikawa Seisakusho,Ltd. 画素制御素子の選択転写方法、画素制御素子の選択転写方法に使用される画素制御素子の実装装置、画素制御素子転写後の配線形成方法、及び、平面ディスプレイ基板
JP4097510B2 (ja) * 2002-11-20 2008-06-11 株式会社沖データ 半導体装置の製造方法
TWI520269B (zh) 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
US7087444B2 (en) * 2002-12-16 2006-08-08 Palo Alto Research Center Incorporated Method for integration of microelectronic components with microfluidic devices
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
JP3702879B2 (ja) * 2003-02-21 2005-10-05 セイコーエプソン株式会社 電気光学パネル、その駆動回路及び駆動方法、並びに電子機器
JP4082242B2 (ja) * 2003-03-06 2008-04-30 ソニー株式会社 素子転写方法
FR2852250B1 (fr) * 2003-03-11 2009-07-24 Jean Luc Jouvin Fourreau de protection pour canule, un ensemble d'injection comportant un tel fourreau et aiguille equipee d'un tel fourreau
CN1758985A (zh) * 2003-03-12 2006-04-12 浜松光子学株式会社 激光加工方法
US6986693B2 (en) 2003-03-26 2006-01-17 Lucent Technologies Inc. Group III-nitride layers with patterned surfaces
US20040259279A1 (en) 2003-04-15 2004-12-23 Erchak Alexei A. Light emitting device methods
US6913985B2 (en) * 2003-06-20 2005-07-05 Oki Data Corporation Method of manufacturing a semiconductor device
US8999736B2 (en) * 2003-07-04 2015-04-07 Epistar Corporation Optoelectronic system
JP4380264B2 (ja) * 2003-08-25 2009-12-09 カシオ計算機株式会社 接合基板及び基板の接合方法
US7566001B2 (en) 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
JP4326889B2 (ja) * 2003-09-11 2009-09-09 株式会社沖データ 半導体装置、ｌｅｄプリントヘッド、画像形成装置、及び半導体装置の製造方法
US7344903B2 (en) * 2003-09-17 2008-03-18 Luminus Devices, Inc. Light emitting device processes
US7341880B2 (en) 2003-09-17 2008-03-11 Luminus Devices, Inc. Light emitting device processes
JP2005111976A (ja) * 2003-09-18 2005-04-28 Ricoh Co Ltd 消耗部品、部品装着構造、及び画像形成装置
EP1521312A3 (de) * 2003-09-30 2008-01-16 Osram Opto Semiconductors GmbH Optoelektronisches Bauelement mit einem metallisierten Träger
US7294961B2 (en) * 2004-03-29 2007-11-13 Articulated Technologies, Llc Photo-radiation source provided with emissive particles dispersed in a charge-transport matrix
US20070090387A1 (en) * 2004-03-29 2007-04-26 Articulated Technologies, Llc Solid state light sheet and encapsulated bare die semiconductor circuits
US7217956B2 (en) * 2004-03-29 2007-05-15 Articulated Technologies, Llc. Light active sheet material
US20050244618A1 (en) * 2004-04-30 2005-11-03 Brian Gobrogge Islanded pattern for printing on readdressable media
KR100595884B1 (ko) * 2004-05-18 2006-07-03 엘지전자 주식회사 질화물 반도체 소자 제조 방법
TWI308397B (en) * 2004-06-28 2009-04-01 Epistar Corp Flip-chip light emitting diode and fabricating method thereof
US20090023239A1 (en) * 2004-07-22 2009-01-22 Luminus Devices, Inc. Light emitting device processes
JP4596846B2 (ja) * 2004-07-29 2010-12-15 三洋電機株式会社 回路装置の製造方法
JP3802910B2 (ja) * 2004-09-13 2006-08-02 ローム株式会社 半導体発光装置
TWI308396B (en) * 2005-01-21 2009-04-01 Epistar Corp Light emitting diode and fabricating method thereof
US7875898B2 (en) * 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
WO2006095566A1 (en) * 2005-03-09 2006-09-14 Showa Denko K.K. Nitride semiconductor light-emitting device and method for fabrication thereof
US7364983B2 (en) * 2005-05-04 2008-04-29 Avery Dennison Corporation Method and apparatus for creating RFID devices
US20060286686A1 (en) * 2005-06-15 2006-12-21 Honeywell International, Inc. Integrated light emitting diode displays using biofabrication
US7608471B2 (en) * 2005-08-09 2009-10-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for integrating III-V semiconductor devices into silicon processes
US8013320B2 (en) * 2006-03-03 2011-09-06 Panasonic Corporation Nitride semiconductor device and method for fabricating the same
KR101278065B1 (ko) 2006-09-12 2013-06-24 삼성디스플레이 주식회사 표시기판의 제조방법
US20080080163A1 (en) * 2006-09-29 2008-04-03 Grote Industries, Inc. Illuminated devices utilizing light active sheet material with integrated light emitting diode (LED), methods of producing illuminated devices, and kits therefor
KR20080037848A (ko) * 2006-10-27 2008-05-02 삼성전자주식회사 광차단막을 갖는 반도체 레이저 소자의 제조방법
DE102006054206A1 (de) * 2006-11-15 2008-05-21 Till Keesmann Feldemissionsvorrichtung
CN101617406B (zh) * 2007-01-17 2011-04-20 伊利诺伊大学评议会 通过基于印刷的组装制造的光学系统
US7858493B2 (en) * 2007-02-23 2010-12-28 Finisar Corporation Cleaving edge-emitting lasers from a wafer cell
US8110425B2 (en) 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
JP5032231B2 (ja) * 2007-07-23 2012-09-26 リンテック株式会社 半導体装置の製造方法
US8187900B2 (en) * 2007-08-10 2012-05-29 Hong Kong Applied Science and Technology Research Institute Company Limited Optimization of polishing stop design
US8222064B2 (en) 2007-08-10 2012-07-17 Hong Kong Applied Science and Technology Research Institute Company Limited Vertical light emitting diode device structure and method of fabricating the same
US7846753B2 (en) * 2007-08-10 2010-12-07 Hong Kong Applied Science And Technology Research Institute Vertical light emitting diode and method of making a vertical light emitting diode
US8182633B2 (en) * 2008-04-29 2012-05-22 Samsung Electronics Co., Ltd. Method of fabricating a flexible display device
TWI407491B (zh) * 2008-05-09 2013-09-01 Advanced Optoelectronic Tech 分離半導體及其基板之方法
WO2009143462A2 (en) * 2008-05-22 2009-11-26 Vi Systems Gmbh Method for attaching optical components onto silicon-based integrated circuits
WO2010014032A1 (en) * 2008-07-07 2010-02-04 Glo Ab A nanostructured LED
JP5215773B2 (ja) * 2008-08-18 2013-06-19 株式会社ディスコ 加工方法
US20100295088A1 (en) * 2008-10-02 2010-11-25 Soraa, Inc. Textured-surface light emitting diode and method of manufacture
JP5390832B2 (ja) * 2008-11-04 2014-01-15 キヤノン株式会社 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP5276412B2 (ja) * 2008-11-04 2013-08-28 キヤノン株式会社 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP5363789B2 (ja) * 2008-11-18 2013-12-11 スタンレー電気株式会社 光半導体装置
JP4640498B2 (ja) * 2008-12-11 2011-03-02 ソニー株式会社 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法
US8309973B2 (en) * 2009-02-12 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-based sub-mount for an opto-electronic device
US8247886B1 (en) 2009-03-09 2012-08-21 Soraa, Inc. Polarization direction of optical devices using selected spatial configurations
JP5258666B2 (ja) * 2009-04-22 2013-08-07 株式会社半導体エネルギー研究所 発光装置の作製方法および成膜用基板
US8791499B1 (en) 2009-05-27 2014-07-29 Soraa, Inc. GaN containing optical devices and method with ESD stability
US8680629B2 (en) * 2009-06-03 2014-03-25 International Business Machines Corporation Control of flatband voltages and threshold voltages in high-k metal gate stacks and structures for CMOS devices
US9000466B1 (en) 2010-08-23 2015-04-07 Soraa, Inc. Methods and devices for light extraction from a group III-nitride volumetric LED using surface and sidewall roughening
JP5590837B2 (ja) * 2009-09-15 2014-09-17 キヤノン株式会社 機能性領域の移設方法
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
CN102630349B (zh) 2009-09-18 2017-06-13 天空公司 功率发光二极管及利用电流密度操作的方法
US8933644B2 (en) 2009-09-18 2015-01-13 Soraa, Inc. LED lamps with improved quality of light
US9293644B2 (en) 2009-09-18 2016-03-22 Soraa, Inc. Power light emitting diode and method with uniform current density operation
US8274116B2 (en) * 2009-11-16 2012-09-25 International Business Machines Corporation Control of threshold voltages in high-k metal gate stack and structures for CMOS devices
KR101221871B1 (ko) * 2009-12-07 2013-01-15 한국전자통신연구원 반도체 소자의 제조방법
TWI397989B (zh) * 2009-12-07 2013-06-01 Epistar Corp 發光二極體陣列
US8283676B2 (en) * 2010-01-21 2012-10-09 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8740413B1 (en) 2010-02-03 2014-06-03 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US10147850B1 (en) 2010-02-03 2018-12-04 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US8905588B2 (en) 2010-02-03 2014-12-09 Sorra, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
WO2011125311A1 (ja) * 2010-04-01 2011-10-13 パナソニック株式会社 発光ダイオード素子および発光ダイオード装置
US9450143B2 (en) 2010-06-18 2016-09-20 Soraa, Inc. Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices
JP5419226B2 (ja) 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
US9899329B2 (en) 2010-11-23 2018-02-20 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
JP5652234B2 (ja) * 2011-02-07 2015-01-14 日亜化学工業株式会社 半導体発光素子
TWI432862B (zh) * 2011-03-16 2014-04-01 Hannstar Display Corp 液晶面板及其畫素結構
JP5825812B2 (ja) * 2011-03-24 2015-12-02 株式会社Ｊｏｌｅｄ 表示装置の製造方法
JP4989773B1 (ja) * 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子
US8934259B2 (en) 2011-06-08 2015-01-13 Semprius, Inc. Substrates with transferable chiplets
DE102011106104B4 (de) * 2011-06-09 2014-04-10 Otto Bock Healthcare Products Gmbh Verfahren zum Herstellen bestückter Leiterplatten
US9306117B2 (en) 2011-07-25 2016-04-05 Industrial Technology Research Institute Transfer-bonding method for light emitting devices
US8686431B2 (en) 2011-08-22 2014-04-01 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
FR2980919B1 (fr) * 2011-10-04 2014-02-21 Commissariat Energie Atomique Procede de double report de couche
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8794501B2 (en) 2011-11-18 2014-08-05 LuxVue Technology Corporation Method of transferring a light emitting diode
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8646505B2 (en) 2011-11-18 2014-02-11 LuxVue Technology Corporation Micro device transfer head
US8518204B2 (en) * 2011-11-18 2013-08-27 LuxVue Technology Corporation Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
US8912025B2 (en) 2011-11-23 2014-12-16 Soraa, Inc. Method for manufacture of bright GaN LEDs using a selective removal process
US9773750B2 (en) 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
WO2013134432A1 (en) 2012-03-06 2013-09-12 Soraa, Inc. Light emitting diodes with low refractive index material layers to reduce light guiding effects
KR101291092B1 (ko) * 2012-04-06 2013-08-01 주식회사 씨티랩 반도체 소자 구조물을 제조하는 방법
WO2013151387A1 (ko) * 2012-04-06 2013-10-10 주식회사 씨티랩 반도체 소자 구조물을 제조하는 방법
US9548332B2 (en) 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
US9105492B2 (en) 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
US9608016B2 (en) * 2012-05-17 2017-03-28 Koninklijke Philips N.V. Method of separating a wafer of semiconductor devices
US9034754B2 (en) 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
US8415771B1 (en) 2012-05-25 2013-04-09 LuxVue Technology Corporation Micro device transfer head with silicon electrode
EP2860759B1 (en) * 2012-06-06 2019-03-06 Kabushiki Kaisha Nihon Micronics Electrode structure of solid type rechargeable battery
JP2014013818A (ja) * 2012-07-04 2014-01-23 Sony Corp デバイスおよび電子装置
US8415768B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode
US8569115B1 (en) 2012-07-06 2013-10-29 LuxVue Technology Corporation Method of forming a compliant bipolar micro device transfer head with silicon electrodes
US8383506B1 (en) 2012-07-06 2013-02-26 LuxVue Technology Corporation Method of forming a compliant monopolar micro device transfer head with silicon electrode
US8415767B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant bipolar micro device transfer head with silicon electrodes
US8933433B2 (en) 2012-07-30 2015-01-13 LuxVue Technology Corporation Method and structure for receiving a micro device
US8791530B2 (en) 2012-09-06 2014-07-29 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
US9162880B2 (en) 2012-09-07 2015-10-20 LuxVue Technology Corporation Mass transfer tool
CN103797531A (zh) * 2012-09-10 2014-05-14 深圳市柔宇科技有限公司 一种大尺寸显示屏及其制造方法
US8941215B2 (en) 2012-09-24 2015-01-27 LuxVue Technology Corporation Micro device stabilization post
US8835940B2 (en) 2012-09-24 2014-09-16 LuxVue Technology Corporation Micro device stabilization post
US8946052B2 (en) * 2012-09-26 2015-02-03 Sandia Corporation Processes for multi-layer devices utilizing layer transfer
DE102012217957B4 (de) * 2012-10-01 2014-10-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Mikro-LED-Matrix
DE102012109460B4 (de) * 2012-10-04 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
US9558721B2 (en) 2012-10-15 2017-01-31 Apple Inc. Content-based adaptive refresh schemes for low-power displays
US9978904B2 (en) 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
US9029880B2 (en) 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
US9159700B2 (en) 2012-12-10 2015-10-13 LuxVue Technology Corporation Active matrix emissive micro LED display
US9178123B2 (en) 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
US9236815B2 (en) 2012-12-10 2016-01-12 LuxVue Technology Corporation Compliant micro device transfer head array with metal electrodes
US9255001B2 (en) 2012-12-10 2016-02-09 LuxVue Technology Corporation Micro device transfer head array with metal electrodes
US9105714B2 (en) 2012-12-11 2015-08-11 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging bollards
US9166114B2 (en) 2012-12-11 2015-10-20 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging cavity
US9391042B2 (en) * 2012-12-14 2016-07-12 Apple Inc. Micro device transfer system with pivot mount
US9314930B2 (en) 2012-12-14 2016-04-19 LuxVue Technology Corporation Micro pick up array with integrated pivot mount
US9153171B2 (en) 2012-12-17 2015-10-06 LuxVue Technology Corporation Smart pixel lighting and display microcontroller
US8802471B1 (en) 2012-12-21 2014-08-12 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
KR20140089014A (ko) 2012-12-31 2014-07-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US9054235B2 (en) 2013-01-22 2015-06-09 Micron Technology, Inc. Solid-state transducer devices with optically-transmissive carrier substrates and related systems, methods, and devices
KR102037866B1 (ko) * 2013-02-05 2019-10-29 삼성전자주식회사 전자장치
US9095980B2 (en) 2013-02-25 2015-08-04 LuxVue Technology Corporation Micro pick up array mount with integrated displacement sensor
US9308649B2 (en) 2013-02-25 2016-04-12 LuxVue Techonology Corporation Mass transfer tool manipulator assembly
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
US8791474B1 (en) 2013-03-15 2014-07-29 LuxVue Technology Corporation Light emitting diode display with redundancy scheme
US9252375B2 (en) 2013-03-15 2016-02-02 LuxVue Technology Corporation Method of fabricating a light emitting diode display with integrated defect detection test
US9217541B2 (en) 2013-05-14 2015-12-22 LuxVue Technology Corporation Stabilization structure including shear release posts
US9484504B2 (en) 2013-05-14 2016-11-01 Apple Inc. Micro LED with wavelength conversion layer
US9136161B2 (en) 2013-06-04 2015-09-15 LuxVue Technology Corporation Micro pick up array with compliant contact
KR102049635B1 (ko) 2013-06-12 2019-11-28 로히니, 엘엘씨. 피착된 광-생성 소스에 의한 키보드 백라이팅
US8987765B2 (en) 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
US8928021B1 (en) 2013-06-18 2015-01-06 LuxVue Technology Corporation LED light pipe
US9111464B2 (en) 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
US9035279B2 (en) 2013-07-08 2015-05-19 LuxVue Technology Corporation Micro device with stabilization post
US8994033B2 (en) 2013-07-09 2015-03-31 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
US9296111B2 (en) 2013-07-22 2016-03-29 LuxVue Technology Corporation Micro pick up array alignment encoder
US9087764B2 (en) 2013-07-26 2015-07-21 LuxVue Technology Corporation Adhesive wafer bonding with controlled thickness variation
KR102059133B1 (ko) * 2013-07-31 2019-12-24 삼성전자주식회사 GaN 베이스 발광소자와 기계적 후처리를 이용한 그 제조방법
KR101513641B1 (ko) * 2013-08-20 2015-04-22 엘지전자 주식회사 표시장치
US9153548B2 (en) 2013-09-16 2015-10-06 Lux Vue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
US9419189B1 (en) 2013-11-04 2016-08-16 Soraa, Inc. Small LED source with high brightness and high efficiency
US9367094B2 (en) 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
US9768345B2 (en) 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
US9583466B2 (en) 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US9542638B2 (en) 2014-02-18 2017-01-10 Apple Inc. RFID tag and micro chip integration design
US9583533B2 (en) 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
US9522468B2 (en) 2014-05-08 2016-12-20 Apple Inc. Mass transfer tool manipulator assembly with remote center of compliance
US9318475B2 (en) 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
US9741286B2 (en) 2014-06-03 2017-08-22 Apple Inc. Interactive display panel with emitting and sensing diodes
US9624100B2 (en) 2014-06-12 2017-04-18 Apple Inc. Micro pick up array pivot mount with integrated strain sensing elements
US9425151B2 (en) 2014-06-17 2016-08-23 Apple Inc. Compliant electrostatic transfer head with spring support layer
US9570002B2 (en) 2014-06-17 2017-02-14 Apple Inc. Interactive display panel with IR diodes
US11472171B2 (en) * 2014-07-20 2022-10-18 X Display Company Technology Limited Apparatus and methods for micro-transfer-printing
US9716082B2 (en) 2014-08-26 2017-07-25 X-Celeprint Limited Micro assembled hybrid displays and lighting elements
US9991163B2 (en) 2014-09-25 2018-06-05 X-Celeprint Limited Small-aperture-ratio display with electrical component
US9537069B1 (en) 2014-09-25 2017-01-03 X-Celeprint Limited Inorganic light-emitting diode with encapsulating reflector
US9799261B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Self-compensating circuit for faulty display pixels
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
US9818725B2 (en) 2015-06-01 2017-11-14 X-Celeprint Limited Inorganic-light-emitter display with integrated black matrix
US9705432B2 (en) 2014-09-30 2017-07-11 Apple Inc. Micro pick up array pivot mount design for strain amplification
US9828244B2 (en) 2014-09-30 2017-11-28 Apple Inc. Compliant electrostatic transfer head with defined cavity
US10319878B2 (en) 2014-10-31 2019-06-11 eLux, Inc. Stratified quantum dot phosphor structure
US10242977B2 (en) 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
US10446728B2 (en) 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US10535640B2 (en) 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US10520769B2 (en) 2014-10-31 2019-12-31 eLux, Inc. Emissive display with printed light modification structures
US10381332B2 (en) 2014-10-31 2019-08-13 eLux Inc. Fabrication method for emissive display with light management system
US10543486B2 (en) 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
US10381335B2 (en) 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
US10236279B2 (en) 2014-10-31 2019-03-19 eLux, Inc. Emissive display with light management system
US10418527B2 (en) 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US9502615B2 (en) * 2014-11-13 2016-11-22 Epistar Corporation Light-emitting diode device
US9478583B2 (en) 2014-12-08 2016-10-25 Apple Inc. Wearable display having an array of LEDs on a conformable silicon substrate
KR101723436B1 (ko) * 2015-01-13 2017-04-05 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
KR101614370B1 (ko) 2015-04-07 2016-04-21 엘지전자 주식회사 반도체 발광소자, 반도체 발광소자의 이송 헤드, 및 반도체 발광소자를 이송하는 방법
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
US9871345B2 (en) 2015-06-09 2018-01-16 X-Celeprint Limited Crystalline color-conversion device
US10133426B2 (en) 2015-06-18 2018-11-20 X-Celeprint Limited Display with micro-LED front light
US10255834B2 (en) 2015-07-23 2019-04-09 X-Celeprint Limited Parallel redundant chiplet system for controlling display pixels
US9640108B2 (en) 2015-08-25 2017-05-02 X-Celeprint Limited Bit-plane pulse width modulated digital display system
US10380930B2 (en) 2015-08-24 2019-08-13 X-Celeprint Limited Heterogeneous light emitter display system
KR102402999B1 (ko) 2015-08-31 2022-05-30 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR102393374B1 (ko) 2015-08-31 2022-05-03 삼성디스플레이 주식회사 표시 장치 및 상기 표시 장치의 제조 방법
KR102467420B1 (ko) 2015-08-31 2022-11-16 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
US10066819B2 (en) 2015-12-09 2018-09-04 X-Celeprint Limited Micro-light-emitting diode backlight system
US9786646B2 (en) 2015-12-23 2017-10-10 X-Celeprint Limited Matrix addressed device repair
US9930277B2 (en) 2015-12-23 2018-03-27 X-Celeprint Limited Serial row-select matrix-addressed system
US10091446B2 (en) 2015-12-23 2018-10-02 X-Celeprint Limited Active-matrix displays with common pixel control
US9928771B2 (en) 2015-12-24 2018-03-27 X-Celeprint Limited Distributed pulse width modulation control
KR102298484B1 (ko) 2016-01-15 2021-09-03 로히니, 엘엘씨. 장치 상의 커버를 통해 후면 발광하는 장치 및 방법
US10361677B2 (en) 2016-02-18 2019-07-23 X-Celeprint Limited Transverse bulk acoustic wave filter
US10200013B2 (en) 2016-02-18 2019-02-05 X-Celeprint Limited Micro-transfer-printed acoustic wave filter device
US10109753B2 (en) 2016-02-19 2018-10-23 X-Celeprint Limited Compound micro-transfer-printed optical filter device
KR102651054B1 (ko) 2016-02-22 2024-03-26 삼성디스플레이 주식회사 전사 장치, 이를 이용한 전사 방법 및 표시 장치
US10217730B2 (en) 2016-02-25 2019-02-26 X-Celeprint Limited Efficiently micro-transfer printing micro-scale devices onto large-format substrates
US10150325B2 (en) 2016-02-29 2018-12-11 X-Celeprint Limited Hybrid banknote with electronic indicia
US10193025B2 (en) 2016-02-29 2019-01-29 X-Celeprint Limited Inorganic LED pixel structure
US10150326B2 (en) 2016-02-29 2018-12-11 X-Celeprint Limited Hybrid document with variable state
US10153257B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-printed display
US10153256B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
KR102455039B1 (ko) * 2016-03-18 2022-10-17 삼성디스플레이 주식회사 신축성 디스플레이 장치
US10008483B2 (en) 2016-04-05 2018-06-26 X-Celeprint Limited Micro-transfer printed LED and color filter structure
KR102631260B1 (ko) 2016-04-08 2024-01-31 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
EP3443594A4 (en) * 2016-04-15 2019-12-18 Glo Ab METHOD FOR GENERATING AN ARRANGEMENT FROM A UNIT WITH MULTIPLE CELLS
US10198890B2 (en) 2016-04-19 2019-02-05 X-Celeprint Limited Hybrid banknote with electronic indicia using near-field-communications
US9997102B2 (en) 2016-04-19 2018-06-12 X-Celeprint Limited Wirelessly powered display and system
US10360846B2 (en) 2016-05-10 2019-07-23 X-Celeprint Limited Distributed pulse-width modulation system with multi-bit digital storage and output device
DE102016108776A1 (de) 2016-05-12 2017-11-16 Osram Opto Semiconductors Gmbh Optische Anordnung und Anzeigegerät
WO2017205132A1 (en) * 2016-05-24 2017-11-30 Danesh Fariba Selective die repair on a light emitting device assembly
US9997501B2 (en) 2016-06-01 2018-06-12 X-Celeprint Limited Micro-transfer-printed light-emitting diode device
US10453826B2 (en) 2016-06-03 2019-10-22 X-Celeprint Limited Voltage-balanced serial iLED pixel and display
KR102617466B1 (ko) * 2016-07-18 2023-12-26 주식회사 루멘스 마이크로 led 어레이 디스플레이 장치
US10475876B2 (en) 2016-07-26 2019-11-12 X-Celeprint Limited Devices with a single metal layer
DE112017004029T5 (de) * 2016-08-11 2019-05-02 Lumens Co., Ltd. Led-modul und verfahren zur seiner herstellung
CN109643666A (zh) * 2016-08-24 2019-04-16 东丽工程株式会社 安装方法和安装装置
US9980341B2 (en) 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
US10217729B2 (en) * 2016-09-30 2019-02-26 Intel Corporation Apparatus for micro pick and bond
KR102651097B1 (ko) * 2016-10-28 2024-03-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
US10782002B2 (en) 2016-10-28 2020-09-22 X Display Company Technology Limited LED optical components
TWI739949B (zh) 2016-11-15 2021-09-21 愛爾蘭商艾克斯展示公司技術有限公司 微轉印可印刷覆晶結構及方法
US10600671B2 (en) 2016-11-15 2020-03-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10395966B2 (en) 2016-11-15 2019-08-27 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10438859B2 (en) 2016-12-19 2019-10-08 X-Celeprint Limited Transfer printed device repair
CN106783648B (zh) * 2016-12-28 2019-01-25 歌尔股份有限公司 一种led显示屏的制备方法
US10832609B2 (en) 2017-01-10 2020-11-10 X Display Company Technology Limited Digital-drive pulse-width-modulated output system
US10332868B2 (en) 2017-01-26 2019-06-25 X-Celeprint Limited Stacked pixel structures
US10468391B2 (en) 2017-02-08 2019-11-05 X-Celeprint Limited Inorganic light-emitting-diode displays with multi-ILED pixels
US20180240931A1 (en) * 2017-02-23 2018-08-23 Novatek Microelectronics Corp. Micro-device panel and manufacturing process thereof
US10396137B2 (en) 2017-03-10 2019-08-27 X-Celeprint Limited Testing transfer-print micro-devices on wafer
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
CN106941108B (zh) * 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法
KR101902566B1 (ko) * 2017-07-25 2018-09-28 엘지디스플레이 주식회사 발광 표시 장치 및 이의 제조 방법
KR102609560B1 (ko) 2017-09-08 2023-12-04 삼성전자주식회사 반도체 제조 장치
TWI650854B (zh) * 2017-10-31 2019-02-11 英屬開曼群島商錼創科技股份有限公司 微型發光二極體顯示面板及其製造方法
TWI637481B (zh) 2017-11-29 2018-10-01 財團法人工業技術研究院 半導體結構、發光裝置及其製造方法
CN108010933A (zh) * 2017-12-01 2018-05-08 广东省半导体产业技术研究院 一种微led发光显示阵列像素单元构造及其制作方法
CN108231968B (zh) * 2017-12-11 2020-02-11 厦门市三安光电科技有限公司 微发光二极管及其转移方法
CN109994413A (zh) * 2017-12-29 2019-07-09 南昌欧菲显示科技有限公司 微型元件巨量转移方法
KR102502970B1 (ko) * 2018-01-29 2023-02-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법 및 디스플레이 장치
JP6916525B2 (ja) * 2018-02-06 2021-08-11 株式会社ブイ・テクノロジー Ｌｅｄディスプレイの製造方法
US11189605B2 (en) 2018-02-28 2021-11-30 X Display Company Technology Limited Displays with transparent bezels
US10690920B2 (en) 2018-02-28 2020-06-23 X Display Company Technology Limited Displays with transparent bezels
TWI679762B (zh) * 2018-03-06 2019-12-11 友達光電股份有限公司 顯示裝置及其製造方法
KR20190112916A (ko) * 2018-03-27 2019-10-08 (주)라이타이저 디스플레이 장치 및 그의 제조 방법
KR20190114334A (ko) * 2018-03-29 2019-10-10 (주)포인트엔지니어링 마이크로 led 검사 및 리페어 방법
KR102481434B1 (ko) * 2018-03-30 2022-12-26 (주)포인트엔지니어링 전사헤드 및 이를 이용한 마이크로 led 흡착방법
US10832933B1 (en) * 2018-04-02 2020-11-10 Facebook Technologies, Llc Dry-etching of carrier substrate for microLED microassembly
KR102078643B1 (ko) * 2018-04-04 2020-04-07 (주)라이타이저 원칩 타입의 발광 다이오드를 이용한 디스플레이 장치 및 그 제조 방법
US10910355B2 (en) 2018-04-30 2021-02-02 X Display Company Technology Limited Bezel-free displays
TWI660524B (zh) * 2018-07-17 2019-05-21 友達光電股份有限公司 發光裝置及其製造方法
KR102136579B1 (ko) 2018-07-27 2020-07-22 서울대학교산학협력단 표시 장치
FR3087942B1 (fr) * 2018-10-29 2021-09-17 Commissariat Energie Atomique Dispositif d'affichage electroluminescent multi-couleurs et procede de fabrication d'un tel dispositif
KR102190706B1 (ko) * 2018-11-29 2020-12-14 주식회사 에이엔케이 복수의 마이크로 led 칩 전이 방법
WO2020116978A1 (ko) * 2018-12-06 2020-06-11 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
CN111724676B (zh) * 2019-03-21 2022-09-02 昆山工研院新型平板显示技术中心有限公司 可拉伸导线及其制作方法和显示装置
KR20200114272A (ko) * 2019-03-28 2020-10-07 (주)큐엠씨 마이크로 발광다이오드 칩 제거 장치와 방법 및 이를 이용한 마이크로 발광다이오드 모듈 리페어 시스템과 방법
US10903267B2 (en) * 2019-04-04 2021-01-26 Bor-Jen Wu System and method for making micro LED display
US11246251B2 (en) 2019-05-02 2022-02-08 Seagate Technology Llc Micro-component transfer systems, methods, and devices
US10923378B2 (en) 2019-05-13 2021-02-16 Seagate Technology Llc Micro-component batch transfer systems, methods, and devices
US11152540B2 (en) 2019-07-29 2021-10-19 Lextar Electronics Corporation Light emitting diode structure and method of manufacturing thereof
US11101417B2 (en) 2019-08-06 2021-08-24 X Display Company Technology Limited Structures and methods for electrically connecting printed components
KR102347148B1 (ko) * 2019-08-12 2022-01-06 엘씨스퀘어(주) 레이저를 이용한 개별 소자들의 전사 방법
JP7200884B2 (ja) * 2019-08-27 2023-01-10 信越化学工業株式会社 微小構造体の実装方法
KR102275366B1 (ko) * 2019-09-26 2021-07-12 주식회사 소프트에피 반도체 발광부를 이송하는 방법
CN112582343B (zh) * 2019-09-29 2022-12-06 成都辰显光电有限公司 一种生长基板及微元件的转移方法
US11038088B2 (en) 2019-10-14 2021-06-15 Lextar Electronics Corporation Light emitting diode package
CN112768394B (zh) * 2019-10-21 2022-10-04 成都辰显光电有限公司 发光元件及微发光二极管的转移方法
CN112713167B (zh) * 2019-10-25 2023-05-19 成都辰显光电有限公司 一种显示面板及显示面板的制备方法
CN112736175B (zh) * 2019-10-28 2022-09-06 成都辰显光电有限公司 微led芯片、生长基板、显示面板以及微led芯片的转移方法
CN113035736A (zh) * 2019-12-09 2021-06-25 群创光电股份有限公司 电子装置的制作方法
JP2021170596A (ja) * 2020-04-15 2021-10-28 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法
JP7477835B2 (ja) * 2020-04-15 2024-05-02 株式会社デンソー 半導体チップの製造方法
US11705537B2 (en) 2020-04-23 2023-07-18 Samsung Electronics Co.,. Ltd. Display device and method of manufacturing light emitting device
KR102506449B1 (ko) * 2020-04-23 2023-03-07 삼성전자주식회사 표시 장치
TWI725834B (zh) * 2020-04-29 2021-04-21 台灣勁合有限公司 發光組件的半成品
US11495172B2 (en) 2020-10-19 2022-11-08 X Display Company Technology Limited Pixel group and column token display architectures
US11488518B2 (en) * 2020-10-19 2022-11-01 X Display Company Technology Limited Pixel group and column token display architectures
US11329208B1 (en) * 2020-12-01 2022-05-10 J C Chen Pixel assembly process
JP2022135625A (ja) * 2021-03-05 2022-09-15 株式会社デンソー 半導体チップ、加工ウェハ、および半導体チップの製造方法
US11430375B1 (en) 2021-03-19 2022-08-30 X Display Company Technology Limited Pulse-density-modulation pixel control circuits and devices including them
TWI773279B (zh) * 2021-04-27 2022-08-01 友達光電股份有限公司 顯示面板
DE102021120689A1 (de) 2021-08-09 2023-02-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Transferverfahren für optoelektronsiche halbleiterbauelemete
WO2023152166A1 (en) * 2022-02-11 2023-08-17 Coherent Lasersystems Gmbh & Co. Kg Microelectronic device transfer and cleaning with uv laser

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730209A (ja) * 1993-07-14 1995-01-31 Matsushita Electric Ind Co Ltd 光素子実装体の製造方法
JPH0741616A (ja) * 1993-07-30 1995-02-10 Showa Denko Kk ポリプロピレン系樹脂組成物
JPH07110660A (ja) * 1993-10-14 1995-04-25 Sanyo Electric Co Ltd 発光ダイオード表示器
JPH07263754A (ja) * 1994-03-24 1995-10-13 Nichia Chem Ind Ltd Ｌｅｄ素子とその製造方法
JPH0945964A (ja) * 1995-07-26 1997-02-14 Stanley Electric Co Ltd チップマウント用ｌｅｄ素子及びその製造方法
JPH09129933A (ja) * 1995-10-31 1997-05-16 Sanyo Electric Co Ltd 発光素子
JPH09244553A (ja) * 1996-03-04 1997-09-19 Motorola Inc 光電子集積パッケージ
JPH10163536A (ja) * 1996-11-27 1998-06-19 Sharp Corp Ｌｅｄ表示装置およびその製造方法
JPH11142878A (ja) * 1997-11-12 1999-05-28 Sharp Corp 表示用トランジスタアレイパネルの形成方法
JPH11219146A (ja) * 1997-09-29 1999-08-10 Mitsubishi Chemical Corp アクティブマトリックス発光ダイオード画素構造およびその方法
JPH11330544A (ja) * 1998-05-11 1999-11-30 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
JP2000101139A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 半導体発光素子及びその製造方法並びに半導体発光装置

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617385A (en) * 1979-07-20 1981-02-19 Tokyo Shibaura Electric Co Production of display device
GB8402654D0 (en) 1984-02-01 1984-03-07 Secr Defence Flatpanel display
US5225697A (en) * 1984-09-27 1993-07-06 Texas Instruments, Incorporated dRAM cell and method
GB2249428A (en) * 1988-08-11 1992-05-06 Plessey Co Plc Connections for led arrays
IT1225690B (it) 1988-09-15 1990-11-22 Ansaldo Spa Reattore nucleare a sicurezza intrinseca del tipo ad acqua in pressione
JP2895566B2 (ja) 1990-04-27 1999-05-24 豊田合成株式会社 発光ダイオード
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5258320A (en) 1990-12-31 1993-11-02 Kopin Corporation Single crystal silicon arrayed devices for display panels
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
JPH04247486A (ja) 1991-02-01 1992-09-03 Dainippon Printing Co Ltd 反射型レリーフホログラムの転写箔及びそれを用いた反射型レリーフホログラムの選択的転写方法
JPH06118441A (ja) * 1991-11-05 1994-04-28 Tadanobu Kato 表示セル
JPH05290669A (ja) 1992-01-22 1993-11-05 Fujikura Ltd 照光スイッチ
JPH05315643A (ja) * 1992-05-08 1993-11-26 Nkk Corp 発光ダイオードアレー及びその製造方法
US5432015A (en) * 1992-05-08 1995-07-11 Westaim Technologies, Inc. Electroluminescent laminate with thick film dielectric
US5226723A (en) * 1992-05-11 1993-07-13 Chen Der Jong Light emitting diode display
JPH05313210A (ja) * 1992-05-14 1993-11-26 Ricoh Co Ltd 薄膜積層デバイス
JPH0697237A (ja) * 1992-09-10 1994-04-08 Hitachi Ltd 半導体装置及びその製造方法
ES2159567T3 (es) 1993-08-13 2001-10-16 Pgi Graphics Imaging Llc Transferencia por ablacion sobre receptores intermedios.
JPH07122786A (ja) * 1993-10-27 1995-05-12 Victor Co Of Japan Ltd Ｌｅｄアレイ装置
US5977950A (en) * 1993-11-29 1999-11-02 Motorola, Inc. Manually controllable cursor in a virtual image
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
JP3141236B2 (ja) 1994-10-03 2001-03-05 ソニー株式会社 部品供給方法及びその装置
JP3535602B2 (ja) 1995-03-23 2004-06-07 松下電器産業株式会社 面実装型ｌｅｄ
DE29511817U1 (de) 1995-07-21 1996-11-14 Bosch Gmbh Robert Vorrichtung zum Verstellen eines Kraftfahrzeugspiegels
JPH0945984A (ja) 1995-07-27 1997-02-14 Ricoh Co Ltd ２周波レーザ光発振装置
DE19536438A1 (de) * 1995-09-29 1997-04-03 Siemens Ag Halbleiterbauelement und Herstellverfahren
US5621225A (en) * 1996-01-18 1997-04-15 Motorola Light emitting diode display package
US5940683A (en) * 1996-01-18 1999-08-17 Motorola, Inc. LED display packaging with substrate removal and method of fabrication
DE19603444C2 (de) * 1996-01-31 2003-04-24 Siemens Ag LED-Vorrichtung mit mindestens zwei LEDs
JPH09293904A (ja) 1996-04-26 1997-11-11 Nichia Chem Ind Ltd Ｌｅｄパッケージ
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
JPH1070151A (ja) 1996-08-26 1998-03-10 Ricoh Co Ltd 導電粒子の配列方法及びその装置
JPH10173305A (ja) 1996-12-06 1998-06-26 Fujikura Ltd 自動車用部品実装プリント配線板
US6087680A (en) * 1997-01-31 2000-07-11 Siemens Aktiengesellschaft Led device
JP3572924B2 (ja) * 1997-03-06 2004-10-06 松下電器産業株式会社 発光装置及びそれを用いた記録装置
JP3894613B2 (ja) 1997-03-14 2007-03-22 株式会社フジクラ フレキシブルプリント配線板
JPH111027A (ja) * 1997-04-14 1999-01-06 Oki Electric Ind Co Ltd Ｌｅｄアレイおよびプリントヘッドならびに電子写真プリンタ
TW427039B (en) * 1997-06-16 2001-03-21 Matsushita Electric Ind Co Ltd Manufacturing method for semiconductor, manufacturing method for semiconductor device, manufacturing method for semiconductor substrate
JPH118338A (ja) * 1997-06-17 1999-01-12 Nichia Chem Ind Ltd 表面実装型ｌｅｄの取り外し方法、取り外し装置及び発光装置のリペア方法
TW393785B (en) * 1997-09-19 2000-06-11 Siemens Ag Method to produce many semiconductor-bodies
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JPH11126037A (ja) * 1997-10-23 1999-05-11 Futaba Corp 半導体表示装置及びその製造方法
EP1496094B1 (en) * 1997-10-29 2008-08-13 Hitachi Chemical Company, Ltd. An adhesive sheet based on a siloxane-modified polyamideimide resin composition, and a CSP board and a semiconductor device produced by using the sheet
JPH11163419A (ja) * 1997-11-26 1999-06-18 Rohm Co Ltd 発光装置
JP4083866B2 (ja) * 1998-04-28 2008-04-30 シャープ株式会社 半導体レーザ素子
FR2781925B1 (fr) * 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
DE19840210A1 (de) * 1998-09-03 2000-03-09 Fraunhofer Ges Forschung Verfahren zur Handhabung einer Mehrzahl von Schaltungschips
JP2959566B1 (ja) * 1998-09-08 1999-10-06 日本電気株式会社 フラットパネルディスプレイ
US6113685A (en) * 1998-09-14 2000-09-05 Hewlett-Packard Company Method for relieving stress in GaN devices
MY124036A (en) * 1999-07-08 2006-06-30 Nichia Corp Image display apparatus and its method of operation
US6283693B1 (en) * 1999-11-12 2001-09-04 General Semiconductor, Inc. Method and apparatus for semiconductor chip handling
JP3456462B2 (ja) * 2000-02-28 2003-10-14 日本電気株式会社 半導体装置及びその製造方法
US6277711B1 (en) * 2001-01-08 2001-08-21 Jiahn-Chang Wu Semiconductor matrix formation

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730209A (ja) * 1993-07-14 1995-01-31 Matsushita Electric Ind Co Ltd 光素子実装体の製造方法
JPH0741616A (ja) * 1993-07-30 1995-02-10 Showa Denko Kk ポリプロピレン系樹脂組成物
JPH07110660A (ja) * 1993-10-14 1995-04-25 Sanyo Electric Co Ltd 発光ダイオード表示器
JPH07263754A (ja) * 1994-03-24 1995-10-13 Nichia Chem Ind Ltd Ｌｅｄ素子とその製造方法
JPH0945964A (ja) * 1995-07-26 1997-02-14 Stanley Electric Co Ltd チップマウント用ｌｅｄ素子及びその製造方法
JPH09129933A (ja) * 1995-10-31 1997-05-16 Sanyo Electric Co Ltd 発光素子
JPH09244553A (ja) * 1996-03-04 1997-09-19 Motorola Inc 光電子集積パッケージ
JPH10163536A (ja) * 1996-11-27 1998-06-19 Sharp Corp Ｌｅｄ表示装置およびその製造方法
JPH11219146A (ja) * 1997-09-29 1999-08-10 Mitsubishi Chemical Corp アクティブマトリックス発光ダイオード画素構造およびその方法
JPH11142878A (ja) * 1997-11-12 1999-05-28 Sharp Corp 表示用トランジスタアレイパネルの形成方法
JPH11330544A (ja) * 1998-05-11 1999-11-30 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
JP2000101139A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 半導体発光素子及びその製造方法並びに半導体発光装置

Cited By (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7169652B2 (en) 2002-09-26 2007-01-30 Seiko Epson Corporation Method of manufacturing electro-optical device, electro-optical device, transferred chip, transfer origin substrate
US7834359B2 (en) 2002-09-26 2010-11-16 Seiko Epson Corporation Electro-optical device, transferred chip, and transfer origin substrate
US7726013B2 (en) 2002-10-08 2010-06-01 Seiko Epson Corporation Method of manufacturing circuit board including transfer chip having a plurality of first pad electrodes connected to wiring
CN1293602C (zh) * 2002-10-08 2007-01-03 精工爱普生株式会社 电路板及其制造方法、复制芯片、复制源基板、电光装置
US7961160B2 (en) 2003-07-31 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device
JP2005109014A (ja) * 2003-09-29 2005-04-21 Sony Corp 素子形成方法および配線形成方法
US8343848B2 (en) 2003-10-22 2013-01-01 Oki Data Corporation Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device
JP4672329B2 (ja) * 2003-10-22 2011-04-20 株式会社沖データ 半導体装置、及び、それを用いたｌｅｄプリントヘッド、画像形成装置、半導体装置の製造方法
JP2005150703A (ja) * 2003-10-22 2005-06-09 Oki Data Corp 半導体装置、及び、それを用いたｌｅｄプリントヘッド、画像形成装置、半導体装置の製造方法
US7880686B2 (en) 2004-06-08 2011-02-01 Mitsubishi Denki Kabushiki Kaisha Mobile device
JP2006093686A (ja) * 2004-08-27 2006-04-06 Kyocera Corp 発光素子およびその製造方法ならびにその発光素子を用いた照明装置
JP4729896B2 (ja) * 2004-09-17 2011-07-20 ソニー株式会社 半導体薄膜の表面処理方法
JP2006086388A (ja) * 2004-09-17 2006-03-30 Sony Corp 半導体薄膜の表面処理方法、及び半導体素子の分離方法
US9147635B2 (en) 2005-06-14 2015-09-29 Cufer Asset Ltd. L.L.C. Contact-based encapsulation
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US9324629B2 (en) * 2005-06-14 2016-04-26 Cufer Asset Ltd. L.L.C. Tooling for coupling multiple electronic chips
US8846445B2 (en) 2005-06-14 2014-09-30 Cufer Asset Ltd. L.L.C. Inverse chip connector
US9754907B2 (en) 2005-06-14 2017-09-05 Cufer Asset Ltd. L.L.C. Tooling for coupling multiple electronic chips
US20070172987A1 (en) * 2005-06-14 2007-07-26 Roger Dugas Membrane-based chip tooling
US8283778B2 (en) 2005-06-14 2012-10-09 Cufer Asset Ltd. L.L.C. Thermally balanced via
US8197626B2 (en) 2005-06-14 2012-06-12 Cufer Asset Ltd. L.L.C. Rigid-backed, membrane-based chip tooling
US8197627B2 (en) 2005-06-14 2012-06-12 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US10340239B2 (en) 2005-06-14 2019-07-02 Cufer Asset Ltd. L.L.C Tooling for coupling multiple electronic chips
JP2007183605A (ja) * 2006-01-05 2007-07-19 Samsung Electro Mech Co Ltd 半導体発光素子を利用したフレキシブルディスプレイ及びその製造方法
JP2008010841A (ja) * 2006-05-31 2008-01-17 Semiconductor Energy Lab Co Ltd 貼りあわせ方法、貼りあわせ装置、半導体装置の作製方法及び半導体装置の製造装置
JP2007259470A (ja) * 2007-04-25 2007-10-04 Mitsubishi Electric Corp 携帯機器
JP2010533374A (ja) * 2007-07-09 2010-10-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｌｅｄの形成における基板の取り除き
US7900348B2 (en) 2007-10-05 2011-03-08 Sony Corporation Method of manufacturing an electronic component substrate
JP2008118161A (ja) * 2008-01-28 2008-05-22 Sony Corp 素子転写方法
JP2010157679A (ja) * 2008-12-30 2010-07-15 Shogen Koden Kofun Yugenkoshi 発光ダイオードのチップレベルパッケージ
US8513880B2 (en) 2009-02-24 2013-08-20 Oki Data Corporation Display apparatus
US8759863B2 (en) 2009-09-25 2014-06-24 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method for manufacturing same
US9099621B2 (en) 2009-09-25 2015-08-04 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method for manufacturing same
US9240520B2 (en) 2009-09-25 2016-01-19 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method for manufacturing same
JP5013025B2 (ja) * 2010-09-21 2012-08-29 コニカミノルタホールディングス株式会社 圧電デバイスおよびその製造方法
JPWO2012039266A1 (ja) * 2010-09-21 2014-02-03 コニカミノルタ株式会社 圧電デバイスおよびその製造方法
US10720414B2 (en) 2012-08-15 2020-07-21 Epistar Corporation Light bulb
US11791370B2 (en) 2012-08-15 2023-10-17 Epistar Corporation Light-emitting device
US10886262B2 (en) 2012-08-15 2021-01-05 Epistar Corporation Light bulb
US10593655B2 (en) 2012-08-15 2020-03-17 Epistar Corporation Light bulb
JP2013048282A (ja) * 2012-10-30 2013-03-07 Oki Data Corp 表示装置
JP2014093318A (ja) * 2012-10-31 2014-05-19 Dowa Electronics Materials Co Ltd 半導体素子およびその製造方法
US11251328B2 (en) 2012-11-12 2022-02-15 Epistar Corporation Semiconductor light emitting device and method of fabricating the same
US11791436B2 (en) 2012-11-12 2023-10-17 Epistar Corporation Semiconductor light emitting device and method of fabricating the same
US10651335B2 (en) 2012-11-12 2020-05-12 Epistar Corporation Semiconductor light emitting device and method of fabricating the same
JP2018152586A (ja) * 2012-11-12 2018-09-27 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 半導体発光素子の製造方法
JP2019040203A (ja) * 2014-06-18 2019-03-14 エックス−セレプリント リミテッドＸ−Ｃｅｌｅｐｒｉｎｔ Ｌｉｍｉｔｅｄ マイクロ組立ｌｅｄディスプレイ
US10446719B2 (en) 2014-06-18 2019-10-15 X-Celeprint Limited Micro assembled LED displays and lighting elements
JP2017521859A (ja) * 2014-06-18 2017-08-03 エックス−セレプリント リミテッドＸ−Ｃｅｌｅｐｒｉｎｔ Ｌｉｍｉｔｅｄ マイクロ組立ｌｅｄディスプレイ
JP2020091493A (ja) * 2014-06-18 2020-06-11 エックス−セレプリント リミテッドＸ−Ｃｅｌｅｐｒｉｎｔ Ｌｉｍｉｔｅｄ マイクロ組立ｌｅｄディスプレイ
US10985143B2 (en) 2014-06-18 2021-04-20 X Display Company Technology Limited Micro assembled LED displays and lighting elements
US11244605B2 (en) 2014-07-31 2022-02-08 Facebook Technologies, Llc Colour ILED display on silicon
US10515580B2 (en) 2014-07-31 2019-12-24 Facebook Technologies, Llc Colour ILED display on silicon
US10984705B2 (en) 2014-07-31 2021-04-20 Facebook Technologies, Llc Colour ILED display on silicon
JP7004777B2 (ja) 2014-07-31 2022-01-21 フェイスブック・テクノロジーズ・リミテッド・ライアビリティ・カンパニー シリコン上のカラーｉｌｅｄディスプレイ
JP2017529557A (ja) * 2014-07-31 2017-10-05 オキュラス ブイアール，エルエルシー シリコン上のカラーｉｌｅｄディスプレイ
JP2021005087A (ja) * 2014-07-31 2021-01-14 フェイスブック・テクノロジーズ・リミテッド・ライアビリティ・カンパニーＦａｃｅｂｏｏｋ Ｔｅｃｈｎｏｌｏｇｉｅｓ， Ｌｌｃ シリコン上のカラーｉｌｅｄディスプレイ
US11468830B2 (en) 2014-07-31 2022-10-11 Meta Platforms Technologies, Llc Colour ILED display on silicon
JP2016090810A (ja) * 2014-11-05 2016-05-23 明立技研株式会社 表示装置
JP2018504771A (ja) * 2015-05-21 2018-02-15 ゴルテック．インク マイクロ発光ダイオードの搬送方法、製造方法、装置及び電子機器
US11061276B2 (en) 2015-06-18 2021-07-13 X Display Company Technology Limited Laser array display
US10903406B2 (en) 2015-07-28 2021-01-26 Osram Oled Gmbh Housing comprising a semiconductor body and a method for producing a housing with a semiconductor body
JP2018523316A (ja) * 2015-09-09 2018-08-16 ゴルテック インコーポレイテッド マイクロ発光ダイオードの修復方法、製造方法、装置及び電子機器
US11289652B2 (en) 2015-09-29 2022-03-29 X Display Company Technology Limited OLEDs for micro transfer printing
JP2022025143A (ja) * 2015-11-26 2022-02-09 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 照明フェイスプレート及びこのような照明フェイスプレートの製造方法
JP7003032B2 (ja) 2015-11-26 2022-01-20 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 照明フェイスプレート及びこのような照明フェイスプレートの製造方法
JP2018538554A (ja) * 2015-11-26 2018-12-27 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 照明フェイスプレート及びこのような照明フェイスプレートの製造方法
US10522719B2 (en) 2016-04-05 2019-12-31 X-Celeprint Limited Color-filter device
US11137641B2 (en) 2016-06-10 2021-10-05 X Display Company Technology Limited LED structure with polarized light emission
US10347168B2 (en) 2016-11-10 2019-07-09 X-Celeprint Limited Spatially dithered high-resolution
JP2018088459A (ja) * 2016-11-28 2018-06-07 株式会社ディスコ Ｌｅｄ組み立て方法
JP2020502796A (ja) * 2016-12-16 2020-01-23 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体構成素子を製造する方法
US11081620B2 (en) 2016-12-16 2021-08-03 Osram Oled Gmbh Method of producing a semiconductor component
JP6289718B1 (ja) * 2017-01-02 2018-03-07 ルーメンス カンパニー リミテッド Ｌｅｄディスプレイ装置
US10210795B2 (en) 2017-01-02 2019-02-19 Lumens Co., Ltd. LED display module
JP2018109736A (ja) * 2017-01-02 2018-07-12 ルーメンス カンパニー リミテッド Ｌｅｄディスプレイ装置
KR20200084043A (ko) * 2017-12-21 2020-07-09 샤먼 산안 옵토일렉트로닉스 컴퍼니 리미티드 마이크로 발광소자
KR102397321B1 (ko) * 2017-12-21 2022-05-12 샤먼 산안 옵토일렉트로닉스 컴퍼니 리미티드 마이크로 발광소자
JP2021510233A (ja) * 2017-12-21 2021-04-15 廈門三安光電有限公司Ｘｉａｍｅｎ Ｓａｎ’Ａｎ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．， Ｌｔｄ． マイクロ発光素子
JP7106640B2 (ja) 2017-12-21 2022-07-26 廈門三安光電有限公司 マイクロ発光素子
US10714001B2 (en) 2018-07-11 2020-07-14 X Display Company Technology Limited Micro-light-emitting-diode displays
WO2020196134A1 (ja) * 2019-03-22 2020-10-01 Ａｇｃ株式会社 透明表示装置、透明表示装置付きガラス板、透明表示装置付き合わせガラス、及び移動体
JP7420136B2 (ja) 2019-03-22 2024-01-23 Ａｇｃ株式会社 透明表示装置、透明表示装置付きガラス板、透明表示装置付き合わせガラス、及び移動体
JPWO2020196134A1 (ja) * 2019-03-22 2020-10-01
JP7333192B2 (ja) 2019-04-23 2023-08-24 株式会社ディスコ 移設方法
JP2020181847A (ja) * 2019-04-23 2020-11-05 株式会社ディスコ 移設方法
JP2021019162A (ja) * 2019-07-23 2021-02-15 株式会社ディスコ 光デバイスの移設方法
JP2021018386A (ja) * 2019-07-23 2021-02-15 株式会社ジャパンディスプレイ 表示装置のリペアシステム
JP7253994B2 (ja) 2019-07-23 2023-04-07 株式会社ディスコ 光デバイスの移設方法
JP7292138B2 (ja) 2019-07-23 2023-06-16 株式会社ジャパンディスプレイ 表示装置のリペアシステム
WO2021065635A1 (ja) * 2019-09-30 2021-04-08 日東電工株式会社 隙間閉塞方法、隙間閉塞構造体、及び隙間閉塞構造体の製造方法
TWI792145B (zh) * 2020-01-27 2023-02-11 日商日本顯示器股份有限公司 傳送基板
JP7350362B2 (ja) 2020-11-06 2023-09-26 高麗大学校産学協力団 マイクロ発光素子、その使用方法、その製造方法およびその転写方法
JP2022075650A (ja) * 2020-11-06 2022-05-18 高麗大学校産学協力団 マイクロ発光素子の構造及びマイクロ発光素子の転写方法
WO2022158461A1 (ja) 2021-01-19 2022-07-28 ナガセケムテックス株式会社 半導体転写用フラックスシート
WO2022202945A1 (ja) * 2021-03-26 2022-09-29 デクセリアルズ株式会社 表示装置の製造方法
WO2024009956A1 (ja) * 2022-07-06 2024-01-11 信越化学工業株式会社 Ｌｅｄ実装基板の製造方法、洗浄液及び洗浄方法

Also Published As

Publication number Publication date
US20070087644A1 (en) 2007-04-19
EP2343737A1 (en) 2011-07-13
AU2001272740A1 (en) 2002-01-30
JP3906653B2 (ja) 2007-04-18
EP2341530A1 (en) 2011-07-06
US20090103292A1 (en) 2009-04-23
US6613610B2 (en) 2003-09-02
EP1310934A4 (en) 2009-03-11
CN1229766C (zh) 2005-11-30
US7888690B2 (en) 2011-02-15
US20040115849A1 (en) 2004-06-17
KR20080070760A (ko) 2008-07-30
EP2339650B1 (en) 2020-02-05
KR20080070758A (ko) 2008-07-30
EP2341530B1 (en) 2017-08-30
EP1310934A1 (en) 2003-05-14
KR20080070759A (ko) 2008-07-30
KR20030019580A (ko) 2003-03-06
KR100892579B1 (ko) 2009-04-08
KR100937840B1 (ko) 2010-01-21
WO2002007132A1 (fr) 2002-01-24
EP2339650A1 (en) 2011-06-29
KR100862545B1 (ko) 2008-10-16
US8409886B2 (en) 2013-04-02
US7880184B2 (en) 2011-02-01
US20020096994A1 (en) 2002-07-25
EP2343737B1 (en) 2020-03-25
KR100892578B1 (ko) 2009-04-08
CN1447958A (zh) 2003-10-08
TW502463B (en) 2002-09-11

Similar Documents

Publication Publication Date Title
JP3906653B2 (ja) 画像表示装置及びその製造方法
JP4055405B2 (ja) 電子部品及びその製造方法
US6972204B2 (en) Method of transferring devices, method of arranging devices using the same, and method of manufacturing an image display system
JP4403434B2 (ja) 画像表示装置
JP4403422B2 (ja) 画像表示装置の製造方法
JP2002314052A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2002368282A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4055817B2 (ja) 画像表示装置
JP4182661B2 (ja) 画像表示装置及びその製造方法
JP4078830B2 (ja) 表示装置及び表示装置の製造方法
JP2003005674A (ja) 表示素子及び画像表示装置
JP2003150075A (ja) パネルモジュールのタイリング構造、パネルモジュールの接続方法、画像表示装置及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050513

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070108

R151 Written notification of patent or utility model registration

Ref document number: 3906653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140126

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term