JP4055405B2 - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
JP4055405B2
JP4055405B2 JP2001368570A JP2001368570A JP4055405B2 JP 4055405 B2 JP4055405 B2 JP 4055405B2 JP 2001368570 A JP2001368570 A JP 2001368570A JP 2001368570 A JP2001368570 A JP 2001368570A JP 4055405 B2 JP4055405 B2 JP 4055405B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
layer
electronic component
semiconductor crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001368570A
Other languages
English (en)
Other versions
JP2003168762A (ja
Inventor
豊治 大畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001368570A priority Critical patent/JP4055405B2/ja
Priority to US10/308,914 priority patent/US6770960B2/en
Publication of JP2003168762A publication Critical patent/JP2003168762A/ja
Priority to US10/894,771 priority patent/US6881599B2/en
Priority to US11/100,213 priority patent/US7009220B2/en
Priority to US11/100,203 priority patent/US7220608B2/en
Application granted granted Critical
Publication of JP4055405B2 publication Critical patent/JP4055405B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02315—Support members, e.g. bases or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32325—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm red laser based on InGaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10349—Aluminium gallium indium phosphide [AlGaInP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02218—Material of the housings; Filling of the housings
    • H01S5/02234—Resin-filled housings; the housings being made of resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H01S5/04253—Electrodes, e.g. characterised by the structure characterised by the material having specific optical properties, e.g. transparent electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]

Description

【０００１】
【発明の属する技術分野】
本発明は、種結晶基板上にエピタキシャル成長によって形成された半導体結晶層を機能素子とする電子部品及びその製造方法に関するものである。さらには、かかる電子部品を用いた画像表示装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
発光素子をマトリクス状に配列して画像表示装置に組み上げる場合には、従来、液晶表示装置（ＬＣＤ：Liquid Crystal Display）やプラズマディスプレイパネル（ＰＤＰ：Plasma Display Panel）のように基板上に直接素子を形成するか、あるいは発光ダイオードディスプレイ（ＬＥＤディスプレイ）のように単体のＬＥＤパッケージを配列することが行われている。例えば、ＬＣＤ、ＰＤＰの如き画像表示装置においては、素子分離ができないために、製造プロセスの当初から各素子はその画像表示装置の画素ピッチだけ間隔を空けて形成することが通常行われている。
【０００３】
一方、ＬＥＤディスプレイの場合には、ＬＥＤチップをダイシング後に取り出し、個別にワイヤーボンドもしくはフリップチップによるバンプ接続により外部電極に接続し、パッケージ化されることが行われている。この場合、パッケージ化の前もしくは後に画像表示装置としての画素ピッチに配列されるが、この画素ピッチは素子形成時の素子のピッチとは無関係とされる。
【０００４】
発光素子であるＬＥＤ（発光ダイオード）は高価である為、１枚のウエハから数多くのＬＥＤチップを製造することによりＬＥＤを用いた画像表示装置を低コストにできる。すなわち、ＬＥＤチップの大きさを従来約３００μｍ角のものを数十μｍ角のＬＥＤチップにして、それを接続して画像表示装置を製造すれば画像表示装置の価格を下げることができる。
【０００５】
【発明が解決しようとする課題】
ところで、上記発光ダイオードに限らず、例えばレーザダイオードやトランジスタ素子など、個別半導体素子の中には、動作に必要な能動領域の大きさがμｍのオーダーであるにもかかわらず、素子全体の面積は能動領域の数倍以上（例えば０．２ｍｍ角以上）とする必要があるものが存在する。このことは、当該素子の実装密度向上や低コスト化の妨げになっている。
【０００６】
例えば、高輝度ＬＥＤでは数ｃｄの輝度を３００μｍ角程度のチップサイズで得ていることを勘案しこれを比例縮小すると、数ｍｃｄ以下程度の低輝度ＬＥＤは、１０μｍ角程度の能動領域（活性層面積）でよいことになるが、従来の素子構造や実装方法では、素子全体の大きさを能動領域の大きさに近づけることは難しい。レーザダイオードでは、能動領域は数μｍ幅、数百μｍ長さのストライプ状であるが、実装上、２００μｍ程度以上の幅の素子サイズとしている。
【０００７】
また、特に、サファイア基板上に窒素化ガリウム系結晶をエピタキシャル成長して作製する発光ダイオードやレーザダイオードは、カソード側（ｎ型半導体層）とアノード側（ｐ型半導体層）が順次積層された構造となっているが、基板が絶縁体であるが故に成長表面側に２つの電極を形成する必要があり、ワイヤボンドのために素子サイズが大きくなり、その割りに能動領域（活性層）の実面積が小さく、横方向に電流を流すために内部抵抗が大きくなり、好ましくない電流集中が起こるなど、いくつかの弊害が生じている。
【０００８】
一方、砒化ガリウム基板上に成長された燐化アルミニウムガリウムインジウム系結晶からなる発光ダイオードでは、電極は素子の両面に形成できるが、活性層で発した光の一部が基板で吸収されてしまうために、本来の内部発光効率よりも大幅に小さい外部発光効率しか得られないという問題がある。その問題を解決するために、光反射のための半導体多層膜（ＤＢＲ）を内部に形成する、厚い窓層を形成する、あるいは透明基板に転写するなどの工夫が施されているが、これらはコストを増大させる要因となる。
【０００９】
本発明は、かかる従来の実情に鑑みて提案されたものであり、結晶ウエハ１枚からの作製素子数を従来型のパッケージングを施された素子に比べて多くすることができ、製造コストを低減することが可能で、しかも高密度実装が容易な電子部品及びその製造方法を提供することを目的とする。また、モノリシックなプロセスで作製される多数の素子を集積した装置では実現不可能な大型装置、高性能装置、異種素子を集積した装置（例えば画像表示装置）を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上述の目的を達成するために、本発明に係る電子部品は、種結晶基板の上にエピタキシャル成長によって形成された半導体結晶層が、上記種結晶基板が除去された状態で絶縁性基板に埋め込まれ、上記半導体結晶層の、第１の面に第１電極が形成され、第２の面に第２電極が形成され、上記第１電極と接続される引き出し電極及び上記第２電極と接続される取り出し電極が、上記絶縁性材料の同一面側に形成されていることを特徴とするものである。また、本発明に係る電子部品の製造方法は、種結晶基板上に半導体結晶層をエピタキシャル成長する工程と、半導体結晶層を絶縁性材料に埋め込んで種結晶基板を除去する工程と、上記半導体結晶層の第１の面に接続される第１の電極を形成する工程と、上記絶縁性材料に埋め込まれた半導体結晶層を支持基板上に転写する工程と、上記半導体結晶層の第２の面に接続される第２の電極を形成する工程と、これら電極と接続される引き出し電極を上記絶縁性材料の同一面側に引き出し形成する工程とを有することを特徴とするものである。
【００１１】
上記構造を有する電子部品においては、実装や電極取り出しのために必要な領域が最小限とされており、素子全体の大きさが抑えられている。また、例えばサファイア基板上に窒素化ガリウム系結晶をエピタキシャル成長して作製する発光ダイオードやレーザダイオードなどの場合に、内部抵抗の増大や好ましくない電流集中などの弊害が解消される。砒化ガリウム基板上に成長された燐化アルミニウムガリウムインジウム系結晶からなる発光ダイオードでは、高発光効率が実現され、コストを増大する要因となる工夫が不要である。
【００１２】
一方、本発明の画像表示装置は、基板上に発光素子を含む電子部品がマトリクス状に配列され、各電子部品が画素を構成してなる画像表示装置において、上記電子部品は、種結晶基板の上にエピタキシャル成長によって形成された半導体結晶層が、上記種結晶基板が除去された状態で絶縁性基板に埋め込まれ、上記半導体結晶層の、第１の面に第１電極が形成され、第２の面に第２電極が形成され、各電子部品が絶縁層で覆われ、当該電子部品に含まれる半導体結晶層の第１電極及び第２電極とそれぞれ接続される引き出し電極及び取り出し電極は、上記絶縁層の表面側に形成されていることを特徴とするものである。
また、本発明の画像表示装置の製造方法は、第一基板上に形成された半導体結晶層に素子間分離溝が形成され、複数の素子に分離できる状態で、第 1 の樹脂層に埋め込まれ、前記複数の素子を第１の一時保持用部材に転写する段階と、前記複数の素子を第２の一時保持用部材に離間した状態となるように転写し、該離間した素子をさらに第２の樹脂層に埋め込んで保持させる段階と、を有する第一転写工程と、この第２の一時保持用部材に保持された素子に接続される第２電極を形成する段階と、第２の樹脂層に埋め込まれた素子を第２の樹脂層と共に剥離し、さらに離間するように第３の一時保持用部材に転写して保持する段階と、第２電極と反対側の面に第１電極を形成する段階と、を有する第二転写工程と、第３の一時保持用部材に保持された素子を、第２の樹脂層で切断して分離する工程と、第３の一時保持用部材に保持された素子を剥離し、さらに離間して第二基板上に転写する工程と、第二基板上に転写された素子を覆って絶縁層を形成する工程と、第二基板上に転写された素子と接続する第１及び第２の電極と接続される引き出し電極を絶縁層の表面側に引き出し形成する工程とを有することを特徴とするものである。
【００１３】
上記画像表示装置及びその製造方法においては、離間して再配列された発光素子がマトリクス状に配置されて画像表示部分が構成される。したがって、密な状態すなわち集積度を高くして微細加工を施して作成された発光素子を、効率よく離間して再配置することができ、生産性が大幅に改善される。また、電子部品化された発光素子は、高密度実装が可能であり、配線形成も容易である。
【００１４】
【発明の実施の形態】
以下、本発明を適用した電子部品、電子部品の製造方法、さらにはこれを適用した画像表示装置、画像表示装置の製造方法について、図面を参照しながら詳細に説明する。
なお、以下の実施の形態では、取り出し電極と引き出し電極とを別個に扱う場合を例として説明を行うが、これらの取り出し電極と引き出し電極とを同じとすることもできる。
【００１５】
図１は、窒化ガリウム系発光ダイオードに適用した例を示すものである。発光ダイオードは、サファイア基板上にエピタキシャル成長されたｎ−ＧａＮ窓層１、ＧａＩｎＮ活性層２、ｐ−ＧａＮクラッド層３からなるものであり、これら半導体結晶層が樹脂層４に埋め込まれている。半導体結晶層の大きさは、例えば一辺が１００μｍ以下、樹脂層４の大きさは、例えば一辺が１５０μｍ以上である。上記ＧａＩｎＮ活性層２のうち、破線で囲まれる領域が能動領域であり、矢印方向に光出力が得られる。
【００１６】
上記ｎ−ＧａＮ窓層１は、樹脂層４から露呈して外部に臨んでおり、その外部に臨む面に接してカソードコンタクト電極５が形成されている。また、このカソードコンタクト電極５と接続するかたちでカソード取り出し電極６が形成されている。このカソード取り出し電極６には、樹脂層４を貫通するビア７を介して樹脂層４の図中上面４ａに引き出される引き出し電極８が接続形成されている。一方、発光ダイオードとして機能する半導体結晶層の反対側の面、すなわちｐ−ＧａＮクラッド層３の表面には、これと接してアノードコンタクト電極９が形成されており、やはりビア１０を介して樹脂層４の上面４ａに引き出されるアノード取り出し電極１１が形成されている。
【００１７】
本例では、１００μｍ角以下のサイズの半導体素子を１５０μｍ角以上のサイズの樹脂に埋め込み、ウエハ１枚からの素子作製数を従来型素子に比べて多くするとともに、高発光効率、機械的高密度実装を可能としている。なお、上記カソード取り出し電極６を透明電極材料により形成し透明電極とすれば、図２に示すように、このカソード取り出し電極６を大きめのパターンで形成し、高精度の電極パターンとして形成しなくても光取り出しを妨げることはない。
【００１８】
また、上記の例においては、図中下方に向かって、すなわち接続のための電極パッド（引き出し電極８やアノード取り出し電極１１）が形成される面とは反対側の面から光出力するような構造とされているが、これとは逆に、電極パッド形成面側から光出力するような構造とすることも可能である。図３は、このような構造を採用した例を示すものである。本例において、基本的な構造は先の図１に示すものと同様であるが、図示の通り、矢印方向（図中上方向）に光出力する。
【００１９】
図４は、発光ダイオード（すなわち半導体結晶層）の側面を{１−１０１}結晶面（Ｓ面）で構成されるものとした例を示すものである。基本的な構造は図１に示すものと同じであるが、上記ｎ−ＧａＮ窓層１、ＧａＩｎＮ活性層２、ｐ−ＧａＮクラッド層３からなる半導体結晶層の側面が斜面となっている。上記半導体結晶層の側面を傾斜面（Ｓ面）とすることにより、垂直な側面の素子では横方向に放出されていた光が内部反射によって折り返されて前方に放射され、前方（矢印方向）への光取り出し効率が高くなる。したがって、結果的に、一定の電力で動作させた場合、前方から見た輝度が向上する。
【００２０】
図５は、図４に示す構造をさらに発展させた例を示すものであり、本例では、発光ダイオード（半導体結晶層）の側面がＳ面で構成されるものとした。具体的には、ｎ−ＧａＮ窓層１の表面に成長阻止用マスク１ａが形成され、これによる結晶成長抑制効果により、この上に円錐形状、あるいは多角錐形状にｎ−ＧａＮ窓層１ｂ、ＧａＩｎＮ活性層２、ｐ−ＧａＮクラッド層３がエピタキシャル成長されている。このような構造を採用した場合、垂直な側面の素子では横方向に放出されていた光が内部反射によって折り返されて前方に放射され、前方から見た輝度が向上する。それと同時に、Ｓ面上に形成される活性層は、通常のＣ面（０００１）に比べると結晶欠陥が少ないため、内部発光効率が高く、総合的に一層の輝度向上が得られる。
【００２１】
図６は、燐化アルミニウムガリウムインジウム系発光ダイオード素子に適用した例を示すものである。基本的な構造は、先の図１に示すものと同様であり、素子の構成のみが異なる。具体的には、燐化アルミニウムガリウムインジウム系発光ダイオード素子は、図６に示すように、砒化ガリウム又は隣化インジウムを種結晶基板としてエピタキシャル成長により形成されるｎ−ＡｌＧａＩｎＰ窓層２１、ＡｌＧａＩｎＰ活性層２２、ｐ−ＡｌＧａＩｎＰクラッド層２３とからなる。上記燐化アルミニウムガリウムインジウム系発光ダイオード素子は樹脂層２４に埋め込まれており、上記ＡｌＧａＩｎＰ活性層２２のうち、破線で囲まれる領域が能動領域であり、矢印方向に光出力が得られる。
【００２２】
上記ｎ−ＡｌＧａＩｎＰ窓層２１は、樹脂層２４から露呈して外部に臨んでおり、その外部に臨む面に接してカソードコンタクト電極２５が形成されている。また、このカソードコンタクト電極２５と接続するかたちでカソード取り出し電極２６が形成されている。このカソード取り出し電極２６には、樹脂層２４を貫通するビア２７を介して樹脂層２４の図中上面２４ａに引き出される引き出し電極２８が接続形成されている。一方、発光ダイオードとして機能する半導体結晶層の反対側の面、すなわちｐ−ＡｌＧａＩｎＰクラッド層２３の表面には、これと接してアノードコンタクト電極２９が形成されており、やはりビア３０を介して樹脂層２４の上面２４ａに引き出されるアノード取り出し電極３１が形成されている。本例では、１００μｍ角以下のサイズの半導体素子を１５０μｍ角以上のサイズの樹脂に埋め込み、ウエハ１枚からの素子作製数を従来型素子に比べて多くするとともに、高発光効率、機械的高密度実装を可能としている。なお、上記カソード取り出し電極２６を透明電極材料により形成し透明電極とすれば、図７に示すように、このカソード取り出し電極２６を大きめのパターンで形成し、高精度の電極パターンとして形成しなくても光取り出しを妨げることはない。
【００２３】
図８は、窒化ガリウム系レーザダイオードに適用した例を示すものである。レーザダイオードは、サファイア基板上にエピタキシャル成長されたｎ−ＧａＮ窓層４１、ＧａＩｎＮ活性層４２、ｐ−ＧａＮクラッド層４３からなるものであり、これら半導体結晶層が樹脂層４４に埋め込まれている。ｐ−ＧａＮクラッド層４３は、所定の幅（例えば３μｍ幅）の凸条部４３ａを有しており、これに対応してＧａＩｎＮ活性層４２のうち破線で囲まれる領域が能動領域として機能し、矢印方向に光出力が得られる。
【００２４】
上記ｎ−ＧａＮ窓層４１は、樹脂層４４から露呈して外部に臨んでおり、その外部に臨む面に接してカソードコンタクト電極４５が形成されている。また、このカソードコンタクト電極４５と接続するかたちでカソード取り出し電極４６が形成されている。このカソード取り出し電極４６には、樹脂層４４を貫通するビア４７を介して樹脂層４４の図中上面４４ａに引き出される引き出し電極４８が接続形成されている。一方、レーザダイオードとして機能する半導体結晶層の反対側の面、すなわちｐ−ＧａＮクラッド層４３の凸条部４３ａの表面には、これと接してアノードコンタクト電極４９が形成されており、やはりビア５０を介して樹脂層４４の上面４４ａに引き出されるアノード取り出し電極５１が形成されている。
【００２５】
上記の例では、能動領域の幅は３μｍ程度であるため、切り出される半導体結晶層を１０μｍ幅程度まで細くすることが可能である。また、このパッケージを直接ヒートシンクに設置することで、サファイア基板を残している場合に比べて熱抵抗を小さくすることができ、発熱による性能低下を抑制することができる。さらに、サファイア基板から分離後にへき開を行うことで、それにより形成される平坦な端面が光共振器構成のための高品質な鏡面となり、高歩留まりで性能の良いレーザ素子を得ることが可能である。
【００２６】
図９は、燐化アルミニウムガリウムインジウム系レーザダイオード素子に適用した例を示すものである。基本的な構造は、先の図８に示すものと同様であり、素子の構成のみが異なる。具体的には、燐化アルミニウムガリウムインジウム系発光ダイオード素子は、図８に示すように、砒化ガリウム又は隣化インジウムを種結晶基板としてエピタキシャル成長により形成されるｎ−ＡｌＧａＩｎＰ窓層６１、ＡｌＧａＩｎＰ活性層６２、ｐ−ＡｌＧａＩｎＰクラッド層６３とからなる。上記燐化アルミニウムガリウムインジウム系レーザダイオード素子は樹脂層６４に埋め込まれており、ｐ−ＡｌＧａＩｎＰクラッド層６３は、所定の幅（例えば３μｍ幅）の凸条部６３ａを有しており、これに対応して上記ＡｌＧａＩｎＰ活性層６２のうち破線で囲まれる領域が能動領域として機能し、矢印方向に光出力が得られる。
【００２７】
上記ｎ−ＡｌＧａＩｎＰ窓層６１は、樹脂層６４から露呈して外部に臨んでおり、その外部に臨む面に接してカソードコンタクト電極６５が形成されている。また、このカソードコンタクト電極６５と接続するかたちでカソード取り出し電極６６が形成されている。このカソード取り出し電極６６には、樹脂層６４を貫通するビア６７を介して樹脂層６４の図中上面６４ａに引き出される引き出し電極６８が接続形成されている。一方、発光ダイオードとして機能する半導体結晶層の反対側の面、すなわちｐ−ＡｌＧａＩｎＰクラッド層６３の表面には、これと接してアノードコンタクト電極６９が形成されており、やはりビア７０を介して樹脂層６４の上面６４ａに引き出されるアノード取り出し電極７１が形成されている。
【００２８】
上記の例でも、能動領域の幅が３μｍ程度であるため、切り出される半導体結晶層を１０μｍ幅程度まで細くすることが可能である。また、このパッケージを直接ヒートシンクに設置することで、サファイア基板を残している場合に比べて熱抵抗を小さくすることができ、発熱による性能低下を抑制することができる。さらに、高出力化のために端面近傍に窓構造を形成する場合、その基板除去後にへき開を行うことで端面の位置を高精度に制御することができ、高歩留まりで安定な性能の素子を得ることができる。
【００２９】
図１０及び図１１は、電界効果型トランジスタ（ＦＥＴ）に応用した例を示すものである。電界効果型トランジスタは、Ｓｉ，ＧａＡｓなどの半導体結晶８１にソース電極８２、ドレイン電極８３、ゲート電極８４などを形成してなるものである。これらが形成された半導体結晶８１は、樹脂層８５に埋め込まれており、その底面８１ａが樹脂層８５から露呈して外部に臨んでいる。また、上記ソース電極８２、ドレイン電極８３、ゲート電極８４からは、ビア８６，８７，８８を介して取り出し電極８９，９０，９１が樹脂層８５の表面（図中上面）に引き出し形成されている。上記半導体結晶８１の底面８１ａには、ボディ取り出し電極９２が接続されており、ビア９３を介して他の取り出し電極８９，９０，９１と同様、樹脂層８５の表面（図中上面）に引き出し形成される取り出し電極９４が接続されている。
【００３０】
例えば液晶表示装置の画素用スイッチングトランジスタや、動作電流がマイクロアンペア域の微小発光ダイオードの駆動トランジスタは、能動領域の大きさが１０μｍ角程度以下でよく、実装や電極取り出しのために必要となる領域を最小限にすることで半導体ウエハの使用量を抑えることができる。したがって、実質的に一つの装置で数１０万個オーダーの素子を用いる画像表示装置などをハイブリッド方式で実現でき、モノリシック方式では不可能な大面積化が可能となる。また、アモルファス半導体や多結晶半導体を利用するモノリシック方式で可能なサイズ領域でも、単結晶半導体素子をこの方法によって実装することで、高性能な装置が得られる。
【００３１】
なお、上記各電子部品においては、裏面側の電極を覆って樹脂層を形成し、例えば一時保持用の基板などからの剥離などを容易なものとし、いわゆるチップ部品化して取り扱いを容易なものとすることもできる。図１２は、図１に示す窒化ガリウム系発光ダイオードにおいて、樹脂層４上に形成されるカソード取り出し電極６を覆ってポリイミドなどからなる樹脂層１０１を形成し、チップ部品化したものである。かかる構造は、反転、転写などの工程を経ることによって容易に形成することができ、樹脂層に両面取り出し構造を有する新規な構造である。
【００３２】
次に、二段階拡大転写法による素子の再配列を応用した画像表示装置を例にして説明する。最初に、二段階拡大転写法による素子の配列方法及び画像表示装置の製造方法の基本的な構成について説明する。二段階拡大転写法による素子の配列方法および画像表示装置の製造方法は、高集積度をもって第一基板上に作成された素子を第一基板上で素子が配列された状態よりは離間した状態となるように一時保持用部材に転写し、次いで一時保持用部材に保持された前記素子をさらに離間して第二基板上に転写する二段階の拡大転写を行う。なお、本例では転写を２段階としているが、素子を離間して配置する拡大度に応じて転写を三段階やそれ以上の多段階とすることもできる。
【００３３】
図１３はそれぞれ二段階拡大転写法の基本的な工程を示す図である。まず、図１３の（ａ）に示す第一基板１１０上に、例えば発光素子のような素子１１２を密に形成する。素子を密に形成することで、各基板当たりに生成される素子の数を多くすることができ、製品コストを下げることができる。第一基板１１０は例えば半導体ウエハ、ガラス基板、石英ガラス基板、サファイア基板、プラスチック基板などの種々素子形成可能な基板であるが、各素子１１２は第一基板１１０上に直接形成したものであっても良く、他の基板上で形成されたものを配列したものであっても良い。
【００３４】
次に、図１３の（ｂ）に示すように、第一基板１１０から各素子１１２が一時保持用部材に転写され、この一時保持用部材の上に各素子１１２が保持される。このとき、同時に素子１１２毎に素子周りの樹脂の被覆を行う。素子周りの樹脂の被覆は電極パッドを形成し易くし、転写工程での取り扱いを容易にするなどのために形成される。なお、隣接する素子１１２は例えば複数の一時保持用部材間での転写などにより選択分離を行うことにより、最終的には一時保持用部材上で離間され、図示のようにマトリクス状に配される。すなわち素子１１２はｘ方向にもそれぞれ素子の間を広げるように転写されるが、ｘ方向に垂直なｙ方向にもそれぞれ素子の間を広げるように転写される。このとき離間される距離は、特に限定されず、一例として後続の工程での樹脂部形成や電極パッドの形成を考慮した距離とすることができる。
【００３５】
このような第一転写工程の後、図１３の（ｃ）に示すように、一時保持用部材１１１上に存在する素子１１２は離間されていることから、各素子１１２毎に、表出している面（第１の面）に電極パッド（第１電極）の形成が行われる。電極パッドの形成は、後述するように、最終的な配線が続く第二転写工程の後に行われるため、その際に配線不良が生じないように比較的大き目のサイズに形成されるものである。なお、図１３の（ｃ）には電極パッドは図示していない。樹脂１１３で固められた各素子１１２に電極パッドを形成することで樹脂形成チップ１１４が形成される。素子１１２は平面上、樹脂形成チップ１１４の略中央に位置するが、一方の辺や角側に偏った位置に存在するものであっても良い。
【００３６】
次に、図１３の（ｄ）に示すように、第二転写工程が行われる。この第二転写工程では一時保持用部材１１１上でマトリクス状に配される素子１１２が樹脂形成チップ１１４ごと更に離間するように第二基板１１５上に転写される。第二転写工程においても、隣接する素子１１２は樹脂形成チップ１１４ごと離間され、図示のようにマトリクス状に配される。すなわち素子１１２はｘ方向にもそれぞれ素子の間を広げるように転写されるが、ｘ方向に垂直なｙ方向にもそれぞれ素子の間を広げるように転写される。第二転写工程によって配置された素子の位置が画像表示装置などの最終製品の画素に対応する位置であるとすると、当初の素子１１２間のピッチの略整数倍が第二転写工程によって配置された素子１１２のピッチとなる。ここで第一基板１１０から一時保持用部材１１１での離間したピッチの拡大率をｎとし、一時保持用部材１１１から第二基板１１５での離間したピッチの拡大率をｍとすると、略整数倍の値ＥはＥ＝ｎ×ｍで表される。
【００３７】
第二基板１１５上に樹脂形成チップ１１４ごと離間された各素子１１２には、配線が施される。この時、先に形成した電極パッド等を利用して接続不良を極力抑えながらの配線がなされる。この配線は例えば素子１１２が発光ダイオードなどの発光素子の場合には、ｐ電極、ｎ電極への配線を含み、液晶制御素子の場合は、選択信号線、電圧線や、配向電極膜などの配線等を含む。
【００３８】
図１３に示した二段階拡大転写法においては、第一転写後の離間したスペースを利用して電極パッドの形成などを行うことができ、そして第二転写後に配線が施されるが、先に形成した電極パッド等を利用して接続不良を極力抑えながらの配線がなされる。従って、画像表示装置の歩留まりを向上させることができる。また、本例の二段階拡大転写法においては、素子間の距離を離間する工程が２工程であり、このような素子間の距離を離間する複数工程の拡大転写を行うことで、実際は転写回数が減ることになる。すなわち、例えば、ここで第一基板１１０、１１０ａから一時保持用部材１１１、１１１ａでの離間したピッチの拡大率を２（ｎ＝２）とし、一時保持用部材１１１、１１１ａから第二基板１１５での離間したピッチの拡大率を２（ｍ＝２）とすると、仮に一度の転写で拡大した範囲に転写しようとしたときでは、最終拡大率が２×２の４倍で、その二乗の１６回の転写すなわち第一基板のアライメントを１６回行う必要が生ずるが、本例の二段階拡大転写法では、アライメントの回数は第一転写工程での拡大率２の二乗の４回と第二転写工程での拡大率２の二乗の４回を単純に加えただけの計８回で済むことになる。即ち、同じ転写倍率を意図する場合においては、（ｎ＋ｍ）２＝ｎ２＋２ｎｍ＋ｍ２であることから、必ず２ｎｍ回だけ転写回数を減らすことができることになる。従って、製造工程も回数分だけ時間や経費の節約となり、特に拡大率の大きい場合に有益となる。
【００３９】
なお、図１３に示した二段階拡大転写法においては、素子１１２を例えば発光素子としているが、これに限定されず、他の素子例えば液晶制御素子、光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオード素子、抵抗素子、スイッチング素子、微小磁気素子、微小光学素子から選ばれた素子若しくはその部分、これらの組み合わせなどであっても良い。
【００４０】
上記第二転写工程においては、発光素子は樹脂形成チップとして取り扱われ、一時保持用部材上から第二基板にそれぞれ転写されるが、この樹脂形成チップについて図１４及び図１５を参照して説明する。樹脂形成チップ１２０は、離間して配置されている素子１２１の周りを樹脂１２２で固めたものであり、このような樹脂形成チップ１２０は、一時保持用部材から第二基板に素子１２１を転写する場合に使用できるものである。樹脂形成チップ１２０は略平板上でその主たる面が略正方形状とされる。この樹脂形成チップ１２０の形状は樹脂１２２を固めて形成された形状であり、具体的には未硬化の樹脂を各素子１２１を含むように全面に塗布し、これを硬化した後で縁の部分をダイシング等で切断することで得られる形状である。
【００４１】
略平板状の樹脂１２２の表面側と裏面側にはそれぞれ電極パッド１２３，１２４が形成される。これら電極パッド１２３，１２４の形成は全面に電極パッド１２３，１２４の材料となる金属層や多結晶シリコン層などの導電層を形成し、フォトリソグラフィー技術により所要の電極形状にパターンニングすることで形成される。これら電極パッド１２３，１２４は発光素子である素子１２１のｐ電極とｎ電極にそれぞれ接続するように形成されており、必要な場合には樹脂１２２にビアホールなどが形成される。
【００４２】
ここで電極パッド１２３，１２４は樹脂形成チップ１２０の表面側と裏面側にそれぞれ形成されているが、一方の面に両方の電極パッドを形成することも可能であり、例えば薄膜トランジスタの場合ではソース、ゲート、ドレインの３つの電極があるため、電極パッドを３つ或いはそれ以上形成しても良い。電極パッド１２３，１２４の位置が平板上ずれているのは、最終的な配線形成時に上側からコンタクトをとっても重ならないようにするためである。電極パッド１２３，１２４の形状も正方形に限定されず他の形状としても良い。
【００４３】
このような樹脂形成チップ１２０を構成することで、素子１２１の周りが樹脂１２２で被覆され平坦化によって精度良く電極パッド１２３，１２４を形成できるとともに素子１２１に比べて広い領域に電極パッド１２３，１２４を延在でき、次の第二転写工程での転写を吸着治具で進める場合には取り扱いが容易になる。後述するように、最終的な配線が続く第二転写工程の後に行われるため、比較的大き目のサイズの電極パッド１２３，１２４を利用した配線を行うことで、配線不良が未然に防止される。
【００４４】
次に、図１６に本例の二段階拡大転写法で使用される素子の一例としての発光素子の構造を示す。図１６の（ａ）が素子断面図であり、図１６の（ｂ）が平面図である。この発光素子はＧａＮ系の発光ダイオードであり、たとえばサファイア基板上に結晶成長される素子である。このようなＧａＮ系の発光ダイオードでは、基板を透過するレーザ照射によってレーザアブレーションが生じ、ＧａＮの窒素が気化する現象にともなってサファイア基板とＧａＮ系の成長層の間の界面で膜剥がれが生じ、素子分離を容易なものにできる特徴を有している。
【００４５】
まず、その構造については、ＧａＮ系半導体層からなる下地成長層１３１上に選択成長された六角錐形状のＧａＮ層１３２が形成されている。なお、下地成長層１３１上には図示しない絶縁膜が存在し、六角錐形状のＧａＮ層１３２はその絶縁膜を開口した部分にＭＯＣＶＤ法などによって形成される。このＧａＮ層１３２は、成長時に使用されるサファイア基板の主面をＣ面とした場合にＳ面（１−１０１面）で覆われたピラミッド型の成長層であり、シリコンをドープさせた領域である。このＧａＮ層１３２の傾斜したＳ面の部分はダブルへテロ構造のクラッドとして機能する。ＧａＮ層１３２の傾斜したＳ面を覆うように活性層であるＩｎＧａＮ層１３３が形成されており、その外側にマグネシウムドープのＧａＮ層１３４が形成される。このマグネシウムドープのＧａＮ層１３４もクラッドとして機能する。
【００４６】
このような発光ダイオードには、ｐ電極１３５とｎ電極１３６が形成されている。ｐ電極１３５はマグネシウムドープのＧａＮ層１３４上に形成されるＮｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。ｎ電極１３６は前述の図示しない絶縁膜を開口した部分でＴｉ／Ａｌ／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。なお、下地成長層１３１の裏面側からｎ電極取り出しを行う場合は、ｎ電極１３６の形成は下地成長層１３１の表面側には不要となる。
【００４７】
このような構造のＧａＮ系の発光ダイオードは、青色発光も可能な素子であって、特にレーザアブレーションよって比較的簡単にサファイア基板から剥離することができ、レーザビームを選択的に照射することで選択的な剥離が実現される。なお、ＧａＮ系の発光ダイオードとしては、平板上や帯状に活性層が形成される構造であっても良く、上端部にＣ面が形成された角錐構造のものであっても良い。また、他の窒化物系発光素子や化合物半導体素子などであっても良い。
【００４８】
次に、図１３に示す発光素子の配列方法を応用した画像表示装置の製造の具体的手法について説明する。発光素子は図１６に示したＧａＮ系の発光ダイオードを用いている。先ず、図１７に示すように、第一基板１４１の主面上には複数の発光ダイオード１４２が密な状態で形成されている。発光ダイオード１４２の大きさは微小なものとすることができ、例えば一辺約２０μｍ程度とすることができる。第一基板１４１の構成材料としてはサファイア基板などのように発光ダイオード１４２に照射するレーザの波長に対して透過率の高い材料が用いられる。発光ダイオード１４２にはｐ電極などまでは形成されているが最終的な配線は未だなされておらず、素子間分離の溝（素子分離溝）１４２ｇが形成されていて、個々の発光ダイオード１４２は分離できる状態にある。この溝１４２ｇの形成は例えば反応性イオンエッチングで行う。
【００４９】
次いで、第一基板１４１上の発光ダイオード１４２を第１の一時保持用部材１４３上に転写する。ここで第１の一時保持用部材１４３の例としては、ガラス基板、石英ガラス基板、プラスチック基板などを用いることができ、本例では石英ガラス基板を用いた。また、第１の一時保持用部材１４３の表面には、離型層として機能する剥離層１４４が形成されている。剥離層１４４には、フッ素コート、シリコーン樹脂、水溶性接着剤（例えばポリビニルアルコール：ＰＶＡ）、ポリイミドなどを用いることができるが、ここではポリイミドを用いた。
【００５０】
転写に際しては、図１７に示すように、第一基板１４１上に発光ダイオード１４２を覆うに足る接着剤（例えば紫外線硬化型の接着剤；硬化後には絶縁性材料として接着剤層を構成する）１４５を塗布し、発光ダイオード１４２で支持されるように第１の一時保持用部材１４３を重ね合わせる。この状態で、図１８に示すように第１の一時保持用部材１４３の裏面側から接着剤１４５に紫外線（ＵＶ）を照射し、これを硬化する。第１の一時保持用部材１４３は石英ガラス基板であり、上記紫外線はこれを透過して接着剤１４５を速やかに硬化する。
【００５１】
このとき、第１の一時保持用部材１４３は、発光ダイオード１４２によって支持されていることから、第一基板１４１と第１の一時保持用部材１４３との間隔は、発光ダイオード１４２の高さによって決まることになる。図１８に示すように発光ダイオード１４２で支持されるように第１の一時保持用部材１４３を重ね合わせた状態で接着剤１４５を硬化すれば、当該接着剤１４５の厚さｔは、第一基板１４１と第１の一時保持用部材１４３との間隔によって規制されることになり、発光ダイオード１４２の高さによって規制される。すなわち、第一基板１４１上の発光ダイオード１４２がスペーサとしての役割を果たし、一定の厚さの接着剤層が第一基板１４１と第１の一時保持用部材１４３の間に形成されることになる。このように、上記の方法では、発光ダイオード１４２の高さにより接着剤層の厚みが決まるため、厳密に圧力を制御しなくとも一定の厚みの接着剤層を形成することが可能である。
【００５２】
接着剤１４５を硬化した後、図１９に示すように、発光ダイオード１４２に対しレーザを第一基板１４１の裏面から照射し、当該発光ダイオード１４２を第一基板１４１からレーザアブレーションを利用して剥離する。ＧａＮ系の発光ダイオード１４２はサファイアとの界面で金属のＧａと窒素に分解することから、比較的簡単に剥離できる。照射するレーザとしてはエキシマレーザ、高調波ＹＡＧレーザなどが用いられる。このレーザアブレーションを利用した剥離によって、発光ダイオード１４２は第一基板１４１の界面で分離し、一時保持用部材１４３上に接着剤１４５に埋め込まれた状態で転写される。
【００５３】
図２０は、上記剥離により第一基板１４１を取り除いた状態を示すものである。このとき、レーザにてＧａＮ系発光ダイオードをサファイア基板からなる第一基板１４１から剥離しており、その剥離面にＧａ１４６が析出しているため、これをエッチングすることが必要である。そこで、ＮａＯＨ水溶液もしくは希硝酸などによりウエットエッチングを行い、図２１に示すように、Ｇａ１４６を除去する。さらに、酸素プラズマ（Ｏ２プラズマ）により表面を清浄化し、図２２に示すように、ダイシングにより接着剤１４５をダイシング溝１４７によって切断し、発光ダイオード１４２毎にダイシングした後、発光ダイオード１４２の選択分離を行なう。ダイシングプロセスは通常のブレードを用いたダイシング、２０μｍ以下の幅の狭い切り込みが必要なときには上記レーザを用いたレーザによる加工を行う。その切り込み幅は画像表示装置の画素内の接着剤１４５で覆われた発光ダイオード１４２の大きさに依存するが、一例として、エキシマレーザにて溝加工を行い、チップの形状を形成する。
【００５４】
発光ダイオード１４２を選択分離するには、先ず、図２３に示すように、清浄化した発光ダイオード１４２上にＵＶ接着剤１４８を塗布し、この上に第２の一時保持用部材１４９を重ねる。この第２の一時保持用部材１４９も、先の第１の一時保持用部材１４３と同様、ガラス基板、石英ガラス基板、プラスチック基板などを用いることができ、本例では石英ガラス基板を用いた。また、この第２の一時保持用部材１４９の表面にもポリイミドなどからなる剥離層１５０を形成しておく。
【００５５】
次いで、図２４に示すように、転写対象となる発光ダイオード１４２ａに対応した位置にのみ第１の一時保持用部材１４３の裏面側からレーザを照射し、レーザアブレーショによりこの発光ダイオード１４２ａを第１の一時保持用部材１４３から剥離する。それと同時に、やはり転写対象となる発光ダイオード１４２ａに対応した位置に、第２の一時保持用部材１４９の裏面側から紫外線（ＵＶ）を照射してＵＶ露光を行い、この部分のＵＶ接着剤１４８を硬化する。その後、第２の一時保持用部材１４９を第１の一時保持用部材１４３から引き剥がすと、図２５に示すように、上記転写対象となる発光ダイオード１４２ａのみが選択的に分離され、第２の一時保持用部材１４９上に転写される。
【００５６】
上記選択分離後、図２６に示すように、転写された発光ダイオード１４２を覆って樹脂を塗布し、樹脂層１５１を形成する。さらに、図２７に示すように、酸素プラズマなどにより樹脂層１５１の厚さを削減し、図２８に示すように、発光ダイオード１４２に対応した位置にレーザの照射によりビアホール１５２を形成する。ビアホール１５２の形成には、エキシマレーザ、高調波ＹＡＧレーザ、炭酸ガスレーザなどを用いることができる。このとき、ビアホール１５２は例えば約３〜７μｍの径を開けることになる。
【００５７】
次に、上記ビアホール１５２を介して、第１の電極を形成される面とは異なる第２の面に、発光ダイオード１４２のｐ電極と接続されるアノード側電極パッド（第２電極）１５３を形成する。このアノード側電極パッド１５３は、例えばＮｉ／Ｐｔ／Ａｕなどで形成する。図２９は、発光ダイオード１４２を第２の一時保持用部材１４９に転写して、アノード電極（ｐ電極）側のビアホール１５２を形成した後、アノード側電極パッド１５３を形成した状態を示している。
【００５８】
上記アノード側電極パッド１５３を形成した後、反対側の面にカソード側電極を形成するため、第３の一時保持用部材１５４への転写を行う。第３の一時保持用部材１５４も、例えば石英ガラスなどからなる。転写に際しては、図３０に示すように、アノード側電極パッド１５３を形成した発光ダイオード１４２、さらには樹脂層１５１上に接着剤１５５を塗布し、この上に第３の一時保持用部材１５４を貼り合せる。この状態で第２の一時保持用部材１４９の裏面側からレーザを照射すると、石英ガラスからなる第２の一時保持用部材１４９と、当該第２の一時保持用部材１４９上に形成されたポリイミドからなる剥離層１５０の界面でレーザアブレーションによる剥離が起き、剥離層１５０上に形成されている発光ダイオード１４２や樹脂層１５１は、第３の一時保持用部材１５４上に転写される。図３１は、第２の一時保持用部材１４９を分離した状態を示すものである。
【００５９】
カソード側電極の形成に際しては、上記の転写工程を経た後、図３２に示すＯ２プラズマ処理により上記剥離層１５０や余分な樹脂層１５１を除去し、発光ダイオード１４２のコンタクト半導体層（ｎ電極）を露出させる。発光ダイオード１４２は一時保持用部材１５４の接着剤１５５によって保持された状態で、発光ダイオード１４２の裏面がｎ電極側（カソード電極側）になっていて、図３３に示すように電極パッド（第１電極）１５６を形成すれば、電極パッド１５６は発光ダイオード１４２の裏面と電気的に接続される。その後、電極パッド１５６をパターニングする。このときのカソード側の電極パッドは、例えば約６０μｍ角とすることができる。電極パッド１５６としては透明電極（ＩＴＯ、ＺｎＯ系など）もしくはＴｉ／Ａｌ／Ｐｔ／Ａｕなどの材料を用いる。透明電極の場合は発光ダイオード１４２の裏面を大きく覆っても発光をさえぎることがないので、パターニング精度が粗く、大きな電極形成ができ、パターニングプロセスが容易になる。
【００６０】
次に、上記樹脂層１５１や接着剤１５５によって固められた発光ダイオード１４２を個別に切り出し、上記樹脂形成チップの状態にする。切り出しは、例えばレーザダイシングにより行えばよい。図３４は、レーザダイシングによる切り出し工程を示すものである。レーザダイシングは、レーザのラインビームを照射することにより行われ、上記樹脂層１５１及び接着剤１５５を第３の一時保持用部材１５４が露出するまで切断する。このレーザダイシングにより各発光ダイオード１４２は所定の大きさの樹脂形成チップとして切り出され、後述の実装工程へと移行される。
【００６１】
実装工程では、機械的手段（真空吸引による素子吸着）とレーザアブレーションの組み合わせにより発光ダイオード１４２（樹脂形成チップ）が第３の一時保持用部材１５４から剥離される。図３５は、第３の一時保持用部材１５４上に配列している発光ダイオード１４２を吸着装置１５７でピックアップするところを示した図である。このときの吸着孔１５８は画像表示装置の画素ピッチにマトリクス状に開口していて、発光ダイオード１４２を多数個、一括で吸着できるようになっている。このときの開口径は、例えば直径約１００μｍで６００μｍピッチのマトリクス状に開口されて、一括で約３００個を吸着できる。このときの吸着孔１５８の部材は例えば、Ｎｉ電鋳により作製したもの、もしくはステンレス（ＳＵＳ）などの金属板をエッチングで穴加工したものが使用され、吸着孔１５８の奥には吸着チャンバ１５９が形成されており、この吸着チャンバ１５９を負圧に制御することで発光ダイオード１４２の吸着が可能になる。発光ダイオード１４２はこの段階で樹脂層１５１で覆われており、その上面は略平坦化されている。このために吸着装置１５７による選択的な吸着を容易に進めることができる。
【００６２】
上記発光ダイオード１４２の剥離に際しては、上記吸着装置１５７による素子吸着と、レーザアブレーションによる樹脂形成チップの剥離を組み合わせ、剥離が円滑に進むようにしている。レーザアブレーションは、第３の一時保持用部材１５４の裏面側からレーザを照射することにより行う。このレーザアブレーションによって、第３の一時保持用部材１５４と接着剤１５５の界面で剥離が生ずる。
【００６３】
図３６は発光ダイオード１４２を第二基板１６１に転写するところを示した図である。第二基板１６１は、配線層１６２を有する配線基板であり、発光ダイオード１４２を装着する際に第二基板１６１にあらかじめ接着剤層１６３が塗布されており、その発光ダイオード１４２下面の接着剤層１６３を硬化させ、発光ダイオード１４２を第二基板１６１に固着して配列させることができる。この装着時には、吸着装置１５７の吸着チャンバ１５９が圧力の高い状態となり、吸着装置１５７と発光ダイオード１４２との吸着による結合状態は解放される。接着剤層１６３はＵＶ硬化型接着剤、熱硬化性接着剤、熱可塑性接着剤などによって構成することができる。第二基板１６１上で発光ダイオード１４２が配置される位置は、一時保持用部材１５４上での配列よりも離間したものとなる。接着剤層１６３の樹脂を硬化させるエネルギーは第二基板１６１の裏面から供給される。ＵＶ硬化型接着剤の場合はＵＶ照射装置にて、熱硬化性接着剤の場合は赤外線加熱などによって発光ダイオード１４２の下面のみ硬化させ、熱可塑性接着剤場合は、赤外線やレーザの照射によって接着剤を溶融させ接着を行う。
【００６４】
図３７は、他の色の発光ダイオード１６４を第二基板１６１に配列させるプロセスを示す図である。図３５で用いた吸着装置１５７をそのまま使用して、第二基板１６１にマウントする位置をその色の位置にずらすだけでマウントすると、画素としてのピッチは一定のまま複数色からなる画素を形成できる。ここで、発光ダイオード１４２と発光ダイオード１６４は必ずしも同じ形状でなくとも良い。図３７では、赤色の発光ダイオード１６４が六角錐のＧａＮ層を有しない構造とされ、他の発光ダイオード１４２とその形状が異なっているが、この段階では各発光ダイオード１４２、１６４は既に樹脂形成チップとして樹脂層１５１、接着剤１５５で覆われており、素子構造の違いにもかかわらず同一の取り扱いが実現される。
【００６５】
次いで、図３８に示すように、これら発光ダイオード１４２，１６４を含む樹脂形成チップを覆って絶縁層１６５を形成する。絶縁層１６５としては、透明エポキシ接着剤、ＵＶ硬化型接着剤、ポリイミドなどを用いることができる。上記絶縁層１６５を形成した後、配線形成工程を行なう。図３９は配線形成工程を示す図である。絶縁層１６５に開口部１６６、１６７、１６８、１６９、１７０、１７１を形成し、発光ダイオード１４２、１６４のアノード、カソードの電極パッドと第二基板１６１の配線層１６２を接続する配線１７２、１７３、１７４を形成した図である。このときに形成する開口部すなわちビアホールは発光ダイオード１４２、１６４の電極パッドの面積を大きくしているので大きくすることができ、ビアホールの位置精度も各発光ダイオードに直接形成するビアホールに比べて粗い精度で形成できる。例えば、このときのビアホールは、約６０μｍ角の電極パッドに対し、直径約２０μｍのものを形成できる。また、ビアホールの深さは配線基板と接続するもの、アノード電極と接続するもの、カソード電極と接続するものの３種類の深さがあるのでレーザのパルス数で制御し、最適な深さを開口する。
【００６６】
その後、図４０に示すように、保護層１７５を形成し、ブラックマスク１７６を形成して画像表示装置のパネルは完成する。このときの保護層１７５は図３７の絶縁層１６５と同様である。透明エポキシ接着剤などの材料が使用できる。この保護層１７５は加熱硬化し配線を完全に覆う。この後、パネル端部の配線からドライバーＩＣを接続して駆動パネルを製作することになる。
【００６７】
上述のような発光素子の配列方法においては、一時保持用部材１４９、１５４に発光ダイオード１４２を保持させた時点で既に、素子間の距離が大きくされ、その広がった間隔を利用して比較的サイズの電極パッド１５３、１５６などを設けることが可能となる。それら比較的サイズの大きな電極パッド１５３、１５６を利用した配線が行われるために、素子サイズに比較して最終的な装置のサイズが著しく大きな場合であっても容易に配線を形成できる。また、本例の発光素子の配列方法では、発光ダイオード１４２の周囲が硬化した樹脂層１５１で被覆され平坦化によって精度良く電極パッド１５３，１５６を形成できるとともに素子に比べて広い領域に電極パッド１５３，１５６を延在でき、次の第二転写工程での転写を吸着治具で進める場合には取り扱いが容易になる。
【００６８】
【発明の効果】
以上の説明からも明らかなように、本発明によれば、結晶ウエハ１枚からの作製素子数を従来型のパッケージングを施された素子に比べて多くすることができ、製造コストを低減することが可能で、しかも高密度実装が容易な電子部品を提供することが可能である。また、モノリシックなプロセスで作製される多数の素子を集積した装置では実現不可能な大型装置、高性能装置、異種素子を集積した装置（例えば画像表示装置）を提供することが可能である。一方、本発明の画像表示装置やその製造方法においては、上記の利点をそのままに、密な状態すなわち集積度を高くして微細加工を施して作成された発光素子を、効率よく離間して再配置することができ、したがって精度の高い画像表示装置を生産性良く製造することが可能である。
【図面の簡単な説明】
【図１】窒化ガリウム系発光ダイオードに適用した一例を示す概略断面図である。
【図２】カソード取り出し電極を透明電極とした例を示す概略断面図である。
【図３】電極パッド側から光出力するようにした例を示す概略断面図である。
【図４】発光ダイオードの側面を{１−１０１}結晶面（Ｓ面）で構成されるものとした例を示す概略断面図である。
【図５】発光ダイオードの側面がＳ面で構成されるものとした他の例を示す概略斜視図である。
【図６】燐化アルミニウムガリウムインジウム系発光ダイオード素子に適用した例を示す概略断面図である。
【図７】カソード取り出し電極を透明電極とした例を示す概略断面図である。
【図８】窒化ガリウム系レーザダイオードに適用した例を示す概略斜視図である。
【図９】燐化アルミニウムガリウムインジウム系レーザダイオード素子に適用した例を示す概略斜視図である。
【図１０】電界効果型トランジスタに適用した例を示す概略断面図である。
【図１１】電界効果型トランジスタに適用した例を示す概略平面図である。
【図１２】裏面側の電極を覆って樹脂層を形成した例を示す概略断面図である。
【図１３】素子の配列方法を示す模式図である。
【図１４】樹脂形成チップの概略斜視図である。
【図１５】樹脂形成チップの概略平面図である。
【図１６】発光素子の一例を示す図であって、（ａ）は断面図、（ｂ）は平面図である。
【図１７】第１の一時保持用部材の接合工程を示す概略断面図である。
【図１８】ＵＶ接着剤硬化工程を示す概略断面図である。
【図１９】レーザアブレーション工程を示す概略断面図である。
【図２０】第一基板の分離工程を示す概略断面図である。
【図２１】Ｇａ除去工程を示す概略断面図である。
【図２２】素子分離溝形成工程を示す概略断面図である。
【図２３】第２の一時保持用部材の接合工程を示す概略断面図である。
【図２４】選択的なレーザアブレーション及びＵＶ露光工程を示す概略断面図である。
【図２５】発光ダイオードの選択分離工程を示す概略断面図である。
【図２６】樹脂による埋め込み工程を示す概略断面図である。
【図２７】樹脂層厚削減工程を示す概略断面図である。
【図２８】ビア形成工程を示す概略断面図である。
【図２９】アノード側電極パッド形成工程を示す概略断面図である。
【図３０】レーザアブレーション工程を示す概略断面図である。
【図３１】第２の一時保持用部材の分離工程を示す概略断面図である。
【図３２】コンタクト半導体層露出工程を示す概略断面図である。
【図３３】カソード側電極パッド形成工程を示す概略断面図である。
【図３４】レーザダイシング工程を示す概略断面図である。
【図３５】吸着装置による選択的ピックアップ工程を示す概略断面図である。
【図３６】第二基板への転写工程を示す概略断面図である。
【図３７】他の発光ダイオードの転写工程を示す概略断面図である。
【図３８】絶縁層形成工程を示す概略断面図である。
【図３９】配線形成工程を示す概略断面図である。
【図４０】保護層及びブラックマスク形成工程を示す概略断面図である。
【符号の説明】
４，２４，４４，６４ 樹脂層
５，２５，４５，６５ カソードコンタクト電極
６，２６，４６，６６ カソード取り出し電極
８，２８，４８，６８ 引き出し電極
９，２９，４９，６９ アノードコンタクト電極
１１，３１，５１，７１ アノード取り出し電極

Claims (17)

  1. 種結晶基板の上にエピタキシャル成長によって形成された半導体結晶層が、上記種結晶基板が除去された状態で絶縁性基板に埋め込まれ、
    上記半導体結晶層の、第１の面に第１電極が形成され、第２の面に第２電極が形成され、
    上記第１電極と接続される引き出し電極及び上記第２電極と接続される取り出し電極が、上記絶縁性材料の同一面側に形成されていることを特徴とする電子部品。
  2. 上記半導体結晶層が、活性層を有し、
    上記半導体結晶層の上記活性層を挟んで両側に、上記第１電極及び上記第２電極がそれぞれ形成される上記第１の面及び上記第２の面が設けられることを特徴とする請求項１記載の電子部品。
  3. 上記半導体結晶層は、半導体発光素子又は半導体電子素子として機能することを特徴とする請求項１記載の電子部品。
  4. 上記半導体発光素子又は半導体電子素子が、発光ダイオード、レーザダイオード、フォトダイオード、トランジスタ、及びこれらを集積した素子から選ばれる少なくとも１種であることを特徴とする請求項３記載の電子部品。
  5. 上記絶縁性材料が樹脂であることを特徴とする請求項１記載の電子部品。
  6. 上記半導体結晶層の第１の面又は第２の面が上記絶縁性材料から露呈していることを特徴とする請求項１記載の電子部品。
  7. 上記半導体結晶層の第１の面及び第２の面に形成された電極は、同一平面内において互いに異なる位置に形成されていることを特徴とする請求項１記載の電子部品。
  8. 上記種結晶基板がサファイア基板であり、上記半導体結晶層がIII族窒化物結晶であることを特徴とする請求項１記載の電子部品。
  9. 上記第１の面及び第２の面の少なくとも一方が、エピタキシャル成長過程で｛１−１０１｝結晶面として形成されたことを特徴とする請求項８記載の電子部品。
  10. 上記種結晶基板が砒化ガリウム又は隣化インジウムであり、上記半導体結晶層が燐化アルミニウムガリウムインジウム又は砒化アルミニウムガリウムインジウムであることを特徴とする請求項１記載の電子部品。
  11. 上記取り出し電極が透明電極であることを特徴とする請求項１記載の電子部品。
  12. 種結晶基板上に半導体結晶層をエピタキシャル成長する工程と、
    半導体結晶層を絶縁性材料に埋め込んで種結晶基板を除去する工程と、
    上記半導体結晶層の第１の面に接続される第１の電極を形成する工程と、
    上記絶縁性材料に埋め込まれた半導体結晶層を支持基板上に転写する工程と、
    上記半導体結晶層の第２の面に接続される第２の電極を形成する工程と、
    これら電極と接続される引き出し電極を上記絶縁性材料の同一面側に引き出し形成する工程とを有することを特徴とする電子部品の製造方法。
  13. 上記種結晶基板にサファイア基板を用い、上記半導体結晶層としてIII族窒化物結晶を用い、上記種結晶基板の除去にレーザ光照射を用いることを特徴とする請求項１２記載の電子部品の製造方法。
  14. 上記種結晶基板に砒化ガリウム又は隣化インジウムを用い、上記半導体結晶層として燐化アルミニウムガリウムインジウム又は砒化アルミニウムガリウムインジウムを用い、上記種結晶基板の除去に湿式選択エッチングを用いることを特徴とする請求項１２記載の電子部品の製造方法。
  15. 上記種結晶基板にシリコンを用い、上記半導体結晶層として酸化シリコン層を介して形成されたシリコン結晶を用い、上記種結晶基板の除去に湿式選択エッチングを用いることを特徴とする請求項１２記載の電子部品の製造方法。
  16. 基板上に発光素子を含む電子部品がマトリクス状に配列され、各電子部品が画素を構成してなる画像表示装置において、
    上記電子部品は、種結晶基板の上にエピタキシャル成長によって形成された半導体結晶層が、上記種結晶基板が除去された状態で絶縁性基板に埋め込まれ、上記半導体結晶層の、第１の面に第１電極が形成され、第２の面に第２電極が形成され、
    各電子部品が絶縁層で覆われ、当該電子部品に含まれる半導体結晶層の第１電極及び第２電極とそれぞれ接続される引き出し電極及び取り出し電極は、上記絶縁層の表面側に形成されていることを特徴とする画像表示装置。
  17. 第一基板上に形成された半導体結晶層に素子間分離溝が形成され、複数の素子に分離できる状態で、第 1 の樹脂層に埋め込まれ、前記複数の素子を第１の一時保持用部材に転写する段階と、前記複数の素子を第２の一時保持用部材に離間した状態となるように転写し、該離間した素子をさらに第２の樹脂層に埋め込んで保持させる段階と、を有する第一転写工程と、
    前記第２の一時保持用部材に保持された素子に接続される第２電極を形成する段階と、前記第２の樹脂層に埋め込まれた素子を第２の樹脂層と共に剥離し、さらに離間するように第３の一時保持用部材に転写して保持する段階と、前記第２電極と反対側の面に第１電極を形成する段階と、を有する第二転写工程と、
    第３の一時保持用部材に保持された素子を、前記第２の樹脂層で切断して分離する工程と、前記第３の一時保持用部材に保持された素子を剥離し、さらに離間して第二基板上に転写する工程と、
    前記第二基板上に転写された素子を覆って絶縁層を形成する工程と、
    前記第二基板上に転写された素子と接続する第１及び第２の電極と接続される引き出し電極を絶縁層の表面側に引き出し形成する工程とを有することを特徴とする画像表示装置の製造方法。
JP2001368570A 2001-12-03 2001-12-03 電子部品及びその製造方法 Expired - Lifetime JP4055405B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001368570A JP4055405B2 (ja) 2001-12-03 2001-12-03 電子部品及びその製造方法
US10/308,914 US6770960B2 (en) 2001-12-03 2002-12-03 Transferring semiconductor crystal from a substrate to a resin
US10/894,771 US6881599B2 (en) 2001-12-03 2004-07-20 Transferring semiconductor crystal from a substrate to a resin
US11/100,213 US7009220B2 (en) 2001-12-03 2005-04-06 Transferring semiconductor crystal from a substrate to a resin
US11/100,203 US7220608B2 (en) 2001-12-03 2005-04-06 Transferring semiconductor crystal from a substrate to a resin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001368570A JP4055405B2 (ja) 2001-12-03 2001-12-03 電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003168762A JP2003168762A (ja) 2003-06-13
JP4055405B2 true JP4055405B2 (ja) 2008-03-05

Family

ID=19178144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001368570A Expired - Lifetime JP4055405B2 (ja) 2001-12-03 2001-12-03 電子部品及びその製造方法

Country Status (2)

Country Link
US (4) US6770960B2 (ja)
JP (1) JP4055405B2 (ja)

Families Citing this family (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003063312A1 (fr) * 2002-01-21 2003-07-31 Matsushita Electric Industrial Co., Ltd. Dispositif laser a semi-conducteurs a base de nitrures et son procede de fabrication
JP2004014938A (ja) * 2002-06-10 2004-01-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6894360B2 (en) * 2002-07-30 2005-05-17 Agilent Technologies, Inc. Electrostatic discharge protection of thin-film resonators
US7585703B2 (en) * 2002-11-19 2009-09-08 Ishikawa Seisakusho, Ltd. Pixel control element selection transfer method, pixel control device mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
CN1791682B (zh) 2003-02-26 2013-05-22 凯利达基因组股份有限公司 通过杂交进行的随机阵列dna分析
DE10308866A1 (de) * 2003-02-28 2004-09-09 Osram Opto Semiconductors Gmbh Beleuchtungsmodul und Verfahren zu dessen Herstellung
US7543961B2 (en) * 2003-03-31 2009-06-09 Lumination Llc LED light with active cooling
US7556406B2 (en) * 2003-03-31 2009-07-07 Lumination Llc Led light with active cooling
US7204615B2 (en) * 2003-03-31 2007-04-17 Lumination Llc LED light with active cooling
US7531380B2 (en) * 2003-04-30 2009-05-12 Cree, Inc. Methods of forming light-emitting devices having an active region with electrical contacts coupled to opposing surfaces thereof
DE10339985B4 (de) * 2003-08-29 2008-12-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer transparenten Kontaktschicht und Verfahren zu dessen Herstellung
US7915085B2 (en) * 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
TWI246783B (en) * 2003-09-24 2006-01-01 Matsushita Electric Works Ltd Light-emitting device and its manufacturing method
DE10353679A1 (de) * 2003-11-17 2005-06-02 Siemens Ag Kostengünstige, miniaturisierte Aufbau- und Verbindungstechnik für LEDs und andere optoelektronische Module
US7128438B2 (en) * 2004-02-05 2006-10-31 Agilight, Inc. Light display structures
TWI308397B (en) * 2004-06-28 2009-04-01 Epistar Corp Flip-chip light emitting diode and fabricating method thereof
TW200616254A (en) * 2004-11-12 2006-05-16 Univ Nat Central Light emitting diode structure and manufacturing method thereof
TWI352437B (en) * 2007-08-27 2011-11-11 Epistar Corp Optoelectronic semiconductor device
US7535028B2 (en) * 2005-02-03 2009-05-19 Ac Led Lighting, L.Lc. Micro-LED based high voltage AC/DC indicator lamp
JP5149483B2 (ja) * 2005-03-28 2013-02-20 パナソニック株式会社 発光素子装置とその製造方法
JP2006278610A (ja) 2005-03-29 2006-10-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US20070023169A1 (en) * 2005-07-29 2007-02-01 Innovative Fluidics, Inc. Synthetic jet ejector for augmentation of pumped liquid loop cooling and enhancement of pool and flow boiling
KR20080048492A (ko) * 2005-08-24 2008-06-02 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 컬러 변환기를 갖는 발광 다이오드 및 레이저 다이오드
US7932535B2 (en) * 2005-11-02 2011-04-26 Nuventix, Inc. Synthetic jet cooling system for LED module
US9633951B2 (en) * 2005-11-10 2017-04-25 Infineon Technologies Americas Corp. Semiconductor package including a semiconductor die having redistributed pads
CN1962504B (zh) * 2005-11-11 2011-03-23 鸿富锦精密工业（深圳）有限公司 玻璃切割方法
US7943953B2 (en) * 2006-01-31 2011-05-17 Kyocera Corporation Light emitting device and light emitting module
KR100679684B1 (ko) * 2006-02-16 2007-02-06 삼성전자주식회사 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법
US8969908B2 (en) 2006-04-04 2015-03-03 Cree, Inc. Uniform emission LED package
JP2008010659A (ja) * 2006-06-29 2008-01-17 Disco Abrasive Syst Ltd ビアホールの加工方法
US20080121907A1 (en) * 2006-08-08 2008-05-29 Way-Jze Wen Light emitting diode and fabricating method thereof
US8322889B2 (en) 2006-09-12 2012-12-04 GE Lighting Solutions, LLC Piezofan and heat sink system for enhanced heat transfer
US10295147B2 (en) 2006-11-09 2019-05-21 Cree, Inc. LED array and method for fabricating same
JP2010512662A (ja) 2006-12-11 2010-04-22 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 透明発光ダイオード
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9024349B2 (en) 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US8441018B2 (en) 2007-08-16 2013-05-14 The Trustees Of Columbia University In The City Of New York Direct bandgap substrates and methods of making and using
CN101569001B (zh) * 2007-11-28 2011-09-28 松下电器产业株式会社 挠性半导体装置的制造方法及挠性半导体装置
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US8878219B2 (en) * 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
CN101256989B (zh) * 2008-01-31 2010-06-02 金芃 垂直结构的半导体外延薄膜封装及制造方法
WO2009098636A1 (en) * 2008-02-08 2009-08-13 Koninklijke Philips Electronics N.V. Light emitting sheet
US8637883B2 (en) 2008-03-19 2014-01-28 Cree, Inc. Low index spacer layer in LED devices
DE102008028886B4 (de) * 2008-06-18 2024-02-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
JP2010073841A (ja) * 2008-09-18 2010-04-02 Sony Corp 光学パッケージ素子、表示装置、および電子機器
JP4640498B2 (ja) * 2008-12-11 2011-03-02 ソニー株式会社 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法
US7989824B2 (en) * 2009-06-03 2011-08-02 Koninklijke Philips Electronics N.V. Method of forming a dielectric layer on a semiconductor light emitting device
DE102009036621B4 (de) 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
KR101628372B1 (ko) * 2009-10-08 2016-06-09 엘지이노텍 주식회사 발광장치
KR101072203B1 (ko) 2009-10-28 2011-10-10 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101221871B1 (ko) * 2009-12-07 2013-01-15 한국전자통신연구원 반도체 소자의 제조방법
JP2011146597A (ja) 2010-01-15 2011-07-28 Sony Corp 発光素子および表示装置
JP4866491B2 (ja) * 2010-04-01 2012-02-01 パナソニック株式会社 発光ダイオード素子および発光ダイオード装置
JP5432045B2 (ja) * 2010-04-13 2014-03-05 シチズン電子株式会社 半導体発光装置の製造方法
KR101679756B1 (ko) * 2010-05-18 2016-12-07 엘지이노텍 주식회사 발광 다이오드 패키지 및 그 제조방법
JP2011248072A (ja) * 2010-05-26 2011-12-08 Hitachi Displays Ltd 画像表示装置の製造方法
EP3739635B1 (en) * 2010-06-30 2022-03-09 Alcatel Lucent A device comprising an active component and associated electrodes and a method of manufacturing such device
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
TWI446590B (zh) 2010-09-30 2014-07-21 Everlight Electronics Co Ltd 發光二極體封裝結構及其製作方法
JP5652100B2 (ja) 2010-10-05 2015-01-14 ソニー株式会社 表示パネル、表示装置、照明パネルおよび照明装置、ならびに表示パネルおよび照明パネルの製造方法
US9899329B2 (en) 2010-11-23 2018-02-20 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
US8653542B2 (en) * 2011-01-13 2014-02-18 Tsmc Solid State Lighting Ltd. Micro-interconnects for light-emitting diodes
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
US8889485B2 (en) 2011-06-08 2014-11-18 Semprius, Inc. Methods for surface attachment of flipped active componenets
US8803185B2 (en) * 2012-02-21 2014-08-12 Peiching Ling Light emitting diode package and method of fabricating the same
JP2013197310A (ja) 2012-03-19 2013-09-30 Toshiba Corp 発光装置
TWI523269B (zh) * 2012-03-30 2016-02-21 晶元光電股份有限公司 發光元件
US8664681B2 (en) * 2012-07-06 2014-03-04 Invensas Corporation Parallel plate slot emission array
KR20140010521A (ko) * 2012-07-12 2014-01-27 삼성전자주식회사 발광소자 패키지 및 그 제조방법
DE102012215524A1 (de) * 2012-08-31 2014-03-06 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
DE102012109460B4 (de) * 2012-10-04 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
US9177884B2 (en) 2012-10-09 2015-11-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Two-sided-access extended wafer-level ball grid array (eWLB) package, assembly and method
KR20140089014A (ko) 2012-12-31 2014-07-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
DE102013103226A1 (de) 2013-03-28 2014-10-02 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
KR102059133B1 (ko) 2013-07-31 2019-12-24 삼성전자주식회사 GaN 베이스 발광소자와 기계적 후처리를 이용한 그 제조방법
CN104425394B (zh) * 2013-08-29 2018-01-12 财团法人工业技术研究院 基板、其制造方法及其应用
DE102013110733A1 (de) 2013-09-27 2015-04-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
US9142746B2 (en) * 2013-11-11 2015-09-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Light-emitting diodes on a wafer-level package
US9443835B2 (en) 2014-03-14 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing embedded wafer-level packaging (eWLP) and eWLP devices, packages and assemblies made by the methods
US9305908B2 (en) 2014-03-14 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing extended wafer-level packaging (eWLP) and eWLP devices made by the methods
US9541503B2 (en) 2014-03-14 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Compact systems, compact devices, and methods for sensing luminescent activity
US9601656B1 (en) * 2014-06-13 2017-03-21 Silego Technology, Inc. Method of manufacturing low cost, high efficiency LED
TWI656620B (zh) 2014-06-18 2019-04-11 愛爾蘭商艾克斯瑟樂普林特有限公司 微組裝發光二極體顯示器及照明元件
KR102275615B1 (ko) 2014-08-26 2021-07-09 엑스-셀레프린트 리미티드 마이크로 어셈블링된 하이브리드 디스플레이들 및 조명 엘리먼트들
US9991163B2 (en) 2014-09-25 2018-06-05 X-Celeprint Limited Small-aperture-ratio display with electrical component
US9818725B2 (en) 2015-06-01 2017-11-14 X-Celeprint Limited Inorganic-light-emitter display with integrated black matrix
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
US9799261B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Self-compensating circuit for faulty display pixels
DE102014116079A1 (de) * 2014-11-04 2016-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US20160133486A1 (en) * 2014-11-07 2016-05-12 International Business Machines Corporation Double Layer Release Temporary Bond and Debond Processes and Systems
US9541717B2 (en) 2015-01-30 2017-01-10 Avago Technologies General IP (Singapore) Pta. Ltd. Optoelectronic assembly incorporating an optical fiber alignment structure
DE102015107591B4 (de) * 2015-05-13 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
US9871345B2 (en) 2015-06-09 2018-01-16 X-Celeprint Limited Crystalline color-conversion device
US10133426B2 (en) 2015-06-18 2018-11-20 X-Celeprint Limited Display with micro-LED front light
US11061276B2 (en) 2015-06-18 2021-07-13 X Display Company Technology Limited Laser array display
US10255834B2 (en) 2015-07-23 2019-04-09 X-Celeprint Limited Parallel redundant chiplet system for controlling display pixels
US10380930B2 (en) 2015-08-24 2019-08-13 X-Celeprint Limited Heterogeneous light emitter display system
US10230048B2 (en) 2015-09-29 2019-03-12 X-Celeprint Limited OLEDs for micro transfer printing
US10066819B2 (en) 2015-12-09 2018-09-04 X-Celeprint Limited Micro-light-emitting diode backlight system
JP6304282B2 (ja) * 2016-02-16 2018-04-04 日亜化学工業株式会社 半導体レーザ装置
EP3420582A1 (en) 2016-02-25 2019-01-02 X-Celeprint Limited Efficiently micro-transfer printing micro-scale devices onto large-format substrates
US10193025B2 (en) 2016-02-29 2019-01-29 X-Celeprint Limited Inorganic LED pixel structure
US10153257B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-printed display
US10153256B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
US10199546B2 (en) 2016-04-05 2019-02-05 X-Celeprint Limited Color-filter device
US10008483B2 (en) 2016-04-05 2018-06-26 X-Celeprint Limited Micro-transfer printed LED and color filter structure
US9997501B2 (en) 2016-06-01 2018-06-12 X-Celeprint Limited Micro-transfer-printed light-emitting diode device
US11137641B2 (en) 2016-06-10 2021-10-05 X Display Company Technology Limited LED structure with polarized light emission
CN106099641A (zh) * 2016-07-08 2016-11-09 燕山大学 一种半导体激光器的制备方法
DE102016114275B4 (de) * 2016-08-02 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Multichipmodul und verfahren zu dessen herstellung
US9980341B2 (en) 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
US10782002B2 (en) 2016-10-28 2020-09-22 X Display Company Technology Limited LED optical components
US10347168B2 (en) 2016-11-10 2019-07-09 X-Celeprint Limited Spatially dithered high-resolution
US10600671B2 (en) 2016-11-15 2020-03-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10395966B2 (en) 2016-11-15 2019-08-27 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
WO2018091459A1 (en) 2016-11-15 2018-05-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
DE102016125430A1 (de) * 2016-12-22 2018-06-28 Osram Opto Semiconductors Gmbh Oberflächenmontierbarer Halbleiterlaser, Anordnung mit einem solchen Halbleiterlaser und Betriebsverfahren hierfür
DE102017101536B4 (de) * 2017-01-26 2022-06-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Selektieren von Halbleiterchips
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
DE102017112223A1 (de) 2017-06-02 2018-12-06 Osram Opto Semiconductors Gmbh Halbleiterlaser-Bauteil und Verfahren zur Herstellung eines Halbleiterlaser-Bauteils
DE102017215797B4 (de) * 2017-09-07 2023-09-21 Infineon Technologies Ag Verfahren zur Herstellung von gehäusten Halbleitervorrichtungen
US10297585B1 (en) 2017-12-21 2019-05-21 X-Celeprint Limited Multi-resolution compound micro-devices
TWI679762B (zh) * 2018-03-06 2019-12-11 友達光電股份有限公司 顯示裝置及其製造方法
US10446729B1 (en) * 2018-03-22 2019-10-15 Innolux Corporation Display device having an electronic device disposed on a first pad and a second pad
EP3591345B1 (de) * 2018-07-02 2020-11-11 Dr. Johannes Heidenhain GmbH Verfahren zur herstellung einer lichtquelle für eine sensoreinheit einer positionsmesseinrichtung sowie eine positionsmesseinrichtung
US10714001B2 (en) 2018-07-11 2020-07-14 X Display Company Technology Limited Micro-light-emitting-diode displays
EP3866203A4 (en) * 2018-10-11 2022-07-06 Samsung Display Co., Ltd. ELECTROLUMINESCENT DEVICE, METHOD FOR MANUFACTURING IT AND DISPLAY DEVICE COMPRISING IT
TWI677117B (zh) * 2018-11-05 2019-11-11 友達光電股份有限公司 元件基板
DE102018129575A1 (de) * 2018-11-23 2020-05-28 Osram Opto Semiconductors Gmbh Lichtemittereinheit mit wenigstens einem VCSEL-Chip
KR102211179B1 (ko) * 2019-04-25 2021-02-02 에피스타 코포레이션 반도체 발광소자
US11817307B2 (en) * 2019-07-24 2023-11-14 Boe Technology Group Co., Ltd. Display substrate and method for manufacturing the same
CN112259573B (zh) * 2020-10-26 2022-11-22 錼创显示科技股份有限公司 微型发光二极管显示器
TWI775194B (zh) 2020-10-26 2022-08-21 錼創顯示科技股份有限公司 微型發光二極體顯示器
CN113078249A (zh) * 2021-03-31 2021-07-06 錼创显示科技股份有限公司 微型发光元件结构及显示装置
TWI765631B (zh) * 2021-03-31 2022-05-21 錼創顯示科技股份有限公司 微型發光元件結構及顯示裝置
DE102021124129A1 (de) * 2021-09-17 2023-03-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und optoelektronisches modul

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2684801B1 (fr) * 1991-12-06 1997-01-24 Picogiga Sa Procede de realisation de composants semiconducteurs, notamment sur gaas ou inp, avec recuperation du substrat par voie chimique.
JPH06151720A (ja) * 1992-11-12 1994-05-31 Nippon Telegr & Teleph Corp <Ntt> モノリシック集積回路の構成法
DE19537543A1 (de) * 1995-10-09 1997-04-10 Telefunken Microelectron Lichtemittierende Diode
JP3500015B2 (ja) * 1996-09-25 2004-02-23 三洋電機株式会社 半導体装置及びその製造方法
JP3406207B2 (ja) * 1997-11-12 2003-05-12 シャープ株式会社 表示用トランジスタアレイパネルの形成方法
JP3510479B2 (ja) * 1998-04-27 2004-03-29 シャープ株式会社 光入出力素子アレイ装置の製造法
JP4408475B2 (ja) * 1999-02-23 2010-02-03 三洋電機株式会社 ボンディングワイヤを採用しない半導体装置
JP2001144227A (ja) * 1999-11-15 2001-05-25 Raitekku:Kk 電子部品パッケージおよびその製造方法
JP4409014B2 (ja) * 1999-11-30 2010-02-03 リンテック株式会社 半導体装置の製造方法
AU2001250958A1 (en) * 2000-03-24 2001-10-08 Cymbet Corporation Continuous processing of thin-film batteries and like devices
JP3719909B2 (ja) * 2000-05-24 2005-11-24 洋太郎 畑村 部品の製造方法
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP2002076196A (ja) * 2000-08-25 2002-03-15 Nec Kansai Ltd チップ型半導体装置及びその製造方法
US6614103B1 (en) * 2000-09-01 2003-09-02 General Electric Company Plastic packaging of LED arrays
JP4461616B2 (ja) * 2000-12-14 2010-05-12 ソニー株式会社 素子の転写方法、素子保持基板の形成方法、及び素子保持基板
JP4876319B2 (ja) * 2001-03-09 2012-02-15 ソニー株式会社 表示装置およびその製造方法
WO2002084631A1 (fr) * 2001-04-11 2002-10-24 Sony Corporation Procede de transfert d'element, procede de disposition d'element mettant en oeuvre ce procede et procede de production d'un appareil d'affichage d'image
JP3714188B2 (ja) * 2001-04-19 2005-11-09 ソニー株式会社 窒化物半導体の気相成長方法及び窒化物半導体素子
JP3608615B2 (ja) * 2001-04-19 2005-01-12 ソニー株式会社 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3747807B2 (ja) * 2001-06-12 2006-02-22 ソニー株式会社 素子実装基板及び不良素子の修復方法
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法

Also Published As

Publication number Publication date
US20050194606A1 (en) 2005-09-08
US20050186763A1 (en) 2005-08-25
US7220608B2 (en) 2007-05-22
JP2003168762A (ja) 2003-06-13
US20040259282A1 (en) 2004-12-23
US7009220B2 (en) 2006-03-07
US6881599B2 (en) 2005-04-19
US20030160258A1 (en) 2003-08-28
US6770960B2 (en) 2004-08-03

Similar Documents

Publication Publication Date Title
JP4055405B2 (ja) 電子部品及びその製造方法
US6878574B2 (en) Alloying method for a image display device using laser irradiation
US7297566B2 (en) Method for producing a display unit
JP3747807B2 (ja) 素子実装基板及び不良素子の修復方法
US7501752B2 (en) Color image display unit
JP2002311858A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
WO2002086964A1 (fr) Procede de cablage et procede d&#39;agencement d&#39;elements faisant appel a ce dernier et procede de production de dispositifs d&#39;affichage d&#39;images
JP3994681B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP4887587B2 (ja) 画像表示装置及びその製造方法
JP2003347524A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP2002368282A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2002343944A (ja) 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法
JP2002314123A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4967251B2 (ja) 画像表示装置の製造方法
JP2003060242A (ja) 素子の実装方法、素子の配列方法及び画像表示装置の製造方法
JP5176260B2 (ja) 画像表示装置の製造方法
JP4839533B2 (ja) 画像表示装置及びその製造方法
JP2004128187A (ja) 半導体素子及び半導体装置、並びにこれらの製造方法
JP2002313981A (ja) チップ部品の作製方法及びこれを用いた素子の配列方法、画像表示装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050517

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071203

R151 Written notification of patent or utility model registration

Ref document number: 4055405

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term