JP2004014938A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004014938A
JP2004014938A JP2002168779A JP2002168779A JP2004014938A JP 2004014938 A JP2004014938 A JP 2004014938A JP 2002168779 A JP2002168779 A JP 2002168779A JP 2002168779 A JP2002168779 A JP 2002168779A JP 2004014938 A JP2004014938 A JP 2004014938A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
substrate
semiconductor film
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002168779A
Other languages
English (en)
Inventor
Tetsuzo Ueda
上田　哲三
Masahiro Ishida
石田　昌宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002168779A priority Critical patent/JP2004014938A/ja
Priority to CNA031411150A priority patent/CN1467863A/zh
Priority to US10/457,362 priority patent/US20040065889A1/en
Publication of JP2004014938A publication Critical patent/JP2004014938A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2068—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by radiation treatment or annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Organic Chemistry (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Lasers (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】サファイア基板上に形成したＧａＮ系半導体デバイスにおいて、基板の反りを低減させ、例えば半導体レーザのストライプ幅や電界効果トランジスタのゲート長を大面積基板において均一に再現性良く形成する方法を提供する。
【解決手段】サファイア基板上に約５μｍのＧａＮ膜を例えば有機金属気相成長法により形成する。さらにサファイア基板の裏面より、例えば高出力短波長パルスレーザであるＹＡＧレーザの第３高調波（波長３５５ｎｍ）を照射する。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば短波長発光ダイオード、短波長半導体レーザ、高温・高速動作トランジスタなどに適用できる半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
一般式がＢｚＡｌｘＧａ１−ｘ−ｙ−ｚＩｎｙＮ１−ｖ−ｗＡｓｖＰｗ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｘ＋ｙ＋ｚ≦１、０≦ｖ≦１、０≦ｗ≦１、０≦ｖ＋ｗ≦１）で表されるＩＩＩ−Ｖ族窒化物半導体（一般にＢＡｌＧａＩｎＮＡｓＰ表記される、以下ＧａＮ系半導体という）は、例えばＧａＮの場合、室温での禁制帯幅が３．４ｅＶと広い禁制帯幅を有するため、青色・緑色といった可視域発光ダイオード、短波長半導体レーザといった発光デバイスや、高温動作あるいは高速大電力トランジスタなど幅広い応用が期待され、特に発光デバイスは既に発光ダイオード、半導体レーザが商品化されるに至っている。発光ダイオードは各種表示用や白色ＬＥＤとして照明用途も視野に入れて開発が進められ、半導体レーザは高密度・大容量光ディスクへの応用を目指し開発が活発に行われている。
【０００３】
このように将来が非常に有望であるＧａＮ系半導体であるが材料形成の点では、ＧａＮ基板の実現が困難であり、Ｓｉ基板やＧａＡｓ基板で用いられているような、基板へのプロセスあるいはエピタキシャル成長層と同一基板上への成長が行えないため、一般に別材料を基板として結晶成長するヘテロエピタキシャル成長を行う必要がある。このため従来は結晶成長が非常に困難であったが、有機金属気相成長（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ、以下ＭＯＣＶＤという）を中心とする結晶成長技術が大きく進展したことにより、結晶の品質が大きく向上し、前述の発光素子が実用化されるに至っている。これまでに最も広く用いられ、最も優れたデバイス特性を示しているのがサファイア基板上へ成長したＧａＮ系半導体である。サファイア基板はＧａＮ系半導体と同じ六方晶の結晶構造を有しており、熱的に非常に安定であるため、１０００℃以上という高温が必要なＧａＮ系半導体の結晶成長に適している。例えば、半導体レーザを作製する場合にはサファイア基板上にＡｌｘＧａ１−ｘ−ｙＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１、以下ＡｌＧａＩｎＮという）からなる活性層を有するダブルへテロ構造を結晶成長した後に導波路形成のためのリッジ構造エッチングあるいはｐｎ接合分離・電極取り出しのためのエッチングを行った後に電極形成や劈開による共振器形成を行い、デバイスを作製する。また、電界効果トランジスタを作製する場合にはサファイア基板上にＡｌｘＧａ１−ｘＮ（以下ＡｌＧａＮという）／ＧａＮヘテロ構造を作製、素子分離のためのエッチングを行った後にソース・ドレイン・ゲート電極を形成する。高周波特性を向上させるためにはゲート長は０．５μｍ以下と小さくする必要がある。ここでリッジ幅やゲート長の再現性・均一性はデバイスの歩留まりを大きく左右するので、実用化へに向けてはこのためのリソグラフィやエッチング工程を基板内で均一に行うことが要求される。
【０００４】
以下、前記半導体装置及びその製造方法の例として、半導体レーザ素子及び電界効果トランジスタの構造及び製造方法について説明する。
【０００５】
図７は従来のＧａＮ系半導体を用いた半導体レーザ素子の構造を示す断面図である。この半導体レーザ素子は、サファイア基板１、ｎ型ＡｌＧａＩｎＮ層４、ＡｌＧａＩｎＮ活性層５、ｐ型ＡｌＧａＩｎＮ層６、Ｔｉ／Ａｌ電極７、Ｎｉ／Ａｕ電極８よりなる。
【０００６】
図７に示す半導体レーザ素子の製造方法は以下の通りである。まず、サファイア基板１上に例えばＭＯＣＶＤ法により、ｎ型ＡｌＧａＩｎＮ層４、ＡｌＧａＩｎＮ活性層５、ｐ型ＡｌＧａＩｎＮ層６をこの順に形成する。ここではＡｌＧａＩｎＮ活性層５には量子井戸構造を含み、ｎ型ＡｌＧａＩｎＮ層４及びｐ型ＡｌＧａＩｎＮ層６には光閉じ込めを行うクラッド層や光ガイド層を含む。この半エピタキシャル成長層を有する基板に対し導波路形成のためのリッジ構造形成とｎ層側電極取り出しのためにｐ型ＡｌＧａＩｎＮ層４のエッチングを、例えばＣｌ２ガスを用いたドライエッチングにより行う。これに続いて、ｎ型ＡｌＧａＩｎＮ層４側にはＴｉ／Ａｌ電極、ｐ型ＡｌＧａＩｎＮ層６側にはＮｉ／Ａｕ電極を形成する。続いて基板裏面の研磨による膜化、劈開による共振器形成を行い、レーザチップを形成する。実際のレーザ構造の例については中村他、ジャパニーズ・ジャーナル・オブ・アプライド・フィジックス第３５巻第Ｌ７４ページ、１９９６年（Ｓ．　Ｎａｋａｍｕｒａ　ｅｔ　ａｌ．：　Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　ｖｏｌｕｍｅ
３５，　Ｌ７４　（１９９６））等の学術論文に記されている。
【０００７】
続いて、第２の従来例である電界効果トランジスタの構造及び製造方法について説明する。図８は従来のＧａＮ系半導体を用いた電界効果トランジスタの構造を示す断面図である。この電界効果トランジスタは、サファイア基板１、アンドープＧａＮ層９、ｎ型ＡｌＧａＮ層１０、ソース電極１１、ドレイン電極１２、ゲート電極１３よりなる。
【０００８】
図８に示す電界効果トランジスタの製造方法は以下の通りである。サファイア基板１上に例えばＭＯＣＶＤ法によりアンドープＧａＮ層９、ｎ型ＡｌＧａＮ層１０をこの順に形成する。続いて素子分離のためにｎ型ＡｌＧａＮ層１０及びアンドープＧａＮ層９のドライエッチングを、例えばＣｌ２等のガスを用いて行う。続いて、例えばＴｉ／Ａｌによるソース・ドレイン電極、例えばＰｔ／Ａｕによるゲート電極をリフトオフ法により形成する。これに続いて、基板裏面の研磨による膜化、チップのダイシングを行い、トランジスタ・チップを形成する。実際の電界効果トランジスタの例についてはユー・ケイ・ミシュラ他、アイ・イー・イー・イー・トランス・エレクトン・デバイス第４６巻第７５６ページ、１９９８年（Ｕ．Ｋ．　Ｍｉｓｈｒａ　ｅｔ　ａｌ．：　ＩＥＥＥ　Ｔｒａｎｓ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ，　４６，　ｐ７５６　（１９９８））等の学術論文に記されている。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置及びその製造方法では、図７、８に示す通り、エピタキシャル成長後の基板及び半導体レーザ・電界効果トランジスタは凸に反っている。これはサファイアとＧａＮの熱膨張係数の差により約１０００℃で行う結晶成長工程の後に基板を冷却する際の温度差により生じている。具体的には、エピタキシャル成長層と基板に働く力とモーメントがつりあうように、これらを計算することで基板の反りが計算できる。Ｏｌｓｅｎらが提案した熱膨張係数のみを考慮した反りの計算式（ジー・エイチ・オルセン他、ジャーナル　オブ　アプライド　フィジックス第４８巻第２４５３ページ、１９７７年、Ｇ．Ｈ．　Ｏｌｓｅｎ　ｅｔ　ａｌ．：　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　４８　ｐ２４５３（１９７７））をサファイア基板１上ＧａＮに適用した場合、サファイア、ＧａＮの熱膨張係数をそれぞれ７．５　ｘ　１０−６／ｄｅｇ．、　５．４５　ｘ　１０−６／ｄｅｇ．として、１ｃｍ角の試料に対して１／Ｒ＝０．３１ｍ−１（Ｒ：反りの曲率半径）という大きな反りが発生する（反りの発生については、小沢他、ジャーナル　オブ　アプライド　フィジックス第７７巻第４３３８ページ、１９９５年、Ｔ．Ｋｏｚａｗａ　ｅｔ．　Ａｌ．：　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　７７　ｐ４３８８　（１９９５）にも記載がある）。このために、ストライプ形成やゲート電極形成のためのフォトリソグラフィ工程でのフォトレジスト寸法を大面積で均一に形成することができない、あるいは真空吸着により基板搬送が必要なプロセス装置では基板が平坦でないので基板搬送ができないといった課題があった。この結果、ストライプ幅やゲート長が面内で大きくばらつく、結果としてデバイスの歩留まりが低いという課題があり、プロセス可能な基板の大きさを２インチより大きくすることが困難であった。また基板をチップサイズに加工した後でもチップが平坦でなくダイス・ボンディングが困難であり、またダイス・ボンディングを行った後でも放熱が均一でないという課題があった。通常、チップ加工する前にはサファイア基板１を１００μｍ以下に薄膜化するが、この薄膜化により反りが一層増加し、前述のチップ組み立てに関わる問題が大きな課題となっていた。
【００１０】
本発明は前述の技術的課題に鑑み、ＧａＮ系化合物半導体を用いた半導体装置及びその製造方法において、ＧａＮ系半導体が形成されたサファイア基板１の反りを大幅に低減し、例えば半導体レーザ素子のストライプ幅や電界効果トランジスタのゲート長を大面積基板で均一に形成し、またチップ加工後の組み立てを容易に行うことのできる、半導体装置およびその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために本発明の半導体装置は、単結晶基板上に形成された半導体膜と、前記半導体膜の一部に前記半導体膜が分解されて前記半導体膜の構成元素が析出した層とを有するものである。
【００１２】
この構成により、半導体膜が分解されて半導体膜の構成元素である金属が析出した層において、単結晶基板と半導体膜との間にかかる応力が緩和され、その結果半導体膜の反りを防止することができる。
【００１３】
本発明の半導体装置は、さらに前記半導体膜が２つの異なる導電型を含む多層構造を有することが好ましい。
【００１４】
本発明の半導体装置は、さらに前記半導体膜が窒素を含むＩＩＩ−Ｖ族化合物半導体により構成されていることが好ましい。この好ましい構成によれば、窒素を含むＩＩＩ−Ｖ族化合物半導体が分解した場合、構成元素である窒素は半導体層より速やかに脱離するので、単結晶基板と半導体膜との間にはＩＩＩ族金属のみが残り、ＩＩＩ族金属は柔らかいので単結晶基板と半導体膜との間にかかる応力を緩和することができる。
【００１５】
本発明の半導体装置は、さらに前記単結晶基板が、サファイア、ＭｇＯ、ＬｉＧａＯ２、ＬｉＡｌＯ２またはＬｉＧａＯ２とＬｉＡｌＯ２とからなる混晶のうちいずれかにより構成されていることが好ましい。
【００１６】
本発明の半導体装置は、さらに前記単結晶基板が、半導体膜の一部に段差部を設けたことが好ましい。この好ましい構成によれば、形成された段差部は、例えば半導体レーザ素子のリッジ型導波路構造や電界効果トランジスタの素子分離等に利用することができる。
【００１７】
本発明の半導体装置は、さらに前記段差部が、前記半導体膜の、２枚の主面とその間に挟まれる側面とからなり、前記側面の幅が２μｍ以下であることが好ましい。この好ましい構成によれば、形成された段差が、例えば半導体レーザのリッジ型導波路構造に適用した場合には導波路幅が短く短波長レーザにおいて高次モードの発生が抑制でき、レーザの導波特性が改善し、光出力パワーの増大といったデバイスの高性能化が実現できる。また、この段差をトランジスタの素子分離に適用した場合でも、分離幅を短くしチップサイズをより小さくできる。
【００１８】
本発明の半導体装置は、さらに前記半導体膜に接してショットキー電極が形成されたことが好ましい。
【００１９】
本発明の半導体装置は、さらに前記半導体膜に接するショットキー電極の寸法において１μｍ以下である部分を有することが好ましい。
【００２０】
本発明の半導体装置は、さらに前記多層構造が発光ダイオード、半導体レーザ、電界効果トランジスタ、バイポーラトランジスタのいずれかのデバイス構造を構成することが好ましい。
【００２１】
本発明の半導体装置は、さらに前記多層構造が量子井戸構造を含むことが好ましい。
【００２２】
本発明の半導体装置は、さらに前記半導体膜の構成元素が析出した層に金属ガリウムを含むことが好ましい。この好ましい構成によれば、金属ガリウムは常温でも液体または非常に柔らかい固体であるので、単結晶基板と半導体膜との間にかかる応力をよりいっそう緩和することができる。
【００２３】
本発明の半導体装置は、さらに前記半導体膜の構成元素が析出した層にガリウムと酸素とを構成元素とする化合物を含むことが好ましい。この好ましい構成によれば、半導体膜の構成元素が析出してできる、ガリウムと酸素とを構成元素とする化合物は構造的にもろいので、単結晶基板と半導体膜との間にかかる応力をよりいっそう緩和することができる。
【００２４】
本発明の半導体装置の製造方法は、単結晶基板の上に半導体膜を形成する工程と、単結晶基板では実質吸収されず半導体膜の一部にて吸収される光を前記単結晶基板裏面側より照射して、前記半導体膜の一部を分解する工程とを有するものである。
【００２５】
この構成により、単結晶基板では実質吸収されず半導体膜の一部にて吸収される光を単結晶基板裏面側より照射して、前記半導体膜を分解する工程を有しているので、前記半導体膜の構成元素である金属を半導体膜の一部に析出させることができ、この析出された金属により単結晶基板と半導体膜との間にかかる応力を低減させることができる。
【００２６】
本発明の半導体装置の製造方法は、さらに前記単結晶基板裏面側より光を照射する工程の前に前記半導体膜の形成を中断し、前記光を照射する工程の後に前記半導体膜の形成を再開することが好ましい。この好ましい構成によれば、半導体膜の構成元素を介して単結晶基板と緩やかに接合した状態で半導体膜上にさらに半導体膜を形成しているので、この半導体膜の再成長の際に半導体膜にかかる応力を低減でき、単結晶基板と半導体膜との間の熱膨張係数の差や格子不整合の影響を受けずに、良好な結晶性を有する半導体膜を形成することができる。それにより、良好な結晶性を有し高性能な半導体装置を得ることができる。
【００２７】
本発明の半導体装置の製造方法は、さらに前記単結晶基板裏面より光を照射する工程の前に前記半導体膜に異種材料を接着させる工程と、前記光を照射する工程の後に前記異種材料を前記半導体膜より分離する工程とを有することが好ましい。この好ましい構成によれば、前記半導体膜に異種基板を接着した後に、単結晶基板裏面より光を照射し半導体膜の一部を分解することにより、半導体膜の分解によって半導体膜にかかる応力が緩和される過程での半導体膜でのクラック発生を抑制し、それにより大面積にてクラックが低減した反りの少ない半導体装置を形成することができる。
【００２８】
本発明の半導体装置の製造方法は、さらに前記単結晶基板裏面より照射する光の光源として、パルス状に発振するレーザ光源を用いることが好ましい。この好ましい構成によれば、照射する光の光源をパルス状に発振するレーザとすれば、光の出力パワーを著しく増加させることができ、半導体膜の一部を容易に分離することができる。
【００２９】
本発明の半導体装置の製造方法は、さらに前記光源が、水銀灯の輝線であることが好ましい。この好ましい構成によれば、光源を水銀灯の輝線とすれば、レーザ光に比べてスポットサイズを大きくすることができ、光照射工程をより短時間で行うことができる。
【００３０】
本発明の半導体装置の製造方法は、さらに前記単結晶基板裏面より、前記基板の主面内を走査する形で光を照射することが好ましい。
【００３１】
本発明の半導体装置の製造方法は、さらに前記光を照射する工程において、前記単結晶基板を加熱することが好ましい。この好ましい構成によれば、単結晶基板を加熱することで単結晶基板と半導体膜との間の熱膨張係数の差によるストレスを緩和しつつ前記半導体膜の一部を分解することができるので、半導体膜にクラックを生じさせることなく半導体膜の分解を行うことができる。
【００３２】
本発明の半導体装置の製造方法は、さらに前記単結晶基板としてサファイア、ＭｇＯ、ＬｉＧａＯ２、ＬｉＡｌＯ２またはＬｉＧａＯ２とＬｉＡｌＯ２とからなる混晶のうちいずれかにより構成された基板を用いることが好ましい。この好ましい構成によれば、サファイア、ＭｇＯ、ＬｉＧａＯ２、ＬｉＡｌＯ２いずれも半導体膜の一部にて吸収される光に対して透光性を有するので、半導体膜を効率よく分離することができる。
【００３３】
本発明の半導体装置の製造方法は、さらに前記単結晶基板の上に半導体膜を形成する工程の後に、フォトリソグラフィ工程、加熱処理工程またはダイシング工程を有することが好ましい。この好ましい構成によれば、例えばフォトリソグラフィ工程において基板の反りが少なく、大面積の基板にて均一な寸法でパターンを形成することができる。
【００３４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００３５】
（第１の実施の形態）
図１は、本発明の第１の実施の形態における半導体装置を示す構成図である。同図において、半導体装置は、サファイア基板１、約５μｍのＧａＮ膜２、金属Ｇａを含む金属層３よりなる。
【００３６】
図１に示す構造は具体的には以下に示す方法により形成することができる。まず、サファイ基板１上に例えばＭＯＣＶＤ法により約５μｍのＧａＮ膜２を形成する。原料ガスにはトリメチルガリウム（ＴＭＧａ：Ｇａ（ＣＨ３）３）とアンモニアガス（ＮＨ３）を用い、基板温度約１０５０℃にて反応させることによりＧａＮ膜２を形成する。なお、ここでサファイ基板１上に例えばＧａＮ膜２、またその他デバイスを形成したものをここでは単に基板という。基板冷却後はＧａＮとサファイアとの熱膨張係数の差のために、基板は凸に反っている。この凸に反った基板に対し、サファイア基板１の裏面より、例えばＹＡＧレーザ第３高調波（波長３５５ｎｍ）をサファイア基板１の裏面より照射する。この高出力短波長パルスレーザの照射により、サファイア基板１付近でのＧａＮ膜２においてレーザ光は吸収され、ＧａＮが分解し、界面に金属ガリウムを含む金属層３が形成される。この界面近傍での変質により、ＧａＮ膜２中の応力は緩和され、基板の反りが大幅に低減される。
【００３７】
上記に示した本発明の構成により窒素を含むＩＩＩ−Ｖ族化合物半導体が分解した場合、構成元素である窒素は半導体層より速やかに脱離するので、サファイア基板１とＧａＮ膜２との間にはＩＩＩ族金属が残り、ＩＩＩ族金属は柔らかいのでサファイア基板１とＧａＮ膜２との間にかかる応力をＩＩＩ族金属のところで緩和することができる。
【００３８】
とりわけＧａＮ膜２の構成元素が析出した層に金属Ｇａを含むことにより、Ｇａは常温でも液体または非常に柔らかい固体であるので、サファイア基板１とＧａＮ膜２との間にかかる応力をよりいっそう緩和することができる。
【００３９】
この基板構造を用いてフォトリソグラフィ等の基板プロセスを行うことにより、フォトリソグラフィにおいてはパターン寸法が大面積で均一に形成される。とくに大面積基板のステッパ等、基板搬送に真空吸着が必要工程では基板反りのため搬送ができないという課題があったが、図１に示す構造で基板反りが低減されているので、真空吸着での真空搬送が可能で既存のプロセス設備を問題なく使用することが可能となる。また、ヒートシンクを用い基板加熱あるいは冷却が必要な、例えば反応性イオンエッチング（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ：　ＲＩＥ）やアニールなどの工程において、大面積で均一に加熱あるいは冷却することが可能となる。さらに、図１に示すＧａＮ膜付きサファイア基板１上に例えば半導体レーザ構造等のデバイス構造をエピタキシャル成長すれば、金属Ｇａを含む金属層を介してサファイア基板１と接する形でエピタキシャル成長層が形成されるので、格子不整合や熱膨張係数の差の影響を受けずにデバイス構造の成長を行うことが可能となる。
【００４０】
従って、図１に示す半導体装置によれば、界面付近で金属ガリウムを含む金属層が形成されているので、大面積で反りの少ないＧａＮ膜２付きサファイア基板１を作製することが可能となる。このようなＧａＮ膜２に対し、フォトリソグラフィ等のプロセスを行えば、例えば半導体レーザであればストライプ幅を、電界効果トランジスタではゲート長を大面積基板で均一に再現性良く形成できるので、デバイスの高歩留まりが実現できる。
【００４１】
なお図１に示す例ではＧａＮ膜２としたが、ＡｌＧａＩｎＮ活性層を含むダブルへテロ構造や量子井戸構造を含む半導体レーザあるいは発光ダイオード構造、もしくはＡｌＧａＮ／ＧａＮヘテロ構造等を有する電界効果トランジスタあるいはバイポーラトランジスタ構造であってもよく、またＧａＮ膜２を下地層とし、レーザ照射を行った後に、前述のデバイス構造を再成長する形でも良い。ここではサファイアを基板に用いたが基板はＬｉＧａＯ２、ＬｉＡＯ２、ＬｉＧａｘＡｌ１−ｘＯ２（０＜ｘ＜１）、ＭｇＯ等、照射光が実質吸収されない材料であってもよい。ここでは、レーザ光照射前に例えば高分子材料フィルムなどの保持材をＧａＮ膜２の表面に接着し、レーザ光照射後に前記保持材を除去する構成としてもよく、この場合は前記保持材によって、前記レーザ光照射時のＧａＮ膜２分解による膜中の応力の急激な緩和が原因で発生するＧａＮ膜２のクラックを防止することが可能となる。
【００４２】
なお、上記に示すように窒素を含むＩＩＩ−Ｖ族化合物半導体が分解した場合、サファイア基板１とＧａＮ膜２との間にはＩＩＩ族元素を多く含む化合物が残ることがある。また、サファイア基板１の代わりに他の基板、例えばＺｎＯ基板を用いた場合、ＺｎＯが分解してできる酸素とＩＩＩ族元素との化合物ができることがある。例えばＩＩＩ族元素としてガリウムを例にとると、Ｇａ２Ｏ３や、ＧａＯｘ（ｘは酸素の組成を表す数）、ＧａＯｘＮｙ（ｘは酸素の組成を表す数、ｙは窒素の組成を表す数）ができることがある。しかしながらこれらＩＩＩ族元素を多く含む化合物はレーザ照射後にできるものであり、そのＩＩＩ族元素を多く含む化合物層は所々にレーザ照射により構成元素が蒸発したり、脱離したりしてでできる空洞等により構造的にもろくなるので、基板とＧａＮ膜２との間にかかる応力をＩＩＩ族元素を多く含む化合物層のところで緩和することができる。
【００４３】
なお、上記ＩＩＩ族元素を多く含む化合物層としては、ＩＩＩ族金属とＩＩＩ族元素を多く含む化合物とを含んだ層であってもよい。例えば金属ガリウム、ＧａＯｘおよびＧａＯｘＮｙとを含んだ層であってもよい。そのようにすることで、基板とＧａＮ膜２との間にかかる応力を、ＩＩＩ族金属とＩＩＩ族元素を多く含む化合物とを含んだ層のところで緩和することができる。
【００４４】
なお、上記ＧａＮ膜２の代わりに、Ｂを構成元素として含むＩＩＩ族窒化物半導体層でもよく、ＡｓやＰを構成元素として含むＩＩＩ族窒化物半導体層でもよい。
【００４５】
（第２の実施の形態）
図２は、本発明の第２の実施の形態における半導体装置を示す構成図である。同図において、半導体装置は、サファイア基板１、約５μｍのＧａＮ膜２、金属Ｇａを含む金属層３よりなる。
【００４６】
図２に示す構造は具体的には以下に示す方法により形成することができる。基本的には図１に示す構造と同様の方法にて形成できるが、図１の場合と異なりレーザ照射を選択的に行っているために、界面に金属Ｇａを含む金属層３が全面でなく選択的に形成されている。具体的には、サファイ基板１上に例えばＭＯＣＶＤ法により約５μｍのＧａＮ膜２を形成する。ここでは、基板冷却後はＧａＮとサファイアの熱膨張係数との差のために、基板は凸に反っている。この凸に反った基板構造に対し、サファイア基板１の裏面より、例えばＹＡＧレーザ第３高調波（波長３５５ｎｍ）をサファイア基板１の裏面より照射する。この高出力短波長パルスレーザの照射により、サファイア基板１付近でのＧａＮにおいてレーザ光は吸収され、ＧａＮが分解し、界面に金属Ｇａを含む金属層３が形成される。ここでは図１の場合と異なり、面内で選択的に照射する、あるいはレーザ光強度の不均一性を利用しレーザ光パワーの強い部分でのみ界面での分解が生じるようにして、界面に金属Ｇａを含む金属層３が選択的に形成されるようにしている。この界面層の変質により、ＧａＮ膜２中のストレスは緩和され、基板の反りが大幅に低減されるので、第１の実施の形態と同様に、フォトリソグラフィ、エッチングやアニールといった基板・プロセスの工程を大面積にて均一に再現性良く行うことが可能となる。この基板構造を用いてフォトリソグラフィ等の基板・プロセスを行うことにより、フォトリソグラフィにおいてはパターン寸法が大面積で均一に形成される。また、図２に示すＧａＮ膜２付きサファイア基板１上に例えば半導体レーザ構造等のデバイス構造をエピタキシャル成長すれば、レーザ光を照射した部分では、金属Ｇａを含む金属層３を介してサファイア基板１と接する形でエピタキシャル成長層が形成されるので、格子不整合や熱膨張係数の差の影響を受けずにデバイス構造の成長を行うことが可能となる。
【００４７】
（第３の実施の形態）
図３は、本発明の第３の実施の形態における半導体装置を示す構成図、具体的には半導体レーザの構造を示す断面図である。図４は第３の実施の形態における半導体装置の製造方法、具体的には半導体レーザの製造方法を示す構成図である。図３、図４における半導体装置は、サファイア基板１、金属Ｇａを含む金属層３、ｎ型ＡｌＧａＩｎＮ層４、ＡｌＧａＩｎＮ活性層５、ｐ型ＡｌＧａＩｎＮ層６、Ｔｉ／Ａｌ電極７、Ｎｉ／Ａｕ電極８よりなる。
【００４８】
図３に示す半導体レーザの製造方法について、図４を用いて説明する。まず、サファイア基板１上に例えばＭＯＣＶＤ法により、ｎ型ＡｌＧａＩｎＮ層４、ＡｌＧａＩｎＮ活性層５、ｐ型ＡｌＧａＩｎＮ層６をこの順に形成する（図４（ａ））。なお、ここでＡｌＧａＩｎＮ活性層５には量子井戸構造を含み、ｎ型ＡｌＧａＩｎＮ層４及びｐ型ＡｌＧａＩｎＮ層６には光閉じ込めを行うクラッド層や光ガイド層を含む形でもよい。一般的なエピタキシャル成長層の膜厚は約６μｍである。この結晶成長に続く基板冷却後はＧａＮ系半導体とサファイアとの熱膨張係数の差のために、基板は凸に反っている。この凸に反った基板構造に対し、サファイア基板１の裏面より、例えばＹＡＧレーザ第３高調波（波長３５５ｎｍ、なお、ＹＡＧとは、イットリウム・アルミニウム・ガーネットの略称である）をサファイア基板１の裏面より照射する（図４（ｂ））。この高出力短波長パルスレーザの照射により、ｎ型ＡｌＧａＩｎＮ層４のサファイア基板１付近においてレーザ光が吸収され、ｎ型ＡｌＧａＩｎＮ層４が分解し、界面に金属Ｇａを含む金属層３が形成される（図４（ｃ））。この界面近傍での変質により、半導体レーザにかかる応力は緩和され、基板の反りが大幅に低減される。レーザ光は面内をスキャンする形で照射される。このレーザ光源はＫｒＦあるいはＡｒＦを用いたエキシマレーザ（なお、ＫｒＦ、ＡｒＦは、エキシマレーザ装置に含まれる混合ガスのことを表す。たとえばＫｒＦはクリプトンとフッ素との混合ガス、ＡｒＦはアルゴンとフッ素との混合ガスを表す）や、水銀灯の波長３６５ｎｍ輝線を持いる形でも良い。ここでは、レーザ照射時の膜中応力を緩和する目的で、例えば５００℃程度に基板が加熱されていても良い。界面でのｎ型ＡｌＧａＩｎＮ層４の分解は基板全面でなく、第２の実施の形態と同様選択的に生じている形でも、反りの低減は可能である。
【００４９】
光照射により反りが低減した基板に対し、導波路形成のためのリッジ構造形成とｎ層側電極取り出しのためにｐ型ＡｌＧａＩｎＮ層４のエッチングを例えばＣｌ２ガスを用いたドライエッチングにより行う（図４（ｄ））。ここでは、前述の通りリッジ構造では１．７μｍ程度の幅を形成する必要がある。これに続いて、ｎ層側にはＴｉ／Ａｌ電極７、ｐ層側にはＮｉ／Ａｕ電極８を形成する（図４（ｅ））。
【００５０】
レーザ照射により界面に金属Ｇａを含む金属層３を形成することにより、基板の反りが低減されており、ストライプ幅を形成するためのフォトリソグラフィ寸法を面内で均一に形成できる。またリッジ形成のためのドライエッチング時も基板が反っておらず、基板の冷却が均一に行えるので、結果としてエッチング深さを面内で均一に形成できる。この基板を裏面のサファイア研磨及び劈開・ダイシングによりチップ加工する際も、基板の反りがなくダイス・ボンディングなどの組み立てを容易にまたデバイスの放熱を均一に行うことが可能となる。
【００５１】
なお、導波路形成のためのリッジ構造形成とｎ層側電極取り出しのためにｐ型ＡｌＧａＩｎＮ層４のエッチングを例えばＣｌ２ガスを用いたドライエッチングにより行う、すなわちＡｌＧａＩｎＮ層４に段差部を設けているが、この段差部は、半導体レーザ素子のリッジ型導波路構造の素子分離等に利用することができる。また、段差部側面の幅が２μｍ以下であることにより、短波長レーザにおいて高次モードの発生が抑制できる。その結果レーザの導波特性を改善させることができる。
【００５２】
なお、図３に示す半導体レーザの代わりに発光ダイオードを用いても良い。発光ダイオードの典型的な構造として、例えば、サファイア基板の上に順次形成された、層厚が約４μｍのｎ型ＧａＮ層、Ｉｎ０．２Ｇａ０．８Ｎ／ＧａＮ３重量子井戸層（量子井戸層の合計層厚は３０ｎｍ）、層厚が約０．２μｍのｐ型ＧａＮ層であり、発光ダイオードの発光波長が約４５０ｎｍの青色ＬＥＤがある。
【００５３】
（第４の実施の形態）
図５は、本発明の第４の実施の形態における半導体装置を示す構成図、具体的には電界効果トランジスタの構造を示す断面図である。図６は第５の実施の形態における半導体装置の製造方法、具体的には電界効果トランジスタの製造方法を示す構成図である。図５，６における半導体装置はサファイア基板１、金属Ｇａを含む金属層３、アンドープＧａＮ層９、ｎ型ＡｌＧａＮ層１０、ソース電極１１、ドレイン電極１２、ゲート電極１３よりなる。
【００５４】
図５に示す電界効果トランジスタの製造方法について、図６を用いて説明する。まず、サファイア基板１上に例えばＭＯＣＶＤ法によりアンドープＧａＮ層９、ｎ型ＡｌＧａＮ層１０をこの順に形成する（図６（ａ））。この結晶成長に続く基板冷却後はＧａＮ系半導体とサファイアとの熱膨張係数の差のために、第３の実施の形態の場合と同様、基板は凸に反っている。この凸に反った基板構造に対し、サファイア基板１の裏面より、例えばＹＡＧレーザ第３高調波（波長３５５ｎｍ）をサファイア基板１の裏面より照射する（図６（ｂ））。この高出力短波長パルスレーザの照射により、サファイア基板１付近でのアンドープＧａＮ層９においてレーザ光は吸収され、アンドープＧａＮ層９が分解し、界面に金属Ｇａを含む金属層３が形成される（図６（ｃ））。この界面層の変質により、ＧａＮ系半導体デバイス構造中のストレスは緩和され、基板の反りが大幅に低減される。レーザ光は面内をスキャンする形で照射される。このレーザ光源はＫｒＦあるいはＡｒＦを用いたエキシマレーザや、水銀灯の波長３６５ｎｍ輝線を持いる形でも良い。ここでは、レーザ照射時の膜中ストレスを緩和する目的で、例えば５００℃程度に基板が加熱されていても良い。界面でのアンドープＧａＮ層９の分解は基板全面でなく、第２の実施の形態と同様選択的に生じている形でも、反りの低減は可能である。
【００５５】
光照射により反りが低減した基板に対し、素子分離のためにｎ型ＡｌＧａＮ層１０及びアンドープＧａＮ層９のドライエッチングを例えばＣｌ２などのガスを用いて行う（図６（ｄ））。続いて、例えばＴｉ／Ａｌによるソース電極１１およびＴｉ／Ａｌによるドレイン電極１２、例えばＰｔ／Ａｕによるゲート電極１３をリフトオフ法により形成する（図６（ｅ））。一般的なエピタキシャル成長層の膜厚は２〜３μｍである。ここで、ゲート長は高周波特性を向上させるためには短ゲート長化が必要であり、１μｍ以下、より好ましくは０．５μｍ以下とすることが望ましい。これに続いて、基板裏面の研磨による薄膜化、チップのダイシングを行いトランジスタ・チップを形成する。
【００５６】
レーザ照射により界面に金属Ｇａを含む金属層３を形成することにより、基板の反りが低減されており、ゲートを形成するためのフォトリソグラフィ寸法を面内で均一に形成できる。この基板を裏面のサファイア研磨及び劈開・ダイシングによりチップ加工する際も、基板の反りがなくダイス・ボンディングなどの組み立てを容易にまたデバイスの放熱を均一に行うことが可能となる。この反りの低減は電界効果トランジスタにて大電力パワー素子に応用し、チップサイズが大きくなった際に、より有効である。
【００５７】
なお、素子分離のためにｎ型ＡｌＧａＮ層１０及びアンドープＧａＮ層９のドライエッチングを例えばＣｌ２などのガスを用いて行う、すなわち、アンドープＧａＮ層９に段差部を設けたことにより、形成された段差部は電界効果トランジスタの素子分離等に利用することができる。そしてその段差部側面の幅が２μｍ以下であることにより、分離幅を短くしチップサイズをより小さくできる。
【００５８】
なお、前記の図１〜６に示す実施の形態で用いたサファイア基板１はいかなる面方位でも良く、また（０００１）面等の代表面からオフアングルのついた面方位であっても良い。ＧａＮ膜２の結晶成長方法はＭＯＣＶＤでなく、例えば、分子線エピタキシャル成長法（ＭＢＥ法）あるいはハイドライド気相成長法（ＨＶＰＥ法）による層を含む形でもよい。
【００５９】
また、ＧａＮ膜２あるいはＧａＮ系半導体デバイス構造の部分は、照射したレーザ光を吸収する部分が膜中に存在する限りは例えばＡｌＧａＮやＩｎＧａＮ等、いかなる組成の窒化物化合物半導体で構成されていてもよい。
【００６０】
またＺｎＯ膜がサファイア基板とＧａＮ系半導体デバイスとの界面に形成され、ＺｎＯ膜のところでレーザ光が吸収される構成となっていてもよい。前記の光照射工程の前あるいは後に、例えばＳｉ基板などの異種基板を貼り合わせる工程を含む形でもよい。
【００６１】
また、ＧａＮ膜２を光照射により分離する工程で使用する光源は、ＹＡＧレーザの第３高調波に限らず、ＫｒＦ、ＡｒＦエキシマレーザあるいは水銀灯の輝線であってもよい。
【００６２】
また、基板とＧａＮ膜２の間にＺｎＯやＩｎＧａＮといったＧａＮよりも禁制帯幅の小さな層が挿入されており、光の吸収が促進され、低出力の光で界面が分解し基板の反りが低減される構成としてもよい。
【００６３】
また、基板の上にＧａＮ膜等を形成する工程の後に、フォトリソグラフィ工程、加熱処理工程またはダイシング工程を行ってもよい。例えばフォトリソグラフィ工程においては基板の反りを少なくでき、大面積の基板にて均一な寸法でパターンを形成することができる。例えばヒートシンク上で加熱する処理工程では均一に加熱でき、デバイスの歩留を向上させることができる。また、ダイシングおよびこれに続くボンディング工程ではチップの反りが少なく、再現性よくダイシング、ボンディングを行うことができる。
【００６４】
【発明の効果】
以上説明したように、本発明の半導体装置及びその製造方法によれば、デバイス構造をエピタキシャル成長した基板あるいはデバイス・チップの反りが大幅に低減し、加熱時の温度分布の面内均一性を大幅に改善することができて、デバイスの高歩留まりを実現することが可能となる。また、チップが平坦化されダイス・ボンディングなどの組立工程を容易に行い、またデバイスの放熱を改善することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体装置を示す構成断面図
【図２】本発明の第２の実施の形態における半導体装置を示す構成断面図
【図３】本発明の第３の実施の形態における半導体装置を示す構成断面図
【図４】本発明の第３の実施の形態における半導体装置の製造方法を示す構成断面図
【図５】本発明の第４の実施の形態における半導体装置を示す構成断面図
【図６】本発明の第４の実施の形態における半導体装置の製造方法を示す構成断面図
【図７】第１の従来例における半導体装置の構成断面図
【図８】第２の従来例における半導体装置の構成断面図
【符号の説明】
１　サファイア基板
２　ＧａＮ膜
３　金属Ｇａを含む金属層
４　ｎ型ＡｌＧａＩｎＮ層
５　ＡｌＧａＩｎＮ活性層
６　ｐ型ＡｌＧａＩｎＮ層
７　Ｔｉ／Ａｌ電極
８　Ｎｉ／Ａｕ電極
９　アンドープＧａＮ層
１０　ｎ型ＡｌＧａＮ層
１１　ソース電極
１２　ドレイン電極
１３　ゲート電極

Claims (21)

  1. 単結晶基板上に形成された半導体膜と、前記半導体膜の一部に前記半導体膜が分解されて前記半導体膜の構成元素が析出した層とを有することを特徴とする半導体装置。
  2. 前記半導体膜が２つの異なる導電型を含む多層構造を有することを特徴とする請求項１記載の半導体装置。
  3. 前記半導体膜が窒素を含むＩＩＩ−Ｖ族化合物半導体により構成されていることを特徴とする請求項１または２記載の半導体装置。
  4. 前記単結晶基板が、サファイア、ＭｇＯ、ＬｉＧａＯ２、ＬｉＡｌＯ２またはＬｉＧａＯ２とＬｉＡｌＯ２とからなる混晶のうちいずれかにより構成されていることを特徴とする、請求項１記載の半導体装置。
  5. 前記半導体膜の一部に段差部を設けたことを特徴とする請求項１または２記載の半導体装置。
  6. 前記段差部が、前記半導体膜の、２枚の主面とその間に挟まれる側面とからなり、前記側面の幅が２μｍ以下であることを特徴とする請求項５記載の半導体装置。
  7. 前記半導体膜に接してショットキー電極が形成されたことを特徴とする請求項１または２記載の半導体装置。
  8. 前記半導体膜に接するショットキー電極の寸法において１μｍ以下である部分を有することを特徴とする請求項７記載の半導体装置。
  9. 前記多層構造が発光ダイオード、半導体レーザ、電界効果トランジスタ、バイポーラトランジスタのいずれかのデバイス構造を構成することを特徴とする請求項２記載の半導体装置。
  10. 前記多層構造が量子井戸構造を含むことを特徴とする請求項９記載の半導体装置。
  11. 前記半導体膜の構成元素が析出した層に金属ガリウムを含むことを特徴とする請求項１記載の半導体装置。
  12. 前記半導体膜の構成元素が析出した層にガリウムと酸素とを構成元素とする化合物を含むことを特徴とする請求項１記載の半導体装置。
  13. 単結晶基板の上に半導体膜を形成する工程と、単結晶基板では実質吸収されず半導体膜の一部にて吸収される光を前記単結晶基板裏面側より照射して、前記半導体膜の一部を分解する工程とを有することを特徴とする半導体装置の製造方法。
  14. 前記単結晶基板裏面側より光を照射する工程の前に前記半導体膜の形成を中断し、前記光を照射する工程の後に前記半導体膜の形成を再開することを特徴とする請求項１３記載の半導体装置の製造方法。
  15. 前記単結晶基板裏面より光を照射する工程の前に前記半導体膜に異種材料を接着させる工程と、前記光を照射する工程の後に前記異種材料を前記半導体膜より分離する工程とを有することを特徴とする請求項１３記載の半導体装置の製造方法。
  16. 前記単結晶基板裏面より照射する光の光源として、パルス状に発振するレーザ光源を用いることを特徴とする請求項１３記載の半導体装置の製造方法。
  17. 前記光源が、水銀灯の輝線であることを特徴とする請求項１６記載の半導体装置の製造方法。
  18. 前記単結晶基板裏面より、前記基板の主面内を走査する形で光を照射することを特徴とする請求項１３記載の半導体装置の製造方法。
  19. 前記光を照射する工程において、前記単結晶基板を加熱することを特徴とする請求項１３記載の半導体装置の製造方法。
  20. 前記単結晶基板としてサファイア、ＭｇＯ、ＬｉＧａＯ２、ＬｉＡｌＯ２またはＬｉＧａＯ２とＬｉＡｌＯ２とからなる混晶のうちいずれかにより構成された基板を用いることを特徴とする請求項１３記載の半導体装置の製造方法。
  21. 前記単結晶基板の上に半導体膜を形成する工程の後に、フォトリソグラフィ工程、加熱処理工程またはダイシング工程を有することを特徴とする請求項１３記載の半導体装置の製造方法。
JP2002168779A 2002-06-10 2002-06-10 半導体装置及びその製造方法 Withdrawn JP2004014938A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002168779A JP2004014938A (ja) 2002-06-10 2002-06-10 半導体装置及びその製造方法
CNA031411150A CN1467863A (zh) 2002-06-10 2003-06-09 半导体晶片、半导体装置及其制造方法
US10/457,362 US20040065889A1 (en) 2002-06-10 2003-06-10 Semiconductor wafer, semiconductor device, and methods for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002168779A JP2004014938A (ja) 2002-06-10 2002-06-10 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2004014938A true JP2004014938A (ja) 2004-01-15

Family

ID=29996444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002168779A Withdrawn JP2004014938A (ja) 2002-06-10 2002-06-10 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20040065889A1 (ja)
JP (1) JP2004014938A (ja)
CN (1) CN1467863A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007072871A1 (ja) * 2005-12-21 2007-06-28 Rohm Co., Ltd. 窒化物半導体発光素子の製造方法
US7847307B2 (en) 2005-03-23 2010-12-07 Panasonic Corporation Light-emitting module
JP2011151400A (ja) * 2011-02-10 2011-08-04 Furukawa Co Ltd レーザ剥離装置、レーザ剥離方法、ｉｉｉ族窒化物半導体自立基板の製造方法
JP2011159980A (ja) * 2011-02-10 2011-08-18 Furukawa Co Ltd レーザ剥離装置、レーザ剥離方法、ｉｉｉ族窒化物半導体自立基板の製造方法
JP2012119581A (ja) * 2010-12-02 2012-06-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JPWO2016002157A1 (ja) * 2014-07-02 2017-04-27 パナソニックＩｐマネジメント株式会社 半導体装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040140474A1 (en) * 2002-06-25 2004-07-22 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, method for fabricating the same and method for bonding the same
KR100964399B1 (ko) * 2003-03-08 2010-06-17 삼성전자주식회사 반도체 레이저 다이오드 및 이를 채용한 반도체 레이저다이오드 조립체
EP1668688A4 (en) * 2003-09-19 2011-03-02 Tinggi Technologies Private Ltd FABRICATION OF SEMICONDUCTOR COMPONENTS
CN101373807B (zh) * 2003-09-19 2010-06-09 霆激技术有限公司 半导体器件上导电金属层的制作
SI1682721T1 (sl) * 2003-11-13 2009-10-31 You Hack Churl Papirna kaša in papir iz rdečih alg (Rhodophyta) ter postopek za izdelavo
WO2005088743A1 (en) * 2004-03-15 2005-09-22 Tinggi Technologies Private Limited Fabrication of semiconductor devices
JP2007533133A (ja) 2004-04-07 2007-11-15 ティンギ テクノロジーズ プライベート リミテッド 半導体発光ダイオード上での反射層の作製
SG130975A1 (en) * 2005-09-29 2007-04-26 Tinggi Tech Private Ltd Fabrication of semiconductor devices for light emission
SG131803A1 (en) 2005-10-19 2007-05-28 Tinggi Tech Private Ltd Fabrication of transistors
KR20080067676A (ko) * 2005-10-21 2008-07-21 테일러 바이오매스 에너지, 엘엘씨 타르를 제자리에서 제거함을 수반하는, 가스화 방법 및시스템
SG133432A1 (en) * 2005-12-20 2007-07-30 Tinggi Tech Private Ltd Localized annealing during semiconductor device fabrication
SG140473A1 (en) 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
SG140512A1 (en) * 2006-09-04 2008-03-28 Tinggi Tech Private Ltd Electrical current distribution in light emitting devices
CN100505165C (zh) * 2006-12-01 2009-06-24 东莞市中镓半导体科技有限公司 一种制备氮化镓单晶衬底的方法
JP5552627B2 (ja) * 2009-01-15 2014-07-16 並木精密宝石株式会社 エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
PL217437B1 (pl) * 2009-05-30 2014-07-31 Inst Wysokich Ciśnień Polskiej Akademii Nauk Dioda laserowa i sposób wytwarzania diody laserowej
JP2011035253A (ja) * 2009-08-04 2011-02-17 Disco Abrasive Syst Ltd ウエーハの加工方法
TWI525664B (zh) * 2010-03-05 2016-03-11 Namiki Precision Jewel Co Ltd A crystalline film, a device, and a method for producing a crystalline film or device
JP5551131B2 (ja) * 2011-09-14 2014-07-16 株式会社東芝 窒化物半導体積層構造体の製造方法
RU2520947C1 (ru) * 2012-11-07 2014-06-27 Федеральное государственное бюджетное учреждение науки Южный научный центр Российской академии наук Интегральный инжекционный лазер с модуляцией частоты излучения посредством управляемой передислокации максимума амплитуды волновых функций носителей заряда
CN105070804A (zh) * 2015-07-29 2015-11-18 山东浪潮华光光电子股份有限公司 一种以镓液滴作为缓冲层外延GaN的结构及其制备方法
US9941262B2 (en) 2015-12-07 2018-04-10 Glo Ab Laser lift-off on isolated III-nitride light islands for inter-substrate LED transfer
CN112071743A (zh) * 2020-09-21 2020-12-11 中国科学院长春光学精密机械与物理研究所 一种高质量低电阻率的半导体材料及其生长方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440823B1 (en) * 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP4214585B2 (ja) * 1998-04-24 2009-01-28 富士ゼロックス株式会社 半導体デバイス、半導体デバイスの製造方法及び製造装置
US6113685A (en) * 1998-09-14 2000-09-05 Hewlett-Packard Company Method for relieving stress in GaN devices
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
US6649494B2 (en) * 2001-01-29 2003-11-18 Matsushita Electric Industrial Co., Ltd. Manufacturing method of compound semiconductor wafer
JP2002261327A (ja) * 2001-03-06 2002-09-13 Sony Corp 半導体発光素子及び半導体発光素子の製造方法
US6750158B2 (en) * 2001-05-18 2004-06-15 Matsushita Electric Industrial Co., Ltd. Method for producing a semiconductor device
JP3969029B2 (ja) * 2001-08-03 2007-08-29 ソニー株式会社 半導体素子の製造方法
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
US6617261B2 (en) * 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847307B2 (en) 2005-03-23 2010-12-07 Panasonic Corporation Light-emitting module
WO2007072871A1 (ja) * 2005-12-21 2007-06-28 Rohm Co., Ltd. 窒化物半導体発光素子の製造方法
JP2012119581A (ja) * 2010-12-02 2012-06-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2011151400A (ja) * 2011-02-10 2011-08-04 Furukawa Co Ltd レーザ剥離装置、レーザ剥離方法、ｉｉｉ族窒化物半導体自立基板の製造方法
JP2011159980A (ja) * 2011-02-10 2011-08-18 Furukawa Co Ltd レーザ剥離装置、レーザ剥離方法、ｉｉｉ族窒化物半導体自立基板の製造方法
JPWO2016002157A1 (ja) * 2014-07-02 2017-04-27 パナソニックＩｐマネジメント株式会社 半導体装置

Also Published As

Publication number Publication date
US20040065889A1 (en) 2004-04-08
CN1467863A (zh) 2004-01-14

Similar Documents

Publication Publication Date Title
JP2004014938A (ja) 半導体装置及びその製造方法
US7153715B2 (en) Semiconductor device and method for fabricating the same
US7713812B2 (en) Method for manufacturing semiconductor thin film
US6593159B1 (en) Semiconductor substrate, semiconductor device and method of manufacturing the same
JP2004072052A (ja) 半導体装置及びその製造方法
US6723165B2 (en) Method for fabricating Group III nitride semiconductor substrate
US6750158B2 (en) Method for producing a semiconductor device
US7759219B2 (en) Method of manufacturing nitride semiconductor device
CN102738321A (zh) 用于斜切块状衬底上的外延处理的方法和系统
US6797532B2 (en) Semiconductor device and method for manufacturing the same
JP2004112000A (ja) 半導体発光素子の製造方法
JP3803606B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
US6881261B2 (en) Method for fabricating semiconductor device
JP2003347590A (ja) 半導体装置の製造方法
JP3862602B2 (ja) 半導体装置の製造方法
JP2007013191A (ja) 半導体装置及びその製造方法
JP4451606B2 (ja) 半導体薄膜の製造方法
JP2003264314A (ja) 半導体装置及びその製造方法
JP2006179623A (ja) 窒化物半導体基板の製造方法および窒化物半導体装置の製造方法
JP2004128107A (ja) 光半導体素子
KR20070122120A (ko) 수직형 발광 다이오드의 제조방법
JP4740902B2 (ja) 半導体装置の製造方法
JP4656888B2 (ja) 基板の分割方法
JP2007300146A (ja) 半導体装置及びその製造方法
JPH1197802A (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050412

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20081126