JP3969029B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP3969029B2 JP3969029B2 JP2001237087A JP2001237087A JP3969029B2 JP 3969029 B2 JP3969029 B2 JP 3969029B2 JP 2001237087 A JP2001237087 A JP 2001237087A JP 2001237087 A JP2001237087 A JP 2001237087A JP 3969029 B2 JP3969029 B2 JP 3969029B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- growth
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
Description
【発明の属する技術分野】
本発明は半導体素子及び半導体素子の製造方法に関し、特に、窒化物系化合物半導体を用いて構成される半導体素子及び半導体素子の製造方法において、下地成長層を成長基板とともに分離することができ、第一導電層に裏面から電極を効率良く形成することができる半導体素子及び半導体素子の製造方法に関する。
【0002】
【従来の技術】
従来、サファイア基板上に積層された半導体成長層はエッチングを施すことによりサファイア基板から剥離される。しかし、エッチングを施してサファイア基板から半導体成長層を剥離する場合、エッチング速度の緩慢やエッチングによる結晶表面へのダメージなどの問題がある。
【0003】
窒化系化合物半導体成長層において、ウェットエッチングを施してサファイア基板から剥離することは困難であり、反応性イオンエッチングなどのようなドライエッチングを施してサファイア基板から剥離される。しかし、反応性イオンエッチングには腐食性ガスを用いるため、一般には結晶表面へのダメージが大きい。
【0004】
このようなエッチングを施して半導体成長層を成長基板から剥離する問題を考慮して、成長基板の裏側からレーザ光を照射して半導体成長層と成長基板との界面においてブレーションを生じさせて半導体成長層を剥離する方法が開発された。
【0005】
窒化物系化合物半導体成長層の場合、サファイア基板上に形成された半導体成長層は、サファイア基板の裏側からレーザ光を照射され、半導体成長層のアンドープ層やバッファ層においてレーザ光は吸収されアブレーションが生じ、サファイア基板からアンドープ層やバッファ層とともに半導体成長層は剥離される。その後、アンドープ層やバッファ層にエッチングを施し、素子の裏面に電極を形成する。
【0006】
【発明が解決しようとする課題】
しかし、サファイア基板から剥離された半導体成長層の裏面のアンドープ層やバッファ層は多結晶やアモルファス状であるため、抵抗が高く電極を形成するには不向きであり、裏面にエッチングを施すため効率が良くない。
【0007】
さらに、半導体素子の裏面に電極を形成する場合、裏面にエッチングを施す工程により、半導体素子を形成する製造工程が増え、半導体素子の生産コストが上昇する。また、半導体素子の生産コストの上昇とともに、半導体素子を実装した画像表示装置などの生産コストも上昇する。
【0008】
また、窒化物系化合物半導体において、素子の裏面に電極を形成するためにウェットエッチングを施すことはできず、反応性イオンエッチングのようなドライエッチングが施されるが、そのために電極を形成するアンドープ層やバッファ層の結晶へのダメージが大きい。
【0009】
そこで、本発明の半導体素子及び半導体素子の製造方法は、下地成長層を成長基板とともに分離することができ、第一導電層に裏面から電極を効率良く形成することができる半導体素子及び半導体素子の製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明における半導体素子の製造方法は、光透過性を有する基板上に下地成長層を形成する工程と、前記下地成長層上に所要の開口部を有する成長阻害膜を形成する工程と、前記開口部から選択成長によりバンドギャップエネルギーが前記下地成長層より小さい第一導電層を形成する工程と、前記第一導電層上に活性層及び第二導電層を積層して形成する工程と、前記基板に前記基板の裏側からレーザ光を照射して、前記下地成長層と前記第一導電層との界面において、前記レーザ光の照射により生じるアブレーションによって前記基板から分離する工程とを有することを特徴とする。
【0011】
成長基板上に形成された半導体成長層は、成長基板の裏側からのレーザ光照射によりアブレーションが生じて成長基板から分離されるのであるが、バンドギャップエネルギーが下地成長層より小さい半導体を用いて第一導電層を形成すると、これらのバンドギャップエネルギーの間にエネルギー値を有するレーザ光を成長基板の裏面から照射すると、下地成長層と第一導電層との第一導電層側界面においてアブレーションが生じる。そのため、下地成長層と第一導電層との界面において半導体成長層を分離することができ、下地成長層やバッファ層を成長基板とともに簡便に分離することができる。このように簡便に分離された第一導電層の裏面に効率良く電極を形成することができ、半導体素子の生産コストを低減することができる。
【0012】
成長基板上の半導体成長層を成長基板から分離する際に下地成長層やバッファ層が成長基板とともに半導体成長層から分離するため、結晶へのダメージの大きい反応性イオンエッチングなどのドライエッチングを施さず、結晶へのダメージの小さい酸などのウェットエッチングを電極が形成される第一導電層の表面に施す。そのため、結晶へのダメージが小さく良好な第一導電層に電極を形成することができる。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態について図を参照しながら説明する。
【0017】
[第一の実施の形態]
選択成長によって形成される断面略三角形状の六角錘状である半導体発光素子について説明する。また、図1乃至図8のA及びBはそれぞれ、各工程における断面図及び斜視図を示す。
【0018】
図1に示すように、成長基板11上に下地成長層12が形成される。成長基板11は、一般には次にウルツ鉱型の化合物半導体層を形成し得るものであれば特に限定されず、種々のものを使用できる。例えば、成長基板11として、窒化ガリウム(GaN)系化合物半導体の材料を成長させる場合に多く利用されているC面を主面としたサファイア基板を用いることができる。この場合の基板主面としてのC面は、5乃至6度の範囲で傾いた面方位を含むものである。第一の実施の形態において成長基板11は、後述する成長基板11を分離する際にレーザ光を裏側から照射するため、サファイア基板などの光透過性を有する基板である。
【0019】
この成長基板11の主面上に形成される下地成長層12としては、後の工程で六角錐のピラミッド構造を形成することからウルツ鉱型の化合物半導体を用いることができる。例えば、III族系化合物半導体を用いることができ、更には窒化ガリウム(GaN)系化合物半導体、窒化アルミニウム(AlN)系化合物半導体、窒化インジウム(InN)系化合物半導体、窒化インジウムガリウム(InGaN)系化合物半導体、窒化アルミニウムガリウム(AlGaN)系化合物半導体などである。
【0020】
下地成長層12を成長させる方法としては、種々の気相成長法を挙げることができる。例えば、有機金属化合物気相成長法(MOCVD(MOVPE)法)や分子線エピタキシー法(MBE法)などの気相成長法や、ハイドライド気相成長法(HVPE法)を用いて成長させることができる。特に、MOVPE法を用いると、迅速に結晶性の良いものが得られる。また、図1では省略しているが、下地成長層12の底部側には所要のバッファ層を形成しても良い。
【0021】
下地成長層12は、一般には下地成長層12にn側電極を形成するための導電層として機能することから、その全体にシリコンなどの不純物がドープされる。第一の実施の形態においては、後述するように、成長基板11の裏側からレーザ光を照射してアブレーションにより成長基板11を分離する際に、下地成長層12を成長基板とともに分離する。そのため、成長基板11とともに分離される下地成長層12には不純物をドープしなくても良い。
【0022】
図2のように、下地成長層12を順に積層した下地成長層12上の全面にシリコン酸化膜やシリコン窒化膜などからなる成長阻害膜13を形成する。この成長阻害膜13はマスク層として用いられる膜であり、スパッタ法若しくはその他の方法によって下地成長層12の表面に形成される。
【0023】
図3に示すように、成長阻害膜13を全面に形成した後、マスクとして機能する成長阻害膜13の一部が除去されて開口部13aが形成される。一般に、選択成長する上で開口部13aの形状は、成長基板11主面に対して傾斜した傾斜面を有するファセット構造に形成することができる形状であれば特に限定されるものではない。一例としてストライプ状、矩形状、円形状、楕円状、三角形状、又は六角形状などの多角形形状とされる。成長阻害膜13の下部の下地成長層12は開口部13aの形状を反映してその表面が露出する。第一の実施の形態のように、第一導電層、活性層、及び第二導電層を断面略三角形状の六角錘状に選択成長させることができる形状としては、円形状や六角形状などがあり、図3においては円形状の開口部13aが形成される。
【0024】
このような所定の形状の開口部13aが形成された後、図4に示すように、開口部13aにより選択成長によって第一導電層14が形成される。第一導電層14は下地成長層12と同様に、ウルツ鉱型の化合物半導体層であって、例えばシリコンドープのGaNの如き材料から形成される。この第一導電層14はn型クラッド層として機能する。この第一導電層14は、例えば、成長基板11がサファイア基板として、その主面がC面である場合には、選択成長によって断面略三角形状の六角錐形状に形成することができる。ここで、第一導電層14のバンドギャップエネルギーは、下地成長層12のバンドギャップエネルギーに比べて小さいものとする。例えば、下地成長層12に比べてバンドギャップエネルギーが小さい半導体として、下地成長層12にはAlGaN、第一導電層14にはGaNを用いることができる。
【0025】
図5に示すように、開口部13aより選択成長によって形成された第一導電層14の上に、活性層15、及び第二導電層16が順に積層されて形成される。
【0026】
活性層15は、半導体発光素子の光を生成するための層であり、例えばInGaN層やInGaN層をAlGaN層で挟む構造の層からなる。この活性層15は、第一導電層14の傾斜面からなるファセットに沿って延在され、発光するのに好適な膜厚を有する。また、活性層15は単一のバルク活性層で構成することも可能であるが、単一量子井戸(SQW)構造、二重量子井戸(DQW)構造、多重量子井戸(MQW)構造などの量子井戸構造を形成したものであっても良い。量子井戸構造には必要に応じて量子井戸の分離のために障壁層が併用される。
【0027】
第二導電層16は、ウルツ鉱型の化合物半導体層であって、例えばマグネシウムドープのGaNの如き材料から形成される。この第二導電層16はp型クラッド層として機能する。この第二導電層16も第一導電層14の傾斜面からなるファセットに沿って延在される。選択成長によって形成される六角錐形状の傾斜面は例えばS面、{11−22}面及びこれら各面に実質的に等価な面の中から選ばれる面とされる。
【0028】
図6に示すように、六角錐形状の第一導電層14、活性層15、及び第二導電層16の最外部にある第二導電層16の表面にp側電極17を形成する。p側電極17は、一例として、Ni/Pt/Au電極構造またはPd/Pt/Au電極構造を有し、蒸着法などによって形成される。また、n側電極は裏面に形成されるため、ここでは形成されていない。
【0029】
図7は成長基板11の裏側からレーザ光を照射して成長基板11を分離する工程を示す図である。成長基板11を分離するために照射するレーザ光には、紫外線であるエキシマレーザや高調波YAGレーザなどのレーザ光がある。レーザ光は成長基板11全面を照射しても良いし、所望の素子がある部分を選択的に照射しても良い。
【0030】
前述のように、第一導電層14のバンドギャップエネルギーが下地成長層12のバンドギャップエネルギーに比べて小さいため、成長基板11の裏側から照射するレーザ光として、これらのバンドギャップエネルギーの間にエネルギー値を有するレーザ光を用いると、レーザ光は下地成長層12において吸収されず、第一導電層14において吸収される。レーザ光を吸収する下地成長層12と第一導電層14との第一導電層14側界面において、アブレーションが生じ、下地成長層12とともに成長基板11は分離される。
【0031】
例えば、下地成長層12をAlGaN(Al組成が約15%)、第一導電層14(シリコンドープ)をAlGaNよりもバンドギャップエネルギーの小さなGaNとした場合、3倍高調波YAGレーザ(355nm)を成長基板11の裏側から照射すると、下地成長層12と第一導電層14との第一導電層14側界面において、GaNが金属のGaと窒素とに分解して成長基板11及び下地成長層12は容易に分離される。
【0032】
これは、下地成長層12であるAlGaN(Al組成が約15%)のバンドギャップエネルギーが3.8eV、第一導電層14であるGaNのバンドギャップエネルギーが3.2eV、3倍高調波YAGレーザ(355nm)のレーザ光のエネルギーが3.5eVであることから、YAGレーザは下地成長層12において吸収されず、第一導電層14に至って吸収され、第一導電層14側界面においてアブレーションが生じるからである。
【0033】
このように、第一導電層14として、バンドギャップエネルギーが下地成長層12よりも小さな半導体を用いて積層し、この二層のバンドギャップエネルギーの間にエネルギー値を有するレーザ光を照射すると、下地成長層12において吸収されず、第一導電層14に至って吸収される。レーザ光を吸収した下地成長層12と第一導電層14との第一導電層14側界面においてアブレーションが生じ、成長基板11及び下地成長層12を容易に分離することができる。
選択成長によって形成された第一導電層14、活性層15、及び第二導電層16は、成長基板11及び下地成長層12を介して繋がっているが、個々の第一導電層14、活性層15、及び第二導電層16は分離しているため、成長基板11及び下地成長層12から分離されると同時に素子毎に分離され、効率良く複数の素子に分離することができる。
【0034】
図8に示すように、素子の裏側表面を酸などによりエッチングした後、素子の裏面にn側電極18を形成する。n側電極18は、一例として、Ti/Al/Pt/Au電極構造であり、蒸着法などによって形成される。
【0035】
第一導電層14のバンドギャップエネルギーが下地成長層12に比べて大きいため、これらのバンドギャップエネルギーの間にエネルギー値を有するレーザ光を用いて成長基板11の裏側からレーザ光照射すると、レーザ光は下地成長層12において吸収されず、第一導電層14において吸収される。レーザ光は下地成長層12において吸収され、レーザ光を吸収する下地成長層12と第一導電層14との第一導電層14側界面においてアブレーションが生じ、下地成長層12とともに成長基板11は簡便に分離され、露出した第一導電層14に効率良く裏面にn側電極18を形成することができる。
【0036】
選択成長によって形成された第一導電層14、活性層15、及び第二導電層16は、成長基板11及び下地成長層12を介して繋がっているが、個々の断面略三角形状で六角錘状の第一導電層14、活性層15、及び第二導電層16は分離しているため、成長基板11及び下地成長層12から分離されると同時に素子毎に分離され、効率良く素子毎に分離することができる。
【0037】
[第二の実施の形態]
選択成長によって形成される断面略三角形状の三角柱状の半導体発光素子について説明する。また、図9乃至図15のA及びBはそれぞれ、各工程における断面図及び斜視図を示す。
【0038】
図9に示すように、第一の実施の形態と同様に、成長基板31上に下地成長層32を積層し、下地成長層32上に成長阻害膜33を形成する。図9では省略しているが、下地成長層32の底部側には所要のバッファ層を形成しても良い。
【0039】
成長基板31は、一般には次にウルツ鉱型の化合物半導体層を形成し得るものであれば特に限定されず、種々のものを使用できるが、第一の実施の形態と同様に後述する成長基板31を分離する際にレーザ光を照射するため、サファイア基板などの光透過性を有する基板である。
【0040】
下地成長層32は、六角錘のピラミッド構造を形成することができる窒化ガリウム(GaN)などのようなウルツ鉱型の化合物半導体からなり、有機金属気相成長法(MOCVD(MOVPE)法)などにより積層されて形成される。また、一般には下地成長層32はn側電極を形成するための導電層として機能することから、シリコンなどの不純物がドープされるが、後述するように、レーザ光照射によるアブレーションにより成長基板31とともに分離されるため、不純物をドープしなくても良い。
【0041】
成長阻害膜33は、シリコン酸化膜やシリコン窒化膜などからなるマスク層であり、スパッタ法などにより形成される。
【0042】
図10は成長阻害膜33にストライプ状の開口部33aを形成する工程である。成長阻害膜33の一部を除去して形成される開口部33aの形状は、一般には成長基板31に対して傾斜した傾斜面を有するファセット構造に形成することができるストライプ状や円形状などの形状であるが、第二の実施の形態では断面略三角形状の三角柱状に第一導電層、活性層、及び第二導電層を形成するため、例えばストライプ状の開口部33aを形成している。また、ストライプ状以外の形状であっても、断面略三角形状の三角柱状に第一導電層、活性層、及び第二導電層を形成することができる形状であれば良い。
【0043】
図11は第一導電層34を形成する工程を示す図である。第一導電層34の形状は、開口部33aの形状を反映して表面に露出するが、第二の実施の形態におけるようにストライプ状の開口部33aを用いて選択成長をさせた場合、成長基板31に対して傾斜面を有するファセット構造の断面略三角形状で三角柱状である第一導電層34が形成される。
【0044】
第一導電層34は、ウルツ鉱型の化合物半導体層であり、例えばシリコンドープのGaNの如き材料からなり、n型クラッド層として機能する。ここで、第一導電層34のバンドギャップエネルギーは、下地成長層32のバンドギャップエネルギーに比べて小さいものとする。例えば、下地成長層32に比べてバンドギャップエネルギーが小さい半導体として、下地成長層32にはAlGaN、第一導電層34にはGaNを用いることができる。
【0045】
図12のような断面略三角形状で三角柱状である第一導電層34が形成された後に、第一の実施の形態と同様に、順に活性層35、第二導電層36が積層して形成される(図13)。活性層35は、半導体発光素子の光を生成するための層であり、例えばInGaN層やInGaN層をAlGaN層で挟む構造の層からなる。また、活性層35は単一のバルク活性層で構成することも可能であるが、単一量子井戸(SQW)構造、二重量子井戸(DQW)構造、多重量子井戸(MQW)構造などの量子井戸構造を形成したものであっても良い。量子井戸構造には必要に応じて量子井戸の分離のために障壁層が併用される。第二導電層36は、ウルツ鉱型の化合物半導体層であって、例えばマグネシウムドープのGaNの如き材料から形成され、p型クラッド層として機能する。
【0046】
図13に示すように、三角柱形状である第一導電層34、活性層35、及び第二導電層36の最外部にある第二導電層36の表面にp側電極37を形成する。p側電極37は、一例として、Ni/Pt/Au電極構造またはPd/Pt/Au電極構造を有し、蒸着法などによって形成される。また、n側電極は裏面に形成されるため、ここでは形成されていない。
【0047】
図14は成長基板31の裏側からレーザ光を照射して成長基板31を分離する工程を示す図である。成長基板31を分離するために照射するレーザ光には、紫外線であるエキシマレーザや高調波YAGレーザなどのレーザ光がある。レーザ光は成長基板31全面を照射しても良いし、所望の素子がある部分を選択的に照射しても良い。
【0048】
前述のように、下地成長層32のバンドギャップエネルギーが第一導電層34のバンドギャップエネルギーに比べて大きいため、成長基板31の裏側から照射するレーザ光として、これらのバンドギャップエネルギーの間にエネルギー値を有するレーザ光を用いると、レーザ光は下地成長層32において吸収されず、第一導電層34において吸収される。レーザ光を吸収する下地成長層32と第一導電層34との第一導電層34側界面において、アブレーションが生じ、下地成長層32とともに成長基板31は分離される。
【0049】
例えば、下地成長層32をAlGaN(Al組成が約15%)、第一導電層34をAlGaNよりもバンドギャップエネルギーの小さなGaNとした場合、3倍高調波YAGレーザ(355nm)を成長基板31の裏側から照射すると、下地成長層32と第一導電層34との第一導電層34側界面において、GaNが金属のGaと窒素アンドープの成長基板31及び下地成長層32は容易に分離される。
【0050】
これは、下地成長層32であるAlGaN(Al組成が約15%)のバンドギャップエネルギーが3.8eV、第一導電層34であるGaNのバンドギャップエネルギーが3.2eV、3倍高調波YAGレーザ(355nm)のレーザ光のエネルギーが3.5eVであることから、YAGレーザはアンドープの下地成長層32において吸収されず、第一導電層34に至って吸収され、第一導電層34側界面においてアブレーションが生じるからである。
【0051】
このように、第一導電層34として、バンドギャップエネルギーが下地成長層32よりも小さな半導体を用いて積層し、この二層のバンドギャップエネルギーの間にエネルギー値を有するレーザ光を照射すると、下地成長層32において吸収されず、第一導電層34に至って吸収される。レーザ光を吸収した下地成長層32と第一導電層34との第一導電層34側界面においてアブレーションが生じ、成長基板31及び下地成長層32を容易に分離することができる。
選択成長によって形成された第一導電層34、活性層35、及び第二導電層36は、成長基板31及び下地成長層32を介して繋がっているが、個々の第一導電層34、活性層35、及び第二導電層36は分離しているため、成長基板31及び下地成長層32から分離されると同時に素子毎に分離され、効率良く複数の素子に分離することができる。
【0052】
図15に示すように、素子の裏側表面を酸などによりエッチングした後、素子の裏面にn側電極38を形成する。n側電極38は、一例として、Ti/Al/Pt/Au電極構造であり、蒸着法などによって形成される。
【0053】
このように成長基板31及び下地成長層32から分離された断面略三角形状の三角柱状の第一導電層34、活性層35、及び第二導電層36は、稜線と垂直な方向にダイシングやエッチングを施されて複数の半導体発光素子に分離される。このとき、例えば、へき開などにより半導体レーザの共振端面となるへき開面を形成することができる。
【0054】
前述の半導体発光素子の分離方法を応用して、図16に示すように、成長基板31の一部にレーザ光を照射して所望の半導体発光素子を成長基板31及び下地成長層32から分離して、分離と同時に半導体レーザの共振端面を形成することができる。
【0055】
図16Aは所望の素子を成長基板31及び下地成長層32から分離する工程の斜視図であり、図16Bは分離するために照射するレーザ光照射部分を示す底面図である。
【0056】
図16Bに示すように、成長基板31の裏側において、所望の素子41a及び素子41bが位置するレーザ光照射部分40にレーザ光を照射する。このとき、レーザ光照射部分40内に位置する素子41a及び素子41bにはレーザ光が照射され、前述のようにして成長基板31及び下地成長層32から分離する。これに対して、レーザ光照射部分40外に位置する第一導電層34、活性層35、及び第二導電層36にはレーザ光が照射されず、成長基板31及び下地成長層32から分離されない。そのため、素子41a及び素子41bとそれ以外の第一導電層34、活性層35、及び第二導電層36との境界面において、素子41a及び素子41bは第一導電層34、活性層35、及び第二導電層36の稜線39に垂直な方向にへき開され、半導体レーザの共振端面となるへき開面が形成される(図16A)。
【0057】
このように所望の素子41a及び素子41bにレーザ光を照射することにより、分離して素子に分割すると同時に半導体レーザにおいて共振端面となる一対のへき開面を効率良く形成することができる。
【0058】
第一導電層34のバンドギャップエネルギーが下地成長層32に比べて大きいため、これらのバンドギャップエネルギーの間にエネルギー値を有するレーザ光を用いて成長基板31の裏側からレーザ光照射すると、レーザ光は下地成長層32において吸収されず、第一導電層34において吸収される。レーザ光は下地成長層32において吸収され、レーザ光を吸収する下地成長層32と第一導電層34との第一導電層34側界面においてアブレーションが生じ、下地成長層32とともに成長基板11は簡便に分離され、露出した第一導電層34に効率良く裏面にn側電極38を形成することができる。
【0059】
選択成長によって形成された第一導電層34、活性層35、及び第二導電層36は、成長基板31及び下地成長層32を介して繋がっているが、個々の断面略三角形状で六角錘状の第一導電層34、活性層35、及び第二導電層36は分離しているため、成長基板31及び下地成長層32から分離されると同時に素子毎に分離され、効率良く素子毎に分離することができる。さらに、三角柱状の第一導電層34、活性層35、及び第二導電層36の一部に選択的にレーザを照射することにより、素子毎に分離すると同時に半導体レーザにおける共振端面となる一対のへき開面を形成することができる。
【0060】
【発明の効果】
本発明によれば、基板の裏側からレーザ光を照射してアブレーションを生じさせて基板から第一導電層、活性層、及び第二導電層を分離する際、下地成長層や多結晶やアモルファス状で抵抗の高いバッファ層を同時に分離することができ、結晶性が良く電極形成に最適な第一導電層に効率良く裏面から電極を形成することができる。このように効率良く電極を形成することができるため、半導体素子の生産コストを低減することができ、半導体素子の生産コストの低減にともない、半導体素子を実装した画像表示装置の製造コストも低減することができる。
【0061】
選択成長によって形成された第一導電層、活性層、及び第二導電層は、成長基板及び下地成長層を介して繋がっているが、個々の第一導電層、活性層、及び第二導電層は分離しているため、成長基板及び下地成長層から分離されると同時に素子毎に分離され、効率良く素子毎に分離することができる。
【0062】
レーザ光を照射してアブレーションにより第一導電層、活性層、及び第二導電層を成長基板及び下地成長層から分離する際、レーザ光を選択的に照射したり、レーザ光を集光や遮断するマスクを形成したりすることにより、所望の第一導電層、活性層、及び第二導電層の部分を成長基板及び下地成長層から分離することができる。
【0063】
第一導電層、活性層、及び第二導電層を分離した後の成長基板及び下地成長層は、酸などで表面をエッチングした後に再利用することができる。成長基板との格子不整合が大きい窒化物系化合物半導体では、半導体成長層を形成する下地成長層が形成された成長基板を製造するのに生産コストが大きくなるが、成長基板及び下地成長層を再利用することにより生産コストを低減することができる。
【0064】
従来のように成長基板のみを分離させたり下地成長層の中途部から分離させたりする半導体素子とは異なり、本発明の半導体素子では成長基板及び下地成長層が分離されるため、従来の半導体素子に比べて小型化がされた半導体素子を実現することができる。小型化された半導体素子は、素子を実装するときに、例えば合成樹脂などで周囲を固めて容易に扱えるサイズにしたとしても、電極が裏面に形成されているため、様々な形態の配線を形成することができる。
【図面の簡単な説明】
【図1】本発明の実施形態の半導体素子の製造方法における下地成長層形成の工程を示し、Aは断面図であり、Bは斜視図である。
【図2】本発明の実施形態の半導体素子の製造方法における成長阻害膜形成の工程を示し、Aは断面図であり、Bは斜視図である。
【図3】本発明の実施形態の半導体素子の製造方法における開口部形成の工程を示し、Aは断面図であり、Bは斜視図である。
【図4】本発明の実施形態の半導体素子の製造方法における第一導電層形成の工程を示し、Aは断面図であり、Bは斜視図である。
【図5】本発明の実施形態の半導体素子の製造方法における活性層及び第二導電層の形成の工程を示し、Aは断面図であり、Bは斜視図である。
【図6】本発明の実施形態の半導体素子の製造方法におけるp側電極形成の工程を示し、Aは断面図であり、Bは斜視図である。
【図7】本発明の実施形態の半導体素子の製造方法における成長基板及び下地成長層の分離の工程を示し、Aは断面図であり、Bは斜視図である。
【図8】本発明の実施形態の半導体素子の製造方法におけるn側電極形成の工程を示し、Aは断面図であり、Bは斜視図である。
【図9】本発明の実施形態の半導体素子の製造方法における下地成長層、成長阻害膜の形成の工程を示し、Aは断面図であり、Bは斜視図である。
【図10】本発明の実施形態の半導体素子の製造方法における開口部形成の工程を示し、Aは断面図であり、Bは斜視図である。
【図11】本発明の実施形態の半導体素子の製造方法における第一導電層形成の工程を示し、Aは断面図であり、Bは斜視図である。
【図12】本発明の実施形態の半導体素子の製造方法における活性層及び第二導電層の形成の工程を示し、Aは断面図であり、Bは斜視図である。
【図13】本発明の実施形態の半導体素子の製造方法におけるp側電極形成の工程を示し、Aは断面図であり、Bは斜視図である。
【図14】本発明の実施形態の半導体素子の製造方法における成長基板及び下地成長層の分離の工程を示し、Aは断面図であり、Bは斜視図である。
【図15】本発明の実施形態の半導体素子の製造方法におけるn側電極形成の工程を示し、Aは断面図であり、Bは斜視図である。
【図16】本発明の実施の形態の半導体素子における第一導電層、活性層、及び第二導電層の一部を成長基板及び下地成長層から分離する工程を示し、(a)は斜視図であり、(b)は底面図である。
【符号の説明】
11,31 成長基板
12,32 下地成長層
13,33 成長阻害膜
13a,33a 開口部
14,34 第一導電層
15,35 活性層
16,36 第二導電層
17,37 p側電極
18,38 n側電極
39 稜線
40 レーザ光照射部分
41a,41b 素子
Claims (8)
- 光透過性を有する基板上に下地成長層を形成する工程と、
前記下地成長層上に所要の開口部を有する成長阻害膜を形成する工程と、
前記開口部から選択成長によりバンドギャップエネルギーが前記下地成長層より小さい第一導電層を形成する工程と、
前記第一導電層上に活性層及び第二導電層を積層して形成する工程と、
前記基板に前記基板の裏側からレーザ光を照射して、前記下地成長層と前記第一導電層との界面において、前記レーザ光の照射により生じるアブレーションによって前記基板から分離する工程とを有する
ことを特徴とする半導体素子の製造方法。 - 前記下地成長層、前記第一導電層、前記活性層、及び前記第二導電層はウルツ鉱型化合物半導体層であることを特徴とする請求項1記載の半導体素子の製造方法。
- 前記ウルツ鉱型化合物半導体層は窒化物系化合物半導体層であることを特徴とする請求項2記載の半導体素子の製造方法。
- 前記下地成長層はAlGaNであり、且つ前記第一導電層はGaNであることを特徴とする請求項1記載の半導体素子の製造方法。
- 少なくとも前記活性層は、前記基板上の主面に対して傾斜した傾斜結晶面に平行な面内に延在して形成されることを特徴とする請求項1記載の半導体素子の製造方法。
- 前記レーザ光は前記下地成長層のバンドギャップエネルギーと前記第一導電層のバンドギャップエネルギーとの間のエネルギー値を有することを特徴とする請求項1記載の半導体素子の製造方法。
- 前記素子の前記第一導電層の分離した裏面に一方の電極を形成することを特徴とする請求項1記載の半導体素子の製造方法。
- 前記半導体素子が半導体レーザであって、前記基板から分離する工程で、前記第一導電層、前記活性層、及び前記第二導電層の一部に選択的に前記レーザ光を照射することにより、前記半導体素子毎に分離すると同時に前記半導体素子の共振端面となるへき開面を形成することを特徴とする請求項1記載の半導体素子の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001237087A JP3969029B2 (ja) | 2001-08-03 | 2001-08-03 | 半導体素子の製造方法 |
US10/211,419 US6927164B2 (en) | 2001-08-03 | 2002-08-02 | Method of fabricating semiconductor device and semiconductor device |
US10/786,667 US6946686B2 (en) | 2001-08-03 | 2004-02-25 | Method of fabricating semiconductor device and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001237087A JP3969029B2 (ja) | 2001-08-03 | 2001-08-03 | 半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003051590A JP2003051590A (ja) | 2003-02-21 |
JP3969029B2 true JP3969029B2 (ja) | 2007-08-29 |
Family
ID=19068226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001237087A Expired - Fee Related JP3969029B2 (ja) | 2001-08-03 | 2001-08-03 | 半導体素子の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6927164B2 (ja) |
JP (1) | JP3969029B2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3969029B2 (ja) * | 2001-08-03 | 2007-08-29 | ソニー株式会社 | 半導体素子の製造方法 |
JP2004014938A (ja) * | 2002-06-10 | 2004-01-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
TWI228323B (en) * | 2002-09-06 | 2005-02-21 | Sony Corp | Semiconductor light emitting device and its manufacturing method, integrated semiconductor light emitting device and manufacturing method thereof, image display device and its manufacturing method, illumination device and manufacturing method thereof |
JP2005093682A (ja) * | 2003-09-17 | 2005-04-07 | Toyoda Gosei Co Ltd | GaN系半導体発光素子及びその製造方法 |
JP5194334B2 (ja) * | 2004-05-18 | 2013-05-08 | 住友電気工業株式会社 | Iii族窒化物半導体デバイスの製造方法 |
DE102005005635A1 (de) * | 2004-08-31 | 2006-03-02 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes optoelektronisches Bauelement mit einer Quantentopfstruktur und Verfahren zu dessen Herstellung |
WO2006099211A2 (en) * | 2005-03-11 | 2006-09-21 | Ponce Fernando A | Solid state light emitting device |
JP4656410B2 (ja) * | 2005-09-05 | 2011-03-23 | 住友電気工業株式会社 | 窒化物半導体デバイスの製造方法 |
SG140473A1 (en) * | 2006-08-16 | 2008-03-28 | Tinggi Tech Private Ltd | Improvements in external light efficiency of light emitting diodes |
KR20080032882A (ko) * | 2006-10-11 | 2008-04-16 | 삼성전기주식회사 | 발광 다이오드 패키지 |
US8058082B2 (en) | 2008-08-11 | 2011-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitting diode with textured substrate |
US9583678B2 (en) | 2009-09-18 | 2017-02-28 | Soraa, Inc. | High-performance LED fabrication |
US9450143B2 (en) * | 2010-06-18 | 2016-09-20 | Soraa, Inc. | Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices |
JP5146702B2 (ja) * | 2010-11-17 | 2013-02-20 | 住友電気工業株式会社 | 窒化物半導体デバイス |
KR101622309B1 (ko) * | 2010-12-16 | 2016-05-18 | 삼성전자주식회사 | 나노구조의 발광소자 |
JP5991018B2 (ja) * | 2012-05-16 | 2016-09-14 | ソニー株式会社 | 半導体装置 |
US9978904B2 (en) | 2012-10-16 | 2018-05-22 | Soraa, Inc. | Indium gallium nitride light emitting devices |
KR101898679B1 (ko) * | 2012-12-14 | 2018-10-04 | 삼성전자주식회사 | 나노구조 발광소자 |
KR101977677B1 (ko) * | 2013-02-05 | 2019-05-13 | 삼성전자주식회사 | 반도체 발광소자 |
US9419189B1 (en) | 2013-11-04 | 2016-08-16 | Soraa, Inc. | Small LED source with high brightness and high efficiency |
WO2019055271A1 (en) * | 2017-09-15 | 2019-03-21 | Glo Ab | OPTICAL EXTENSION IMPROVEMENT OF LIGHT-EMITTING DIODE SUB-PIXELS |
US10627673B2 (en) * | 2018-04-06 | 2020-04-21 | Glo Ab | Light emitting diode array containing a multilayer bus electrode and method of making the same |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3809681B2 (ja) | 1996-08-27 | 2006-08-16 | セイコーエプソン株式会社 | 剥離方法 |
DE19640594B4 (de) | 1996-10-01 | 2016-08-04 | Osram Gmbh | Bauelement |
JP4573374B2 (ja) | 1999-05-21 | 2010-11-04 | シャープ株式会社 | 半導体発光装置の製造方法 |
JP2001094238A (ja) * | 1999-07-16 | 2001-04-06 | Sharp Corp | 金属配線の製造方法およびその金属配線を備えた配線基板 |
JP2002261327A (ja) * | 2001-03-06 | 2002-09-13 | Sony Corp | 半導体発光素子及び半導体発光素子の製造方法 |
JP3804485B2 (ja) * | 2001-08-02 | 2006-08-02 | ソニー株式会社 | 半導体レーザー素子の製造方法 |
JP3969029B2 (ja) * | 2001-08-03 | 2007-08-29 | ソニー株式会社 | 半導体素子の製造方法 |
-
2001
- 2001-08-03 JP JP2001237087A patent/JP3969029B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-02 US US10/211,419 patent/US6927164B2/en not_active Expired - Lifetime
-
2004
- 2004-02-25 US US10/786,667 patent/US6946686B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003051590A (ja) | 2003-02-21 |
US6946686B2 (en) | 2005-09-20 |
US6927164B2 (en) | 2005-08-09 |
US20030045042A1 (en) | 2003-03-06 |
US20040164312A1 (en) | 2004-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3969029B2 (ja) | 半導体素子の製造方法 | |
CN111095483B (zh) | 利用切割技术移除衬底的方法 | |
EP1005068B1 (en) | GaN film having a reduced threading dislocations density and fabrication method thereof | |
US20150125976A1 (en) | Selective sidewall growth of semiconductor material | |
EP3619748B1 (en) | Method of removing a substrate | |
JP2009081374A (ja) | 半導体発光素子 | |
US7939929B2 (en) | Semiconductor laser device and method of fabricating semiconductor laser device | |
US20240079856A1 (en) | Method of fabricating a resonant cavity and distributed bragg reflector mirrors for a vertical cavity surface emitting laser on a wing of an epitaxial lateral overgrowth region | |
WO2006041134A1 (ja) | 窒化化合物半導体素子およびその製造方法 | |
EP2800152A1 (en) | Group-iii nitride semiconductor element and manufacturing method therefor | |
JP4899266B2 (ja) | 半導体素子の製造方法 | |
JP2011023453A (ja) | 半導体装置の製造方法 | |
JP5758481B2 (ja) | 半導体装置の製造方法 | |
JP4834920B2 (ja) | 半導体素子の製造方法 | |
JP2003188142A (ja) | 半導体素子の製造方法及び半導体素子 | |
JP2009238834A (ja) | 窒化物系半導体層を有する支持基板およびその形成方法 | |
JP2003188412A (ja) | 半導体素子の製造方法及び半導体素子 | |
JP2011071449A (ja) | 半導体発光素子の製造方法 | |
JP4994656B2 (ja) | 光半導体素子の製造方法 | |
JP2023171128A (ja) | 半導体基板、テンプレート基板、半導体基板の製造方法および製造装置、半導体デバイスの製造方法および製造装置、半導体デバイス | |
WO2023069771A1 (en) | Methods for fabricating a vertical cavity surface emitting laser | |
JP4964026B2 (ja) | 窒化物系半導体レーザ素子の作製方法 | |
JP2001313436A (ja) | 半導体層の端面の形成方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050513 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070528 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |