JP2011071449A - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP2011071449A JP2011071449A JP2009223382A JP2009223382A JP2011071449A JP 2011071449 A JP2011071449 A JP 2011071449A JP 2009223382 A JP2009223382 A JP 2009223382A JP 2009223382 A JP2009223382 A JP 2009223382A JP 2011071449 A JP2011071449 A JP 2011071449A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- light emitting
- semiconductor layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【解決手段】半導体発光素子の製造方法は、基板上に、基板の表面の一部が露出するように犠牲層を形成する犠牲層形成工程(S101)と、基板の露出した表面上および犠牲層上に積層半導体層を形成する積層半導体層形成工程(S102)と、積層半導体層側より、基板に到達するとともに、犠牲層の側面が露出するように溝を形成する溝形成工程(S103)と、犠牲層を除去する犠牲層除去工程(S104)と、n電極およびp電極を形成する電極形成工程(S105)と、積層半導体層を基板から剥離する基板剥離工程(S106)とを含む。
【選択図】図3
Description
ここで、半導体発光素子の発光する光を、基板とは反対側(n電極およびp電極を設けた側)から取り出すとすると、n電極およびp電極が形成された部分からは光を取り出せない。
なお、半導体発光素子を裏返して、パッケージやサブマウント基板に実装することを、フリップチップ(FC:Flip Chip)実装という。
特許文献2には、サファイア基板上に、開口部を有する二酸化珪素(SiO2)のマスクを形成し、開口部に、サファイア基板の基板面に対して傾斜するファセット面{1−101}を有するGaN膜を成長させ、隣接する第一のGaN膜同士がマスクを覆い尽くす前に、第一のGaN膜の成長を止め、続いてマスクを除去し空隙を形成した後、内部に空隙を有する第一のGaN膜上に第二のGaN膜を成膜し、冷却する過程でサファイア基板を分離除去してGaN自立基板を得るIII族窒化物半導体基板の製造方法が記載されている。
特許文献3には、段差形成した基板の溝部に剥離膜を成膜する第1の工程と、前記剥離膜が溝部に成膜された基板上に第1の窒化物半導体を成長し、その後、前記剥離膜上の第1の窒化物半導体をリフトオフにより除去し、その後、前記基板の凸部面上に残された第1の窒化物半導体を成長核として第2の窒化物半導体をラテラル成長させる第2の工程とを備える窒化物半導体基板の製造方法が記載されている。
しかし、特許文献1ないし3に示された製造方法では、基板上に形成された窒化物半導体を一体として剥離するため、犠牲膜を含んだ出発基板上にボイド窒化物半導体層を形成する等複雑な工程を用いている。
本発明は、半導体発光素子を構成する積層半導体層を基板から容易に剥離することができる半導体発光素子の製造方法を提供することを目的とする。
そして、積層半導体層が、基板側から、n型半導体層、発光層、p型半導体層が順に積層されていることを特徴とすることができる。
さらに、積層半導体層が、基板とn型半導体層との間に、基板とn型半導体層との格子不整合を緩和するための下地層をさらに備えることを特徴とすることができる。
また、積層半導体層は、ガリウム(Ga)を含むIII族窒化物半導体により構成されることを特徴とすることができる。
そして、犠牲層は、シリコン酸化物であることを特徴とすることができる。
また、基板剥離工程が、レーザリフトオフによることを特徴とすることができる。そして、使用するレーザ光の波長が150nm以上且つ366nm以下であることを特徴とすることができる。
図1は、本実施の形態の製造方法を用いて製造される半導体発光素子LCの一例の断面を示す図である。なお、製造方法は後に詳述する。
この、半導体発光素子LCに用いられる化合物半導体としては、特に限定されるものではなく、例えば、III−V族化合物半導体、II−VI族化合物半導体、IV−IV族化合物半導体等が挙げられる。以下では、Gaを含むIII族窒化物半導体を有する、青色発光の半導体発光素子LCを例に挙げて説明する。
ここで、n型半導体層140は、下地層130側に設けられるn型コンタクト層140aと発光層150側に設けられるn型クラッド層140bとを有している。また、発光層150は、障壁層150aと井戸層150bとが交互に積層され、2つの障壁層150aによって1つの井戸層150bを挟み込んだ構造を有している。さらに、p型半導体層160は、発光層150側に設けられるp型クラッド層160aと最上層に設けられるp型コンタクト層160bとを有している。なお、以下の説明においては、下地層130、n型半導体層140、発光層150およびp型半導体層160を、まとめて積層半導体層100と称する。
下地層130に用いる材料としては、Gaを含むIII族窒化物半導体(GaN系化合物半導体)が用いられ、特に、GaN又はAlGaNを好適に用いることができる。
そして、図1における下地層130の下面130aは凹凸に形成されている。凹部130bは、下地層130の側面130cまで繋がるように構成されている。
下地層130の凸の部分の膜厚は、0.1μm以上、好ましくは0.5μm以上、さらに好ましくは1μm以上である。
下地層130の結晶性をよくするためには、下地層130は不純物を添加しない方が好ましい。しかし、p型あるいはn型の導電性が必要な場合は、アクセプター不純物あるいはドナー不純物を添加することができる。
凹部130bの深さは、凸の部分の膜厚より小さく、10nm以上、好ましくは0.1μm以上、さらに好ましくは0.5μm以上である。そして、凹部130bの幅は10μm以下、好ましくは5μm以下、さらに好ましくは2μm以下である。これらについては、後述の製造の方法の説明において詳述する。
n型半導体層140は、n型コンタクト層140aおよびn型クラッド層140bから構成される。
ここで、n型コンタクト層140aとしては、下地層130と同様にGaN系化合物半導体が用いられる。また、下地層130およびn型コンタクト層140aを構成するGaN系化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を0.1μm〜20μm、好ましくは0.5μm〜15μm、さらに好ましくは1μm〜12μmの範囲に設定することが好ましい。
また、n型コンタクト層140aにはn型不純物がドープされていることが好ましく、n型不純物を1×1017/cm3〜1×1020/cm3、好ましくは1×1018/cm3〜1×1019/cm3の濃度で含有すると、n電極190との良好なオーミック接触を維持できる点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeが挙げられる。
発光層150は、GaN系化合物半導体からなる障壁層150aと、インジウムを含有するGaN系化合物半導体からなる井戸層150bとが交互に繰り返して積層され、且つ、n型半導体層140側及びp型半導体層160側にそれぞれ障壁層150aが配される順で積層して形成される。本実施の形態において、発光層150は、6層の障壁層150aと5層の井戸層150bとが交互に繰り返して積層され、発光層150の最上層及び最下層に障壁層150aが配され、各障壁層150a間に井戸層150bが配される構成となっている。
また、障壁層150aとしては、例えば、井戸層150bよりもバンドギャップエネルギーが大きいAlcGa1−cN(0≦c≦0.3)等のGaN系化合物半導体を好適に用いることができる。
井戸層150bの膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚であることが好ましい。
p型半導体層160は、p型クラッド層160aおよびp型コンタクト層160bから構成される。p型クラッド層160aとしては、好ましくは、AldGa1−dN(0<d≦0.4)のものが挙げられる。p型クラッド層160aの膜厚は、好ましくは1nm〜400nmであり、より好ましくは5nm〜100nmである。p型クラッド層160aのp型ドープ濃度は、1×1018/cm3〜1×1021/cm3が好ましく、より好ましくは1×1019/cm3〜1×1020/cm3である。p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なp型結晶が得られる。
一方、p型コンタクト層160bとしては、AleGa1−eN(0≦e<0.5)を含んでなるGaN系化合物半導体層が挙げられる。p型コンタクト層160bの膜厚は、特に限定されないが、10nm〜500nmが好ましく、より好ましくは50nm〜200nmである。p型不純物(ドーパント)を1×1018/cm3〜1×1021/cm3の濃度、好ましくは5×1019/cm3〜5×1020/cm3の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。p型不純物としては、特に限定されないが、例えば好ましくはMgが挙げられる。
透明電極170を構成する材料としては、例えば、ITO(In2O3−SnO2)、AZO(ZnO−Al2O3)、IZO(In2O3−ZnO)、GZO(ZnO−Ga2O3)等の従来公知の材料が挙げられる。また、透明電極170の構造は特に限定されず、従来公知の構造を採用することができる。透明電極170は、p型半導体層160上のほぼ全面を覆うように形成しても良く、格子状や樹形状に形成しても良い。
透明電極170上に形成され、透明電極170とオーミック接触するp電極180は、例えば、従来公知のAu、Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Ta、Ni、Cu等の材料から構成される。p電極180の構造は特に限定されず、従来公知の構造を採用することができる。
p電極180の厚さは、例えば100nm〜2000nmの範囲内であり、好ましくは300nm〜1000nmの範囲内である。
n電極190は、n型半導体層140のn型コンタクト層140aにオーミック接触している。すなわち、積層半導体層100(下地層130、n型半導体層140、発光層150およびp型半導体層160)のp型半導体層160、発光層150およびn型半導体層140の一部を除去し、n型コンタクト層140aの露出領域140cを形成し、この上にn電極190が設けられている。
n電極190の材料としては、p電極180と同じ組成・構造でもよく、各種組成および構造のn電極が従来公知であり、これらのn電極を何ら制限無く用いることができ、この技術分野で従来公知の手段で設けることができる。
図2は、本実施の形態の製造方法を用いて製造される半導体発光素子LCを配線基板10に実装した発光装置の構成の一例を示す図である。図2において、半導体発光素子LCは、下地層130を上側に、透明電極170を下側にした倒立した状態で実装されている。
配線基板10には、正電極11と負電極12とが形成されている。そして、配線基板10に対し、図1の半導体発光素子LCの上下を反転させた状態で、正電極11にはp電極180を、負電極12にはn電極190を、それぞれはんだ又は金で形成されたバンプ20を用いて電気的に接続すると共に機械的に固定している。前述したように、この実装方法は、フリップチップ(FC)実装である。
これに対し、図示しないが、配線基板10に対し、図1の半導体発光素子LCの上下を反転させない状態(正立した状態)で固定し、正電極11とp電極180とを、負電極12とn電極190とを、それぞれボンディングワイヤを用いて電気的に接続するフェイスアップ(FU:Face Up)実装がある。
配線基板10の正電極11および負電極12を介して、半導体発光素子LCに正電極11から負電極12に向かう電流を流すと、半導体発光素子LCでは、p電極180からp型半導体層160、発光層150およびn型半導体層140を介してn電極190に向かう電流が流れ、発光層150は四方に向けて青色光を出力する。ここで、図2には、下地層130側に向かう矢印A方向の光およびp電極180側に向かう矢印B方向の光を例示している。
これに対し、図示しないが、FU実装においては、矢印B方向に向かう光が半導体発光素子LCの外部に出射することになる。
なお、図2において、発光層150から横の方向に向かう光や、配線基板10やp電極180等によって吸収または反射される光がある。反射される光の一部は、半導体発光素子LCの外部に出射するが、ここでは説明を省略する。
また、本実施の形態における製造方法によって製造される半導体発光素子LCには基板が存在しないため、FC実装に際して、基板により光が吸収、散乱されることがなく、光を有効に出射させることができる。さらに、下地層130の下面130aには、凹部130bが形成されているため、下地層130の下面130aと空気との界面で全反射した光を凹部130bの側面から取り出すことができ、光の利用効率を向上させている。
図4を参照しつつ、図3のフローチャートに示す半導体発光素子LCの製造方法を説明する。
本実施の形態における半導体発光素子LCの製造方法は、犠牲層形成工程、積層半導体層形成工程、溝形成工程、犠牲層除去工程、電極形成工程、基板剥離工程を備えている。以下、順に説明する。
図4(a)に示すように、基板110上に、犠牲層120を構成する材料からなる膜を一様に成膜し、その後、基板110の表面の一部が露出するように、予め定められた形状の犠牲層120に加工する(ステップ101)。
本発明において使用できる基板110の材料としては、GaN系化合物半導体の結晶が表面にエピタキシャル成長される基板であれば、特に限定されず、各種材料を選択して用いることができる。ただし、後述するように、基板剥離工程において、基板110を通してレーザ光をGaN系化合物半導体に照射する場合には、このレーザ光に対して光透過性を有していることが好ましい。したがって、例えば、サファイア、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マグネシウムアルミニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン等からなる基板110を用いることができる。
また、上記材料の中でも、特に、GaN系化合物半導体と格子間隔が近い、C面を主面とするサファイアを基板110として用いることが好ましい。
基板110は、例えば、外径4インチ(約100mm)、厚さ120μmである。基板110の外径サイズ(インチ)や基板材料の厚さは任意に選ばれる。本発明においては、研磨・研削工程により基板材料の厚さを約50μm〜300μmの範囲で好適に調整して使用しうる。
また、上記材料の中でもシリコン酸化物の一例としての二酸化シリコン(SiO2)は、フッ酸(HF)を含むエッチング液により容易にエッチングされるが、基板110のサファイアや積層半導体層100のIII族窒化物半導体はフッ酸(HF)を含むエッチング液ではエッチングされにくい。したがって、二酸化シリコン(SiO2)を犠牲層120として用いることが好ましい。
後述するように、犠牲層120の形状が、下地層130の下面130aに設けられる凹凸の形状となる。前述したように、下地層130の凹部130bは、下地層130の側面130cまで繋がるように構成される。よって、犠牲層120の形状は、後述する溝200に犠牲層120の側面が露出するように構成されている。なお、犠牲層120は、例えば、一面に形成された均一な犠牲層120を構成する膜に複数の開口が設けられて基板110面が露出しているパターン、格子状パターン、ストライプ状パターンなどとすることができる。犠牲層120を容易に除去できるという観点から、犠牲層120に繋がりのないパターンは望ましくない。上述の3つのパターンの中では、良好な結晶成長を得られるという観点から、一面に均一な犠牲層120を構成する膜に複数の開口が設けられて基板110面が露出しているパターンが望ましい。
犠牲層120の厚さは、下地層130の凹部130bの深さであり、10nm以上、好ましくは0.1μm以上、さらに好ましくは0.5μm以上である。
そして、犠牲層120の最小幅は、凹部130bの幅であり、10μm以下、好ましくは5μm以下、さらに好ましくは2μm以下である。
さらに、結晶成長の観点からは、犠牲層120の面積と基板110表面の露出している面積との比率が重要である。基板110表面が10%以上露出していることが必要であり、30%以上露出していることが好ましく、40%以上が露出していることがさらに好ましい。
次に、積層半導体層100を形成する(ステップ102)。積層半導体層形成工程は、下地層形成工程、n型半導体層形成工程、発光層形成工程、p型半導体層形成工程を備えている。以下、順に説明する。
<下地層形成工程>
まず、図4(b)に示すように、犠牲層120が形成された基板110上に、下地層130を成膜する。
下地層130は、基板110とn型半導体層140との格子不整合を緩和し、基板110に用いるサファイア単結晶のC面上にc軸配向したGaN系化合物半導体の単結晶層の形成を容易にする働きがある。
下地層130の形成は、従来公知の有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法を使用して行うことができる。
犠牲層120が形成された基板110上において、犠牲層120が除去されて基板110の表面が露出した部分に、下地層130を構成する結晶の核が形成され、核から結晶が矢印V方向(基板110に垂直方向)に成長する。一方、犠牲層120上には、下地層130を構成する結晶の核は形成されにくく、犠牲層120上からは下地層130を構成する結晶は成長しづらい。
この基板110に平行な方向(矢印H方向)への結晶成長は、一般に横方向成長またはラテラル成長(ELO:Epitaxial Lateral Overgrowth)と呼ばれる。
また、下地層130は、犠牲層120を覆いつくすとともに、下地層130上であっても、結晶性が良好であることが求められる。よって、犠牲層120の幅は、下地層130が横方向成長しうる距離の2倍以下であることが好ましい。ただし、犠牲層120の長手方向は、幅より大きく設定してよい。
なお、下地層130は、基板110上にエピタキシャル成長しているため、基板110との結合が堅固なものになっている。
図4(c)に示すように、下地層130の形成後、n型コンタクト層140a及びn型クラッド層140bを積層してn型半導体層140を形成する。n型コンタクト層140a及びn型クラッド層140bは、スパッタ法で形成してもよく、MOCVD法で形成してもよい。
n型半導体層140を形成後、発光層150を形成する。発光層150の形成は、スパッタ法、MOCVD法のいずれの方法でもよいが、特にMOCVD法が好ましい。具体的には、障壁層150aと井戸層150bとを交互に繰り返して積層し、且つ、n型半導体層140側及びp型半導体層160側に障壁層150aが配される順で積層すればよい。
さらに、発光層150を形成後、p型半導体層160を形成する。p型半導体層160の形成は、スパッタ法、MOCVD法のいずれの方法でもよい。具体的には、p型クラッド層160aと、p型コンタクト層160bとを順次積層すればよい。
なお、積層半導体層100(下地層130、n型半導体層140、発光層150、p型半導体層160)は、真空状態を破ることなく、連続して成膜されるのが好ましい。それぞれの層の界面が不純物等で汚染されることを抑制できるからである。
そして次に、図4(d)に示すように、積層半導体層100の表面(p型半導体層160側)から基板110の表面(犠牲層120および下地層130が形成された側)に達する溝200を形成する(ステップ103)。
溝200は、前述したように、犠牲層120の側面が露出するように形成される。
溝200が半導体発光素子LCをチップに分割するための分割ラインを兼ねると、分割ラインを形成するための工程を新たに設ける必要がない点で好ましい。
溝200は、従来公知のフォトリソグラフィ法によりレジストパターンを形成し、従来公知の化学エッチング法またはドライエッチング法等により、積層半導体層100および犠牲層120を除去する方法が使用できる。
また、エキシマレーザやYAG(Yttrium Aluminum Garnet)レーザ等により、積層半導体層100および犠牲層120を溶解、揮発させて除去する方法(レーザスクライブ法)も使用できる。さらに、ダイシングソーにより、積層半導体層100および犠牲層120を切削除去する方法(ダイシング法)も使用できる。これらにおいて、溝200は基板110の内部に達していてもよい。
次に、図4(e)示すように、犠牲層120を除去する(ステップ104)。犠牲層120が完全に除去されると、犠牲層120のあった部分は中空になる。そして、基板110と下地層130とが接触する部分において、積層半導体層100は基板110と結合している。
SiO2は、フッ酸(HF)を含んだ水溶液または緩衝フッ酸の溶液等のエッチング液により容易にエッチングされる。よって、犠牲層120がSiO2である場合には、図4(d)に示す工程まで進んだ基板110を上記エッチング液に浸漬することにより、エッチング液が溝200から浸透し、犠牲層120を溶解することができる。一方、GaN系化合物半導体は、上記エッチング液ではエッチングされにくい。
また、SiO2は、フロン系のガス(エッチングガス)を用いたドライエッチング法により容易にエッチングされる。よって、犠牲層120がSiO2である場合には、基板110を上記エッチングガスのプラズマに曝すことにより、エッチングガスのラジカルが溝200から浸透し、犠牲層120をエッチングすることができる。
犠牲層120がSiO2以外である場合においても、エッチング液またはエッチングガスを、従来公知の技術によって選択して使用することができる。
以上説明したように、溝200から浸透したエッチング液またはエッチングガスにより、犠牲層120がエッチングされる。よって、犠牲層120の側面は溝200に露出していることを要する。図4(e)では、溝200に側面が露出していないように見える犠牲層120があるが、これらの犠牲層120の側面は、図4に示す溝200と直交する溝200に露出している(後述する図5参照)。
図4(f)に示す電極形成工程は、透明電極形成工程と、露出領域形成工程と、p電極およびn電極形成工程とを備える(ステップ105)。
<透明電極形成工程>
p型半導体層160上に、スパッタ法などの従来公知の方法を用いて、透明電極170を構成する材料からなる膜を成膜した後、従来公知のフォトリソグラフィ法によりレジストパターンを形成し、従来公知の化学エッチング法またはドライエッチング法等により、透明電極170を形成する。
<露出領域形成工程>
予め定められた領域の積層半導体層100の一部を除去するため、従来公知のフォトリソグラフィの手法によりレジストパターンを形成し、エッチングしてn型半導体層140(図1におけるn型コンタクト層140a)の一部を露出させ、露出領域140cを形成させる。
透明電極170上にp電極180を、露出領域140c上にn電極190を、従来公知の手段を用いて形成する。
なお、p電極180およびn電極190の組成または構造が異なると、それぞれの形成を別の工程で行うことが必要となる。一方、p電極180とn電極190とが同じ組成・構造であると、工程を増加させないので好ましい。
本実施の形態では、p型半導体層160上に透明電極170を設けた。しかし、前述したFC実装において、p型半導体層160側から光を取り出さない場合には、透明電極170を設けなくともよい。この場合、透明電極170の代わりに、金属膜や誘電体多層膜による反射層(ミラー)を設け、p型半導体層160側に向かう光を反射させ、n型半導体層140側から取り出してもよい。このようにすることで、光の利用効率を向上させることができる。
なお、図1に示した断面図は、図5のI−I線での断面に、図4(a)〜(g)の各工程に示した断面図は、図5のIV−IV線での断面にあたる。
ここで、図4(g)に示すように、基板110から積層半導体層100を剥離する(ステップ106)。
基板110から積層半導体層100を剥離する方法としては、基板110を透過し、下地層130に吸収される光(レーザ光)を基板110側から照射する方法を用いることができる。光エネルギを基板110と下地層130との結合部分(界面)の下地層130に吸収させ、下地層130を構成する化合物半導体を分解させることで、基板110と下地層130との結合を解離させる。例えば、化合物半導体がGaNの場合、分解してGaとN2とになると考えられる。これにより、基板110と積層半導体層100との結合が弱まり、基板110から積層半導体層110を剥離する。この方法はレーザリフトオフ(LLO:Laser Lift Off)と呼ばれる。
基板110がサファイアで、下地層130がGaNの場合には、サファイアにおいて透過率が高い波長150nm以上、且つ、GaNの吸収端である波長366nm以下の光を用いることが好ましい。例えば、波長248nmのKrF、波長308nmのXeCl、波長353nmのXeF等のエキシマレーザが使用できる。
また、本実施の形態では、基板110と積層半導体層100とは、犠牲層120が形成されていない部分、すなわち基板110と下地層130とが接触している部分でのみ結合している。よって、基板110と下地層130とが基板110の全面で結合している場合に比べ、照射する光エネルギは少なくてよい。すなわち、本実施の形態の製造方法によれば、容易に基板110から積層半導体層100を剥離することができる。
以上のようにして、図1に示した半導体発光素子LCを製造することができる。
図6は、本実施の形態の製造方法を用いて製造される半導体発光素子LCの一例の断面を示す図である。なお、本実施の形態において、第1の実施の形態と同様なものについては、同じ符号を付してその詳細な説明を省略する。
半導体発光素子LCの積層半導体層105は、n型半導体層140と発光層150とp型半導体層160とを備えている。すなわち、第1の実施の形態と異なり、下地層130を有していない。
そして、第1の実施の形態における半導体発光素子LCと同様に、n型半導体層140は、n型コンタクト層140aとn型クラッド層140bとを有している。また、発光層150は、障壁層150aと井戸層150bとが交互に積層され、2つの障壁層150aによって1つの井戸層150bを挟み込んだ構造を有している。さらに、p型半導体層160は、発光層150側に設けられるp型クラッド層160aと最上層に設けられるp型コンタクト層160bとを有している。
そして、n型コンタクト層140aの凸の部分の膜厚は、0.1μm以上、好ましくは0.5μm以上、さらに好ましくは1μm以上である。
凹部140eの深さは、凸の部分の膜厚より小さく、10nm以上、好ましくは0.1μm以上、さらに好ましくは0.5μm以上である。そして、凹部140eの幅は10μm以下、好ましくは5μm以下、さらに好ましくは2μm以下である。
なお、上記以外についてのn型半導体層140、発光層150、p型半導体層160については、第1の実施の形態における半導体発光素子LCと同様である。
そして、p電極180が透明電極170上に設けられている。
なお、上記以外についての透明電極170、p電極180、n電極190については、第1の実施の形態における半導体発光素子LCと同様である。
図7は、本実施の形態の製造方法を用いて製造される半導体発光素子LCを配線基板10に実装した発光装置の構成の一例を示す図である。図7において、半導体発光素子LCは、透明電極170を上側に、n型半導体層140を下側にして正立して実装されている。
配線基板10には、正電極11と負電極12とが形成されている。
そして、配線基板10の負電極12はn電極190と、はんだもしくは金で形成されたバンプ(不図示)または導電性接着剤等を用いて電気的に接続されると共に機械的に固定され、配線基板10の正電極11はp電極180とボンディングワイヤ13により接続されている。この実装方法はフェイスアップ(FU)実装である。
配線基板10の正電極11および負電極12を介して、半導体発光素子LCに正電極11から負電極12に向かう電流を流すと、半導体発光素子LCでは、p電極180からp型半導体層160、発光層150およびn型半導体層140を介してn電極190に向かう電流が流れ、発光層150は四方に向けて青色光を出力する。ここで、図7には、n電極190側に向かう矢印A方向の光および透明電極170側に向かう矢印B方向の光を例示している。
一方、n型半導体層140側に向かう矢印A方向の光は、n電極190により反射され、透明電極170側に向かう矢印B方向の光となって、矢印C方向すなわち半導体発光素子LCの外部に出射される。
よって、n電極190が発光層150から出力した光に対して反射特性に優れていれば、n電極190側に向かう光を反射させ、外部に取出すことができるので、光利用効率が向上する。
図9を参照しつつ、図8のフローチャートに示す半導体発光素子LCの製造方法を説明する。
本実施の形態における半導体発光素子LCの製造方法は、犠牲層形成工程、積層半導体層形成工程、溝形成工程、犠牲層除去工程、p電極形成工程、基板剥離工程、n電極形成工程を備えている。第1の実施の形態とは、電極形成工程がp電極形成工程とn電極形成工程とに分かれている点で異なっている。これは、p電極180とn電極190とが同一側にないためである。以下、順に説明する。
まず、図9(a)に示すように、第1の実施の形態における犠牲層形成工程(ステップ101)と同様に、基板110上に犠牲層120を形成する(ステップ201)。
積層半導体層形成工程は、n型半導体層形成工程、発光層形成工程、p型半導体層形成工程を備え、図9(b)および(c)に示すように、犠牲層120が形成された基板110上に、n型半導体層140、発光層150、p型半導体層160を順に積層し、積層半導体層105を形成する(ステップ202)。
積層半導体層形成工程は、第1の実施の形態と異なり、下地層形成工程を含まない。すなわち、n型コンタクト層140aが下地層130の代わりをし、第1の実施の形態における下地層130を、n型コンタクト層140aと読み替えたと同様になる。
なお、n型クラッド層140bの形成,発光層形成工程およびp型半導体層形成工程は、第1の実施の形態と同様である。
そして、図9(d)に示すように、積層半導体層105の表面(p型半導体層160側)から基板110の表面(犠牲層120およびn型半導体層140が形成された側)に達する溝200を形成する(ステップ203)。
(犠牲層除去工程)
次に、図9(e)に示すように、犠牲層120を除去する(ステップ204)。犠牲層除去工程は第1の実施の形態と同様である。
その後、図9(f)に示すように、透明電極170を形成し、透明電極170上にp電極180を形成する(ステップ205)。
図10は、本実施の形態の製造方法(図9(f)に示す状態)における(透明電極170側から見た)基板110の平面を示す図である。半導体発光素子LC毎に、透明電極170、p電極180が形成されている。そして、半導体発光素子LCの間には溝200が形成されている。
なお、図6に示した断面図は、図10のVI−VI線での断面に、図9(a)〜(g)に示した断面図は、図10のIX−IX線での断面にあたる。
そして、第1の実施の形態と同様に、図9(g)に示すように基板110から積層半導体層105を剥離し(ステップ206)、n型コンタクト層140aの下面140dに接するようにn電極190を形成する(ステップ207)。
これにより、半導体発光素子LCが完成する。
また、図6および図10に示すように、半導体発光素子LCの光の出射側(透明電極170が形成された側)にn電極190を設けていないため、発光する領域を広げることができ、光の利用効率を向上させることができる。
Claims (9)
- 基板上に、前記基板の表面の一部が露出するように犠牲層を形成する犠牲層形成工程と、
前記基板の露出した表面上および前記犠牲層上に積層半導体層を形成する積層半導体層形成工程と、
前記積層半導体層側より、前記基板に到達するとともに、前記犠牲層の側面が露出するように溝を形成する溝形成工程と、
前記犠牲層を除去する犠牲層除去工程と、
前記積層半導体層を前記基板から剥離する基板剥離工程とを含む
ことを特徴とする半導体発光素子の製造方法。 - 前記積層半導体層が、前記基板側から、n型半導体層、発光層、p型半導体層が順に積層されていることを特徴とする請求項1に記載の半導体発光素子の製造方法。
- 前記積層半導体層が、前記基板と前記n型半導体層との間に、当該基板と当該n型半導体層との格子不整合を緩和するための下地層をさらに備えることを特徴とする請求項2に記載の半導体発光素子の製造方法。
- 前記積層半導体層は、ガリウム(Ga)を含むIII族窒化物半導体により構成されることを特徴とする請求項1ないし3のいずれか1項に記載の半導体発光素子の製造方法。
- 前記基板は、サファイア単結晶であることを特徴とする請求項1ないし4のいずれか1項に記載の半導体発光素子の製造方法。
- 前記犠牲層は、シリコン酸化物であることを特徴とする請求項1ないし5のいずれか1項に記載の半導体発光素子の製造方法。
- 前記犠牲層除去工程が、前記犠牲層をエッチングする溶液が前記溝を介して浸透することによることを特徴とする請求項1ないし6のいずれか1項に記載の半導体発光素子の製造方法。
- 前記基板剥離工程が、レーザリフトオフによることを特徴とする請求項1ないし7のいずれか1項に記載の半導体発光素子の製造方法。
- 前記レーザリフトオフは、使用するレーザ光の波長が150nm以上且つ366nm以下であることを特徴とする請求項8に記載の半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009223382A JP2011071449A (ja) | 2009-09-28 | 2009-09-28 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009223382A JP2011071449A (ja) | 2009-09-28 | 2009-09-28 | 半導体発光素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011071449A true JP2011071449A (ja) | 2011-04-07 |
Family
ID=44016405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009223382A Pending JP2011071449A (ja) | 2009-09-28 | 2009-09-28 | 半導体発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011071449A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013251496A (ja) * | 2012-06-04 | 2013-12-12 | Stanley Electric Co Ltd | 発光素子及びその製造方法 |
KR20170063713A (ko) * | 2014-09-29 | 2017-06-08 | 오스람 옵토 세미컨덕터스 게엠베하 | 다수의 반도체 칩을 제조하기 위한 방법 및 반도체 칩 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001053056A (ja) * | 1999-06-07 | 2001-02-23 | Agilent Technol Inc | エピタキシャル層を1つの基板から分離して他の基板に移し替えるための方法 |
JP2002261032A (ja) * | 2000-06-19 | 2002-09-13 | Nichia Chem Ind Ltd | 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子 |
JP2007095845A (ja) * | 2005-09-27 | 2007-04-12 | Oki Data Corp | 半導体複合基板とそれを用いた半導体装置の製造方法 |
JP2007266472A (ja) * | 2006-03-29 | 2007-10-11 | Stanley Electric Co Ltd | 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法 |
JP2008091608A (ja) * | 2006-10-02 | 2008-04-17 | Sony Corp | 発光ダイオードおよびその製造方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法 |
-
2009
- 2009-09-28 JP JP2009223382A patent/JP2011071449A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001053056A (ja) * | 1999-06-07 | 2001-02-23 | Agilent Technol Inc | エピタキシャル層を1つの基板から分離して他の基板に移し替えるための方法 |
JP2002261032A (ja) * | 2000-06-19 | 2002-09-13 | Nichia Chem Ind Ltd | 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子 |
JP2007095845A (ja) * | 2005-09-27 | 2007-04-12 | Oki Data Corp | 半導体複合基板とそれを用いた半導体装置の製造方法 |
JP2007266472A (ja) * | 2006-03-29 | 2007-10-11 | Stanley Electric Co Ltd | 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法 |
JP2008091608A (ja) * | 2006-10-02 | 2008-04-17 | Sony Corp | 発光ダイオードおよびその製造方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013251496A (ja) * | 2012-06-04 | 2013-12-12 | Stanley Electric Co Ltd | 発光素子及びその製造方法 |
KR20170063713A (ko) * | 2014-09-29 | 2017-06-08 | 오스람 옵토 세미컨덕터스 게엠베하 | 다수의 반도체 칩을 제조하기 위한 방법 및 반도체 칩 |
JP2017532784A (ja) * | 2014-09-29 | 2017-11-02 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | 複数の半導体チップを製造するための方法および半導体チップ |
US10186423B2 (en) | 2014-09-29 | 2019-01-22 | Osram Opto Semiconductors Gmbh | Method for producing a plurality of semiconductor chips having a mask layer with openings |
US10727052B2 (en) | 2014-09-29 | 2020-07-28 | Osram Oled Gmbh | Semiconductor chip having a mask layer with openings |
KR102333214B1 (ko) * | 2014-09-29 | 2021-11-29 | 오스람 옵토 세미컨덕터스 게엠베하 | 다수의 반도체 칩을 제조하기 위한 방법 및 반도체 칩 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101485001B (zh) | 集成型半导体发光装置及其制造方法 | |
JP6221926B2 (ja) | 半導体発光素子およびその製造方法 | |
TWI395341B (zh) | Group III nitride semiconductor crystal and its manufacturing method, Group III nitride semiconductor device and manufacturing method thereof, and light emitting machine | |
TWI377697B (en) | Method for growing a nitride-based iii-v group compound semiconductor | |
JP4493127B2 (ja) | 窒化物半導体チップの製造方法 | |
US9024331B2 (en) | Substrate, template substrate, semiconductor light emitting element, semiconductor light emitting element producing method, illumination device using semiconductor light emitting element and electronic device | |
JP2008010766A (ja) | GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法 | |
JP2005150675A (ja) | 半導体発光ダイオードとその製造方法 | |
US8772808B2 (en) | Semiconductor light emitting element and manufacturing method thereof | |
TWI316772B (en) | Group iii nitride semiconductor light-emitting device | |
WO2007145300A1 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
JP5774712B2 (ja) | 半導体素子およびその製造方法 | |
JP2003051590A (ja) | 半導体素子の製造方法及び半導体素子 | |
WO2015152817A1 (en) | Methods of recycling substrates and carrier substrates | |
JP5343225B2 (ja) | Ii−vi族またはiii−v族化合物系半導体発光素子用エピタキシャルウエハ、および、その製造方法 | |
JP2007200932A (ja) | 窒化物半導体素子の製造方法 | |
JP6146455B2 (ja) | 発光素子の製造方法 | |
JP2006253670A (ja) | 窒化物半導体発光素子及びその製造方法 | |
JP5287665B2 (ja) | 半導体発光素子の製造方法 | |
US20130015480A1 (en) | Semiconductor light emmiting device | |
JP5025199B2 (ja) | Iii族窒化物半導体発光素子 | |
JP2009283762A (ja) | 窒化物系化合物半導体ledの製造方法 | |
JP2011071449A (ja) | 半導体発光素子の製造方法 | |
JP2008282942A (ja) | 半導体素子及びその製造方法 | |
US10937927B2 (en) | Group III nitride light-emitting element and method for producing the light-emitting element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120605 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20121212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131009 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131119 |