JP2008091608A - 発光ダイオードおよびその製造方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法 - Google Patents

発光ダイオードおよびその製造方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法 Download PDF

Info

Publication number
JP2008091608A
JP2008091608A JP2006270515A JP2006270515A JP2008091608A JP 2008091608 A JP2008091608 A JP 2008091608A JP 2006270515 A JP2006270515 A JP 2006270515A JP 2006270515 A JP2006270515 A JP 2006270515A JP 2008091608 A JP2008091608 A JP 2008091608A
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor layer
nitride
iii
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006270515A
Other languages
English (en)
Other versions
JP4910608B2 (ja
Inventor
Toshikazu Yasuda
寿和 安田
Akira Omae
暁 大前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006270515A priority Critical patent/JP4910608B2/ja
Publication of JP2008091608A publication Critical patent/JP2008091608A/ja
Application granted granted Critical
Publication of JP4910608B2 publication Critical patent/JP4910608B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]

Landscapes

  • Planar Illumination Modules (AREA)
  • Led Devices (AREA)

Abstract

【課題】発光効率が極めて高く、しかも一度のエピタキシャル成長により低コストで製造することができる発光ダイオードおよびその製造方法を提供する。
【解決手段】サファイア基板などの基板11の一主面にSiO2 などにより凸部12を形成し、凸部12の間の凹部13に、その底面を底辺とする三角形状の断面形状となる状態を経て窒化物系III−V族化合物半導体層15を成長させ、この窒化物系III−V族化合物半導体層15から横方向成長を行った後、その上に活性層17を含む窒化物系III−V族化合物半導体層を成長させる。これらの層のうちの凸部12および/または互いに隣接する凹部13の間の中央部に対応する部分に発生した貫通転位19をこれらの部分をエッチングして溝20を形成することにより除去する。
【選択図】図6

Description

この発明は、発光ダイオードおよびその製造方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法に関し、例えば、窒化物系III−V族化合物半導体を用いた発光ダイオードおよびこの発光ダイオードを用いる各種の装置または機器に適用して好適なものである。
GaN系半導体をサファイア基板などの異種基板上にエピタキシャル成長させる場合には、両者の格子定数差や熱膨張係数差が大きいため、結晶欠陥、特に貫通転位が高密度に発生してしまう。
この問題を回避するために、従来より、選択横方向成長による転位密度低減化技術が広く用いられている。この技術では、まずサファイア基板などの上にGaN系半導体をエピタキシャル成長させた後、結晶成長装置より基板を取り出し、そのGaN系半導体層上にSiO2 膜などからなる成長マスクを形成してからこの基板を再び結晶成長装置に戻し、この成長マスクを用いてGaN系半導体を再度エピタキシャル成長させる。
この技術によれば、上層のGaN系半導体層の転位密度を低減することができるが、2回のエピタキシャル成長が必要であるため、コスト高となっていた。
そこで、異種基板にあらかじめ凹凸加工を施し、この加工基板上にGaN系半導体をエピタキシャル成長させる方法が提案されている(例えば、非特許文献1、特許文献1、2参照。)。この方法の概要を図48に示す。この方法によれば、まず、図48Aに示すように、c面のサファイア基板101の一主面に凹凸加工を施す。符号101aは凹部、101bは凸部を示す。これらの凹部101aおよび凸部101bはサファイア基板101の〈1−100〉方向に延在する。次に、このサファイア基板101上に、図48BおよびCに示す過程を経て、GaN系半導体層102を成長させる。図48C中、点線は成長途中の成長界面を示す。ここで特徴的なことは、図48Cに示すように、凹部101aにおいてサファイア基板101とGaN系半導体層102との間に空隙103が形成されてしまうことである。図49にこの方法により成長されたGaN系半導体層102の結晶欠陥分布を模式的に示す。図49に示すように、GaN系半導体層102のうちの凸部101b上の部分に、この凸部101bの上面との界面から垂直方向に貫通転位104が発生して高欠陥密度領域105が形成され、凹部101aの上方の、高欠陥密度領域105の間の部分が低欠陥密度領域106となっている。
参考までに、図50に、凹部101aおよび凸部101bの延在方向が、サファイア基板101の〈1−100〉方向と直交する〈11−20〉方向である場合のGaN系半導体層102の成長の様子を示す。
図51は、上記のものと別の従来の成長方法を示す(例えば、特許文献3参照。)。この方法では、図51Aに示すように、凹凸加工を施したサファイア基板101を用い、その上に図51B〜Fに示す過程を経てGaN系半導体層102を成長させる。この方法では、サファイア基板101との間に空隙を形成しないでGaN系半導体層102を成長させることができるとされている。
基板上にこの基板と異なる材料により凸部を形成し、凸部の間の凹部から窒化物系III−V族化合物半導体の成長を開始する成長方法が提案されているが(例えば、特許文献4、5参照。)、これらの成長様式はこの発明と大きく異なる。
三菱電線工業時報 第98号 2001年10月:LEPS法を用いた高出力紫外LEDの開発 特開2004−6931号公報 特開2004−6937号公報 特開2003−318441号公報 特開2003−324069号公報 特許第2830814号明細書
図48に示す従来の成長方法では、サファイア基板101とGaN系半導体層102との間に空隙103が形成されてしまうことは上述のとおりであるが、本発明者らが行った実験結果によると、GaN系半導体層102上にGaN系半導体層を成長させて発光ダイオード構造を形成した場合、この発光ダイオードの発光効率は低いという課題があった。これは、発光ダイオードの動作時に活性層から発生する光が、空隙103の内部で反射を繰り返し、その結果光が吸収されてしまうことにより、光の取り出し効率が悪いためであると考えられる。
一方、図51に示す従来の成長方法では、サファイア基板101とGaN系半導体層102との間に空隙が形成されないとされているものの、GaN系半導体層102の転位密度を、図48に示す従来の成長方法と同等のレベルに低減することは困難と考えられる。このため、この高転位密度のGaN系半導体層102上にGaN系半導体層を成長させて発光ダイオード構造を形成した場合、これらのGaN系半導体層の転位密度も高くなり、これが発光効率の低下を招いていた。
そこで、この発明が解決しようとする課題は、上記の空隙の解消による光の取り出し効率の大幅な向上および発光ダイオードを構成する窒化物系III−V族化合物半導体層の結晶性の大幅な向上により発光効率が極めて高く、しかも一度のエピタキシャル成長により低コストで製造することができる発光ダイオードおよびその製造方法を提供することである。
この発明が解決しようとする他の課題は、上記のような発光ダイオードを用いた高性能の光源セルユニット、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器を提供することである。
この発明が解決しようとするさらに他の課題は、上記の空隙の解消および素子構造を構成する層の結晶性の大幅な向上により特性が極めて良好で、しかも一度のエピタキシャル成長により低コストで製造することができる発光ダイオード、半導体レーザ、トランジスタなどを含む電子装置およびその製造方法を提供することである。
上記課題および他の課題は、添付図面を参照した本明細書の記述により明らかとなるであろう。
上記課題を解決するために、第1の発明は、
一主面に複数の凸部を有する基板を用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の窒化物系III−V族化合物半導体層を成長させる工程と、
上記第1の窒化物系III−V族化合物半導体層から上記基板上に第2の窒化物系III−V族化合物半導体層を横方向成長させる工程と、
上記第2の窒化物系III−V族化合物半導体層上に第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層を順次成長させる工程と、
上記第1の窒化物系III−V族化合物半導体層、上記第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分を、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去する工程と
を有することを特徴とする発光ダイオードの製造方法である。
基板の凸部は、基板と異なる材料または基板と同一の材料からなる。
第1の窒化物系III−V族化合物半導体層および第2の窒化物系III−V族化合物半導体層の導電型は問わず、p型、n型、i型のいずれであってもよく、互いに同一導電型であってもそうでなくてもよく、さらには第1の窒化物系III−V族化合物半導体層あるいは第2の窒化物系III−V族化合物半導体層内に互いに導電型が異なる二つ以上の部分が混在してもよい。
典型的には、第1の窒化物系III−V族化合物半導体層を成長させる際に、基板の凹部の底面との界面から基板の一主面に対して垂直方向に転位が発生し、この転位が上記の三角形状の断面形状となる状態の第1の窒化物系III−V族化合物半導体層の斜面またはその近傍に到達したとき、上記の一主面に平行な方向に、三角形状部から遠ざかるように屈曲する。ここで、三角形状の断面形状あるいは三角形状部における三角形状とは、正確な三角形だけでなく、例えば頂部が丸まったものなど、近似的に三角形とみなすことができるものも含むことを意味する(以下同様)。また、好適には、第1の窒化物系III−V族化合物半導体層の成長初期に、基板の凹部の底面に複数の微小核が生成し、これらの微小核が成長し合体して行く過程で基板の凹部の底面との界面から基板の一主面に対して垂直方向に発生する転位が、上記の一主面に平行な方向に繰り返し屈曲される。こうすることで、第1の窒化物系III−V族化合物半導体層の成長時に上部に抜ける転位を少なくすることができる。
上述のように、第1の窒化物系III−V族化合物半導体層の成長時に上部に抜ける転位を少なくすることができるが、上部に抜けた転位は上層の第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層に伝播し、貫通転位となる。この貫通転位は、第1の窒化物系III−V族化合物半導体層、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層のうちの凹部に対応する部分(凹部の上の部分)に集中する。この貫通転位およびその近傍は結晶性が悪く、非発光中心が多く存在するため、発光効率を低下させ、特に活性層に存在する非発光中心は発光効率に大きな悪影響を及ぼす。そこで、第1の窒化物系III−V族化合物半導体層、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層のうちの凹部に対応する部分を、第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも第3の窒化物系III−V族化合物半導体層が露出するまで除去すると、この貫通転位のうちの少なくとも活性層およびその上層に発生したものを除去することができるため、非発光中心を大幅に減少させることができる。この除去する部分の幅は、例えばこの貫通転位の全部または大部分を除去することができる幅であればよく、凹部の幅と同じでも凹部の幅より小さくても凹部の幅より大きくてもよい。この除去は、例えば、反応性イオンエッチング(RIE)法、粉末ブラスト法、サンドブラスト法などの各種の方法により行うことができる。一方、第2の窒化物系III−V族化合物半導体層を横方向成長させる際、凸部の上の部分の第2の窒化物系III−V族化合物半導体層の会合部には貫通転位が集中し、この第2の窒化物系III−V族化合物半導体層の貫通転位が上層の第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層に伝播する。この貫通転位は、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層のうちの互いに隣接する凹部の間の中央部に対応する部分(凹部の間の中央部の上の部分)に集中する。そこで、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層のうちの互いに隣接する凹部の間の中央部に対応する部分を、第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも第3の窒化物系III−V族化合物半導体層が露出するまで除去すると、この貫通転位のうちの少なくとも活性層およびその上層に発生したものを除去することができるため、非発光中心を大幅に減少させることができる。この除去する部分の幅は、例えばこの貫通転位の全部または大部分を除去することができる幅であればよい。この除去も、例えば、RIE法、粉末ブラスト法、サンドブラスト法などの各種の方法により行うことができる。
好適には、第1の窒化物系III−V族化合物半導体層、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層のうちの凹部および/または互いに隣接する凹部の間の中央部に対応する部分を、第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、基板が露出するまで除去し、こうすることで貫通転位をほとんど除去することができる。
特に凸部が基板と異なる材料からなる場合、好適には、凸部、第1の窒化物系III−V族化合物半導体層、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層のうちの凹部および/または互いに隣接する凹部の間の中央部に対応する部分を、第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、基板が露出するまで除去する。この場合、こうして基板が露出した後に、残された凸部をウエットエッチングなどによりエッチング除去することにより、第1の窒化物系III−V族化合物半導体層、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層を基板から剥離することができる。この場合の凸部の材料としては、好適には、容易にエッチング除去可能な非晶質材料が用いられる。ただし、この剥離は他の手法、例えばレーザ光照射法による剥離(いわゆるレーザ剥離)などにより行ってもよい。この剥離後の基板は、必要に応じて表面研磨などの処理を施した後、再利用することができる。
典型的には、基板の一主面に凸部と凹部とを交互に周期的に形成する。この場合、凸部および凹部の周期は、好適には、3〜5μmである。また、凸部の底辺の長さと凹部の底辺の長さとの比は、好適には0.5〜3であり、最も好適には0.5付近である。基板の一主面から見たこの凸部の高さは、好適には0.3μm以上、より好適には1μm以上である。この凸部は、好適には基板の一主面に対して傾斜した側面(例えば、基板の一主面と接する側面)を有し、この側面と基板の一主面とのなす角度をθとすると、光の取り出し効率の向上を図る観点より、例えば、好適には100°<θ<160°、より好適には132°<θ<139°あるいは147°<θ<154°であり、最も好適には135°あるいは152°である。この凸部の断面形状は、種々の形状であってよく、その側面も平面だけでなく曲面であってもよいが、例えば、n角形(ただし、nは3以上の整数)、具体的には三角形、四角形、五角形、六角形など、あるいはこれらの角部を切除したものや角が丸まっているもの、円形、楕円形などであり、これらの中でも基板の一主面から見て最も高い位置に頂点を一つ持つものが望ましく、特に三角形あるいはその頂部を切除したものや頂部が丸まっているものが最も望ましい。凹部の断面形状も種々の形状であってよいが、例えば、n角形(ただし、nは3以上の整数)、具体的には三角形、四角形、五角形、六角形など、あるいはこれらの角部を切除したものや角が丸まっているものや、円形、楕円形などである。光の取り出し効率の向上を図る観点より、好適には、この凹部の断面形状は逆台形状とする。ここで、逆台形状とは、正確な逆台形だけでなく、近似的に逆台形とみなすことができるものも含むことを意味する(以下同様)。この場合、第2の窒化物系III−V族化合物半導体層の転位密度を最小化する観点より、好適には、凹部の深さ(凸部の高さと同じ)をd、凹部の底面の幅をWg 、三角形状の断面形状となる状態の第1の窒化物系III−V族化合物半導体層の斜面と基板の一主面とがなす角度をαとしたとき、2d≧Wg tanαが成立するように、d、Wg 、αを決める。αは通常一定であるため、この式が成立するようにd、Wg を決める。dは、大きすぎると原料ガスが凹部の内部に十分に供給されず、凹部の底面からの第1の窒化物系III−V族化合物半導体層の成長に支障を来し、逆に小さすぎると基板の凹部だけでなく、その両側の凸部にも第1の窒化物系III−V族化合物半導体層が成長してしまうため、これらを防止する観点より、一般的には0.5μm<d<5μmの範囲内に選ばれ、典型的には1.0±0.2μmの範囲内に選ばれる。Wg は、一般的には0.5〜5μmであり、典型的には2±0.5μmの範囲内に選ばれる。また、凸部の上面の幅Wt は、凸部の断面形状が三角形状の場合は0であるが、凸部の断面形状が台形状の場合は、この凸部は第2の窒化物系III−V族化合物半導体層の横方向成長に使用する領域であるため、長ければ長いほど転位密度の少ない部分の面積を大きくすることができる。凸部の断面形状が台形状の場合、Wt は一般的には1〜1000μmである。
凸部または凹部は、例えば、基板上の一方向にストライプ状に延在するようにしてもよいし、少なくとも互いに交差する第1の方向および第2の方向にストライプ状に延在するようにすることにより凸部がn角形(ただし、nは3以上の整数)、具体的には三角形、四角形、五角形、六角形など、あるいはこれらの角部を切除したものや角が丸まっているもの、円形、楕円形、点状などの二次元パターンとなるようにしてもよい。好適な一つの例では、凸部が六角形の平面形状を有し、この凸部が蜂の巣状に二次元配列しており、この凸部を囲むように凹部が形成される。こうすることで、活性層から放出される光を360°の全方向に効率よく取り出すことができる。あるいは、凹部が六角形の平面形状を有し、この凹部が蜂の巣状に二次元配列しており、この凹部を囲むように凸部が形成されるようにしてもよい。基板の凹部がストライプ状である場合、この凹部は、例えば、第1の窒化物系III−V族化合物半導体層の〈1−100〉方向に延在し、あるいは、基板として例えばサファイア基板を用いる場合にはこのサファイア基板の〈11−20〉方向に延在してもよい。凸部は、例えば、n角錐(ただし、nは3以上の整数)、具体的には三角錐、四角錐、五角錐、六角錐など、あるいはこれらの角部を切除したものや角が丸まったもの、円錐、楕円錐などである。
凸部が基板と異なる材料からなる場合、この凸部の材料は、各種のものであってよく、導電性の有無も問わないが、例えば、酸化物や窒化物や炭化物などの誘電体、金属や合金などの導電体(透明導電体を含む)などである。酸化物としては、例えば、酸化シリコン(SiOx )、酸化チタン(TiOx )、酸化タンタル(TaOx )などの各種のものを用いることができ、これらの二種類以上を混合して、または積層膜の形で用いることもできる。窒化物としては、例えば、窒化シリコン(SiNx )、SiON、CrN、CrNOなどを用いることができ、これらの二種類以上を混合して、または積層膜の形で用いることもできる。炭化物としては、SiC、HfC、ZrC、WC、TiC、CrCなどを用いることができ、これらの二種類以上を混合して、または積層膜の形で用いることもできる。金属または合金としては、B、Al、Ga、In、W、Ni、Co、Pd、Pt、Ag、AgNi、AgPd、AuNi、AuPdなどを用いることができ、これらの二種類以上を混合して、または積層膜の形で用いることもできる。透明導電体としては、ITO(インジウム−スズ複合酸化物)、IZO(インジウム−亜鉛複合酸化物)、ZO(酸化亜鉛)、FTO(フッ素ドープ酸化スズ)、酸化スズなどを用いることができ、これらの二種類以上を混合して、または積層膜の形で用いることもできる。さらに、以上の各種の材料を二種類以上混合して、または積層膜の形で用いることもできる。金属などにより凸部を形成し、この凸部の少なくとも表面を窒化処理、酸化処理あるいは炭化処理することにより窒化物、酸化物あるいは炭化物を形成するようにしてもよい。
凸部の屈折率は、必要に応じて設計により決められるが、一般的には、基板の屈折率およびこの基板上に成長させる窒化物系III−V族化合物半導体層の屈折率とは異なる屈折率に選ばれ、典型的には、基板の屈折率以下に選ばれる。
凸部には、必要に応じて、活性層から放出される光を散乱し、光取り出し効率の向上を図り、発光ダイオードの高出力化を図る目的で、散乱中心を導入するようにしてもよい。このような散乱中心としては、例えばシリコンナノ結晶などのシリコン微粒子を用いることができる。このようなシリコン微粒子が導入された凸部を形成するためには、例えば、基板上に酸化シリコンにより凸部を形成した後、熱処理を行えばよい。
基板の凹部にのみ第1の窒化物系III−V族化合物半導体層を成長させる観点より、例えば、凸部の少なくとも表面を非晶質層により形成してもよい。この非晶質層は成長マスクとなるものである。これは、非晶質層上では成長時に核形成が起きにくいことを利用したものである。この非晶質層は、各種の成膜法により基板上に成膜したり、金属などにより凸部を形成し、この凸部の表面を酸化することなどにより形成してもよい。この非晶質層は、例えば、SiOx 膜、SiNx 膜、非晶質Si(a−Si)膜、非晶質CrN膜あるいはこれらの二種類以上の積層膜などであり、一般的には絶縁膜である。場合によっては、凸部を基板上に形成された第1の非晶質層、第2の非晶質層および第3の非晶質層により形成してもよい。この場合、例えば、第2の非晶質層は、第1の非晶質層および第3の非晶質層に対して選択的にエッチング可能なものとしてもよい。
第3の窒化物系III−V族化合物半導体層には、これと電気的に接続された状態で第1の導電型側の電極を形成する。同様に、第4の窒化物系III−V族化合物半導体層にも、これと電気的に接続された状態で第2の導電型側の電極を形成する。
基板としては種々のものを用いることができる。窒化物系III−V族化合物半導体と異なる物質からなる基板としては、具体的には、例えば、サファイア(c面、a面、r面などを含み、これらの面からオフした面のものも含む)、SiC(6H、4H、3Cを含む)、Si、ZnS、ZnO、LiMgO、GaAs、スピネル(MgAl2 4 、ScAlMgO4 )、ガーネット、CrN(例えば、CrN(111))などからなる基板を用いることができ、好適には、これらの材料からなる六方晶基板または立方晶基板、より好適には六方晶基板を用いる。基板としては、窒化物系III−V族化合物半導体(GaN、AlGaInN、AlN、GaInNなど)からなる基板を用いてもよい。あるいは、基板として、窒化物系III−V族化合物半導体と異なる物質からなる基板上に窒化物系III−V族化合物半導体層を成長させ、この窒化物系III−V族化合物半導体層に上記の凸部を形成したものであってもよい。
なお、例えば、基板上に窒化物系III−V族化合物半導体層などの層を成長させたものを基板として用いる場合、凸部の材料はこの凸部の直下の層と異なる材料のものが用いられる。
基板は、必要に応じて除去してもよい。
第1〜第4の窒化物系III−V族化合物半導体層および活性層を構成する窒化物系III−V族化合物半導体層は、最も一般的には、AlX y Ga1-x-y-z Inz Asu 1-u-v v (ただし、0≦x≦1、0≦y≦1、0≦z≦1、0≦u≦1、0≦v≦1、0≦x+y+z<1、0≦u+v<1)からなり、より具体的には、AlX y Ga1-x-y-z Inz N(ただし、0≦x≦1、0≦y≦1、0≦z≦1、0≦x+y+z<1)からなり、典型的には、AlX Ga1-x-z Inz N(ただし、0≦x≦1、0≦z≦1)からなり、具体例を挙げると、GaN、InN、AlN、AlGaN、InGaN、AlGaInNなどからなる。第1〜第4の窒化物系III−V族化合物半導体層および活性層を構成する窒化物系III−V族化合物半導体層は、例えばGaNにBやCrなどを含ませると転位の屈曲を促進する効果があるので、BGaN、GaNにBをドープしたGaN:B、GaNにCrをドープしたGaN:Crなどからなるものであってもよい。特に最初に基板の凹部に成長させる第1の窒化物系III−V族化合物半導体層としては、好適には、GaN、InX Ga1-x N(0<x<0.5)、AlX Ga1-x N(0<x<0.5)、AlX Iny Ga1-x-y N(0<x<0.5、0<y<0.2)からなるものが用いられる。第1の導電型はn型であってもp型であってもよく、それに応じて第2の導電型はp型またはn型である。また、基板上に最初に成長させるいわゆる低温バッファ層としてはGaNバッファ層、AlNバッファ層、AlGaNバッファ層などが一般的に用いられるが、これらにCrをドープしたものやCrNバッファ層などを用いてもよい。
第2の窒化物系III−V族化合物半導体層の厚さは、必要に応じて選ばれ、典型的には数μm程度以下であるが、用途などによってはより厚く、例えば数10〜300μm程度であってもよい。
第1〜第4の窒化物系III−V族化合物半導体層および活性層を構成する窒化物系III−V族化合物半導体層の成長方法としては、例えば、有機金属化学気相成長(MOCVD)、ハイドライド気相エピタキシャル成長あるいはハライド気相エピタキシャル成長(HVPE)、分子線エピタキシー(MBE)などの各種のエピタキシャル成長法を用いることができる。
第2の発明は、
一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されている
ことを特徴とする発光ダイオードである。
第2の発明ならびに後述の第3〜第7の発明において、第5の窒化物系III−V族化合物半導体層は、第1の発明における第1の窒化物系III−V族化合物半導体層および第2の窒化物系III−V族化合物半導体層に対応するものである。
第2の発明および後述の第3〜第10の発明においては、その性質に反しない限り、第1の発明に関連して説明したことが成立する。
第3の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ少なくとも一つ含むセルがプリント配線基板上に複数個配列した光源セルユニットにおいて、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されているものである
ことを特徴とするものである。
第4の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードバックライトにおいて、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されているものである
ことを特徴とするものである。
第5の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオード照明装置において、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されているものである
ことを特徴とするものである。
第6の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードディスプレイにおいて、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されているものである
ことを特徴とするものである。
第3〜第6の発明において、赤色発光の発光ダイオードとしては、例えば、AlGaInP系半導体を用いたものを用いることもできる。
第7の発明は、
一つまたは複数の発光ダイオードを有する電子機器において、
少なくとも一つの上記発光ダイオードが、
一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されているものである
ことを特徴とするものである。
第7の発明において、電子機器は、発光ダイオードバックライト(液晶ディスプレイのバックライトなど)、発光ダイオード照明装置、発光ダイオードディスプレイなど、さらには発光ダイオードを光源とするプロジェクタあるいはリアプロジェクションテレビ、グレーティングライトバルブ(GLV)などを含むが、一般的には、表示、照明、光通信、光伝送やその他の目的で少なくとも一つの発光ダイオードを有するものであれば、基本的にはどのようなものであってもよく、携帯型のものと据え置き型のものとの双方を含むが、上記以外の具体例を挙げると、携帯電話、モバイル機器、ロボット、パーソナルコンピュータ、車載機器、各種家庭電気製品、発光ダイオード光通信装置、発光ダイオード光伝送装置、電子鍵などのポータブルセキュリティー機器などである。電子機器にはまた、遠赤外波長帯域、赤外波長帯域、赤色波長帯域、黄色波長帯域、緑色波長帯域、青色波長帯域、紫色波長帯域、紫外波長帯域などのうちの互いに異なる波長帯域の光を放出する二種類以上の発光ダイオードを組み合わせたものも含まれる。特に、発光ダイオード照明装置では、赤色波長帯域、黄色波長帯域、緑色波長帯域、青色波長帯域、紫色波長帯域などのうちの互いに異なる波長帯域の可視光を放出する二種類以上の発光ダイオードを組み合わせ、これらの発光ダイオードから放出される二種類以上の光を混合して自然光あるいは白色光を得ることができる。また、青色波長帯域、紫色波長帯域、紫外波長帯域などのうちの少なくとも一つの波長帯域の光を放出する発光ダイオードを光源として用い、この発光ダイオードから放出される光を蛍光体に照射して励起することにより得られる光を混合して自然光あるいは白色光を得ることができる。また、これらの互いに異なる波長帯域の可視光を放出する発光ダイオードを例えば、セル単位、カルテット単位、クラスター単位なる集合単位(厳密には、これらの単位に1単位に含まれる発光ダイオードの数は定義されておらず、同一波長または異なる波長の光を放出する複数の発光ダイオードで同一集団を複数形成し、これらを配線基板、配線パッケージ、配線筐体壁などに搭載する場合の1集合単位名称。)にまとめ、具体的には、例えば、三つの発光ダイオード(例えば、赤色発光の発光ダイオードを一つ、緑色発光の発光ダイオードを一つ、青色発光の発光ダイオードを一つ)からなる単位、または四つの発光ダイオード(例えば、赤色発光の発光ダイオードを一つ、緑色発光の発光ダイオードを二つ、青色発光の発光ダイオードを一つ)からなる単位、または五つ以上の発光ダイオードからなる単位などにまとめ、各単位を基板上または板上、あるいは筐体板上に二次元アレイ状や一列または複数列に搭載するようにしてもよい。
第8の発明は、
一主面に複数の凸部を有する基板を用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の層を成長させる工程と、
上記第1の層から上記基板上に第2の層を横方向成長させる工程と、
上記第2の層上に少なくとも活性層を含む第3の層を成長させる工程と、
上記第1の層、上記第2の層および上記第3の層のうちの上記凹部および互いに隣接する上記凹部の間の中央部に対応する部分を、上記第3の層の表面から深さ方向に、少なくとも上記活性層の下地層が露出するまで除去する工程と
を有することを特徴とする電子装置の製造方法である。
第9の発明は、
一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第4の層と、
上記第4の層上に成長された少なくとも活性層を含む第3の層とを有し、
上記第4の層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第4の層および上記第3の層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第3の層の表面から深さ方向に、少なくとも上記活性層の下地層が露出するまで除去されている
ことを特徴とする電子装置である。
第9の発明において、第4の層は、第8の発明における第1の層および第2の層に対応するものである。
第8および第9の発明において、第1〜第4の層は、窒化物系III−V族化合物半導体のほか、ウルツ鉱型(wurtzit)構造、より一般的には六方晶系の結晶構造を有する他の半導体、例えばZnO、α−ZnS、α−CdS、α−CdSeなど、さらにはCrN(111)などの他の結晶構造を有する各種の半導体からなるものであってもよい。これらの半導体を用いた半導体装置には、一般的な発光ダイオード、サブバンド間遷移発光型(量子カスケード型)発光ダイオード、通常の半導体レーザ、サブバンド間遷移発光型(量子カスケード型)半導体レーザのような発光素子のほか、フォトダイオードなどの受光素子あるいはセンサ、太陽電池、さらには高電子移動度トランジスタなどの電界効果トランジスタ(FET)やヘテロ接合バイポーラトランジスタ(HBT)などのバイポーラトランジスタのようなトランジスタに代表される電子走行素子が含まれる。ここで、活性層とは、半導体発光素子においては発光領域、半導体受光素子においては受光領域、電子走行素子においては電子が走行する領域を意味する。同一基板またはチップ上にこれらの素子が1個または複数個形成される。これらの素子は必要に応じて独立的に駆動されるように構成される。同一基板上に発光素子と電子走行素子とを集積化することにより光電子集積回路(OEIC)を構成することが可能である。必要に応じて、光配線を形成することも可能である。少なくとも一つの発光素子(発光ダイオードあるいは半導体レーザ)の点滅を用いて明かりの供給による照明通信あるいは光通信を行うこともできる。この場合、異なる波長帯域の光を複数用いて照明通信あるいは光通信を行ってもよい。
電子装置は、上記の半導体装置(発光素子、受光素子、電子走行素子など)のほかに、圧電装置、焦電装置、光学装置(非線形光学結晶を用いる第2次高調波発生素子など)、誘電体装置(強誘電体素子を含む)、超伝導装置なども含む。この場合、第1〜第4の層の材料は、半導体装置では上記のような各種の半導体を用いることができ、圧電装置、焦電装置、光学装置、誘電体装置、超伝導装置などでは、六方晶系の結晶構造を有する酸化物などの各種の材料を用いることができる。
電子装置として発光ダイオードあるいは半導体レーザを含むものを用いることにより、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイなど、さらには発光ダイオードあるいは半導体レーザを光源とするプロジェクタあるいはリアプロジェクションテレビ、グレーティングライトバルブなどの電子機器を構成することができる。
第8および第9の発明についても第1〜第7の発明と同様な応用が可能である。
第10の発明は、
一主面に成長マスクを有する基板を用い、当該基板の上記成長マスクの開口部からなる凹部から上記成長マスク上に第5の層を横方向成長させる工程と、
上記第5の層上に少なくとも活性層を含む第3の層を成長させる工程と、
上記第5の層および上記第3の層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分を、上記第3の層の表面から深さ方向に、上記基板が露出するまで除去する工程と、
残された上記成長マスクをエッチング除去することにより上記第5の層および上記第3の層を上記基板から剥離する工程と
を有することを特徴とする電子装置の製造方法である。
第10の発明においても、第5の層には、成長マスクの開口部からなる凹部からの横方向成長の初期にこの凹部に対応する部分に貫通転位が発生するとともに、成長マスクの上の部分の第5の層の会合部に貫通転位が集中する。そして、これらの貫通転位が上層の第3の層に伝播する。このため、第5の層および第3の層のうちの凹部に対応する部分および/または凹部の間の中央部に対応する部分を、第3の層の表面から深さ方向に、基板が露出するまで除去することにより、この貫通転位をほとんど除去することができる。
第10の発明についても第1〜第7の発明と同様な応用が可能である。
上述のように構成されたこの発明においては、基板の凹部の底面から第1の窒化物系III−V族化合物半導体層の成長を開始し、途中でこの底面を底辺とする三角形状の断面形状となる状態を経て第1の窒化物系III−V族化合物半導体層を成長させることによりこの凹部を隙間なく埋めることができる。そして、こうして成長された第1の窒化物系III−V族化合物半導体層から第2の窒化物系III−V族化合物半導体層を横方向成長させる。このとき、第1の窒化物系III−V族化合物半導体層では、基板の凹部の底面との界面から基板の一主面に対して垂直方向に転位が発生し、この転位が第1の窒化物系III−V族化合物半導体層の斜面またはその近傍に到達し、第2の窒化物系III−V族化合物半導体層の成長に伴い、この転位はそこから基板の一主面に平行な方向に屈曲する。第2の窒化物系III−V族化合物半導体層を十分に厚く成長させた時点で、この基板の一主面に平行な転位の上の部分は転位密度が極めて少ない領域となる。この第2の窒化物系III−V族化合物半導体層のうちの凹部に対応する部分および/または互いに隣接する凹部の間の中央部に対応する部分には貫通転位が発生するが、第1の窒化物系III−V族化合物半導体層、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層のうちの凹部および/または互いに隣接する凹部の間の中央部に対応する部分を、少なくとも第3の窒化物系III−V族化合物半導体層が露出するまで除去することにより、少なくとも活性層およびその上層の貫通転位を除去することができる。また、この方法では、第1〜第4の窒化物系III−V族化合物半導体層を一回のエピタキシャル成長により成長させることができる。
より一般的には、第1の窒化物系III−V族化合物半導体層を第1の層、第2の窒化物系III−V族化合物半導体層を第2の層、第3の窒化物系III−V族化合物半導体、活性層および第4の窒化物系III−V族化合物半導体層を第3の層と読み替えて上記と同様なことが成立する。
この発明によれば、第1の窒化物系III−V族化合物半導体層および第2の窒化物系III−V族化合物半導体層と基板との間に隙間が形成されないことにより、光の取り出し効率を大幅に向上させることができ、また、第2の窒化物系III−V族化合物半導体層の結晶性が良好となるため、その上に成長させる第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層の結晶性も大幅に向上し、これに加えて貫通転位の除去により非発光中心を大幅に減少させることができることから、発光効率が極めて高い発光ダイオードを得ることができる。しかも、一回のエピタキシャル成長により発光ダイオードを製造することができるため、低コストである。そして、この発光効率が高い発光ダイオードを用いて高性能の光源セルユニット、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイ、発光ダイオード光通信装置、光空間伝送装置、各種の電子機器などを実現することができる。
より一般的には、第1の窒化物系III−V族化合物半導体層を第1の層、第2の窒化物系III−V族化合物半導体層を第2の層、第3の窒化物系III−V族化合物半導体、活性層および第4の窒化物系III−V族化合物半導体層を第3の層と読み替えて上記と同様な効果を得ることができる。
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
図1〜図6はこの発明の第1の実施形態による発光ダイオードの製造方法を工程順に示す。この発光ダイオードは、GaNなどの窒化物系III−V族化合物半導体を用いたものである。
この第1の実施形態においては、図1Aに示すように、まず、平坦な一主面を有し、窒化物系III−V族化合物半導体と異なる材料からなる基板11を用意し、この基板11上に断面形状が二等辺三角形状の凸部12を所定の平面形状で周期的に形成する。凸部12の間には逆台形状の断面形状を有する凹部13が形成される。この基板11としては、例えばすでに述べたものを用いることができるが、具体的には、例えばサファイア基板であり、その主面は例えばc面である。凸部12および凹部13の平面形状はすでに述べた各種の平面形状とすることができるが、例えば、図7に示すように、凸部12および凹部13とも一方向に延在するストライプ形状を有する場合や、図8に示すように、凸部12が六角形の平面形状を有し、これを蜂の巣状に二次元配列した場合などである。典型的には、図7における点線の方向(ストライプに直交する方向)が後述の窒化物系III−V族化合物半導体層15のa軸と平行となり、図8における点線の方向(最隣接の凸部12間を結ぶ方向)が、後述の窒化物系III−V族化合物半導体層15のm軸と平行となるようにする。例えば、基板11がサファイア基板である場合、図7におけるストライプ形状の凸部12および凹部13の延在方向はサファイア基板の〈1−100〉方向であり、図8における凹部13の延在方向は同じくサファイア基板の〈1−100〉方向である。これらの延在方向はサファイア基板の〈11−20〉方向であってもよい。凸部12の材料としてはすでに述べたものを用いることができるが、加工の容易さなどの観点から、好適には例えばSiO2 、SiN(Si3 4 だけでなく、プラズマCVD法などにより成膜される組成の異なるものも含む)、CrN、SiON、CrONなどが用いられる。
基板11上に断面形状が二等辺三角形状の凸部12を形成するためには、従来公知の方法を用いることができる。例えば、CVD法、真空蒸着法、スパッタリング法などにより基板11の全面に凸部12の材料となる膜(例えば、SiN膜、SiO2 膜など)を形成する。次に、この膜上に所定形状のレジストパターンをリソグラフィーにより形成する。次に、RIE法などにより、テーパーエッチングが行われる条件で、このレジストパターンをマスクとしてこの膜をエッチングすることにより、断面形状が二等辺三角形状の凸部12が形成される。
次に、サーマルクリーニングなどを行うことによりこの基板11および凸部12の表面を清浄化した後、この基板11上に従来公知の方法により例えば550℃程度の成長温度で例えばGaNバッファ層、AlNバッファ層、CrNバッファ層、CrドープGaNバッファ層あるいはCrドープAlNバッファ層(図示せず)を成長させる。次に、例えばMOCVD法により窒化物系III−V族化合物半導体のエピタキシャル成長を行う。この窒化物系III−V族化合物半導体は例えばGaNである。このとき、図1Bに示すように、まず凹部13の底面から成長を開始させ、窒化物系III−V族化合物半導体からなる微小核14を複数生成させる。次に、図1Cに示すように、微小核14の成長および合体の過程を経て、凹部13の底面を底辺とし、基板11の主面に対して傾斜したファセットを斜面に有する二等辺三角形状の断面形状となるように窒化物系III−V族化合物半導体層15を成長させる。この例では、この二等辺三角形状の断面形状の窒化物系III−V族化合物半導体層15の高さは凸部12の高さより大きい。例えば、この窒化物系III−V族化合物半導体層15の延在方向はその〈1−100〉方向であり、その斜面のファセットは(1−101)面である。この窒化物系III−V族化合物半導体層15は、アンドープであっても、n型不純物またはp型不純物をドープしてもよい。この窒化物系III−V族化合物半導体層15の成長条件については後述する。窒化物系III−V族化合物半導体層15の延在方向はその〈11−20〉方向であってもよい。
引き続いて、窒化物系III−V族化合物半導体層15の成長をその斜面のファセット面方位を維持しながら行うことにより、図2Aに示すように、窒化物系III−V族化合物半導体層15の両端部が凸部12の側面の下部まで成長して断面形状が五角形状となる状態とする。
次に、成長条件を横方向成長が支配的となる条件に設定して成長を続けると、図2Bに示すように、窒化物系III−V族化合物半導体層15は、矢印で示すように横方向成長して断面形状が六角形状となる状態で凸部12の上に広がって行く。図2B中、点線は成長途中の成長界面を示す(以下同様)。
さらに横方向成長を続けると、図2Cに示すように、窒化物系III−V族化合物半導体層15はその厚さを増しながら成長し、遂には隣接する凹部13から成長した窒化物系III−V族化合物半導体層15同士が凸部12上で接触し、会合する。
引き続いて、窒化物系III−V族化合物半導体層15をその表面が基板11の主面と平行な平坦面となるまで横方向成長させる。こうして成長された窒化物系III−V族化合物半導体層15は、凹部13の上の部分の転位密度が極めて低くなる。
なお、場合によっては、図1Cに示す状態から、図2Aに示す状態を経ないで、図2Bに示す状態に直接移ることも可能である。
次に、図3に示すように、窒化物系III−V族化合物半導体層15上に、例えばMOCVD法により、n型窒化物系III−V族化合物半導体層16、窒化物系III−V族化合物半導体を用いた活性層17およびp型窒化物系III−V族化合物半導体層18を順次エピタキシャル成長させる。この場合、窒化物系III−V族化合物半導体層15はn型であるとする。これらの窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18においては、凸部12の中央部近傍、すなわち互いに隣接する凹部13から成長する窒化物系III−V族化合物半導体層15同士の会合部では貫通転位19が高密度(例えば、108 /cm2 程度以上)に発生し、凹部13の上の部分でも低密度ではあるが貫通転位19が発生し、その他の部分は低転位密度となっている。例えば、凹部13の深さd=1μm、底面の幅Wg =2μmの場合、この低転位密度の部分の転位密度は6×107 /cm2 であり、凹凸加工を施した基板11を用いない場合に比べて1〜2桁転位密度が低減される。凹部13の側壁に対して垂直方向への転位の発生は一切起きない。図9に、凸部12が図7に示す平面形状を有する場合の貫通転位19の分布を示す。また、図10に、凸部12が図8に示す平面形状を有する場合の貫通転位19の分布を示す。
次に、こうして窒化物系III−V族化合物半導体層を成長させた基板11をMOCVD装置から取り出す。
次に、p型窒化物系III−V族化合物半導体層18上にリソグラフィーにより、貫通転位19を含む所定部分に対応する部分が開口した所定形状のレジストパターン(図示せず)を形成した後、このレジストパターンをマスクとして例えばRIE法によりn型窒化物系III−V族化合物半導体層16の厚さ方向の途中の深さまでエッチングする。このエッチングにより、図4に示すように、溝20が形成され、この溝20の部分にあった貫通転位19が除去される。
次に、図5に示すように、こうして形成された溝20の内部を例えばSiO2 などの絶縁材料21により埋め込み、p型窒化物系III−V族化合物半導体層18の表面の全体を平坦化する。
次に、p型窒化物系III−V族化合物半導体層18上にp側電極22を形成する。基板11を通して外部に光を取り出す場合、p側電極22の材料としては、例えば、高反射率を有するオーミック金属を用いるのが好ましい。
この後、p型窒化物系III−V族化合物半導体層18のp型不純物を活性化するために、例えばN2 とO2 との混合ガス(組成は例えばN2 が99%、O2 が1%)の雰囲気中において550〜750℃(例えば、650℃)あるいは580〜620℃(例えば、600℃)の温度で熱処理を行う。ここで、例えば、N2 にO2 を混合することで活性化が起きやすくなる。また、例えば、O、Nと同様に電気陰性度の高いF、Clなどの原料としてハロゲン化窒素(NF3 、NCl3 など)をN2 またはN2 とO2 との混合ガス雰囲気に混合するようにしてもよい。この熱処理の時間は例えば5分〜2時間あるいは40分〜2時間、一般的には10〜60分程度である。熱処理の温度を比較的低くするのは、熱処理時の活性層17などの劣化を防止するためである。なお、この熱処理は、p型窒化物系III−V族化合物半導体層18をエピタキシャル成長させた後、p側電極22を形成する前に行ってもよい。
次に、図6に示すように、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18を、例えばRIE法、粉末ブラスト法、サンドブラスト法などにより所定形状にパターニングし、メサ部23を形成する。
次に、このメサ部23に隣接する部分のn型の窒化物系III−V族化合物半導体層15上にn側電極24を形成する。
次に、必要に応じて、上述のようにして発光ダイオード構造が形成された基板11をその裏面側から研削やラッピングすることにより厚さを減少させた後、この基板11のスクライビングを行い、バーを形成する。この後、このバーのスクライビングを行うことでチップ化する。
以上により、目的とする発光ダイオードが製造される。
凸部12が一方向に延在するストライプ形状を有する場合におけるp側電極22およびn側電極24の平面形状の一例を図11に示す。
上記の窒化物系III−V族化合物半導体層の成長原料は、例えば、Gaの原料としてはトリエチルガリウム((C2 5 3 Ga、TEG)またはトリメチルガリウム((CH3 3 Ga、TMG)、Alの原料としてはトリメチルアルミニウム((CH3 3 Al、TMA)、Inの原料としてはトリエチルインジウム((C2 5 3 In、TEI)またはトリメチルインジウム((CH3 3 In、TMI)を、Nの原料としてはアンモニア(NH3 )を用いる。ドーパントについては、n型ドーパントとしては例えばシラン(SiH4 )あるいはジシラン(Si2 6 )を、p型ドーパントとしては例えばビス(メチルシクロペンタジエニル)マグネシウム((CH3 5 4 2 Mg)、ビス(エチルシクロペンタジエニル)マグネシウム((C2 5 5 4 2 Mg)あるいはビス(シクロペンタジエニル)マグネシウム((C5 5 2 Mg)を用いる。また、上記の窒化物系III−V族化合物半導体層の成長時のキャリアガス雰囲気としては、例えば、H2 ガスが用いられる。
この発光ダイオードの具体的な構造例について説明する。すなわち、例えば、窒化物系III−V族化合物半導体層15がn型GaN層、n型窒化物系III−V族化合物半導体層16が、下から順に、n型GaN層およびn型GaInN層、p型窒化物系III−V族化合物半導体層18が下から順に、p型AlInN層、p型GaN層およびp型GaInN層である。活性層17は例えばGaInN系の多重量子井戸(MQW)構造(例えば、GaInN量子井戸層とGaN障壁層とを交互に積層したもの)を有し、この活性層17のIn組成は発光ダイオードの発光波長に応じて選ばれ、例えば発光波長405nmでは〜11%、450nmでは〜18%、520nmでは〜24%である。p側電極22の材料としては、例えばAgやPd/Agなどを用い、あるいは必要に応じてこれに加えてTi、W、Cr、WN、CrNなどからなるバリアメタルを用いる。n側電極24としては、例えばTi/Pt/Au構造のものを用いる。
こうして得られた図6に示す発光ダイオードにおいては、p側電極22とn側電極24との間に順方向電圧を印加して電流を流すことにより発光を行わせ、例えば、基板11を通して外部に光を取り出す。活性層17のIn組成の選定により、赤色〜紫外の発光、取り分け青色発光、緑色発光または赤色発光を得ることができる。この場合、活性層17から発生した光のうち、基板11に向かう光は、基板11とその凹部13の窒化物系III−V族化合物半導体層15との界面で屈折した後、基板11を通って外部に出て行き、活性層17から発生した光のうち、p側電極22に向かう光は、このp側電極22で反射されて基板11に向かい、基板11を通って外部に出て行く。
この第1の実施形態においては、窒化物系III−V族化合物半導体層15の貫通転位密度を最小化するために、凹部13の底面の幅Wg 、凹部13の深さ、すなわち凸部12の高さd、および、図1Cに示す状態の窒化物系III−V族化合物半導体層15の斜面と基板11の主面とのなす角度αが下記の式を満たすように決められている(図12参照)。
2d≧Wg tanα
例えば、Wg =2.1μm、α=59°の場合にはd≧1.75μm、Wg =2μm、α=59°の場合にはd≧1.66μm、Wg =1.5μm、α=59°の場合にはd≧1.245μm、Wg =1.2μm、α=59°の場合にはd≧0.966μmとする。ただし、いずれの場合もd<5μmとするのが望ましい。
図1BおよびCならびに図2Aに示す工程における窒化物系III−V族化合物半導体層15の成長時には、成長原料のV/III比を高めに、成長温度を低めに設定するのが好ましい。具体的には、窒化物系III−V族化合物半導体層15の成長を1気圧の圧力条件下で行う場合は、成長原料のV/III比を例えば13000±2000の範囲、成長温度を例えば1100±50℃の範囲に設定するのが好ましい。成長原料のV/III比については、窒化物系III−V族化合物半導体層15の成長をx気圧の圧力条件下で行う場合は、流速と圧力との関係を規定するベルヌーイの法則から、圧力の変化量を二乗した分のV/III比、具体的には概ね(13000±2000)×x2 に設定するのが好ましい。例えば、0.92気圧(700Torr)で成長を行う場合は、成長原料のV/III比を11000±1700の範囲(例えば、10530)に設定するのが好ましい。xは一般的には0.01〜2気圧である。成長温度については、1気圧以下の圧力条件下で成長を行う場合は、窒化物系III−V族化合物半導体層15の横方向成長を抑え、凹部13への窒化物系III−V族化合物半導体層15の選択成長を容易にするため、より低い成長温度に設定するのが好ましい。例えば、0.92気圧(700Torr)で成長を行う場合は、成長温度を1050±50℃の範囲(例えば、1050℃)に設定するのが好ましい。以上のようにすることで、図1BおよびCならびに図2Aに示すように窒化物系III−V族化合物半導体層15が成長する。この際、凸部12上からは窒化物系III−V族化合物半導体層15は成長を開始しない。成長速度は一般的には0.5〜5.0μm/h、好適には3.0μm/h程度とする。窒化物系III−V族化合物半導体層15が例えばGaN層の場合、原料ガスの流量は、例えば、TMGは20SCCM、NH3 は20SLMである。一方、図2BおよびCに示す工程における窒化物系III−V族化合物半導体層15の成長(横方向成長)は、成長原料のV/III比を低めに、成長温度を高めに設定する。具体的には、窒化物系III−V族化合物半導体層15の成長を1気圧の圧力条件下で行う場合は、成長原料のV/III比を例えば5000±2000の範囲、成長温度を例えば1200±50℃の範囲に設定する。成長原料のV/III比については、窒化物系III−V族化合物半導体層15の成長をx気圧の圧力条件下で行う場合は、流速と圧力との関係を規定するベルヌーイの法則から、圧力の変化量を二乗した分のV/III比、具体的には概ね(5000±2000)×x2 に設定するのが好ましい。例えば、0.92気圧(700Torr)で成長を行う場合は、成長原料のV/III比を4200±1700の範囲(例えば、4232)に設定するのが好ましい。成長温度については、1気圧以下の圧力条件下で成長を行う場合は、窒化物系III−V族化合物半導体層15の表面の荒れを防止し、横方向成長を良好に行うため、より低い成長温度に設定するのが好ましい。例えば、0.92気圧(700Torr)で成長を行う場合は、成長温度を1150±50℃の範囲(例えば、1110℃)に設定するのが好ましい。窒化物系III−V族化合物半導体層15が例えばGaN層の場合、原料ガスの流量は、例えば、TMGは40SCCM、NH3 は20SLMである。こうすることで、図2BおよびCに示すように窒化物系III−V族化合物半導体層15が横方向成長する。
図13に、窒化物系III−V族化合物半導体層15の一例としてGaN層の成長時の原料ガスの流れおよび基板11上での拡散の様子を模式的に示す。この成長において最も重要な点は、成長初期に、基板11の凸部12にはGaNは成長せず、凹部13においてGaNの成長が開始することである。なお、図13では凸部12の断面形状が三角形状であるが、凸部12の断面形状が台形状であっても、同様に凸部12にはGaNは成長しない。これは、一般に、GaNの成長は、Ga原料としてTMG、N原料としてNH3 を用いる場合を考えると
Ga(CH3 3 (g)+3/2H2 (g)→Ga(g)+3CH4 (g)
NH3 (g)→(1−α)NH3 (g)+α/2N2 (g)+3α/2H2 (g)
Ga(g)+NH3 (g)=GaN(s)+3/2H2 (g)
なる反応式で表現されるように、NH3 とGaとが直接反応することで起きる。この際、H2 ガスが発生するが、このH2 ガスは結晶成長とは逆の作用、すなわちエッチング作用をする。図1BおよびCならびに図2Aに示す工程では、従来の平坦な基板上でのGaNの成長では行わない条件、すなわちエッチング作用を高め、成長しにくい条件(V/III比を高める)を用いることにより、凸部12での成長を抑制する。一方、凹部13の内部では、このエッチング作用が弱まるので、結晶成長が起きる。さらに、従来は、成長結晶表面の平坦性を向上させるため、横方向成長の度合いが高まる条件(より高温)で成長させるが、この第1の実施形態においては、貫通転位を基板11の主面に平行な方向に屈曲させることにより低減させたり、より早期に凹部13の内部を窒化物系III−V族化合物半導体層15で埋めたりする目的で、既に述べたように従来より低温(例えば、1050±50℃)で成長させる。
次に、成長初期からの窒化物系III−V族化合物半導体層15の成長様式および転位の伝播の様子について図14を参照しながら説明する。
成長を開始すると、図14Aに示すように、まず凹部13の底面に窒化物系III−V族化合物半導体からなる微小核14が複数生成する。これらの微小核14では、基板11との界面から垂直方向に転位(点線で示す)が伝播し、この転位は微小核14の側面から抜ける。成長を続けると、図14Bおよび図14Cに示すように、微小核14の成長および合体の過程を経て窒化物系III−V族化合物半導体層15が成長する。これらの微小核14の成長および合体の過程で、基板11の主面に平行な方向に転位の屈曲が起きる結果、上部に抜ける転位が少なくなる。さらに成長を続けると、図14Dに示すように、窒化物系III−V族化合物半導体層15は、凹部13の底面を底辺とする二等辺三角形状の断面形状になる。この時点では、窒化物系III−V族化合物半導体層15から上部に抜ける転位は、大幅に減少している。次に、図14Eに示すように、窒化物系III−V族化合物半導体層15を横方向成長させる。この過程では、凹部13の底面を底辺とする二等辺三角形状の断面形状を有する窒化物系III−V族化合物半導体層15の側面に抜けた転位は、凸部12より低い位置にあるものは基板11の主面に平行に凸部12の側面まで延伸し続けて消失し、凸部12より高い位置にあるものは基板11の主面に平行に延伸して横方向成長した窒化物系III−V族化合物半導体層15の側面に抜ける。窒化物系III−V族化合物半導体層15の横方向成長をさらに続けると、図14Fに示すように、凸部12の上でその両側から成長した窒化物系III−V族化合物半導体層15同士が会合し、やがては窒化物系III−V族化合物半導体層15の表面が基板11の主面と平行な平坦面となる。窒化物系III−V族化合物半導体層15中の転位は、凸部12上で会合したときに上方(基板11の主面に垂直な方向)に屈曲し、貫通転位となる。
図15AおよびBを参照して、微小核14の生成から窒化物系III−V族化合物半導体層15の横方向成長後までの転位の挙動について改めて説明する。図15AおよびBに示すように、微小核14の生成、成長および合体の過程で、基板11との界面から発生した転位は水平方向への屈曲を繰り返して束ねられる(転位(1))。また、こうして水平方向に屈曲した転位が凸部12の側面に延伸して消失する(転位(2))。さらに、基板11との界面から発生した転位が一回だけ屈曲して窒化物系III−V族化合物半導体層15の表面に抜けていく(転位(3))。上記の転位が束ねられること、および、水平方向に屈曲した転位が凸部12の側面に延伸して消失することにより、微小核14が生成されない場合に比べて、貫通転位が少ない窒化物系III−V族化合物半導体層15を得ることができる。
図14Aに示すように凹部13の底面に微小核14が生成された状態の断面TEM写真を図16に示す。図16BおよびCは図16Aの楕円で囲んだ部分を拡大した断面TEM写真である。図16より、成長初期に微小核14が生成されている様子がよく分かる。
次に、成長初期に微小核14が生成する場合と生成しない場合とで窒化物系III−V族化合物半導体層15中に発生する転位の挙動がどのように異なるかについて説明する。
図17A〜Cは、窒化物系III−V族化合物半導体層15の成長初期に微小核14が生成しない場合における図14D〜Fに対応する状態を示す。図17Aに示すように、成長初期に微小核14が生成しない場合には、窒化物系III−V族化合物半導体層15が凹部13の底面を底辺とする二等辺三角形状の断面形状を有するように成長した時点では凹部13の底面との界面から上方に延伸した転位のみ存在するが、この転位密度は一般に図14Dの場合に比べて多い。成長を続けると、図17Bに示すように、凹部13の底面を底辺とする二等辺三角形状の断面形状を有する窒化物系III−V族化合物半導体層15の側面に抜けた転位は、凸部12より低い位置にあるものは基板11の主面に平行に凸部12の側面まで延伸し続けて消失し、凸部12より高い位置にあるものは基板11の主面に平行に延伸して横方向成長した窒化物系III−V族化合物半導体層15の側面に抜ける。窒化物系III−V族化合物半導体層15の横方向成長をさらに続けると、図17Cに示すように、凸部12の上でその両側から成長した窒化物系III−V族化合物半導体層15同士が会合し、やがて窒化物系III−V族化合物半導体層15の表面が基板11の主面と平行な平坦面となる。窒化物系III−V族化合物半導体層15中の転位は、凸部12上で会合したときに上方に屈曲し、貫通転位19となる。この貫通転位19の密度は、十分に低いものの、成長初期に凹部13の底面に微小核14が生成する場合に比べると高くなる。これは、図18AおよびBに示すように、微小核14を生成しない場合には、基板11との界面から発生する転位は、凹部13の底面を底辺とする二等辺三角状部の斜面に到達したときに一回だけ水平方向に屈曲するためである。すなわち、この場合には、微小核14の生成、成長および合体の過程で転位が束ねられる効果が得られない。
図19に、基板11の凹凸の深さを変えた場合に、凹凸を形成しないフラットな場合と比べて発光ダイオードから外部への光取り出し効率がどの程度向上するかシミュレーション(レイトレーシング・シミュレーション)を行った結果の一例を示す。光取り出しは基板11の裏面側から行うものとする。図19において、横軸は凹部13の深さ(凸部12の高さ)、縦軸は凸部12を形成しなかった場合に対する光取り出し効率ηの向上度(光取り出し倍率)を示す。ただし、凸部12は一方向に延在するストライプ形状を有し、この凸部12の側面と基板11の一主面とのなす角度θは135°、凹部13の底辺の長さWg =2μm、凸部12の底辺の長さ=3μmである。基板11の屈折率は1.77、窒化物系III−V族化合物半導体層15の屈折率は2.35と仮定した。図19より、光取り出し倍率は、凹部13の深さが0.3μm以上では1.35倍以上、0.5μm以上2.5μm以下では1.5倍以上、0.7μm以上2.15μm以下では1.75倍以上、1μm以上1.75μm以下では1.85倍以上となり、約1.3μmで最大(約1.95)となる。
以上のように、この第1の実施形態によれば、基板11と窒化物系III−V族化合物半導体層15との間に空隙が形成されないことにより、この空隙に起因する光取り出し効率の低下を防止することができる。また、窒化物系III−V族化合物半導体層15の貫通転位は基板11の凸部12の中央部近傍に集中し、その他の部分の転位密度は例えば6×107 /cm2 程度と従来の凹凸加工基板を用いた場合に比べて大幅に低減されるため、窒化物系III−V族化合物半導体層15およびその上に成長される活性層17などの窒化物系III−V族化合物半導体層の結晶性は大幅に向上し、非発光中心なども大幅に減少する。さらに、窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18に発生した貫通転位19のうちのn型窒化物系III−V族化合物半導体層16の厚さ方向の途中の深さまでの部分にあるものを、この部分に溝20を形成することにより除去しているので、この除去された部分の貫通転位19およびその近傍の部分に集中して発生した非発光中心を除去することができる。このため、非発光再結合の大幅な低減を図ることができる。これらによって、発光効率が極めて高い窒化物系III−V族化合物半導体系発光ダイオードを得ることができる。
加えて、この窒化物系III−V族化合物半導体系発光ダイオードの製造に必要なエピタキシャル成長は1回で済み、しかも成長マスクが不要であるだけでなく、基板11上の凸部12は基板11上に凸部12の材料となる膜、例えばSiO2 膜、SiON膜、SiN膜、CrN膜、CrON膜などの膜を形成し、これをエッチング、粉末ブラスト法、サンドブラスト法などにより加工するだけで形成することができるので、凹凸加工が困難なサファイア基板などの基板11の加工が不要であるため、製造工程が簡単であり、低コストで窒化物系III−V族化合物半導体系発光ダイオードを製造することができる。
次に、この発明の第2の実施形態について説明する。
この第2の実施形態においては、第1の実施形態と異なり、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18にメサ部23を形成しない。そして、p型窒化物系III−V族化合物半導体層18上のp側電極22まで形成した後、基板11を除去し、n型の窒化物系III−V族化合物半導体層15の裏面を露出させる。そして、図20に示すように、この窒化物系III−V族化合物半導体層15の裏面にn側電極24を形成する。
ここで、p側電極22およびn側電極24を高反射電極あるいは透明電極とすることにより、光の取り出し方向を選択することができる。
また、基板11を除去することにより発光ダイオードの全体の厚さが極めて小さくなるので、機械的強度の向上を図るため、図21に示すように、p側電極22に支持基板25をその上の金属電極26を介して貼り付けて接合してもよい。支持基板25は導電性、非導電性のいずれであってもよく、金属電極26を介して発光ダイオードに電流を流すことが可能な構造を支持基板25に持たせればよい。
上記以外のことは第1の実施形態と同様である。
この第2の実施形態によれば、第1の実施形態と同様な利点を得ることができる。ここで、活性層17で発生した光は、p側電極22側およびn側電極24側へ広がるが、基板11および凸部12の材料、凸部12の構成、p側電極22およびn側電極24として高反射電極あるいは透明電極を使い分けることにより光取り出し方向を制御することが可能である。また、p側電極22をp型窒化物系III−V族化合物半導体層18のほぼ全面に形成し、n側電極24もn型の窒化物系III−V族化合物半導体層15のほぼ全面に形成していることから、発光ダイオードの動作時に、発光効率の低下や信頼性の低下などの要因と懸念されているカレントクラウディング(current crowding)現象が生じるのを防止することができるため、発光ダイオードの発光効率および信頼性の向上を図ることができ、特に発光ダイオードの高出力化の際に有効である。
次に、この発明の第3の実施形態について説明する。
この第3の実施形態においては、図22Aに示すように、基板11上に断面形状が台形状の凸部12を所定の平面形状で周期的に形成する。凸部12の間には逆台形状の断面形状を有する凹部13が形成される。
次に、第1の実施形態と同様にして窒化物系III−V族化合物半導体層15を成長させる。具体的には、凹部13の底面上の微小核14の生成、成長および合体の過程を経て図22Bに示すように、凹部13の底面を底辺とする二等辺三角形状の断面形状を有する窒化物系III−V族化合物半導体層15を成長させ、さらに横方向成長を経て図22Cに示すように、平坦な表面を有し、貫通転位密度が低い窒化物系III−V族化合物半導体層15を成長させる。
次に、第1の実施形態と同様に工程を進めて、図23に示すように、目的とする窒化物系III−V族化合物半導体系発光ダイオードを製造する。
上記以外のことは第1の実施形態と同様である。
この第3の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
図24〜図26に、基板11に凹凸を形成した場合と凹凸を形成しないフラットな場合とで発光ダイオードから外部への光取り出し効率の変化のシミュレーションを行った結果の一例を示す。いずれも光取り出しは基板11の裏面側から行うものとする。
図24において、横軸は凸部12の屈折率、縦軸は凸部12を形成しなかった場合に対する光取り出し効率ηの向上度(光取り出し倍率)を示す。また、図24中、▲のデータは凸部12が図7に示す一次元ストライプ形状の場合(1D)、●のデータは一次元ストライプ形状の凸部12を互いに直交して設けることにより得られる二次元配列の場合(2D)を示す。ただし、凸部12の側面と基板11の一主面とのなす角度θは135°、凹部13の底辺の長さWg =2μm、凸部12の底辺の長さ=3μmである。基板11の屈折率は1.77、窒化物系III−V族化合物半導体層15の屈折率は2.35と仮定した。図24より、光取り出し倍率は、1D、2Dとも凸部12の屈折率が1.4のときに最大となり、屈折率が1.2〜1.7の範囲では十分に大きくなること、2Dでは1Dに比べて光取り出し倍率が大きいことが分かる。
なお、この結果は凸部12の断面形状が第1の実施形態のように三角形状である場合も同様である。
図25において、横軸は凸部12の側面が基板11の一主面となす角度θ、縦軸は光取り出し倍率を示す。また、図25中、▲のデータは凸部12が図7に示す一次元ストライプ形状の場合(1D)、●のデータは一次元ストライプ形状の凸部12を互いに直交して設けることにより得られる二次元配列の場合(2D)を示す。ただし、凹部13の底辺の長さWg =3μm、凸部12の底辺の長さ=2μmである。基板11の屈折率は1.77、凸部12の屈折率は1.4、窒化物系III−V族化合物半導体層15の屈折率は2.35と仮定した。図25より、光取り出し倍率は、1D、2Dとも凸部12の側面が基板11の一主面となす角度θが100°<θ<160°の範囲で1.55倍以上と大きく、132°<θ<139°の範囲では1.75倍以上と極めて大きく、特にθ=135°で極大となり、あるいは147°<θ<154°の範囲でも1.75倍以上と極めて大きく、特にθ=152°で極大となること、2Dでは1Dに比べて光取り出し倍率が大きいことが分かる。
なお、この結果は凸部12の断面形状が第1の実施形態のように三角形状である場合も同様である。
図26において、横軸は凹部13の深さd、縦軸は凸部12を形成しなかった場合に対する光取り出し効率ηの向上度(光取り出し倍率)を示す。凸部12は図7に示す一次元ストライプ形状を有する。ただし、凹部13の底辺の長さWg と凸部12の底辺の長さとの比は3:2である。基板11の屈折率は1.77、凸部12の屈折率は1.4、窒化物系III−V族化合物半導体層15の屈折率は2.35と仮定した。図26より、光取り出し倍率は、凹部13の深さが大きくなるにつれて増加することが分かる。
図27Aは、基板11としてサファイア基板を用い、その上に断面形状が台形状の凸部12を形成した凹凸基板を用い、その上に窒化物系III−V族化合物半導体層15としてn型GaN層、n型窒化物系III−V族化合物半導体層16としてn型GaN層およびn型GaInN層、活性層17として緑色の発光波長に対応するIn組成のGaInN/GaN MQW構造、p型窒化物系III−V族化合物半導体層18としてp型AlInN層、p型GaN層およびp型GaInN層を成長させて作製した緑色発光の発光ダイオードのp型GaInN層の表面の原子間力顕微鏡(AFM)像(20μm□)の一例を示す。また、図27Bは、通常の平坦なサファイア基板を用いることを除いて上記と同様にして作製した緑色発光の発光ダイオードのp型GaInN層の表面のAFM像(20μm□)の一例を示す。図27Bに示すように、通常の平坦なサファイア基板を用いた発光ダイオードのp型GaInN層の表面には面内にランダムに、1×108 /cm2 を超える高密度のピットが分散している。一方、図27Aに示すように、凹凸基板を用いた発光ダイオードのp型GaInN層の表面には、ピットが偏在し、凸部12の中央部の近傍、すなわち互いに隣接する凹部13から成長するGaN層同士の会合部に対応する部分と考えられる部分のピット密度が1×108 /cm2 程度と高く、凹部13に対応する部分と考えられる部分のピット密度が1×107 /cm2 程度と低く、図23に示す貫通転位19の分布と良く一致している。
次に、この発明の第4の実施形態について説明する。
この第4の実施形態においては、図28に示すように、基板11上に断面形状が台形状の凸部12を周期的に形成し、凸部12の間に逆台形状の断面形状を有する凹部13を形成することは第3の実施形態と同様であるが、この場合、凸部12の上面の幅Wt は凹部13の底面の幅Wg より十分に大きく選ばれている。そして、この基板11上に第3の実施形態と同様にして、窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18を順次成長させる。
次に、第1の実施形態と同様にして、図29に示すように、p型窒化物系III−V族化合物半導体層18上にp側電極22を形成した後、貫通転位19の部分に溝20を形成する。
次に、図30に示すように、各溝20の底部のn型の窒化物系III−V族化合物半導体層15上にn側電極24を形成する。
ここで、p側電極22を高反射電極あるいは透明電極とすることにより、光の取り出し方向を選択することができる。
この後、第1の実施形態と同様に工程を進めて、目的とする窒化物系III−V族化合物半導体系発光ダイオードを製造する。
この第4の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
次に、この発明の第5の実施形態について説明する。
この第5の実施形態においては、第4の実施形態と同様にして貫通転位19の部分に溝20を形成するが、この場合、図31に示すように、この溝20は基板11が露出する深さに形成する。このとき、この溝20の内壁下部に凸部12が露出する。この場合、凸部12の材料としては、後のウエットエッチングの際に容易にエッチング除去することができるように、好適には、非晶質材料が用いられる。
次に、図32に示すように、別の基板27の一主面側を基板11上のp側電極22と接着剤などを介して貼り合わせる。
次に、図33に示すように、窒化物系III−V族化合物半導体に対して凸部12を選択的にエッチングすることができるエッチング液を用いて凸部12をウエットエッチングして除去することにより、その上の窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18を基板11から剥離する。例えば、凸部12の材料としてSiO2 を用いる場合には、エッチング液としてフッ酸系のエッチング液を用いる。
次に、図34に示すように、窒化物系III−V族化合物半導体層15の裏面にn側電極24として例えばITOなどからなる透明電極を形成する。
単体の発光ダイオードを製造する場合には、この後、窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18からなり、p型窒化物系III−V族化合物半導体層18上にp側電極22が形成され、窒化物系III−V族化合物半導体層15上にn側電極24が形成された各発光ダイオードに分離する。
発光ダイオードアレイを製造する場合には、図35に示すように、例えば配線基板28の配線面側を基板11上のp側電極22とこの配線基板28の配線とが接続されるように貼り合わせる。次に、窒化物系III−V族化合物半導体に対して凸部12を選択的にエッチングすることができるエッチング液を用いて凸部12をエッチング除去することにより、その上の窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18を基板11から剥離する。次に、図36に示すように、溝20に絶縁材料21を埋め込んだ後、全面にn側電極24として例えばITOなどからなる透明電極を窒化物系III−V族化合物半導体層15と接続されるように形成する。
この第5の実施形態によれば、第1の実施形態と同様な利点を得ることができるほか、次のような利点を得ることもできる。すなわち、p側電極22をp型窒化物系III−V族化合物半導体層18のほぼ全面に形成し、n側電極24もn型の窒化物系III−V族化合物半導体層15のほぼ全面または全面に形成していることから、発光ダイオードの動作時に、発光効率の低下や信頼性の低下などの要因と懸念されているカレントクラウディング現象が生じるのを防止することができるため、発光ダイオードの発光効率および信頼性の向上を図ることができ、特に発光ダイオードの高出力化の際に有効である。また、簡便で低コストのウエットエッチング法により凸部12をエッチング除去することにより、窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18を基板11から剥離しているので、高価な設備を要し、非生産的な方法であるレーザ剥離を用いる必要がなく、発光ダイオードの製造コストの低減を図ることができる。また、この剥離後の基板11は、必要に応じて表面研磨などの処理を施した後、再利用することができるので、これによっても発光ダイオードの製造コストの低減を図ることができる。
次に、この発明の第6の実施形態について説明する。
この第6の実施形態においては、図37に示すように、例えばサファイア基板などの基板11上に従来公知の方法により例えば550℃程度の成長温度で例えばGaNバッファ層、AlNバッファ層、CrNバッファ層、CrドープGaNバッファ層あるいはCrドープAlNバッファ層(図示せず)を成長させた後、その上に例えばMOCVD法により例えばGaN層などの窒化物系III−V族化合物半導体層31を成長させる。次に、従来公知の横方向エピタキシャル成長(epitaxial lateral overgrowth,ELO)法に従い、この窒化物系III−V族化合物半導体層31上に例えばSiO2 膜などからなる成長マスク32を形成し、この成長マスク32を用いて窒化物系III−V族化合物半導体層15を横方向成長させる。
次に、第1の実施形態と同様にして、窒化物系III−V族化合物半導体層15上に、例えばMOCVD法により、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18を順次エピタキシャル成長させる。これらの窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18においては、成長マスク32の中央部近傍、すなわち互いに隣接する開口部32aから成長する窒化物系III−V族化合物半導体層15同士の会合部に貫通転位19が発生し、開口部32aの上の部分にも貫通転位19が発生し、その他の部分は低転位密度となっている。
次に、図38に示すように、p型窒化物系III−V族化合物半導体層18上にp側電極22を形成した後、第5の実施形態と同様にして貫通転位19の部分に溝20を窒化物系III−V族化合物半導体層31が露出する深さに形成する。このとき、この溝20の内壁下部に成長マスク32が露出する。
この後、第5の実施形態と同様に工程を進め、単体の発光ダイオードまたは発光ダイオードアレイを製造する。
この第6の実施形態によれば、窒化物系III−V族化合物半導体層15の貫通転位は成長マスク32の中央部および開口部32aに対応する部分に集中し、その他の部分の転位密度は低減されるため、窒化物系III−V族化合物半導体層15およびその上に成長される活性層17などの窒化物系III−V族化合物半導体層の結晶性は大幅に向上し、非発光中心なども減少する。さらに、窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18に発生した貫通転位19を、この部分に溝20を形成することにより除去しているので、この除去された部分の貫通転位19およびその近傍の部分に集中して発生した非発光中心を除去することができる。このため、非発光再結合の大幅な低減を図ることができる。これらによって、発光効率が極めて高い窒化物系III−V族化合物半導体系発光ダイオードを得ることができる。
次に、この発明の第7の実施形態について説明する。
この第7の実施形態においては、p側電極22の形成工程までは第1の実施形態と同様であるが、それ以降の工程が異なる。ここで、このp側電極22においては、好適には、電極材料(例えばAgなど)の拡散を防ぐためにPdを含有する層を介在させたり、その上に、応力、熱、上層に形成されるAuやSnを含む層(はんだ層やバンプなど)からのAuやSnのp側電極22への拡散などによる不良の発生を防止するために例えばTi、W、Crあるいはこれらの合金などの高融点金属、あるいはこれらの金属の窒化物(TiN、WN、TiWN、CrNなど)を形成することにより、粒界のないアモルファス状のバリアメタル層として用いる技術を適用する。
すなわち、この第7の実施形態においては、図39Aに示すように、p側電極22を形成した後、リフト法などにより、このp側電極22を覆うようにNi膜41を形成する。次に、図示は省略するが、例えば、Ni膜41を覆うようにPd膜を形成し、このPd膜を覆うように金属窒化膜、例えばTiN、WN、TiWN、CrNなどの膜を形成し、さらに必要に応じてこの膜を覆うようにTi、W、Mo、Crあるいはそれらの合金などの膜を形成する。ただし、Ni膜41を形成せず、その代わりに、p側電極22を覆うようにPd膜を形成し、このPd膜を覆うようにTiN、WN、TiWN、CrNなどの膜を形成し、さらに必要に応じてこの膜を覆うようにTi、W、Mo、Crあるいはそれらの合金などの膜を形成するようにしてもよい。
次に、図39Bに示すように、リソグラフィーにより、Ni膜41およびその上のPd膜などの層を覆う所定形状のレジストパターン42を形成する。
次に、図39Cに示すように、レジストパターン42をマスクとして例えばRIE法によりエッチングすることによりメサ部23を断面形状が台形になるように形成する。このメサ部23の斜面と基板11の主面とのなす角度は例えば35度程度とする。このメサ部23の斜面には必要に応じてλ/4誘電体膜(λ:発光波長)を形成する。
次に、図39Dに示すように、n型の窒化物系III−V族化合物半導体層15上にn側電極24を形成する。
次に、図39Eに示すように、基板全面にパッシベーション膜としてSiO2 膜43を形成する。下地に対する密着性、耐久性、プロセス上の耐食性を考慮に入れた場合、SiO2 膜43の代わりにSiN膜あるいSiON膜を用いてもよい。
次に、図39Fに示すように、このSiO2 膜43をエッチバックして薄くした後、メサ部23の斜面のSiO2 膜43上に反射膜としてAl膜44を形成する。このAl膜44は、活性層17から発生する光を基板11側に反射させて光の取り出し効率の向上を図るためのものである。このAl膜44の一端はn側電極24と接触するように形成する。これは、Al膜44とn側電極24との間に隙間をつくらないようにすることで光の反射を増すためである。この後、SiO2 膜43を再度形成してパッシベーション膜として必要な厚さにする。
次に、図39Gに示すように、SiO2 膜43のうちのNi膜41およびn側電極24の上方の部分をエッチング除去して開口45、46を形成し、これらの部分にNi膜41およびn側電極24を露出させる。
次に、図39Hに示すように、開口45の部分のNi膜41上にパッド電極47を形成するとともに、開口46の部分のn側電極24上にパッド電極48を形成する。
次に、図39Iに示すように、基板全面にバンプマスク材49を形成した後、このバンプマスク材49のうちのパッド電極48の上方の部分をエッチング除去して開口50を形成し、この部分にパッド電極48を露出させる。
次に、図39Jに示すように、バンプマスク材49を用いてパッド電極48上にAuバンプ51を形成する。次に、バンプマスク材49を除去する。次に、基板全面に再度バンプマスク材(図示せず)を形成した後、このバンプマスク材のうちのパッド電極47の上方の部分をエッチング除去して開口を形成し、この部分にパッド電極47を露出させる。次に、パッド電極47上にAuバンプ52を形成する。
次に、必要に応じて、上述のようにして発光ダイオード構造が形成された基板11をその裏面側から研削やラッピングすることにより厚さを減少させた後、この基板11のスクライビングを行い、バーを形成する。この後、このバーのスクライビングを行うことでチップ化する。
次に、この発明の第8の実施形態について説明する。
この第8の実施形態においては、第1の実施形態による方法により得られる青色発光の発光ダイオードおよび緑色発光の発光ダイオードに加え、別途用意する赤色発光の発光ダイオード(例えば、AlGaInP系発光ダイオード)を用いて発光ダイオードバックライトを製造する場合について説明する。
第1の実施形態による方法により基板11上に青色発光の発光ダイオード構造を形成し、さらにp側電極22およびn側電極24上にそれぞれバンプ(図示せず)を形成した後、これをチップ化することによりフリップチップの形で青色発光の発光ダイオードを得る。同様にして、緑色発光の発光ダイオードをフリップチップの形で得る。一方、赤色発光の発光ダイオードとしては、n型GaAs基板上にAlGaInP系半導体層を積層してダイオード構造を形成し、その上部にp側電極を形成する工程を経る、AlGaInP系発光ダイオードをチップの形で用いるものとする。
そして、これらの赤色発光の発光ダイオードチップ、緑色発光の発光ダイオードチップおよび青色発光の発光ダイオードチップをそれぞれAlNなどからなるサブマウント上にマウントした後、これをサブマウントを下にして例えばAl基板などの基板上に所定の配置でマウントする。この状態を図40Aに示す。図40A中、符号61は基板、62はサブマウント、63は赤色発光の発光ダイオードチップ、64は緑色発光の発光ダイオードチップ、65は青色発光のダイオードチップを示す。これらの赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65のチップサイズは例えば350μm角である。ここで、赤色発光の発光ダイオードチップ63はそのn側電極がサブマウント62上に来るようにマウントし、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65はそのp側電極およびn側電極が、バンプを介してサブマウント62上に来るようにする。赤色発光の発光ダイオードチップ63がマウントされているサブマウント62上にはn側電極用の引き出し電極(図示せず)が所定のパターン形状に形成されており、この引き出し電極上の所定部分に赤色発光の発光ダイオードチップ63のn側電極側がマウントされている。そして、この赤色発光の発光ダイオードチップ63のp側電極と、基板61上に設けられた所定のパッド電極66とにこれらを接続するようにワイヤ67がボンディングされているとともに、上記の引き出し電極の一端と基板61上に設けられた別のパッド電極とにこれらを接続するようにワイヤ(図示せず)がボンディングされている。緑色発光の発光ダイオードチップ64がマウントされているサブマウント62上には、p側電極用の引き出し電極およびn側電極用の引き出し電極(いずれも図示せず)がそれぞれ所定のパターン形状に形成されており、これらのp側電極用の引き出し電極およびn側電極用の引き出し電極上の所定部分に、緑色発光の発光ダイオードチップ64のp側電極およびn側電極側がそれらの上に形成されたバンプを介してそれぞれマウントされている。そして、この緑色発光の発光ダイオードチップ64のp側電極用の引き出し電極の一端と、基板61上に設けられたパッド電極とにこれらを接続するようにワイヤ(図示せず)がボンディングされているとともに、そのn側電極用の引き出し電極の一端と、基板61上に設けられたパッド電極とにこれらを接続するようにワイヤ(図示せず)がボンディングされている。青色発光の発光ダイオードチップ65も同様である。
ただし、サブマウント62を省略して、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65を直接、放熱性を有する任意のプリント配線基板あるいは、プリント配線基板の機能を有する板、筐体の内外壁(例えば、シャーシの内壁など)にダイレクトマウントすることも可能であり、こうすることで発光ダイオードバックライトあるいはパネル全体の低コスト化を図ることができる。
上述のような赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65を一単位(セル)とし、これを基板61上に所定のパターンで必要な数配置する。その一例を図41に示す。次に、図40Bに示すように、この一単位を覆うように透明樹脂68のポッティングを行う。この後、透明樹脂68のキュア処理を行う。このキュア処理により透明樹脂68は固化し、それに伴い少し縮小する(図40C)。こうして、図42に示すように、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65を一単位としたものが基板61上にアレイ状に配列された発光ダイオードバックライトが得られる。この場合、透明樹脂68は緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65の基板11の裏面と接触しているため、この基板11の裏面が空気と直接接触している場合に比べて屈折率差が小さくなり、したがってこの基板11を透過して外部に出ようとする光がこの基板11の裏面で反射される割合が減少し、それによって光取り出し効率が向上することで発光効率が向上する。
この発光ダイオードバックライトは、例えば液晶パネルのバックライトに用いて好適なものである。
次に、この発明の第9の実施形態について説明する。
この第9の実施形態においては、第8の実施形態と同様にして、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65を基板61上に所定のパターンで必要な数配置した後、図43に示すように、赤色発光の発光ダイオードチップ63を覆うようにこの発光ダイオードチップ63に適した透明樹脂69のポッティングを行い、緑色発光の発光ダイオードチップ64を覆うようにこの発光ダイオードチップ64に適した透明樹脂70のポッティングを行い、青色発光の発光ダイオードチップ65を覆うようにこの発光ダイオードチップ65に適した透明樹脂71のポッティングを行う。この後、透明樹脂69〜71のキュア処理を行う。このキュア処理により透明樹脂69〜71は固化し、それに伴い少し縮小する。こうして、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65を一単位としたものが基板61上にアレイ状に配列された発光ダイオードバックライトが得られる。この場合、透明樹脂70、71はそれぞれ緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65の基板11の裏面と接触しているため、この基板11の裏面が空気と直接接触している場合に比べて屈折率差が小さくなり、したがってこの基板11を透過して外部に出ようとする光がこの基板11の裏面で反射される割合が減少し、それによって光取り出し効率が向上することで発光効率が向上する。
この発光ダイオードバックライトは、例えば液晶パネルのバックライトに用いて好適なものである。
次に、この発明の第10の実施形態について説明する。
この第10の実施形態においては、第1の実施形態による方法により得られる青色発光の発光ダイオードおよび緑色発光の発光ダイオードに加え、別途用意する赤色発光の発光ダイオードを用いて光源セルユニットを製造する場合について説明する。
図44Aに示すように、この第10の実施形態においては、第8の実施形態と同様にして、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65をそれぞれ少なくとも一つ含み、これらが所定のパターンで配置されたセル75をプリント配線基板76上に所定のパターンで必要な数配置する。この例では、各セル75は、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65をそれぞれ一つ含み、これらが正三角形の頂点に配置されている。図44Bにセル75を拡大して示す。各セル75における赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65の間隔aは例えば4mmであるが、これに限定されるものではない。セル75の間隔bは例えば30mmであるが、これに限定されるものではない。プリント配線基板76としては、例えば、FR4(Flame Retardant
Type 4の略)基板やメタルコア基板やフレキシブル配線基板などを用いることができるが、放熱性を有するプリント配線基板であれば他のものを用いることもでき、これらに限定されるものではない。第8の実施形態と同様にして、各セル76を覆うように透明樹脂68のポッティングを行い、あるいは、第9の実施形態と同様にして、赤色発光の発光ダイオードチップ63を覆うように透明樹脂69のポッティングを行い、緑色発光の発光ダイオードチップ64を覆うように透明樹脂70のポッティングを行い、青色発光の発光ダイオードチップ65を覆うように透明樹脂71のポッティングを行う。こうして、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65からなるセル75がプリント配線基板76上に配置された光源セルユニットが得られる。
プリント配線基板76上のセル75の配置の具体例を図45および図46に示すが、これらに限定されるものではない。図45に示す例はセル75を4×3の二次元アレイ状に配置したもの、図46に示す例はセル75を6×2の二次元アレイ状に配置したものである。
図47はセル75の他の構成例を示す。この例では、セル75は、赤色発光の発光ダイオードチップ63を一つ、緑色発光の発光ダイオードチップ64を二つ、青色発光の発光ダイオードチップ65を一つ含み、これらが例えば正方形の頂点に配置されている。二つの緑色発光の発光ダイオードチップ64はこの正方形の一つの対角線の両端の頂点に配置され、赤色発光の発光ダイオードチップ63および青色発光の発光ダイオードチップ65はこの正方形のもう一つの対角線の両端の頂点に配置されている。
この光源セルユニットを一つまたは複数配列することにより、例えば液晶パネルのバックライトに用いて好適な発光ダイオードバックライトを得ることができる。
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の第1〜第10の実施形態において挙げた数値、材料、構造、形状、基板、原料、プロセス、凸部12および凹部13の方位などはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、形状、基板、原料、プロセスなどを用いてもよい。
具体的には、例えば、上述の第1〜第7の実施形態において、p型層およびn型層の導電型を互いに逆にしてもよい。
また、必要に応じて、上述の第1〜第10の実施形態のうちの二以上を組み合わせてもよい。
この発明の第1の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第1の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第1の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第1の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第1の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第1の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第1の実施形態による発光ダイオードの製造方法において基板上に形成する凸部の平面形状の例を示す平面図である。 この発明の第1の実施形態による発光ダイオードの製造方法において基板上に形成する凸部の平面形状の例を示す平面図である。 この発明の第1の実施形態による発光ダイオードの製造方法において基板上に成長させた窒化物系III−V族化合物半導体層の貫通転位の分布の例を示す略線図である。 この発明の第1の実施形態による発光ダイオードの製造方法において基板上に成長させた窒化物系III−V族化合物半導体層の貫通転位の分布の例を示す略線図である。 この発明の第1の実施形態による発光ダイオードの製造方法により製造された発光ダイオードの平面図である。 この発明の第1の実施形態による発光ダイオードの製造方法において用いる基板を示す略線図である。 この発明の第1の実施形態による発光ダイオードの製造方法における基板上の窒化物系III−V族化合物半導体層の成長の様子を説明するための略線図である。 この発明の第1の実施形態による発光ダイオードの製造方法において基板上に成長させる窒化物系III−V族化合物半導体層の成長の様子を示す略線図である。 この発明の第1の実施形態による発光ダイオードの製造方法において基板上に成長させる窒化物系III−V族化合物半導体層の転位の挙動を説明するための略線図である。 この発明の第1の実施形態による発光ダイオードの製造方法において基板上に成長させる窒化物系III−V族化合物半導体層の成長初期の様子を示す図面代用写真である。 この発明の第1の実施形態による発光ダイオードの製造方法において基板上に成長させる窒化物系III−V族化合物半導体層の成長初期に微小核の生成を伴わない場合の成長の様子を示す略線図である。 この発明の第1の実施形態による発光ダイオードの製造方法において基板上に成長させる窒化物系III−V族化合物半導体層の成長初期に微小核の生成を伴わない場合の成長の様子を示す略線図である。 この発明の第1の実施形態により製造される発光ダイオードのレイトレーシング・シミュレーションの結果を示す略線図である。 この発明の第2の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第2の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第3の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第3の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第3の実施形態により製造される発光ダイオードのレイトレーシング・シミュレーションの結果を示す略線図である。 この発明の第3の実施形態により製造される発光ダイオードのレイトレーシング・シミュレーションの結果を示す略線図である。 この発明の第3の実施形態により製造される発光ダイオードのレイトレーシング・シミュレーションの結果を示す略線図である。 この発明の第3の実施形態により製造される発光ダイオードの一例のAFM像および比較例の発光ダイオードの一例のAFM像を示す図面代用写真である。 この発明の第4の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第4の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第4の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第5の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第5の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第5の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第5の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第5の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第5の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第6の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第6の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第7の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第8の実施形態による発光ダイオードバックライトの製造方法を説明するための断面図である。 この発明の第8の実施形態による発光ダイオードバックライトの製造方法を説明するための斜視図である。 この発明の第8の実施形態による発光ダイオードバックライトの製造方法を説明するための斜視図である。 この発明の第9の実施形態による発光ダイオードバックライトの製造方法を説明するための斜視図である。 この発明の第10の実施形態による光源セルユニットを示す平面図およびこの光源セルユニットのセルの拡大図である。 この発明の第10の実施形態による光源セルユニットの一つの具体例を示す平面図である。 この発明の第10の実施形態による光源セルユニットの他の具体例を示す平面図である。 この発明の第10の実施形態による光源セルユニットのセルの他の構成例を示す平面図である。 従来の凹凸加工基板上へのGaN系半導体層の成長方法を説明するための断面図である。 図47に示す従来のGaN系半導体層の成長方法の課題を説明するための断面図である。 従来の凹凸加工基板上へのGaN系半導体層の成長方法を説明するための断面図である。 他の従来の凹凸加工基板上へのGaN系半導体層の成長方法を説明するための断面図である。
符号の説明
11…基板、12…凸部、13…凹部、14…微小核、15…窒化物系III−V族化合物半導体層、16…n型窒化物系III−V族化合物半導体層、17…活性層、18…p型窒化物系III−V族化合物半導体層、19…貫通転位、20…溝、22…p側電極、23…メサ部、24…n側電極、63〜65…発光ダイオードチップ、68〜71…透明樹脂、75…セル、76…プリント配線基板

Claims (14)

  1. 一主面に複数の凸部を有する基板を用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の窒化物系III−V族化合物半導体層を成長させる工程と、
    上記第1の窒化物系III−V族化合物半導体層から上記基板上に第2の窒化物系III−V族化合物半導体層を横方向成長させる工程と、
    上記第2の窒化物系III−V族化合物半導体層上に第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層を順次成長させる工程と、
    上記第1の窒化物系III−V族化合物半導体層、上記第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分を、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去する工程と
    を有することを特徴とする発光ダイオードの製造方法。
  2. 上記第1の窒化物系III−V族化合物半導体層を成長させる際に、上記凹部の底面との界面から上記一主面に対して垂直方向に発生する転位が、上記三角形状の断面形状となる状態の上記第1の窒化物系III−V族化合物半導体層の斜面またはその近傍に到達したとき、上記一主面に平行な方向に屈曲することを特徴とする請求項1記載の発光ダイオードの製造方法。
  3. 上記凸部は上記基板と異なる材料からなることを特徴とする請求項1記載の発光ダイオードの製造方法。
  4. 上記凸部、上記第1の窒化物系III−V族化合物半導体層、上記第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分を、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、上記基板が露出するまで除去することを特徴とする請求項3記載の発光ダイオードの製造方法。
  5. 上記凸部、上記第1の窒化物系III−V族化合物半導体層、上記第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分を、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、上記基板が露出するまで除去した後、残された上記凸部をエッチング除去することにより上記第1の窒化物系III−V族化合物半導体層、上記第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層を上記基板から剥離することを特徴とする請求項4記載の発光ダイオードの製造方法。
  6. 一主面に複数の凸部を有する基板と、
    上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
    上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
    上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
    上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されている
    ことを特徴とする発光ダイオード。
  7. 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ少なくとも一つ含むセルがプリント配線基板上に複数個配列した光源セルユニットにおいて、
    上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
    一主面に複数の凸部を有する基板と、
    上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
    上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
    上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
    上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されているものである
    ことを特徴とする光源セルユニット。
  8. 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードバックライトにおいて、
    上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
    一主面に複数の凸部を有する基板と、
    上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
    上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
    上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
    上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されているものである
    ことを特徴とする発光ダイオードバックライト。
  9. 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオード照明装置において、
    上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
    一主面に複数の凸部を有する基板と、
    上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
    上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
    上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
    上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されているものである
    ことを特徴とする発光ダイオード照明装置。
  10. 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードディスプレイにおいて、
    上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
    一主面に複数の凸部を有する基板と、
    上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
    上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
    上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
    上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されているものである
    ことを特徴とする発光ダイオードディスプレイ。
  11. 一つまたは複数の発光ダイオードを有する電子機器において、
    少なくとも一つの上記発光ダイオードが、
    一主面に複数の凸部を有する基板と、
    上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
    上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
    上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
    上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されているものである
    ことを特徴とする電子機器。
  12. 一主面に複数の凸部を有する基板を用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の層を成長させる工程と、
    上記第1の層から上記基板上に第2の層を横方向成長させる工程と、
    上記第2の層上に少なくとも活性層を含む第3の層を成長させる工程と、
    上記第1の層、上記第2の層および上記第3の層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分を、上記第3の層の表面から深さ方向に、少なくとも上記活性層の下地層が露出するまで除去する工程と
    を有することを特徴とする電子装置の製造方法。
  13. 一主面に複数の凸部を有する基板と、
    上記基板上に、上記基板の凹部に空隙を形成しないで成長された第4の層と、
    上記第4の層上に成長された少なくとも活性層を含む第3の層とを有し、
    上記第4の層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
    上記第4の層および上記第3の層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第3の層の表面から深さ方向に、少なくとも上記活性層の下地層が露出するまで除去されている
    ことを特徴とする電子装置。
  14. 一主面に成長マスクを有する基板を用い、当該基板の上記成長マスクの開口部からなる凹部から上記成長マスク上に第5の層を横方向成長させる工程と、
    上記第5の層上に少なくとも活性層を含む第3の層を成長させる工程と、
    上記第5の層および上記第3の層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分を、上記第3の層の表面から深さ方向に、上記基板が露出するまで除去する工程と、
    残された上記成長マスクをエッチング除去することにより上記第5の層および上記第3の層を上記基板から剥離する工程と
    を有することを特徴とする電子装置の製造方法。
JP2006270515A 2006-10-02 2006-10-02 発光ダイオードの製造方法および電子装置の製造方法 Expired - Fee Related JP4910608B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006270515A JP4910608B2 (ja) 2006-10-02 2006-10-02 発光ダイオードの製造方法および電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006270515A JP4910608B2 (ja) 2006-10-02 2006-10-02 発光ダイオードの製造方法および電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008091608A true JP2008091608A (ja) 2008-04-17
JP4910608B2 JP4910608B2 (ja) 2012-04-04

Family

ID=39375467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006270515A Expired - Fee Related JP4910608B2 (ja) 2006-10-02 2006-10-02 発光ダイオードの製造方法および電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP4910608B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090267098A1 (en) * 2008-04-24 2009-10-29 Sung Min Choi Semiconductor light emitting device
WO2009142265A1 (ja) * 2008-05-21 2009-11-26 昭和電工株式会社 Iii族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2010114112A (ja) * 2008-11-04 2010-05-20 Canon Inc 窒化ガリウム系化合物半導体層の形成方法、移設方法、及び窒化ガリウム系化合物半導体層が接合されたシリコン基板
CN101901860A (zh) * 2009-05-28 2010-12-01 夏普株式会社 氮化物半导体发光元件及其制造方法
JP2011071449A (ja) * 2009-09-28 2011-04-07 Showa Denko Kk 半導体発光素子の製造方法
KR101039970B1 (ko) * 2010-02-11 2011-06-09 엘지이노텍 주식회사 반도체층 형성방법 및 발광 소자 제조방법
CN102194946A (zh) * 2010-02-17 2011-09-21 Lg伊诺特有限公司 发光器件、发光器件封装以及照明系统
JP2012142513A (ja) * 2011-01-06 2012-07-26 Nichia Chem Ind Ltd 半導体発光素子の製造方法
JP2013033794A (ja) * 2011-08-01 2013-02-14 Nippon Telegr & Teleph Corp <Ntt> 太陽電池およびその製造方法
CN104300065A (zh) * 2014-10-14 2015-01-21 扬州乾照光电有限公司 具有新型扩展电极结构的发光二极管及其制造方法
JP5771145B2 (ja) 2009-07-31 2015-08-26 日亜化学工業株式会社 窒化物半導体レーザダイオード
CN106067500A (zh) * 2010-08-06 2016-11-02 日亚化学工业株式会社 蓝宝石基板及半导体发光元件
WO2020250849A1 (ja) * 2019-06-11 2020-12-17 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子、および半導体成長用基板の製造方法
CN113166971A (zh) * 2018-12-14 2021-07-23 赛奥科思有限公司 氮化物半导体基板的制造方法和氮化物半导体基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314198A (ja) * 2001-04-13 2002-10-25 Sony Corp 半導体レーザ
JP2004165550A (ja) * 2002-11-15 2004-06-10 Matsushita Electric Ind Co Ltd 窒化物半導体素子
JP2004363251A (ja) * 2003-06-03 2004-12-24 Sumitomo Chem Co Ltd 3−5族化合物半導体とその製造方法
JP2005108943A (ja) * 2003-09-29 2005-04-21 Oki Data Corp 半導体ウェハ及びこれを用いた半導体装置の製造方法
JP2006156509A (ja) * 2004-11-26 2006-06-15 Sony Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314198A (ja) * 2001-04-13 2002-10-25 Sony Corp 半導体レーザ
JP2004165550A (ja) * 2002-11-15 2004-06-10 Matsushita Electric Ind Co Ltd 窒化物半導体素子
JP2004363251A (ja) * 2003-06-03 2004-12-24 Sumitomo Chem Co Ltd 3−5族化合物半導体とその製造方法
JP2005108943A (ja) * 2003-09-29 2005-04-21 Oki Data Corp 半導体ウェハ及びこれを用いた半導体装置の製造方法
JP2006156509A (ja) * 2004-11-26 2006-06-15 Sony Corp 半導体装置

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8263985B2 (en) 2008-04-24 2012-09-11 Lg Innotek Co., Ltd. Semiconductor light emitting device having one or more recesses on a layer
US20090267098A1 (en) * 2008-04-24 2009-10-29 Sung Min Choi Semiconductor light emitting device
US8648355B2 (en) 2008-04-24 2014-02-11 Lg Innotek Co., Ltd. Semiconductor light emitting device having one or more recesses on a layer
US20130037841A1 (en) * 2008-04-24 2013-02-14 Sung Min Choi Semiconductor light emitting device
WO2009142265A1 (ja) * 2008-05-21 2009-11-26 昭和電工株式会社 Iii族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2009283620A (ja) * 2008-05-21 2009-12-03 Showa Denko Kk Iii族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2010114112A (ja) * 2008-11-04 2010-05-20 Canon Inc 窒化ガリウム系化合物半導体層の形成方法、移設方法、及び窒化ガリウム系化合物半導体層が接合されたシリコン基板
CN101901860A (zh) * 2009-05-28 2010-12-01 夏普株式会社 氮化物半导体发光元件及其制造方法
JP5771145B2 (ja) 2009-07-31 2015-08-26 日亜化学工業株式会社 窒化物半導体レーザダイオード
JP2011071449A (ja) * 2009-09-28 2011-04-07 Showa Denko Kk 半導体発光素子の製造方法
US8298918B2 (en) 2010-02-11 2012-10-30 Lg Innotek Co., Ltd. Method for forming semiconductor layer and method for manufacturing light emitting device
KR101039970B1 (ko) * 2010-02-11 2011-06-09 엘지이노텍 주식회사 반도체층 형성방법 및 발광 소자 제조방법
CN102194946A (zh) * 2010-02-17 2011-09-21 Lg伊诺特有限公司 发光器件、发光器件封装以及照明系统
CN106067500A (zh) * 2010-08-06 2016-11-02 日亚化学工业株式会社 蓝宝石基板及半导体发光元件
JP2012142513A (ja) * 2011-01-06 2012-07-26 Nichia Chem Ind Ltd 半導体発光素子の製造方法
JP2013033794A (ja) * 2011-08-01 2013-02-14 Nippon Telegr & Teleph Corp <Ntt> 太陽電池およびその製造方法
CN104300065A (zh) * 2014-10-14 2015-01-21 扬州乾照光电有限公司 具有新型扩展电极结构的发光二极管及其制造方法
CN104300065B (zh) * 2014-10-14 2017-01-25 扬州乾照光电有限公司 具有新型扩展电极结构的发光二极管及其制造方法
CN113166971A (zh) * 2018-12-14 2021-07-23 赛奥科思有限公司 氮化物半导体基板的制造方法和氮化物半导体基板
CN113166971B (zh) * 2018-12-14 2023-03-31 住友化学株式会社 氮化物半导体基板的制造方法和氮化物半导体基板
WO2020250849A1 (ja) * 2019-06-11 2020-12-17 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子、および半導体成長用基板の製造方法
JP2020202302A (ja) * 2019-06-11 2020-12-17 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP7345286B2 (ja) 2019-06-11 2023-09-15 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法

Also Published As

Publication number Publication date
JP4910608B2 (ja) 2012-04-04

Similar Documents

Publication Publication Date Title
JP4910608B2 (ja) 発光ダイオードの製造方法および電子装置の製造方法
JP5082278B2 (ja) 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法
JP4462249B2 (ja) 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法
JP5152121B2 (ja) 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法
JP4915218B2 (ja) 発光ダイオードの製造方法
JP4462289B2 (ja) 半導体層の成長方法および半導体発光素子の製造方法
TWI317565B (en) Light emitting diode, method for manufacturing light emitting diode, integrated light emitting diode, method for manufacturing integrated light emitting diode, light emitting diode backlight, light emitting diode illumination device, light emitting diode
JP2006339534A (ja) 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
JP2006324331A (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系iii−v族化合物半導体の成長方法ならびに窒化物系iii−v族化合物半導体成長用基板ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器
JP2008153634A (ja) 発光ダイオードの製造方法、発光ダイオード、光源セルユニット、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
KR20050039734A (ko) 반도체 발광소자와 그 제조방법, 집적형 반도체발광장치와 그 제조방법, 화상 표시장치와 그 제조방법,및 조명 장치와 그 제조방법
JP2008130606A (ja) 半導体発光素子、半導体発光素子の製造方法、光源セルユニット、バックライト、照明装置、ディスプレイ、電子機器、半導体素子および半導体素子の製造方法
JP4915234B2 (ja) 発光ダイオードの製造方法および機能素子の製造方法
JP4735037B2 (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器
JP2008270431A (ja) 発光ダイオードの製造方法、半導体装置の製造方法、電子装置の製造方法および窒化物系iii−v族化合物半導体基板の製造方法
JP5140979B2 (ja) AlGaInP系発光ダイオード、光源セルユニット、ディスプレイおよび電子機器
JP2003060233A (ja) 半導体発光素子、半導体発光素子の製造方法、及び半導体発光装置
JP2009212256A (ja) 発光ダイオードの製造方法、半導体素子の製造方法および機能素子の製造方法
JP5051192B2 (ja) 半導体層の成長方法、半導体発光素子の製造方法、半導体発光素子および電子機器
JP2006156802A (ja) Iii族窒化物半導体素子
JP2009043751A (ja) 発光ダイオードの製造方法、半導体素子の製造方法および機能素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120102

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees