JP2006324331A - 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 - Google Patents
発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 Download PDFInfo
- Publication number
- JP2006324331A JP2006324331A JP2005144160A JP2005144160A JP2006324331A JP 2006324331 A JP2006324331 A JP 2006324331A JP 2005144160 A JP2005144160 A JP 2005144160A JP 2005144160 A JP2005144160 A JP 2005144160A JP 2006324331 A JP2006324331 A JP 2006324331A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- nitride
- semiconductor layer
- iii
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】 光の取り出し効率の向上および発光ダイオードを構成する窒化物系ＩＩＩ−Ｖ族化合物半導体層全体の結晶性の大幅な向上により発光効率が極めて高く、特性のばらつきも極めて少ない発光ダイオードおよびその製造方法を提供する。
【解決手段】 凹凸加工を施したサファイア基板１１上にＧａＮ層１２を成長させた後にエッチバックを行うことにより凹部１１ａの底部にのみＧａＮ層１２を残す。このＧａＮ層１２を種結晶として凹部１１ａに、その底面を底辺とする三角形の断面形状となる状態を経てＧａＮ層１３を成長させることによりこの凹部１１ａを埋めた後、このＧａＮ層１３から横方向成長を行う。このＧａＮ層１３上に、活性層を含むＧａＮ系半導体層を成長させて発光ダイオード構造を形成する。このＧａＮ系発光ダイオードを用いて発光ダイオードバックライトなどを製造する。
【選択図】 図１
【解決手段】 凹凸加工を施したサファイア基板１１上にＧａＮ層１２を成長させた後にエッチバックを行うことにより凹部１１ａの底部にのみＧａＮ層１２を残す。このＧａＮ層１２を種結晶として凹部１１ａに、その底面を底辺とする三角形の断面形状となる状態を経てＧａＮ層１３を成長させることによりこの凹部１１ａを埋めた後、このＧａＮ層１３から横方向成長を行う。このＧａＮ層１３上に、活性層を含むＧａＮ系半導体層を成長させて発光ダイオード構造を形成する。このＧａＮ系発光ダイオードを用いて発光ダイオードバックライトなどを製造する。
【選択図】 図１
Description
この発明は、発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法ならびに窒化物系ＩＩＩ−Ｖ族化合物半導体成長用基板ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器に関し、特に、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた発光ダイオードおよびこの発光ダイオードを用いる各種の装置または機器に適用して好適なものである。
従来、ＧａＮ系発光ダイオードは、ＧａＮ系半導体を有機金属化学気相成長（ＭＯＣＶＤ）法などによりサファイア基板やＳｉＣ基板などの異種基板上にエピタキシャル成長させることにより製造するのが一般的である。ところが、ＧａＮ系半導体をサファイア基板やＳｉＣ基板などの上にエピタキシャル成長させる場合には、両者の格子定数差や熱膨張係数差が大きいため、結晶欠陥、特に貫通転位が高密度に発生してしまう。また、サファイア基板やＳｉＣ基板などとその上にエピタキシャル成長されるＧａＮ系半導体層との界面では、それらの屈折率の違いから反射が起きるため、光の取り出しを良好に行うことができない。
そこで、これらの問題を解決するために、異種基板にあらかじめ凹凸加工を施し、この凹凸加工基板上にＧａＮ系半導体をエピタキシャル成長させる方法が提案されている（例えば、非特許文献１、特許文献１、２参照。）。この方法の概要を図１９に示す。この方法によれば、まず、図１９Ａに示すように、ｃ面のサファイア基板１０１の一主面に凹凸加工を施す。符号１０１ａは凹部、１０１ｂは凸部を示す。これらの凹部１０１ａおよび凸部１０１ｂはサファイア基板１１の〈１−１００〉方向に延在する。次に、このサファイア基板１０１上に、図１９ＢおよびＣに示す過程を経て、ＧａＮ系半導体層１０２を成長させる。図１９Ｃ中、点線は成長途中の成長界面を示す。
三菱電線工業時報 第９８号 ２００１年１０月：ＬＥＰＳ法を用いた高出力紫外ＬＥＤの開発
特開２００４−６９３１号公報
特開２００４−６９３７号公報
図２０に、図１９に示す方法により成長されたＧａＮ系半導体層１０２の結晶欠陥分布を模式的に示す。図２０に示すように、ＧａＮ系半導体層１０２のうちの凸部１０１ｂの上の部分および凹部１０１ａと凸部１０１ｂとの境界領域の上の部分に、この凸部１０１ｂの上面との界面から垂直方向に貫通転位１０４が発生して高欠陥密度領域１０５が形成され、凹部１０１ａの上方の、高欠陥密度領域１０５の間の部分が低欠陥密度領域１０６となっている。
このＧａＮ系半導体層１０２上にＧａＮ系半導体層を成長させて発光ダイオード構造を形成した場合、これらのＧａＮ系半導体層の結晶欠陥分布はＧａＮ系半導体層１０２の結晶欠陥分布を反映したものとなるため、その高欠陥密度領域は発光効率の低下を招く原因となり、高欠陥密度領域と低欠陥密度領域とが存在することは特性のばらつきの原因となっていた。
そこで、この発明が解決しようとする課題は、光の取り出し効率の向上および発光ダイオードを構成する窒化物系ＩＩＩ−Ｖ族化合物半導体層全体の結晶性の大幅な向上により発光効率が極めて高く、特性のばらつきも極めて少ない発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびにこの発光ダイオードまたは集積型発光ダイオードの製造に用いて好適な窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法および窒化物系ＩＩＩ−Ｖ族化合物半導体成長用基板を提供することである。
この発明が解決しようとする他の課題は、上記のような発光ダイオードを用いた高性能の発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器を提供することである。
そこで、この発明が解決しようとする課題は、光の取り出し効率の向上および発光ダイオードを構成する窒化物系ＩＩＩ−Ｖ族化合物半導体層全体の結晶性の大幅な向上により発光効率が極めて高く、特性のばらつきも極めて少ない発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびにこの発光ダイオードまたは集積型発光ダイオードの製造に用いて好適な窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法および窒化物系ＩＩＩ−Ｖ族化合物半導体成長用基板を提供することである。
この発明が解決しようとする他の課題は、上記のような発光ダイオードを用いた高性能の発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器を提供することである。
上記課題を解決するために、第１の発明は、
一主面に一つまたは複数の凹部を有する基板上に当該凹部を埋めるように第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を加工することにより上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を上記凹部の底部にのみ残す工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層が底部に残された上記凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより上記凹部を埋める工程と、
上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記基板上に第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と、
上記第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させる工程と
を有することを特徴とする発光ダイオードの製造方法である。
一主面に一つまたは複数の凹部を有する基板上に当該凹部を埋めるように第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を加工することにより上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を上記凹部の底部にのみ残す工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層が底部に残された上記凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより上記凹部を埋める工程と、
上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記基板上に第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と、
上記第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させる工程と
を有することを特徴とする発光ダイオードの製造方法である。
第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法は、基板の凹部を埋めることができる限り、基本的にはどのような方法であっても構わず、第２および第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法と同様な方法を用いてもよい。この第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層は、凹部の底部にのみ残されたものが第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長時の種結晶となるものであるため、転位密度はある程度低いことが望ましいが、必ずしも十分に低転位密度でなくてもよく、１０8 〜１０9 ／ｃｍ2 程度であれば通常は十分である。第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層の加工には、異方性エッチングが可能なエッチング方法、例えば反応性イオンエッチング（ＲＩＥ）法などによりエッチバックなどを用いることができる。
典型的には、第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる際に、基板の凹部の底面との界面から基板の一主面に対して垂直方向に転位が発生し、この転位が上記の三角形の断面形状となる状態の第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層の斜面またはその近傍に到達したとき、上記の一主面に平行な方向に、三角形部から遠ざかるように屈曲する。典型的には、基板の一主面に凹部と凸部とを交互に有するようにする。この凹部は、一方向にストライプ状に延在するようにしてもよいし、少なくとも、互いに交差する第１の方向および第２の方向に延在するようにしてもよい。凹部の断面形状は、長方形や逆台形などの種々の形状であってよく、その側壁も平面だけでなく、緩やかな傾斜を持つ曲面であってもよく、角が丸まっていてもよい。光の取り出し効率の向上を図る観点より、好適には、この凹部の断面形状は逆台形とする。また、第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位密度を最小化する観点より、好適には、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層が底部に残された状態の凹部の深さをｄ、この凹部の底面の幅をＷg 、三角形の断面形状となる状態の第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層の斜面と基板の一主面とがなす角度をαとしたとき、２ｄ≧Ｗg ｔａｎαが成立するようにｄ、Ｗg 、αを決める。αは通常一定であるため、この式が成立するように、ｄ、Ｗg を決める。ｄは、大きすぎると原料ガスが凹部の内部に十分に供給されず、凹部の底面からの第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長に支障を来し、逆に小さすぎるとこの凹部だけでなく、その両側の部分（通常は凸部）にも第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層が成長してしまうため、これらを防止する観点より、一般的には０．５μｍ＜ｄ＜５μｍの範囲内に選ばれ、典型的には１．０±０．２μｍの範囲内に選ばれる。Ｗg は、一般的には０．５〜５μｍであり、典型的には２±０．５μｍの範囲内に選ばれる。また、凸部の上面の幅Ｗt は、基本的には自由に選ぶことができるが、この凸部は第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層の横方向成長に使用する領域であるため、長ければ長いほど転位密度の少ない部分の面積を大きくすることができる。Ｗt は、一般的には１〜１０００μｍ、典型的には４±２μｍの範囲内である。
第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層には、これと電気的に接続された状態で第１の導電型側の電極を形成する。同様に、第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層にも、これと電気的に接続された状態で第２の導電型側の電極を形成する。
基板としては種々のものを用いることができる。窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる物質からなる基板としては、具体的には、例えば、サファイア（Ａｌ2 Ｏ3 ）（ｃ面、ａ面、ｒ面などを含み、これらの面からオフした面のものも含む）、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、Ｓｉ、ＺｎＳ、ＺｎＯ、ＬｉＭｇＯ、ＧａＡｓ、ＭｇＡｌ2 Ｏ4 などからなる基板を用いることができ、好適には、これらの材料からなる六方晶基板または立方晶基板、より好適には六方晶基板を用いる。基板としては、窒化物系ＩＩＩ−Ｖ族化合物半導体（ＧａＮ、ＩｎＡｌＧａＮ、ＡｌＮなど）からなる基板を用いてもよい。場合によっては、基板として、窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる物質からなる基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させ、この窒化物系ＩＩＩ−Ｖ族化合物半導体層に上記の凹部を形成したものであってもよい。
なお、基板は、必要であれば除去してもよい。
なお、基板は、必要であれば除去してもよい。
第１〜第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層および活性層を構成する窒化物系ＩＩＩ−Ｖ族化合物半導体層は、最も一般的には、ＡｌX Ｂy Ｇａ1-x-y-z Ｉｎz Ａｓu Ｎ1-u-v Ｐv （ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｕ≦１、０≦ｖ≦１、０≦ｘ＋ｙ＋ｚ＜１、０≦ｕ＋ｖ＜１）からなり、より具体的には、ＡｌX Ｂy Ｇａ1-x-y-z Ｉｎz Ｎ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｘ＋ｙ＋ｚ＜１）からなり、典型的には、ＡｌX Ｇａ1-x-z Ｉｎz Ｎ（ただし、０≦ｘ≦１、０≦ｚ≦１）からなり、具体例を挙げると、ＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮなどからなる。特に第１〜第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層としては、好適には、ＧａＮ、ＩｎX Ｇａ1-x Ｎ（０＜ｘ＜０．５）、ＡｌX Ｇａ1-x Ｎ（０＜ｘ＜０．５）、ＡｌX Ｉｎy Ｇａ1-x-y Ｎ（０＜ｘ＜０．５、０＜ｙ＜０．２）からなるものが用いられる。第１の導電型はｎ型であってもｐ型であってもよく、それに応じて第２の導電型はｐ型またはｎ型である。
第１〜第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層および活性層を構成する窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法としては、例えば、有機金属化学気相成長（ＭＯＣＶＤ）、ハイドライド気相エピタキシャル成長あるいはハライド気相エピタキシャル成長（ＨＶＰＥ）、分子線エピタキシー（ＭＢＥ）などの各種のエピタキシャル成長法を用いることができる。
第２の発明は、
一主面に一つまたは複数の凹部を有する基板上に当該凹部を埋めるように第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクを形成する工程と、
上記成長マスクの上記開口に、その底面を底辺とする三角形の断面形状となる状態を経て第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより上記開口を埋める工程と、
上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と、
上記第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させる工程と
を有することを特徴とする発光ダイオードの製造方法である。
一主面に一つまたは複数の凹部を有する基板上に当該凹部を埋めるように第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクを形成する工程と、
上記成長マスクの上記開口に、その底面を底辺とする三角形の断面形状となる状態を経て第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより上記開口を埋める工程と、
上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と、
上記第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させる工程と
を有することを特徴とする発光ダイオードの製造方法である。
この場合、成長マスクの開口は、第１の発明における基板の凹部に相当する。成長マスクの材料としては、一般的にはＳｉＯ2 膜やＳｉＮ膜（Ｓｉ3 Ｎ4 膜だけでなく、プラズマＣＶＤ法などにより成膜される組成の異なるものも含む）などが用いられるが、これに限定されるものではない。この成長マスクは、一つの凹部に対して一つの開口を有することも、複数の凹部毎に一つの開口を有することもある。また、凹部が、第１の幅を有する第１の凹部および第１の幅よりも大きい第２の幅を有する第２の凹部を含み、成長マスクはこの第２の凹部の上方の部分に第２の幅よりも小さい幅を有する開口を有することもある。
この第２の発明および後述の第３〜第１３の発明においては、その性質に反しない限り、第１の発明に関連して説明したことが成立する。
この第２の発明および後述の第３〜第１３の発明においては、その性質に反しない限り、第１の発明に関連して説明したことが成立する。
第３の発明は、
複数の発光ダイオードが集積された集積型発光ダイオードの製造方法において、
一主面に一つまたは複数の凹部を有する基板上に当該凹部を埋めるように第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を加工することにより上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を上記凹部の底部にのみ残す工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層が底部に残された上記凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより上記凹部を埋める工程と、
上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記基板上に第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と、
上記第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させる工程と
を有することを特徴とするものである。
複数の発光ダイオードが集積された集積型発光ダイオードの製造方法において、
一主面に一つまたは複数の凹部を有する基板上に当該凹部を埋めるように第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を加工することにより上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を上記凹部の底部にのみ残す工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層が底部に残された上記凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより上記凹部を埋める工程と、
上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記基板上に第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と、
上記第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させる工程と
を有することを特徴とするものである。
第４の発明は、
複数の発光ダイオードが集積された集積型発光ダイオードの製造方法において、
一主面に一つまたは複数の凹部を有する基板上に当該凹部を埋めるように第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクを形成する工程と、
上記成長マスクの上記開口に、その底面を底辺とする三角形の断面形状となる状態を経て第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより上記開口を埋める工程と、
上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と、
上記第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させる工程と
を有することを特徴とするものである。
複数の発光ダイオードが集積された集積型発光ダイオードの製造方法において、
一主面に一つまたは複数の凹部を有する基板上に当該凹部を埋めるように第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクを形成する工程と、
上記成長マスクの上記開口に、その底面を底辺とする三角形の断面形状となる状態を経て第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより上記開口を埋める工程と、
上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と、
上記第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させる工程と
を有することを特徴とするものである。
第３および第４の発明において、集積型発光ダイオードはその用途を問わないが、典型的な用途を挙げると、液晶ディスプレイなどに用いられる発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイなどである。この集積型発光ダイオードは、発光ダイオードの配列の仕方や形状は問わないが、例えば、発光ダイオードが二次元アレイ状に配列されたものや、ストライプ状の発光ダイオードが一列または複数列配列されたものなどである。
第４の発明および後述の第５、第６、第８〜第１３の発明においては、その性質に反しない限り、第２の発明に関連して説明したことが成立する。
第４の発明および後述の第５、第６、第８〜第１３の発明においては、その性質に反しない限り、第２の発明に関連して説明したことが成立する。
第５の発明は、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクと、
上記成長マスクを覆うように上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記開口の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記開口の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とする発光ダイオードである。
一主面に一つまたは複数の凹部を有する基板と、
上記基板上の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクと、
上記成長マスクを覆うように上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記開口の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記開口の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とする発光ダイオードである。
ここで、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層は、基板上に、その凹部に空隙を形成しないで成長させるのが望ましい。また、第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層は、第１の発明における第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層および第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層に対応するものである。これらのことは、後述の第６、第９〜第１３の発明においても同様である。
第６の発明は、
複数の発光ダイオードが集積された集積型発光ダイオードにおいて、
少なくとも一つの上記発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクと、
上記成長マスクを覆うように上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記開口の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記開口の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とするものである。
複数の発光ダイオードが集積された集積型発光ダイオードにおいて、
少なくとも一つの上記発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクと、
上記成長マスクを覆うように上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記開口の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記開口の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とするものである。
第７の発明は、
一主面に一つまたは複数の凹部を有する基板上に当該凹部を埋めるように第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を加工することにより上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を上記凹部の底部にのみ残す工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層が底部に残された上記凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより上記凹部を埋める工程と、
上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記基板上に第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と
を有することを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法である。
一主面に一つまたは複数の凹部を有する基板上に当該凹部を埋めるように第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を加工することにより上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を上記凹部の底部にのみ残す工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層が底部に残された上記凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより上記凹部を埋める工程と、
上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記基板上に第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と
を有することを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法である。
第８の発明は、
一主面に一つまたは複数の凹部を有する基板上に当該凹部を埋めるように第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクを形成する工程と、
上記成長マスクの上記開口に、その底面を底辺とする三角形の断面形状となる状態を経て第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより上記開口を埋める工程と、
上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と
を有することを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法である。
一主面に一つまたは複数の凹部を有する基板上に当該凹部を埋めるように第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクを形成する工程と、
上記成長マスクの上記開口に、その底面を底辺とする三角形の断面形状となる状態を経て第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより上記開口を埋める工程と、
上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と
を有することを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法である。
第９の発明は、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクと、
上記成長マスクを覆うように上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記開口の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記開口の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体成長用基板である。
一主面に一つまたは複数の凹部を有する基板と、
上記基板上の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクと、
上記成長マスクを覆うように上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記開口の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記開口の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体成長用基板である。
第１０の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードバックライトにおいて、
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクと、
上記成長マスクを覆うように上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記開口の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記開口の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とするものである。
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードバックライトにおいて、
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクと、
上記成長マスクを覆うように上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記開口の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記開口の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とするものである。
第１１の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオード照明装置において、
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクと、
上記成長マスクを覆うように上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記開口の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記開口の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とするものである。
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオード照明装置において、
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクと、
上記成長マスクを覆うように上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記開口の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記開口の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とするものである。
第１２の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードディスプレイにおいて、
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクと、
上記成長マスクを覆うように上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記開口の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記開口の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とするものである。
第１０〜第１２の発明において、赤色発光の発光ダイオードとしては、例えば、ＡｌＧａＩｎＰ系半導体を用いたものを用いることができる。
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードディスプレイにおいて、
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクと、
上記成長マスクを覆うように上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記開口の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記開口の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とするものである。
第１０〜第１２の発明において、赤色発光の発光ダイオードとしては、例えば、ＡｌＧａＩｎＰ系半導体を用いたものを用いることができる。
第１３の発明は、
一つまたは複数の発光ダイオードを有する電子機器において、
少なくとも一つの上記発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクと、
上記成長マスクを覆うように上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記開口の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記開口の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とするものである。
一つまたは複数の発光ダイオードを有する電子機器において、
少なくとも一つの上記発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクと、
上記成長マスクを覆うように上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記開口の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記開口の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とするものである。
第１３の発明において、電子機器は、液晶ディスプレイのバックライト、表示、照明その他の目的で少なくとも一つの発光ダイオードを有するものであれば、基本的にはどのようなものであってもよく、携帯型のものと据え置き型のものとの双方を含むが、具体例を挙げると、携帯電話、モバイル機器、ロボット、パーソナルコンピュータ、車載機器、各種家庭電気製品などである。
上述のように構成されたこの発明においては、基板の凹部の底部に残された第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層あるいは成長マスクの開口の底面の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を種結晶として第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長を開始し、途中でこの底面を底辺とする三角形の断面形状となる状態を経て第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることによりこの凹部を隙間なく埋めることができる。そして、こうして成長された第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層から第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる。このとき、第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層は、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を種結晶として成長させるため、サファイア基板などの異種基板上に成長させる場合に比べて転位密度は低い。これに加えて、第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層では、基板の凹部の底面あるいは成長マスクの開口の底面との界面から基板の一主面に対して垂直方向に転位が発生し、この転位が第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層の斜面またはその近傍に到達し、第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長に伴い、この転位はそこから基板の一主面に平行な方向に屈曲する。第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を十分に厚く成長させた時点で、この基板の一主面に平行な転位の上の部分は、場所を問わず転位密度が極めて少ない領域となる。
この発明によれば、第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層全体の結晶性が良好となるため、その上に成長させる第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層全体の結晶性も良好となることから、凹凸加工基板を用いていることも相まって、発光効率が極めて高く、しかも特性のばらつきが極めて少ない発光ダイオードを得ることができる。そして、この発光効率が高い発光ダイオードを用いて高性能の発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイ、各種の電子機器などを実現することができる。
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
図１〜図３はこの発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を工程順に示す。
図１〜図３はこの発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を工程順に示す。
この第１の実施形態においては、図１Ａに示すように、まず、一主面に周期的な凹凸加工が施されたサファイア基板１１を用意する。符号１１ａは凹部、１１ｂは凸部を示す。凹部１１ａは長方形または逆台形の断面形状を有する。例えば、サファイア基板１１の主面はｃ面、凹部１１ａはサファイア基板１１の〈１−１００〉方向に延在するストライプ形状である。このサファイア基板１１の凹凸加工は、ＲＩＥ法などにより行うことができる。これらの凹部１１ａおよび凸部１１ｂの寸法などの詳細については後述する。
次に、サーマルクリーニングなどを行うことによりこのサファイア基板１１の表面を清浄化した後、このサファイア基板１１上に従来公知の方法により例えば５５０℃程度の成長温度で例えばＧａＮバッファ層（図示せず）を成長させる。続いて、図１Ｂに示すように、例えばＭＯＣＶＤ法により、サファイア基板１１の全面にＧａＮ層１２をエピタキシャル成長させる。この場合、ＧａＮ層１２は、凹部１１ａおよび凸部１１ｂの両方の上でサファイア基板１１の主面に対して傾斜したファセットを出して成長した後、横方向成長により連続膜となる。符号１２ａは転位を示す。この転位１２ａは、ＧａＮ層１２のうちの凸部１１ｂの上の部分および凹部１１ａと凸部１１ｂとの境界領域の上の部分に高密度に存在する。このＧａＮ層１２は、アンドープであっても、ｎ型不純物またはｐ型不純物をドープしてもよい。このＧａＮ層１２の成長条件は、凹部１１ａおよび凸部１１ｂの両方の上でファセットを出しながら成長する第１段階では、例えば、成長温度（基板温度）は１０００±１００℃、成長原料のＶ／ＩＩＩ比は７０００〜１７０００、横方向成長する第２段階では、例えば、成長温度は１１５０±５０℃、Ｖ／ＩＩＩ比は４５００〜５００である。
次に、上述のようにしてＧａＮ層１２を成長させたサファイア基板１１をＭＯＣＶＤ装置から取り出す。
次に、図１Ｃに示すように、ＧａＮ層１２をＲＩＥ法などによりエッチバックすることでこのＧａＮ層１２を凹部１１ａの底部にのみ残す。このとき、ＧａＮ層１２のうちの凸部１１ｂの上および凹部１１ａと凸部１１ｂとの境界領域の上の高転位密度の部分は除去される。こうして残されたＧａＮ層１２の厚さは例えば３０〜１００ｎｍ程度である。
次に、再びサーマルクリーニングなどを行うことによりサファイア基板１１の表面を清浄化した後、図１Ｄに示すように、このサファイア基板１１上に、例えばＭＯＣＶＤ法によりＧａＮのエピタキシャル成長を行う。このとき、図１Ｄに示すように、まず、底部にＧａＮ層１２が残された凹部１１ａの底面から成長を開始させ、この底面を底辺とし、サファイア基板１１の主面に対して傾斜したファセットを斜面に有する二等辺三角形の断面形状となるようにＧａＮ層１３を成長させる。例えば、このＧａＮ層１３の延在方向はその〈１−１００〉方向であり、その斜面のファセットは（１−１０１）面である。このＧａＮ層１３は、アンドープであっても、ｎ型不純物またはｐ型不純物をドープしてもよい。このＧａＮ層１３の成長条件については後述する。
次に、図１Ｃに示すように、ＧａＮ層１２をＲＩＥ法などによりエッチバックすることでこのＧａＮ層１２を凹部１１ａの底部にのみ残す。このとき、ＧａＮ層１２のうちの凸部１１ｂの上および凹部１１ａと凸部１１ｂとの境界領域の上の高転位密度の部分は除去される。こうして残されたＧａＮ層１２の厚さは例えば３０〜１００ｎｍ程度である。
次に、再びサーマルクリーニングなどを行うことによりサファイア基板１１の表面を清浄化した後、図１Ｄに示すように、このサファイア基板１１上に、例えばＭＯＣＶＤ法によりＧａＮのエピタキシャル成長を行う。このとき、図１Ｄに示すように、まず、底部にＧａＮ層１２が残された凹部１１ａの底面から成長を開始させ、この底面を底辺とし、サファイア基板１１の主面に対して傾斜したファセットを斜面に有する二等辺三角形の断面形状となるようにＧａＮ層１３を成長させる。例えば、このＧａＮ層１３の延在方向はその〈１−１００〉方向であり、その斜面のファセットは（１−１０１）面である。このＧａＮ層１３は、アンドープであっても、ｎ型不純物またはｐ型不純物をドープしてもよい。このＧａＮ層１３の成長条件については後述する。
引き続いて、ＧａＮ層１３の成長をその斜面のファセット面方位を維持しながら行うことにより、図２Ａに示すように、凹部１１ａの内部を完全に埋める。
次に、成長条件を横方向成長が支配的となる条件に設定して成長を続けると、図２Ｂに示すように、ＧａＮ層１３はその厚さを増しながら凸部１１ｂ上に広がって行き、遂には隣接する凹部１１ａから成長したＧａＮ層１３同士が凸部１１ｂ上で接触する。
引き続いて、図２Ｃに示すように、ＧａＮ層１３をその表面がサファイア基板１１の主面と平行な平坦面となるまで横方向成長させる。こうして成長されたＧａＮ層１３は、凹部１１ａの上の部分の転位密度が特に低くなり、凸部１１ｂの上の部分および凹部１１ａと凸部１１ｂとの境界領域の上の部分も十分に低くなる。
次に、成長条件を横方向成長が支配的となる条件に設定して成長を続けると、図２Ｂに示すように、ＧａＮ層１３はその厚さを増しながら凸部１１ｂ上に広がって行き、遂には隣接する凹部１１ａから成長したＧａＮ層１３同士が凸部１１ｂ上で接触する。
引き続いて、図２Ｃに示すように、ＧａＮ層１３をその表面がサファイア基板１１の主面と平行な平坦面となるまで横方向成長させる。こうして成長されたＧａＮ層１３は、凹部１１ａの上の部分の転位密度が特に低くなり、凸部１１ｂの上の部分および凹部１１ａと凸部１１ｂとの境界領域の上の部分も十分に低くなる。
次に、図３に示すように、ＧａＮ層１３上に、例えばＭＯＣＶＤ法により、ｎ型ＧａＩｎＮ層１４、ｎ型ＧａＮ層１５、ｎ型ＧａＩｎＮ層１６、活性層１７、ｐ型ＧａＩｎＮ層１８、ｐ型ＡｌＩｎＮ層１９、ｐ型ＧａＮ層２０およびｐ型ＧａＩｎＮ層２１を順次エピタキシャル成長させる。活性層１７は、例えばＧａＩｎＮ系の多重量子井戸（ＭＱＷ）構造を有する。この活性層１７のＩｎ組成は、発光ダイオードの発光波長に応じて選ばれ、例えば発光波長４０５ｎｍでは１１％、４５０ｎｍでは１８％、５２０ｎｍでは２４％である。
この後、ｐ型ＧａＩｎＮ層１８、ｐ型ＡｌＩｎＮ層１９、ｐ型ＧａＮ層２０およびｐ型ＧａＩｎＮ層２１のｐ型不純物を活性化するために、例えばＮ2 とＯ2 との混合ガス（組成は例えばＮ2 が９９％、Ｏ2 が１％）の雰囲気中において５８０〜６２０℃（例えば、６００℃）の温度で熱処理を行う。ここで、Ｎ2 にＯ2 を混合することで活性化が起きやすくなる。この熱処理の時間は例えば４０分〜２時間、一般的には６０分程度である。熱処理の温度を比較的低くするのは、熱処理時の活性層１７などの劣化を防止するためである。
この後、ｐ型ＧａＩｎＮ層１８、ｐ型ＡｌＩｎＮ層１９、ｐ型ＧａＮ層２０およびｐ型ＧａＩｎＮ層２１のｐ型不純物を活性化するために、例えばＮ2 とＯ2 との混合ガス（組成は例えばＮ2 が９９％、Ｏ2 が１％）の雰囲気中において５８０〜６２０℃（例えば、６００℃）の温度で熱処理を行う。ここで、Ｎ2 にＯ2 を混合することで活性化が起きやすくなる。この熱処理の時間は例えば４０分〜２時間、一般的には６０分程度である。熱処理の温度を比較的低くするのは、熱処理時の活性層１７などの劣化を防止するためである。
上記のＧａＮ系半導体層の成長原料は、例えば、Ｇａの原料としてはトリメチルガリウム（（ＣＨ3 ）3 Ｇａ、ＴＭＧ）、Ａｌの原料としてはトリメチルアルミニウム（（ＣＨ3 ）3 Ａｌ、ＴＭＡ）、Ｉｎの原料としてはトリメチルインジウム（（ＣＨ3 ）3 Ｉｎ、ＴＭＩ）を、Ｎの原料としてはアンモニア（ＮＨ3 ）を用いる。ドーパントについては、ｎ型ドーパントとしては例えばシラン（ＳｉＨ4 ）を、ｐ型ドーパントとしては例えばビス（メチルシクロペンタジエニル）マグネシウム（（ＣＨ3 Ｃ5 Ｈ4 ）2 Ｍｇ）あるいはビス（シクロペンタジエニル）マグネシウム（（Ｃ5 Ｈ5 ）2 Ｍｇ）を用いる。
また、上記のＧａＮ系半導体層の成長時のキャリアガス雰囲気としては、例えば、Ｈ2 ガスが用いられる。
また、上記のＧａＮ系半導体層の成長時のキャリアガス雰囲気としては、例えば、Ｈ2 ガスが用いられる。
次に、上述のようにしてＧａＮ系半導体層を成長させたサファイア基板１１をＭＯＣＶＤ装置から取り出す。
次に、ｐ型ＧａＩｎＮ層２１上にｐ側電極２２を形成する。ｐ側電極２２の材料としては、高反射率を有するオーミック金属、例えばＡｇやＰｄ／Ａｇなどを用いるのが好ましい。
次に、ｎ型ＧａＮ層１５、ｎ型ＧａＩｎＮ層１６、活性層１７、ｐ型ＧａＩｎＮ層１８、ｐ型ＡｌＩｎＮ層１９、ｐ型ＧａＮ層２０およびｐ型ＧａＩｎＮ層２１を、例えばＲＩＥ法により所定形状にパターニングし、メサ部２３を形成する。
次に、ｐ型ＧａＩｎＮ層２１上にｐ側電極２２を形成する。ｐ側電極２２の材料としては、高反射率を有するオーミック金属、例えばＡｇやＰｄ／Ａｇなどを用いるのが好ましい。
次に、ｎ型ＧａＮ層１５、ｎ型ＧａＩｎＮ層１６、活性層１７、ｐ型ＧａＩｎＮ層１８、ｐ型ＡｌＩｎＮ層１９、ｐ型ＧａＮ層２０およびｐ型ＧａＩｎＮ層２１を、例えばＲＩＥ法により所定形状にパターニングし、メサ部２３を形成する。
次に、このメサ部２３に隣接する部分のｎ型ＧａＩｎＮ層１４上にｎ側電極２４を形成する。ｎ側電極２４としては、例えばＴｉ／Ｐｔ／Ａｕ構造のものを用いる。
次に、必要に応じて、上述のようにして発光ダイオード構造が形成されたサファイア基板１１をその裏面側から研削やラッピングすることにより厚さを減少させた後、このサファイア基板１１のスクライビングを行い、バーを形成する。この後、このバーのスクライビングを行うことでチップ化する。
次に、必要に応じて、上述のようにして発光ダイオード構造が形成されたサファイア基板１１をその裏面側から研削やラッピングすることにより厚さを減少させた後、このサファイア基板１１のスクライビングを行い、バーを形成する。この後、このバーのスクライビングを行うことでチップ化する。
こうして得られたＧａＮ系発光ダイオードにおいては、図４に示すように、ｐ側電極２２とｎ側電極２４との間に順方向電圧を印加して電流を流すことにより発光を行わせ、サファイア基板１１を通して外部に光を取り出す。ただし、図４においては、上方に光を取り出す場合を考え、サファイア基板１１が上になるようにしている。活性層１７のＩｎ組成の選定により、青色発光または緑色発光を得ることができる。この場合、活性層１７から発生した光のうち、サファイア基板１１に向かう光は、サファイア基板１１とその凹部１１ａのＧａＮ層１３との界面で屈折した後、サファイア基板１１を通って外部に出て行き、活性層１７から発生した光のうち、ｐ側電極２２に向かう光は、このｐ側電極２２で反射されてサファイア基板１１に向かい、サファイア基板１１を通って外部に出て行く。なお、図４に示す光線は、発光ダイオードを構成するＧａＮ系半導体層の屈折率をＧａＮの屈折率２．４３８、サファイア基板１１の屈折率を１．７８５、空気の屈折率を１とした場合のものである。
この第１の実施形態においては、ＧａＮ層１３の貫通転位密度を最小化するために、底部にＧａＮ層１２が薄く残された状態の凹部１１ａの底面の幅Ｗg 、深さｄ、および、図１Ｄに示す状態のＧａＮ層１３の斜面とサファイア基板１１の主面とのなす角度αが下記の式を満たすように決められている（図５参照）。
２ｄ≧Ｗg ｔａｎα
例えば、Ｗg ＝２．１μｍ、α＝５９度の場合にはｄ≧１．７５μｍ、Ｗg ＝２μｍ、α＝５９度の場合にはｄ≧１．６６μｍ、Ｗg ＝１．５μｍ、α＝５９度の場合にはｄ≧１．２４５μｍ、Ｗg ＝１．２μｍ、α＝５９度の場合にはｄ≧０．９６６μｍとする。ただし、いずれの場合もｄ＜５μｍとするのが望ましい。
２ｄ≧Ｗg ｔａｎα
例えば、Ｗg ＝２．１μｍ、α＝５９度の場合にはｄ≧１．７５μｍ、Ｗg ＝２μｍ、α＝５９度の場合にはｄ≧１．６６μｍ、Ｗg ＝１．５μｍ、α＝５９度の場合にはｄ≧１．２４５μｍ、Ｗg ＝１．２μｍ、α＝５９度の場合にはｄ≧０．９６６μｍとする。ただし、いずれの場合もｄ＜５μｍとするのが望ましい。
図１Ｄおよび図２Ａに示す工程におけるＧａＮ層１３の成長時には、成長原料のＶ／ＩＩＩ比を高めに、例えば１３０００±２０００の範囲、成長温度を低めに、例えば１０５０±５０℃の範囲に設定する。こうすることで、図１Ｄおよび図２Ａに示すように、ＧａＮ層１２を種結晶とし、基板１１の主面に対して傾斜したファセットを斜面に出しながら、凹部１１ａを完全に埋める形でＧａＮ層１３が成長する。この際、凸部１１ｂ上には、ＧａＮ層１３はほとんど成長しない。また、このＧａＮ層１３の成長は、例えば１．０〜２．０気圧、好適には１．６気圧程度の圧力条件下で行う。これは、横方向成長を抑え、凹部１１ａへのＧａＮ層１３の選択成長を容易にするためである。成長速度は一般的には１．０〜５．０μｍ／ｈ、好適には３．０μｍ／ｈ程度とする。原料ガスの流量は、例えば、ＴＭＧは２０ＳＣＣＭ、ＮＨ3 は２０ＳＬＭである。一方、図２ＢおよびＣに示す工程におけるＧａＮ層１３の成長（横方向成長）は、成長原料のＶ／ＩＩＩ比を低めに、例えば５０００±２０００の範囲、成長温度を高めに、例えば１１５０±５０℃の範囲に設定する。この範囲より成長温度が高いとＧａＮ層１３の表面が荒れやすくなり、逆に低いと会合部にピットが生じやすくなる。原料ガスの流量は、例えば、ＴＭＧは４０ＳＣＣＭ、ＮＨ3 は２０ＳＬＭである。こうすることで、図２ＢおよびＣに示すように、ＧａＮ層１３が横方向成長し、平坦な表面が得られる。この際、ＧａＮ層１３とサファイア基板１１との間に空隙は生じない。
図６に、ＧａＮ層１３の成長時の原料ガスの流れおよびサファイア基板１１上での拡散の様子を模式的に示す。この成長において最も重要な点は、成長初期に、サファイア基板１１の凸部１１ｂ（テラス部）にはＧａＮ層１３は成長せず、凹部１１ａにおいてＧａＮ層１３の成長が開始することである。これは、一般に、ＧａＮの成長は、Ｇａ原料としてＴＭＧ、Ｎ原料としてＮＨ3 を用いる場合を考えると
Ｇａ（ＣＨ3 ）3 （ｇ）＋３／２Ｈ2 （ｇ）→Ｇａ（ｇ）＋３ＣＨ4 （ｇ）
ＮＨ3 （ｇ）→（１−α）ＮＨ3 （ｇ）＋α／２Ｎ2 （ｇ）＋３α／２Ｈ2 （ｇ）
Ｇａ（ｇ）＋ＮＨ3 （ｇ）＝ＧａＮ（ｓ）＋３／２Ｈ2 （ｇ）
なる反応式で表現されるように、ＮＨ3 とＧａとが直接反応することで起きる。この際、Ｈ2 ガスが発生するが、このＨ2 ガスは結晶成長とは逆の作用、すなわちエッチング作用をする。図１Ｄおよび図２Ａに示す工程では、従来の平坦な基板上でのＧａＮの成長では行わない条件、すなわちエッチング作用を高め、成長しにくい条件（Ｖ／ＩＩＩ比を高める）を用いることにより、凸部１１ｂでの成長を抑制する。一方、凹部１１ａの内部では、このエッチング作用が弱まり、しかもＧａＮ層１２が種結晶として働くので、結晶成長が起きる。さらに、従来は、成長結晶表面の平坦性を向上させるため、横方向成長の度合いが高まる条件（より高温）で成長させるが、この第１の実施形態においては、貫通転位を基板１１の主面に平行な方向に屈曲させることにより低減させたり、より早期に凹部１１ａの内部をＧａＮ層１３で埋めたりする目的で、既に述べたように従来より低温（例えば、１０５０±５０℃）で成長させる。
Ｇａ（ＣＨ3 ）3 （ｇ）＋３／２Ｈ2 （ｇ）→Ｇａ（ｇ）＋３ＣＨ4 （ｇ）
ＮＨ3 （ｇ）→（１−α）ＮＨ3 （ｇ）＋α／２Ｎ2 （ｇ）＋３α／２Ｈ2 （ｇ）
Ｇａ（ｇ）＋ＮＨ3 （ｇ）＝ＧａＮ（ｓ）＋３／２Ｈ2 （ｇ）
なる反応式で表現されるように、ＮＨ3 とＧａとが直接反応することで起きる。この際、Ｈ2 ガスが発生するが、このＨ2 ガスは結晶成長とは逆の作用、すなわちエッチング作用をする。図１Ｄおよび図２Ａに示す工程では、従来の平坦な基板上でのＧａＮの成長では行わない条件、すなわちエッチング作用を高め、成長しにくい条件（Ｖ／ＩＩＩ比を高める）を用いることにより、凸部１１ｂでの成長を抑制する。一方、凹部１１ａの内部では、このエッチング作用が弱まり、しかもＧａＮ層１２が種結晶として働くので、結晶成長が起きる。さらに、従来は、成長結晶表面の平坦性を向上させるため、横方向成長の度合いが高まる条件（より高温）で成長させるが、この第１の実施形態においては、貫通転位を基板１１の主面に平行な方向に屈曲させることにより低減させたり、より早期に凹部１１ａの内部をＧａＮ層１３で埋めたりする目的で、既に述べたように従来より低温（例えば、１０５０±５０℃）で成長させる。
図７に、ＧａＮ層１３の結晶欠陥分布を模式的に示す。図７に示すように、凸部１１ｂの中央部近傍、すなわち互いに隣接する凹部１１ａから成長するＧａＮ層１３同士の会合部で少し転位密度が高くなっているものの、凸部１１ｂの上の部分および凹部１１ａと凸部１１ｂとの境界領域の上の部分を含めて全体的に転位密度が低くなっている。例えば、凹部１１ａの深さｄ＝１μｍ、底面の幅Ｗg ＝２μｍ、凸部１１ｂの上面の幅Ｗt ＝２μｍの場合、このＧａＮ層１２の転位密度は例えば１０7 ／ｃｍ2 程度である。凹部１１ａの側壁に対して垂直方向への転位の発生は一切起きていないことも分かる。
光取り出し効率を高めるためには、凹部１１ａの側壁の斜面の面積を最大化することが好ましい。具体的には、図８より、凹部１１ａの延在方向に単位長の部分を考えると、一周期分の凹部１１ａおよび凸部１１ｂがサファイア基板１１上に占める面積は（Ｗt ＋Ｗg ）＋ｄ／ｔａｎγ、凹部１１ａの側壁の斜面の面積はｄ／ｓｉｎγと表される。したがって、光取り出し効率を高めるためには斜面面積比
（ｄ／ｓｉｎγ）／（（Ｗt ＋Ｗg ）＋ｄ／ｔａｎγ）
を最大化することが有効である。例えば、ｄ＝１μｍ、Ｗt ＋Ｗg ＝４μｍの場合には、γ＝６９度で斜面面積比は０．２４となる。
（ｄ／ｓｉｎγ）／（（Ｗt ＋Ｗg ）＋ｄ／ｔａｎγ）
を最大化することが有効である。例えば、ｄ＝１μｍ、Ｗt ＋Ｗg ＝４μｍの場合には、γ＝６９度で斜面面積比は０．２４となる。
以上のように、この第１の実施形態によれば、ＧａＮ層１３の全体が例えば１０7 ／ｃｍ2 程度の低転位密度となって結晶性が良好であることから、ＧａＮ層１３およびその上に成長される活性層１７などのＧａＮ系半導体層全体の結晶性も大幅に向上し、非発光中心なども大幅に減少する。また、凹凸加工を施したサファイア基板１１を用いていることにより、活性層１７から発生した光をこの凹凸で屈折させることにより外部に取り出しやすくなる。加えて、サファイア基板１１とＧａＮ層１３との間に空隙が形成されないことにより、発光ダイオードの動作時に活性層から発生する光が、この空隙の内部で反射を繰り返し、その結果光が吸収されてしまうことに起因する光取り出し効率の低下を防止することができる。これらによって、発光効率が極めて高く、特性のばらつきも極めて少ないＧａＮ系発光ダイオードを得ることができる。
次に、この発明の第２の実施形態について説明する。
この第２の実施形態においては、図９ＡおよびＢに示すように、第１の実施形態と同様にして、凹凸加工を施したサファイア基板１１上にＧａＮ層１２を成長させる。
次に、図９Ｃに示すように、このＧａＮ層１２上に例えばＳｉＯ2 膜からなる成長マスク３１を形成する。この成長マスク３１は、各凹部１１ａに対応する部分にこの凹部１１ａと同一の形状の開口３１ａを有する。このＧａＮ層１２は、凸部１１ｂの上の部分および凹部１１ａと凸部１１ｂとの境界領域の上の部分が高転位密度、凹部１１ａの上の部分が低転位密度となっている。
この第２の実施形態においては、図９ＡおよびＢに示すように、第１の実施形態と同様にして、凹凸加工を施したサファイア基板１１上にＧａＮ層１２を成長させる。
次に、図９Ｃに示すように、このＧａＮ層１２上に例えばＳｉＯ2 膜からなる成長マスク３１を形成する。この成長マスク３１は、各凹部１１ａに対応する部分にこの凹部１１ａと同一の形状の開口３１ａを有する。このＧａＮ層１２は、凸部１１ｂの上の部分および凹部１１ａと凸部１１ｂとの境界領域の上の部分が高転位密度、凹部１１ａの上の部分が低転位密度となっている。
次に、図９Ｄおよび図１０Ａに示すように、この開口３１ａに、第１の実施形態と同様にしてＧａＮ層１３を成長させる。このとき、この開口３１ａの部分のＧａＮ層１２は低転位密度であるため、このＧａＮ層１３も低転位密度である。
次に、図１０ＢおよびＣに示すように、第１の実施形態と同様にして、ＧａＮ層１３をその表面がサファイア基板１１の主面と平行な平坦面となるまで横方向成長させる。こうして成長されたＧａＮ層１３は、凹部１１ａの上の部分の転位密度が特に低いが、凸部１１ｂの上の部分および凹部１１ａと凸部１１ｂとの境界領域の上の部分も転位密度は十分に低く、全体的に低転位密度である。
この後、第１の実施形態と同様にしてｎ型ＧａＩｎＮ層１４の成長以降の工程を進めてＧａＮ系発光ダイオードを製造する。
この第２の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、図１０ＢおよびＣに示すように、第１の実施形態と同様にして、ＧａＮ層１３をその表面がサファイア基板１１の主面と平行な平坦面となるまで横方向成長させる。こうして成長されたＧａＮ層１３は、凹部１１ａの上の部分の転位密度が特に低いが、凸部１１ｂの上の部分および凹部１１ａと凸部１１ｂとの境界領域の上の部分も転位密度は十分に低く、全体的に低転位密度である。
この後、第１の実施形態と同様にしてｎ型ＧａＩｎＮ層１４の成長以降の工程を進めてＧａＮ系発光ダイオードを製造する。
この第２の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第３の実施形態について説明する。
この第３の実施形態においては、図１１Ａに示すように、第１の実施形態と同様にして、凹凸加工を施したサファイア基板１１上にＧａＮ層１２を成長させた後、このＧａＮ層１２上に例えばＳｉＯ2 膜からなる成長マスク３１を形成する。この場合、この成長マスク３１は、複数の（この例では三つ）凹部１１ａ毎にこの凹部１１ａと同一の形状の開口３１ａを有する。このＧａＮ層１２は、凸部１１ｂの上の部分および凹部１１ａと凸部１１ｂとの境界領域の上の部分が高転位密度、凹部１１ａの上の部分が低転位密度となっている。
この第３の実施形態においては、図１１Ａに示すように、第１の実施形態と同様にして、凹凸加工を施したサファイア基板１１上にＧａＮ層１２を成長させた後、このＧａＮ層１２上に例えばＳｉＯ2 膜からなる成長マスク３１を形成する。この場合、この成長マスク３１は、複数の（この例では三つ）凹部１１ａ毎にこの凹部１１ａと同一の形状の開口３１ａを有する。このＧａＮ層１２は、凸部１１ｂの上の部分および凹部１１ａと凸部１１ｂとの境界領域の上の部分が高転位密度、凹部１１ａの上の部分が低転位密度となっている。
次に、図１１ＢおよびＣに示すように、開口３１ａに、第１の実施形態と同様にしてＧａＮ層１３を成長させる。このとき、この開口３１ａの部分のＧａＮ層１２は低転位密度であるため、このＧａＮ層１３も低転位密度である。
次に、図１２ＡおよびＢに示すように、第１の実施形態と同様にして、ＧａＮ層１３をその表面がサファイア基板１１の主面と平行な平坦面となるまで横方向成長させる。こうして成長されたＧａＮ層１３は、凹部１１ａの上の部分の転位密度が特に低いが、凸部１１ｂの上の部分および凹部１１ａと凸部１１ｂとの境界領域の上の部分も転位密度は十分に低く、全体的に低転位密度である。この場合、成長マスク３１は、一つの凹部１１ａに対して一つの開口３１ａを有するのではなく、複数の凹部１１ａ毎に一つの開口３１ａを有するため、ＧａＮ層１３に形成される会合部の間隔が大きくなり、ＧａＮ層１３の特に低転位密度の部分の面積を広くすることができる。
この後、第１の実施形態と同様にしてｎ型ＧａＩｎＮ層１４の成長以降の工程を進めてＧａＮ系発光ダイオードを製造する。
この第３の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、図１２ＡおよびＢに示すように、第１の実施形態と同様にして、ＧａＮ層１３をその表面がサファイア基板１１の主面と平行な平坦面となるまで横方向成長させる。こうして成長されたＧａＮ層１３は、凹部１１ａの上の部分の転位密度が特に低いが、凸部１１ｂの上の部分および凹部１１ａと凸部１１ｂとの境界領域の上の部分も転位密度は十分に低く、全体的に低転位密度である。この場合、成長マスク３１は、一つの凹部１１ａに対して一つの開口３１ａを有するのではなく、複数の凹部１１ａ毎に一つの開口３１ａを有するため、ＧａＮ層１３に形成される会合部の間隔が大きくなり、ＧａＮ層１３の特に低転位密度の部分の面積を広くすることができる。
この後、第１の実施形態と同様にしてｎ型ＧａＩｎＮ層１４の成長以降の工程を進めてＧａＮ系発光ダイオードを製造する。
この第３の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第４の実施形態について説明する。
この第４の実施形態においては、図１３Ａに示すように、第１の実施形態と同様にして、凹凸加工を施したサファイア基板１１を用いるが、この場合、このサファイア基板１１の凹部１１ａは、幅がＷg1のものと幅がＷg2（Ｗg2＞Ｗg1）のものとからなる。幅がＷg2の凹部１１ａは、複数の凹部１１ａ毎（この例では三つの凹部１１ａ毎）に一つ形成されている。
次に、このサファイア基板１１上に、第１の実施形態と同様にしてＧａＮ層１２を成長させる
次に、このＧａＮ層１２上に成長マスク３１を形成する。この場合、この成長マスク３１は、幅がＷg2の凹部１１ａに対応する部分に幅がＷg2よりも小さく（例えば幅Ｗg1）、この凹部１１ａと同一の形状の開口３１ａを有する。このＧａＮ層１２は、凸部１１ｂの上の部分および凹部１１ａと凸部１１ｂとの境界領域の上の部分が高転位密度、凹部１１ａの上の部分が低転位密度となっている。
この第４の実施形態においては、図１３Ａに示すように、第１の実施形態と同様にして、凹凸加工を施したサファイア基板１１を用いるが、この場合、このサファイア基板１１の凹部１１ａは、幅がＷg1のものと幅がＷg2（Ｗg2＞Ｗg1）のものとからなる。幅がＷg2の凹部１１ａは、複数の凹部１１ａ毎（この例では三つの凹部１１ａ毎）に一つ形成されている。
次に、このサファイア基板１１上に、第１の実施形態と同様にしてＧａＮ層１２を成長させる
次に、このＧａＮ層１２上に成長マスク３１を形成する。この場合、この成長マスク３１は、幅がＷg2の凹部１１ａに対応する部分に幅がＷg2よりも小さく（例えば幅Ｗg1）、この凹部１１ａと同一の形状の開口３１ａを有する。このＧａＮ層１２は、凸部１１ｂの上の部分および凹部１１ａと凸部１１ｂとの境界領域の上の部分が高転位密度、凹部１１ａの上の部分が低転位密度となっている。
次に、図１３ＢおよびＣに示すように、開口３１ａに、第１の実施形態と同様にしてＧａＮ層１３を成長させる。このとき、この開口３１ａの部分のＧａＮ層１２は低転位密度であるため、このＧａＮ層１３も低転位密度である。
次に、図１４ＡおよびＢに示すように、第１の実施形態と同様にして、ＧａＮ層１３をその表面がサファイア基板１１の主面と平行な平坦面となるまで横方向成長させる。こうして成長されたＧａＮ層１３は、凹部１１ａの上の部分の転位密度が特に低いが、凸部１１ｂの上の部分および凹部１１ａと凸部１１ｂとの境界領域の上の部分も転位密度は十分に低く、全体的に低転位密度である。
この後、第１の実施形態と同様にしてｎ型ＧａＩｎＮ層１４の成長以降の工程を進めてＧａＮ系発光ダイオードを製造する。
次に、図１４ＡおよびＢに示すように、第１の実施形態と同様にして、ＧａＮ層１３をその表面がサファイア基板１１の主面と平行な平坦面となるまで横方向成長させる。こうして成長されたＧａＮ層１３は、凹部１１ａの上の部分の転位密度が特に低いが、凸部１１ｂの上の部分および凹部１１ａと凸部１１ｂとの境界領域の上の部分も転位密度は十分に低く、全体的に低転位密度である。
この後、第１の実施形態と同様にしてｎ型ＧａＩｎＮ層１４の成長以降の工程を進めてＧａＮ系発光ダイオードを製造する。
この第４の実施形態によれば、第１の実施形態と同様な利点を得ることができるほか、次のような利点を得ることができる。すなわち、ＧａＮ層１２上に成長マスク３１を形成するためには、ＧａＮ層１２の全面に例えばＳｉＯ2 膜を形成し、その上に、凹部１１ａに対応する部分に開口を有するレジストパターンをリソグラフィーにより形成した後、このレジストパターンをマスクとしてＳｉＯ2 膜をエッチングするのが一般的である。このリソグラフィー工程における露光は、マスクアライナーなどを用い、フォトマスクとサファイア基板１１とのアライメントを行った上で行うが、アライメントずれが生じることは避けられない。これに関し、この第４の実施形態では、種結晶となるＧａＮ層１２を露出させる開口３１ａに対応する部分の凹部１１ａの幅Ｗg2はこの開口１１ａの幅Ｗg1よりも大きいため、その分アライメントのマージンが大きい。このため、アライメントが簡単になり、リソグラフィー工程の歩留まりが高くなり、ひいてはＧａＮ系発光ダイオードの製造コストの低減につながる。
次に、この発明の第５の実施形態について説明する。
この第５の実施形態においては、ｐ側電極２２の形成工程までは第１の実施形態と同様であるが、それ以降の工程が異なる。
すなわち、図１５Ａに示すように、ｐ側電極２２を形成した後、リフト法などにより、このｐ側電極２２を覆うようにＮｉ膜４２を形成する。
次に、図１５Ｂに示すように、リソグラフィーにより、Ｎｉ膜４２を覆う所定形状のレジストパターン４３を形成する。
次に、図１５Ｃに示すように、レジストパターン４２をマスクとして例えばＲＩＥ法によりエッチングすることによりメサ部２３を断面形状が台形になるように形成する。このメサ部２３の斜面とサファイア基板１１の主面とのなす角度は例えば３５度程度とする。このメサ部２３の斜面には必要に応じてλ／４誘電体膜（λ：発光波長）を形成する。
この第５の実施形態においては、ｐ側電極２２の形成工程までは第１の実施形態と同様であるが、それ以降の工程が異なる。
すなわち、図１５Ａに示すように、ｐ側電極２２を形成した後、リフト法などにより、このｐ側電極２２を覆うようにＮｉ膜４２を形成する。
次に、図１５Ｂに示すように、リソグラフィーにより、Ｎｉ膜４２を覆う所定形状のレジストパターン４３を形成する。
次に、図１５Ｃに示すように、レジストパターン４２をマスクとして例えばＲＩＥ法によりエッチングすることによりメサ部２３を断面形状が台形になるように形成する。このメサ部２３の斜面とサファイア基板１１の主面とのなす角度は例えば３５度程度とする。このメサ部２３の斜面には必要に応じてλ／４誘電体膜（λ：発光波長）を形成する。
次に、図１５Ｄに示すように、ｎ型ＧａＩｎＮ層１４上にｎ側電極２４を形成する。
次に、図１５Ｅに示すように、基板全面にパッシベーション膜としてＳｉＯ2 膜４４を形成する。
次に、図１５Ｆに示すように、このＳｉＯ2 膜４４をエッチバックして薄くした後、メサ部２３の斜面のＳｉＯ2 膜４４上に反射膜としてＡｌ膜４５を形成する。このＡｌ膜４５は、活性層１７から発生する光をサファイア基板１１側に反射させて光の取り出し効率の向上を図るためのものである。このＡｌ膜４５の一端はｎ側電極２４と接触するように形成する。これは、Ａｌ膜４５とｎ側電極２４との間に隙間をつくらないようにすることで光の反射を増すためである。この後、ＳｉＯ2 膜４４を再度形成してパッシベーション膜として必要な厚さにする。
次に、図１５Ｅに示すように、基板全面にパッシベーション膜としてＳｉＯ2 膜４４を形成する。
次に、図１５Ｆに示すように、このＳｉＯ2 膜４４をエッチバックして薄くした後、メサ部２３の斜面のＳｉＯ2 膜４４上に反射膜としてＡｌ膜４５を形成する。このＡｌ膜４５は、活性層１７から発生する光をサファイア基板１１側に反射させて光の取り出し効率の向上を図るためのものである。このＡｌ膜４５の一端はｎ側電極２４と接触するように形成する。これは、Ａｌ膜４５とｎ側電極２４との間に隙間をつくらないようにすることで光の反射を増すためである。この後、ＳｉＯ2 膜４４を再度形成してパッシベーション膜として必要な厚さにする。
次に、図１５Ｇに示すように、ＳｉＯ2 膜４４のうちのＮｉ膜４２およびｎ側電極２４の上方の部分をエッチング除去して開口４６、４７を形成し、これらの部分にＮｉ膜４２およびｎ側電極２４を露出させる。
次に、図１５Ｈに示すように、開口４５の部分のＮｉ膜４１上にパッド電極４７を形成するとともに、開口４６の部分のｎ側電極２４上にパッド電極４８を形成する。
次に、図２８Ｉに示すように、基板全面にバンプマスク材４９を形成した後、このバンプマスク材４９のうちのパッド電極４８の上方の部分をエッチング除去して開口５０を形成し、この部分にパッド電極４８を露出させる。
次に、図１５Ｈに示すように、開口４５の部分のＮｉ膜４１上にパッド電極４７を形成するとともに、開口４６の部分のｎ側電極２４上にパッド電極４８を形成する。
次に、図２８Ｉに示すように、基板全面にバンプマスク材４９を形成した後、このバンプマスク材４９のうちのパッド電極４８の上方の部分をエッチング除去して開口５０を形成し、この部分にパッド電極４８を露出させる。
次に、図２８Ｊに示すように、バンプマスク材４９を用いてパッド電極４８上にＡｕバンプ５１を形成する。次に、バンプマスク材４９を除去する。次に、基板全面に再度バンプマスク材（図示せず）を形成した後、このバンプマスク材のうちのパッド電極４７の上方の部分をエッチング除去して開口を形成し、この部分にパッド電極４７を露出させる。次に、パッド電極４７上にＡｕバンプ５２を形成する。
次に、必要に応じて、上述のようにして発光ダイオード構造が形成されたサファイア基板１１をその裏面側から研削やラッピングすることにより厚さを減少させた後、このサファイア基板１１のスクライビングを行い、バーを形成する。この後、このバーのスクライビングを行うことでチップ化する。
次に、必要に応じて、上述のようにして発光ダイオード構造が形成されたサファイア基板１１をその裏面側から研削やラッピングすることにより厚さを減少させた後、このサファイア基板１１のスクライビングを行い、バーを形成する。この後、このバーのスクライビングを行うことでチップ化する。
次に、この発明の第６の実施形態について説明する。
この第６の実施形態においては、第１の実施形態による方法により得られる青色発光のＧａＮ系発光ダイオードおよび緑色発光のＧａＮ系発光ダイオードに加え、別途用意する赤色発光のＡｌＧａＩｎＰ系発光ダイオードを用いて発光ダイオードバックライトを製造する場合について説明する。
第１の実施形態による方法によりサファイア基板１１上に青色発光のＧａＮ系発光ダイオード構造を形成し、さらにｐ側電極２２およびｎ側電極２４上にそれぞれバンプ（図示せず）を形成した後、これをチップ化することによりフリップチップの形で青色発光のＧａＮ系発光ダイオードを得る。同様にして、緑色発光のＧａＮ系発光ダイオードをフリップチップの形で得る。一方、赤色発光のＡｌＧａＩｎＰ系発光ダイオードとしては、ｎ型ＧａＡｓ基板上にＡｌＧａＩｎＰ系半導体層を積層してダイオード構造を形成し、その上部にｐ側電極を形成するとともに、ｎ型ＧａＡｓ基板の裏面にｎ側電極を形成した一般的なものをチップの形で用いるものとする。
この第６の実施形態においては、第１の実施形態による方法により得られる青色発光のＧａＮ系発光ダイオードおよび緑色発光のＧａＮ系発光ダイオードに加え、別途用意する赤色発光のＡｌＧａＩｎＰ系発光ダイオードを用いて発光ダイオードバックライトを製造する場合について説明する。
第１の実施形態による方法によりサファイア基板１１上に青色発光のＧａＮ系発光ダイオード構造を形成し、さらにｐ側電極２２およびｎ側電極２４上にそれぞれバンプ（図示せず）を形成した後、これをチップ化することによりフリップチップの形で青色発光のＧａＮ系発光ダイオードを得る。同様にして、緑色発光のＧａＮ系発光ダイオードをフリップチップの形で得る。一方、赤色発光のＡｌＧａＩｎＰ系発光ダイオードとしては、ｎ型ＧａＡｓ基板上にＡｌＧａＩｎＰ系半導体層を積層してダイオード構造を形成し、その上部にｐ側電極を形成するとともに、ｎ型ＧａＡｓ基板の裏面にｎ側電極を形成した一般的なものをチップの形で用いるものとする。
そして、これらの赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ、緑色発光のＧａＮ系発光ダイオードチップおよび青色発光のＧａＮ系発光ダイオードチップをそれぞれＡｌＮなどからなるサブマウント上にマウントした後、これをサブマウントを下にして例えばＡｌ基板などの基板上に所定の配置でマウントする。この状態を図１６Ａに示す。図１６Ａ中、符号６１は基板、６２はサブマウント、６３は赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ、６４は緑色発光のＧａＮ系発光ダイオードチップ、６５は青色発光のＧａＮ系発光ダイオードチップを示す。これらの赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３、緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５のチップサイズは例えば３５０μｍ角である。ここで、赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３はそのｎ側電極がサブマウント６２上に来るようにマウントし、緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５はそのｐ側電極およびｎ側電極が、バンプを介してサブマウント６２上に来るようにする。赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３がマウントされているサブマウント６２上にはｎ側電極用の引き出し電極（図示せず）が所定のパターン形状に形成されており、この引き出し電極上の所定部分にＡｌＧａＩｎＰ系発光ダイオードチップ６３のｎ側電極側がマウントされている。そして、このＡｌＧａＩｎＰ系発光ダイオードチップ６３のｐ側電極と、基板２１上に設けられた所定のパッド電極６６とにこれらを接続するようにワイヤ６７がボンディングされているとともに、上記の引き出し電極の一端と基板６１上に設けられた別のパッド電極とにこれらを接続するようにワイヤ（図示せず）がボンディングされている。緑色発光のＧａＮ系発光ダイオードチップ６４がマウントされているサブマウント６２上には、ｐ側電極用の引き出し電極およびｎ側電極用の引き出し電極（いずれも図示せず）がそれぞれ所定のパターン形状に形成されており、これらのｐ側電極用の引き出し電極およびｎ側電極用の引き出し電極上の所定部分に、ＧａＮ系発光ダイオードチップ６４のｐ側電極およびｎ側電極側がそれらの上に形成されたバンプを介してそれぞれマウントされている。そして、このＧａＮ系発光ダイオードチップ６４のｐ側電極用の引き出し電極の一端と、基板６１上に設けられたパッド電極とにこれらを接続するようにワイヤ（図示せず）がボンディングされているとともに、そのｎ側電極用の引き出し電極の一端と、基板６１上に設けられたパッド電極とにこれらを接続するようにワイヤ（図示せず）がボンディングされている。青色発光のＧａＮ系発光ダイオードチップ６５も同様である。
上述のような赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３、緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５を一単位とし、これを基板６１上に所定のパターンで必要な数配置する。その一例を図１７に示す。次に、図１６Ｂに示すように、この一単位を覆うように透明樹脂６８のポッティングを行う。この後、透明樹脂６８のキュア処理を行う。このキュア処理により透明樹脂６８は固化し、それに伴い少し縮小する（図１６Ｃ）。こうして、図１８に示すように、赤色発光のＡｌＧａＩｎＰ系発光ダイオードチップ６３、緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５を一単位としたものが基板６１上にアレイ状に配列された発光ダイオードバックライトが得られる。この場合、透明樹脂６８は緑色発光のＧａＮ系発光ダイオードチップ６４および青色発光のＧａＮ系発光ダイオードチップ６５のサファイア基板１１の裏面と接触しているため、このサファイア基板１１の裏面が空気と直接接触している場合に比べて屈折率差が小さくなり、したがってこのサファイア基板１１を透過して外部に出ようとする光がこのサファイア基板１１の裏面で反射される割合が減少し、それによって光取り出し効率が向上することで発光効率が向上する。
この発光ダイオードバックライトは、例えば液晶パネルのバックライトに用いて好適なものである。
この発光ダイオードバックライトは、例えば液晶パネルのバックライトに用いて好適なものである。
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の第１〜第６の実施形態において挙げた数値、材料、構造、形状、基板、原料、プロセス、凹部１１ａの方位などはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、形状、基板、原料、プロセスなどを用いてもよい。
例えば、上述の第１〜第６の実施形態において挙げた数値、材料、構造、形状、基板、原料、プロセス、凹部１１ａの方位などはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、形状、基板、原料、プロセスなどを用いてもよい。
具体的には、例えば、上述の第１〜第６の実施形態において、ｐ型ＧａＮ系半導体層およびｎ型ＧａＮ系半導体層の導電型を互いに逆にしてもよい。また、サファイア基板１１の代わりに、すでに述べたＳｉＣ基板、Ｓｉ基板などの他の基板を用いてもよい。
また、凹部１１ａの延在方向は、ＧａＮ層１２の〈１−１００〉方向だけでなく、ＧａＮ層１２のｃ軸方向であってもよい。
また、凹部１１ａの延在方向は、ＧａＮ層１２の〈１−１００〉方向だけでなく、ＧａＮ層１２のｃ軸方向であってもよい。
１１…サファイア基板、１１ａ…凹部、１１ｂ…凸部、１２…ＧａＮ層、１２ａ…転位、１７…活性層、２２…ｐ側電極、２３…メサ部、２４…ｎ側電極、３１…成長マスク、３１ａ…開口
Claims (21)
- 一主面に一つまたは複数の凹部を有する基板上に当該凹部を埋めるように第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を加工することにより上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を上記凹部の底部にのみ残す工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層が底部に残された上記凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより上記凹部を埋める工程と、
上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記基板上に第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と、
上記第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させる工程と
を有することを特徴とする発光ダイオードの製造方法。 - 上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる際に、上記凹部の底面との界面から上記一主面に対して垂直方向に発生する転位が、上記三角形の断面形状となる状態の上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層の斜面またはその近傍に到達したとき、上記一主面に平行な方向に屈曲することを特徴とする請求項１記載の発光ダイオードの製造方法。
- 上記凹部の断面形状は逆台形であることを特徴とする請求項１記載の発光ダイオードの製造方法。
- 上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層が底部に残された状態の上記凹部の深さをｄ、上記凹部の底面の幅をＷg 、上記三角形の断面形状となる状態の上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層の斜面と上記一主面とがなす角度をαとしたとき、２ｄ≧Ｗg ｔａｎαが成立することを特徴とする請求項３記載の発光ダイオードの製造方法。
- 上記一主面に上記凹部と凸部とを交互に有することを特徴とする請求項１記載の発光ダイオードの製造方法。
- 上記凹部は一方向に延在していることを特徴とする請求項１記載の発光ダイオードの製造方法。
- 上記凹部は、少なくとも、互いに交差する第１の方向および第２の方向に延在していることを特徴とする請求項１記載の発光ダイオードの製造方法。
- 一主面に一つまたは複数の凹部を有する基板上に当該凹部を埋めるように第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクを形成する工程と、
上記成長マスクの上記開口に、その底面を底辺とする三角形の断面形状となる状態を経て第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより上記開口を埋める工程と、
上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と、
上記第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させる工程と
を有することを特徴とする発光ダイオードの製造方法。 - 上記成長マスクは複数の上記凹部毎に上記開口を有することを特徴とする請求項１記載の発光ダイオードの製造方法。
- 上記凹部は第１の幅を有する第１の凹部および上記第１の幅よりも大きい第２の幅を有する第２の凹部を含み、上記成長マスクは上記第２の凹部の上方の部分に上記第２の幅よりも小さい幅を有する開口を有することを特徴とする請求項１記載の発光ダイオードの製造方法。
- 複数の発光ダイオードが集積された集積型発光ダイオードの製造方法において、
一主面に一つまたは複数の凹部を有する基板上に当該凹部を埋めるように第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を加工することにより上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を上記凹部の底部にのみ残す工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層が底部に残された上記凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより上記凹部を埋める工程と、
上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記基板上に第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と、
上記第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させる工程と
を有することを特徴とする集積型発光ダイオードの製造方法。 - 複数の発光ダイオードが集積された集積型発光ダイオードの製造方法において、
一主面に一つまたは複数の凹部を有する基板上に当該凹部を埋めるように第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクを形成する工程と、
上記成長マスクの上記開口に、その底面を底辺とする三角形の断面形状となる状態を経て第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより上記開口を埋める工程と、
上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と、
上記第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層を順次成長させる工程と
を有することを特徴とする集積型発光ダイオードの製造方法。 - 一主面に一つまたは複数の凹部を有する基板と、
上記基板上の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクと、
上記成長マスクを覆うように上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記開口の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記開口の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とする発光ダイオード。 - 複数の発光ダイオードが集積された集積型発光ダイオードにおいて、
少なくとも一つの上記発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクと、
上記成長マスクを覆うように上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記開口の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記開口の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とする集積型発光ダイオード。 - 一主面に一つまたは複数の凹部を有する基板上に当該凹部を埋めるように第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を加工することにより上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を上記凹部の底部にのみ残す工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層が底部に残された上記凹部に、その底面を底辺とする三角形の断面形状となる状態を経て第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより上記凹部を埋める工程と、
上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記基板上に第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と
を有することを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法。 - 一主面に一つまたは複数の凹部を有する基板上に当該凹部を埋めるように第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる工程と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクを形成する工程と、
上記成長マスクの上記開口に、その底面を底辺とする三角形の断面形状となる状態を経て第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより上記開口を埋める工程と、
上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層から上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程と
を有することを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法。 - 一主面に一つまたは複数の凹部を有する基板と、
上記基板上の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクと、
上記成長マスクを覆うように上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記開口の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記開口の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体成長用基板。 - 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードバックライトにおいて、
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクと、
上記成長マスクを覆うように上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記開口の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記開口の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とする発光ダイオードバックライト。 - 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオード照明装置において、
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクと、
上記成長マスクを覆うように上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記開口の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記開口の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とする発光ダイオード照明装置。 - 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードディスプレイにおいて、
上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクと、
上記成長マスクを覆うように上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記開口の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記開口の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とする発光ダイオードディスプレイ。 - 一つまたは複数の発光ダイオードを有する電子機器において、
少なくとも一つの上記発光ダイオードが、
一主面に一つまたは複数の凹部を有する基板と、
上記基板上の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の、少なくとも一つの上記凹部に対応した形状の開口を有する成長マスクと、
上記成長マスクを覆うように上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に成長された第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層と、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層上の第１の導電型の第４の窒化物系ＩＩＩ−Ｖ族化合物半導体層、活性層および第２の導電型の第５の窒化物系ＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第６の窒化物系ＩＩＩ−Ｖ族化合物半導体層において、上記開口の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記開口の底面を底辺とする三角形部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005144160A JP2006324331A (ja) | 2005-05-17 | 2005-05-17 | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005144160A JP2006324331A (ja) | 2005-05-17 | 2005-05-17 | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006324331A true JP2006324331A (ja) | 2006-11-30 |
Family
ID=37543805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005144160A Pending JP2006324331A (ja) | 2005-05-17 | 2005-05-17 | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006324331A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8049230B2 (en) | 2008-05-16 | 2011-11-01 | Cree Huizhou Opto Limited | Apparatus and system for miniature surface mount devices |
| CN102544273A (zh) * | 2010-12-21 | 2012-07-04 | 隆达电子股份有限公司 | 发光二极管芯片结构及其制造方法 |
| US8362605B2 (en) | 2006-04-26 | 2013-01-29 | Cree Huizhou Opto Limited | Apparatus and method for use in mounting electronic elements |
| US8415692B2 (en) | 2009-07-06 | 2013-04-09 | Cree, Inc. | LED packages with scattering particle regions |
| CN103109384A (zh) * | 2010-09-08 | 2013-05-15 | 欧司朗光电半导体有限公司 | 薄层封装、具有薄层封装的光电子半导体本体和用于制造薄层封装的方法 |
| US8455882B2 (en) | 2010-10-15 | 2013-06-04 | Cree, Inc. | High efficiency LEDs |
| US8669572B2 (en) | 2005-06-10 | 2014-03-11 | Cree, Inc. | Power lamp package |
| US9012938B2 (en) | 2010-04-09 | 2015-04-21 | Cree, Inc. | High reflective substrate of light emitting devices with improved light output |
| US9035439B2 (en) | 2006-03-28 | 2015-05-19 | Cree Huizhou Solid State Lighting Company Limited | Apparatus, system and method for use in mounting electronic elements |
| US9070850B2 (en) | 2007-10-31 | 2015-06-30 | Cree, Inc. | Light emitting diode package and method for fabricating same |
| JP2017517152A (ja) * | 2014-05-30 | 2017-06-22 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | パターン付けされた基板を有する発光デバイス |
| US9711703B2 (en) | 2007-02-12 | 2017-07-18 | Cree Huizhou Opto Limited | Apparatus, system and method for use in mounting electronic elements |
| JP2017139253A (ja) * | 2016-02-01 | 2017-08-10 | パナソニック株式会社 | エピタキシャル基板の製造方法 |
| US10256385B2 (en) | 2007-10-31 | 2019-04-09 | Cree, Inc. | Light emitting die (LED) packages and related methods |
| US10964846B2 (en) | 2018-10-08 | 2021-03-30 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device |
| US11210971B2 (en) | 2009-07-06 | 2021-12-28 | Cree Huizhou Solid State Lighting Company Limited | Light emitting diode display with tilted peak emission pattern |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10312971A (ja) * | 1997-03-13 | 1998-11-24 | Nec Corp | ＩＩＩ−Ｖ族化合物半導体膜とその成長方法、ＧａＮ系半導体膜とその形成方法、ＧａＮ系半導体積層構造とその形成方法、ＧａＮ系半導体素子とその製造方法 |
| JP2000021789A (ja) * | 1997-08-29 | 2000-01-21 | Toshiba Corp | 窒化物系半導体素子、発光素子及びその製造方法 |
| JP2001111175A (ja) * | 1999-10-12 | 2001-04-20 | Fuji Photo Film Co Ltd | 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 |
| JP2002252421A (ja) * | 2001-02-27 | 2002-09-06 | Sanyo Electric Co Ltd | 窒化物系半導体素子および窒化物系半導体の形成方法 |
| JP2002289540A (ja) * | 2001-03-27 | 2002-10-04 | Mitsubishi Cable Ind Ltd | ＧａＮ系半導体結晶の製造方法およびＧａＮ系半導体基材 |
| JP2002353152A (ja) * | 2001-03-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 窒化物半導体基板の製造方法 |
-
2005
- 2005-05-17 JP JP2005144160A patent/JP2006324331A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10312971A (ja) * | 1997-03-13 | 1998-11-24 | Nec Corp | ＩＩＩ−Ｖ族化合物半導体膜とその成長方法、ＧａＮ系半導体膜とその形成方法、ＧａＮ系半導体積層構造とその形成方法、ＧａＮ系半導体素子とその製造方法 |
| JP2000021789A (ja) * | 1997-08-29 | 2000-01-21 | Toshiba Corp | 窒化物系半導体素子、発光素子及びその製造方法 |
| JP2001111175A (ja) * | 1999-10-12 | 2001-04-20 | Fuji Photo Film Co Ltd | 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 |
| JP2002252421A (ja) * | 2001-02-27 | 2002-09-06 | Sanyo Electric Co Ltd | 窒化物系半導体素子および窒化物系半導体の形成方法 |
| JP2002353152A (ja) * | 2001-03-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 窒化物半導体基板の製造方法 |
| JP2002289540A (ja) * | 2001-03-27 | 2002-10-04 | Mitsubishi Cable Ind Ltd | ＧａＮ系半導体結晶の製造方法およびＧａＮ系半導体基材 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8669572B2 (en) | 2005-06-10 | 2014-03-11 | Cree, Inc. | Power lamp package |
| US9035439B2 (en) | 2006-03-28 | 2015-05-19 | Cree Huizhou Solid State Lighting Company Limited | Apparatus, system and method for use in mounting electronic elements |
| US8362605B2 (en) | 2006-04-26 | 2013-01-29 | Cree Huizhou Opto Limited | Apparatus and method for use in mounting electronic elements |
| US9711703B2 (en) | 2007-02-12 | 2017-07-18 | Cree Huizhou Opto Limited | Apparatus, system and method for use in mounting electronic elements |
| US10256385B2 (en) | 2007-10-31 | 2019-04-09 | Cree, Inc. | Light emitting die (LED) packages and related methods |
| US11791442B2 (en) | 2007-10-31 | 2023-10-17 | Creeled, Inc. | Light emitting diode package and method for fabricating same |
| US9070850B2 (en) | 2007-10-31 | 2015-06-30 | Cree, Inc. | Light emitting diode package and method for fabricating same |
| US10892383B2 (en) | 2007-10-31 | 2021-01-12 | Cree, Inc. | Light emitting diode package and method for fabricating same |
| US8049230B2 (en) | 2008-05-16 | 2011-11-01 | Cree Huizhou Opto Limited | Apparatus and system for miniature surface mount devices |
| US8415692B2 (en) | 2009-07-06 | 2013-04-09 | Cree, Inc. | LED packages with scattering particle regions |
| US11210971B2 (en) | 2009-07-06 | 2021-12-28 | Cree Huizhou Solid State Lighting Company Limited | Light emitting diode display with tilted peak emission pattern |
| US9012938B2 (en) | 2010-04-09 | 2015-04-21 | Cree, Inc. | High reflective substrate of light emitting devices with improved light output |
| CN103109384A (zh) * | 2010-09-08 | 2013-05-15 | 欧司朗光电半导体有限公司 | 薄层封装、具有薄层封装的光电子半导体本体和用于制造薄层封装的方法 |
| US8455882B2 (en) | 2010-10-15 | 2013-06-04 | Cree, Inc. | High efficiency LEDs |
| CN102544273A (zh) * | 2010-12-21 | 2012-07-04 | 隆达电子股份有限公司 | 发光二极管芯片结构及其制造方法 |
| JP2017517152A (ja) * | 2014-05-30 | 2017-06-22 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | パターン付けされた基板を有する発光デバイス |
| JP2017139253A (ja) * | 2016-02-01 | 2017-08-10 | パナソニック株式会社 | エピタキシャル基板の製造方法 |
| US10964846B2 (en) | 2018-10-08 | 2021-03-30 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5082278B2 (ja) | 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法 | |
| JP2006324331A (ja) | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 | |
| JP2006339534A (ja) | 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器 | |
| JP4910608B2 (ja) | 発光ダイオードの製造方法および電子装置の製造方法 | |
| KR101350594B1 (ko) | 발광 다이오드 및 그 제조 방법과 집적형 발광 다이오드 및그 제조 방법과 질화물계 ⅲ-ⅴ족 화합물 반도체의 성장방법과 질화물계 ⅲ-ⅴ족 화합물 반도체 성장용 기판과광원 셀 유닛과 광원 다이오드 백 라이트와 발광 다이오드조명 장치와 발광 다이오드 디스플레이와 전자 기기와 전자장치 및 그 제조 방법 | |
| TWI317565B (en) | Light emitting diode, method for manufacturing light emitting diode, integrated light emitting diode, method for manufacturing integrated light emitting diode, light emitting diode backlight, light emitting diode illumination device, light emitting diode | |
| JP4915218B2 (ja) | 発光ダイオードの製造方法 | |
| JP5152121B2 (ja) | 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法 | |
| JP4223797B2 (ja) | 窒化物系半導体発光素子およびその製造方法 | |
| KR101453563B1 (ko) | 반도체층 성장 방법, 반도체 발광 소자 제조 방법, 반도체발광 소자 및 전자 장치 | |
| TWI568018B (zh) | 氮化物半導體發光二極體 | |
| JP4687109B2 (ja) | 集積型発光ダイオードの製造方法 | |
| US20080121903A1 (en) | Method for manufacturing light-emitting diode, light-emitting diode, lightsource cell unit, light-emitting diode backlight, light-emitting diode illuminating device, light-emitting diode display, and electronic apparatus | |
| JP2008172040A (ja) | 半導体発光素子、半導体発光素子の製造方法、バックライト、ディスプレイおよび電子機器 | |
| JP2010521059A (ja) | 深紫外線発光素子及びその製造方法 | |
| JP2011060917A (ja) | 半導体発光素子 | |
| JP2008130606A (ja) | 半導体発光素子、半導体発光素子の製造方法、光源セルユニット、バックライト、照明装置、ディスプレイ、電子機器、半導体素子および半導体素子の製造方法 | |
| JP4735037B2 (ja) | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 | |
| JP2007036174A (ja) | 窒化ガリウム系発光ダイオード | |
| JP5140979B2 (ja) | ＡｌＧａＩｎＰ系発光ダイオード、光源セルユニット、ディスプレイおよび電子機器 | |
| JP2008270431A (ja) | 発光ダイオードの製造方法、半導体装置の製造方法、電子装置の製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体基板の製造方法 | |
| JP2011009382A (ja) | 半導体発光素子 | |
| US8816354B2 (en) | Group III nitride semiconductor light-emitting device and production method therefor | |
| US8541772B2 (en) | Nitride semiconductor stacked structure and method for manufacturing same and nitride semiconductor device | |
| JP2004119964A (ja) | 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080507 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110308 |