JP5152121B2 - 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法 - Google Patents
発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法 Download PDFInfo
- Publication number
- JP5152121B2 JP5152121B2 JP2009174008A JP2009174008A JP5152121B2 JP 5152121 B2 JP5152121 B2 JP 5152121B2 JP 2009174008 A JP2009174008 A JP 2009174008A JP 2009174008 A JP2009174008 A JP 2009174008A JP 5152121 B2 JP5152121 B2 JP 5152121B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor layer
- nitride
- substrate
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Description
この問題を回避するために、従来より、選択横方向成長による転位密度低減化技術が広く用いられている。この技術では、まずサファイア基板などの上にGaN系半導体をエピタキシャル成長させた後、結晶成長装置より基板を取り出し、そのGaN系半導体層上にSiO2 膜などからなる成長マスクを形成してからこの基板を再び結晶成長装置に戻し、この成長マスクを用いてGaN系半導体を再度エピタキシャル成長させる。
この技術によれば、上層のGaN系半導体層の転位密度を低減することができるが、2回のエピタキシャル成長が必要であるため、コスト高となっていた。
参考までに、図79に、凹部101aおよび凸部101bの延在方向が、サファイア基板101の〈1−100〉方向と直交する〈11−20〉方向である場合のGaN系半導体層102の成長の様子を示す。
図80は、上記のものと別の従来の成長方法を示す(例えば、特許文献3参照。)。この方法では、図80Aに示すように、凹凸加工を施したサファイア基板101を用い、その上に図80B〜Fに示す過程を経てGaN系半導体層102を成長させる。この方法では、サファイア基板101との間に空隙を形成しないでGaN系半導体層102を成長させることができるとされている。
基板上にこの基板と異なる材料により凸部を形成し、凸部の間の凹部から窒化物系III−V族化合物半導体の成長を開始する成長方法が提案されているが(例えば、特許文献4、5参照。)、これらの成長様式はこの発明と大きく異なる。
なお、参考のためサファイアの主要な結晶面および結晶方位を図81に示す。
さらに、図77および図80に示す従来の成長方法のいずれにおいても、サファイア基板101の表面に凹凸加工を施すためには一般にドライエッチングが用いられるが、サファイア基板101はドライエッチングが難しいため、エッチングに時間がかかるだけでなく、加工精度も低かった。
この発明が解決しようとする他の課題は、上記のような発光ダイオードを用いた高性能の光源セルユニット、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器を提供することである。
この発明が解決しようとするさらに他の課題は、上記の空隙の解消および素子構造を構成する層の結晶性の大幅な向上により特性が極めて良好で、しかも一度のエピタキシャル成長により低コストで製造することができ、基板の凹凸加工も容易な、発光ダイオード、半導体レーザ、トランジスタなどを含む電子装置およびその製造方法を提供することである。
上記課題および他の課題は、添付図面を参照した本明細書の記述により明らかとなるであろう。
一主面に複数の凸部を有する基板であって当該凸部は当該基板と異なる材料からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の窒化物系III−V族化合物半導体層を成長させる工程と、
上記第1の窒化物系III−V族化合物半導体層から上記基板上に第2の窒化物系III−V族化合物半導体層を横方向成長させる工程と、
上記第2の窒化物系III−V族化合物半導体層上に第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層を順次成長させる工程と
を有することを特徴とする発光ダイオードの製造方法である。
典型的には、第1の窒化物系III−V族化合物半導体層を成長させる際に、基板の凹部の底面との界面から基板の一主面に対して垂直方向に転位が発生し、この転位が上記の三角形状の断面形状となる状態の第1の窒化物系III−V族化合物半導体層の斜面またはその近傍に到達したとき、上記の一主面に平行な方向に、三角形状部から遠ざかるように屈曲する。ここで、三角形状の断面形状あるいは三角形状部における三角形状とは、正確な三角形だけでなく、例えば頂部が丸まったものなど、近似的に三角形とみなすことができるものも含むことを意味する(以下同様)。また、好適には、第1の窒化物系III−V族化合物半導体層の成長初期に、基板の凹部の底面に複数の微小核が生成し、これらの微小核が成長し合体して行く過程で基板の凹部の底面との界面から基板の一主面に対して垂直方向に発生する転位が、上記の一主面に平行な方向に繰り返し屈曲される。こうすることで、第1の窒化物系III−V族化合物半導体層の成長時に上部に抜ける転位を少なくすることができる。
凸部には、必要に応じて、活性層から放出される光を散乱し、光取り出し効率の向上を図り、発光ダイオードの高出力化を図る目的で、散乱中心を導入するようにしてもよい。このような散乱中心としては、例えばシリコンナノ結晶などのシリコン微粒子を用いることができる。このようなシリコン微粒子が導入された凸部を形成するためには、例えば、基板上に酸化シリコンにより凸部を形成した後、熱処理を行えばよい。
第3の窒化物系III−V族化合物半導体層には、これと電気的に接続された状態で第1の導電型側の電極を形成する。同様に、第4の窒化物系III−V族化合物半導体層にも、これと電気的に接続された状態で第2の導電型側の電極を形成する。
なお、例えば、基板上に窒化物系III−V族化合物半導体層などの層を成長させたものを基板として用いる場合、凸部の材料はこの凸部の直下の層と異なる材料のものが用いられる。
基板は、必要に応じて除去してもよい。
第1〜第5の窒化物系III−V族化合物半導体層および活性層を構成する窒化物系III−V族化合物半導体層の成長方法としては、例えば、有機金属化学気相成長(MOCVD)、ハイドライド気相エピタキシャル成長あるいはハライド気相エピタキシャル成長(HVPE)、分子線エピタキシー(MBE)などの各種のエピタキシャル成長法を用いることができる。
一主面に複数の凸部を有する基板であって当該凸部は当該基板と異なる材料からなるものと、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第6の窒化物系III−V族化合物半導体層と、
上記第6の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第6の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とする発光ダイオードである。
第2の発明および後述の第3〜第13の発明においては、その性質に反しない限り、第1の発明に関連して説明したことが成立する。
複数の発光ダイオードが集積された集積型発光ダイオードの製造方法において、
一主面に複数の凸部を有する基板であって当該凸部は当該基板と異なる材料からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の窒化物系III−V族化合物半導体層を成長させる工程と、
上記第1の窒化物系III−V族化合物半導体層から上記基板上に第2の窒化物系III−V族化合物半導体層を横方向成長させる工程と、
上記第2の窒化物系III−V族化合物半導体層上に第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層を順次成長させる工程と
を有することを特徴とするものである。
複数の発光ダイオードが集積された集積型発光ダイオードにおいて、
少なくとも一つの上記発光ダイオードが、
一主面に複数の凸部を有する基板であって当該凸部は当該基板と異なる材料からなるものと、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第6の窒化物系III−V族化合物半導体層と、
上記第6の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第6の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とするものである。
一主面に複数の凸部を有する基板であって当該凸部は当該基板と異なる材料からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の窒化物系III−V族化合物半導体層を成長させる工程と、
上記第1の窒化物系III−V族化合物半導体層から上記基板上に第2の窒化物系III−V族化合物半導体層を横方向成長させる工程と
を有することを特徴とする窒化物系III−V族化合物半導体の成長方法である。
この窒化物系III−V族化合物半導体の成長方法は、発光ダイオードや集積型発光ダイオードのほか、他の各種の半導体装置の製造に適用することが可能である。
一主面に複数の凸部を有する基板であって当該凸部は当該基板と異なる材料からなるものと、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第6の窒化物系III−V族化合物半導体層とを有し、
上記第6の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とする窒化物系III−V族化合物半導体成長用基板である。
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ少なくとも一つ含むセルがプリント配線基板上に複数個配列した光源セルユニットにおいて、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に複数の凸部を有する基板であって当該凸部は当該基板と異なる材料からなるものと、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第6の窒化物系III−V族化合物半導体層と、
上記第6の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第6の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とするものである。
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードバックライトにおいて、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に複数の凸部を有する基板であって当該凸部は当該基板と異なる材料からなるものと、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第6の窒化物系III−V族化合物半導体層と、
上記第6の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第6の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とするものである。
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオード照明装置において、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に複数の凸部を有する基板であって当該凸部は当該基板と異なる材料からなるものと、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第6の窒化物系III−V族化合物半導体層と、
上記第6の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第6の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とするものである。
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードディスプレイにおいて、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に複数の凸部を有する基板であって当該凸部は当該基板と異なる材料からなるものと、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第6の窒化物系III−V族化合物半導体層と、
上記第6の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第6の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とするものである。
第7〜第10の発明において、赤色発光の発光ダイオードとしては、例えば、AlGaInP系半導体を用いたものを用いることもできる。
一つまたは複数の発光ダイオードを有する電子機器において、
少なくとも一つの上記発光ダイオードが、
一主面に複数の凸部を有する基板であって当該凸部は当該基板と異なる材料からなるものと、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第6の窒化物系III−V族化合物半導体層と、
上記第6の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第6の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とするものである。
一主面に複数の凸部を有する基板であって当該凸部は当該基板と異なる材料からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の層を成長させる工程と、
上記第1の層から上記基板上に第2の層を横方向成長させる工程と
を有することを特徴とする電子装置の製造方法である。
一主面に複数の凸部を有する基板であって当該凸部は当該基板と異なる材料からなるものと、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第3の層とを有し、
上記第3の層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲している
ことを特徴とする電子装置である。
電子装置として発光ダイオードあるいは半導体レーザを含むものを用いることにより、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイなど、さらには発光ダイオードあるいは半導体レーザを光源とするプロジェクタあるいはリアプロジェクションテレビ、グレーティングライトバルブなどの電子機器を構成することができる。
第12および第13の発明についても第1〜第11の発明と同様な応用が可能である。
より一般的には、第1の窒化物系III−V族化合物半導体層を第1の層、第2の窒化物系III−V族化合物半導体層を第2の層と読み替えて上記と同様なことが成立する。
より一般的には、第1の窒化物系III−V族化合物半導体層を第1の層、第2の窒化物系III−V族化合物半導体層を第2の層と読み替えて上記と同様な効果を得ることができる。
図1〜図3はこの発明の第1の実施形態による発光ダイオードの製造方法を工程順に示す。この発光ダイオードは、GaNなどの窒化物系III−V族化合物半導体を用いたものである。
この第1の実施形態においては、図1Aに示すように、まず、平坦な一主面を有し、窒化物系III−V族化合物半導体と異なる材料からなる基板11を用意し、この基板11上に断面形状が二等辺三角形状の凸部12を所定の平面形状で周期的に形成する。凸部12の間には逆台形状の断面形状を有する凹部13が形成される。この基板11としては、例えばすでに述べたものを用いることができるが、具体的には、例えばサファイア基板であり、その主面は例えばc面である。凸部12および凹部13の平面形状はすでに述べた各種の平面形状とすることができるが、例えば、図4に示すように、凸部12および凹部13とも一方向に延在するストライプ形状を有する場合や、図5に示すように、凸部12が六角形の平面形状を有し、これを蜂の巣状に二次元配列した場合などである。典型的には、図4における点線の方向(ストライプに直交する方向)が後述の窒化物系III−V族化合物半導体層15のa軸と平行となり、図5における点線の方向(最隣接の凸部12間を結ぶ方向)が、後述の窒化物系III−V族化合物半導体層15のm軸と平行となるようにする。例えば、基板11がサファイア基板である場合、図4におけるストライプ形状の凸部12および凹部13の延在方向はサファイア基板の〈1−100〉方向であり、図5における凹部13の延在方向は同じくサファイア基板の〈1−100〉方向である。これらの延在方向はサファイア基板の〈11−20〉方向であってもよい。凸部12の材料としてはすでに述べたものを用いることができるが、加工の容易さなどの観点から、好適には例えばSiO2 、SiN、CrN、SiON、CrONなどが用いられる。
次に、成長条件を横方向成長が支配的となる条件に設定して成長を続けると、図2Bに示すように、窒化物系III−V族化合物半導体層15は、矢印で示すように横方向成長して断面形状が六角形状となる状態で凸部12の上に広がって行く。図2B中、点線は成長途中の成長界面を示す(以下同様)。
さらに横方向成長を続けると、図2Cに示すように、窒化物系III−V族化合物半導体層15はその厚さを増しながら成長し、遂には隣接する凹部13から成長した窒化物系III−V族化合物半導体層15同士が凸部12上で接触し、会合する。
引き続いて、図2Cに示すように、窒化物系III−V族化合物半導体層15をその表面が基板11の主面と平行な平坦面となるまで横方向成長させる。こうして成長された窒化物系III−V族化合物半導体層15は、凹部13の上の部分の転位密度が極めて低くなる。
なお、場合によっては、図1Cに示す状態から、図2Aに示す状態を経ないで、図2Bに示す状態に直接移ることも可能である。
次に、こうして窒化物系III−V族化合物半導体層を成長させた基板11をMOCVD装置から取り出す。
次に、p型窒化物系III−V族化合物半導体層18上にp側電極19を形成する。p側電極19の材料としては、例えば、高反射率を有するオーミック金属を用いるのが好ましい。
この後、p型窒化物系III−V族化合物半導体層18のp型不純物を活性化するために、例えばN2 とO2 との混合ガス(組成は例えばN2 が99%、O2 が1%)の雰囲気中において550〜750℃(例えば、650℃)あるいは580〜620℃(例えば、600℃)の温度で熱処理を行う。ここで、例えば、N2 にO2 を混合することで活性化が起きやすくなる。また、例えば、O、Nと同様に電気陰性度の高いF、Clなどの原料としてハロゲン化窒素(NF3 、NCl3 など)をN2 またはN2 とO2 との混合ガス雰囲気に混合するようにしてもよい。この熱処理の時間は例えば5分〜2時間あるいは40分〜2時間、一般的には10〜60分程度である。熱処理の温度を比較的低くするのは、熱処理時の活性層16などの劣化を防止するためである。なお、この熱処理は、p型窒化物系III−V族化合物半導体層18をエピタキシャル成長させた後、p側電極19を形成する前に行ってもよい。
次に、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18を、例えばRIE法、粉末ブラスト法、サンドブラスト法などにより所定形状にパターニングし、メサ部20を形成する。
次に、必要に応じて、上述のようにして発光ダイオード構造が形成された基板11をその裏面側から研削やラッピングすることにより厚さを減少させた後、この基板11のスクライビングを行い、バーを形成する。この後、このバーのスクライビングを行うことでチップ化する。
以上により、目的とする発光ダイオードが製造される。
凸部12が一方向に延在するストライプ形状を有する場合におけるp側電極19およびn側電極21の平面形状の一例を図6に示す。
2d≧Wg tanα
例えば、Wg =2.1μm、α=59°の場合にはd≧1.75μm、Wg =2μm、α=59°の場合にはd≧1.66μm、Wg =1.5μm、α=59°の場合にはd≧1.245μm、Wg =1.2μm、α=59°の場合にはd≧0.966μmとする。ただし、いずれの場合もd<5μmとするのが望ましい。
Ga(CH3 )3 (g)+3/2H2 (g)→Ga(g)+3CH4 (g)
NH3 (g)→(1−α)NH3 (g)+α/2N2 (g)+3α/2H2 (g)
Ga(g)+NH3 (g)=GaN(s)+3/2H2 (g)
なる反応式で表現されるように、NH3 とGaとが直接反応することで起きる。この際、H2 ガスが発生するが、このH2 ガスは結晶成長とは逆の作用、すなわちエッチング作用をする。図1BおよびCならびに図2Aに示す工程では、従来の平坦な基板上でのGaNの成長では行わない条件、すなわちエッチング作用を高め、成長しにくい条件(V/III比を高める)を用いることにより、凸部12での成長を抑制する。一方、凹部13の内部では、このエッチング作用が弱まるので、結晶成長が起きる。さらに、従来は、成長結晶表面の平坦性を向上させるため、横方向成長の度合いが高まる条件(より高温)で成長させるが、この第1の実施形態においては、貫通転位を基板11の主面に平行な方向に屈曲させることにより低減させたり、より早期に凹部13の内部を窒化物系III−V族化合物半導体層15で埋めたりする目的で、既に述べたように従来より低温(例えば、1050±50℃)で成長させる。
また、図14において、凹部13における基板11と接する窒化物系III−V族化合物半導体層15の高転位密度で結晶性が悪い領域の平均厚さは、凸部12における基板11と接する窒化物系III−V族化合物半導体層15の高転位密度で結晶性が悪い領域の平均厚さの1.5倍程度である。これは、凸部12上では窒化物系III−V族化合物半導体層15が横方向成長することを反映した結果である。
図15に、凸部12が図4に示す平面形状を有する場合の貫通転位22の分布を示す。また、図16に、凸部12が図5に示す平面形状を有する場合の貫通転位22の分布を示す。
成長を開始すると、図17Aに示すように、まず凹部13の底面に窒化物系III−V族化合物半導体からなる微小核14が複数生成する。これらの微小核14では、基板11との界面から垂直方向に転位(点線で示す)が伝播し、この転位は微小核14の側面から抜ける。成長を続けると、図17Bおよび図17Cに示すように、微小核14の成長および合体の過程を経て窒化物系III−V族化合物半導体層15が成長する。これらの微小核14の成長および合体の過程で、基板11の主面に平行な方向に転位の屈曲が起きる結果、上部に抜ける転位が少なくなる。さらに成長を続けると、図17Dに示すように、窒化物系III−V族化合物半導体層15は、凹部13の底面を底辺とする二等辺三角形状の断面形状になる。この時点では、窒化物系III−V族化合物半導体層15から上部に抜ける転位は、大幅に減少している。次に、図17Eに示すように、窒化物系III−V族化合物半導体層15を横方向成長させる。この過程では、凹部13の底面を底辺とする二等辺三角形状の断面形状を有する窒化物系III−V族化合物半導体層15の側面に抜けた転位は、凸部12より低い位置にあるものは基板11の主面に平行に凸部12の側面まで延伸し続けて消失し、凸部12より高い位置にあるものは基板11の主面に平行に延伸して横方向成長した窒化物系III−V族化合物半導体層15の側面に抜ける。窒化物系III−V族化合物半導体層15の横方向成長をさらに続けると、図17Fに示すように、凸部12の上でその両側から成長した窒化物系III−V族化合物半導体層15同士が会合し、やがては窒化物系III−V族化合物半導体層15の表面が基板11の主面と平行な平坦面となる。窒化物系III−V族化合物半導体層15中の転位は、凸部12上で会合したときに上方(基板11の主面に垂直な方向)に屈曲し、貫通転位となる。
図17Aに示すように凹部13の底面に微小核14が生成された状態の断面TEM写真を図19に示す。図19BおよびCは図19Aの楕円で囲んだ部分を拡大した断面TEM写真である。図19より、成長初期に微小核14が生成されている様子がよく分かる。
図20A〜Cは、窒化物系III−V族化合物半導体層15の成長初期に微小核14が生成しない場合における図17D〜Fに対応する状態を示す。図20Aに示すように、成長初期に微小核14が生成しない場合には、窒化物系III−V族化合物半導体層15が凹部13の底面を底辺とする二等辺三角形状の断面形状を有するように成長した時点では凹部13の底面との界面から上方に延伸した転位のみ存在するが、この転位密度は一般に図17Dの場合に比べて多い。成長を続けると、図20Bに示すように、凹部13の底面を底辺とする二等辺三角形状の断面形状を有する窒化物系III−V族化合物半導体層15の側面に抜けた転位は、凸部12より低い位置にあるものは基板11の主面に平行に凸部12の側面まで延伸し続けて消失し、凸部12より高い位置にあるものは基板11の主面に平行に延伸して横方向成長した窒化物系III−V族化合物半導体層15の側面に抜ける。窒化物系III−V族化合物半導体層15の横方向成長をさらに続けると、図20Cに示すように、凸部12の上でその両側から成長した窒化物系III−V族化合物半導体層15同士が会合し、やがて窒化物系III−V族化合物半導体層15の表面が基板11の主面と平行な平坦面となる。窒化物系III−V族化合物半導体層15中の転位は、凸部12上で会合したときに上方に屈曲し、貫通転位22となる。この貫通転位22の密度は、十分に低いものの、成長初期に凹部13の底面に微小核14が生成する場合に比べると高くなる。これは、図21AおよびBに示すように、微小核14を生成しない場合には、基板11との界面から発生する転位は、凹部13の底面を底辺とする二等辺三角状部の斜面に到達したときに一回だけ水平方向に屈曲するためである。すなわち、この場合には、微小核14の生成、成長および合体の過程で転位が束ねられる効果が得られない。
さらに、例えば、活性層17のIn組成が高い場合、成長表面が荒れていると、図24に示すように、逆位相境界欠陥などの面状結晶欠陥と転位とが複合した結晶欠陥が新たに活性層17から発生しやすくなり、これが発光効率の低下を招く。これに対し、この第1の実施形態によれば、上述のように活性層17の表面の平坦性は大幅に改善されているため、このような結晶欠陥の発生は抑えられ、発光効率の低下も生じない。
活性層17の成長表面の平坦性を向上させ、面状結晶欠陥を減らすためには、活性層17の障壁層をAlドープGaN、AlドープGaInN、AlGaNなどにより構成することも有効である(例えば、特許第3543628号明細書参照。)。
加えて、この窒化物系III−V族化合物半導体系発光ダイオードの製造に必要なエピタキシャル成長は1回で済み、しかも成長マスクが不要であるだけでなく、基板11上の凸部12は基板11上に凸部12の材料となる膜、例えばSiO2 膜、SiON膜、SiN膜、CrN膜、CrON膜などの膜を形成し、これをエッチング、粉末ブラスト法、サンドブラスト法などにより加工するだけで形成することができるので、凹凸加工が困難なサファイア基板などの基板11の加工が不要であるため、製造工程が簡単であり、低コストで窒化物系III−V族化合物半導体系発光ダイオードを製造することができる。
この第2の実施形態においては、凹部13の底面を底辺とする二等辺三角形状の断面形状となるように窒化物系III−V族化合物半導体層15が成長した時点で、この窒化物系III−V族化合物半導体層15の高さが凸部12の高さ以下になるように凸部12の高さが選ばれている。一例として図25AおよびBに、窒化物系III−V族化合物半導体層15の高さが凸部12の高さと等しい場合を示す。このようにすることにより、基板11との界面から発生し、凹部13の底面を底辺とする二等辺三角形状の断面形状を有する窒化物系III−V族化合物半導体層15の側面に抜けた転位は全て、基板11の主面に平行に凸部12の側面まで延伸し続けて消失するため、窒化物系III−V族化合物半導体層15の表面に抜ける貫通転位22は激減し、実質的に貫通転位密度をゼロとすることができる。
上記以外のことは第1の実施形態と同様である。
この第3の実施形態においては、図26に示すように、基板11上に形成する凸部12の断面形状を二等辺三角形状とし、かつ平面形状をくしの歯状とする。
上記以外のことは第1の実施形態と同様である。
この第3の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
この第4の実施形態においては、図27に示すように、窒化物系III−V族化合物半導体層15の厚さが凸部12の高さよりも小さく、凸部12の頂部が窒化物系III−V族化合物半導体層15の上面から突出している。
上記以外のことは第1の実施形態と同様である。
この第4の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
次に、この発明の第5の実施形態について説明する。
この第5の実施形態においては、図28に示すように、基板11の一主面に平行な面内でメサ部20、p側電極19およびn側電極21の配置が90°回転している。
上記以外のことは第1の実施形態と同様である。
この第5の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
この第6の実施形態においては、図29に示すように、凸部12が二等辺三角形状の断面形状を有する第1の部分12aとこの第1の部分12aを覆う膜状の第2の部分12bとからなり、これらの第1の部分12aおよび第2の部分12bが互いに異なる材料により形成されている。これらの第1の部分12aおよび第2の部分12bを形成する材料としては、例えばすでに挙げたものを用いることができ、必要に応じて選択されるが、具体的には、例えば、第1の部分12aの材料はSiO2 などの誘電体、第2の部分12bの材料は金属や合金などである。
上記以外のことは第1の実施形態と同様である。
この第6の実施形態によれば、第1の実施形態と同様な利点を得ることができるほか、次のような利点を得ることができる。すなわち、凸部12の第2の部分12bの材料が金属や合金であることにより、活性層17から発生した光をこの第2の部分12bにより基板11と反対側に反射させることができ、このため基板11と反対側から外部に光を取り出す場合に有利である。
なお、基板11側から光取り出しを行いたい場合は、第1の部分12aおよび第2の部分12bの少なくとも一方の材料にITO、IZO、ZOなどの透明導電体を用いてもよい。また、凸部12の第1の部分12aが部分的に現れるように第2の部分12bに部分的に開口部(窓)を設けてもよい。
この第7の実施形態においては、図30に示すように、凸部12が膜状の第1の部分12aとこの第1の部分12aを覆う二等辺三角形の断面形状を有する第2の部分12bとからなり、これらの第1の部分12aおよび第2の部分12bが互いに異なる材料により形成されている。これらの第1の部分12aおよび第2の部分12bを形成する材料としては、例えばすでに挙げたものを用いることができ、必要に応じて選択されるが、具体的には、例えば、第1の部分12aの材料はSiO2 などの誘電体、第2の部分12bの材料は金属や合金などである。
上記以外のことは第1の実施形態と同様である。
この第7の実施形態によれば、第1および第6の実施形態と同様な利点を得ることができる。
この第8の実施形態においては、図31に示すように、窒化物系III−V族化合物半導体層15をp型とし、その上にp型窒化物系III−V族化合物半導体層18、活性層17およびn型窒化物系III−V族化合物半導体層16を順次成長させる。そして、n型窒化物系III−V族化合物半導体層16上にn側電極21を形成し、さらにこれらのp型窒化物系III−V族化合物半導体層18、活性層17およびn型窒化物系III−V族化合物半導体層16をエッチングにより加工してメサ部20を形成した後、このメサ部20に隣接する部分のp型の窒化物系III−V族化合物半導体層15上にp側電極19を形成する。
この第8の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
この第9の実施形態においては、図32に示すように、基板11の裏面に反射膜23を形成する。
上記以外のことは第1の実施形態と同様である。
この第9の実施形態によれば、第1の実施形態と同様な利点を得ることができるほか、次のような利点を得ることができる。すなわち、基板11の裏面に反射膜23を形成しているので、活性層17から発生した光をこの反射膜23により基板11と反対側に反射させることができ、このため基板11と反対側から外部に光を取り出す場合に有利である。
この第10の実施形態においては、図33に示すように、図31に示す発光ダイオードにおいて、基板11の裏面に反射膜23を形成する。
上記以外のことは第1の実施形態と同様である。
この第10の実施形態によれば、第1および第9の実施形態と同様な利点を得ることができる。
この第11の実施形態においては、図34に示すように、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18にメサ部20を形成しない。そして、基板11として導電性のものを用い、この基板11の裏面にn側電極21を形成する。
上記以外のことは第1の実施形態と同様である。
この第11の実施形態によれば、第1の実施形態と同様な利点を得ることができる。ここで、活性層17で発生した光は、p側電極19側およびn側電極21側へ広がるが、基板11および凸部12の材料、凸部12の構成、p側電極19およびn側電極21として高反射電極あるいは透明電極を使い分けることにより光取り出し方向を制御することが可能である。
この第12の実施形態においては、図35に示すように、窒化物系III−V族化合物半導体層15をp型とし、その上にp型窒化物系III−V族化合物半導体層18、活性層17およびn型窒化物系III−V族化合物半導体層16を順次成長させる。そして、n型窒化物系III−V族化合物半導体層16上にn側電極21を形成する。これらのp型窒化物系III−V族化合物半導体層18、活性層17およびn型窒化物系III−V族化合物半導体層16にメサ部20は形成しない。そして、基板11として導電性のものを用い、この基板11の裏面にp側電極19を形成する。
上記以外のことは第1の実施形態と同様である。
この第12の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
この第13の実施形態においては、図36に示すように、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18にメサ部20を形成しない。そして、凸部12を導電性材料(ITO、IZO、ZOなどの透明導電材料も含む)により形成し、これをn側電極21として用いる。
上記以外のことは第1の実施形態と同様である。
この第13の実施形態によれば、第1の実施形態と同様な利点を得ることができるほか、凸部12がn側電極21を兼用するので、n側電極21の形成プロセスが不要となり、製造工程が簡単になるため、製造コストの低減を図ることができるという利点を得ることができる。また、凸部12が、分断された形のn側電極21として働くため、発光ダイオードの動作時に電流集中(current crowding)現象が生じるのを防止することができるので、特に発光ダイオードの高出力化、高輝度化、大面積化の際にも効果的である。
この第14の実施形態においては、図37に示すように、窒化物系III−V族化合物半導体層15をp型とし、その上にp型窒化物系III−V族化合物半導体層18、活性層17およびn型窒化物系III−V族化合物半導体層16を順次成長させる。そして、n型窒化物系III−V族化合物半導体層16上にn側電極21を形成する。これらのp型窒化物系III−V族化合物半導体層18、活性層17およびn型窒化物系III−V族化合物半導体層16にメサ部20は形成しない。そして、凸部12を導電性材料(ITOなどの透明導電材料も含む)により形成し、これをp側電極19として用いる。
上記以外のことは第1の実施形態と同様である。
この第14の実施形態によれば、第1の実施形態と同様な利点を得ることができるほか、凸部12がp側電極19を兼用するので、p側電極19の形成プロセスが不要となり、製造工程が簡単になるため、製造コストの低減を図ることができるという利点を得ることができる。また、凸部12が、分断された形のp側電極19として働くため、発光ダイオードの動作時に電流集中現象が生じるのを防止することができるので、特に発光ダイオードの高出力化、高輝度化、大面積化の際にも効果的である。
この第15の実施形態においては、図38に示すように、凸部12を形成し、第1の実施形態と同様にして窒化物系III−V族化合物半導体層15を成長させる工程を、基板11上に凸部12を形成することから始めて、複数回繰り返し行う。各段の凸部12は基板11の主面に平行な面内で同じ位置に形成する。そして、最上層の窒化物系III−V族化合物半導体層15上に第1の実施形態と同様にして例えばn型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18を順次成長させる。
上記以外のことは第1の実施形態と同様である。
この第16の実施形態においては、図39に示すように、凸部12を形成し、第1の実施形態と同様にして窒化物系III−V族化合物半導体層15を成長させる工程を、基板11上に凸部12を形成することから始めて、複数回繰り返し行う。この場合、各段の凸部12は基板11の主面に平行な面内で互いに半周期ずれた位置に形成する。そして、最上層の窒化物系III−V族化合物半導体層15上に第1の実施形態と同様にして、例えばn型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18を順次成長させる。
上記以外のことは第1の実施形態と同様である。
この第16の実施形態によれば、第1および第15の実施形態と同様な利点を得ることができる。
この第17の実施形態においては、図40に示すように、基板11上に凸部12を形成し、第1の実施形態と同様にして窒化物系III−V族化合物半導体層15を成長させた後、その上に凸部12を形成し、第1の実施形態と同様にして例えばn型窒化物系III−V族化合物半導体層16を成長させる。次に、このn型窒化物系III−V族化合物半導体層16上に活性層17およびp型窒化物系III−V族化合物半導体層18を成長させる。次に、このp型窒化物系III−V族化合物半導体層18上に凸部12を形成し、第1の実施形態と同様にしてp型窒化物系III−V族化合物半導体層24を成長させる。
上記以外のことは第1の実施形態と同様である。
この第17の実施形態によれば、第1および第15の実施形態と同様な利点を得ることができる。
この第18の実施形態においては、図41に示すように、基板11上に凸部12を形成し、第1の実施形態と同様にして窒化物系III−V族化合物半導体層15を成長させた後、その上に凸部12を形成し、第1の実施形態と同様にして例えばn型窒化物系III−V族化合物半導体層16を成長させる。次に、このn型窒化物系III−V族化合物半導体層16上に活性層17およびp型窒化物系III−V族化合物半導体層18を成長させる。次に、このp型窒化物系III−V族化合物半導体層18上に凸部12を形成し、第1の実施形態と同様にしてp型窒化物系III−V族化合物半導体層24を成長させる。この場合、各段の凸部12は基板11の主面に平行な面内で互いに半周期ずれた位置に形成する。
上記以外のことは第1の実施形態と同様である。
この第18の実施形態によれば、第1および第15の実施形態と同様な利点を得ることができる。
この第19の実施形態においては、図42に示すように、基板11上に凸部12を形成し、第1の実施形態と同様にして例えばn型窒化物系III−V族化合物半導体層16を成長させた後、その上に活性層17およびp型窒化物系III−V族化合物半導体層18を順次成長させる。次に、このp型窒化物系III−V族化合物半導体層18上に凸部12を形成し、第1の実施形態と同様にしてp型窒化物系III−V族化合物半導体層24を成長させる。各段の凸部12は基板11の主面に平行な面内で同じ位置に形成する。
活性層17の下側の凸部12の平面形状の例を図43A〜Cに、活性層17の上側の凸部12の平面形状の例を図44A〜Cに挙げる。活性層17の下側の凸部12および活性層17の上側の凸部12の平面形状はこれらの任意の組み合わせが可能である。
上記以外のことは第1の実施形態と同様である。
なお、図42において、活性層17をはさんだ下側の凸部12および上側の凸部12のいずれかの一方の材料に金属、合金、透明導電体などの導電体を用いてもよい。特に、活性層17の上側の凸部12の材料に金属、合金、透明導電体などの導電体を用いる場合、図45に示すように、この凸部12に接触するように反射電極25を形成し、その上に例えばp側電極19を形成してもよい。また、活性層17の上側の凸部12の材料である金属、合金、透明導電体などの導電体が透光性、反射性のいずれであっても、図46に示すように、p型窒化物系III−V族化合物半導体層24の厚さを適度に調整、例えばλ/4(λ:発光波長)厚にし、その上にさらにこの凸部12に接触するように反射電極25を形成し、その上に例えばp側電極19を形成してもよい。こうすることで、発光ダイオードの動作時にp側電極19からの良好な電流パスを確保しつつ、活性層17で発生した任意の方向からの光を高い反射率で、基板11側に反射する構造を形成することが可能になる。
この第20の実施形態においては、第11の実施形態と同様にして図34に示すようにp側電極19まで形成した後、基板11を除去し、n型の窒化物系III−V族化合物半導体層15の裏面を露出させる。そして、図47に示すように、この窒化物系III−V族化合物半導体層15の裏面にn側電極21を形成する。
ここで、p側電極19およびn側電極21を高反射電極あるいは透明電極とすることにより、光の取り出し方向を選択することができる。
また、基板11を除去することにより発光ダイオードの全体の厚さが極めて小さくなるので、機械的強度の向上を図るため、図48に示すように、p側電極19に支持基板Sをその上の金属電極Mを介して貼り付けて接合してもよい。支持基板Sは導電性、非導電性のいずれであってもよく、金属電極Mを介して発光ダイオードに電流を流すことが可能な構造を支持基板Sに持たせればよい。
上記以外のことは第1の実施形態と同様である。
この第20の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
この第21の実施形態においては、第12の実施形態と同様にして図35に示すようにn側電極21まで形成した後、基板11を除去し、p型の窒化物系III−V族化合物半導体層15の裏面を露出させる。そして、図49に示すように、この窒化物系III−V族化合物半導体層15の裏面にp側電極19を形成する。
上記以外のことは第1の実施形態と同様である。
この第21の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
この第22の実施形態においては、図50Aに示すように、基板11上に断面形状が台形状の凸部12を所定の平面形状で周期的に形成する。凸部12の間には逆台形状の断面形状を有する凹部13が形成される。
次に、第1の実施形態と同様にして窒化物系III−V族化合物半導体層15を成長させる。具体的には、凹部13の底面上の微小核14の生成、成長および合体の過程を経て図50Bに示すように、凹部13の底面を底辺とする二等辺三角形状の断面形状を有する窒化物系III−V族化合物半導体層15を成長させ、さらに横方向成長を経て図50Cに示すように、平坦な表面を有し、貫通転位密度が低い窒化物系III−V族化合物半導体層15を成長させる。
次に、第1の実施形態と同様に工程を進めて、図51に示すように、目的とする窒化物系III−V族化合物半導体系発光ダイオードを製造する。
上記以外のことは第1の実施形態と同様である。
図52に、窒化物系III−V族化合物半導体層15の結晶欠陥分布をTEMにより調べた結果を模式的に示す。
この第22の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
図53において、横軸は凸部12の屈折率、縦軸は凸部12を形成しなかった場合に対する光取り出し効率ηの向上度(光取り出し倍率)を示す。また、図53中、▲のデータは凸部12が図4に示す一次元ストライプ形状の場合(1D)、●のデータは一次元ストライプ形状の凸部12を互いに直交して設けることにより得られる二次元配列の場合(2D)を示す。ただし、凸部12の側面と基板11の一主面とのなす角度θは135°、凹部13の底辺の長さWg =2μm、凸部12の底辺の長さ=3μmである。基板11の屈折率は1.77、窒化物系III−V族化合物半導体層15の屈折率は2.35と仮定した。図53より、光取り出し倍率は、1D、2Dとも凸部12の屈折率が1.4のときに最大となり、屈折率が1.2〜1.7の範囲では十分に大きくなること、2Dでは1Dに比べて光取り出し倍率が大きいことが分かる。
なお、この結果は凸部12の断面形状が第1の実施形態のように三角形状である場合も同様である。
なお、この結果は凸部12の断面形状が第1の実施形態のように三角形状である場合も同様である。
この第23の実施形態においては、図56Aに示すように、第1の実施形態と同様にして窒化物系III−V族化合物半導体層15を表面が平坦になるまで成長させた後、凸部12上の貫通転位22が集中している部分をエッチングなどにより選択的に除去し、この部分に凸部12の表面を露出させる。
次に、図56Bに示すように、残った窒化物系III−V族化合物半導体層15から窒化物系III−V族化合物半導体層26を横方向成長させる。
この後、第1の実施形態と同様にしてn型窒化物系III−V族化合物半導体層16の成長以降の工程を進めて発光ダイオードを製造する。
この第23の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
この第24の実施形態においては、図57Aに示すように、基板11上に凸部12を形成し、第1の実施形態と同様にして窒化物系III−V族化合物半導体層15を成長させる。
次に、図57Bに示すように、凸部12の上方の部分における窒化物系III−V族化合物半導体層15上に凸部12に対応したマスク(図示せず)を形成した後、このマスクを用いて窒化物系III−V族化合物半導体層15を例えばRIE法、粉末ブラスト法、サンドブラスト法などにより基板11が露出するまでエッチングし、または削る。
次に、図59Aに示すように、基板11を除去あるいは剥離する。この基板11の除去あるいは剥離は、図58Bに示すように、窒化物系III−V族化合物半導体層26と基板11との間に隙間が形成されることを利用して、化学的あるいは機械的(力学的)に行うことができる。具体的には、例えば、この隙間に所定のエッチング液あるいはエッチングガス(反応ガス)が行き渡るようにすることにより窒化物系III−V族化合物半導体層15、26側から基板11をエッチングし、除去あるいは剥離する。あるいは、上記の空隙や凸部12またはその周辺の材料層に熱を加えたり、超音波を照射したりすることにより、機械的に基板11を剥離する。さらには、上記の空隙や凸部12またはその周辺の材料層にレーザ光を照射することにより、基板11を剥離してもよい。レーザ光としては、例えば、YAGレーザやエキシマーレーザなどによるレーザ光を用いることができる。
基板11を除去あるいは剥離する方法としては、凸部12を例えば化学的あるいは熱的な手法で選択的に溶かしたり、低温バッファ層(例えば、GaN、AlN、AlGaN、CrNなどからなるバッファ層)を例えば化学的あるいは熱的な手法で選択的に溶かす方法を用いることもでき、窒化物系III−V族化合物半導体層15、26の耐性などに応じて適宜選択することができる。特に、凸部12の材料としてCrNを用いた場合、低温バッファ層としてもCrNバッファ層を用いることが可能であるため、サファイア基板などの基板11から窒化物系III−V族化合物半導体層15、26を容易に化学的に剥離することができる。
この時点では、この窒化物系III−V族化合物半導体基板27の裏面は凹凸になっているため、次に、この窒化物系III−V族化合物半導体基板27の裏面を研磨などにより平坦化処理する。
こうして、図59Cに示すように、両主面とも平坦な窒化物系III−V族化合物半導体基板27が得られる。
この窒化物系III−V族化合物半導体基板27上に必要な窒化物系III−V族化合物半導体層を成長させることにより、発光ダイオードなどの各種の半導体装置を製造することができる。
この第25の実施形態においては、図57Bに示すように、凸部12の上方の部分における窒化物系III−V族化合物半導体層15上に凸部12に対応したマスク(図示せず)を形成した後、このマスクを用いて窒化物系III−V族化合物半導体層15を例えばRIE法、粉末ブラスト法、サンドブラスト法などにより図57B中、一点鎖線で示す深さまでエッチングし、または削る。すなわち、この場合、基板11が露出する前にエッチングまたは削るのを停止する。
この後、第24の実施形態と同様にして工程を進める。
この第25の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
この第26の実施形態においては、図60Aに示すように、凸部12の上方の部分における窒化物系III−V族化合物半導体層15上に凸部12より幅が狭いマスク(図示せず)を形成した後、このマスクを用いて窒化物系III−V族化合物半導体層15を例えばRIE法により基板11が露出するまでエッチングし、または削る。
次に、上記のマスクを除去した後、図60Bに示すように、上記のようにしてパターニングされた窒化物系III−V族化合物半導体層15の両側面から窒化物系III−V族化合物半導体層26を横方向成長させ、窒化物系III−V族化合物半導体層15の間を埋める。このとき、この窒化物系III−V族化合物半導体層26と基板11との間に隙間が形成される。
この後、第24の実施形態と同様にして工程を進める。
この第26の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
この第27の実施形態においては、図61Aに示すように、凹部13の上方の部分における窒化物系III−V族化合物半導体層15上に、凸部12の一部と凹部13の全部とにまたがった平面形状のマスク(図示せず)を形成した後、このマスクを用いて窒化物系III−V族化合物半導体層15を例えばRIE法により凸部12が露出するまでエッチングし、または削る。
次に、上記のマスクを除去した後、図61Bに示すように、上記のようにしてパターニングされた窒化物系III−V族化合物半導体層15の両側面から窒化物系III−V族化合物半導体層26を横方向成長させ、窒化物系III−V族化合物半導体層15の間を埋める。
この後、第24の実施形態と同様にして工程を進める。
この第27の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
この第28の実施形態においては、p側電極19の形成工程までは第1の実施形態と同様であるが、それ以降の工程が異なる。ここで、このp側電極19においては、好適には、電極材料(例えばAgなど)の拡散を防ぐためにPdを含有する層を介在させたり、その上に、応力、熱、上層に形成されるAuやSnを含む層(はんだ層やバンプなど)からのAuやSnのp側電極19への拡散などによる不良の発生を防止するために例えばTi、W、Crあるいはこれらの合金などの高融点金属、あるいはこれらの金属の窒化物(TiN、WN、TiWN、CrNなど)を形成することにより、粒界のないアモルファス状のバリアメタル層として用いる技術を適用する。ここで、Pdを含有する層を介在させる技術は、例えば金属めっき技術においてはPd介在層として周知であり、上記のバリアメタル層材料はSi系電子デバイスのAl配線技術、Ag配線技術などで周知である。
次に、図62Bに示すように、リソグラフィーにより、Ni膜41およびその上のPd膜などの層を覆う所定形状のレジストパターン42を形成する。
次に、図62Cに示すように、レジストパターン42をマスクとして例えばRIE法によりエッチングすることによりメサ部20を断面形状が台形になるように形成する。このメサ部20の斜面と基板11の主面とのなす角度は例えば35度程度とする。このメサ部20の斜面には必要に応じてλ/4誘電体膜(λ:発光波長)を形成する。
次に、図62Eに示すように、基板全面にパッシベーション膜としてSiO2 膜43を形成する。下地に対する密着性、耐久性、プロセス上の耐食性を考慮に入れた場合、SiO2 膜43の代わりにSiN膜あるいSiON膜を用いてもよい。
次に、図62Fに示すように、このSiO2 膜43をエッチバックして薄くした後、メサ部20の斜面のSiO2 膜43上に反射膜としてAl膜44を形成する。このAl膜44は、活性層17から発生する光を基板11側に反射させて光の取り出し効率の向上を図るためのものである。このAl膜44の一端はn側電極21と接触するように形成する。これは、Al膜44とn側電極21との間に隙間をつくらないようにすることで光の反射を増すためである。この後、SiO2 膜43を再度形成してパッシベーション膜として必要な厚さにする。
次に、図62Hに示すように、開口45の部分のNi膜41上にパッド電極47を形成するとともに、開口46の部分のn側電極21上にパッド電極48を形成する。
次に、図62Iに示すように、基板全面にバンプマスク材49を形成した後、このバンプマスク材49のうちのパッド電極48の上方の部分をエッチング除去して開口50を形成し、この部分にパッド電極48を露出させる。
次に、必要に応じて、上述のようにして発光ダイオード構造が形成された基板11をその裏面側から研削やラッピングすることにより厚さを減少させた後、この基板11のスクライビングを行い、バーを形成する。この後、このバーのスクライビングを行うことでチップ化する。
なお、図62で説明した電極積層構造は、一例に過ぎず、特に、各電極層を複数積層する場合、素子温度上昇に伴う各金属層の熱膨張係数の違いによる応力発生の抑制、金属層間の拡散の抑制を考慮に入れながら、Ag電極などからなるp側電極19と他の金属層との密着性の向上、応力耐久性の向上、クラック防止性の向上、低コンタクト抵抗化、Ag電極などの品質維持による高反射率化を図る必要があるので、必要に応じて、既に述べたSi系電子デバイスのAl配線技術などを組み込むことが可能である。
この第29の実施形態においては、第1の実施形態による方法により得られる青色発光の発光ダイオードおよび緑色発光の発光ダイオードに加え、別途用意する赤色発光の発光ダイオード(例えば、AlGaInP系発光ダイオード)を用いて発光ダイオードバックライトを製造する場合について説明する。
第1の実施形態による方法により基板11上に青色発光の発光ダイオード構造を形成し、さらにp側電極19およびn側電極21上にそれぞれバンプ(図示せず)を形成した後、これをチップ化することによりフリップチップの形で青色発光の発光ダイオードを得る。同様にして、緑色発光の発光ダイオードをフリップチップの形で得る。一方、赤色発光の発光ダイオードとしては、n型GaAs基板上にAlGaInP系半導体層を積層してダイオード構造を形成し、その上部にp側電極を形成する工程を経る、AlGaInP系発光ダイオードをチップの形で用いるものとする。
ただし、サブマウント62を省略して、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65を直接、放熱性を有する任意のプリント配線基板あるいは、プリント配線基板の機能を有する板、筐体の内外壁(例えば、シャーシの内壁など)にダイレクトマウントすることも可能であり、こうすることで発光ダイオードバックライトあるいはパネル全体の低コスト化を図ることができる。
この発光ダイオードバックライトは、例えば液晶パネルのバックライトに用いて好適なものである。
この第30の実施形態においては、第29の実施形態と同様にして、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65を基板61上に所定のパターンで必要な数配置した後、図66に示すように、赤色発光の発光ダイオードチップ63を覆うようにこの発光ダイオードチップ63に適した透明樹脂69のポッティングを行い、緑色発光の発光ダイオードチップ64を覆うようにこの発光ダイオードチップ64に適した透明樹脂70のポッティングを行い、青色発光の発光ダイオードチップ65を覆うようにこの発光ダイオードチップ65に適した透明樹脂71のポッティングを行う。この後、透明樹脂69〜71のキュア処理を行う。このキュア処理により透明樹脂69〜71は固化し、それに伴い少し縮小する。こうして、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65を一単位としたものが基板61上にアレイ状に配列された発光ダイオードバックライトが得られる。この場合、透明樹脂70、71はそれぞれ緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65の基板11の裏面と接触しているため、この基板11の裏面が空気と直接接触している場合に比べて屈折率差が小さくなり、したがってこの基板11を透過して外部に出ようとする光がこの基板11の裏面で反射される割合が減少し、それによって光取り出し効率が向上することで発光効率が向上する。
この発光ダイオードバックライトは、例えば液晶パネルのバックライトに用いて好適なものである。
この第31の実施形態においては、第1の実施形態による方法により基板11上に発光ダイオード構造を形成し、p側電極19およびn側電極21はそれぞれストライプ形状に形成し、これらのp側電極19およびn側電極21上にそれぞれバンプ(図示せず)を形成した後、この基板11のスクライビングを行うことにより所定の大きさの四角形とする。これによって、図67に示すように、ストライプ状の発光部を有する集積型発光ダイオードが得られる。この場合、n側電極21は、ストライプ状のメサ部20の周りを囲むように形成されている。そして、図68に示すように、この集積型発光ダイオードをAlNなどからなるサブマウント72上にマウントする。この場合、サブマウント72上にはp側電極用の引き出し電極およびn側電極用の引き出し電極(図示せず)がそれぞれ所定のパターン形状に形成されており、それらの上にはんだ73、74が形成されている。集積型発光ダイオードのp側電極19ははんだ73上に、n側電極21ははんだ74上に来るように位置合わせし、これらのはんだ73、74を溶かして接合する。
ここで、各発光ダイオードをサージ、過大電流などから保護することを目的とした保護回路(例えば、ツェナーダイオードを(逆)並列接続したもの)などを光取り出しの妨げとならない位置に配置してもよい。
この第32の実施形態においては、第1の実施形態による方法により得られる青色発光の発光ダイオードおよび緑色発光の発光ダイオードに加え、別途用意する赤色発光の発光ダイオードを用いて光源セルユニットを製造する場合について説明する。
図69Aに示すように、この第32の実施形態においては、第29の実施形態と同様にして、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65をそれぞれ少なくとも一つ含み、これらが所定のパターンで配置されたセル75をプリント配線基板76上に所定のパターンで必要な数配置する。この例では、各セル75は、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65をそれぞれ一つ含み、これらが正三角形の頂点に配置されている。図69Bにセル75を拡大して示す。各セル75における赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65の間隔aは例えば4mmであるが、これに限定されるものではない。セル75の間隔bは例えば30mmであるが、これに限定されるものではない。プリント配線基板76としては、例えば、FR4(Flame Retardant Type 4の略)基板やメタルコア基板やフレキシブル配線基板などを用いることができるが、放熱性を有するプリント配線基板であれば他のものを用いることもでき、これらに限定されるものではない。第29の実施形態と同様にして、各セル76を覆うように透明樹脂68のポッティングを行い、あるいは、第30の実施形態と同様にして、赤色発光の発光ダイオードチップ63を覆うように透明樹脂69のポッティングを行い、緑色発光の発光ダイオードチップ64を覆うように透明樹脂70のポッティングを行い、青色発光の発光ダイオードチップ65を覆うように透明樹脂71のポッティングを行う。こうして、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65からなるセル75がプリント配線基板76上に配置された光源セルユニットが得られる。
図72はセル75の他の構成例を示す。この例では、セル75は、赤色発光の発光ダイオードチップ63を一つ、緑色発光の発光ダイオードチップ64を二つ、青色発光の発光ダイオードチップ65を一つ含み、これらが例えば正方形の頂点に配置されている。二つの緑色発光の発光ダイオードチップ64はこの正方形の一つの対角線の両端の頂点に配置され、赤色発光の発光ダイオードチップ63および青色発光の発光ダイオードチップ65はこの正方形のもう一つの対角線の両端の頂点に配置されている。
この光源セルユニットを一つまたは複数配列することにより、例えば液晶パネルのバックライトに用いて好適な発光ダイオードバックライトを得ることができる。
なお、プリント配線基板76上のパッド電極部や配線部などは従来、Auにより形成するのが一般的であるが、これらの全部あるいは部分的に耐久性や接着強化力があるTi、W、Crあるいはこれらの合金などの高融点金属、あるいはこれらの金属の窒化物などを用い、その上にAuを形成するようにしてもよい。これらの材料は、例えば、電解めっき、無電解めっき、真空蒸着(フラッシュ蒸着など)、スパッタリングなどにより形成することができる。あるいは、パッド電極部や配線部などをAuにより形成し、その上にこれらの材料を形成するようにしてもよい。また、例えば、パッド電極部や配線部などをTi、W、Crあるいはこれらの合金などの高融点金属により形成し、これらの材料を窒化してからその上に再びTi、W、Crあるいはこれらの合金などの高融点金属を形成して表面を窒化前の状態に戻し、その上に発光ダイオードチップ63〜65をそのTiW電極などやAu電極などの側から、必要に応じてTi、W、Cr、Auなどからなる膜を一層介して、ダイボンディングするようにしてもよい。
また、プリント配線基板76上のポッティングにより形成された透明樹脂68〜71以外の部分に最終的に、なるべく白レジストを厚く塗って、発光ダイオードチップ63〜65からの光がプリント配線基板76により吸収されるのを抑制するようにしてもよい。
例えば、上述の第1〜第32の実施形態において挙げた数値、材料、構造、形状、基板、原料、プロセス、凸部12および凹部13の方位などはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、形状、基板、原料、プロセスなどを用いてもよい。
具体的には、例えば、上述の第1〜第32の実施形態において、p型層およびn型層の導電型を互いに逆にしてもよい。
また、必要に応じて、上述の第1〜第32の実施形態のうちの二以上を組み合わせてもよい。
図73に示す発光ダイオードにおいては、基板81上にn型窒化物系III−V族化合物半導体層82、n型窒化物系III−V族化合物半導体層83、活性層84、p型窒化物系III−V族化合物半導体層85およびp型窒化物系III−V族化合物半導体層86を順次成長させた後、n型窒化物系III−V族化合物半導体層83、活性層84、p型窒化物系III−V族化合物半導体層85およびp型窒化物系III−V族化合物半導体層86をエッチングしてメサ部87を形成する。そして、p型窒化物系III−V族化合物半導体層86の表面を凹凸加工して凹部にp側電極88を埋め込む。また、メサ部87に隣接する部分のn型窒化物系III−V族化合物半導体層82上にn側電極89を形成する。この発光ダイオードでは、光は基板81側から取り出してもよいし、p型窒化物系III−V族化合物半導体層86側から取り出してもよい。基板81としては、基板11と同様なものを用いることができる。
図75に示す発光ダイオードにおいては、図73に示す構造において、p型窒化物系III−V族化合物半導体層86の裏面に反射膜90を形成する。この反射膜90により、活性層84から発生する光が基板11側に反射されるため、基板11側から外部に光を取り出しやすくなる。
なお、図76において、凸部91に接するようにp型窒化物系III−V族化合物半導体層86上に反射電極を形成してもよい。あるいは、凸部91の材料が透光性、反射性のいずれであっても、p型窒化物系III−V族化合物半導体層24の厚さを適度に調整、例えばλ/4厚にし、その上にさらにこの凸部91に接触するように反射電極を形成し、その上にp側電極を形成してもよい。こうすることで、発光ダイオードの動作時にp側電極からの良好な電流パスを確保しつつ、活性層84で発生した任意の方向からの光を高い反射率で、基板81側に反射する構造を形成することができる。
Claims (11)
- 一主面に複数の凸部を有する基板であって当該凸部は当該基板と異なる材料からなるものを用い、当該基板の逆台形状の断面形状を有する凹部に、その底面を底辺とする三角形状の断面形状となる状態まで窒化物系III−V族化合物半導体層を成長させ、この際、上記三角形状の断面形状となる状態の上記窒化物系III−V族化合物半導体層の高さが上記凸部の高さ以下である工程と、
上記窒化物系III−V族化合物半導体層を上記基板上に横方向成長させる工程と、
上記横方向成長させた上記窒化物系III−V族化合物半導体層上にn型またはp型窒化物系III−V族化合物半導体層、窒化物系III−V族化合物半導体を用いた活性層およびp型またはn型窒化物系III−V族化合物半導体層を順次成長させる工程とを有する発光ダイオードの製造方法。 - 上記窒化物系III−V族化合物半導体層の成長初期に、上記凹部の底面に窒化物系III−V族化合物半導体からなる複数の微小核を生成し、これらの微小核の成長および合体の過程を経て、上記三角形状の断面形状となる状態の上記窒化物系III−V族化合物半導体層を成長させる請求項1記載の発光ダイオードの製造方法。
- 上記凸部の側面と上記一主面とがなす角度θが100°<θ<160°である請求項1記載の発光ダイオードの製造方法。
- 上記窒化物系III−V族化合物半導体層はGaN層である請求項1記載の発光ダイオードの製造方法。
- 上記凹部の深さをd、上記凹部の底面の幅をWg 、上記三角形状の断面形状となる状態の上記窒化物系III−V族化合物半導体層の斜面と上記一主面とがなす角度をαとしたとき、2d≧Wg tanαが成立する請求項1記載の発光ダイオードの製造方法。
- 上記一主面に上記凸部と上記凹部とを交互に有する請求項1記載の発光ダイオードの製造方法。
- 上記凸部が六角形の平面形状を有し、この凸部が蜂の巣状に二次元配列しており、この凸部を囲むように上記凹部が形成されている請求項1記載の発光ダイオードの製造方法。
- 上記凸部が誘電体からなる請求項1記載の発光ダイオードの製造方法。
- 上記凸部の屈折率は上記基板の屈折率以下である請求項1記載の発光ダイオードの製造方法。
- 一主面に複数の凸部を有する基板であって当該凸部は当該基板と異なる材料からなるものを用い、当該基板の逆台形状の断面形状を有する凹部に、その底面を底辺とする三角形状の断面形状となる状態まで窒化物系III−V族化合物半導体層を成長させ、この際、上記三角形状の断面形状となる状態の上記窒化物系III−V族化合物半導体層の高さが上記凸部の高さ以下である工程と、
上記窒化物系III−V族化合物半導体層を上記基板上に横方向成長させる工程と、
上記横方向成長させた上記窒化物系III−V族化合物半導体層上にn型またはp型窒化物系III−V族化合物半導体層、窒化物系III−V族化合物半導体を用いた活性層およびp型またはn型窒化物系III−V族化合物半導体層を順次成長させる工程とを有する集積型発光ダイオードの製造方法。 - 一主面に複数の凸部を有する基板であって当該凸部は当該基板と異なる材料からなるものを用い、当該基板の逆台形状の断面形状を有する凹部に、その底面を底辺とする三角形状の断面形状となる状態まで窒化物系III−V族化合物半導体層を成長させ、この際、上記三角形状の断面形状となる状態の上記窒化物系III−V族化合物半導体層の高さが上記凸部の高さ以下である工程と、
上記窒化物系III−V族化合物半導体層を上記基板上に横方向成長させる工程とを有する窒化物系III−V族化合物半導体の成長方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009174008A JP5152121B2 (ja) | 2005-09-22 | 2009-07-27 | 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005275504 | 2005-09-22 | ||
JP2005275504 | 2005-09-22 | ||
JP2009174008A JP5152121B2 (ja) | 2005-09-22 | 2009-07-27 | 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006215342A Division JP4462249B2 (ja) | 2005-09-22 | 2006-08-08 | 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009246393A JP2009246393A (ja) | 2009-10-22 |
JP5152121B2 true JP5152121B2 (ja) | 2013-02-27 |
Family
ID=38214412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009174008A Expired - Fee Related JP5152121B2 (ja) | 2005-09-22 | 2009-07-27 | 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5152121B2 (ja) |
CN (1) | CN1992359B (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010232597A (ja) * | 2009-03-30 | 2010-10-14 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体発光素子及びその製造方法 |
KR100993093B1 (ko) * | 2010-02-04 | 2010-11-08 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
KR101039970B1 (ko) * | 2010-02-11 | 2011-06-09 | 엘지이노텍 주식회사 | 반도체층 형성방법 및 발광 소자 제조방법 |
CN102760796B (zh) * | 2011-04-29 | 2015-01-21 | 清华大学 | 发光二极管的制备方法 |
CN102760797B (zh) * | 2011-04-29 | 2015-04-01 | 清华大学 | 发光二极管 |
US8912028B2 (en) * | 2011-08-17 | 2014-12-16 | Lg Display Co., Ltd. | Semiconductor light emitting device and method for manufacturing the same |
JP2013084832A (ja) * | 2011-10-12 | 2013-05-09 | Sharp Corp | 窒化物半導体構造の製造方法 |
CN102437264B (zh) | 2011-11-30 | 2013-11-06 | 李园 | 半导体结构及其形成方法 |
WO2014021259A1 (ja) * | 2012-08-03 | 2014-02-06 | シャープ株式会社 | 窒化物半導体素子構造体とその製造方法 |
KR101969308B1 (ko) | 2012-10-26 | 2019-04-17 | 삼성전자주식회사 | 반도체 발광소자 및 그 제조 방법 |
KR102003001B1 (ko) * | 2013-03-13 | 2019-07-23 | 엘지이노텍 주식회사 | 발광 모듈 |
CN103208568A (zh) * | 2013-04-01 | 2013-07-17 | 厦门市三安光电科技有限公司 | 氮化物发光二极管及制作方法 |
CN104681681B (zh) * | 2013-12-03 | 2019-01-04 | 上海蓝光科技有限公司 | 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法 |
JP2016066814A (ja) * | 2015-12-22 | 2016-04-28 | 株式会社東芝 | 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ |
US10749070B2 (en) * | 2016-05-20 | 2020-08-18 | Lumileds Llc | Method of forming a P-type layer for a light emitting device |
CN107508585A (zh) * | 2017-08-22 | 2017-12-22 | 广东美的制冷设备有限公司 | 开关器件封装结构、空调器的电控板以及空调器 |
CN108977887B (zh) * | 2018-07-20 | 2023-11-17 | 深圳市科创数字显示技术有限公司 | 单晶氮化铟的生长方法 |
CN109037412B (zh) * | 2018-08-16 | 2023-08-29 | 南昌大学 | 一种具有掩膜层的反极性led芯片及其制备方法 |
CN109860353B (zh) * | 2018-10-31 | 2020-05-19 | 华灿光电(苏州)有限公司 | 一种GaN基发光二极管外延片及其制备方法 |
CN111819702B (zh) * | 2019-11-26 | 2024-04-09 | 天津三安光电有限公司 | 一种红外发光二极管 |
CN111180561B (zh) * | 2019-12-27 | 2021-06-29 | 华灿光电(苏州)有限公司 | AlGaInP基发光二极管芯片及其制作方法 |
CN114267764A (zh) * | 2021-12-27 | 2022-04-01 | 广东省科学院半导体研究所 | 高出光效率的深紫外led及其制备方法 |
CN116344698B (zh) * | 2023-05-22 | 2023-08-29 | 江西兆驰半导体有限公司 | 图形化衬底GaN基LED外延片及其制备方法 |
CN116978991B (zh) * | 2023-09-22 | 2023-12-12 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2830814B2 (ja) * | 1996-01-19 | 1998-12-02 | 日本電気株式会社 | 窒化ガリウム系化合物半導体の結晶成長方法、及び半導体レーザの製造方法 |
JP4032538B2 (ja) * | 1998-11-26 | 2008-01-16 | ソニー株式会社 | 半導体薄膜および半導体素子の製造方法 |
US6864158B2 (en) * | 2001-01-29 | 2005-03-08 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing nitride semiconductor substrate |
JP2003046127A (ja) * | 2001-05-23 | 2003-02-14 | Sanyo Electric Co Ltd | 窒化物系半導体発光素子 |
JP2002353134A (ja) * | 2001-05-23 | 2002-12-06 | Sanyo Electric Co Ltd | 窒化物系半導体素子および窒化物系半導体の形成方法 |
JP4055503B2 (ja) * | 2001-07-24 | 2008-03-05 | 日亜化学工業株式会社 | 半導体発光素子 |
JP3966207B2 (ja) * | 2003-03-28 | 2007-08-29 | 豊田合成株式会社 | 半導体結晶の製造方法及び半導体発光素子 |
JP4560307B2 (ja) * | 2004-03-01 | 2010-10-13 | 株式会社リコー | Iii族窒化物の結晶製造方法 |
JP3913758B2 (ja) * | 2005-04-27 | 2007-05-09 | 三洋電機株式会社 | 半導体素子および半導体層の形成方法 |
-
2006
- 2006-09-22 CN CN 200610064047 patent/CN1992359B/zh not_active Expired - Fee Related
-
2009
- 2009-07-27 JP JP2009174008A patent/JP5152121B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009246393A (ja) | 2009-10-22 |
CN1992359A (zh) | 2007-07-04 |
CN1992359B (zh) | 2012-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4462249B2 (ja) | 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法 | |
JP5152121B2 (ja) | 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法 | |
JP5082278B2 (ja) | 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法 | |
JP4910608B2 (ja) | 発光ダイオードの製造方法および電子装置の製造方法 | |
KR101309413B1 (ko) | 발광 다이오드, 발광 다이오드의 제조 방법, 집적 발광다이오드, 집적 발광 다이오드의 제조 방법, 발광 다이오드백라이트, 발광 다이오드 조사 장치, 발광 다이오드표시장치, 전자 장치, 전자 기기, 및 전자 기기의 제조방법 | |
JP4915218B2 (ja) | 発光ダイオードの製造方法 | |
JP4462289B2 (ja) | 半導体層の成長方法および半導体発光素子の製造方法 | |
JP2008153634A (ja) | 発光ダイオードの製造方法、発光ダイオード、光源セルユニット、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器 | |
US20110244610A1 (en) | Method for producing group iii nitride semiconductor light-emitting device | |
JP2006339534A (ja) | 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器 | |
JP2006324331A (ja) | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系iii−v族化合物半導体の成長方法ならびに窒化物系iii−v族化合物半導体成長用基板ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 | |
JP2008130606A (ja) | 半導体発光素子、半導体発光素子の製造方法、光源セルユニット、バックライト、照明装置、ディスプレイ、電子機器、半導体素子および半導体素子の製造方法 | |
JP4915234B2 (ja) | 発光ダイオードの製造方法および機能素子の製造方法 | |
JP2008270431A (ja) | 発光ダイオードの製造方法、半導体装置の製造方法、電子装置の製造方法および窒化物系iii−v族化合物半導体基板の製造方法 | |
JP2008085012A (ja) | 半導体発光素子、半導体発光素子の製造方法、光源セルユニット、バックライト、ディスプレイおよび電子機器 | |
JP5051192B2 (ja) | 半導体層の成長方法、半導体発光素子の製造方法、半導体発光素子および電子機器 | |
JP2009212256A (ja) | 発光ダイオードの製造方法、半導体素子の製造方法および機能素子の製造方法 | |
JP2009043751A (ja) | 発光ダイオードの製造方法、半導体素子の製造方法および機能素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5152121 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |