JP3966207B2 - 半導体結晶の製造方法及び半導体発光素子 - Google Patents

半導体結晶の製造方法及び半導体発光素子 Download PDF

Info

Publication number
JP3966207B2
JP3966207B2 JP2003090884A JP2003090884A JP3966207B2 JP 3966207 B2 JP3966207 B2 JP 3966207B2 JP 2003090884 A JP2003090884 A JP 2003090884A JP 2003090884 A JP2003090884 A JP 2003090884A JP 3966207 B2 JP3966207 B2 JP 3966207B2
Authority
JP
Japan
Prior art keywords
crystal growth
semiconductor
elo mask
crystal
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003090884A
Other languages
English (en)
Other versions
JP2004297010A (ja
Inventor
昌伸 千田
潤 伊藤
和樹 西島
稔真 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2003090884A priority Critical patent/JP3966207B2/ja
Priority to US10/808,422 priority patent/US7087930B2/en
Publication of JP2004297010A publication Critical patent/JP2004297010A/ja
Application granted granted Critical
Publication of JP3966207B2 publication Critical patent/JP3966207B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体が結晶成長する結晶成長面上に、例えば非晶質材料などから成るＥＬＯ（Epitaxial Lateral Overgrowth）マスクを形成し、半導体結晶の横方向成長作用を利用して製造される半導体結晶の製造方法、並びに、その半導体結晶を利用して製造される半導体発光素子に関する。
【０００２】
【従来の技術】
【特許文献１】
特開２０００−２１７８９号公報
【特許文献２】
特開２０００−３５７６６３号公報
【特許文献３】
特開平１１−１３０５９７号公報
【特許文献４】
特開２００１−１６０６５７号公報
【特許文献５】
特開２００２−１６４２９６号公報
【特許文献６】
特開２００２−２８０６０９号公報
【非特許文献１】
"Transmission Electron Microscopy Investigation of Dislocations in GaN
Layer Grown by Facet-Controlled Epitaxial Lateral Overgrowth", JAPANESE JOURNAL OF APPLIED PHYSICS,Vol.40(2001)pp.L309-L312, Part2,No.4A,1 April 2001
【非特許文献２】
水谷広光、外６名、「ＦＡＣＥＬＯ（ファセット制御ＥＬＯ）によるＧａＮの低転位化」，信学技報，社団法人電子情報通信学会，ED2000-22,CPM2000-7,SDM2000-22(2000-05),pp.35-40
【非特許文献３】
"High Output Power InGaN Ultraviolet Light-Emitting Diodes Fabricated on Patterned Substrates Using Metalorganic Vapor Phase Epitaxy", JAPANESE JOURNAL OF APPLIED PHYSICS,Vol.40(2001)pp.L583-L585,Part2,No.6B,15 June 2001.
【非特許文献４】
"InGaN-Based Near-Ultraviolet and Blue-Light-Emitting Diodes with High External Quantum Efficiency Using a Patterned Sapphire Substrate and a Mesh Electrode", JAPANESE JOURNAL OF APPLIED PHYSICS, Vol.41(2002)pp.L1431-L1433, Part2,No.12B,15 December 2002.
【０００３】
ＥＬＯマスクを利用して、結晶中の転位やボイド（隙間、空洞）などが極力形成されない様に、半導体結晶を良質に成長させようとする技法としては、例えば上記の特許文献１、特許文献２、非特許文献１、或いは非特許文献２などに記載されている技法等が公知である。
【０００４】
上記の特許文献１は、ＡｌＧａＮ層を下地層としたＥＬＯマスクを用いた場合に、ボイドやクラックが比較的形成され難いことを開示している。
また、上記の特許文献２には、段差を備える半導体膜（＝第１の半導体膜）を形成することを大前提としたＥＬＯに関する結晶成長技法が記載されている。
また、上記の非特許文献１には、転位数を極力減らす技法として、ファセット制御ＥＬＯなどと呼ばれる結晶成長技法が紹介されており、ここでは、ボイド（隙間、空洞）や転位が形成されていく結晶成長過程などについても例示されている。
【０００５】
また、上記の非特許文献２には、結晶成長基板の結晶成長面上のＥＬＯマスクによって閉じられた部分の幅（マスク自身の幅）とＥＬＯマスクによって開かれた部分の幅（窓の幅）との比や、結晶成長条件（温度、材料ガス供給量など）を調整することによって、ボイドの形成状態が制御可能であることが開示されている。しかしながら、本文献は、ボイドを意図的に形成することを大前提としており、そのボイドの所で転位の伸長を終結させることにより転位数を抑制する結晶成長技法に関するものである。
【０００６】
以下、ボイドの生成に伴う不具合に付いて説明する。
図１０に、従来技術によるボイドの生成形態を例示する従来のＥＬＯマスク３及びその周辺の模式的な断面図を示す。結晶成長基板１の結晶成長面１ａ上には非晶質材料から成るＥＬＯマスク３が形成されている。このＥＬＯマスク３を有する結晶成長面１ａ上に例えばＧａＮなどの半導体結晶２を成長させると、転位４やボイド５が形成される。
【０００７】
また、上記の非特許文献１には、約３μｍ〜約８μｍ程度のボイドの発生例が開示されているが、この様にボイドが形成される領域には、一連の一枚岩状の半導体層（例：ｎ型コンタクト層）を形成することができない。このため、ボイドを覆う様にして半導体結晶の結晶成長面が一連の略平面状に形成されるまで結晶成長を続けなければ、更にその上に構成すべき半導体デバイス構造（例：ｎ型コンタクト層以降の半導体層）を形成することはできない。
このため、ボイドを有する半導体結晶の上に半導体デバイス構造を作成する場合には、それらのボイドの高さの分だけ半導体結晶層を厚くしなければならず、よって、生産性の面で不合理となる。
【０００８】
また、上記の理由で半導体結晶層を厚くしなければならない場合、結晶成長基板とその半導体結晶層との間の熱膨張係数差によって、これらの界面回りに反り等が生じ、その後のアライメント工程などで問題化する場合も少なくない。
更に、この様なボイドは、半導体結晶２の上に形成された任意形態の半導体発光素子が出力する光の一部を乱反射させるなどの不具合をもたらすことがあるため、外部量子効率の面などでも、この様なボイドは形成されない方が望ましい場合が少なくない。
上記の特許文献１や特許文献２などには、この様なボイドの発生を抑制することにより、より良質な半導体結晶を製造しようとする結晶成長技法が幾らか見受けられる。
【０００９】
一方、ＥＬＯマスクを使用せずに、半導体結晶中の転位を減らそうとする従来技術としては、例えば上記の特許文献５，６や、或いは非特許文献３，４等に記載されている周知の所謂段差ＥＬＯ等と呼ばれる結晶成長技法が一般にも広く知られている。
これらの結晶成長技法は、半導体結晶の横方向成長を誘発するのに有効な立体的凹凸形状を結晶成長基板の結晶成長面上にパターン形成することにより、半導体結晶の横方向成長作用を良好に引き出し、これにより良質の半導体結晶を得ようとするものである。
【００１０】
【発明が解決しようとする課題】
上記の特許文献１や特許文献２では、必ずＡｌＧａＮ層を下地層として積層しなければならなかったり、或いは、段差を備える半導体膜を形成することを大前提としたりするなどの工数面での制約が多く、これらの制約事項は、近年複雑化している半導体発光素子の半導体結晶成長工程を更に複雑にしている。即ち、これらの従来技術を用いる限り、簡潔な結晶成長工程を経て良質の半導体結晶を得ることは難しい。
【００１１】
また、上記の段差ＥＬＯ等と呼ばれる結晶成長技法では、結晶成長基板の結晶成長面上の凸部も勿論結晶成長基板と同一の材料から形成されるので、これらの従来技術ではこの凸部の屈折率を結晶成長基板の材料とは独立に任意に選択したり調整したりすることは不可能である。したがって、これらの従来技術では、ＥＬＯマスクを利用する場合の様に、結晶成長面上の凸部の材料選択、即ち、ＥＬＯマスクの屈折率に対する好適化や最適化等の調整によって、外部量子効率を向上させることは理論的に不可能である。
【００１２】
本発明は、上記の課題を解決するために成されたものであり、その目的は、ボイドのない良質な半導体結晶を製造する際の半導体の結晶成長工程を従来よりも簡素化させたり、短期化させたりすることである。
また、本発明の更なる目的は、半導体発光素子の外部量子効率や或いは内部量子効率を従来よりも向上させることである。
ただし、上記の個々の目的は、本発明の個々の手段の内の少なくとも何れか１つによって、個々に達成されれば十分なのであって、本願の個々の発明は、上記の全ての課題を同時に解決し得る手段が存在することを必ずしも保証するものではない。
【００１３】
【課題を解決するための手段、並びに、作用及び発明の効果】
半導体発光素子の発光効率を向上させるためには、従来技術に見られる様な半導体結晶の低転位化を図るだけでなく、ＥＬＯマスクによって形成される結晶成長面付近の凹凸形状や、ＥＬＯマスクの材料選択によるＥＬＯマスクの屈折率の最適化等も重要であると考えられる。
即ち、上記の課題を解決するためには、以下の手段が有効である。
【００１４】
本発明の第１の手段は、半導体が結晶成長する結晶成長面上にＥＬＯマスクを形成し、半導体結晶の横方向成長作用を利用して製造される半導体発光素子において、ＥＬＯマスクを結晶成長基板の結晶成長面上に形成し、このＥＬＯマスクの側壁の少なくとも一部に、結晶成長基板の結晶成長面に対して斜めに傾いた傾斜面を設けることにより、ＥＬＯマスクの上方においても略隙間なく半導体結晶を形成することである。
【００１５】
ただし、上記の半導体結晶の材料としては、III族窒化物系化合物半導体一般が有用或いは可用である。ただし、ここで言う「III族窒化物系化合物半導体」一般には、２元、３元、又は４元の「Ａｌ1-x-yＧａyＩｎxＮ；０≦ｘ≦１，０≦ｙ≦１，０≦１−ｘ−ｙ≦１」成る一般式で表される任意の混晶比の半導体が含まれ、更に、ｐ型或いはｎ型の不純物が添加された半導体もまた、これらの「III族窒化物系化合物半導体」の範疇である。
また、上記のIII族元素（Ａｌ，Ｇａ，Ｉｎ）の内の少なくとも一部をボロン（Ｂ）やタリウム（Ｔｌ）等で置換したり、或いは、窒素（Ｎ）の少なくとも一部をリン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）等で置換したりした半導体等をもまた、これらの「III族窒化物系化合物半導体」の範疇とする。
【００１６】
また、上記のｐ型の不純物としては、例えば、マグネシウム（Ｍｇ）や、或いはカルシウム（Ｃａ）等を添加することができる。
また、上記のｎ型の不純物としては、例えば、シリコン（Ｓｉ）や、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、或いはゲルマニウム（Ｇｅ）等を添加することができる。
また、これらの不純物は、同時に２元素以上を添加しても良いし、同時に両型（ｐ型とｎ型）を添加しても良い。
【００１７】
また、上記のＥＬＯマスクとは、上記の半導体が結晶成長し得る結晶成長面上に形成される結晶成長抑制用の膜や層のことであり、これらの膜や層が形成されていない結晶成長面（：ウィンドゥ部分）上から結晶成長する半導体の結晶成長が、その半導体結晶の横方向成長作用に基づいて、これらの膜や層の上方にまで至ることを期待して形成するものである。この様なＥＬＯマスクの材料としては、非晶質材料が望ましいが、周知或いは任意のものを使用することができる。より具体的には例えば、ＳｉＯ2，ＺｒＯ2，Ｗ，ＨｆＯ2，Ｙ2Ｏ3などが上記のマスク材料として可用或いは有用である。
【００１８】
また、上記のＥＬＯマスクは、必ずしも結晶成長基板の結晶成長面上に直接形成する必要はない。例えば、周知のバッファ層等の半導体結晶が予め成膜された結晶成長基板の結晶成長面上に上記のＥＬＯマスクを積層しても良い。また、この様にＥＬＯマスクの形成前に結晶成長基板の結晶成長面上に予め成膜しておく半導体結晶層は、複数の半導体層から成る多層構造を有していても良い。
【００１９】
ただし、光取り出しの観点から言えば、結晶成長基板、バッファ層等の下地半導体結晶、ＥＬＯマスク、ＥＬＯマスク上に結晶成長させる半導体結晶などの各部の屈折率の大小関係や積層順序などを十分考慮して、発光効率等の好適化若しくは最適化を図ることが望ましいことは言うまでもない。
【００２０】
図１及び図２は、本発明の作用・効果を例示的に説明するＥＬＯマスク３及びその周辺の模式的な断面図である。
図１（ａ），（ｂ）では何れも、結晶成長基板１の結晶成長面１ａ上には、所謂ドーム型の断面形状を有するＥＬＯマスク３が形成されている。半導体結晶２は、この様なＥＬＯマスク３がマスキングされた結晶成長基板１上に結晶成長したものであり、転位４はＥＬＯマスク３の上面略中央から半導体結晶２の結晶成長面２ａ（：半導体結晶２の上面）まで伸びている。
【００２１】
例えばこの様にして、ＥＬＯマスク３の側壁に傾斜面を設けることにより、前述のボイドがＥＬＯマスク３の上方に形成され難くなる。この場合、左右双方から横方向成長してＥＬＯマスク３の上方で互いに接合する半導体結晶２の接合部においては転位４が形成されてしまうが、その転位４が伸び始める最初の出発点付近におけるボイドの生成を完全に抑止することも可能である。
【００２２】
ボイドの生成が抑止される理由は、半導体結晶２の成長に伴って半導体結晶２の結晶成長面２ａが結晶成長基板１の結晶成長面１ａ付近から上方に移動する間にも、半導体結晶２はＥＬＯマスク３の傾斜面付近でこの傾斜面に沿って横方向にも成長できるためである。
【００２３】
図２の符号Ｌは、上方に露出した表面上における、ＥＬＯマスク３の傾斜面３ａと結晶成長面（１ａ又は２ａ）との境界線を示している。この境界線Ｌ付近には、次の理由により、半導体結晶２の原料となるガスが供給され易い。
（理由１）ＥＬＯマスク３の側壁が上方に向って開いている。即ち、傾斜面３ａが上方に露出されている。したがって、境界線Ｌ上の任意の点における、原料ガスが存在し得る空間に対する立体角が大きい。即ち、境界線Ｌ上には広い立体角から原料ガスが飛来し得る。
（理由２）ＥＬＯマスク３は非晶質であるので、傾斜面３ａでは結晶成長のために原料ガスが消費（昇華）されることがない。更に、境界線Ｌもこの傾斜面３ａ上に位置するため、傾斜面３ａ上で消費されなかったそれらの原料ガスの余剰分は、この境界線Ｌ付近に非常に供給され易くなる。
【００２４】
また、傾斜面３ａは、適度な傾斜角を有しているので、この傾斜面３ａの近傍においては、半導体結晶２は上下方向と略同様に横方向にも順調に傾斜面３ａに沿って成長することができる。また、境界線Ｌ付近では半導体結晶２は真横に成長しなくても良いので、半導体結晶２は境界線Ｌ付近で無理なく効率的に傾斜面３ａに沿って成長することができる。
なお、図２では傾斜面３ａを平面状に表現しているが、勿論、傾斜面３ａは曲面であっても良い。この場合にも、上記と全く同様の作用を受託することができる。
【００２５】
以上の作用に基づいて、半導体結晶２はＥＬＯマスク３の傾斜面に沿って順調に横方向にも成長することができる。このため、図１０に示す従来技術の様に、ＥＬＯマスク３の露出面上や露出面付近において、横方向成長の速度が縦方向成長の速度に比べて格段に遅くなる様な事態が回避でき、よって、半導体結晶２をＥＬＯマスク３の上方においても略隙間なく形成することができる。
【００２６】
したがって、本発明によれば、ＥＬＯマスク３の上方におけるボイドの発生を効率よく効果的に回避することができる。このため、半導体発光素子の場合、結晶成長基板１の結晶成長面１ａ付近における光の乱反射がデバイスの機能上の問題となることが少なくないが、上記の様にしてボイドの生成を抑止することによりそのような機能上の問題を解消又は軽減することができる。
【００２７】
また、上記の構成に従えば、ボイドの発生が抑止されるため、少なくともボイドの高さ分の半導体結晶の製造時間や製造コストが節約できる。
また、特に、結晶成長基板１に電気伝導性の材料を用いて、基板の裏面にデバイスの電極を形成する場合などには、更に以下の効果が得られる。
（１）ボイドが形成されない分だけ半導体結晶を薄くでき、更に、基板と半導体結晶との接触面積も広くできるので、電気抵抗をその分低減できる。これにより、駆動電圧や駆動電力を抑制できる。
（２）ボイドが無くなれば、電流密度分布をムラなく略一様にすることが可能又は容易となる。これにより、駆動電圧を抑制したり、発熱量を抑制したり、動作を安定させたりできる。
【００２８】
（３）電流密度分布を理想的に略一様に形成することにより、発光層における発光ムラを解消或いは抑制することができる。
（４）ボイドが形成されない分だけ半導体結晶を薄くできるので、ＬＥＤの場合光の伝達損失をその光路が短くなった分低減できる。これにより、外部量子効率を向上できる。
特に、上記の（１）、（２）は、半導体発光素子以外の半導体デバイスにおいても、受託できる作用・効果である。
【００２９】
また、図１に例示する略ドーム型の断面形状をＥＬＯマスク３に与え、かつ、このマスク材料を透光性とすることにより、この様なＥＬＯマスク３をレンズとして作用させることができる。この時、マスク材料の選択によりＥＬＯマスク３の屈折率を適当に設定すれば、ＥＬＯマスク３は凸レンズとして働くので、ＥＬＯマスク３に収光作用を持たせることができる。即ち、本発明の構成に従えば、結晶成長基板１に収光作用を与えることも可能である。したがって、この様な収光作用によっても、前述の光の乱反射の問題を非常に効果的に解決することが可能である。
更に、フリップチップ型のＬＥＤに対して、上記のＥＬＯマスクの屈折率を結晶成長基板の屈折率よりも大きくし、かつ、半導体結晶の屈折率よりも小さくすることである。
フリップチップ型のＬＥＤでは、結晶成長基板の裏側から光を取り出すので、各界面における屈折率の差値を個々にそれぞれ効果的に抑制することができる、次式（１）に従う構成が、高い外部量子効率を得る上で最も有利である。
【数１】
（半導体結晶の屈折率）＞（ＥＬＯマスクの屈折率）
＞（結晶成長基板の屈折率） …（１）
例えば、結晶成長基板の材料としてサファイアを選択し、かつ、その上に窒化ガリウム（ＧａＮ層）を結晶成長させる場合、ＧａＮ層の屈折率は約２．２〜２．４であり、サファイアの屈折率は約１．７８であるので、選択されるべきＥＬＯマスクの材料の屈折率ｎは、約 １．７８〜２．２程度に成る。
この様な理想的な条件を満たすマスク材料としては、例えばＨｆＯ 2 （ｎ＝２．１）やＺｒＯ 2 （ｎ＝２．０５）やＹ 2 Ｏ 3 （ｎ＝１．８７）などが、可用或いは有用である。
【００３０】
また、本発明の第２の手段は、上記の第１の手段において、上記の傾斜面の少なくとも一部を曲面から形成することである。
例えば、図１に示す様にＥＬＯマスク３の傾斜面の少なくとも一部を曲線で構成することにより、以下の優位性を得られることがある。
（１）上記の凸レンズの形状を所望の形状に形成することができる。これにより、上記の収光作用を好適又は最適に調整することが可能となる。
（２）ＥＬＯマスク３の曲率を有する部位には、半導体結晶２が強く密着した状態では形成され難い。したがって、この密着性の軽減作用により、基板や半導体中に発生し易い内部応力が低減できる。
【００３１】
また、本発明の第３の手段は、上記の第２の手段において、結晶成長面に対して垂直な断面におけるＥＬＯマスクの断面形状を、略半円形、略半楕円形、又は半円若しくは半楕円の一部分から成る形状にすることである。
例えばこの様な形状にＥＬＯマスクの断面形状を形成することにより、上記の凸レンズの断面形状を期待される収光機能に応じて好適、良好、或いは最適な形成できる。
【００３２】
この様な形状としては、例えば図１（ａ）、図３（ｃ）などの断面形状を例示することができる。図１（ａ）のＥＬＯマスク３の断面形状は、楕円を長軸上で切った半楕円形からその長軸近傍の部位を除いた形状に良く似ている。また、図３（ｃ）のＥＬＯマスク３の断面形状は、楕円を短軸上で切った半楕円形からその短軸近傍の部位を除いた形状に良く似ている。
【００３３】
また、第４の手段は、上記の第１又は第２の手段において、結晶成長面に対して垂直な断面におけるＥＬＯマスクの断面形状を、略二等辺三角形又は略平頂な略等脚台形にすることである。この様な形状としては、例えば図１（ｂ）、図３（ｂ）などの断面形状を例示することができる。
【００３４】
ただし、図１（ｂ）のＥＬＯマスク３の断面形状は、等脚台形の上部の縁（二角）を面取りした略等脚台形（疑似等脚台形）と成っている。この様な面取り形状は、ＥＬＯマスク３に良好な収光作用を与えるのに有効である。図３（ａ）のＥＬＯマスク３の断面形状も、その様な目的で面取りされている。
なお、この様な面取り部分を滑らかな曲線（曲面）で形成することにより、上記の本発明の第２の手段の（２）の内部応力の緩和作用をも同時に得ることができることは上述の通りである。
【００３５】
また、第５の手段は、上記の第１乃至第４のいずれか１つの手段において、ＥＬＯマスクの結晶成長面上の形状を点状又は略ストライプ形状にすることである。ただし、上記の点状とは、略正三角形、略正六角形、略円形、略正方形等の略正多角形等の形状を言う。
これらの形状設定により、前述のファセット制御ＥＬＯをも同時に良好に実現することができるため、ボイドの無い（若しくはボイドの少ない）半導体結晶中において、更に転位数までをも極力減らすことが可能となる。したがって、この構成に従えば、極めて品質の高い良質な半導体結晶を結晶成長基板上に成長させることができ、よって、内部量子効率と外部量子効率とが共に高く機能的にも優れた半導体発光素子を従来よりも簡潔なデバイス構造や結晶成長工程などによって獲得することができる。
【００３６】
転位数が削減される理由は、斜めファセット（傾斜した結晶成長面）によって、転位が伸びる方向が転換されるためであり、この作用を導く基本的な構成や原理などについては、例えば前述の非特許文献１や特許文献３などに詳しく記載されている。中でも特に、採用する結晶成長基板の各結晶成長面に係わる最適なストライプ設定方向に関する記載などの諸条件が大いに参考になる。
【００３７】
また、ＥＬＯマスクの結晶成長面上の形状を点状にした場合、前述の凸レンズとしての収光作用が確保し易くなる場合が多く、特に、正六角形や正三角形は、半導体結晶の結晶構造と合致し易いのでより望ましい。また、円形や四角形は製造技術の面で形成し易いと言う、現行一般の加工技術水準の現状に照らしたメリットが有る。
【００３８】
また、第６の手段は、上記の第１乃至第５の何れか１つの手段において、結晶成長基板にサファイアを用いることである。
サファイアは、格子定数、透光性、屈折率、価格などの各種の諸条件を網羅的に満たす材料であるので、工業的な利用価値が非常に高い。また、その他の可用な結晶成長基板としては、シリコン、炭化シリコン、ＧａＮ、ＡｌＩｎＧａＮ、ＡｌＮ、ＩｎＧａＮなどの結晶がある。
【００３９】
また、第７の手段は、上記の第１乃至第６の何れか１つの手段において、結晶成長基板の結晶成長面上のマスクされていない部分からＡｌxＧａ1-xＮ（０≦ｘ≦１）を結晶成長させることである。
【００４０】
例えばＧａＮなどは、発光素子に限らず一般にも半導体デバイスを製造する際の最も基本的な半導体として工業的な利用価値が非常に高く、半導体発光素子の本質的なデバイス構造を順次積層する際にもｎ型のＧａＮ層（高濃度ｎ+層＝ｎ型コンタクト層）などが最初に必要となるため、例えば、結晶成長基板上に直接ＧａＮ層などが形成できれば非常に都合がよい。
【００４１】
ただし、これらの半導体結晶（ＡｌxＧａ1-xＮ）は、必ずしも結晶成長基板上に直接積層しなくとも良く、また、多層構造層としても良い。簡単、典型的或いは効果的な積層構成例としては、例えば、低温成長のＡｌＮ層や或いはＡｌＧａＮ層等から成るバッファ層などを結晶成長基板の結晶成長面上に薄く積層しておいてから、ＧａＮ層を積層するなどの構成例等が考えられる。
【００４２】
【００４３】
【００４４】
【００４５】
【００４６】
【００４７】
【００４８】
【００４９】
【００５０】
【００５１】
【００５２】
【００５３】
【００５４】
【００５５】
【００５６】
【００５７】
【００５８】
【００５９】
【００６０】
また、半導体結晶を結晶成長させる時のトリメチルガリウム（Ｇａ（ＣＨ3）3）の単位時間当たりの供給量を１００μｍｏｌ／ｍｉｎ以上、８００μｍｏｌ／ｍｉｎ以下とすると良い。ＥＬＯマスクは略平坦だった結晶成長面上に、自らによって凹凸を形成するが、この凹部（：ウィンドゥ部分）を中心として半導体結晶を結晶成長させたい場合、上記の供給量が適当であり、この設定により、上記の凹部の下方より順次、ムラなく半導体結晶を結晶成長させることができる。或いは、この様な設定により、上記の凹凸の凸部の上面や側面から半導体結晶の結晶成長を開始され難くすることができる。
【００６１】
ただし、より望ましくは、トリメチルガリウム（Ｇａ（ＣＨ3）3）の単位時間当たりの供給量を１００μｍｏｌ／ｍｉｎ以上、６００μｍｏｌ／ｍｉｎ以下にすると良い。この値が大き過ぎると、下部（：基板に近い方）又は横方向の結晶成長よりも、上部（：基板から遠い方）又は縦方向の結晶成長の方が優勢となり過ぎて（速くなり過ぎて）望ましくなくなる。また、この値が小さ過ぎると、結晶成長工程に時間が掛かり過ぎて非効率となり望ましくない。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
【００６２】
【発明の実施の形態】
以下、本発明を具体的な実施例に基づいて説明する。ただし、本発明は以下に示す実施例に限定されるものではない。
〔実施例〕
本実施例では、例えば半導体発光素子などにそのまま有用となる、結晶成長基板を備えた半導体結晶の製造工程をＥＬＯマスク工程と結晶成長工程の２大工程に大別して例示する。
【００６３】
１．ＥＬＯマスク工程
図４〜図６は、本実施例のＥＬＯマスク３の製造工程を例示する結晶成長面１ａ周辺の模式的な断面図である。
（ａ）プラズマＣＶＤ工程（図４（ａ））
まず最初に、結晶成長基板１の材料としてサファイアを用意し、結晶成長面１ａとしては、サファイアａ面を選択する。次に、この結晶成長面１ａ（サファイアａ面）に、ＳｉＯ2から成るＥＬＯマスク原型層３″をマイクロ波プラズマＣＶＤ装置を用いて約１．０μｍ成膜する。
【００６４】
この時のプラズマＣＶＤ装置の使用条件は、次の通りである。
（ＣＶＤ装置の使用条件）
圧力 ： ７０Ｐａ
基板温度 ： ３００℃
マイクロ波出力 ： ５０Ｗ
（原料ガス流量）
ＳｉＨ4(8%)： ２５ｓｃｃｍ
Ｎ2Ｏ ： １５０ｓｃｃｍ
Ｎ2 ： ５００ｓｃｃｍ
【００６５】
（ｂ）フォトレジスト積層工程（図４（ｂ））
次に、フォトレジスト層６をスピンコーターにより約１．６μｍ塗布する。プリベーク処理時間は６０秒、処理温度は１００℃とする。
【００６６】
（ｃ）露光、現像工程（図５（ｃ））
次に、光照射強度４００ｍＪ／ｃｍ2でフォトレジスト層６を露光する。ただし、フォトレジスト層６のＥＬＯマスクの側壁の傾斜面に相当する位置については、露光量がウィンドゥ部分に近づくに連れて徐々に連続的に多くなる様に設定する。この様な設定により、フォトレジスト層６の側壁に傾斜面を設けることができる（図５（ｃ））。
【００６７】
ＥＬＯマスクのマスクパターンは、サファイアａ面上をｃ軸に対して垂直に伸びるストライプ状にする。ストライプ幅ｗと各ストライプ間の間隔Ｄ（＝ウィンドゥ幅）はそれぞれ約４μｍとする。
その後の現像時間は６０秒、リンス時間は６０秒、ポストベーク条件は１２０℃で１２０秒とする。以上の処理により、図５（ｃ）に図示される断面形状の構造が得られる。
【００６８】
（ｄ）ハーフウェットエッチング工程（図５（ｄ））
次に、ＥＬＯマスク原型層３′を図５（ｄ）の様に形成するために、図５（ｃ）のＳｉＯ2から成るＥＬＯマスク原型層３″をハーフウェットエッチングする。このウェットエッチングでは、常温のＢＨＦ溶液（ＮＨ4Ｆ／ＨＦ／Ｈ2Ｏ）中にＥＬＯマスク原型層３″を結晶成長基板１ごと２分間さらし、その後、５分間純粋で洗浄する。以上の処理により、図５（ｄ）に図示される断面形状の構造が得られる。
【００６９】
（ｅ）ドライエッチング工程（図６（ｅ））
次に、図６（ｅ）に示す断面形状のＥＬＯマスク３を得るために、ＩＣＰエッチング装置を用いて、ドライエッチングを行う。このドライエッチング工程では、図５（ｄ）のフォトレジスト層６とＥＬＯマスク原型層３′の両方が部分的に浸食（削除）される。この時、フォトレジスト層６とＥＬＯマスク原型層３′の両方の材料の選択や形状の設計が重要となる。例えば、これらの被浸食層の固さやもろさ等を適当に調整すると、これらの各被浸食層の浸食速度を適当に設定することができる。
【００７０】
よって、この様な調整を好適或いは最適に実施すると、図５（ｄ）のフォトレジスト層６には傾斜面があるため、例えば図６（ｅ）の様な所望の断面形状が得られる。また、フォトレジスト形状やドライエッチング条件を制御し、ＥＬＯマスク３の平頂部（凸部上面の略平坦な部分）を無くすことも可能である。
上部層の傾斜面の形状に基づいて下位層の傾斜面を所望の形に形成するこの様な傾斜面の生成作用を利用したエッチング技法としては、例えば前記の特許文献４（図２）に記載されたものなどが一般にも公知である。
【００７１】
（ｆ）フォトレジスト剥離工程（図６（ｆ））
最後に、所望の断面形状（図６（ｆ））に形成されたＥＬＯマスク３の平頂部（上面）に残ったフォトレジストを溶液を用いて剥離させ、洗浄し乾燥させる。以上の処理により、図６（ｆ）に図示される所望の断面形状のＥＬＯマスク構造が得られる。
【００７２】
ＥＬＯマスク３の各部の寸法は次式（２）の通りである。
【数２】
ｈ（ＥＬＯマスク３の高さ）＝１．０μｍ，
ｗ（ＥＬＯマスク３の幅）＝４μｍ，
ｄ（ＥＬＯマスク３の平頂部の幅）＝１μｍ，
Ｄ（ウィンドゥサイズ）＝４μｍ …（２）
【００７３】
２．結晶成長工程
図７、図８は、本実施例の半導体結晶２の製造工程を例示するＥＬＯマスク３周辺の模式的な断面図である。
本結晶成長工程では、有機金属化合物気相成長法（ＭＯＶＰＥ法）に従って実施した。使用した原料ガスは、アンモニア(NH3)ガス、キャリアガス(H2,N2)、トリメチルガリウム(Ga(CH3)3)ガス（以下「TMG」と記す）、及びトリメチルアルミニウム(Al(CH3)3）ガス（以下「TMA」と記す）等である。
【００７４】
まず、ＥＬＯマスク３を備えた図６（ｆ）の結晶成長基板１を結晶成長装置の反応室に載置されたサセプタに装着し、常圧でH2を反応室に流しながら温度1100℃でベーキングする。
【００７５】
（ａ）バッファ層積層工程（図７（ａ））
次に、上記の図６（ｆ）の結晶成長基板１を約４００℃まで降温し、その上にＭＯＶＰＥ法に従って、膜厚約０．３μｍのＡｌＮから成るバッファ層２１（低温ＡｌＮ層）を成膜する。この時の原料ガス供給量は、Ｈ2が２０リットル／分、ＮＨ3が１０リットル／分、ＴＭＡが１．８モル／分である。符号２ａは、半導体結晶（バッファ層２１）の結晶成長面を示している。
【００７６】
（ｂ）ＧａＮ層積層工程（図７（ｂ）〜）
次に、成長温度１０７５℃まで昇温し、ＭＯＶＰＥ法に従ってH2、NH3及びＴＭＧを供給して、このバッファ層２１の上に、半導体結晶２の一部を構成するＧａＮ層２２を結晶成長させる。この時のＴＭＧガス供給速度は、概ね２５０μモル／分程度で良い。この様な設定により、上記の凹部の下方より順次、ムラなく半導体結晶を結晶成長させることができる。或いは、この様な設定により、上記の凹凸の凸部の上面や側面から半導体結晶の結晶成長を開始され難くすることができる。
また、図中の符号２ａは、半導体結晶２（ＧａＮ層２２）の結晶成長面を示しており、本図７（ｂ）に図示する様に、ＧａＮ層２２は斜めファセット状に結晶成長する。
【００７７】
更に、同一条件でＧａＮ層２２の結晶成長を継続すると、図８（ｃ）に図示する様に斜めファセットの谷間部分が埋まり、最終的には、図８（ｄ）に図示する様に一連の略平坦な結晶成長面２ａが形成される。
符号４は、ＥＬＯマスク３の上方において左右双方から横方向に成長してきたＧａＮ層２２が互いに接合される接合面から成る転位をしめしている。
【００７８】
以上の製造方法により、図８（ｄ）に図示する様なバッファ層２１とＧａＮ層２２から成るボイドのない半導体結晶２を得ることができる。また、上記の製造方法は、特に、ＥＬＯマスク３の平面形状をストライプ形状に限定するものではなく、所望或いは任意の形状のＥＬＯマスクの形成に対しても、有効なものである。
【００７９】
尚、上記の実施例では、バッファ層として低温成長のＡｌＮ層を積層したが、バッファ層の組成は必ずしも窒化アルミニウム（ＡｌＮ）とする必要はない。結晶成長基板上には、公知の有効或いは有用なバッファ層を任意に形成することができ、例えばＡｌＧａＮ層等のその他の適当な半導体結晶層を積層しても、本発明を具体的かつ有効に実施することができる。
【００８０】
また、ＥＬＯマスク３のマスク材料やバッファ層の半導体材料や、或いはその半導体材料の単位時間あたりの原料ガスの供給量等の諸条件によっては、ＥＬＯマスク３の表面上にバッファ層が薄く成膜されることがある。この様な場合には、そのＥＬＯマスク３の表面上に成膜されたバッファ層だけを選択的なエッチングにて除去したり、そのＥＬＯマスク３の表面上に成膜されたバッファ層の上だけに再び別のＥＬＯマスクを改めて成膜したりしても良い。この様な操作により、目的とする所望の半導体結晶を、例えば斜めファセット成長させる等の所望の形態に結晶成長させることができる場合も多い。
【００８１】
３．その他の応用例
上記の実施例においては、ＢＨＦ溶液を用いたハーフウェットエッチングを実施しているが、この工程は必ずしも必要なものではない。ＥＬＯマスク３に付いて同様の所望の断面形状が得られる様に、フォトリソグラフィの実施条件やドライエッチングの実施条件を最適化すれば、ＢＨＦ溶液を用いたハーフウェットエッチングの工程を省略することも可能である。
【００８２】
また、上記の露光工程では、図５（ｃ）に例示するフォトレジスト層６の断面形状を形成するために、ＥＬＯマスクの側壁の傾斜面に相当する位置について、露光量がウィンドゥ部分に近づくに連れて徐々に連続的に多くなる様に設定しているが、フォトレジスト層６の側壁が略垂直に立っている場合でも、フォトレジスト層６に適度に熱を与えることにより、フォトレジスト層６を適度に軟化（或いは液化）させて、フォトレジスト層６を自らの表面張力で略半球状に形成することができる。
【００８３】
この形状は、フォトレジストの材料や軟化（或いは液化）させる際の温度等を適当に選択することにより、調整することができる。例えばこの様な方法によっても、ドライエッチングの実施条件等を最適化すれば、前述のＢＨＦ溶液を用いたハーフウェットエッチング工程を省略することができる。
この様な方法は、ＥＬＯマスク３の断面形状を所望の凸レンズ形状に形成する際等に非常に有効であり、その様なレンズを有する基板や半導体結晶は、例えばフリップチップ型のＬＥＤを製造する場合に非常に有用となる。
【００８４】
（より望ましい実施形態）
図９は、本発明のより望ましい実施形態を例示的に説明するＥＬＯマスク３の模式的な断面図である。
前記と同様に、符号１ａ，ｈ，ｗ，ｄはそれぞれ、結晶成長基板の結晶成長面、ＥＬＯマスク３の高さ（膜厚）、ＥＬＯマスク３の幅（又は直径）、ＥＬＯマスク３の平頂部の幅（又は直径）を示している。
【００８５】
これらの長さに付いては、ボイドを極力無くすために、以下の関係を満たしていることが望ましい。
【数３】
ｄ＜ｗ／５ …（３）
【数４】
ｄ＜５ｈ …（４）
【数５】
ｗ＜５μｍ …（５）
【数６】
ｈ＜１．５μｍ …（６）
これらの設定により、ボイドの発生を効果的に抑制したり、転位数を効果的に抑制したりすることができる。
【００８６】
尚、ワイヤーボンディング型のＬＥＤを製造する場合には、ＥＬＯマスクの材料として、反射作用に優れたタングステン（Ｗ）や、屈折率の小さなＳｉＯ2（ｎ＝１．４６）等が比較的有用となり得、これにより、ＬＥＤの外部量子効率を高くできる場合がある。この様な構成では、ＥＬＯマスクで反射されて上方（半導体結晶側）へ出力される反射光は、比較的広い範囲に乱反射されるので、室内照明用のＬＥＤ等に適することがある。
【図面の簡単な説明】
【図１】 本発明の作用・効果を例示的に説明するＥＬＯマスク３及びその周辺の模式的な断面図。
【図２】 本発明の作用・効果を例示的に説明するＥＬＯマスク３及びその周辺の模式的な断面図。
【図３】 本発明の実施形態を例示するＥＬＯマスク３の模式的な断面図。
【図４】 本発明の実施例に係わるＥＬＯマスク３の製造工程（ａ），（ｂ）を例示する結晶成長面１ａ周辺の模式的な断面図。
【図５】 本発明の実施例に係わるＥＬＯマスク３の製造工程（ｃ），（ｄ）を例示する結晶成長面１ａ周辺の模式的な断面図。
【図６】 本発明の実施例に係わるＥＬＯマスク３の製造工程（ｅ），（ｆ）を例示する結晶成長面１ａ周辺の模式的な断面図。
【図７】 本発明の実施例に係わる半導体結晶２の製造工程（ａ），（ｂ）を例示するＥＬＯマスク３周辺の模式的な断面図。
【図８】 本発明の実施例に係わる半導体結晶２の製造工程（ｃ），（ｄ）を例示するＥＬＯマスク３周辺の模式的な断面図。
【図９】 本発明のより望ましい実施形態を例示的に説明するＥＬＯマスク３の模式的な断面図。
【図１０】 従来技術によるボイドの生成形態を例示する従来のＥＬＯマスク３及びその周辺の模式的な断面図。
【符号の説明】
１ … 結晶成長基板
１ａ… 結晶成長基板の結晶成長面
２ … 半導体結晶
２ａ… 半導体結晶の結晶成長面
２１… 半導体結晶２の一部を構成するバッファ層
２２… 半導体結晶２の一部を構成するＧａＮ層
３ … ＥＬＯマスク
３ａ… ＥＬＯマスクの傾斜面
３′，３″… ＥＬＯマスク原型層
４ … 転位
５ … ボイド
６ … フォトレジスト層
Ｌ … 結晶成長面（１ａ／２ａ）と傾斜た面３ａとの境界線
ｈ … ＥＬＯマスク３の高さ（膜厚）
ｗ … ＥＬＯマスク３の幅又は直径
ｄ … ＥＬＯマスク３の平頂部の幅又は直径

Claims (7)

  1. フリップチップ型のＬＥＤであって、半導体が結晶成長する結晶成長面上にＥＬＯマスクを形成し、半導体結晶の横方向成長作用を利用して製造される半導体発光素子において、
    前記ＥＬＯマスクは、結晶成長基板の結晶成長面上に形成されており、
    前記ＥＬＯマスクの側壁の少なくとも一部に、前記結晶成長基板の前記結晶成長面に対して斜めに傾いた傾斜面を設けることにより、前記ＥＬＯマスクの上方においても略隙間なく前記半導体結晶が形成されており、
    前記ＥＬＯマスクの屈折率は、前記結晶成長基板の屈折率よりも大きく、前記半導体結晶の屈折率よりも小さい
    ことを特徴とする半導体発光素子。
  2. 前記傾斜面の少なくとも一部は、曲面から形成されていることを特徴とする請求項１に記載の半導体発光素子。
  3. 前記結晶成長面に対して垂直な断面における前記ＥＬＯマスクの断面形状は、略半円形、略半楕円形、又は半円若しくは半楕円の一部分から成る形状であることを特徴とする請求項２に記載の半導体発光素子。
  4. 前記結晶成長面に対して垂直な断面における前記ＥＬＯマスクの断面形状は、略二等辺三角形又は略平頂な略等脚台形であることを特徴とする請求項１又は請求項２に記載の半導体発光素子。
  5. 前記ＥＬＯマスクの前記結晶成長面上の形状は、点状又は略ストライプ形状であることを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体発光素子。
  6. 前記結晶成長基板は、サファイアから成ることを特徴とする請求項１乃至請求項５のいずれか１項に記載の半導体発光素子。
  7. 前記半導体結晶は、ＡｌxＧａ1-xＮ（０≦ｘ≦１）から成ることを特徴とする請求項１乃至請求項６のいずれか１項に記載の半導体発光素子。
JP2003090884A 2003-03-28 2003-03-28 半導体結晶の製造方法及び半導体発光素子 Expired - Fee Related JP3966207B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003090884A JP3966207B2 (ja) 2003-03-28 2003-03-28 半導体結晶の製造方法及び半導体発光素子
US10/808,422 US7087930B2 (en) 2003-03-28 2004-03-25 Semiconductor light emitting element and method of making same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003090884A JP3966207B2 (ja) 2003-03-28 2003-03-28 半導体結晶の製造方法及び半導体発光素子

Publications (2)

Publication Number Publication Date
JP2004297010A JP2004297010A (ja) 2004-10-21
JP3966207B2 true JP3966207B2 (ja) 2007-08-29

Family

ID=33404390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003090884A Expired - Fee Related JP3966207B2 (ja) 2003-03-28 2003-03-28 半導体結晶の製造方法及び半導体発光素子

Country Status (2)

Country Link
US (1) US7087930B2 (ja)
JP (1) JP3966207B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921924B2 (en) * 2003-06-18 2005-07-26 United Epitaxy Company, Ltd Semiconductor light-emitting device
TWI433343B (zh) * 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
KR100588377B1 (ko) * 2005-05-10 2006-06-09 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
JP2006316307A (ja) * 2005-05-11 2006-11-24 Furukawa Co Ltd Ｉｉｉ族窒化物半導体基板の製造方法
JP4734022B2 (ja) * 2005-05-11 2011-07-27 古河機械金属株式会社 Ｉｉｉ族窒化物半導体層の形成方法、およびｉｉｉ族窒化物半導体基板の製造方法
JP5082278B2 (ja) * 2005-05-16 2012-11-28 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
WO2006125040A2 (en) * 2005-05-17 2006-11-23 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities related methods for device fabrication
KR100638869B1 (ko) * 2005-06-21 2006-10-27 삼성전기주식회사 질화물계 화합물층을 형성하는 방법 및 이를 이용한 ＧａＮ기판 및 수직구조 질화물계 반도체 발광소자를 제조하는방법
KR100610639B1 (ko) * 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
CN1992359B (zh) * 2005-09-22 2012-12-12 索尼株式会社 发光二极管及其制造方法
JP4462249B2 (ja) 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP2007109792A (ja) * 2005-10-12 2007-04-26 Sony Corp 半導体発光素子および波長変換基板
JP2008153634A (ja) * 2006-11-24 2008-07-03 Sony Corp 発光ダイオードの製造方法、発光ダイオード、光源セルユニット、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
FR2912552B1 (fr) * 2007-02-14 2009-05-22 Soitec Silicon On Insulator Structure multicouche et son procede de fabrication.
JP2008270431A (ja) * 2007-04-18 2008-11-06 Sony Corp 発光ダイオードの製造方法、半導体装置の製造方法、電子装置の製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体基板の製造方法
KR101144846B1 (ko) * 2007-12-18 2012-05-16 삼성코닝정밀소재 주식회사 질화갈륨 웨이퍼 제조 방법
US8415682B2 (en) * 2007-12-28 2013-04-09 Rohm Co., Ltd. Light emitting semiconductor device having an improved outward luminosity efficiency and fabrication method for the light emitting semiconductor device
WO2010061617A1 (ja) * 2008-11-28 2010-06-03 国立大学法人山口大学 半導体発光素子及びその製造方法
US8507304B2 (en) 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
US8148241B2 (en) * 2009-07-31 2012-04-03 Applied Materials, Inc. Indium surfactant assisted HVPE of high quality gallium nitride and gallium nitride alloy films
US20110027973A1 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Method of forming led structures
FI123319B (fi) * 2009-09-10 2013-02-28 Optogan Oy Menetelmä sisäisten mekaanisten jännitysten vähentämiseksi puolijohderakenteessa ja puolijohderakenne, jossa on vähän mekaanisia jännityksiä
JP2011066073A (ja) * 2009-09-15 2011-03-31 Showa Denko Kk 半導体発光素子
JP5612516B2 (ja) * 2011-03-11 2014-10-22 スタンレー電気株式会社 半導体素子の製造方法
JP5603812B2 (ja) 2011-03-11 2014-10-08 スタンレー電気株式会社 半導体素子の製造方法
KR101947561B1 (ko) * 2011-06-23 2019-02-14 엘지이노텍 주식회사 반도체 소자 및 반도체 결정 성장 방법
WO2012177014A2 (en) * 2011-06-23 2012-12-27 Lg Innotek Co., Ltd. Semiconductor device and method for growing semiconductor crystal
DE102012101211A1 (de) * 2012-02-15 2013-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
US9029890B2 (en) * 2012-07-12 2015-05-12 Epistar Corporation Light-emitting device having patterned substrate and method of manufacturing thereof
CN103811592A (zh) * 2012-11-12 2014-05-21 展晶科技(深圳)有限公司 发光二极管制造方法
JP5865271B2 (ja) * 2013-01-11 2016-02-17 株式会社タムラ製作所 結晶積層構造体及び発光素子
KR20150039926A (ko) * 2013-10-04 2015-04-14 엘지이노텍 주식회사 발광소자
JP5957771B2 (ja) * 2013-10-11 2016-07-27 パナソニックＩｐマネジメント株式会社 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法
CN104638068B (zh) * 2013-11-07 2018-08-24 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法
JP2016015374A (ja) * 2014-07-01 2016-01-28 株式会社タムラ製作所 半導体積層構造体及び半導体素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JPH11130597A (ja) 1997-10-24 1999-05-18 Mitsubishi Cable Ind Ltd 転位線の伝搬方向の制御方法およびその用途
JP3930161B2 (ja) 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
JP3925753B2 (ja) * 1997-10-24 2007-06-06 ソニー株式会社 半導体素子およびその製造方法ならびに半導体発光素子
US6368733B1 (en) * 1998-08-06 2002-04-09 Showa Denko K.K. ELO semiconductor substrate
JP4231189B2 (ja) 1999-04-14 2009-02-25 パナソニック株式会社 Ｉｉｉ族窒化物系化合物半導体基板の製造方法
JP2001160657A (ja) 1999-12-01 2001-06-12 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体レーザの製造方法
US6469320B2 (en) * 2000-05-25 2002-10-22 Rohm, Co., Ltd. Semiconductor light emitting device
JP3968968B2 (ja) * 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶ＧａＮ基板の製造方法
JP3556916B2 (ja) 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法
JP2002270516A (ja) * 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
JP3595276B2 (ja) 2001-03-21 2004-12-02 三菱電線工業株式会社 紫外線発光素子
TWI285918B (en) * 2002-01-11 2007-08-21 Sumitomo Chemical Co Method of producing 3-5 group compound semiconductor and semiconductor element

Also Published As

Publication number Publication date
JP2004297010A (ja) 2004-10-21
US7087930B2 (en) 2006-08-08
US20040232428A1 (en) 2004-11-25

Similar Documents

Publication Publication Date Title
JP3966207B2 (ja) 半導体結晶の製造方法及び半導体発光素子
JP5521981B2 (ja) 半導体発光素子の製造方法
TWI413279B (zh) Iii族氮化物半導體發光元件及其製造方法、以及燈
TW523799B (en) Crystal film, crystal substrate and semiconductor device
JP5187610B2 (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
JP4513446B2 (ja) 半導体結晶の結晶成長方法
JP5028226B2 (ja) 金属層上に成長した化合物半導体基板、その製造方法、及びそれを用いた化合物半導体素子
JP4903189B2 (ja) 半極性窒化物単結晶薄膜の成長方法及びこれを用いた窒化物半導体発光素子の製造方法
US20020014629A1 (en) Group III nitride compound semiconductor device and method for producing the same
TWI495142B (zh) 半導體裝置、發光裝置及其製造方法
KR100568298B1 (ko) 외부양자효율이 개선된 질화물 반도체 및 그 제조방법
US20070164298A1 (en) LED having vertical structure and method for fabricating the same
JP5539395B2 (ja) 半導体素子、発光素子及びこれの製造方法
JP2010263236A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
CN108198749A (zh) 基于结晶弛豫结构的固态发光器件
JP2001160627A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP3633447B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子
US8865495B2 (en) Solid state lighting devices grown on semi-polar facets and associated methods of manufacturing
JP2010021290A (ja) 量子井戸構造の製造方法
KR20080100706A (ko) ＧａＮ 반도체 기판 제조 방법
JP2003197961A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
CN1983656A (zh) 具有垂直结构的发光二极管及其制造方法
JP3841146B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US20190157069A1 (en) Semipolar amd nonpolar light-emitting devices
JP7461079B2 (ja) 窒化インジウムガリウム構造およびデバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070521

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3966207

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees