JP5539395B2 - 半導体素子、発光素子及びこれの製造方法 - Google Patents

半導体素子、発光素子及びこれの製造方法 Download PDF

Info

Publication number
JP5539395B2
JP5539395B2 JP2011547760A JP2011547760A JP5539395B2 JP 5539395 B2 JP5539395 B2 JP 5539395B2 JP 2011547760 A JP2011547760 A JP 2011547760A JP 2011547760 A JP2011547760 A JP 2011547760A JP 5539395 B2 JP5539395 B2 JP 5539395B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
substrate
particles
pillar
pillars
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011547760A
Other languages
English (en)
Other versions
JP2012516049A (ja
Inventor
リー、ホ−ジュン
リー、ドン−クン
キム、ヨン−ジン
キム、ドゥ−ス
Original Assignee
エルジー シルトロン インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー シルトロン インコーポレイテッド filed Critical エルジー シルトロン インコーポレイテッド
Publication of JP2012516049A publication Critical patent/JP2012516049A/ja
Application granted granted Critical
Publication of JP5539395B2 publication Critical patent/JP5539395B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Description

実施例は、半導体素子、発光素子及びこれの製造方法に関するものである。
典型的な化合物半導体としての窒化ガリウム(GaN)は、青色発光素子や高温電子素子などの応用に適合した物質として知られている。最近、このような青色発光素子などの需要が急増し、GaN基板に対する需要が増加している。しかし、高品質のGaN基板はその製造が非常に難しく、その製造コストや時間がたくさん費やされている。
まず、GaNは、シリコンやサファイア(sapphire)とは異なってインゴット形態の成長が不可能であるため、SiCやサファイア基板などの異種基板上にエピタキシャル成長法を使用して成長させているが、このような異種基板とGaN結晶の間には格子常数と熱膨張係数の差が存在し、これによる電位密度(dislocation density)が非常に高いため、このようなGaN基板を利用して製造された素子の特徴や、素子の加工の際多くの問題をもたらしているのが実情である。
従って、このような欠陥を減らすために複雑な製造工程や時間が所要されるが、例えば、高品質GaN基板の製造に広く使用されているELO(Epitaxial Lateral Overgrowth)方法の場合、基板とGaN結晶の間に存在する格子常数の差と熱膨張係数の差によるストレスの発生をストライプ状のSiOマスクを使用して遮断する。即ち、ELO方法は、基板上にGaN薄膜を成長させた後、GaN薄膜が成長された基板を反応機から取り出し、蒸着装備に装入してGaN薄膜上にSiO薄膜を形成させ、SiO薄膜が蒸着された基板を蒸着装備から取り出した後、フォトリソグラフィ技法を利用してSiOマスクパターンを形成し、これをまた反応機に装入してGaN薄膜を形成する方法である。(更に詳しくは、特許第455277号公報参照)しかし、このようなELO方法は、上述したような複雑な工程を経るようになり、工程時間も長くかかるだけでなく、再現性と収率にも問題点がある。
一方、上記のような化合物半導体を使用して製造された発光素子の発光効率の向上も重要な課題である。即ち、発光素子の活性層から発生された光は発光素子の表面の方に放出されるが、基板の方にも放出されて基板によって吸収されるなど、発光効率が落ちるようになる。これを解決するため、表面が微細加工されたサファイア基板(patterned sapphire substrate)を使用し、活性層から発生されて基板の方に放出される光を反射させて基板による透過や吸収を減らすことで、発光素子の表面の方への発光効率を増加させようとする試みがある。即ち、サファイア基板の表面をフォトリソグラフィ工程を利用してサファイア基板の表面に凸凹構造を作り、GaNとサファイアの屈折率の差と表面構造によって、活性層から発生されて基板のように放出される光を発光素子の表面の方に反射させる。しかし、基板を微細加工するためには、複雑な工程と時間を要するフォトリソグラフィ工程を利用しなければならないという短所がある。また、サファイア基板のエッチングの際、エッチングの程度によって凸凹形状の角度が異なるという問題があり、この上にエピタキシャル成長されるGaN層の形状が均一になりにくく、従って、発光素子の光学特性に偏差が生じるという問題がある。
また、GaN成長のための支持基板としては、上述したSiCやサファイア以外にも、大口径化が可能で安価なシリコンウェハを使用する試みが行われている。しかし、シリコン基板は他の支持基盤より格子常数や熱膨張係数の差が更に大きいため、高品質のGaN基板を得ることが更に難しい。尚、シリコンの低いバンドギャップエネルギと不透明性によって発光素子の活性層から発生された光がシリコン基板に吸収されるため、発光効率が低いという問題がある。
このように、結晶欠陥が少ない高品質の化合物半導体基板を製造するためには、フォトリソグラフィ工程のようにコストが高くて複雑な工程を必要とし、また、発光効率を向上させて消費電力を低減するためにも高コストの工程を必要とするというのが現状である。更に、高コストにも関わらず、その再現性と収率が低いという点も解決すべき課題である。
実施例は、容易に製造されて、高品質・高効率の半導体素子、発光素子及びこれの製造方法を提供する。
一実施例による半導体素子は、基板と、前記基板上に配置される多数個の柱と、前記柱の間及び前記基板上に配置される多数個の粒子と、前記柱上に配置される第1半導体層と、を含む。
一実施例による半導体素子は、基板と、前記基板上に配置される多数個の柱と、前記柱の間及び前記基板上に配置される多数個の粒子と、前記粒子上及び前記柱上に配置される第1導電型半導体層と、前記第1導電型半導体層上に配置される活性層と、前記活性層上に配置される第2導電型半導体層と、を含む。
一実施例による半導体素子の製造方法は、基板を提供する段階と、前記基板上に多数個の第1粒子を配置する段階と、前記第1粒子をエッチングマスクとして前記基板の一部をエッチングし、多数個の柱を形成する段階と、を含む。
実施例による半導体素子の製造方法は、第1粒子をマスクとして使用して基板をエッチングし、これによって多数個の柱を形成する。即ち、実施例による半導体素子の製造方法は、フォトリソグラフィ工程によって形成されたマスクを使用することなく、基板をパターニングして多数個の柱を形成する。
従って、実施例による半導体素子の製造方法は、従来のフォトリソグラフィ工程を利用するELO法又はフォトリソグラフィ工程によって微細パターニングされたサファイア基板を利用する場合などに比べ、高品質の半導体素子を容易に提供することができる。即ち、実施例による半導体素子を製造するための工程は、制御が容易で安価であり、高い再現性と生産性を有する。
また、実施例による半導体素子及び発光素子は、柱の間に介在される多数個の粒子を含む。この際、第1半導体層又は第1導電型半導体層と粒子との間の屈折率の差によって、実施例による半導体素子及び発光素子の光効率が向上される。
即ち、活性層と同じ発光層から発生した光は、第1半導体層又は第1導電型半導体層と粒子との間における面で、上方に反射される。従って、実施例による半導体素子及び発光素子の光効率が向上される。
また、第1半導体層又は第1導電型半導体層と柱との間における接触面積が小さいため、第1半導体層又は第1導電型半導体層と柱との間における結晶性の差によるディフェクトが減少される。同じく、柱と基板との間における結晶性の差によるディフェクトが減少される。
従って、柱は、第1半導体層又は第1導電型半導体層と基板との間における結晶差を補償するバッファ機能を行うことができる。
従って、実施例による半導体素子及び発光素子は、層間の結晶性の差によるディフェクトを減少させることができる。
実施例による化合物半導体発光素子の製造方法を説明するための図である。 実施例による化合物半導体発光素子の製造方法を説明するための図である。 実施例による化合物半導体発光素子の製造方法を説明するための図である。 実施例による化合物半導体発光素子の製造方法を説明するための図である。 実施例による化合物半導体発光素子の製造方法を説明するための図である。 図2に示した工程を終えた状態の半導体柱を撮影した走査型電子顕微鏡(SEM)の写真である。 図3に示した工程を終えた状態の半導体柱及び第2粒子を撮影した走査型電子顕微鏡の写真である。 他の実施例による半導体発光素子の製造工程のうち一部を示す図である。
実施例の説明に当たって、各基板、柱、層、粒子又は電極などが各基板、柱、層、粒子、又は電極などの「上(on)」に、又は「下(under)」に形成されるものとして記載される場合において、「上(on)」と「下(under)」は、「直接(directly)」又は「他の構成要素を介在して(indirectly)」形成されるものを全て含む。また、各構成要素の上又は下に対する基準は、図面を基準に説明する。図面における各構成要素の大きさは、説明のために誇張されてもよく、実際に適用される大きさを意味するものではない。
図1乃至図5は、実施例によって半導体発光素子を製造する過程を示す図である。図1の(a)及び図2乃至図5は断面図であり、図1の(b)は平面図である(図2以下では平面図を省略している)。
図1を参照すると、まず支持基板10上に第1化合物半導体層11が成長され、前記第1化合物半導体層11の上に第1粒子12がコーティングされる。
前記支持基板10として使用される物質の例としては、サファイア(Al)、GaAs、スピネル、InP、SiC又はSiなどが挙げられる。それぞれの材料は次のような長短があるため、応用範囲又は要求される品質に応じて適切に選択する。即ち、サファイア基板は高温安定性が高いが、基板の大きさが小さくて大面積の製造が難しい。また、シリコンカーバイド(SiC)基板は、結晶構造が代表的な窒化物半導体である窒化ガリウムと同じで、高温安定性が高く、格子常数及び熱膨張係数の窒化ガリウムと類似した格子常数及び熱膨張係数を有する。しかし、シリコンカーバイド基板は、価格が高い。シリコン基板は、12インチ以上の大面積を有することができ、製造コストが低く、応用範囲が広い。但し、シリコン基板は窒化ガリウムと格子常数や、熱膨張係数の差が大きい方である。
前記支持基板10上に成長される第1化合物半導体層11によって、後述される半導体柱20が形成される。この際、第1化合物半導体層11は、半導体柱20上に形成される半導体層と同じであるか類似した物質を含んでもよい。この場合、図1の第1化合物半導体層11と図4の化合物半導体層40を成長させる方法は実質的に同じであってもよい。従って、図4の化合物半導体層40の成長方法に対しては、図1の第1化合物半導体層11の成長方法を参考にして理解することができる。
まず、図示していないが、支持基板10と第1化合物半導体層11の結晶学的差を減らし、これを介して結晶欠陥密度を最小化するためにバッファ層が形成されてもよい。バッファ層は、第1化合物半導体層11との結晶特性が類似していて科学的に安定した物質を使用することが好ましい。即ち、第1化合物半導体層11との結晶構造が同じであるか類似しているか、格子常数が同じであるか類似しているか、熱膨張係数が同じであるか類似している物質で形成することが好ましい。好ましくは、後で形成される化合物半導体層と結晶構造が同じで、格子常数の差が少なくとも20%以内である物質で形成する。
具体的に、バッファ層は、第1化合物半導体層11が窒化物系化合物半導体で形成される場合、GaN膜、AlN膜、AlGaN膜、又はこれらの組合膜などで、断層又は複数層で形成してもよい。バッファ層は、通常MOCVD(Metal Organic Chemical Vapor Deposition)方法を利用して形成することができるが、個別的なラインを介して反応前駆体を所定の流れ速度で反応機内に注入し、反応機を適切な圧力、温度で維持しながら、前記反応前駆体を化学反応させて目標とする厚さのバッファ層を形成する。この場合、反応前駆体は、トリメチルアルミニウム(TMAl)、トリメチルガリウム(TMGa)、トリエチルガリウム(TEGa)又はGaClなどを使用してもよく、窒化物ソースガスは、アンモニア(NH)、窒素又はターシャリブチルアミン(Tertiarybutylamine(N(C)H)を使用してもよい。GaN低温バッファ層の場合、400〜800℃の温度範囲で、10〜40nmの厚さで成長させる。AlN又はAlGaNバッファ層の場合、400〜1200℃の温度範囲で、10〜200nmの厚さで成長させる。バッファ層は、使用する支持基板、成長装備(MOCVD装置)、成長条件などによって選択的に使用してもよい。
次に、バッファ層が形成された支持基板上に、第1化合物半導体層11が成長される。第1化合物半導体層11としては、紫外線、可視光線又は赤外線領域の光を放出するIII−V族化合物半導体又はII−VI族化合物半導体層が使用されてもよい。化合物半導体層11として窒化物系化合物半導体を使用する場合、GaN、InN、AlN、InGaN、AlGaN、AlInN又はAlInGaN(例えば、AlInGaNで表現できるが、ここで、0≦X≦1、0≦Y≦1、0≦Z≦1である)などが例として挙げられる。窒化ガリウムは、直接遷移型広バンドギャップ半導体(wide bandgap semiconductor)としてバンドギャップエネルギが3.4eVであり、青色発光素子又は高温電子素子の溶融に適合した物質として知られている。第1化合物半導体層11の蒸着の際、インジウム(In)又はアルミニウム(Al)を個別、同時、又は順次的に注入しながら薄膜の蒸着工程を行い、InN,AlN、InGaN、AlGaN、InGaAlNなどの薄膜を成長させることで素子のバンドギャップを1.9乃至6.2eVに調節することができる。GaN薄膜は3.4eVのバンドギャップを有し、AlN薄膜は6.2eVのバンドギャップを有し、InN薄膜は0.7eVのバンドギャップを有すると知られている。AlNは6.2eVのバンドギャップを有し、AlN薄膜は6.2eVのバンドギャップを有するため、紫外線領域の光を放出し、AlGa1−xN(0<x<1)はAlNより小さいバンドギャップを有するが紫外線領域の光を放出し、GaNはAlGa1−xN(0<x<1)より小さい3.4eVのバンドギャップを有し、InGa1−xN(0<x<1)はGaNより小さいバンドギャップを有して可視光線領域の光を放出し、InNはInGa1−xN(0<x<1)より小さい0.7eVのバンドギャップを有するため赤外線領域の光を放出する。
第1化合物半導体層11を成長させる好ましい方法としては、有機金属化学蒸着法(MOCVD)、分子線エピタキシ(Molecular Beam Epitaxy:MBE)又はHVPE法(Hydride Vapor Phase Epitaxy)などが例として挙げられる。
有機金属化学蒸着法を利用して第1化合物半導体層11を形成する方法を説明すると、まず基板10を反応機内に装入し、反応前駆体を搬送ガスを利用して反応機内にそれぞれ注入する。次に、所定範囲の温度と所定範囲の圧力で前記反応前駆体を化学反応させ、第1化合物半導体層11を成長させる。化合物半導体層が窒化物系列の薄膜である場合、反応前駆体としてはトリメチルアルミニウム、トリメチルガリウム、トリエチルガリウム又はGaClを使用してもよく、窒化物ソースガスは、アンモニア、窒素又はターシャリブチルアミンを使用してもよい。反応機の温度は900〜1150℃が適切であり、圧力は10−52000mmHgが適切である。
MOCVD法によって窒化ガリウム薄膜を形成する過程を反応式で表すと次のようである。
(反応式1)
Ga(CH+NH→Ga(CH・NH
トリメチルガリウムとアンモニウムが流入され、Ga(CH・NHが生成される。
Ga(CH・NHは、基板上で熱分解されながらGaN薄膜が形成されるようになるが、次のような反応によってGaN膜が形成されるようになる。
(反応式2)
Ga(CH・NH→GaN+nCH+1/2(3−n)H
第1化合物半導体層11は、バッファ層上でクラスタ(Cluster)又は島(island)状で成長して基板(バッファ層)に吸着されるようになり、究極的には平坦は層状で成長される。
第1化合物半導体層11が望みの厚さまで成長されると、基板10を反応機から取り出し、第1化合物半導体層11の上に予め準備した第1粒子12をコーティングする。
第1粒子12は、球状を有するボールであってもよい。第1粒子12は、酸化シリコン(SiO)ボール、サファイア(Al)ボール、酸化チタン(TiO)ボール、酸化ジルコニウム(ZrO)ボール、Y−ZrOボール、酸化銅(CuO、CuO)ボール、酸化タンタル(Ta)ボール、PZT(Pb(Zr、Ti)O)ボール、Nbボール、FeSOボール、Feボール、Feボール、NaSOボール、GeOボール又はCdSボールなど、多様な材料で作るか購入して準備してもよい。また、第1粒子12の大きさ(直径)は、最終完成品である化合物半導体素子の種類と大きさによって数ナノメートル(nm)〜数十マイクロメートル(um)まで多様に選択してもよい。最近発光素子として使用されているGaN基板において、GaN層の厚さが通常数umであることを勘案すると、第1粒子12として、例えば、10nm〜2um程度の大きさを有する球状のボールが好ましい。また、第1化合物半導体層11上にコーティングして後から除去する場合の工程の便宜性を考えると、第1粒子12としては酸化シリコンボールが適切である。
酸化シリコンボールの製造方法を説明すると、まず、粒子を作るために、TEOS(tetraethyl orthosilicate)を無水エタノールに溶かして第1溶液を作る。また、アンモニアエタノール溶液と脱イオン化された(deionized)水とエタノールを混ぜて第2溶液を製造する。アンモニアは、粒子を作るための触媒剤として作用する。次に、第1溶液と第2溶液を混ぜた後、適切な温度で適切な時間の間攪拌すると、球状の酸化シリコンボールが作られる。こうして得られた粒子が含まれた溶液から遠心分離を介して粒子を分離した後、エタノールで洗浄し、エタノール溶液に再分散させてスラリ(slury)と類似した形の粒子が分散された溶液を得る。粒子は、製造条件、即ち、反応時間、温度、反応物質の量に応じてその大きさを多様にして製造してもよい。一方、本出願人は、2005年3月9日付で出願されて(出願番号:10−2005−0019605)2006年9月19日付で公開された(公開番号:10−2006−0098977)特許出願を介して、粒子がコーティングされた基板に化合物半導体層を成長させる方法を提案したことがあるが、酸化シリコンボールの更に詳しい製造方法は、この出願に開示されている。
こうして得られた第1粒子12が、分散された溶液をドロップ(drop)、ディッピング(dipping)、スピンコーティング(spin coating)のような方法を利用して、第1化合物半導体11上にコーティングされる。この際、コーティングする時間と回数を適切に制御すると、基板上の第1粒子12の密度を多様に調節することができる。図1に示したように、第1粒子12はあまり密集せず、第1化合物半導体層11を適切に露出する程度にコーティングされることが好ましい。後述するように、第1粒子12を利用して半導体柱20が形成され、その間に第1粒子12より小さい直径を有する第2粒子30が埋め込まれる。この際、第1粒子12が密集しすぎるようにコーティングされると、第2粒子30が埋め込まれる空間が少なくなる。このように埋め込まれた第2粒子30は、後述する活性層52で発生されて支持基板10の方に放出される光を上方に反射させる。これを増加させるためには、第1粒子12の間にある程度の面積が確保される必要がある。一方、第1粒子12が疎らにコーティングされると、半導体柱20の露出された表面から成長される化合物半導体層40の成長時間が長くなりすぎるのである。従って、第1粒子20のコーティング密度は、発光素子の発光効率と化合物半導体層40の成長速度を考慮して適切に調節する。例えば、本発明の化合物半導体基板を発光素子に適用する場合、第1粒子12の間の間隔は0.1um乃至10umが適切である。これとは異なって、第1粒子12が互いにくっついてもよい。
次に、図2に示したように、コーティングされた第1粒子12をエッチングマスクとして使用して第1化合物半導体層11がエッチングされ、前記支持基板10上に半導体柱20が形成される。前記半導体柱20は、柱状、更に詳しくは、円柱状を有してもよい。
即ち、高コストがかかるフォトマスクを利用したフォトリソグラフィ工程を利用せずに第1粒子12をエッチングマスクとして使用して、前記第1化合物半導体層をパターニングしてもよい。即ち、前記第1粒子12を使用して、簡単且つ安価に、第1粒子12のコーティング密度と同じ密度及び第1粒子12と同じ直径の半導体柱20を形成してもよい。例えば、前記半導体柱20の直径は、0.5um乃至5umであってもよい。
上記のようなエッチング工程は、エッチング異方性が良好な乾式エッチングを利用することが好ましいが、具体的には、反応性イオンエッチング(Reactive Ion Etching:RIE)や、ICP(Inductively Coupled Plasma)又はTCP(Transformer Coupled Plasma)などのプラズマエッチングが適合しているといえる。この際、エッチングガスはエッチングの対象である第1化合物半導体層11を成す物質に応じて通常使用するエッチングガスを使用してもよい。例えば、第1化合物半導体層11がGaNで形成される場合、エッチングガスはBClやClなどを利用してもよい。また、エッチング時間や工程圧力、温度などの工程条件は、具体的なエッチング方法とエッチングの深さ、即ち、形成しようとする半導体柱20の高さに応じてエッチング速度を考慮して決めてもよい。これに限ることはないが、半導体柱20の高さは、大略0.5〜5.0um程度が適切である。
前記第1化合物半導体層11は、前記第1化合物半導体層11の厚さより小さい深さでエッチングされる。これによって、前記第1化合物半導体層11は、前記支持基板10の上面が露出されないようにエッチングされる。また、前記半導体柱20は、残っている第1化合物半導体層11’と一体に形成される。即ち、前記半導体柱20は、残っている第1化合物半導体層11’を介して、前記支持基板10に接触する。
これとは異なって、第1化合物半導体層11は前記支持基板10の上面が露出されるようにエッチングされ、半導体柱が形成されることができる。
前記第1粒子12は、前記第1化合物半導体層11の上にランダム(random)に、即ち、不規則的に配置されてもよい。この場合、半導体柱20もランダムに形成される。前記半導体柱20は、前記基板10上にランダムに配置される。即ち、前記半導体柱20の間の間隔が互いに異なってもよい。また、本実施例によって形成された半導体発光素子は、互いに異なる半導体柱の位置、個数及び/又は形状を有してもよい。
図6は、前記半導体柱20が形成された後、第1粒子12が除去された後、前記半導体柱20の表面を撮影した走査電子顕微鏡の写真である。
図6を参照すると、第1粒子12がコーティングされた第1化合物半導体層11の領域はエッチングされない。また、第1粒子12の間に露出された第1化合物半導体層11の領域はエッチングされる。このように形成された半導体柱20が形成された後、第1粒子12は半導体柱20との接着力がそれほど大きくなきため、比較的に簡単に、例えば、超音波洗浄のような方法で除去されてもよい。または、第1粒子12は科学的エッチングを介して除去されてよいが、例えば、第1粒子12が酸化シリコンで形成された場合、第1粒子12はフッ酸溶液に浸され、湿式エッチングによって除去されてもよい。
これとは異なって、図8に示したように、第1化合物半導体層11が省略され、支持基板10’に直接半導体柱20’が形成されてもよい。詳しくは、第1粒子12が前記支持基板10’にコーティングされた後、前記第1粒子12をエッチングマスクとして使用し、前記支持基板10’が所定の深さでエッチングされる。これによって、前記支持基板10’と同じ物質で形成された前記半導体柱20’が形成される。前記支持基板10’をエッチングするための工程は、上述した第1化合物半導体層11をエッチングするための工程と同じ条件を有してもよい。
これとは異なって、前記支持基板10’を成す物質の種類に応じて前記半導体柱20’を形成するため、他のエッチング工程が適用されてもよい。例えば、支持基板10’がシリコンで形成される場合、エッチングガスはSFやCなどが使用されてもよい。
また、上記の説明では半導体柱20を形成した後から第1粒子12を除去することとして説明したが、第1粒子12が除去されず、そのまま後続の工程が進められてもよい。
次に、半導体柱20の間及び前記支持基板10上に前記第1粒子12より直径が小さい第2粒子30がコーティングされる。即ち、前記半導体柱20の間に前記第2粒子30が埋め込まれる。この際、前記第2粒子30は、前記第1粒子12がコーティングされる方法と同じ方法でコーティングされてもよい。
即ち、前記第2粒子30は、前記第1粒子12と大きさが異なるのみであり、その材料、製造方法及びコーティング方法などは第1粒子12と同じであってもよい。従って、前記第2粒子30の材料、製造方法及びコーティング方法は、上述した前記第1粒子20の材料、製造方法及びコーティング方法を参考にしてもよい。
また、第2粒子30は、柱状の半導体柱20の間に埋め込まれるよう、半導体柱20の間の間隔より小さい大きさを有する。例えば、前記第2粒子30の直径は10〜500nm程度が好ましく、10〜300nm程度は更に好ましい。一方、第2粒子30の直径は、偏差を有してもよい。同じく、第1粒子12の直径も偏差を有してもよい。
図7は、半導体柱20間に第2粒子30が埋め込まれた状態を示す走査型電子顕微鏡の写真である。
図7を参照すると、半導体柱20間に第2粒子30が均等に埋め込まれていることが分かる。また、一部の第2粒子30は、柱状の半導体柱20の上部表面に配置されてもよい。このように、半導体柱20の上部表面に配置された第2粒子30の量は微々たるものであり、全体の半導体発光素子の性能に影響を及ぼすことはない。
一方、半導体柱20の間に第2粒子30を埋め込む高さに関しては、特別な制限はない。但し、後述するように、半導体柱20の間に積もった第2粒子30の層が反射層として機能するために必要な最小限の高さ(例えば、第2粒子が二層に積もった高さ)以上であってもよい。また、半導体柱20の露出された表面から化合物半導体層が円滑に成長されるよう、前記第2粒子30の高さは、半導体柱20の高さ以下であってもよい。即ち、図3では、第2粒子30が半導体柱20の間領域に半導体柱20と同じ高さで積層されることとして図示したが、第2粒子30は半導体柱20の中間程度の高さまで埋め込まれてもよい。
次に、図4に示したように、半導体柱20の間に第2粒子30が埋め込まれた後、露出された半導体柱20の表面から第2化合物半導体層40が成長される。第2化合物半導体層40の成長方法は、上述した第1化合物半導体層11と同じく、MOCVD法などを利用してもよい。但し、第2化合物半導体層40は、支持基板10の表面の全体領域で成長される第1化合物半導体層11とは異なって、第2粒子30の上に露出された半導体柱20の表面から成長されるため、ELO方法や、いわゆるPE(Pendeo−Epitaxy)成長メカニズムによって成長される。また、第2化合物半導体層40は、前記第2粒子30が前記半導体柱20より低い高さで埋め込まれる場合には、前記半導体柱20の上面及び側面から成長される。また、第2化合物半導体層40は、前記支持基板10上の前面に拡張されて成長される。
また、前記第2粒子30から前記第2化合物半導体層40が成長されないため、前記第2粒子30と前記第2化合物半導体層40の間に気孔層が形成される。前記気孔層は、活性層52から出射される光を上方に容易に反射させる。例えば、気孔層の屈折率が前記第2化合物半導体層40より更に低いため、前記気孔層と前記第2化合物半導体層40の間の界面で全反射が容易に発生されることができる。
前記活性層52から出射される光は、前記粒子30によって効果的に上方に反射される。これに加わって、前記気孔層によって、前記光は更に容易に上方に反射される。
従って、実施例による半導体発光素子は、向上された発光効率を有することができる。
前記第2化合物半導体層40は、多様な構成を有してもよい。例えば、第2化合物半導体層40は、同じ物質で形成された単層であってもよく、他の物質で形成された多層であってもよい。また、第2化合物半導体層40の蒸着の際、目的とする用途に応じて、Si,Ge,Mg,Zn,O,Se,Mn,Ti,Ni及びFeで形成された群から選択された1種以上の多様な異種物質をドーパントとして含んでもよい。このような異種物質は、第2化合物半導体層40はの電気的、光学的又は磁気的性質を変化させるために、使用者の要求に応じて選択的に追加してもよい。異種分室は、インシツドーピング(in−situ doping)、エクスシツドーピング(ex−situ doping)又はイオン注入(implantation)などを介して添加してもよい。インシツドーピングは、半導体層成長させる際、追加しようとする異種物質を添加する方法であり、エクスシツドーピングは、化合物半導体層を成長させた後、熱処理やプラズマ処理を介して異種物質を化合物半導体層に注入する方法である。イオン注入は、追加しようとする異種物質を加速させて化合物半導体層と衝突させ、半導体層内に異種物質を注入する方法である。
また、本実施例によって化合物半導体層を形成した後、これに基づいて、即ち、前記化合物半導体層を基板として使用して、HVPE法を利用して厚い化合物半導体層を蒸着してもよい。HVPE法は気相成長方式の一種で、基板上にガスを流すことで、ガスの反応によって結晶が成長される方式である。このようにHVPE法によって厚い化合物半導体層が形成されると、基板と化合物半導体層を分離するか基板を研磨又はエッチングして除去し、基板上に成長された均一で高品質の化合物半導体層のみを選択して使用してもよい。
HVPE法を利用して化合物半導体層の上に追加的な化合物半導体層、例えば、GaN厚膜を形成する方法を説明すると、反応機の中にGa金属を収納した容器を配置させておき、前記容器の周囲に設置したヒータで過熱してGa融液を作る。こうして得たGa融液とHClを反応させてGaClガスを作る。
これを反応式で示すと、以下のようである。
(反応式3)
Ga(1)+HCl(g)→GaCl(g)+1/2H(g)
このGaClガスとアンモニアを反応させるとGaN層が形成されるが、以下のような反応を介してGaN層が形成されるようになる。
(反応式4)
GaCl(g)+NH→GaN+HCl(g)+H
この際、反応されない気体は、以下のような反応を介して排気されるようになる。
(反応式5)
HCl(g)+NH→NHCl(g)
HVPE法は、100um/hr程度の速い成長率で厚膜の成長が可能であるため、高い生産性を得ることができる。
次に、図5を参照すると、第2化合物半導体層40上に活性層52及び第2導電型化合物半導体層53が形成される。本実施例では、前記第2化合物半導体層40は、第1導電型半導体層であってもよい。ここで、前記第1導電型はn型であり、第2導電型はp型であってもよい。即ち、実施例による半導体発光素子は、n層、活性層及びp層の構造を有する発光ダイオードである。
これとは異なって、前記第2化合物半導体層40自体が前記n層、活性層及びp層の構造を有するか、前記第2化合物半導体層40上に第1導電型の化合物半導体層が別に形成され、その上に次々と活性層及び第2導電型化合物半導体層が更に形成されてもよい。
ここで、前記第2化合物半導体層40は、例えば、n−GaN層で形成され、前記第2導電型の化合物半導体層53は、p−GaN層で形成されてもよい。また、活性層52は、例えば、InGaN層として量子井戸構造又は多重量子井戸構造を有してもよい。
次に、第2導電型化合物半導体層53、活性層52、第2化合物半導体層40の一部領域を次々とパターニングし、露出された一部の粒子12及び半導体柱20をエッチングして、金属層30の一部を露出させる。
次に、第1化合物半導体層40上に導電物質が蒸着されてパターニングされ、第1電極61が形成される。また、第2導電型化合物半導体層53上に第2電極62が形成される。前記導電物質は、例えば、Ni又はAuのように発光素子の電極として広く使われている金属又はその合金や、ITOなどの透明金属酸化物で形成されてもよい。
即ち、前記半導体柱20は、前記基板10上に配置される。前記半導体柱20は、互いに離隔される。
前記第2粒子30は、前記基板10上に配置され、前記半導体柱20の間に配置される。
前記第2化合物半導体層40は、前記半導体柱20の間及び前記半導体柱20上に配置される。前記第2化合物半導体層40には、第1導電型ドーパントがドーピングされる。前記第2化合物半導体層40は、N型半導体として具現されてもよく、前記N型半導体層は3足元素と5足元素の化合物であり、例えば、InAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体物質で具現されてもよい。例えば、前記N型半導体層は、GaN,InN,AlN,InGaN,AlGaN,InAlGaN,AlInNのうち少なくとも一つで形成されてもよい。前記第1導電型ドーパントはN型ドーパントであり、前記N型ドーパントは、Si,Ge及びSnなどを含んでもよい。
前記第2化合物半導体層40の上には活性層52が形成され、前記活性層52は、単一量子井戸又は多重量子井戸構造を有する。前記活性層52は、InGaN井戸層及びAlGaN障壁層の周期又はInGaN井戸層とGaN障壁層の周期で形成されてもよく、このような活性層52の発光材料は、発光波長、例えば、青色波長、赤色波長、緑色波長などによって異なってもよい。
前記活性層52の上又は/及び下に導電型クラッド層が形成されてもよく、前記導電型クラッド層はAlGaN層で具現されてもい。
前記活性層52の上には、前記第2導電型半導体層53が形成されてもよい。前記第2導電型半導体層53には、第2導電型ドーパントがドーピングされる。また、第2導電型半導体層53の上面には、第2電極52が接触される。前記第2導電型半導体層53は、P型半導体層として形成されてもよく、前記P型半導体層は3足元素と5足元素の化合物であり、例えば、InAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体物質で具現されてもよい。前記P型半導体層は、GaN,InN,AlN,InGaN,AlGaN,InAlGaN又はAlInNのうちから選択されてもよい。前記第2導電型ドーパントはP型ドーパントであり、前記P型ドーパントは、Mg,Zn,Ca,Sr,Baなど、又は2足元素を含んでもよい。
前記第2化合物半導体層40、活性層52及び第2導電型半導体層53は、発光構造物50として定義してもよく、前記発光構造物50は、N−P接合構造だけでなく、N−P−N接合構造、P−N接合構造、P−N−P接合構造のうちいずれか一つの構造で形成されてもよい。即ち、前記第1導電型がP型で、前記第2導電型がN型であってもよく、また、前記第2化合物半導体層40の上にN型又はP型半導体層が積層されてもよい。
実施例による半導体発光素子の製造方法は、第1粒子12をエッチングマスクとして使用して第1化合物半導体層11をエッチングし、これによって前記半導体柱20を形成する。即ち、実施例による半導体素子の製造方法は、フォトリソグラフィ工程によって形成されたマスクを使用することなく、前記第1化合物半導体層11をパターニングして、前記半導体柱20を形成する。
従って、実施例による半導体素子の製造方法は、従来のフォトリソグラフィ工程を利用するELO法又はフォトリソグラフィ工程によって微細パターニングされたサファイア基板を利用する場合などに比べ、高品質の半導体素子を容易に提供することができる。即ち、実施例による半導体素子を製造するための工程は制御が容易で、安価で、高い再現性と生産性を有する。
また、実施例による半導体発光素子は、前記第2粒子30を含む。前記第2粒子30は、前記活性層52から出射される光を上方に効率的に反射させる。即ち、第2化合物半導体層40と第2粒子30の間の屈折率の差によって、実施例による半導体発光素子の光効率が向上される。
また、前記活性層52から発生した光は、第2化合物半導体層40と第2粒子30との間の界面で上方に反射される。従って、実施例による半導体発光素子の光効率が更に向上される。
また、第2化合物半導体層40と前記半導体柱30との間における接触面積が小さいため、前記第2化合物半導体層40と前記半導体柱30との間の結晶性の差によるディフェクトが減少される。同じく、柱と支持基板10と前記半導体柱30との間における結晶性の差によるディフェクトが減少される。
従って、前記半導体柱30は、前記第2化合物半導体層40及び前記支持基板10との間における結晶差を補償するバッファ機能を行ってもよい。
従って、実施例による半導体発光素子は、それぞれの層間の結晶性の差によるディフェクトを減少させることができる。
また、上記の実施例で説明された特徴、構造、効果などは、本発明の少なくとも一つの実施例に含まれており、必ずしも一つの実施例に限られることはない。更に、それぞれの実施例で例示した特徴、構造、効果などは、実施例の属する分野における通常の知識を有する者によって他の実施例に対しても組み合わせ又は変形されて実施することができる。従って、このような組み合わせと変形に関する内容は、本発明の範囲内に含まれるものとして解釈されるべきである。
以上で実施例を中心に説明したが、これはただの例示であって本発明を限るものではなく、本発明の属する分野における通常の知識を有する者であれば、本発明の実施例における本質的な特性を逸脱しない範囲内で、以上に例示されていない多様な変形と応用が可能であるということが分かる。例えば、実施例で具体的に示した各構成要素は、変形して実施できるものである。そして、このような変形と応用に関する差は、添付した特許請求の範囲内で規定する本発明の範囲に含まれるものとして解釈されるべきである。
実施例による半導体発光素子は、半導体分野、ディスプレイ分野及び照明分野などに利用されてもよい。

Claims (20)

  1. 基板と、
    前記基板上に配置される多数個の柱と、
    前記柱の間及び前記基板上に配置される多数個の粒子と、
    前記柱上に配置される第1半導体層と、を含む半導体素子。
  2. 前記柱及び前記基板の間に介在され、前記柱と一体に形成される第2半導体層を含む請求項1に記載の半導体素子。
  3. 前記柱は、ランダムに配置される請求項1に記載の半導体素子。
  4. 前記粒子は、シリコンオキサイド、サファイア、チタンオキサイド、ジルコニウムオキサイド、酸化銅、Y203−ZrO,タリウムオキサイド、PZT,Nb,FeSO,Fe,Fe,NaSO,GeO又はCdSを含む請求項1に記載の半導体素子。
  5. 前記柱の直径は0.5um乃至5umであり、前記柱の間の間隔は0.1um乃至10umであり、前記粒子の直径は、10nm乃至500nmである請求項1に記載の半導体素子。
  6. 前記第1半導体層上に配置される第2導電型半導体層と、
    前記第1半導体層及び前記第2導電型半導体層の間に介在される活性層と、を含み、
    前記第1半導体層は第1導電型不純物を含み、前記第2導電型半導体層は第2導電型不純物を含む請求項1に記載の半導体素子。
  7. 前記柱は、前記基板と一体と形成される請求項1に記載の半導体素子。
  8. 前記第1半導体層は、前記柱と同じ物質を含む請求項1に記載の半導体素子。
  9. 基板と、
    前記基板上に配置される多数個の柱と、
    前記柱の間及び前記基板上に配置される多数個の粒子と、
    前記粒子上及び前記柱上に配置される第1導電型半導体層と、
    前記第1導電型半導体層上に配置される活性層と、
    前記活性層上に配置される第2導電型半導体層と、を含む発光素子。
  10. 前記柱は、前記基板上にランダムに配置される請求項9に記載の発光素子。
  11. 前記第1導電型半導体層に接続される第1電極と、
    前記第2導電型半導体層に接続される第2電極と、を含む請求項9に記載の発光素子。
  12. 前記柱、前記第1導電型半導体層及び前記第2導電型半導体層は、GaN,InN,AlN,InGaN,AlGaN,AlInN又はAlInGaNを含む請求項9に記載の発光素子。
  13. 前記第1導電型半導体層は、Si,Ge,Sn,Se又はTeをドーパントとして含み、前記第2導電型半導体層は、Mg,Zn,Ca,Sr又はBaをドーパントとして含む請求項9に記載の発光素子。
  14. 前記粒子が埋め込まれる高さは、前記柱の高さ以下である請求項9に記載の発光素子。
  15. 前記第1導電型半導体層及び前記粒子の間に気孔層が形成される請求項9に記載の発光素子。
  16. 基板を提供する段階と、
    前記基板上多数個の第1粒子を配置する段階と、
    前記第1粒子をエッチングマスクとして前記基板の一部をエッチングし、多数個の柱を形成する段階と、
    前記柱の間に第2粒子を配置する段階と、
    前記柱上に第1半導体層を形成する段階と、
    を含む半導体素子の製造方法。
  17. 前記第1半導体層を形成する段階において、前記第1半導体層は、前記柱の上面から成長する請求項16に記載の半導体素子の製造方法。
  18. 前記基板を提供する段階は、支持基板上に第2半導体層を形成する段階を含み、
    前記柱を形成する段階で、前記第2半導体層の一部をエッチングする請求項16に記載の半導体素子の製造方法。
  19. 前記柱を形成する段階において、前記第2半導体層は、前記第2半導体層の厚さより小さい深さでエッチングされる請求項18に記載の半導体素子の製造方法。
  20. 前記第1粒子は、前記基板上にランダムに配置される請求項16に記載の半導体素子の製造方法。
JP2011547760A 2009-01-21 2009-12-09 半導体素子、発光素子及びこれの製造方法 Active JP5539395B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020090005037A KR100994643B1 (ko) 2009-01-21 2009-01-21 구형 볼을 이용한 화합물 반도체 기판의 제조 방법과 이를 이용한 화합물 반도체 기판 및 화합물 반도체 소자
KR10-2009-0005037 2009-01-21
PCT/KR2009/007333 WO2010085042A2 (en) 2009-01-21 2009-12-09 Semiconductor device, light emitting device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2012516049A JP2012516049A (ja) 2012-07-12
JP5539395B2 true JP5539395B2 (ja) 2014-07-02

Family

ID=42356288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011547760A Active JP5539395B2 (ja) 2009-01-21 2009-12-09 半導体素子、発光素子及びこれの製造方法

Country Status (6)

Country Link
US (1) US20110272703A1 (ja)
EP (1) EP2389693B1 (ja)
JP (1) JP5539395B2 (ja)
KR (1) KR100994643B1 (ja)
TW (1) TWI425560B (ja)
WO (1) WO2010085042A2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101081129B1 (ko) 2009-11-30 2011-11-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
TWI408746B (zh) * 2011-01-19 2013-09-11 Lextar Electronics Corp 圖形化基板之製造方法
TWI438933B (zh) * 2011-07-27 2014-05-21 Lextar Electronics Corp 發光二極體結構及其製造方法
US20130032810A1 (en) * 2011-08-03 2013-02-07 Bridgelux, Inc. Led on silicon substrate using zinc-sulfide as buffer layer
TWI460855B (zh) * 2011-12-21 2014-11-11 Ind Tech Res Inst 氮化物半導體結構及其製造方法
KR20130090149A (ko) * 2012-02-03 2013-08-13 서울옵토디바이스주식회사 반도체 발광소자 및 그 제조방법
KR20130099574A (ko) * 2012-02-29 2013-09-06 서울옵토디바이스주식회사 질화갈륨 기판을 갖는 발광 다이오드
TW201347231A (zh) * 2012-05-04 2013-11-16 Lextar Electronics Corp 發光二極體元件
KR102109048B1 (ko) 2013-05-14 2020-05-11 엘지이노텍 주식회사 반도체 기판, 발광 소자 및 전자 소자
KR102109062B1 (ko) * 2013-06-05 2020-05-11 엘지이노텍 주식회사 반도체 기판, 발광 소자 및 전자 소자
JP6248359B2 (ja) * 2013-12-20 2017-12-20 住友電工デバイス・イノベーション株式会社 半導体層の表面処理方法
CN108807609B (zh) * 2018-05-03 2020-07-14 五邑大学 金属纳米粒子修饰的图形化衬底led的制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW486829B (en) * 2000-11-16 2002-05-11 United Epitaxy Co Ltd Epitaxial growth of nitride semiconductor
EP1422748A1 (en) * 2001-08-01 2004-05-26 Nagoya Industrial Science Research Institute Group iii nitride semiconductor film and its production method
JP4193471B2 (ja) * 2001-12-14 2008-12-10 日亜化学工業株式会社 発光装置およびその製造方法
JP2004111766A (ja) * 2002-09-20 2004-04-08 Toshiba Corp 窒化ガリウム系半導体素子及びその製造方法
JP3868934B2 (ja) * 2003-08-01 2007-01-17 株式会社東芝 電極製造方法
KR100664986B1 (ko) * 2004-10-29 2007-01-09 삼성전기주식회사 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
US20060223211A1 (en) * 2004-12-02 2006-10-05 The Regents Of The University Of California Semiconductor devices based on coalesced nano-rod arrays
KR100712753B1 (ko) 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법
KR20060121432A (ko) * 2005-05-24 2006-11-29 엘지전자 주식회사 로드형 발광 구조물 및 그를 형성하는 방법
US7265374B2 (en) * 2005-06-10 2007-09-04 Arima Computer Corporation Light emitting semiconductor device
KR20070063731A (ko) * 2005-12-15 2007-06-20 엘지전자 주식회사 나노 패턴이 형성된 기판의 제조방법 및 그 기판을 이용한발광소자
JP2007214260A (ja) * 2006-02-08 2007-08-23 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
DE102007004302A1 (de) * 2006-09-29 2008-04-03 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
KR100831843B1 (ko) * 2006-11-07 2008-05-22 주식회사 실트론 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
GB0702560D0 (en) * 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
JP2008244302A (ja) 2007-03-28 2008-10-09 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
TWI340481B (en) * 2007-06-11 2011-04-11 Univ Nat Chiao Tung The method for promoting light emission efficiency of led using nano-rod structure
KR100966367B1 (ko) * 2007-06-15 2010-06-28 삼성엘이디 주식회사 반도체 발광소자 및 그의 제조방법
CN101874286B (zh) * 2007-11-27 2012-07-25 纳米晶公司 通过纳米或微米颗粒膜生长的超低位错密度的第三族-氮化物半导体衬底及其制备方法

Also Published As

Publication number Publication date
WO2010085042A2 (en) 2010-07-29
TW201029051A (en) 2010-08-01
TWI425560B (zh) 2014-02-01
EP2389693A2 (en) 2011-11-30
US20110272703A1 (en) 2011-11-10
KR20100085635A (ko) 2010-07-29
KR100994643B1 (ko) 2010-11-15
WO2010085042A3 (en) 2010-09-16
JP2012516049A (ja) 2012-07-12
EP2389693A4 (en) 2014-03-12
EP2389693B1 (en) 2017-02-15

Similar Documents

Publication Publication Date Title
JP5539395B2 (ja) 半導体素子、発光素子及びこれの製造方法
JP5323934B2 (ja) 半導体素子、発光素子及びその製造方法
JP5028226B2 (ja) 金属層上に成長した化合物半導体基板、その製造方法、及びそれを用いた化合物半導体素子
JP4307113B2 (ja) 半導体発光素子およびその製造方法
JP5521981B2 (ja) 半導体発光素子の製造方法
JP5246213B2 (ja) Iii族窒化物半導体発光素子の製造方法
JP3966207B2 (ja) 半導体結晶の製造方法及び半導体発光素子
JP2017504221A (ja) Iii−v族窒化物半導体エピタキシャルウエハ、当該エピタキシャルウエハを含むデバイス及びその製造方法
KR20090079993A (ko) Ⅲ족 질화물 반도체층의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
TW201320330A (zh) 氮化物半導體結構之製造方法
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
JP6206336B2 (ja) 半導体発光素子用基板、半導体発光素子、半導体発光素子用基板の製造方法、および、半導体発光素子の製造方法
KR100834696B1 (ko) 기공을 포함하는 화합물 반도체 기판의 제조 방법 및 이를 이용한 발광 소자
CN109873059A (zh) 发光器件表面粗化的方法与发光器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5539395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140430

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250