KR100834696B1 - 기공을 포함하는 화합물 반도체 기판의 제조 방법 및 이를 이용한 발광 소자 - Google Patents

기공을 포함하는 화합물 반도체 기판의 제조 방법 및 이를 이용한 발광 소자 Download PDF

Info

Publication number
KR100834696B1
KR100834696B1 KR20060134755A KR20060134755A KR100834696B1 KR 100834696 B1 KR100834696 B1 KR 100834696B1 KR 20060134755 A KR20060134755 A KR 20060134755A KR 20060134755 A KR20060134755 A KR 20060134755A KR 100834696 B1 KR100834696 B1 KR 100834696B1
Authority
KR
South Korea
Prior art keywords
compound semiconductor
semiconductor layer
balls
substrate
spherical
Prior art date
Application number
KR20060134755A
Other languages
English (en)
Inventor
김용진
김두수
이동건
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR20060134755A priority Critical patent/KR100834696B1/ko
Application granted granted Critical
Publication of KR100834696B1 publication Critical patent/KR100834696B1/ko

Links

Images

Abstract

본 발명은 화합물 반도체 기판 및 그 제조 방법과, 이를 이용한 발광 소자에 관한 것이다. 본 발명은, 기판에 구형의 볼을 코팅하고, 구형의 볼 사이에 제1 화합물 반도체층을 형성한 다음, 구형의 볼을 제거한 후, 제1 화합물 반도체층 상에 제2 화합물 반도체층을 형성함으로써, 제1 화합물 반도체층에 다수의 구형의 볼이 제거되어 생긴 다수의 미세 기공을 형성한다. 이 다수의 미세 기공은 화합물 반도체층과 기판 간의 계면에 위치하여 계면 간의 굴절률 차를 증대시킴으로써, 발광 소자의 활성층에서 방출되어 기판 쪽으로 진행하는 빛의 계면에서의 반사율을 높인다. 본 발명에 의하면, 구형의 볼을 이용하여 반사층의 기능을 하는 기공층을 형성함으로써 간단하고 저렴한 방법으로 발광 소자의 발광 효율을 향상시킬 수 있다.
화합물 반도체, 발광 소자, 반사층, 기공, 구형 볼

Description

기공을 포함하는 화합물 반도체 기판의 제조 방법 및 이를 이용한 발광 소자{Method for manufacturing compound semiconductor substrate having pores therein and light emitting device using the same}
도 1 내지 도 5는 본 발명의 바람직한 실시예에 따른 화합물 반도체 기판 및 발광 소자의 제조 방법을 설명하기 위한 도면들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 12 : 구형의 볼
20 : 제1 화합물 반도체층 30 : 개구부(기공)
40 : 제2 화합물 반도체층 50 : 활성층
60 : 제3 화합물 반도체층 71, 72 : 전극(전극 패드)
본 발명은 발광 소자 등의 제조에 사용되는 화합물 반도체 기판 및 그 제조 방법에 관한 것으로, 특히 화합물 반도체를 이용하여 제조된 발광 소자의 발광 효율을 향상시킬 수 있는 화합물 반도체 기판과 그 제조 방법 및 이를 이용하여 제조되는 발광 소자에 관한 것이다.
전형적인 화합물 반도체로서의 질화갈륨(GaN)은 청색 발광 소자나 고온 전자 소자 등의 응용에 적합한 물질로 알려져 있다. 최근, 이러한 청색 발광 소자 등의 수요가 급증하면서 GaN 기판에 대한 수요가 증가하고 있다. 그러나, 고품질의 GaN 기판은 그 제조가 무척 까다로워 그 제조 비용이나 시간이 많이 들 뿐만 아니라,이러한 GaN 기판을 사용하여 제조된 발광 소자의 발광 효율의 향상이나 소비전력의 절감도 중요한 과제이다. 즉, 발광 소자의 활성층에서 발생된 빛은 발광 소자의 표면 쪽으로 방출되지만 기판 쪽으로도 방출되어 기판에 의해 흡수되는 등 발광 효율이 떨어지게 된다.
이를 해결하기 위해, 사진 식각 공정 등에 의해 기판 표면에 미세한 패턴을 형성하거나(patterned substrate) 전극에 패턴을 형성하여(meshed electrode), 활성층에서 발생되어 기판 쪽으로 방출되는 빛을 기판 표면 또는 전극 표면에서 난반사시켜 기판에 의한 투과나 흡수를 줄임으로써 발광 소자의 표면 쪽으로의 발광 효율을 증가시키고자 하는 시도가 있다. 그러나, 기판이나 전극을 미세 가공하기 위해서는 그만큼 복잡한 공정과 시간을 필요로 한다는 단점이 있다.
또한, 발광 효율을 증가시키기 위해, 기판 자체를 제거하는 방법이 제안되고 있으나, 특히 GaN층을 형성하기 위한 기판으로서 통상적으로 사용되는 사파이어 기판의 경우 레이저를 이용하여 기판을 분리하는데 그 비용이 많이 들고 기판 분리 시에 가해지는 열로 인해 GaN층에 균열이나 휨 등의 결함이 발생하기 쉬워 분리 수율이 낮다. 한편, 기판으로서 실리콘을 이용하는 경우는 화학 에칭에 의해 쉽게 제거할 수 있으나 실리콘 기판 위에 GaN층을 고품질로 형성하는 것 자체가 어렵다.
또한, 기판의 표면에 금속층을 형성한 후 이 위에 GaN층을 형성하여, 이 금속층을 반사판을 겸한 하부 전극으로 사용함으로써 발광 효율의 향상과 전극 저항의 저감을 도모하는 방법이 있다. 그러나, 본래 금속층 상에 GaN층을 성장시키는 것은 매우 까다롭고 비용이 많이 든다.
나아가, 최근에는 플립 칩(flip chip) 방식의 발광 소자가 제안되어 발광 효율의 향상과 회로 기판에의 실장 면적 감소 등을 도모하고 있다. 즉, 플립 칩 방식의 발광 소자는, 기판 상에 순차적으로 형성된 n형 질화물 반도체층, 다중양자우물구조의 활성층 및 p형 질화물 반도체층을 포함하며, p형 질화물 반도체층과 활성층은 그 일부 영역이 제거되어 n형 질화물 반도체층의 상면 일부가 노출된 구조를 갖는다. 그리고, 이 노출된 n형 질화물 반도체층의 상면에 n측 전극이 형성되고, p형 질화물 반도체층 상에는 p측 금속층을 형성한 후에, 이 p측 금속층의 상면에 p측 본딩 전극을 형성한다. 이렇게 형성된 질화물 반도체 발광 소자를 뒤집어서, n측 전극 및 p측 본딩 전극을, 범프를 사용하여 회로 기판이나 서브마운트(submount) 상의 도전성 패턴과 연결하여 사용함으로써, p측 금속층을 반사층으로 사용하여 휘도를 향상시킨다. 그러나, 이 플립 칩 방식의 발광 소자 역시 그 제조 공정이 복잡하고 그로 인한 제조 비용의 상승 및 재현성 부족의 문제를 가지고 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 전술한 종래기술의 문제점을 극복하여 간단하고 저렴한 방법으로 고품질, 고효율의 화합물 반도체 기판, 그제조 방법 및 이를 이용한 화합물 반도체 발광 소자를 제공하는 데에 있다.
상기의 기술적 과제를 달성하기 위하여 본 발명에서는, 간단한 방법으로 기판 표면에서의 반사율을 높여 발광 효율을 높일 수 있는 구조의 화합물 반도체 기판을 제공한다.
본 발명에 따른 화합물 반도체 기판은, 기판; 및 기판 상에 형성되고, 기판과의 계면에 형성된 다수의 미세 기공을 함유하는 화합물 반도체층을 포함한다. 이 다수의 미세 기공은 다음과 같은 원리로 발광 소자의 화합물 반도체층으로부터 기판 쪽으로 투과될 때 반사율을 높이게 된다.
즉, 일반적으로 굴절률이 큰 매질에서 굴절률이 작은 매질로 빛이 입사할 때 그 경계면에서 반사되는 비율, 즉 반사율은 두 매질의 굴절률 차가 클수록 커지게 된다. 통상 발광 소자에 사용하는 화합물 반도체인 GaN의 굴절률이 2.5 정도이고, 그 기판으로 사용되는 사파이어의 경우 굴절률이 1.64 정도인데, 상기의 미세 기공은 공기의 굴절률인 약 1의 굴절률을 가지게 되므로, 화합물 반도체층으로부터 미세 기공으로 입사하는 빛은 화합물 반도체층으로부터 기판으로 입사하는 빛에 비해 그 굴절률 차가 더 크게 되어 결과적으로 미세 기공이 형성된 층은 반사층으로서 기능하게 된다.
한편, 이와 같이 기판과의 계면에 다수의 미세 기공을 함유하는 화합물 반도체층은 구형의 볼을 이용하여 형성된다.
즉, 본 발명에 따른 화합물 반도체 기판의 제조 방법은, 기판 상에 다수의 구형의 볼을 코팅하는 단계; 구형의 볼이 코팅된 기판 상에 구형의 볼 크기보다 작 은 두께로 제1 화합물 반도체층을 성장시키는 단계; 제1 화합물 반도체층이 성장된 기판으로부터 다수의 구형의 볼을 제거하는 단계; 및 다수의 구형의 볼이 제거된 기판 상의 제1 화합물 반도체층 상에 제2 화합물 반도체층을 성장시켜, 다수의 구형의 볼이 제거되어 생긴 기공을 함유하는 제1 화합물 반도체층 상에 제2 화합물 반도체층을 형성하는 단계;를 포함한다.
여기서, 상기 구형의 볼은 산화실리콘(SiO2) 볼, 사파이어(Al2O3) 볼, 산화타이타늄(TiO2) 볼, 산화지르코늄(ZrO2) 볼, Y2O3-ZrO2 볼, 산화구리(CuO, Cu2O) 볼, 산화탄탈륨(Ta2O5) 볼, PZT(Pb(Zr,Ti)O3) 볼, Nb2O5 볼, FeSO4 볼, Fe3O4 볼, Fe2O3 볼, Na2SO4 볼, GeO2 볼, 또는 CdS 볼로 이루어질 수 있으며, 크기나 제조 및 그 제거의 용이성의 관점에서 산화실리콘 볼이 바람직하다.
또한, 상기 구형의 볼은 딥 코팅(dip coating)이나 스핀 코팅(spin coating)과 같은 간단한 방법으로 기판 상에 코팅될 수 있으며, 초음파 세정이나 화학적 에칭을 통해 간단히 제거될 수 있다.
이와 같이, 본 발명의 화합물 반도체 기판은 까다로운 제어가 필요 없고 간단하며 저렴한 방법으로 제조된다.
또한, 본 발명에 의하면 상기와 같은 화합물 반도체 기판을 이용하여 발광 소자를 제조할 수 있는데, 이 발광 소자는, 상기 화합물 반도체층이, 제1도전형의 화합물 반도체층; 제1도전형의 화합물 반도체층 상에 형성된 활성층; 및 활성층 상에 형성된 제2도전형의 화합물 반도체층을 포함하는 구조를 가진다.
이와 같이 본 발명의 발광 소자는 미세 기포가 형성된 층을 반사층으로 기능시켜 발광 효율의 향상이 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 게재될 수도 있다.
도 1 내지 도 5는 본 발명의 바람직한 실시예에 따라 화합물 반도체 기판 및 이를 이용한 발광 소자를 제조하는 과정을 개략적으로 도시한 도면이다. 도 1의 (a) 및 도 2 내지 도 5는 단면도이고, 도 1의 (b)는 평면도이다(도 2 이하에서는 평면도를 생략하였다). 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1을 참조하면, 먼저 구형의 볼(12)을 준비하여 기판(10) 상에 코팅한다. 구형의 볼은 산화실리콘(SiO2) 볼, 사파이어(Al2O3) 볼, 산화타이타늄(TiO2) 볼, 산화지르코늄(ZrO2) 볼, Y2O3-ZrO2 볼, 산화구리(CuO, Cu2O) 볼, 산화탄탈륨(Ta2O5) 볼, PZT(Pb(Zr, Ti)O3) 볼, Nb2O5 볼, FeSO4 볼, Fe3O4 볼, Fe2O3 볼, Na2SO4 볼, GeO2 볼 또는 CdS 볼 등 다양한 재료로 만들거나 구입하여 준비할 수 있다. 또한, 구형 볼의 크기(지름)는 최종 완성품인 발광 소자의 종류와 크기에 따라 수 나노미터(㎚)~ 수십 마이크로(㎛)까지 다양하게 선택할 수 있다. 최근 발광 소자로 사용되는 GaN 기판에서 GaN층의 두께가 통상 수㎛인 점을 감안하면, 예컨대 100㎚~3㎛ 정도의 크기를 갖는 구형의 볼이 적당하다. 또한, 기판(10) 상에 코팅하고 나중에 제거하는 공정의 편의성을 생각한다면, 산화실리콘(SiO2) 볼이 적절하다.
산화실리콘(SiO2) 볼을 예로 들어 그 제조 방법을 설명하면, 먼저 구형의 볼(12)을 만들기 위하여 TEOS(tetraethyl orthosilicate)를 무수 에탄올에 녹여 제1 용액을 만든다. 또한 암모니아 에탄올 용액과 탈이온화된(deionized) 물과 에탄올을 섞어 제2 용액을 제조한다. 암모니아는 구형의 볼을 만들기 위한 촉매제로 작용한다. 이어서, 제1 용액과 제2 용액을 섞은 후, 소정 온도에서 소정 시간 동안 교반하면 구형의 산화실리콘 볼이 만들어진다. 이렇게 하여 얻어진 구형 볼이 포함된 용액으로부터 원심분리를 통하여 구형의 볼을 분리한 후에 에탄올로 씻어주고, 에탄올 용액에 재분산시켜 슬러리(slury)와 유사한 형태의 구형 볼이 분산된 용액을 얻는다. 구형의 볼은 제조 조건, 즉 반응 시간, 온도, 반응 물질의 양에 따라 그 크기를 다양하게 제조할 수 있다. 한편, 본 출원인은 2005년 3월 9일자로 출원되고(출원번호: 10-2005-0019605) 2006년 9월 19일자로 공개된(공개번호: 10-2006-0098977) 특허출원을 통해, 구형의 볼이 코팅된 기판에 화합물 반도체층을 성장시키는 방법을 제안한 바 있는데, 산화실리콘 볼의 더욱 상세한 제조 방법은 이 출원에 개시되어 있다.
이렇게 얻어진 구형의 볼(12)이 분산된 용액을 드롭(drop), 딥핑(dipping), 스핀 코팅(spin coating)과 같은 방법을 이용하여 기판(10) 위에 코팅한다. 이때, 코팅 시간과 횟수를 적절하게 제어하면 기판 상의 구형 볼(12)의 밀도를 다양하게 조절할 수 있다. 구형의 볼(12)은 나중에 제거되어 미세 기공을 형성함으로써 반사율을 높이는 기능을 하게 되므로, 되도록 많은 기공을 형성하도록 밀집시키는 것이 좋다. 다만, 구형의 볼(12)들 사이로 노출된 기판(10) 표면에서 제1 화합물 반도체층(도 2 이하에서 20)이 성장되게 되는데, 구형의 볼(12)들이 너무 밀집되어 코팅되면, 이 구형의 볼(12)들 사이에서 성장되는 제1 화합물 반도체층(20)의 성장이 곤란하고, 나아가 제1 화합물 반도체층(20) 상에 성장되는 제2 화합물 반도체층(도 4 이하에서 40)의 성장이 곤란할 수 있다. 따라서, 구형의 볼의 코팅 밀도는, 도 1에 도시된 바와 같이, 서로 완전히 접촉하지는 않으면서 비교적 밀집하도록 조절한다.
기판(10)으로는 사파이어(Al2O3), GaAs, 스피넬, InP, SiC 또는 Si 등의 물질로 된 기판을 사용할 수 있으나, 각각의 재료는 다음과 같은 장단점이 있으므로 응용 범위나 요구되는 품질에 따라 적절히 선택한다. 즉, 사파이어 기판은 고온 안정성이 높으나, 기판 크기가 작아 대면적 제조에 어려움이 있다. 또한, 실리콘 카바이드(SiC) 기판은 결정 구조가 질화갈륨(GaN)과 동일하고 고온 안정성이 높고 격자 상수 및 열팽창 계수도 질화갈륨(GaN)과 유사하나, 가격이 비싸다는 단점이 있다. 실리콘 기판은 질화갈륨(GaN)과의 격자 상수 차이가 17％ 정도이고 열평창 계수도 35％ 정도로 차이가 있으나 12인치 이상의 대면적에서도 제조가 가능하므로 제조비용을 절감시킬 수 있으며, 이를 이용한 소자의 응용 범위를 획기적으로 넓힐 수 있다.
이어서, 도 2를 참조하면, 구형의 볼(12)들이 코팅된 기판(10)을 MOCVD (Metal Organic Chemical Vapor Deposition) 장치에 장입하여 버퍼층으로서 제1 화합물 반도체층(20)을 성장시킨다. MOCVD 방법을 이용하여 제1 화합물 반도체층(20)을 형성하는 방법을 설명하면, 개별적인 라인을 통해 반응전구체들을 소정의 흐름 속도로 반응기 내로 주입하고, 반응기를 적절한 압력, 온도로 유지하면서 상기 반응전구체들을 화학 반응시켜 목표하는 두께의 제1 화합물 반도체층(20)을 형성한다. 여기서, 중요한 것은, 제1 화합물 반도체층(20)은 다음 단계에서 구형의 볼(12)이 제거될 수 있도록 구형 볼(12)을 완전히 덮지는 않고 구형 볼(12)의 지름보다는 작은 두께로 형성하여야 한다는 점이다.
버퍼층으로서의 제1 화합물 반도체층(20)은 기판(10)과 후속 공정에서 형성될 제2 화합물 반도체층(40)과의 결정학적 차이를 줄이고 이를 통해 결정결함 밀도를 최소화하는 역할을 한다. 따라서, 제1 화합물 반도체층(20)은 후속 공정에서 형성될 제2 화합물 반도체층과의 결정 특성이 동일하거나 유사하여 화학적으로 안정된 물질을 사용하는 것이 바람직하다. 즉, 나중에 형성되는 제2 화합물 반도체층(40)과 결정 구조가 동일 또는 유사하거나, 격자 상수가 동일 또는 유사하거나, 열팽창 계수가 동일 또는 유사한 물질로 형성하는 것이 바람직하다. 바람직하게는, 나중에 형성될 제2 화합물 반도체층과 결정 구조가 동일하고 격자 상수 차이가 적어도 20％ 이내인 물질로 형성한다.
구체적으로, 제1 화합물 반도체층(20)은, 제2 화합물 반도체층(40)이 후술하 는 바와 같이 질화물계 화합물 반도체로 이루어지는 경우, GaN막, AlN막, AlGaN막 또는 이들의 조합막 등으로 형성할 수 있다. 이 경우 반응전구체는 트리메틸알루미늄(TMAl), 트리메틸갈륨(TMGa), 트리에틸갈륨(TEGa) 또는 GaCl3 등을 사용할 수 있고, 질화물 소스 가스는 암모니아(NH3), 질소 또는 터셔리부틸아민(Tertiarybutylamine(N(C4H9)H2)을 사용할 수 있다. 저온 성막 GaN층의 경우, 400~800℃의 온도 범위에서 성장시킨다. AlN 또는 AlGaN층의 경우, 400~1200℃의 온도 범위에서 성장시킨다. 제1 화합물 반도체층(20)은 사용하는 기판, 성장 장비(MOCVD 장치), 성장 조건 등에 따라 선택적으로 사용할 수 있다.
이렇게 제1 화합물 반도체층(20)을 성장시키면 제1 화합물 반도체층(20)은 구형의 볼(12)들 사이로 노출된 기판(10) 상에 성장되어, 도 2에 도시된 바와 같이, 구형 볼(12)들 사이의 공간을 메우게 된다.
구형의 볼(12)들 사이에 제1 화합물 반도체층(20)을 형성한 후 구형의 볼(12)을 제거한다. 기판(10) 상에 코팅된 구형의 볼(12)은 기판과의 접착력이 그렇게 크지는 않으므로 비교적 간단히, 예컨대 초음파 세척과 같은 방법으로 제거할 수 있다. 제1 화합물 반도체층(20)이 상대적으로 두껍게 증착되는 등으로 인해 구형의 볼(12)이 초음파 세척과 같은 방법으로 간단히 제거되지 않을 때에는, 화학적 에칭을 통해 제거하면 된다. 예를 들어, 구형 볼이 산화실리콘으로 이루어진 경우는 기판 전체를 불산 용액에 담가 습식 식각에 의해 구형 볼(12)을 제거할 수 있다. 그러면, 도 3에 도시된 바와 같이, 구형의 볼이 있던 자리는 실질적으로 원형 의 개구부(30)로 되어 기판(10)이 드러나고, 기판 상에는 다수의 개구부(30)가 형성된 제1 화합물 반도체층(20)이 남게 된다.
이어서 도 4를 참조하면, 구형의 볼(12)이 제거되어 제1 화합물 반도체층(20)에 다수의 개구부(30)가 형성된 기판(10) 상에 제2 화합물 반도체층(40)을 성장시킨다. 제2 화합물 반도체층(40)으로는, 자외선, 가시광선 또는 적외선 영역의 빛을 방출하는 Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체층이 사용될 수 있다. 제2 화합물 반도체층(40)으로 질화물계 화합물 반도체를 사용할 경우, GaN, AlN, InN 및 이들의 조합(예를 들면 Ga1-xAl1-yIn1-zN, 0≤x,y,z≤1) 등을 예로 들 수 있다. 질화갈륨(GaN)은 직접 천이형 광대역 반도체(wide bandgap semiconductor)로서 밴드갭 에너지가 3.4eV이고, 청색 발광 소자 또는 고온 전자 소자의 응용에 적합한 물질로 알려져 있다. 제2 화합물 반도체층(40)의 증착시 인듐(In) 또는 알루미늄(Al)을 개별, 동시 또는 순차적으로 주입하면서 박막 증착 공정을 수행하여 InN, AlN, InGaN, AlGaN, InGaAlN 등의 박막을 성장시킴으로써 소자의 밴드갭을 1.9 내지 6.2 eV로 조절할 수 있다. GaN 박막은 3.4eV의 밴드갭을 가지며, AlN 박막은 6.2eV의 밴드갭을 가지며, InN 박막은 0.7eV의 밴드갭을 갖는 것으로 알려져 있다. AlN은 6.2eV의 밴드갭을 가지므로 자외선 영역의 빛을 방출하고, AlxGa1-xN(0<x<1)은 AlN보다 작은 밴드갭을 갖지만 자외선 영역의 빛을 방출하며, GaN은 AlxGa1-xN(0<x<1)보다 작은 3.4eV의 밴드갭을 가지며, InxGa1-xN(0<x<1)은 GaN보다 작은 밴드갭을 가지고 가시광선 영역의 빛을 방출하며, InN은 InxGa1- xN(0<x<1)보다 작은 0.7eV의 밴드갭을 가져 적외선 영역의 빛을 방출한다.
제2 화합물 반도체층(40)을 성장시키는 바람직한 방법으로는 유기금속 화학증착법(MOCVD), 분자빔 에피 박막 증착법(Molecular Beam Epitaxy; MBE) 또는 HVPE법(Hydride Vapor Phase Epitaxy) 등을 예로 들 수 있다.
유기금속 화학증착법을 이용하여 제2 화합물 반도체층(40)을 형성하는 방법을 설명하면, 먼저 기판을 반응기 내로 장입하고, 반응전구체들을 운반기체를 이용하여 반응기 내로 각각 주입한다. 이어서, 소정 범위의 온도와 소정 범위의 압력에서 상기 반응전구체들을 화학 반응시켜 제2 화합물 반도체층(40)을 성장시킨다. 제2 화합물 반도체층이 질화물 계열의 막일 경우, 반응전구체로는 트리메틸알루미늄(TMAl), 트리메틸갈륨(TMGa), 트리에틸갈륨(TEGa) 또는 GaCl3을 사용할 수 있고, 질화물 소스 가스는 암모니아(NH3), 질소 또는 터셔리부틸아민(Tertiarybutylamine (N(C4H9)H2)을 사용할 수 있다. 반응기의 온도는 900~1150℃이 적절하고, 압력은 10-5~2000mmHg가 적절하다.
MOCVD법에 의해 질화갈륨(GaN)막을 형성하는 과정을 반응식으로 나타내면 다음과 같다.
Ga(CH3)3＋NH3 → Ga(CH3)3·NH3
트리메틸갈륨(TMGa)과 암모늄(NH3)이 유입되어 Ga(CH3)3·NH3가 생성된다.
Ga(CH3)3·NH3는 기판 상에서 열분해되면서 GaN막이 형성되게 되는데, 다음과 같은 반응에 의해 GaN막이 형성되게 된다.
Ga(CH3)3·NH3 → GaN＋nCH4＋1/2(3-n)H2
이러한 소스 가스의 반응물은 제1 화합물 반도체층(20) 위에 흡착되어 제1 화합물 반도체층(20)의 상부에서 성장되면서 측면 방향으로 서로 붙은 제2 화합물 반도체층(40)을 형성하고, 원하는 두께에 이를 때까지 계속 성장시키면, 도 4에 도시된 바와 같이, 개구부(30)를 빈 공간 즉 기공으로 남기고 제1 화합물 반도체층(20) 상에서 연결된 형태의 제2 화합물 반도체층(40)을 이룬다. 따라서, 제1 화합물 반도체층(20)은 다수의 미세 기공(30)을 포함하는 기공층이 된다.
상기의 제2 화합물 반도체층(40)은 본 실시예의 화합물 반도체 기판을 사용하여 제조하고자 하는 발광 소자에 따라 다양하게 구성할 수 있다. 예컨대, 제2 화합물 반도체층(40)은 동일한 물질로 이루어진 단층일 수도 있고, 다른 물질로 이루어진 다층으로 형성할 수 있다. 또한, 제2 화합물 반도체층의 증착시, 목적하는 용도에 따라 Si, Ge, Mg, Zn, O, Se, Mn, Ti, Ni 및 Fe로 이루어진 군 중에서 선택된 1종 이상의 다양한 이종물질을 주입하면서 증착 공정을 수행함으로써 이종물질이 첨가된 형태의 제2 화합물 반도체층을 제조할 수도 있다. 이러한 이종물질은 화합물 반도체층의 전기적, 광학적 또는 자기적 성질을 변화시키기 위하여 사용자의 요구에 따라 선택적으로 추가할 수 있다. 이종물질은 인시츄 도핑(in-situ doping), 익스시츄 도핑(ex-situ doping) 또는 이온주입(implantation) 등을 통해 첨가할 수 있다. 인시츄 도핑은 반도체층을 성장시킬 때 추가하고자 하는 이종물질을 첨가하는 방법이고, 익스시츄 도핑은 화합물 반도체층을 성장시킨 후 열처리나 플라즈마(plasma) 처리로 이종물질을 화합물 반도체층에 주입하는 방법이다. 이온주입은 추가하고자 하는 이종물질을 가속시켜 화합물 반도체층과 충돌시켜 반도체층 내에 이종물질을 주입하는 방법이다.
이어서, 상기와 같이 얻어진 화합물 반도체 기판을 이용하여 발광 소자를 제조하는 방법을 설명한다. 즉, 도 4와 같이 제2 화합물 반도체층(40)이 형성된 기판 위에, 도 5에 도시된 바와 같이, 활성층(50) 및 제3 화합물 반도체층(60)을 형성한다. 여기서, 제2 화합물 반도체층(40)은 제1도전형(예컨대 n형)의 화합물 반도체층으로 예컨대 GaN층으로 이루어지고, 제3 화합물 반도체층(60)은 제2도전형(예컨대 p형)의 화합물 반도체층으로 예컨대 GaN층으로 이루어진다. 또한, 활성층(50)은 예컨대 InGaN층으로서 양자우물 구조 또는 다중양자우물 구조를 가질 수 있다.
이어서, 제3 화합물 반도체층(60), 활성층(50) 및 제2 화합물 반도체층(40)의 일부를 패터닝하여 제2 화합물 반도체층(40)의 일부를 노출시키고, 그 위에 전극(전극 패드)이 될 도전물질을 증착하고 패터닝하여 제1전극(71) 및 제2전극(72)을 형성한다. 이 전극(전극 패드)을 이루는 도전물질은 예컨대, Ni 또는 Au와 같이 발광 소자의 전극으로 널리 사용되는 금속 또는 그 합금으로 할 수 있다.
이렇게 하여 얻어진 발광 소자에서, 다수의 미세 기공(30)을 함유하는 제1 화합물 반도체층(20)은 활성층(50)에서 방출되어 기판(10) 쪽으로 나오는 빛의 반 사율을 높이는 역할을 한다. 즉, 파장과 온도가 동일하다고 할 때, 활성층(50)에서 방출된 빛이 제2 및 제1 화합물 반도체층(40,20)을 통과하여 기판(10)에서 반사될 때와 제2 화합물 반도체층(40)을 통과하여 기공(30)면에서 반사될 때의 반사율은 서로 다르다. 제1 및 제2 화합물 반도체층(20,40)이 굴절률 2.5인 GaN로 이루어지고, 기판(10)이 굴절률 1.64인 사파이어로 이루어지며, 기공(30)의 굴절률이 1이라고 할 때, 기공(30)을 향하는 빛의 매질간 계면(제2 화합물 반도체층(40)과 기공(30)간의 계면)에서의 굴절률 차가, 기공을 향하지 않는 빛의 매질간 계면(제1 화합물 반도체층(20)과 기판(10)간의 계면)에서의 굴절률 차보다 크게 되므로, 굴절률 차에 비례하는 반사율은 기공이 없는 경우에 비해 기공이 있는 경우가 더 커지게 된다. 따라서, 다수의 기공(30)을 함유하는 제1 화합물 반도체층(20)은 반사층으로서 기능하게 되어 기판(10)에 의해 흡수 소멸되는 광량을 저감시킴으로써 소자의 발광 효율을 비약적으로 향상시킨다.
이상, 본 발명의 바람직한 실시예를 들어 본 발명을 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
본 발명에 의한 화합물 반도체 기판 및 그 제조 방법에 의하면, 미세 기공을 다수 함유하는 기공층을 형성하여 화합물 반도체층과 기판 간의 반사율을 높임으로써, 본 발명의 화합물 반도체 기판을 이용하여 제조되는 발광 소자의 발광 효율을 비약적으로 향상시킬 수 있다.
또한, 본 발명에 의하면 구형의 볼을 이용하여 반사층으로 기능하는 기공층을 형성함으로써, 종래의 사진 식각 공정을 이용하여 미세 패턴을 형성하거나 금속층을 이용한 방식에 비해 훨씬 간단하고 저렴한 공정으로 반사층을 형성할 수 있다.

Claims (13)

  1. 기판; 및
    상기 기판 상에 형성되고, 상기 기판과의 계면에 형성된 다수의 미세 기공을 함유하는 화합물 반도체층을 포함하고,
    상기 화합물 반도체층은, 제1도전형의 화합물 반도체층; 상기 제1도전형의 화합물 반도체층 상에 형성된 활성층; 및 상기 활성층 상에 형성된 제2도전형의 화합물 반도체층을 포함하는 발광 소자.
  2. 제1항에 있어서, 상기 미세 기공은 그 직경이 100nm 내지 3㎛인 것을 특징으로 하는 발광 소자.
  3. 제1항에 있어서, 상기 화합물 반도체층은 GaN, AlN, InN 또는 이들의 조합(Ga1-xAl1-yIn1-zN, 0≤x,y,z≤1)을 포함하는 것을 특징으로 하는 발광 소자.
  4. 제3항에 있어서, 상기 화합물 반도체층은 Si, Ge, Mg, Zn, O, Se, Mn, Ti, Ni 및 Fe로 이루어진 군 중에서 선택된 1종 이상의 이종물질을 추가로 포함하는 것을 특징으로 하는 발광 소자.
  5. 제1항에 있어서, 상기 기판은 사파이어(Al2O3), GaAs, 스피넬, InP, SiC 또는 Si로 이루어진 것을 특징으로 하는 발광 소자.
  6. 삭제
  7. 기판 상에 다수의 구형의 볼을 코팅하는 단계;
    상기 구형의 볼이 코팅된 기판 상에 상기 구형의 볼 크기보다 작은 두께로 제1 화합물 반도체층을 성장시키는 단계;
    상기 제1 화합물 반도체층이 성장된 기판으로부터 상기 다수의 구형의 볼을 제거하는 단계; 및
    상기 다수의 구형의 볼이 제거된 기판 상의 상기 제1 화합물 반도체층 상에 제2 화합물 반도체층을 성장시켜, 상기 다수의 구형의 볼이 제거되어 생긴 기공을 함유하는 제1 화합물 반도체층 상에 제2 화합물 반도체층을 형성하는 단계;를 포함하는 화합물 반도체 기판의 제조 방법.
  8. 제7항에 있어서, 상기 구형의 볼의 지름은 100nm 내지 3㎛인 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  9. 제7항 또는 제8항에 있어서, 상기 구형의 볼은 산화실리콘(SiO2) 볼, 사파이어(Al2O3) 볼, 산화타이타늄(TiO2) 볼, 산화지르코늄(ZrO2) 볼, Y2O3-ZrO2 볼, 산화구리(CuO, Cu2O) 볼, 산화탄탈륨(Ta2O5) 볼, PZT(Pb(Zr,Ti)O3) 볼, Nb2O5 볼, FeSO4 볼, Fe3O4 볼, Fe2O3 볼, Na2SO4 볼, GeO2 볼, 또는 CdS 볼로 이루어진 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  10. 제7항 또는 제8항에 있어서, 상기 구형의 볼은 산화실리콘(SiO2) 볼로 이루어지고, 상기 구형의 볼은 화학 에칭에 의해 제거되는 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  11. 제7항에 있어서, 상기 제2 화합물 반도체층은 GaN, AlN, AlGaN 또는 이들의 조합막으로 이루어지는 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  12. 제11항에 있어서, 상기 제2 화합물 반도체층은 Si, Ge, Mg, Zn, O, Se, Mn, Ti, Ni 및 Fe로 이루어진 군 중에서 선택된 1종 이상의 이종물질을 추가로 포함하는 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  13. 제7항에 있어서, 상기 기판은 사파이어(Al2O3), GaAs, 스피넬, InP, SiC 또 는 Si로 이루어지는 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
KR20060134755A 2006-12-27 2006-12-27 기공을 포함하는 화합물 반도체 기판의 제조 방법 및 이를 이용한 발광 소자 KR100834696B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20060134755A KR100834696B1 (ko) 2006-12-27 2006-12-27 기공을 포함하는 화합물 반도체 기판의 제조 방법 및 이를 이용한 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20060134755A KR100834696B1 (ko) 2006-12-27 2006-12-27 기공을 포함하는 화합물 반도체 기판의 제조 방법 및 이를 이용한 발광 소자

Publications (1)

Publication Number Publication Date
KR100834696B1 true KR100834696B1 (ko) 2008-06-02

Family

ID=39769851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060134755A KR100834696B1 (ko) 2006-12-27 2006-12-27 기공을 포함하는 화합물 반도체 기판의 제조 방법 및 이를 이용한 발광 소자

Country Status (1)

Country Link
KR (1) KR100834696B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321270A (zh) * 2018-01-30 2018-07-24 安徽三安光电有限公司 一种发光二极管的制备方法
RU2755933C1 (ru) * 2021-02-01 2021-09-23 Общество с ограниченной ответственностью "Научно-технический центр "Новые технологии" Светоизлучающий диод на кремниевой подложке

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050025139A (ko) * 2002-07-11 2005-03-11 스미토모덴키고교가부시키가이샤 다공질 반도체 및 그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050025139A (ko) * 2002-07-11 2005-03-11 스미토모덴키고교가부시키가이샤 다공질 반도체 및 그의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321270A (zh) * 2018-01-30 2018-07-24 安徽三安光电有限公司 一种发光二极管的制备方法
RU2755933C1 (ru) * 2021-02-01 2021-09-23 Общество с ограниченной ответственностью "Научно-технический центр "Новые технологии" Светоизлучающий диод на кремниевой подложке

Similar Documents

Publication Publication Date Title
KR100831843B1 (ko) 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
KR100956499B1 (ko) 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
KR100994643B1 (ko) 구형 볼을 이용한 화합물 반도체 기판의 제조 방법과 이를 이용한 화합물 반도체 기판 및 화합물 반도체 소자
KR100712753B1 (ko) 화합물 반도체 장치 및 그 제조방법
KR101235239B1 (ko) 반도체 박막 구조 및 그 형성 방법
US8330144B2 (en) Semi-polar nitride-based light emitting structure and method of forming same
JP7461079B2 (ja) 窒化インジウムガリウム構造およびデバイス
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
KR100834696B1 (ko) 기공을 포함하는 화합물 반도체 기판의 제조 방법 및 이를 이용한 발광 소자
KR100932615B1 (ko) 거침처리된 사파이어 기재 기판을 이용한 화합물 반도체기판 및 그 제조방법과, 이를 이용한 고휘도 발광 소자 및그 제조방법
EP1898449B1 (en) Compound semiconductor devices and methods of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130327

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180319

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 12