KR100831843B1 - 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자 - Google Patents

금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자 Download PDF

Info

Publication number
KR100831843B1
KR100831843B1 KR1020060109308A KR20060109308A KR100831843B1 KR 100831843 B1 KR100831843 B1 KR 100831843B1 KR 1020060109308 A KR1020060109308 A KR 1020060109308A KR 20060109308 A KR20060109308 A KR 20060109308A KR 100831843 B1 KR100831843 B1 KR 100831843B1
Authority
KR
South Korea
Prior art keywords
compound semiconductor
substrate
balls
layer
semiconductor layer
Prior art date
Application number
KR1020060109308A
Other languages
English (en)
Other versions
KR20080041338A (ko
Inventor
김용진
김두수
이호준
이동건
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020060109308A priority Critical patent/KR100831843B1/ko
Priority to TW096141232A priority patent/TWI395259B/zh
Priority to US11/982,716 priority patent/US8198649B2/en
Priority to CN200710166236.2A priority patent/CN100544047C/zh
Priority to JP2007289066A priority patent/JP5028226B2/ja
Priority to EP07120215.4A priority patent/EP1921668B1/en
Publication of KR20080041338A publication Critical patent/KR20080041338A/ko
Application granted granted Critical
Publication of KR100831843B1 publication Critical patent/KR100831843B1/ko
Priority to US12/967,897 priority patent/US8158501B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 화합물 반도체 기판 및 그 제조 방법에 관한 것이다. 본 발명은, 기판에 구형의 볼을 코팅하고, 구형의 볼 사이에 금속층을 형성한 다음, 구형의 볼을 제거하여 개구부를 형성하고, 이 개구부로부터 화합물 반도체층을 성장시키는 방법을 제공한다. 본 발명에 의하면, 종래의 ELO(Epitaxial Lateral Overgrowth)법이나 금속층 상에 화합물 반도체층을 형성하는 방법에 비하여 공정을 단순화시킬 수 있을 뿐만 아니라 고품질의 화합물 반도체층을 빠르고 간단하며 저렴하게 성장시킬 수 있다. 또한, 금속층이 발광 소자의 일방 전극과 빛의 반사막 역할을 함으로써, 소비전력을 절감하고 발광 효율이 높은 발광 소자를 제공할 수 있다.
화합물 반도체, 발광 소자, 금속층, 구형 볼, 선택적 성장

Description

금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및 이를 이용한 화합물 반도체 소자{Compound semiconductor substrate grown on metal layer, method for manufacturing the same, and compound semiconductor device using the same}
도 1 내지 도 6은 본 발명의 바람직한 실시예에 따른 화합물 반도체 기판 및 화합물 반도체 소자의 제조 방법을 설명하기 위한 도면들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 12 : 구형의 볼
20 : 금속층 30 : 개구부
42 : 버퍼층 44, 50, 60, 62 : 화합물 반도체층
64, 66 : 전극(전극 패드)
본 발명은 발광 소자 등의 제조에 사용되는 화합물 반도체 기판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 금속층 위에 화합물 반도체층이 성장된 반도체 기판을 용이하고 저렴하게 제조할 수 있는 방법 및 그에 의해 제조된 화합물 반도체 기판 및 소자에 관한 것이다.
전형적인 화합물 반도체로서의 질화갈륨(GaN)은 청색 발광 소자나 고온 전자 소자 등의 응용에 적합한 물질로 알려져 있다. 최근, 이러한 청색 발광 소자 등의 수요가 급증하면서 GaN 기판에 대한 수요가 증가하고 있다. 그러나, 고품질의 GaN 기판은 그 제조가 무척 까다로워 그 제조 비용이나 시간이 많이 들고 있다. 예를 들어, 고품질 GaN 기판의 제조에 널리 사용되는 ELO(Epitaxial Lateral Overgrowth) 방법의 경우, 기판과 GaN 결정 사이에 존재하는 격자상수 차이와 열팽창 계수 차이에 의한 스트레스 발생을 스트라이프 형태의 SiO2 마스크를 사용하여 감소시키는 방법이다. 즉, ELO 방법은 기판 상에 GaN 박막을 성장시킨 후, GaN 박막이 성장된 기판을 반응기에서 꺼낸 다음 증착장비에 장입하여 GaN 박막 상에 SiO2 박막을 형성시키고, SiO2 박막이 증착된 기판을 증착장비에서 꺼낸 후 사진식각 기법을 이용하여 SiO2 마스크 패턴을 형성하고, 이를 다시 반응기에 장입하여 GaN 박막을 형성하는 방법이다(보다 상세히는, 특허 제455277호 공보 참조). 그러나, 이러한 ELO 방법은 상술한 바와 같은 복잡한 공정을 거치게 되고 공정 시간 또한 오래 걸릴 뿐만 아니라 재현성과 수율에도 문제점이 있다.
한편, 위와 같은 화합물 반도체를 사용하여 제조된 발광 소자의 발광 효율의 향상이나 소비전력의 절감도 중요한 과제이다. 즉, 발광 소자의 활성층에서 발생된 빛은 발광 소자의 표면 쪽으로 방출되지만 기판 쪽으로도 방출되어 기판에 의해 흡수되는 등 발광 효율이 떨어지게 된다. 이를 해결하기 위해, 표면이 미세 가공된 기판(patterned substarate)을 사용하여 활성층에서 발생되어 기판 쪽으로 방출되 는 빛을 난반사시켜 기판에 의한 투과나 흡수를 줄임으로써 발광 소자의 표면 쪽으로의 발광 효율을 증가시키고자 하는 시도가 있다. 그러나, 기판을 미세 가공하기 위해서는 그만큼 복잡한 공정과 시간을 필요로 한다는 단점이 있다.
또한, 미국특허 제6,239,005호에서는 사파이어 기판의 표면에 에피택셜 백금층을 형성한 후 이 위에 GaN층을 유기금속 기상 에피택셜 성장법으로 성장시키는 기술을 제안하고 있다. 즉, 이 백금층을 반사경을 겸한 하부 전극으로 사용함으로써 발광 효율의 향상과 전극 저항의 저감을 도모하고 있다. 그러나, 본래 금속층 상에 GaN층을 성장시키는 것은 매우 까다롭기 때문에, 이 미국특허에서는, 단결정 구조의 절연성 기판의 특정 결정면을 층을 형성할 면으로 하고 이 특정면 상에 백금층을 특정한 결정축 방향으로 에피택셜 성장시키고, 다시 그 위에 GaN층을 에피택셜 성장시키는, 매우 고비용의 공정을 제안하고 있다.
이와 같이, 결정 결함이 적은 고품질의 화합물 반도체 기판을 제조하기 위해서는 사진 식각 공정과 같이 비용이 많이 들고 복잡한 공정을 필요로 하고, 또한 발광 효율을 향상시키고 소비 전력을 저감하기 위해서도 고비용의 공정을 필요로 하는 것이 현재의 실상이다. 게다가, 고비용에도 불구하고 그 재현성과 수율이 낮다는 점도 해결해야 할 과제이다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 전술한 종래기술의 문제점을 극복하여 간단하고 저렴한 방법으로 고품질, 고효율의 화합물 반도체 기판 및 그 제조 방법을 제공하는 데에 있다.
상기의 기술적 과제를 달성하기 위하여 본 발명에서는, 복잡하고 비용이 많이 드는 사진 식각 공정이나 에피택셜 성장된 금속층 상에 화합물 반도체층을 에피택셜 성장시키는 기술을 사용하지 않고, 구형의 볼을 이용한다.
즉, 본 발명에 따른 화합물 반도체 기판의 제조 방법은, (a) 다수의 구형의 볼을 준비하는 단계; (b) 기판 상에 다수의 구형의 볼을 코팅하는 단계; (c) 구형의 볼이 코팅된 기판 상에 구형의 볼 크기보다 작은 두께로 금속층을 증착하는 단계; (d) 금속층이 증착된 기판으로부터 다수의 구형의 볼을 제거하는 단계; (e) 다수의 구형의 볼이 제거되어 노출된 기판의 표면으로부터 화합물 반도체층을 성장시키는 단계; (f) 화합물 반도체층을 측면 방향으로 성장시켜 금속층 위에서 서로 붙게 하는 단계; 및 (g) 화합물 반도체층을 목표하는 두께까지 성장시키는 단계를 포함한다.
여기서, 상기 구형의 볼은 산화실리콘(SiO2) 볼, 사파이어(Al2O3) 볼, 산화타이타늄(TiO2) 볼, 산화지르코늄(ZrO2) 볼, Y2O3-ZrO2 볼, 산화구리(CuO, Cu2O) 볼, 산화탄탈륨(Ta2O5) 볼, PZT(Pb(Zr,Ti)O3) 볼, Nb2O5 볼, FeSO4 볼, Fe3O4 볼, Fe2O3 볼, Na2SO4 볼, GeO2 볼, 또는 CdS 볼로 이루어질 수 있으며, 크기나 제조의 용이성의 관점에서 산화실리콘 볼이 바람직하다.
또한, 상기 구형의 볼은 딥 코팅(dip coating)이나 스핀 코팅(spin coating)과 같은 간단한 방법으로 기판 상에 코팅될 수 있으며, 초음파 세정이나 화학적 에 칭을 통해 간단히 제거될 수 있다.
또한, 상기 금속층은 Pt, Ti, Cr, Al 또는 Cu로 이루어질 수 있으며, 통상의 스퍼터링(sputtering)이나 이베포레이션(evaporation) 방식으로 증착될 수 있다.
이와 같이, 본 발명의 제조 방법은 까다로운 제어가 필요없고 간단하며 저렴한 공정으로 이루어진다.
이와 같은 방법에 의해 제조되는 본 발명에 따른 화합물 반도체 기판은, 기판; 기판의 표면을 노출시키는 다수의 원형 개구부가 형성되어 기판 상에 적층된 금속층; 및 다수의 원형 개구부에 의해 노출된 기판 표면으로부터 성장되어 개구부를 채우고 금속층을 덮는 화합물 반도체층을 포함한다.
또한, 본 발명에 의하면 상기와 같은 화합물 반도체 기판을 이용하여 화합물 반도체 소자를 제조할 수 있는데, 이 화합물 반도체 소자는, 상기 화합물 반도체층이, 제1도전형의 화합물 반도체층; 제1도전형의 화합물 반도체층 상에 형성된 활성층; 및 활성층 상에 형성된 제2도전형의 화합물 반도체층을 포함하고, 상기 금속층을 제1전극으로 사용하며, 상기 제2도전형의 화합물 반도체층 상에 형성된 제2전극을 포함하는 구조를 가진다.
이와 같이 본 발명의 화합물 반도체 소자는 금속층을 반사막겸 전극으로 사용할 수 있어 발광 효율의 향상과 소비 전력의 절감이 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 다른 형태로 변 형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 게재될 수도 있다.
도 1 내지 도 6은 본 발명의 바람직한 실시예에 따라 화합물 반도체 기판 및 이를 이용한 화합물 반도체 소자를 제조하는 과정을 개략적으로 도시한 도면이다. 도 1의 (a) 및 도 2 내지 도 6은 단면도이고, 도 1의 (b)는 평면도이다(도 2 이하에서는 평면도를 생략하였다). 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1을 참조하면, 먼저 구형의 볼(12)을 준비하여 기판(10) 상에 코팅한다. 구형의 볼은 산화실리콘(SiO2) 볼, 사파이어(Al2O3) 볼, 산화타이타늄(TiO2) 볼, 산화지르코늄(ZrO2) 볼, Y2O3-ZrO2 볼, 산화구리(CuO, Cu2O) 볼, 산화탄탈륨(Ta2O5) 볼, PZT(Pb(Zr, Ti)O3) 볼, Nb2O5 볼, FeSO4 볼, Fe3O4 볼, Fe2O3 볼, Na2SO4 볼, GeO2 볼 또는 CdS 볼 등 다양한 재료로 만들거나 구입하여 준비할 수 있다. 또한, 구형 볼의 크기(직경)는 최종 완성품인 화합물 반도체 소자의 종류와 크기에 따라 수 나노미터(㎚)∼수십 마이크로미터(㎛)까지 다양하게 선택할 수 있다. 최근 발광 소자로 사용되는 GaN 기판에서 GaN층의 두께가 통상 수㎛인 점을 감안하면, 예컨대 10㎚∼2㎛ 정도의 크기를 갖는 구형의 볼이 바람직하다. 또한, 기판(10) 상에 코팅하고 나중에 제거하는 공정의 편의성을 생각한다면, 산화실리콘(SiO2) 볼이 적절하다.
산화실리콘(SiO2) 볼을 예로 들어 그 제조 방법을 설명하면, 먼저 구형의 볼(12)을 만들기 위하여 TEOS(tetraethyl orthosilicate)를 무수 에탄올에 녹여 제1 용액을 만든다. 또한 암모니아 에탄올 용액과 탈이온화된(deionized) 물과 에탄올을 섞어 제2 용액을 제조한다. 암모니아는 구형의 볼을 만들기 위한 촉매제로 작용한다. 이어서, 제1 용액과 제2 용액을 섞은 후, 소정 온도에서 소정 시간 동안 교반하면 구형의 산화실리콘 볼이 만들어진다. 이렇게 하여 얻어진 구형 볼이 포함된 용액으로부터 원심분리를 통하여 구형의 볼을 분리한 후에 에탄올로 씻어주고, 에탄올 용액에 재분산시켜 슬러리(slury)와 유사한 형태의 구형 볼이 분산된 용액을 얻는다. 구형의 볼은 제조 조건, 즉 반응 시간, 온도, 반응 물질의 양에 따라 그 크기를 다양하게 제조할 수 있다. 한편, 본 출원인은 2005년 3월 9일자로 출원되고(출원번호: 10-2005-0019605) 2006년 9월 19일자로 공개된(공개번호: 10-2006-0098977) 특허출원을 통해, 구형의 볼이 코팅된 기판에 화합물 반도체층을 성장시키는 방법을 제안한 바 있는데, 산화실리콘 볼의 더욱 상세한 제조 방법은 이 출원에 개시되어 있다.
이렇게 얻어진 구형의 볼(12)이 분산된 용액을 드롭(drop), 딥핑(dipping), 스핀 코팅(spin coating)과 같은 방법을 이용하여 기판(10) 위에 코팅한다. 이때, 코팅 시간과 횟수를 적절하게 제어하면 기판 상의 구형 볼(12)의 밀도를 다양하게 조절할 수 있다. 도 1에 도시된 바와 같이, 구형의 볼(12)은 너무 밀집되지 않고 기판이 적당히 노출될 정도로 코팅되는 게 바람직하다. 구형의 볼(12)들 사이로 노 출된 기판(10) 표면에 금속층(도 2 이하에서 20)이 형성되게 되는데, 이 금속층(20)은 화합물 반도체 소자의 전극으로 기능할 때 전기 저항이 작도록 서로 연결되는 것이 바람직하고, 또한 금속층(20)은 후술하는 활성층(도 6에서 60)에서 발생되어 기판(10) 쪽으로 방출되는 빛을 반사시켜 소자의 표면 쪽(도 6에서 위쪽)으로 방출되는 광량을 증가시키기 위해서는 어느 정도의 면적을 확보할 필요가 있다. 한편, 구형의 볼(12)들이 너무 듬성듬성하게 코팅되면, 이 구형의 볼(12)들이 제거되어 형성되는 개구부(도 3의 30)로부터 성장되는 화합물 반도체층(도 5 이하에서 50)의 성장 시간이 너무 오래 걸리게 된다. 따라서, 구형의 볼의 코팅 밀도는 발광 소자의 발광 효율과 화합물 반도체층의 성장 속도를 고려하여 적절하게 조절한다.
기판(10)으로는 사파이어(Al2O3), GaAs, 스피넬, InP, SiC 또는 Si 등의 물질로된 기판을 사용할 수 있으나, 각각의 재료는 다음과 같은 장단점이 있으므로 응용 범위나 요구되는 품질에 따라 적절히 선택한다. 즉, 사파이어 기판은 고온 안정성이 높으나, 기판 크기가 작아 대면적 제조에 어려움이 있다. 또한, 실리콘 카바이드(SiC) 기판은 결정 구조가 질화갈륨(GaN)과 동일하고 고온 안정성이 높고 격자 상수 및 열팽창 계수도 질화갈륨(GaN)과 유사하나, 가격이 비싸다는 단점이 있다. 실리콘 기판은 질화갈륨(GaN)과의 격자 상수 차이가 17％ 정도이고 열평창 계수도 35％ 정도로 차이가 있으나 12인치 이상의 대면적에서도 제조가 가능하므로 제조비용을 절감시킬 수 있으며, 이를 이용한 소자의 응용 범위를 획기적으로 넓힐 수 있다.
도 2를 참조하면, 구형의 볼(12)들이 코팅된 기판(10) 상에 금속층(20)을 증착한다. 금속층(20)은 공정 조건이 까다로운 에피택셜 성장 방식으로 형성할 필요는 없으므로, 양산성을 고려하여 스퍼터링(sputtering)이나 이베포레이션(evaporation) 방식으로 증착하면 된다. 이 금속층(20)은 활성층(60)에서 나온 빛이 기판(10)으로 흡수되어 소실되는 것을 막고 발광 소자의 표면 쪽으로 반사시키는 반사막으로 기능하며, 또한 발광 소자의 일방 전극으로 기능하게 되므로 반사율이 좋고 전기 저항이 적은 것이 바람직한데, 예컨대 Pt, Ti, Cr, Al, Cu 등을 사용할 수 있다. 또한, 금속층(20)의 두께는 빛이 투과되지 않고 반사될 정도의 두께 이상이면 되고, 다음 단계에서 구형의 볼(12)이 제거될 수 있도록 구형 볼(12)의 직경보다는 작은 두께이면 된다.
이어서, 구형의 볼(12)을 제거하여 실질적으로 원형인 다수의 개구부(30)를 형성하게 되는데, 그 전에 금속층(20)에 대한 열처리를 수행할 수 있다. 즉, 구형 볼(12)을 제거하기 전에, 암모니아나 질소 분위기에서 금속층(20)을 이루는 금속의 융점 이하의 온도에서 열처리를 수행한다. 이 열처리에 의해 금속층이 리플로우(reflow)되어 표면이 평탄해지게 되어 빛의 반사율을 더욱 높일 수 있다. 또한, 이 열처리로 인해 금속층(20)의 산화를 방지할 수 있으며, 특히 질화물계의 화합물 반도체층(50)의 성장시 중간층의 역할을 하게 할 수 있다.
구형의 볼(12) 사이에 금속층(20)을 증착한 후, 또는 금속층(20)에 대한 열처리 후, 구형의 볼(12)을 제거한다. 기판(10) 상에 코팅된 구형의 볼(12)은 기판과의 접착력이 그렇게 크지는 않으므로 비교적 간단히, 예컨대 초음파 세척과 같은 방법으로 제거할 수 있다. 금속층(20)이 상대적으로 두껍게 증착되는 등으로 인해 구형의 볼(12)이 초음파 세척과 같은 방법으로 간단히 제거되지 않을 때에는, 화학적 에칭을 통해 제거하면 된다. 예를 들어, 구형 볼이 산화실리콘으로 이루어진 경우는 기판 전체를 불산 용액에 담가 습식 식각에 의해 구형 볼(12)을 제거할 수 있다. 그러면, 도 3에 도시된 바와 같이, 구형의 볼이 있던 자리는 실질적으로 원형의 개구부(30)로 되어 기판(10)이 드러나고, 기판 상에는 다수의 개구부(30)가 형성된 금속층(20)이 남게 된다.
이어서 도 4를 참조하면, 구형의 볼(12)이 제거되어 금속층(20)에 다수의 개구부(30)가 형성된 기판(10)을 MOCVD(Metal Organic Chemical Vapor Deposition) 장치에 장입하여 버퍼층(42)을 성장시킨다. MOCVD 방법을 이용하여 버퍼층을 형성하는 방법을 설명하면, 개별적인 라인을 통해 반응전구체들을 소정의 흐름 속도로 반응기 내로 주입하고, 반응기를 적절한 압력, 온도로 유지하면서 상기 반응전구체들을 화학 반응시켜 목표하는 두께의 버퍼층(42)을 형성한다.
버퍼층(42)은 기판(10)과 후속 공정에서 형성될 화합물 반도체층(44,50)과의 결정학적 차이를 줄이고 이를 통해 결정결함 밀도를 최소화하기 위하여 형성한다. 따라서, 버퍼층(42)은 후속 공정에서 형성될 화합물 반도체층과의 결정 특성이 유사하여 화학적으로 안정된 물질을 사용하는 것이 바람직하다. 즉, 나중에 형성되는 화합물 반도체층과 결정 구조가 동일 또는 유사하거나, 격자 상수가 동일 또는 유사하거나, 열팽창 계수가 동일 또는 유사한 물질로 형성하는 것이 바람직하다. 바람직하게는, 나중에 형성될 화합물 반도체층과 결정 구조가 동일하고 격자 상수 차 이가 적어도 20％ 이내인 물질로 형성한다.
구체적으로, 버퍼층(42)은, 화합물 반도체층(44,50)이 후술하는 바와 같이 질화물계 화합물 반도체로 이루어지는 경우, GaN막, AlN막, AlGaN막 또는 이들의 조합막 등으로 형성할 수 있다. 이 경우 반응전구체는 트리메틸알루미늄(TMAl), 트리메틸갈륨(TMGa), 트리에틸갈륨(TEGa) 또는 GaCl3 등을 사용할 수 있고, 질화물 소스 가스는 암모니아(NH3), 질소 또는 터셔리부틸아민(Tertiarybutylamine(N(C4H9)H2)을 사용할 수 있다. GaN 저온 버퍼층의 경우, 400∼800℃의 온도 범위에서 10∼40nm의 두께로 성장시킨다. AlN 또는 AlGaN 버퍼층의 경우, 400∼1200℃의 온도 범위에서 10∼200nm의 두께로 성장시킨다. 버퍼층(42)은 사용하는 기판, 성장 장비(MOCVD 장치), 성장 조건 등에 따라 선택적으로 사용할 수 있다.
이렇게 버퍼층(42)을 성장시키면 버퍼층(42)은 금속층(20) 표면보다는 개구부(30)에 의해 노출된 기판(10) 상에서 더 빠르게 성장되어, 도 4에 도시된 바와 같이, 개구부(30) 내부 기판(10) 상에 선택적으로 형성되게 된다.
한편, 본 실시예에서 버퍼층(42)은 금속층(20)을 증착하고 구형의 볼(12)을 제거한 다음 개구부(30)에 성장시켰으나, 버퍼층의 형성 순서는 바뀔 수 있다. 즉, 구형의 볼(12)을 기판(10) 상에 코팅하기 전에 기판(10)의 전면(全面)에 버퍼층을 형성하고, 그 위에 구형의 볼(12)을 코팅할 수도 있다. 또한, 본 실시예에서 버퍼층(42)은 단층으로 이루어지는 것으로 도시되고 설명되었지만, 서로 다른 물질로 다층으로 구성할 수도 있다.
이어서, 버퍼층(42)이 형성된 기판 상에 화합물 반도체층(44)을 성장시킨다. 화합물 반도체층(44)으로는, 자외선, 가시광선 또는 적외선 영역의 빛을 방출하는 Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체층이 사용될 수 있다. 화합물 반도체층(44)으로 질화물계 화합물 반도체를 사용할 경우, GaN, AlN, InN 및 이들의 조합(예를 들면 Ga1-xAl1-yIn1-zN, 0≤x,y,z≤1, x+y+z=1) 등을 예로 들 수 있다. 질화갈륨(GaN)은 직접 천이형 광대역 반도체(wide bandgap semiconductor)로서 밴드갭 에너지가 3.4eV이고, 청색 발광 소자 또는 고온 전자 소자의 응용에 적합한 물질로 알려져 있다. 화합물 반도체층(44)의 증착시 인듐(In) 또는 알루미늄(Al)을 개별, 동시 또는 순차적으로 주입하면서 박막 증착 공정을 수행하여 InN, AlN, InGaN, AlGaN, InGaAlN 등의 박막을 성장시킴으로써 소자의 밴드갭을 1.9 내지 6.2 eV로 조절할 수 있다. GaN 박막은 3.4eV의 밴드갭을 가지며, AlN 박막은 6.2eV의 밴드갭을 가지며, InN 박막은 0.7eV의 밴드갭을 갖는 것으로 알려져 있다. AlN은 6.2eV의 밴드갭을 가지므로 자외선 영역의 빛을 방출하고, AlxGa1-xN(0〈x〈1)은 AlN보다 작은 밴드갭을 갖지만 자외선 영역의 빛을 방출하며, GaN은 AlxGa1-xN(0〈x〈1)보다 작은 3.4eV의 밴드갭을 가지며, InxGa1-xN(0〈x〈1)은 GaN보다 작은 밴드갭을 가지고 가시광선 영역의 빛을 방출하며, InN은 InxGa1-xN(0〈x〈1)보다 작은 0.7eV의 밴드갭을 가져 적외선 영역의 빛을 방출한다.
화합물 반도체층(44)을 성장시키는 바람직한 방법으로는 유기금속 화학증착 법(MOCVD), 분자빔 에피 박막 증착법(Molecular Beam Epitaxy; MBE) 또는 HVPE법(Hydride Vapor Phase Epitaxy) 등을 예로 들 수 있다.
유기금속 화학증착법을 이용하여 화합물 반도체층(44)을 형성하는 방법을 설명하면, 먼저 기판을 반응기 내로 장입하고, 반응전구체들을 운반기체를 이용하여 반응기 내로 각각 주입한다. 이어서, 소정 범위의 온도와 소정 범위의 압력에서 상기 반응전구체들을 화학 반응시켜 화합물 반도체층(44)을 성장시킨다. 화합물 반도체층이 질화물 계열의 박막일 경우, 반응전구체로는 트리메틸알루미늄(TMAl), 트리메틸갈륨(TMGa), 트리에틸갈륨(TEGa) 또는 GaCl3을 사용할 수 있고, 질화물 소스 가스는 암모니아(NH3), 질소 또는 터셔리부틸아민(Tertiarybutylamine(N(C4H9)H2)을 사용할 수 있다. 반응기의 온도는 900∼1150℃이 적절하고, 압력은 10-5∼2000mmHg가 적절하다.
MOCVD법에 의해 질화갈륨(GaN) 박막을 형성하는 과정을 반응식으로 나타내면 다음과 같다.
Ga(CH3)3＋NH3 → Ga(CH3)3·NH3
트리메틸갈륨(TMGa)과 암모늄(NH3)이 유입되어 Ga(CH3)3·NH3가 생성된다.
Ga(CH3)3·NH3는 기판 상에서 열분해되면서 GaN 박막이 형성되게 되는데, 다음과 같은 반응에 의해 GaN막이 형성되게 된다.
Ga(CH3)3·NH3 → GaN＋nCH4＋1/2(3-n)H2
화합물 반도체층(44)은 버퍼층(42) 상에서 클러스터(cluster) 또는 섬(island) 형태로 성장하여 기판(버퍼층)에 흡착되게 되는데, 화합물 반도체층(44)도 버퍼층(42)과 마찬가지로, 금속층(20)의 표면보다는 버퍼층(42)의 상부에서 더 빠르게 성장되어 개구부(30)를 채우고 금속층(20) 위까지 성장된다. 금속층(20) 위까지 성장된 화합물 반도체층(44)은 개구부(30) 간의 간격이 좁은 경우 이웃하는 개구부로부터 성장된 화합물 반도체층(44)과 서로 합쳐져서 연속적인 박막 형태를 이룬다. 이렇게 개구부로부터 성장된 화합물 반도체층(44)을 측면 방향으로 계속적으로 성장시켜 서로 붙은 화합물 반도체층을 형성하고, 원하는 두께에 이를 때까지 계속 성장시키면, 도 5에 도시된 바와 같이, 개구부(30)를 채우고 금속층(20) 상에서 연결된 형태의 화합물 반도체층(50)이 얻어진다. 이때 화합물 반도체층(50)의 두께는 품질의 요구 수준 또는 사양에 따라 적절히 조절 가능하다.
상기의 화합물 반도체층(50)은 본 실시예의 화합물 반도체 기판을 사용하여 제조하고자 하는 화합물 반도체 소자에 따라 다양하게 구성할 수 있다. 예컨대, 화합물 반도체층(50)은 동일한 물질로 이루어진 단층일 수도 있고, 다른 물질로 이루어진 다층으로 형성할 수 있다. 또한, 화합물 반도체층의 증착시, 목적하는 용도에 따라 Si, Ge, Mg, Zn, O, Se, Mn, Ti, Ni 및 Fe로 이루어진 군 중에서 선택된 1종 이상의 다양한 이종물질을 주입하면서 증착 공정을 수행함으로써 이종물질이 첨가 된 형태의 화합물 반도체층을 제조할 수도 있다. 이러한 이종물질은 화합물 반도체층의 전기적, 광학적 또는 자기적 성질을 변화시키기 위하여 사용자의 요구에 따라 선택적으로 추가할 수 있다. 이종물질은 인시츄 도핑(in-situ doping), 익스시츄 도핑(ex-situ doping) 또는 이온주입(implantation) 등을 통해 첨가할 수 있다. 인시츄 도핑은 반도체층을 성장시킬 때 추가하고자 하는 이종물질을 첨가하는 방법이고, 익스시츄 도핑은 화합물 반도체층을 성장시킨 후 열처리나 플라즈마(plasma) 처리로 이종물질을 화합물 반도체층에 주입하는 방법이다. 이온주입은 추가하고자 하는 이종물질을 가속시켜 화합물 반도체층과 충돌시켜 반도체층 내에 이종물질을 주입하는 방법이다.
또한, 본 실시예에 따라 화합물 반도체층을 형성한 후, 이를 기초로, 즉 상기 화합물 반도체층을 기판으로 사용하여 HVPE(Hydride Vapor Phase Epitaxy)법을 이용하여 두꺼운 화합물 반도체층을 증착할 수도 있다. HVPE법은 기상 성장 방식의 일종으로서 기판 위에 가스들을 흘려줌으로써 가스들의 반응에 의하여 결정이 성장되는 방식이다. 이렇게 HVPE법에 의하여 두꺼운 화합물 반도체층이 형성되면, 기판으로 사용한 화합물 반도체층을 잘라내거나 화합물 반도체층을 제외한 영역을 연마(polishing 또는 grinding)하여 제거하고, 기판 위에 성장된 균일하고 고품질의 화합물 반도체층 만을 선택하여 사용할 수도 있음은 물론이다.
HVPE(Hydride Vapor Phase Epitaxy)법을 이용하여 화합물 반도체층 상에 화합물 반도체층, 예컨대 GaN 후막을 형성하는 방법을 설명하면, 반응기 안에 Ga 금속을 수납한 용기를 배치해 두고, 상기 용기 주위에 설치한 히터로 가열하여 Ga 융 액을 만든다. 이렇게 얻은 Ga 융액과 HCl을 반응시켜 GaCl 가스를 만든다.
이를 반응식으로 나타내면 다음과 같다.
Ga(l)+HCl(g) → GaCl(g)+1/2H2(g)
GaCl 가스와 암모니아(NH3)을 반응시키면 GaN층이 형성되게 되는데, 다음과 같은 반응에 의해 GaN층이 형성되게 된다.
GaCl(g)+NH3 → GaN+HCl(g)+H2
이때 반응되지 않은 기체는 다음과 같은 반응에 의해 배기되게 된다.
HCl(g)+NH3 → NH4Cl(g)
HVPE(Hydride Vapor Phase Epitaxy)법은 100㎛/hr 정도의 빠른 성장률로 후막 성장이 가능하므로 높은 생산성을 얻을 수 있다.
본 실시예에서는, 상기와 같이 얻어진 화합물 반도체 기판을 이용하여 발광 소자를 제조하는 예를 든다. 즉, 도 5와 같이 제1의 화합물 반도체층(50)이 형성된 기판 위에, 도 6에 도시된 바와 같이, 활성층(60) 및 제2의 화합물 반도체층(62)을 형성한다. 여기서, 제1의 화합물 반도체층(50)은 제1도전형(예컨대 n형)의 화합물 반도체층으로 예컨대 GaN층으로 이루어지고, 제2의 화합물 반도체층(62)은 제2도전형(예컨대 p형)의 화합물 반도체층으로 예컨대 GaN로 이루어진다. 또한, 활성 층(60)은 예컨대 InGaN층으로서 양자우물 구조 또는 다중양자우물 구조를 가질 수 있다.
이어서, 제2의 화합물 반도체층(62), 활성층(60) 및 제1의 화합물 반도체층(50)을 패터닝하여 금속층(20)의 일부를 노출시키고, 그 위에 전극(전극 패드)이 될 도전물질을 증착하고 패터닝하여 제1전극(64) 및 제2전극(66)을 형성한다. 이 전극(전극 패드)을 이루는 도전물질은 예컨대, Ni 또는 Au와 같이 발광 소자의 전극으로 널리 사용되는 금속 또는 그 합금으로 할 수 있다.
이렇게 하여 얻어진 발광 소자에서, 금속층(20)은 전술한 바와 같이 평면적으로 서로 연결된 형태이므로, 제1전극(전극 패드)(64)과 전기적으로 연결되어 제1도전형의 화합물 반도체층(50) 쪽의 전극으로 기능하게 되어 종래에 비해 전극의 전기 저항이 현저하게 감소되어 소비전력의 절감에 기여한다. 또한, 이 금속층(20)은 활성층(60)에서 방출되어 기판(10) 쪽으로 나오는 빛을 발광 소자의 표면쪽(제2의 화합물 반도체층(62)쪽)으로 반사하여, 기판(10)에 의해 흡수 소멸되는 광량을 저감시킴으로써 소자의 발광 효율을 비약적으로 향상시킨다.
이상, 본 발명의 바람직한 실시예를 들어 본 발명을 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
본 발명에 의한 화합물 반도체 기판 및 그 제조 방법에 의하면, 구형의 볼을 이용하여 통상의 증착 방법에 의해 증착된 금속층에 기판을 노출시키는 개구부를 형성하고, 이 개구부로부터 화합물 반도체층을 성장시킨다. 따라서, 종래의 사진 식각 공정을 이용하는 ELO(Epitaxial Lateral Overgrowth)법이나, 에피택셜 금속층을 성장시키고 그 위에 화합물 반도체층을 성장시키는 방법에 비해, 고품질의 화합물 반도체 기판을 제어가 용이하고 저렴하며 높은 재현성과 생산성을 가지고 제조할 수 있다.
또한, 본 발명에 의하면 금속층이 화합물 반도체 소자의 일방 전극이 되므로 전기 저항을 낮추어 소비전력을 절감할 수 있고, 금속층이 반사막으로 기능하므로 발광 소자의 발광 효율을 높일 수 있다.

Claims (21)

  1. 기판;
    상기 기판의 표면을 노출시키는 다수의 원형 개구부가 형성되어 상기 기판 상에 적층된 금속층; 및
    상기 다수의 원형 개구부에 의해 노출된 기판 표면으로부터 성장되어 상기 개구부를 채우고 상기 금속층을 덮는 화합물 반도체층을 포함하는 화합물 반도체 기판.
  2. 제1항에 있어서, 상기 금속층은 Pt, Ti, Cr, Al 또는 Cu로 이루어진 것을 특징으로 하는 화합물 반도체 기판.
  3. 제1항에 있어서, 상기 기판과 상기 화합물 반도체층의 결정학적 차이를 완화시켜 상기 화합물 반도체층의 결정 결함 밀도를 최소화하기 위하여 상기 기판과 상기 화합물 반도체층 사이에 형성된 버퍼층을 더 포함하는 것을 특징으로 하는 화합물 반도체 기판.
  4. 제3항에 있어서, 상기 버퍼층은 GaN, AlN, AlGaN 또는 이들의 조합막으로 이루어진 것을 특징으로 하는 화합물 반도체 기판.
  5. 제1항에 있어서, 상기 금속층의 두께가 상기 개구부의 직경보다 작은 것을 특징으로 하는 화합물 반도체 기판.
  6. 제1항에 있어서, 상기 개구부의 직경이 10㎚∼2㎛인 것을 특징으로 하는 화합물 반도체 기판.
  7. 제1항에 있어서, 상기 화합물 반도체층은 GaN, AlN, InN 또는 이들의 조합(Ga1-xAl1-yIn1-zN, 0≤x,y,z≤1, x+y+z=1)으로 이루어진 막인 것을 특징으로 하는 화합물 반도체 기판.
  8. 제7항에 있어서, 상기 화합물 반도체층은 Si, Ge, Mg, Zn, O, Se, Mn, Ti, Ni 및 Fe로 이루어진 군 중에서 선택된 1종 이상의 이종물질을 추가로 포함하는 것을 특징으로 하는 화합물 반도체 기판.
  9. 제1항에 있어서, 상기 기판은 사파이어(Al2O3), GaAs, 스피넬, InP, SiC 또는 Si로 이루어진 것을 특징으로 하는 화합물 반도체 기판.
  10. 제1항 내지 제9항 중 어느 한 항에 기재된 화합물 반도체 기판을 이용하여 제조된 화합물 반도체 소자로서,
    상기 화합물 반도체층은, 제1도전형의 화합물 반도체층; 상기 제1도전형의 화합물 반도체층 상에 형성된 활성층; 및 상기 활성층 상에 형성된 제2도전형의 화합물 반도체층을 포함하고,
    상기 금속층을 제1전극으로 사용하며,
    상기 제2도전형의 화합물 반도체층 상에 형성된 제2전극을 포함하는 화합물 반도체 소자.
  11. (a) 다수의 구형의 볼을 준비하는 단계;
    (b) 기판 상에 상기 다수의 구형의 볼을 코팅하는 단계;
    (c) 상기 구형의 볼이 코팅된 기판 상에 상기 구형의 볼 크기보다 작은 두께로 금속층을 증착하는 단계;
    (d) 상기 금속층이 증착된 기판으로부터 상기 다수의 구형의 볼을 제거하는 단계;
    (e) 상기 다수의 구형의 볼이 제거되어 노출된 기판의 표면으로부터 화합물 반도체층을 성장시키는 단계;
    (f) 상기 화합물 반도체층을 측면 방향으로 성장시켜 상기 금속층 위에서 서로 붙게 하는 단계; 및
    (g) 상기 화합물 반도체층을 목표하는 두께까지 성장시키는 단계를 포함하는 화합물 반도체 기판의 제조 방법.
  12. 제11항에 있어서, 상기 구형의 볼의 지름은 10㎚∼2㎛인 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  13. 제11항에 있어서, 상기 구형의 볼은 산화실리콘(SiO2) 볼, 사파이어(Al2O3) 볼, 산화타이타늄(TiO2) 볼, 산화지르코늄(ZrO2) 볼, Y2O3-ZrO2 볼, 산화구리(CuO, Cu2O) 볼, 산화탄탈륨(Ta2O5) 볼, PZT(Pb(Zr,Ti)O3) 볼, Nb2O5 볼, FeSO4 볼, Fe3O4 볼, Fe2O3 볼, Na2SO4 볼, GeO2 볼, 또는 CdS 볼로 이루어진 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  14. 제11항에 있어서, 상기 금속층은 Pt, Ti, Cr, Al 또는 Cu로 이루어지는 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  15. 제11항에 있어서, 상기 금속층은 스퍼터링(sputtering) 또는 이베포레이션(evaporation) 방식으로 증착되는 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  16. 제11항에 있어서, 상기 (b) 단계 이전 또는 상기 (d) 단계와 (e) 단계의 사이에, 상기 기판과 상기 화합물 반도체층과의 결정학적 차이를 완화시켜 상기 화합물 반도체층의 결정 결함 밀도를 최소화하기 위하여 상기 기판과 상기 화합물 반도 체층 사이에 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  17. 제16항에 있어서, 상기 버퍼층은 10∼200㎚의 두께로 형성하고, GaN, AlN, AlGaN 또는 이들의 조합막으로 이루어지는 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  18. 제11항에 있어서, 상기 (c) 단계 이후에, 상기 금속층에 대해 암모니아 또는 질소 분위기에서 상기 금속층을 이루는 금속의 융점 이하의 온도에서 열처리하는 단계를 더 포함하는 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  19. 제11항에 있어서, 상기 화합물 반도체층은 GaN, AlN, AlGaN 또는 이들의 조합막으로 이루어지는 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  20. 제19항에 있어서, 상기 화합물 반도체층은 Si, Ge, Mg, Zn, O, Se, Mn, Ti, Ni 및 Fe로 이루어진 군 중에서 선택된 1종 이상의 이종물질을 추가로 포함하는 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
  21. 제11항에 있어서, 상기 기판은 사파이어(Al2O3), GaAs, 스피넬, InP, SiC 또 는 Si로 이루어지는 것을 특징으로 하는 화합물 반도체 기판의 제조 방법.
KR1020060109308A 2006-11-07 2006-11-07 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자 KR100831843B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020060109308A KR100831843B1 (ko) 2006-11-07 2006-11-07 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
TW096141232A TWI395259B (zh) 2006-11-07 2007-11-01 成長於金屬層上之複合半導體基板、其製造方法及利用該複合半導體基板形成之複合半導體元件
US11/982,716 US8198649B2 (en) 2006-11-07 2007-11-02 Compound semiconductor substrate grown on metal layer, method for manufacturing the same, and compound semiconductor device using the same
CN200710166236.2A CN100544047C (zh) 2006-11-07 2007-11-06 复合半导体基板及其制造方法及使用其的复合半导体器件
JP2007289066A JP5028226B2 (ja) 2006-11-07 2007-11-06 金属層上に成長した化合物半導体基板、その製造方法、及びそれを用いた化合物半導体素子
EP07120215.4A EP1921668B1 (en) 2006-11-07 2007-11-07 Method for growing a compound semiconductor layer on a metal layer
US12/967,897 US8158501B2 (en) 2006-11-07 2010-12-14 Compound semiconductor substrate grown on metal layer, method of manufacturing the same, and compound semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060109308A KR100831843B1 (ko) 2006-11-07 2006-11-07 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자

Publications (2)

Publication Number Publication Date
KR20080041338A KR20080041338A (ko) 2008-05-13
KR100831843B1 true KR100831843B1 (ko) 2008-05-22

Family

ID=38912730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060109308A KR100831843B1 (ko) 2006-11-07 2006-11-07 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자

Country Status (6)

Country Link
US (2) US8198649B2 (ko)
EP (1) EP1921668B1 (ko)
JP (1) JP5028226B2 (ko)
KR (1) KR100831843B1 (ko)
CN (1) CN100544047C (ko)
TW (1) TWI395259B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525201B2 (en) 2009-12-02 2013-09-03 Samsung Electronics Co., Ltd. Light emitting device and method of manufacturing the same

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100921789B1 (ko) * 2007-10-24 2009-10-15 주식회사 실트론 화합물 반도체 기판 제조 방법
WO2009129353A1 (en) * 2008-04-15 2009-10-22 Purdue Research Foundation Metallized silicon substrate for indium gallium nitride light-emitting diode
KR101020961B1 (ko) * 2008-05-02 2011-03-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5167974B2 (ja) * 2008-06-16 2013-03-21 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
KR20100030472A (ko) * 2008-09-10 2010-03-18 삼성전자주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을 이용하여 제조한 발광 소자 및 발광 장치
KR100994643B1 (ko) * 2009-01-21 2010-11-15 주식회사 실트론 구형 볼을 이용한 화합물 반도체 기판의 제조 방법과 이를 이용한 화합물 반도체 기판 및 화합물 반도체 소자
KR20110052131A (ko) 2009-11-12 2011-05-18 엘지이노텍 주식회사 발광소자 및 그 제조방법
US9076827B2 (en) 2010-09-14 2015-07-07 Applied Materials, Inc. Transfer chamber metrology for improved device yield
CN102437260B (zh) * 2010-09-29 2016-02-10 展晶科技(深圳)有限公司 氮化镓基紫外光发光二极管及其制造方法
TW201222876A (en) * 2010-11-26 2012-06-01 Chi Mei Lighting Tech Corp Photoelectric device
US20120235115A1 (en) * 2011-01-24 2012-09-20 Applied Materials, Inc. Growth of iii-v led stacks using nano masks
KR20120100296A (ko) 2011-03-03 2012-09-12 삼성전자주식회사 수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 ｐｎ 접합 소자 및 이들의 제조 방법
US20150087137A1 (en) * 2011-03-07 2015-03-26 Snu R&Db Foundation Nitride thin film stucture and method of forming the same
CN102268650B (zh) * 2011-07-06 2013-08-21 西南民族大学 一种制备InN薄膜的磁控溅射方法
CN102916098B (zh) * 2011-08-01 2016-01-06 展晶科技(深圳)有限公司 发光二极管晶粒及其制作方法
CN103311391B (zh) * 2012-03-06 2016-07-20 展晶科技(深圳)有限公司 发光二极管晶粒及其制作方法
TWI506815B (zh) * 2012-04-05 2015-11-01 Formosa Epitaxy Inc Method and structure of increasing the concentration of epitaxial layer
FR2990059B1 (fr) * 2012-04-27 2016-11-18 Commissariat Energie Atomique Procede de realisation d'un reflecteur texture pour une cellule photovoltaique en couches minces et reflecteur texture ainsi obtenu
US9000414B2 (en) * 2012-11-16 2015-04-07 Korea Photonics Technology Institute Light emitting diode having heterogeneous protrusion structures
WO2014104419A1 (ko) * 2012-12-26 2014-07-03 (주)버티클 반도체 소자 및 그 제조 방법
CN105514232B (zh) * 2016-01-08 2018-04-24 华灿光电股份有限公司 一种发光二极管外延片、发光二极管及外延片的制作方法
CN110444641B (zh) * 2019-08-13 2020-05-05 黄山博蓝特半导体科技有限公司 一种高亮度图形化复合衬底及其制作方法
CN110429099B (zh) * 2019-08-13 2020-05-05 黄山博蓝特半导体科技有限公司 一种高亮度复合衬底的制作方法
JP7071954B2 (ja) * 2019-11-06 2022-05-19 國家中山科學研究院 窒化アルミニウムセラミック基板の表面改質方法
US20220028907A1 (en) * 2020-07-24 2022-01-27 University Of Southern California Composite substrate for fabricating iii-v photodetector arrays
CN112055470B (zh) * 2020-09-15 2021-05-25 简胜坚 一种利用光反射感应电路基板的节能环保处理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10341034A (ja) 1997-06-05 1998-12-22 Hitachi Cable Ltd 発光ダイオード
JPH11274568A (ja) 1998-02-19 1999-10-08 Hewlett Packard Co <Hp> Ｌｅｄおよびｌｅｄの組立方法
JP2000021772A (ja) 1998-06-26 2000-01-21 Sony Corp 半導体装置およびその製造方法
KR20060098977A (ko) * 2005-03-09 2006-09-19 주식회사 실트론 화합물 반도체 장치 및 그 제조방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US77156A (en) 1868-04-21 Improved apparatus for carbonizing gas
US183090A (en) 1876-10-10 Improvement in cultivators
BE633151A (ko) 1962-06-01
US5865657A (en) 1996-06-07 1999-02-02 Candescent Technologies Corporation Fabrication of gated electron-emitting device utilizing distributed particles to form gate openings typically beveled and/or combined with lift-off or electrochemical removal of excess emitter material
JP3303711B2 (ja) * 1997-01-27 2002-07-22 豊田合成株式会社 素子の電極及びその製造方法
JP2884083B1 (ja) * 1998-03-25 1999-04-19 静岡大学長 金属層上にエピタキシャル成長した半導体層を形成する方法及びこの方法を用いて製造した光放出半導体デバイス
US6368733B1 (en) * 1998-08-06 2002-04-09 Showa Denko K.K. ELO semiconductor substrate
KR100455277B1 (ko) * 1999-02-12 2004-11-06 삼성전자주식회사 변형된 선택 성장 공정을 이용한 ＧａＮ 단결정 성장 방법
JP3906654B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
US6723165B2 (en) 2001-04-13 2004-04-20 Matsushita Electric Industrial Co., Ltd. Method for fabricating Group III nitride semiconductor substrate
JP3803606B2 (ja) * 2001-04-13 2006-08-02 松下電器産業株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
JP3985462B2 (ja) * 2001-04-26 2007-10-03 日亜化学工業株式会社 窒化物半導体基板、及びそれを用いた窒化物半導体素子の製造方法
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2003068237A (ja) * 2001-08-24 2003-03-07 Toshiba Corp 画像表示装置およびその製造方法
TW513820B (en) * 2001-12-26 2002-12-11 United Epitaxy Co Ltd Light emitting diode and its manufacturing method
JP3997827B2 (ja) * 2002-04-30 2007-10-24 住友電気工業株式会社 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法
US20040077156A1 (en) 2002-10-18 2004-04-22 Loucas Tsakalakos Methods of defect reduction in wide bandgap thin films using nanolithography
US7176115B2 (en) 2003-03-20 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride substrate and semiconductor device
US7351607B2 (en) 2003-12-11 2008-04-01 Georgia Tech Research Corporation Large scale patterned growth of aligned one-dimensional nanostructures
KR20050077902A (ko) * 2004-01-29 2005-08-04 엘지전자 주식회사 질화물 반도체 박막의 성장 방법
KR100682870B1 (ko) 2004-10-29 2007-02-15 삼성전기주식회사 다층전극 및 이를 구비하는 화합물 반도체 발광소자
JP4882351B2 (ja) * 2004-11-24 2012-02-22 住友化学株式会社 半導体積層基板、その製造方法及び発光素子
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10341034A (ja) 1997-06-05 1998-12-22 Hitachi Cable Ltd 発光ダイオード
JPH11274568A (ja) 1998-02-19 1999-10-08 Hewlett Packard Co <Hp> Ｌｅｄおよびｌｅｄの組立方法
JP2000021772A (ja) 1998-06-26 2000-01-21 Sony Corp 半導体装置およびその製造方法
KR20060098977A (ko) * 2005-03-09 2006-09-19 주식회사 실트론 화합물 반도체 장치 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525201B2 (en) 2009-12-02 2013-09-03 Samsung Electronics Co., Ltd. Light emitting device and method of manufacturing the same
US8703512B2 (en) 2009-12-02 2014-04-22 Samsung Electronics Co., Ltd. Light emitting device and method of manufacturing the same

Also Published As

Publication number Publication date
EP1921668A2 (en) 2008-05-14
JP5028226B2 (ja) 2012-09-19
JP2008133180A (ja) 2008-06-12
EP1921668B1 (en) 2016-05-11
US20080105881A1 (en) 2008-05-08
KR20080041338A (ko) 2008-05-13
TWI395259B (zh) 2013-05-01
US20110092055A1 (en) 2011-04-21
US8158501B2 (en) 2012-04-17
US8198649B2 (en) 2012-06-12
CN101197409A (zh) 2008-06-11
TW200834666A (en) 2008-08-16
CN100544047C (zh) 2009-09-23
EP1921668A3 (en) 2012-03-14

Similar Documents

Publication Publication Date Title
KR100831843B1 (ko) 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
KR100956499B1 (ko) 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
KR100712753B1 (ko) 화합물 반도체 장치 및 그 제조방법
KR100994643B1 (ko) 구형 볼을 이용한 화합물 반도체 기판의 제조 방법과 이를 이용한 화합물 반도체 기판 및 화합물 반도체 소자
JPH11135832A (ja) 窒化ガリウム系化合物半導体及びその製造方法
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
KR101142082B1 (ko) 질화물 반도체 기판 및 그 제조 방법과 이를 이용한 질화물반도체 소자
JP2001148348A (ja) ＧａＮ系半導体素子とその製造方法
JP5015480B2 (ja) 半導体単結晶基板の製造方法
KR100834696B1 (ko) 기공을 포함하는 화합물 반도체 기판의 제조 방법 및 이를 이용한 발광 소자
KR100932615B1 (ko) 거침처리된 사파이어 기재 기판을 이용한 화합물 반도체기판 및 그 제조방법과, 이를 이용한 고휘도 발광 소자 및그 제조방법
KR20100022663A (ko) 질화물 반도체 기판 및 그 제조 방법
EP1898449B1 (en) Compound semiconductor devices and methods of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130327

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180319

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 12