KR100932615B1 - 거침처리된 사파이어 기재 기판을 이용한 화합물 반도체기판 및 그 제조방법과, 이를 이용한 고휘도 발광 소자 및그 제조방법 - Google Patents

Abstract

본 발명은 사파이어를 기재 기판으로 사용하는 화합물 반도체 기판, 발광 소자 및 그 제조방법에 관한 것으로, 본 발명에서는 간단하고 저렴하며 시간이 적게 소요되는 화학적 기계적 연마(Chemical Mechanical Polishing)를 이용하여 사파이어 기판 표면에 불규칙한 요철들을 형성시켜, 이 요철들로써 발광 소자의 발광 효율을 비약적으로 높인다. 즉, 본 발명에 따른 화합물 반도체 기판의 제조방법은, (a) 사파이어 기재 기판의 표면에 화학적 기계적 연마를 행하여, 표면에 0.1~100㎛ 크기의 요철들을 불규칙하게 형성하는 단계; 및 (b) 요철들이 형성된 사파이어 기재 기판의 표면 상에 화합물 반도체층을 성장시키는 단계;를 포함한다. 또한, 본 발명에 따른 화합물 반도체 기판은, 그 표면에 0.1~100㎛ 크기의 요철들이 불규칙하게 형성된 사파이어 기재 기판; 및 사파이어 기재 기판 상에 성장된 화합물 반도체층;을 포함한다.

화합물 반도체, 기재 기판, 사파이어, 미세 패턴, 발광 소자, 발광 효율

Description

거침처리된 사파이어 기재 기판을 이용한 화합물 반도체 기판 및 그 제조방법과, 이를 이용한 고휘도 발광 소자 및 그 제조방법 {Compound Semiconductor Substrate Using Roughened Sapphire Substrate and Manufacturing Method Thereof, and High-Brightness Light Emitting Device and Manufacturing Method Thereof Using the Same}

본 발명은 발광 소자 등에 사용되는 화합물 반도체 기판 및 발광 소자에 관한 것으로, 특히 화합물 반도체층을 성장시키기 위한 기재 기판으로서 사파이어 기재 기판을 사용하는 경우의 화합물 반도체 기판 및 그 제조방법, 이를 이용한 발광 소자 및 그 제조방법에 관한 것이다.

질화갈륨(GaN)은 우르자이트(Wurzite) 구조를 가지는 질화물 반도체로서 상온에서 가시광선의 청색 파장대에 해당하는 3.4 eV의 직접천이형 밴드갭을 가질 뿐만 아니라 InN 및 AlN와 전율고용체를 이루어 금지대폭의 조정이 가능하며 전율고용체의 전 조성 범위 내에서 직접천이형 반도체의 특성을 나타내기 때문에 청색 표시 및 발광소자의 재료로서 가장 각광 받고 있다.

GaN막은, 사파이어, GaAs, 스피넬(spinel), InP, SiC, Si등의 기재 기판 상 에 금속유기화학증착법(Metal Organic Chemical Vapor Deposition; MOCVD)나 수소화물기상성장법(Hydride Vapor Phase Epitaxy; HVPE) 등으로 형성한다. 그런데, 이 경우 기재 기판과 GaN막은 서로 격자상수 및 열팽창계수가 다르기 때문에 격자부정합(lattice mismatch) 등으로 인해 기재 기판 상에 GaN막을 에피택셜 성장시키는 것이 매우 어렵다. 따라서, GaN과 유사한 격자상수를 가진 버퍼층(buffer layer)을 기재 기판 상에 비교적 낮은 온도에서 먼저 형성시킨 다음에 버퍼층 상에 GaN막을 성장시키는 것이 일반적이다.

또한, 고품질의 GaN막을 얻기 위하여 널리 사용되는 ELO(Epitaxial Lateral Overgrowth) 방법의 경우, 기판과 GaN 결정 사이에 존재하는 격자상수 차이와 열팽창 계수 차이에 의한 스트레스 발생을 스트라이프 형태의 SiO₂ 마스크를 사용하여 감소시킨다(보다 상세히는, 특허 제455277호 공보 참조). 그러나, 이러한 ELO 방법은 복잡한 공정을 거치게 되고 공정 시간 또한 오래 걸릴 뿐만 아니라 재현성과 수율에도 문제점이 있다.

한편, 위와 같은 GaN막을 사용하여 제조된 발광 소자의 발광 효율의 향상이나 소비전력의 절감도 중요한 과제이다. 즉, 발광 소자의 활성층에서 발생된 빛은 발광 소자의 표면 쪽으로 방출되지만 기재 기판 쪽으로도 방출되어 기판에 의해 흡수되는 등 발광 효율이 떨어지게 된다. 이를 해결하기 위해, 기재 기판 상에 금속층으로 반사층을 형성하거나, 도 1에 도시된 바와 같이 표면이 미세 가공된 사파이어 기판(patterned sapphire substrate)을 사용하여 활성층에서 발생되어 기재 기판 쪽으로 방출되는 빛을 난반사시켜 기판에 의한 투과나 흡수를 줄임으로써 발광 소자의 표면 쪽으로의 발광 효율을 증가시키고자 하는 시도가 있다(예컨대, 미국특허공개 제2006/0060866호 참조). 그러나, 사파이어 기재 기판을 미세 가공하기 위해서는 비용과 시간이 많이 드는 사진 식각 공정 등이 필요하다는 단점이 있다.

본 발명은 상술한 바와 같은 문제점을 해결하기 위해 안출된 것으로, 그 목적은 고효율의 발광 소자에 사용할 수 있는 화합물 반도체 기판을 저렴하고 간단하게 얻을 수 있는 방법과 그 화합물 반도체 기판을 제공하는 데에 있다.

또한, 본 발명의 다른 목적은 저렴하고 간단한 방법으로 고휘도의 발광 소자를 얻을 수 있는 방법과 발광 소자를 제공하는 데에 있다.

상술한 기술적 과제를 달성하기 위해, 본 발명에서는 간단하고 저렴하며 짧은 시간이 걸리는 화학적 기계적 연마(Chemical Mechanical Polishing)를 이용하여 사파이어 기판 표면에 불규칙한 요철들을 형성시켜, 이 요철들로써 발광 소자의 발광 효율을 비약적으로 높인다.

즉, 본 발명의 일 측면에 따른 화합물 반도체 기판의 제조방법은, (a) 사파이어 기재 기판의 표면에 화학적 기계적 연마를 행하여, 상기 표면에 0.1~100㎛ 크기의 요철들을 불규칙하게 형성하는 단계; 및 (b) 상기 요철들이 형성된 사파이어 기재 기판의 표면 상에 화합물 반도체층을 성장시키는 단계;를 포함한다.

여기서, 상기 (a) 단계와 (b) 단계 사이에, 사파이어 기재 기판 상의 요철들 사이에, 구형의 볼(ball)들을 불규칙하게 산포시키는 단계를 더 포함할 수 있다. 이 경우, 상기 화합물 반도체층은 사파이어 기재 기판 상에 구형의 볼들을 덮도록 성장된다. 또한, 상기 구형의 볼들의 크기는 상기 요철들의 크기와 실질적으로 같은 것이 바람직하다.

또한, 상기 화합물 반도체층은 GaN, AlN, InN 또는 이들의 조합(Ga_1-xAl_1-yIn_1-zN, 0≤x,y,z≤1, x+y+z=1)으로 이루어진 막으로 질화물계 반도체층일 수 있다.

본 발명의 다른 측면에 따른 화합물 반도체 소자의 제조방법은, 전술한 단계들을 포함하고, 상기 (b) 단계가, (b1) 제1도전형의 화합물 반도체층을 성장시키는 단계; (b2) 제1도전형의 화합물 반도체층 상에 활성층을 형성하는 단계; 및 (b3) 활성층 상에 형성된 제2도전형의 화합물 반도체층을 성장시키는 단계;를 포함한다.

또한, 본 발명의 또 다른 측면에 따른 화합물 반도체 기판은, 그 표면에 0.1~100㎛ 크기의 요철들이 불규칙하게 형성된 사파이어 기재 기판; 및 사파이어 기재 기판 상에 성장된 화합물 반도체층;을 포함한다.

여기서, 상기 사파이어 기재 기판 상의 요철들 사이에, 구형의 볼들이 불규칙하게 산포되어 있을 수 있고, 이 경우 상기 화합물 반도체층은 사파이어 기재 기판 상에 구형의 볼들을 덮도록 성장된다. 또한, 이때 상기 구형의 볼들의 크기는 상기 요철들의 크기와 실질적으로 같은 것이 바람직하다.

또한, 상기 화합물 반도체층은 GaN, AlN, InN 또는 이들의 조합(Ga_1-xAl_1-yIn_1-zN, 0≤x,y,z≤1, x+y+z=1)으로 이루어진 막일 수 있다.

또한, 본 발명의 또 다른 측면에 따른 화합물 반도체 소자는, 전술한 화합물 반도체 기판을 이용하여 제조된 화합물 반도체 소자로서, 상기 화합물 반도체층이, 제1도전형의 화합물 반도체층; 제1도전형의 화합물 반도체층 상에 형성된 활성층; 및 활성층 상에 형성된 제2도전형의 화합물 반도체층을 포함한다.

본 발명에 의하면, CMP 공정을 이용하여 사파이어 기재 기판 상에 불규칙한 요철들을 형성함으로써, 종래의 사진식각 공정으로 규칙적인 미세 패턴을 형성하는 기술에 비해, 종래와 동등 이상의 발광 효율을 발휘할 수 있는 화합물 반도체 기판 및 발광 소자를 매우 저렴하고 간단하게 얻을 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 방법을 상세히 설명한다.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사 전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.

이하에서는 본 발명의 실시예에 따라 발광 소자를 제조하는 방법을 설명함으로써 본 발명에 따른 화합물 반도체 기판과 그 제조방법 및 본 발명에 따른 발광 소자와 그 제조방법을 설명한다.

먼저, 화합물 반도체층을 성장시킬 기재 기판으로서 사파이어 기재 기판을 준비한다. 사파이어 기재 기판은 사파이어 웨이퍼 형태로 구입할 수 있으며, 이때 사파이어 웨이퍼는 그 표면이 매끄럽게 경면 연마된 상태의 제품으로 거래가 되므로, 준비된 사파이어 기재 기판은 그 표면이 매우 매끄러운 상태이다.

이어서, 준비된 사파이어 기재 기판을 도 2에 도시된 바와 같은 CMP 장비에 장착한다. CMP 장비는, 소정의 속도로 회전하는 연마 정반(110), 연마 정반(110)에 부착된 연마 패드(120), 웨이퍼 즉, 사파이어 기재 기판(10)을 고정하여 연마할 면을 연마 패드(120)와 대향하도록 하여 소정의 압력으로 누르며 회전하는 연마 헤드(130)를 포함한다.

이어서, 연마 패드(120)에 슬러리(slurry)(140)를 공급하면서, 연마 정 반(110)과 연마 헤드(130)를 각각 소정 속도로 회전시키면 사파이어 기재 기판(10)의 연마 패드(120)에 대향하는 면이 연마된다. 일반적으로, CMP 장비는 평탄하지 못한 웨이퍼를 평탄하게 연마하는 장비로서, CMP의 결과 웨이퍼 전체의 평탄도는 좋아지지만, 미시적인 거칠기는, 연마 패드의 거칠기, 슬러리의 조성, 연마 시간, 연마 헤드의 가압력, 회전속도 등을 조절함으로써 얼마든지 조절할 수 있다. 따라서, 본 발명에서는 CMP 가공을 표면이 매끄러운 사파이어 기재 기판의 표면을 거침처리하는 용도로 사용한다. 즉, 본 발명에서는, 사진식각 공정과 같이 번거롭고 비용이 많이 드는 공정을 사용하여 규칙적인 패턴으로 미세 표면 가공된 사파이어 기재 기판을 얻지 않고, 간단하고 저렴한 CMP 가공으로 동일한 효과의, 그렇지만 불규칙한 패턴으로 미세 표면 가공된 사파이어 기재 기판을 얻는다.

CMP에 의해 얻어지는 사파이어 기재 기판(10)의 거칠기는, 발광 소자의 활성층에서 발생되어 기재 기판 쪽으로 방출되는 빛을 난반사시켜 발광 소자의 표면쪽 발광 효율을 증가시키는 효과를 발휘하는 한, 특별히 한정되지는 않지만, 표면에 0.1~100㎛ 크기의 요철들이 불규칙하게 형성될 정도가 되면 적당하다. 이러한 정도의 거칠기를 얻기 위한, 연마 패드의 거칠기, 슬러리의 조성, 연마 시간, 연마 헤드의 가압력, 회전속도 등은 몇 번의 실험으로 충분히 최적화 할 수 있으리라 생각되지만, 일예를 소개하면 다음과 같다.

먼저, 본 발명의 실시예에서 사용한 사파이어 기재 기판(10)은 직경 2인치, 두께 430㎛의 것이고, 연마 패드는 Rom & Hass사의 suba X를 사용하였다.

슬러리는 Logitech사의 SF1 슬러리(Syton)로서, 아몰퍼스(amorphous) 실리카 가 콜로이드 상을 띠는 콜로이드 실리카(colloidal silica) 슬러리를 사용하였다. 또한, 이 SF1 슬러리에 KOH 용액(순수 600ml에 KOH 6g을 혼합한 것)을 다음과같은 양으로 혼합하여 최종 슬러리로 사용하였다.

(1) KOH 용액 0%(SF1 단독)

(2) KOH 용액 20%(SF1 200ml : KOH 용액 50ml)

(3) KOH 용액 60%(SF1 100ml : KOH 용액 150ml)

또한, 연마 패드 즉, 연마 정반의 회전속도를 10rpm에서 70rpm까지 변화시켜 가면서 실험했다. 한편, 연마 헤드의 회전속도는 상기 연마 패드의 회전속도에 비례하여 회전하는 장비를 사용하였고, 연마 헤드의 회전속도를 별도로 관리하지는 않았다.

연마 헤드의 가압력은 연마 헤드의 무게를 포함한 총무게로서 3.5kg중에서 10.5kg중까지 변화시켜 가면서 실험했다. 또한, 연마 헤드의 스위프(sweep)율(도 2에서, 연마시 연마 헤드(130)가 연마 패드(120) 상에서 좌우이동함으로써 연마 패드의 전체 영역 중 어느 정도의 영역을 활용하였는지의 비율)을 0%(좌우이동하지 않고 고정된 상태)에서 100%(사파이어 기재 기판(10)의 모서리가 연마 패드(120)의 중심에서 에지까지 전 영역을 스위프)까지 변화시켜 가면서 실험하였다.

또한, 연마 시간은 10분에서 360분까지 변화시켜 가면서 실험하였다.

그 결과, 도 3에 도시된 바와 같이, 그 크기(산의 높이)가 대략 20㎛인 요철들이 불규칙하게 형성되었다. 이때의 전술한 각 공정조건은 다음과 같았다.

슬러리 : KOH 용액 20%의 것

연마 패드의 회전속도 : 50rpm

연마 헤드의 가압력 : 7.5kg중

연마 헤드의 스위프율 : 80%

연마 시간 : 30분

이러한 결과는, 전술한 미국특허공개 제2006/0060866호에서 사파이어 기재 기판에 형성한 요철 패턴의 크기(깊이 및 폭)가 10㎛임을 감안하면, 본 발명의 실시예에 따른 사파이어 기재 기판의 요철 정도는 발광 소자의 활성층에서 기재 기판 쪽으로 방출되는 빛을 반사시키는데 충분한 효과를 발휘할 것으로 생각된다.

이렇게 얻어진 사파이어 기재 기판(10)은 그 위에 곧바로 GaN막 등의 화합물 반도체층을 성장시키는 데에 이용될 수 있지만, 본 발명의 실시예에서는 도 4에 도시된 단계를 더 실시하였다.

즉, 도 4에 도시된 바와 같이, 표면에 불규칙한 요철이 형성된 사파이어 기재 기판(10) 상에 구형의 볼(ball)(20)을 산포시킴으로써 구형의 볼(20)들이 사파이어 기재 기판(10)의 요철들 사이에 불규칙적으로 산포되게 하였다. 이로써, 기재 기판(10)의 요철에 더하여 구형의 볼에 의해서도 발광 소자의 활성층에서 기재 기판 쪽으로 방출되는 빛을 난반사시킴으로써 발광 소자의 표면쪽 발광 효율을 더욱 높일 수 있다.

도 4에 도시된 구형의 볼(20)은 산화실리콘(SiO₂) 볼, 사파이어(Al₂O₃) 볼, 산화타이타늄(TiO₂) 볼, 산화지르코늄(ZrO₂) 볼, Y₂O₃-ZrO₂ 볼, 산화구리(CuO, Cu₂O) 볼, 산화탄탈륨(Ta₂O₅) 볼, PZT(Pb(Zr, Ti)O₃) 볼, Nb₂O₅ 볼, FeSO₄ 볼, Fe₃O₄ 볼, Fe₂O₃ 볼, Na₂SO₄ 볼, GeO₂ 볼 또는 CdS 볼 등 다양한 재료로 만들거나 구입하여 준비할 수 있다. 또한, 구형 볼의 크기(직경)는 최종 완성품인 화합물 반도체 소자의 종류와 크기에 따라 수 ㎚ ~ 수십 ㎛까지 다양하게 선택할 수 있지만, 사파이어 기재 기판(10) 상에 형성된 요철에 의한 거칠기를 감소시키지 않으려면 요철의 크기와 유사한 크기의 볼을 사용하는 것이 바람직하다.

산화실리콘(SiO₂) 볼을 예로 들어 그 제조 방법을 설명하면, 먼저 구형의 볼(20)을 만들기 위하여 TEOS(tetraethyl orthosilicate)를 무수 에탄올에 녹여 제1 용액을 만든다. 또한 암모니아 에탄올 용액과 순수와 에탄올을 섞어 제2 용액을 제조한다. 암모니아는 구형의 볼을 만들기 위한 촉매제로 작용한다. 이어서, 제1 용액과 제2 용액을 섞은 후, 소정 온도에서 소정 시간 동안 교반하면 구형의 산화실리콘 볼이 만들어진다. 이렇게 하여 얻어진 구형 볼이 포함된 용액으로부터 원심분리를 통하여 구형의 볼을 분리한 후에 에탄올로 씻어주고, 에탄올 용액에 재분산시켜 슬러리(slurry)와 유사한 형태의 구형 볼이 분산된 용액을 얻는다. 구형의 볼은 제조 조건, 즉 반응 시간, 온도, 반응 물질의 양에 따라 그 크기를 다양하게 제조할 수 있다. 한편, 본 출원인은 특허 제712753호를 통해, 구형의 볼이 코팅된 기판에 화합물 반도체층을 성장시키는 방법을 제안한 바 있는데, 산화실리콘 볼의 더욱 상세한 제조 방법은 이 특허에 개시되어 있다.

이렇게 얻어진 구형의 볼(20)이 분산된 용액을 드롭(drop), 딥핑(dipping), 스핀 코팅(spin coating)과 같은 방법을 이용하여 사파이어 기재 기판(10) 위에 코팅한다. 이때, 코팅 시간과 횟수를 적절하게 제어하면 기판 상의 구형 볼(20)의 밀도를 다양하게 조절할 수 있다. 도 4에 도시된 바와 같이, 구형의 볼(20)은 너무 밀집되지 않고 기판이 적당히 노출될 정도로 산포되는 게 바람직하다. 구형의 볼(20)들 사이로 노출된 기재 기판(10)의 표면으로부터 후술하는 화합물 반도체층이 성장되게 되는데, 구형의 볼(20)이 너무 밀집되면 화합물 반도체층의 성장에 시간이 오래 걸린다. 따라서, 구형의 볼의 산포 밀도는 발광 소자의 발광 효율과 화합물 반도체층의 성장속도를 고려하여 적절하게 조절한다.

이어서, 구형의 볼(20)들이 요철들 사이에 산포된 상태의 사파이어 기재 기판(10)을 MOCVD(Metal Organic Chemical Vapor Deposition) 장치에 장입하여 버퍼층(미도시)을 성장시킨다. MOCVD 방법을 이용하여 버퍼층을 형성하는 방법을 설명하면, 개별적인 라인을 통해 반응전구체들을 소정의 흐름 속도로 반응기 내로 주입하고, 반응기를 적절한 압력, 온도로 유지하면서 상기 반응전구체들을 화학 반응시켜 목표하는 두께의 버퍼층을 형성한다.

버퍼층은 사파이어 기재 기판(10)과 후속 공정에서 성장될 화합물 반도체층(30)의 결정학적 차이를 줄이고 이를 통해 결정결함 밀도를 최소화하기 위하여 형성한다. 따라서, 버퍼층은 후속 공정에서 형성될 화합물 반도체층과의 결정 특성이 유사하여 화학적으로 안정된 물질을 사용하는 것이 바람직하다. 즉, 나중에 형성되는 화합물 반도체층과 결정 구조가 동일 또는 유사하거나, 격자 상수가 동일 또는 유사하거나, 열팽창 계수가 동일 또는 유사한 물질로 형성하는 것이 바람직하 다. 바람직하게는, 나중에 형성될 화합물 반도체층과 결정 구조가 동일하고 격자 상수 차이가 적어도 20％ 이내인 물질로 형성한다.

구체적으로, 버퍼층은, 화합물 반도체층(30)이 후술하는 바와 같이 질화물계 화합물 반도체로 이루어지는 경우, GaN막, AlN막, AlGaN막 또는 이들의 조합막 등으로 형성할 수 있다. 이 경우 반응전구체는 트리메틸알루미늄(TMAl), 트리메틸갈륨(TMGa), 트리에틸갈륨(TEGa) 또는 GaCl₃ 등을 사용할 수 있고, 질화물 소스 가스는 암모니아(NH₃), 질소 또는 터셔리부틸아민(Tertiarybutylamine(N(C₄H₉)H₂)을 사용할 수 있다. GaN 저온 버퍼층의 경우, 400~800℃의 온도 범위에서 10~40nm의 두께로 성장시킨다. AlN 또는 AlGaN 버퍼층의 경우, 400~1200℃의 온도 범위에서 10~200nm의 두께로 성장시킨다. 이와 같이 버퍼층의 통상적인 두께는 기재 기판(10) 상의 요철이나 구형 볼(20)의 크기에 비해 매우 작으므로 상기 요철이나 구형의 볼에 의한 거칠기에 영향을 미치지 않는다.

이렇게 버퍼층을 성장시키면 버퍼층은 구형 볼(20)의 표면보다는 구형의 볼들 사이로 노출된 기재 기판(10) 상에서 더 빠르게 성장된다.

한편, 본 실시예에서 버퍼층은 구형의 볼(20)을 산포시킨 다음에 성장시켰으나, 버퍼층의 형성 순서는 바뀔 수 있다. 즉, 구형의 볼(20)을 기재 기판(10) 상에 코팅하기 전에 요철이 형성된 상태의 기재 기판(10)의 전면(全面)에 버퍼층을 형성하고, 그 위에 구형의 볼(20)을 코팅할 수도 있다. 또한, 버퍼층은 단층으로 이루어질 수도 있고, 다층으로 이루어질 수도 있으며, 서로 다른 물질의 복합막으로 구 성할 수도 있다.

이어서, 버퍼층이 형성된 기판 상에 화합물 반도체층(30)을 성장시킨다. 화합물 반도체층(30)으로는, 자외선, 가시광선 또는 적외선 영역의 빛을 방출하는 Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체층이 사용될 수 있다. 화합물 반도체층(30)으로 질화물계 화합물 반도체를 사용할 경우, GaN, AlN, InN 및 이들의 조합(예를 들면 Ga_1-xAl_1-yIn_1-zN, 0≤x,y,z≤1, x+y+z=1) 등을 예로 들 수 있다. 질화갈륨(GaN)은 직접 천이형 광대역 반도체(wide bandgap semiconductor)로서 밴드갭 에너지가 3.4eV이고, 청색 발광 소자 또는 고온 전자 소자의 응용에 적합한 물질로 알려져 있다. 화합물 반도체층(30)의 증착시 인듐(In) 또는 알루미늄(Al)을 개별, 동시 또는 순차적으로 주입하면서 박막 증착 공정을 수행하여 InN, AlN, InGaN, AlGaN, InGaAlN 등의 박막을 성장시킴으로써 소자의 밴드갭을 1.9 내지 6.2 eV로 조절할 수 있다. GaN 박막은 3.4eV의 밴드갭을 가지며, AlN 박막은 6.2eV의 밴드갭을 가지며, InN 박막은 0.7eV의 밴드갭을 갖는 것으로 알려져 있다. AlN은 6.2eV의 밴드갭을 가지므로 자외선 영역의 빛을 방출하고, Al_xGa_1-xN(0<x<1)은 AlN보다 작은 밴드갭을 갖지만 자외선 영역의 빛을 방출하며, GaN은 Al_xGa_1-xN(0<x<1)보다 작은 3.4eV의 밴드갭을 가지며, In_xGa_1-xN(0<x<1)은 GaN보다 작은 밴드갭을 가지고 가시광선 영역의 빛을 방출하며, InN은 In_xGa_1-xN(0<x<1)보다 작은 0.7eV의 밴드갭을 가져 적외선 영역의 빛을 방출한다.

화합물 반도체층(30)을 성장시키는 방법으로는 유기금속 화학증착법(MOCVD), 분자빔 에피 박막 증착법(Molecular Beam Epitaxy; MBE) 또는 HVPE법(Hydride Vapor Phase Epitaxy) 등을 예로 들 수 있다.

유기금속 화학증착법을 이용하여 화합물 반도체층(30)을 형성하는 방법을 설명하면, 먼저 기판을 반응기 내로 장입하고, 반응전구체들을 운반기체를 이용하여 반응기 내로 각각 주입한다. 이어서, 소정 범위의 온도와 소정 범위의 압력에서 상기 반응전구체들을 화학 반응시켜 화합물 반도체층(30)을 성장시킨다. 화합물 반도체층이 질화물 계열의 박막일 경우, 반응전구체로는 트리메틸알루미늄(TMAl), 트리메틸갈륨(TMGa), 트리에틸갈륨(TEGa) 또는 GaCl₃을 사용할 수 있고, 질화물 소스 가스는 암모니아(NH₃), 질소 또는 터셔리부틸아민(Tertiarybutylamine(N(C₄H₉)H₂)을 사용할 수 있다. 반응기의 온도는 900~1150℃가 적절하고, 압력은 10^-5~2000mmHg가 적절하다.

MOCVD법에 의해 질화갈륨(GaN) 박막을 형성하는 과정을 반응식으로 나타내면 다음과 같다.

Ga(CH₃)₃＋NH₃ → Ga(CH₃)₃·NH₃

트리메틸갈륨(TMGa)과 암모니아(NH₃)가 유입되어 Ga(CH₃)₃·NH₃가 생성된다.

Ga(CH₃)₃·NH₃는 기판 상에서 열분해되면서 GaN 박막이 형성되게 되는데, 다 음과 같은 반응에 의해 GaN막이 형성되게 된다.

Ga(CH₃)₃·NH₃ → GaN＋nCH₄＋1/2(3-n)H₂

화합물 반도체층(30)은 버퍼층 상에서 클러스터(cluster) 또는 섬(island) 형태로 성장하여 기판(버퍼층)에 흡착되게 되는데, 화합물 반도체층(30)도 버퍼층과 마찬가지로, 구형 볼(20)의 표면보다는 노출된 기재 기판(10) 상의 버퍼층의 상부에서 더 빠르게 성장되어 구형의 볼(20)들 사이를 채우고 구형의 볼(20)들 위까지 성장된다. 구형의 볼(20) 위까지 성장된 화합물 반도체층은 이웃하는 노출부로부터 성장된 화합물 반도체층과 서로 합쳐져서 연속적인 박막 형태를 이룬다. 이렇게 기재 기판(10)의 노출부로부터 성장된 화합물 반도체층을 측면 방향으로 계속적으로 성장시켜 서로 붙은 화합물 반도체층을 형성하고, 원하는 두께에 이를 때까지 계속 성장시키면, 도 5에 도시된 바와 같은 연결된 형태의 화합물 반도체층(30)이 얻어진다. 이때 화합물 반도체층(30)의 두께는 품질의 요구 수준 또는 사양에 따라 적절히 조절 가능하다.

상기의 화합물 반도체층(30)은 본 실시예의 화합물 반도체 기판을 사용하여 제조하고자 하는 화합물 반도체 소자에 따라 다양하게 구성할 수 있다. 예컨대, 화합물 반도체층(30)은 동일한 물질로 이루어진 단층일 수도 있고, 다른 물질로 이루어진 다층으로 형성할 수 있다. 또한, 화합물 반도체층의 증착시, 목적하는 용도에 따라 Si, Ge, Mg, Zn, O, Se, Mn, Ti, Ni 및 Fe로 이루어진 군 중에서 선택된 1종 이상의 다양한 이종물질을 주입하면서 증착 공정을 수행함으로써 이종물질이 첨가된 형태의 화합물 반도체층을 제조할 수도 있다. 이러한 이종물질은 화합물 반도체층의 전기적, 광학적 또는 자기적 성질을 변화시키기 위하여 사용자의 요구에 따라 선택적으로 추가할 수 있다. 이종물질은 인시츄 도핑(in-situ doping), 익스시츄 도핑(ex-situ doping) 또는 이온주입(implantation) 등을 통해 첨가할 수 있다. 인시츄 도핑은 반도체층을 성장시킬 때 추가하고자 하는 이종물질을 첨가하는 방법이고, 익스시츄 도핑은 화합물 반도체층을 성장시킨 후 열처리나 플라즈마(plasma) 처리로 이종물질을 화합물 반도체층에 주입하는 방법이다. 이온주입은 추가하고자 하는 이종물질을 가속시켜 화합물 반도체층과 충돌시켜 반도체층 내에 이종물질을 주입하는 방법이다.

또한, 본 실시예에 따라 화합물 반도체층을 형성한 후, 이를 기초로, 즉 상기 화합물 반도체층을 기판으로 사용하여 HVPE(Hydride Vapor Phase Epitaxy)법을 이용하여 두꺼운 화합물 반도체층을 증착할 수도 있다. HVPE법은 기상 성장 방식의 일종으로서 기판 위에 가스들을 흘려줌으로써 가스들의 반응에 의하여 결정이 성장되는 방식이다. 이렇게 HVPE법에 의하여 두꺼운 화합물 반도체층이 형성되면, 기판으로 사용한 화합물 반도체층을 잘라내거나 화합물 반도체층을 제외한 영역을 연마(polishing 또는 grinding)하여 제거하고, 기판 위에 성장된 균일하고 고품질의 화합물 반도체층 만을 선택하여 사용할 수도 있음은 물론이다.

HVPE(Hydride Vapor Phase Epitaxy)법을 이용하여 화합물 반도체층 상에 화합물 반도체층, 예컨대 GaN 후막을 형성하는 방법을 설명하면, 반응기 안에 Ga 금 속을 수납한 용기를 배치해 두고, 상기 용기 주위에 설치한 히터로 가열하여 Ga 융액을 만든다. 이렇게 얻은 Ga 융액과 HCl을 반응시켜 GaCl 가스를 만든다.

이를 반응식으로 나타내면 다음과 같다.

Ga(l)+HCl(g) → GaCl(g)+1/2H₂(g)

GaCl 가스와 암모니아(NH₃)을 반응시키면 GaN층이 형성되게 되는데, 다음과 같은 반응에 의해 GaN층이 형성되게 된다.

GaCl(g)+NH₃ → GaN+HCl(g)+H₂

이때 반응되지 않은 기체는 다음과 같은 반응에 의해 배기되게 된다.

HCl(g)+NH₃ → NH₄Cl(g)

HVPE(Hydride Vapor Phase Epitaxy)법은 100㎛/hr 정도의 빠른 성장률로 후막 성장이 가능하므로 높은 생산성을 얻을 수 있다.

본 실시예에서는, 상기와 같이 얻어진 화합물 반도체 기판을 이용하여 발광 소자를 제조하는 예를 든다. 즉, 도 5와 같이 제1의 화합물 반도체층(30, 도 6에서는 31)이 형성된 기판 위에, 도 6에 도시된 바와 같이, 활성층(32) 및 제2의 화합물 반도체층(33)을 형성한다. 여기서, 제1의 화합물 반도체층(31)은 제1도전형(예컨대 n형)의 화합물 반도체층으로 예컨대 GaN층으로 이루어지고, 제2의 화합물 반 도체층(33)은 제2도전형(예컨대 p형)의 화합물 반도체층으로 예컨대 GaN로 이루어진다. 또한, 활성층(32)은 예컨대 InGaN층으로서 양자우물 구조 또는 다중양자우물 구조를 가질 수 있다.

이어서, 제2의 화합물 반도체층(33), 활성층(32) 및 제1의 화합물 반도체층(31)을 패터닝하여 제1의 화합물 반도체층(31)의 일부를 노출시키고, 그 위에 전극(전극 패드)이 될 도전물질을 증착하고 패터닝하여 제1전극(41) 및 제2전극(42)을 형성한다. 이 전극(전극 패드)을 이루는 도전물질은 예컨대, Ni 또는 Au와 같이 발광 소자의 전극으로 널리 사용되는 금속 또는 그 합금으로 할 수 있다.

이상과 같이, 간단하고 저렴한 CMP 방식으로 얻어진 사파이어 기재 기판(10) 상의 요철은 활성층(32)에서 방출되어 사파이어 기재 기판(10) 쪽으로 나오는 빛을 발광 소자의 표면쪽(제2의 화합물 반도체층(33)쪽)으로 반사하여, 기재 기판(10)에 의해 흡수 소멸되는 광량을 저감시킴으로써 소자의 발광 효율을 비약적으로 향상시킨다.

이상, 본 발명의 바람직한 실시예를 들어 본 발명을 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.

도 1의 (a)는 종래기술에 따라 표면이 미세 가공된 사파이어 기재 기판의 표면 확대사진이고, (b)는 (a)에 도시된 기재 기판을 이용하여 발광 소자를 제조하였을 때의 효과를 도식적으로 나타낸 단면도이다.

도 2는 본 발명의 실시예에 따라 사파이어 기재 기판을 화학적 기계적 연마하는 과정을 도시한 개략 단면도이다.

도 3의 (a)는 화학적 기계적 연마에 의해 표면에 요철들이 형성된 사파이어 기재 기판의 표면 확대사진이고, (b)는 그 개략 단면도이다.

도 4 내지 도 6은 본 발명의 실시예에 따라 화합물 반도체 기판 및 발광 소자를 제조하는 과정을 도식적으로 나타낸 개략 단면도들이다.

<도면의 주요 부분에 대한 부호의 설명>

10 : 사파이어 기재 기판

20 : 구형 볼

30, 31, 32, 33 : 화합물 반도체층

41, 42 : 전극

Claims (18)

1. 그 표면에 0.1~100㎛ 크기의 요철들이 불규칙하게 형성된 사파이어 기재 기판;

   상기 사파이어 기재 기판 상의 요철들 사이에 불규칙하게 산포된 구형의 볼(ball)들; 및

   상기 사파이어 기재 기판 상에 상기 구형의 볼들을 덮도록 성장된 화합물 반도체층;을 포함하고,

   상기 구형의 볼들의 크기가 상기 요철들의 크기와 실질적으로 같은 것을 특징으로 하는 화합물 반도체 기판.
2. 삭제
3. 삭제
4. 제1항에 있어서,

   상기 구형의 볼은 산화실리콘(SiO₂) 볼, 사파이어(Al₂O₃) 볼, 산화타이타늄(TiO₂) 볼, 산화지르코늄(ZrO₂) 볼, Y₂O₃-ZrO₂ 볼, 산화구리(CuO, Cu₂O) 볼, 산화탄탈륨(Ta₂O₅) 볼, PZT(Pb(Zr,Ti)O₃) 볼, Nb₂O₅ 볼, FeSO₄ 볼, Fe₃O₄ 볼, Fe₂O₃ 볼, Na₂SO₄ 볼, GeO₂ 볼, 또는 CdS 볼로 이루어진 것을 특징으로 하는 화합물 반도체 기판.
5. 제1항에 있어서,

   상기 사파이어 기재 기판과 상기 화합물 반도체층의 결정학적 차이를 완화시켜 상기 화합물 반도체층의 결정 결함 밀도를 최소화하기 위하여 상기 사파이어 기재 기판과 상기 화합물 반도체층 사이에 형성된 버퍼층을 더 포함하는 것을 특징으로 하는 화합물 반도체 기판.
6. 제5항에 있어서,

   상기 버퍼층은 GaN, AlN, AlGaN 또는 이들의 조합막으로 이루어진 것을 특징으로 하는 화합물 반도체 기판.
7. 제1항에 있어서,

   상기 화합물 반도체층은 GaN, AlN, InN 또는 이들의 조합(Ga_1-xAl_1-yIn_1-zN, 0≤x,y,z≤1, x+y+z=1)으로 이루어진 막인 것을 특징으로 하는 화합물 반도체 기판.
8. 제7항에 있어서,

   상기 화합물 반도체층은 Si, Ge, Mg, Zn, O, Se, Mn, Ti, Ni 및 Fe로 이루어진 군 중에서 선택된 1종 이상의 이종물질을 추가로 포함하는 것을 특징으로 하는 화합물 반도체 기판.
9. 제1항 및 제4항 내지 제8항 중 어느 한 항에 기재된 화합물 반도체 기판을 이용하여 제조된 화합물 반도체 소자로서,

   상기 화합물 반도체층은, 제1도전형의 화합물 반도체층; 상기 제1도전형의 화합물 반도체층 상에 형성된 활성층; 및 상기 활성층 상에 형성된 제2도전형의 화합물 반도체층을 포함하는 화합물 반도체 소자.
10. (a) 사파이어 기재 기판의 표면에 화학적 기계적 연마(Chemical Mechanical Polishing)를 행하여, 상기 표면에 0.1~100㎛ 크기의 요철들을 불규칙하게 형성하는 단계;

    (b) 상기 사파이어 기재 기판 상의 요철들 사이에 구형의 볼(ball)들을 불규칙하게 산포시키는 단계; 및

    (c) 상기 요철들이 형성된 사파이어 기재 기판의 표면 상에 상기 구형의 볼들을 덮도록 화합물 반도체층을 성장시키는 단계;를 포함하고,

    상기 구형의 볼들의 크기가 상기 요철들의 크기와 실질적으로 같은 것을 특징으로 하는 화합물 반도체 기판의 제조방법.
11. 삭제
12. 삭제
13. 제10항에 있어서,

    상기 구형의 볼은 산화실리콘(SiO₂) 볼, 사파이어(Al₂O₃) 볼, 산화타이타늄(TiO₂) 볼, 산화지르코늄(ZrO₂) 볼, Y₂O₃-ZrO₂ 볼, 산화구리(CuO, Cu₂O) 볼, 산화탄탈륨(Ta₂O₅) 볼, PZT(Pb(Zr,Ti)O₃) 볼, Nb₂O₅ 볼, FeSO₄ 볼, Fe₃O₄ 볼, Fe₂O₃ 볼, Na₂SO₄ 볼, GeO₂ 볼, 또는 CdS 볼로 이루어진 것을 특징으로 하는 화합물 반도체 기판의 제조방법.
14. 제10항에 있어서,

    상기 (a) 단계와 (c) 단계의 사이에, 상기 사파이어 기재 기판과 상기 화합물 반도체층의 결정학적 차이를 완화시켜 상기 화합물 반도체층의 결정 결함 밀도를 최소화하기 위하여 상기 사파이어 기재 기판과 상기 화합물 반도체층 사이에 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 화합물 반도체 기판의 제조방법.
15. 제14항에 있어서,

    상기 버퍼층은 GaN, AlN, AlGaN 또는 이들의 조합막으로 이루어진 것을 특징으로 하는 화합물 반도체 기판의 제조방법.
16. 제10항에 있어서, 상기 화합물 반도체층은 GaN, AlN, InN 또는 이들의 조합(Ga_1-xAl_1-yIn_1-zN, 0≤x,y,z≤1, x+y+z=1)으로 이루어진 막인 것을 특징으로 하는 화합물 반도체 기판의 제조방법.
17. 제16항에 있어서, 상기 화합물 반도체층은 Si, Ge, Mg, Zn, O, Se, Mn, Ti, Ni 및 Fe로 이루어진 군 중에서 선택된 1종 이상의 이종물질을 추가로 포함하는 것을 특징으로 하는 화합물 반도체 기판의 제조방법.
18. 제10항 및 제13항 내지 제17항 중 어느 한 항에 기재된 단계들을 포함하고,

    상기 (c) 단계가,

    (c1) 제1도전형의 화합물 반도체층을 성장시키는 단계;

    (c2) 상기 제1도전형의 화합물 반도체층 상에 활성층을 형성하는 단계; 및

    (c3) 상기 활성층 상에 형성된 제2도전형의 화합물 반도체층을 성장시키는 단계;를 포함하는 화합물 반도체 소자의 제조방법.

Images