KR101142082B1 - 질화물 반도체 기판 및 그 제조 방법과 이를 이용한 질화물반도체 소자 - Google Patents

Abstract

본 발명의 질화물 반도체 기판 제조 방법은, 기재 기판 상에, 질화물 반도체로 이루어진 다수의 기둥상 또는 뿔상의 요철 구조물들을 가지는 요철층을 형성하는 단계; 요철층 상에, 다수의 요철 구조물들의 표면 형상을 따르면서 요철 구조물들을 덮는 절연막을 형성하는 단계; 요철 구조물들의 상단부에 형성된 절연막을 선택적으로 제거하여 요철 구조물들의 상단부를 노출시키는 단계; 및 노출된 요철 구조물들의 상단부를 시드(seed)로 하여 기판 전면에 질화물 반도체층을 성장시키는 단계;를 포함하여, 복잡한 마스크 형성공정 없이도 간단하고 저렴하게 우수한 특성을 나타내는 질화물 반도체 기판을 제공할 수 있다.

질화물 반도체, 질화 갈륨, 요철

Description

질화물 반도체 기판 및 그 제조 방법과 이를 이용한 질화물 반도체 소자{Nitride semiconductor substrate and manufacturing method thereof, and nitride semiconductor device using it}

본 발명은 질화물 반도체 기판 및 그 제조 방법과 이를 이용한 질화물 반도체 소자에 관한 것이다.

최근, 고효율의 단파장 광소자에 대한 수요가 늘어남에 따라, 이러한 용도에 적합하다고 알려져 있는 화합물 반도체에 대한 연구가 많이 진행되고 있다. 특히, 질화 갈륨(GaN)은 우르자이트(Wurzite) 구조를 가지는 질화물 반도체로서 상온에서 가시광선의 청색 파장대에 해당하는 3.4 eV의 직접천이형 밴드갭을 가질 뿐만 아니라 InN 및 AlN와 전율고용체를 이루어 금지대폭의 조정이 가능하며 전율고용체의 전 조성 범위 내에서 직접천이형 반도체의 특성을 나타내기 때문에 청색 표시 및 발광 소자 재료로서 가장 각광받고 있다. 그러나, 고품질의 질화 갈륨(GaN) 기판은 그 제조가 무척 까다로워 그 제조 비용이나 시간이 많이 들고 있다.

일반적으로 고품질 질화 갈륨(GaN) 기판의 제조에는 선택영역 에피성장 방법인 ELO(Epitaxial Lateral Overgrowth) 방식이 주로 사용되고 있다. 이러한 ELO 방 식은 스트라이프 형태의 SiO₂ 마스크를 사용하여 기판과 GaN 결정 사이에 존재하는 격자상수 차이와 열팽창 계수 차이에 의한 스트레스 발생을 감소시키고 있다.

예를 들어, 공개특허공보 제2000-66758호에는, 도 1에 도시된 바와 같이, 기판(10) 상에 GaN층(11)을 성장시킨 후, GaN층(11)이 성장된 기판(10)을 반응기에서 꺼낸 다음 증착장비에 장입하여 GaN층(11) 상에 SiO₂층을 형성하고, SiO₂층이 증착된 기판(10)을 증착장비에서 꺼낸 후 마스크 패터닝 공정을 이용하여 SiO₂ 마스크 패턴(12)을 형성한 뒤에, 이를 다시 반응기에 장입하여 GaN층(13)을 성장하는 방법이 개시되어 있다. 이렇게 성장된 GaN층(13) 중 마스크 패턴(12) 위쪽에 성장된 부분에는 GaN층(11)으로부터 형성된 전위가 차단되어 결함이 저감된 GaN층(13)을 얻을 수 있다. 또한, 마찬가지의 방법으로 SiO₂ 마스크 패턴(12)들 사이의 영역을 덮는 SiO₂ 마스크 패턴(14)을 형성하고 한 번 더 GaN층(15)을 성장시키면, 이 GaN층(15)은 마스크 패턴(14)에 의해 한 번 더 전위가 차단되므로 결함이 더욱 저감된 고품질의 GaN층을 얻을 수 있다.

그러나, 이러한 방법은 상술한 바와 같이 복잡하고, 마스크 패터닝 공정을 수반한다(특히 위 선행기술의 경우는 2회의 마스크 패터닝 공정이 필요하다). 마스크 패터닝 공정은 고가의 포토 마스크 제작, 포토 레지스트 도포 및 경화, 포토 마스크를 이용한 노광, 현상, 에칭, 및 포토 레지스트 제거 등 많은 세부 단계를 거쳐야 하고 고가의 장비를 이용하여야 하므로, 많은 시간과 비용이 드는 공정이다.

한편, 위와 같은 질화물 반도체를 사용하여 제조된 발광 소자와 같은 질화물 반도체 소자의 발광 효율의 향상이나 소비전력의 절감도 중요한 과제이다. 즉, 발광 소자의 활성층에서 발생된 빛은 발광 소자의 표면 쪽으로 방출되지만 기판 쪽으로도 방출되어 기판에 의해 흡수되는 등 발광 효율이 떨어지게 된다. 이를 해결하기 위해, 표면이 미세 가공된 사파이어 기판(patterned sapphire substrate)을 사용하여 활성층에서 발생되어 기판 쪽으로 방출되는 빛을 난반사시켜 기판에 의한 투과나 흡수를 줄임으로써 발광 소자의 표면 쪽으로의 발광 효율을 증가시키고자 하는 시도가 있다. 그러나, 기판을 미세 가공하기 위해서는 그만큼 복잡한 공정과 시간을 필요로 한다는 단점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 본 발명의 목적은 저렴하고 간단한 제조 공정으로 고품질의 질화물 반도체 기판을 제조할 수 있는 질화물 반도체 기판의 제조 방법과 그 질화물 반도체 기판을 제공하는 데에 있다.

또한, 본 발명의 목적은 저렴하고 간단한 제조 공정으로 발광 효율이 향상되고 소비전력이 감소되는 질화물 반도체 소자를 제공하는 데에 있다.

본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.

상기와 같은 목적을 달성하기 위하여 본 발명에서는, 기재 기판 상에 다수의 기둥상(column shape) 또는 뿔상(cone shape)의 요철 구조물들을 가지는 요철층을 형성하고, 이 요철 구조물의 상단부를 노출하며 요철층을 덮는 절연막을 형성한 다음, 노출된 요철 구조물들의 상단부로부터 질화물 반도체층을 성장시킨다.

즉, 본 발명의 일측면에 따른 질화물 반도체 기판의 제조 방법은, (a) 기재 기판 상에, 질화물 반도체로 이루어진 다수의 기둥상 또는 뿔상의 요철 구조물들을 가지는 요철층을 형성하는 단계; (b) 상기 요철층 상에, 상기 다수의 요철 구조물 들의 표면 형상을 따르면서 요철 구조물들을 덮는 절연막을 형성하는 단계; (c) 상기 요철 구조물들의 상단부에 형성된 상기 절연막을 선택적으로 제거하여 상기 요철 구조물들의 상단부를 노출시키는 단계; 및 (d) 노출된 상기 요철 구조물들의 상단부를 시드(seed)로 하여 기판 전면에 질화물 반도체층을 성장시키는 단계;를 포함한다.

본 발명의 일실시예에 따르면 상기 (a) 단계의 요철층은 별도의 마스크 패터닝 공정 없이 성장시 공정 조건을 조절함으로써 형성할 수 있다. 즉 상기 (a) 단계는, (a11) 상기 기재 기판을 제1온도에서 예열하는 단계; (a12) 예열된 상기 기재 기판을 상기 제1온도에서 질화처리하는 단계; (a13) 질화처리된 상기 기재 기판을 상기 제1온도보다 낮은 제2온도로 강온하는 단계; 및 (a14) 상기 제2온도에서 상기 기재 기판 상에 질화물 반도체를 성장시킴으로써 다수의 뿔상 요철 구조물들을 형성하는 단계;를 포함한다.

또한, 본 발명의 다른 실시예에 따르면 상기 (a) 단계의 요철층은 마스크 패터닝 공정을 통해 형성할 수도 있다. 즉 상기 (a) 단계는, (a21) 상기 기재 기판 상에 버퍼층을 형성하는 단계; (a22) 상기 버퍼층 상에 상기 요철 구조물들을 형성할 부분의 버퍼층 표면을 노출하는 마스크 패턴을 형성하는 단계; 및 (a23) 상기 마스크 패턴이 형성된 기판 상에 질화물 반도체를 성장시킴으로써 상기 노출된 버퍼층으로부터 다수의 기둥상 또는 뿔상 요철 구조물들을 형성하는 단계;를 포함한다.

한편, 상기 (c) 단계에서 요철 구조물 상단부의 노출은, 상기 절연막이 형성 된 기판의 상면을 기계적으로 연마함으로써 행하거나, 상기 절연막의 상단부를 선택적으로 에칭함으로써 행할 수 있다.

본 발명의 다른 측면에 따른 질화물 반도체 기판은, 기재 기판; 상기 기재 기판 상에 형성되고, 질화물 반도체로 이루어진 다수의 기둥상 또는 뿔상의 요철 구조물들을 가지는 요철층; 상기 다수의 요철 구조물들의 표면 형상을 따르며 상기 요철층을 덮되 상기 요철 구조물들의 상단부를 노출하는 절연막 패턴; 및 노출된 상기 요철 구조물들의 상단부로부터 성장되어 기판 전면에 형성된 질화물 반도체층;을 구비한다.

여기서, 상기 다수의 요철 구조물들은 불규칙하게 산포된 뿔상의 요철 구조물들 혹은 규칙적으로 배치된 기둥상 또는 뿔상의 요철 구조물들일 수 있다.

또한, 상기 기재 기판과 상기 요철층의 사이에, 상기 기재 기판의 전면에 형성된 버퍼층; 및 상기 버퍼층 상에 형성되고, 상기 요철 구조물들이 형성된 부분의 상기 버퍼층을 노출하는 마스크 패턴;을 더 구비하여, 상기 요철 구조물들이 상기 마스크 패턴에 의해 노출된 부분에서 상기 버퍼층과 연결되어 있는 구조를 취할 수 있다.

또한, 상기 요철층과 상기 절연막의 사이에는, 상기 다수의 요철 구조물들의 표면 형상을 따르며 상기 요철층을 덮되 상기 요철 구조물들의 상단부를 노출하는 금속막 패턴을 더 구비하는 구조일 수도 있다.

본 발명의 또 다른 측면에 따른 질화물 반도체 소자는, 상기의 질화물 반도체 기판을 이용한 질화물 반도체 소자로서, 상기 질화물 반도체층이, 제1도전형의 질화물 반도체층; 상기 제1도전형의 질화물 반도체층 상에 형성된 활성층; 및 상기 활성층 상에 형성된 제2도전형의 질화물 반도체층을 포함하고, 상기 제1도전형의 질화물 반도체층과 전기적으로 연결된 제1전극; 및 상기 제2도전형의 질화물 반도체층 상에 형성된 제2전극;을 포함한다.

본 발명에 의하면 요철 구조물들을 덮는 절연막을 형성하고 요철 구조물들의 상단부를 덮는 절연막을 별도의 패터닝 공정 없이 선택적으로 제거함으로써 기판으로부터의 관통 전위를 차단하는 절연막 패턴을 형성할 수 있다. 따라서, 간단하고 저비용의 공정으로 고품질의 질화물 반도체 기판을 얻을 수 있다.

또한, 본 발명에 의하면 전술한 공정에 의해 질화물 반도체층 하부에 미세 기공이 형성되므로 활성층에서 발생되어 기재 기판 쪽으로 방출되는 빛을 굴절률 차이에 기인하여 소자의 표면쪽으로 반사함으로써 소자의 발광 효율을 향상시킬 수 있다. 나아가, 금속막 패턴을 더 포함하는 경우에는 반사율의 향상과 함께 금속막 패턴에 의한 저항의 감소로 인해 소비전력도 절감할 수 있다.

이하에서는 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원 시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.

한편, 첨부된 도면에서 각 층의 두께나 패턴의 크기는 설명의 편의를 위해 과장되어 있을 수 있고 실제 척도와 정확히 일치하지 않을 수 있다. 또한, 이하의 설명에서 어떤 층이 다른 층의 상부에 있다고 할 때, 이는 어떤 층이 다른 층과 직접 접하면서 위쪽에 있을 수 있고, 그 사이에 또 다른 층을 개재하여 위쪽에 있을 수도 있다.

도 2는 본 발명의 일실시예에 따라 질화물 반도체 기판을 제조하는 과정을 순차적으로 도시한 개략 단면도이다. 도면을 참조하여 본 실시예에 따른 질화물 반도체 기판의 제조 방법을 설명하면 다음과 같다.

먼저, 도 2의 (a)에 도시된 바와 같이, 사파이어(Al₂O₃), 실리콘 또는 실리콘 카바이드(SiC) 등의 기재 기판(100) 상에 질화 갈륨(GaN)으로 이루어진 다수의 요철 구조물(112)들을 가지는 요철층(110)을 형성한다. 여기서, 다수의 요철 구조물(112)들은 특별한 에칭이나 패터닝을 통해 형성하는 것이 아니라 MOCVD(Metal-Organic Chemical Vapor Deposition)법 등의 통상적인 성장법에 의해 성장시키되 공정조건을 적절하게 조절함으로써 형성할 수 있다. 또한, 본 실시예에서는 별도의 버퍼층 없이 요철층(110)을 형성한다. 바꾸어 말하면, 요철층(110)은 후술하는 GaN 층(130) 성장을 위한 버퍼층 또는 템플레이트(template)의 역할을 한다고 할 수 있다.

한편, 본 실시예에서는 요철층을 이루는 질화물 반도체 및 궁극적으로 얻고자 하는 질화물 반도체층(130)으로서 GaN을 예로 들어 설명하지만, 본 발명이 이에 한정되는 것은 아니며, AlN, InN, 또는 이들의 조합막(Ga_xAl_yIn_zN, x+y+z=1) 등 다른 질화물 반도체로 이루어진 요철층이나 질화물 반도체층도 유사한 방법으로 형성할 수 있다. 또한, 다수의 요철 구조물(112)들은 패터닝을 통해 형성하지 않으므로 불규칙적으로 형성되나, 도 2에서는 편의상 규칙적인 것처럼 도시하였다.

구체적으로, 도 2의 (a)에 도시된 바와 같은 GaN 요철 구조물(112)들을 포함하는 요철층(110)은 기본적으로 다음과 같은 MOCVD법에 따라 성장시키지만, 구체적인 공정 단계와 공정 조건은 도 3에 도시된 공정 다이어그램을 따라 일반적인 MOCVD법과는 다르게 설정한다.

즉, 일반적으로 MOCVD법을 이용하여 GaN을 성장시킬 때는, 반응기 내로 반응전구체들을 운반 가스를 이용하여 공급하고, 소정 범위의 온도와 소정 범위의 압력에서 반응전구체들을 화학 반응시켜 GaN층을 성장시킨다. 여기서, 반응전구체로는 트리메틸갈륨(TMGa), 트리에틸갈륨(TEGa) 또는 GaCl₃을 사용할 수 있고, 질화물 소스 가스는 암모니아(NH₃), 질소 또는 터셔리부틸아민(Tertiarybutylamine(N(C₄H₉)H₂)을 사용할 수 있다. 이때 반응기의 온도는 일반적으로 900~1150℃로 하고, 압력은 10^-5~2000 torr로 조절한다.

이에 대해 본 실시예에서는, 먼저 기재 기판(100)을 반응기로 장입하고(~t₁), 온도를 제1온도(T₁)인 1050~1150℃로 증가시켜(t₁~t₂) 수분 내지 십수분 동안 예열한다(t₂~t₃). 이어서, 같은 온도에서 수분 동안 암모니아(NH₃) 가스를 공급하여 기재 기판(100)을 질화처리한다(t₃~t₄). 질화처리후 실제 GaN 요철층(110)을 성장시키기 위한 제2온도(T₂)인 600~1000℃로 냉각한다(t₄~t₅). 반응기와 기재 기판(100)의 온도가 T₂에서 안정화되면 반응전구체인 NH₃와 TMGa을 공급하여 요철층(110)을 성장시킨다. 이때 NH₃ 및 TMGa의 공급유량은 각각 수백 sccm(질소 풍부(N-rich) 조건으로 할 경우는 1000sccm 정도) 및 수십 sccm으로 하고, 운반 가스로서 수십 sccm(질소 풍부 조건으로 할 경우는 250sccm 정도까지 증가)의 N₂와 수백 sccm의 H₂를 사용할 수 있다. 또한, GaN 요철층(110)의 성장시 반응기 내부 압력은 100 torr 내외로 조절한다.

그러면, 도 2의 (a)에 도시된 바와 같이 GaN이 뿔 모양의 형상을 가지는 요철 구조물(112)들로 성장되게 된다.

도 3은 위와 같은 공정을 통해 형성된 요철층의 현미경 사진으로서, 수십~수백 nm 사이즈의 다수의 요철 구조물들이 불규칙하게 형성된 것을 확인할 수 있다. 도 3에 도시된 요철 구조물들은, 약 1000℃에서 8분간 예열하고 같은 온도에서 2분간 NH₃ 가스에 의한 질화처리를 한 후, 5분간에 걸쳐 약 800℃로 강온하고 온도가 안정화될 때까지 1분간 기다렸다가, 같은 온도에서 40분간 GaN을 성장시켜 얻어진 것들이다. 이때, 반응전구체인 NH₃ 및 TMGa의 공급유량은 각각 500sccm 및 30sccm으로 하고, 운반 가스로서 50sccm의 N₂와 500sccm의 H₂를 사용하였다.

한편, 도 2 및 도 3에서는 요철 구조물(112)들의 상단부가 뾰족한 뿔 형태로 도시되었지만, 공정 조건이나 시간을 조절함으로써, 상단부가 하단부보다 좁지만 편평한 뿔대의 형상이나 나아가 기둥상으로 할 수도 있다.

이어서, 요철 구조물(112)들이 형성된 기판 전면에 절연막(120)을 증착하면 도 2의 (b)와 같이 된다. 절연막(120)은 실리콘 산화막(SiO₂)이나 실리콘 질화막(SiN_x)을 화학기상증착(CVD)법 등 통상적인 방법에 따라 증착함으로써 요철 구조물(112)들의 표면 형상을 따라 수십 nm 정도(요구되는 품질이나 제품의 사양에 따라 수십 nm ~ 수 um)의 두께로 형성할 수 있다.

이어서, 도 2의 (c)에 도시된 바와 같이, 요철 구조물(112)들의 상단부에 증착된 절연막(120)을 선택적으로 제거하여 요철 구조물들의 상단부를 노출시킨다.

구체적으로, 절연막(120)이 증착된 기판 상면을 기계적 연마 또는 화학적 기계적 연마(CMP; Chemical Mechanical Polishing)함으로써, 높이가 높은 요철 구조물(112)들의 상단부에 증착된 절연막을 연마하여 제거함과 동시에 요철 구조물들의 상단부도 약간 연마하여 평탄한 상태로 노출되게 한다. 또는, 요철 구조물(112)들의 상단부에 증착된 절연막만을 선택적으로 에칭하여 제거함으로써 동일한 효과를 얻을 수 있다.

여기서 선택적인 에칭이라 함은 통상의 건식 식각(dry etching)이나 습식 식각(wet etching)을 이용하여, 절연막(120)인 실리콘 산화막 또는 실리콘 질화막을 제거하는 방법을 말한다. 일반적으로, 평탄한 기판 상에 형성된 평탄한 절연막을 통상의 건식 또는 습식 식각으로 식각하면 절연막은 일정한 두께로 균일하게 제거되지만, 본 실시예와 같이 요철 구조물(112)들 위에 형성된 절연막의 경우 평탄한 기판 위에 절연막을 형성하는 경우에 비해 단차 도포성(step coverage)이 떨어지게 되어 요철 구조물(112)들의 상단부에 형성된 절연막의 두께가 요철 구조물(112)들 사이의 기판 상에 형성된 절연막의 두께보다 얇게 된다. 따라서, 통상적인 식각에 의하더라도 요철 구조물(112)들의 상단부에 형성된 절연막이 먼저 제거되고 요철 구조물들 사이의 골짜기 부분에 형성된 절연막은 덜 제거되게 되어 요철 구조물들의 상단부가 노출되게 된다.

구체적으로, 습식 식각을 이용하여 실리콘 산화막을 에칭하는 경우를 예로 든다면, 실리콘 산화막을 코팅한 기판을 BOE(Buffered Oxide Etchant, NH₄F:HF=1:6)에 약 10초 정도 담그면, 요철 구조물(112)들의 상단부에 증착된 절연막이 먼저 제거되고 요철 구조물들 사이의 골짜기 부분에 증착된 절연막 및 요철층은 제거되지 않아서, 도 2 (c)와 같은 구조를 얻을 수 있다.

이어서, 실제로 얻고자 하는 질화물 반도체층으로서 GaN을 본격적으로 성장시킨다. 그러면, 도 2의 (c)에 도시된 바와 같이 상단부가 선택적으로 제거된 절연막 패턴(122) 위에서는 GaN이 성장되지 않고, 요철 구조물(112)들의 노출된 상단부 는 시드(seed)로 기능하여 노출된 요철 구조물(112)들의 상단부로부터 GaN이 성장된다. GaN의 성장을 계속하면 노출된 요철 구조물(112)들의 상단부로부터 성장되는 GaN은 횡방향으로도 성장하여 이웃하는 시드로부터 성장된 GaN과 서로 합쳐져, 도 2의 (d)에 도시된 것처럼 연결된 상태의 GaN층(130)이 얻어진다. 이때, 절연막 패턴(122)은 시드층인 요철층(112)으로부터 상방으로 전파되는 관통 전위를 차단하는 역할을 함으로써 GaN층(130)의 결함을 저감한다. 즉, 본 발명의 절연막 패턴(122)은 도 1에 도시된 종래기술의 SiO₂ 마스크 패턴(12.14)과 동일한 역할을 한다. 그러나, 본 발명의 절연막 패턴(122)은, 종래의 SiO₂ 마스크 패턴(12,14)이 복잡하고 고비용의 사진 식각 공정에 의해 패터닝됨에 반해, 기계적 연마나 선택적 에칭이라는 간단한 공정으로 얻을 수 있다.

GaN층(130)은 전술한 일반적인 MOCVD법이나 MBE(Molecular Beam Epitaxy)법, HVPE(Hydride Vapor Phase Epitaxy)법 등을 이용하여 통상의 방법으로 성장시킬 수 있다. HVPE법을 이용하여 GaN을 성장시키는 방법을 간단히 설명하면, 반응기 안에 Ga 금속을 수납한 용기를 배치해 두고, 상기 용기 주위에 설치한 히터로 가열하여 Ga 융액을 만든다. 이렇게 얻은 Ga 융액과 HCl을 반응시켜 GaCl 가스를 만들고, 이를 NH₃와 반응시키면 GaN이 증착된다. HVPE법은 100㎛/hr 정도의 빠른 성장률로 후막 성장이 가능하므로 높은 생산성을 얻을 수 있다. 이렇게 HVPE법에 의하여 후막의 질화물 반도체층이 형성되면, 기재 기판과 질화물 반도체층을 분리하거나 기재 기판을 연마 또는 식각하여 제거하고, 기재 기판 위에 성장된 균일하고 고품질의 질화물 반도체층 만을 선택하여 사용할 수도 있다.

상기의 질화물 반도체층(130)은 본 실시예의 질화물 반도체 기판을 사용하여 제조하고자 하는 질화물 반도체 소자에 따라 다양하게 구성할 수 있다. 예컨대, 질화물 반도체층(130)은 동일한 물질로 이루어진 단층일 수도 있고, 다른 물질로 이루어진 다층으로 형성할 수 있다. 또한, 질화물 반도체층의 성장시, 목적하는 용도에 따라 Si, Ge, Mg, Zn, O, Se, Mn, Ti, Ni, Fe 등의 다양한 이종물질을 주입하면서 증착 공정을 수행함으로써 이종물질이 첨가된 형태의 질화물 반도체층을 제조할 수도 있다. 이러한 이종물질은 질화물 반도체층의 전기적, 광학적 또는 자기적 성질을 변화시키기 위하여 사용자의 요구에 따라 선택적으로 추가할 수 있다. 이종물질은 인시츄 도핑(in-situ doping), 익스시츄 도핑(ex-situ doping) 또는 이온주입(implantation) 등을 통해 첨가할 수 있다. 인시츄 도핑은 반도체층을 성장시킬 때 추가하고자 하는 이종물질을 첨가하는 방법이고, 익스시츄 도핑은 질화물 반도체층을 성장시킨 후 열처리나 플라즈마(plasma) 처리로 이종물질을 질화물 반도체층에 주입하는 방법이다. 이온주입은 추가하고자 하는 이종물질의 이온을 가속시켜 질화물 반도체층과 충돌시켜 반도체층 내에 이종물질을 주입하는 방법이다.

한편, GaN층(130)이 수직방향과 횡방향으로 성장되면서 요철 구조물(112)들 사이의 골 부분에는 자연스럽게 미세 기공(132)들이 형성된다. 이 미세 기공(132)들의 층은 전체 질화물 반도체 기판 내에서 굴절률이 낮은 층이 되고, 본 실시예에 따른 GaN 기판을 이용하여 발광 소자를 제조하였을 때 광 방출효율을 높이는 역할을 한다. 즉, 활성층(도 6의 136)에서 발생된 빛은 도면에서 위쪽으로 방출되지만 일부는 아래의 기재 기판(100) 쪽으로 방출 및 흡수되는데, 이 빛이 미세 기공(132)들이 있음으로 인해, 미세 기공(132)과 절연막 패턴(122) 또는 요철층(112)의 계면에서 도면의 위쪽으로 반사되어 발광 소자의 광 방출효율이 높아진다. 또한 미세 기공(132)들이 형성된 층은 다른 층에 비해 기계적인 강도가 상대적으로 약하기 때문에, 전술한 기재 기판의 분리시 기재 기판을 용이하게 분리할 수 있게 한다.

나아가, 발광 소자의 광 방출효율과 관련하여 도 5에 도시된 바와 같은 변형예가 가능하다. 이하, 도 5를 참조하여 전술한 실시예와 다른 점을 중심으로 변형예를 설명한다.

먼저, 기재 기판(100) 상에 다수의 요철 구조물(112)를 가지는 요철층(120)의 형성(도 5의 (a) 참조)까지는 전술한 실시예와 동일하다. 전술한 실시예와 다른 점은 요철층(110) 상에 절연막(120)을 형성하기 전에, 금속막(140)을 먼저 형성하고 그 위에 절연막(120)을 형성하는 것이다(도 5의 (b) 참조). 또한, 그 이후의 요철 구조물(112) 상단부에 형성된 절연막(120) 및 금속막(140)의 선택적 제거와 GaN층(130)의 성장 공정은 전술한 실시예와 동일하다.

금속막(140)은 예를 들어, Pt, Au, Ag, Ta, Ti, Cr, Al, Cu 등의 금속이나 이들의 합금으로 이루어지며, 스퍼터링(sputtering), 이베포레이션(evaporation) 등의 물리적 증착방법, 또는 화학적 증착방법에 따라 통상의 방법으로 증착할 수 있다. 그러면, 도 5의 (b)에 도시된 것처럼, 요철 구조물(112)들의 표면 형상을 따라 수십 nm 정도(요구되는 품질이나 제품의 사양에 따라 수십 nm ~ 수 um)의 균일 한 두께로 금속막(140)을 형성할 수 있다.

또한, 이 금속막(140)은 금속막을 이루는 금속의 융점 이하의 온도, 예컨대 300~600℃에서 수초 내지 수십초간 급속 열처리를 행함으로써 금속막의 표면 모폴로지(morphology)를 개선하여 빛의 반사율을 더욱 높이고, GaN 요철층(110)과의 밀착성을 향상시킬 수 있다.

이렇게 형성된 금속막(140) 중 요철 구조물(112)들 상단부에 형성된 금속막은 선택적으로 제거되어 도 5의 (c)에 도시된 바와 같은 금속막 패턴(142)을 형성하게 되는데, 이는 나중에 발광 소자의 광 방출효율을 더욱 높이는 역할을 한다. 즉, 활성층(도 6의 136)에서 발생되어 아래쪽의 기재 기판(100) 쪽으로 방출되는 빛을 도면의 위쪽(소자의 표면쪽)으로 반사시킴으로써 발광 소자의 광 방출효율을 현저히 높일 수 있다. 나아가, 금속막 패턴(142)은 요철 구조물(112)들의 상단부에서만 제거되고 요철 구조물들의 하부에서 기판 전체에 걸쳐 서로 연결되어 있기 때문에, 저항이 낮은 금속막 패턴(142)을 통해 발광 소자에 전력이 공급되어 결과적으로 발광 소자의 소비 전력을 절감할 수 있다.

여기서, 도 6에 도시된 질화물 반도체 소자(발광 소자)의 구조와 제조 방법에 대해 설명한다.

도 6에 도시된 발광 소자는 도 5의 공정을 통해 제조된 질화물 반도체 기판을 사용하여 제조되는 질화물 반도체 소자로서, 도 5의 (d)에서 질화물 반도체층(130)이 기재 기판(100) 쪽에서부터 차례로 제1도전형(예컨대 n형)의 질화물 반도체층(134), 활성층(136) 및 제2도전형(예컨대 p형)의 질화물 반도체층(138)을 포 함하고, 기판 일부의 질화물 반도체층(130)과 절연막 패턴(122)이 제거되어 노출된 금속막 패턴(142) 상에 제1도전형의 질화물 반도체층(134)과 전기적으로 연결되는 제1전극(152)과, 제2도전형의 질화물 반도체층(138) 상에 형성된 제2전극(154)을 포함한다.

이와 같은 구조의 발광 소자를 제조하기 위해서는, 먼저 질화물 반도체층(130)을 통상적인 발광 소자의 구성요소인 제1도전형의 질화물 반도체층(134), 활성층(136) 및 제2도전형의 질화물 반도체층(138)을 포함하는 구조가 되도록 형성한다. 이는, 전술한 바와 같이 도 5의 질화물 반도체층(130)을 상기와 같은 구조가 되도록 다층으로 형성하거나, 도 5의 질화물 반도체층(130)을 제1도전형의 질화물 반도체층으로서 형성하고, 그 위에 차례로 활성층 및 제2도전형의 질화물 반도체층을 더 성장시킴으로써 가능하다. 여기서, 제1도전형의 질화물 반도체층(134)은 예컨대 n-GaN층으로 이루어지고, 제2도전형의 질화물 반도체층(138)은 p-GaN층으로 이루어질 수 있다. 또한, 활성층(136)은 예컨대 InGaN층으로서 양자우물 구조 또는 다중양자우물 구조를 가질 수 있다.

이어서, 제2도전형의 질화물 반도체층(138), 활성층(136), 제1도전형의 질화물 반도체층(134)의 일부 영역을 차례로 패터닝하고 노출된 일부의 절연막 패턴(122)들을 식각하여 금속막 패턴(142)과 요철 구조물(112)들의 일부를 노출시킨다. 그리고, 그 위에 전극(전극 패드)이 될 도전물질을 증착하고 패터닝하여 제1전극(152) 및 제2전극(154)을 형성한다. 이 전극(전극 패드)을 이루는 도전물질은 예컨대, Ni 또는 Au와 같이 발광 소자의 전극으로 널리 사용되는 금속 또는 그 합금 이나, ITO 등의 투명 금속 산화물로 이루어질 수 있다.

한편, 도 6에 도시된 발광 소자는 도 5에 도시된 공정을 따라 금속막 패턴(142)을 포함하는 구조이나, 이 금속막 패턴(142)을 생략한 도 2에 도시된 공정을 따라 제조된 질화물 반도체 기판을 이용할 수도 있음은 물론이다.

이어서, 도 7을 참조하여 본 발명의 다른 실시예에 따른 질화물 반도체 기판의 제조 방법과 그 구조에 대해, 전술한 실시예와 다른 점을 중심으로 설명한다.

도 7에 도시된 실시예는, 도 2 및 도 5에 도시된 실시예 및 그 변형예와, 요철 구조물들을 형성하는 구체적인 방법이 다르고 그 이후의 공정은 동일하다. 즉, 본 실시예에서 요철 구조물(요철층)(230)은 1회의 마스크 패터닝 공정을 거쳐 형성된다.

먼저, 도 7의 (a)에 도시된 바와 같이, 기재 기판(200) 상에 버퍼층(210)을 형성한다. 버퍼층(210)은 전술한 MOCVD법 등의 통상적인 성장방법으로 성장시킴으로써 형성한다. 버퍼층(210)은 기재 기판(200)과 후속 공정에서 성장될 질화물 반도체층의 결정학적 차이를 줄이고 이를 통해 결정결함 밀도를 최소화하기 위하여 형성한다. 따라서, 버퍼층(210)은 후속 공정에서 형성될 질화물 반도체층과의 결정 특성이 유사하여 화학적으로 안정된 물질을 사용하는 것이 바람직하다. 한편, 버퍼층(210)은 도면에서 단층으로 도시되었으나, 다층으로 이루어질 수도 있으며, 서로 다른 물질의 복합막으로 구성할 수도 있다.

구체적으로, 버퍼층(210)은 GaN막, AlN막, AlGaN막 또는 이들의 조합막 등으로 형성할 수 있다. MOCVD법을 이용하여 성장시키는 경우, GaN 저온 버퍼층의 경우 에는 400~800℃의 온도 범위에서 10~40nm의 두께로 성장시키며, AlN 또는 AlGaN 버퍼층의 경우에는 400~1200℃의 온도 범위에서 10~200nm의 두께로 성장시킨다. 또는, 종래기술란에서 설명한 공개특허공보 제2000-66758호에 기재된 것과 같이, HVPE법으로 두꺼운 GaN막을 성장시킨 다음 윗 부분을 연마하여 제거함으로써 얇고 평탄한 버퍼층(210)을 얻을 수도 있다.

이어서, 버퍼층(210)이 형성된 기판 위에 버퍼층(210)의 일부를 노출하는 마스크 패턴(220)을 형성한다. 마스크 패턴(220)은 버퍼층(210) 상에 실리콘 산화막이나 실리콘 질화막 등의 절연막을 전면 증착하고, 통상의 사진 식각 공정을 거쳐 원하는 패턴으로 패터닝함으로써 얻어진다. 이때, 사진 식각 공정의 특성상 즉, 포토 마스크의 구조상, 마스크 패턴(220)은 규칙적으로 형성되며 따라서 후속하는 요철 구조물(230)들 역시 규칙적으로 형성되는 점에서 전술한 실시예와 다르다.

이어서, 마스크 패턴(220)이 형성된 기판에 MOCVD법 등의 알려진 방법에 따라(또는 전술한 실시예의 요철층 성장방법에 따라) GaN을 성장시키면, 마스크 패턴(220)들 사이로 노출된 버퍼층(220) 표면으로부터 수직방향 및 횡방향으로 GaN이 성장되어, 도 7의 (b) 및 도 8에 도시된 바와 같이 요철 구조물(230)들이 형성된다.

한편, 도 7의 (b) 및 도 8의 (b)에는 요철 구조물(230)들이 뿔 모양으로 도시되어 있으나, 전술한 실시예와 같이, 요철층이 성장될 버퍼층(210)의 결정면을 바꾸거나 공정 조건이나 시간을 조절함으로써, 뿔대의 형상이나 기둥 형태(도 8의 (a))로 할 수도 있다. 예를 들어, Tsvetanka S. Zheleva et al., 'Lateral epitaxy and dislocation density reduction in selectively grown GaN structures', Journal of Crystal Growth 222 (2001), pp.706-718에는, GaN/AlN/6H-SiC 적층 구조 위에 SiO₂ 마스크 패턴을 형성하고 이 마스크 패턴의 노출된 GaN층으로부터 수직 및 수평 성장된 다양한 형태의 요철 구조물을 성장시킨 예가 개시되어 있다. 즉, 공정 조건 특히, 요철 구조물의 성장 온도를 1000~1100℃ 사이에서 변화시킴에 따라 뿔 형상(1000℃)에서 기둥 형상(1100℃)으로 다양한 형태의 요철 구조물을 형성할 수 있음이 개시되어 있다. 따라서, 이러한 알려진 방법을 이용하여 요철 구조물들의 형태를 다양하게 제어할 수 있다.

이어서, 도 7의 (c)에 도시된 바와 같이, 요철 구조물(230)들이 형성된 기판 전면에 절연막(240)을 증착한다. 이 절연막(240)의 증착과, 요철 구조물(230) 상단부에 증착된 절연막의 선택적인 제거, 본격적인 질화물 반도체층의 성장 등 후속 공정들은 전술한 실시예에서와 마찬가지이므로 그 설명과 도시를 생략한다.

한편, 도시하지는 않았지만, 본 실시예에서도 도 5에 도시된 공정에 따라 금속막 패턴(142)을 포함하도록 할 수 있다. 또한, 본 실시예에 의해 제조된 질화물 반도체 기판을 사용하여, 도 6을 참조하여 설명한 방법에 따라 질화물 반도체 소자(발광 소자)를 제조할 수 있음은 물론이다.

이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내 에서 다양한 수정 및 변형이 가능함은 물론이다.

본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 전술된 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.

도 1은 종래의 ELO(Epitaxial Lateral Overgrowth) 방법으로 제조된 질화 갈륨 기판의 단면을 나타낸 단면도이다.

도 2는 본 발명의 일실시예에 따라 질화물 반도체 기판을 제조하는 과정을 순차적으로 도시한 개략 단면도이다.

도 3은 도 2의 (a)에 도시된 요철층을 형성하는 공정을 설명하기 위한 공정 다이어그램이다.

도 4는 도 3의 공정 다이어그램에 따라 형성된 요철층의 현미경 사진이다.

도 5는 도 2에 도시된 실시예의 변형예를 설명하기 위한 개략 단면도이다.

도 6은 본 발명의 일실시예에 따른 질화물 반도체 기판을 이용하여 제조한 질화물 반도체 소자(발광 소자)의 개략 단면도이다.

도 7은 본 발명의 다른 실시예에 따라 질화물 반도체 기판을 제조하는 과정을 순차적으로 도시한 개략 단면도이다.

도 8은 본 발명의 다른 실시예에 따라 형성된 요철층의 현미경 사진이다.

Claims (15)

1. (a) 기재 기판 상에, 별도의 마스크 패터닝 공정 없이, 질화물 반도체로 이루어진 다수의 기둥상 또는 뿔상의 요철 구조물들을 가지되 상기 요철 구조물들이 하부에서 서로 연결되는 요철층을 형성하는 단계;

   (b) 상기 요철층 상에, 상기 다수의 요철 구조물들의 표면 형상을 따르면서 요철 구조물들을 덮는 절연막을 형성하는 단계;

   (c) 상기 요철 구조물들의 상단부에 형성된 상기 절연막을 선택적으로 제거하여 상기 요철 구조물들의 상단부를 노출시키는 단계; 및

   (d) 노출된 상기 요철 구조물들의 상단부를 시드(seed)로 하여 기판 전면에 질화물 반도체층을 성장시키는 단계;를 포함하고,

   상기 (a) 단계는,

   (a11) 상기 기재 기판을 1050~1150℃에서 예열하는 단계;

   (a12) 예열된 상기 기재 기판을 질화처리하는 단계;

   (a13) 질화처리된 상기 기재 기판을 600~1000℃로 강온하는 단계; 및

   (a14) 600~1000℃에서 상기 기재 기판 상에 질화물 반도체를 성장시킴으로써 상기 요철층을 형성하는 단계;를 포함하는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
2. 삭제
3. 삭제
4. 제1항에 있어서,

   상기 (c) 단계는, 상기 절연막이 형성된 기판의 상면을 기계적으로 연마함으로써 상기 요철 구조물들의 상단부에 형성된 상기 절연막을 선택적으로 제거하는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
5. 제1항에 있어서,

   상기 (c) 단계는, 상기 절연막의 상단부를 선택적으로 에칭함으로써 상기 요철 구조물들의 상단부에 형성된 상기 절연막을 선택적으로 제거하는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
6. 제1항에 있어서,

   상기 (a) 단계와 (b) 단계의 사이에, 상기 요철층 상에, 상기 다수의 요철 구조물들의 표면 형상을 따르면서 요철 구조물들을 덮는 금속막을 형성하는 단계;를 더 포함하고,

   상기 (b) 단계의 절연막은 상기 금속막 상에 형성되며,

   상기 (c) 단계는, 상기 요철 구조물들의 상단부에 형성된 상기 절연막을 선택적으로 제거함과 함께 상기 요철 구조물들의 상단부에 형성된 상기 금속막을 선택적으로 제거함으로써 상기 요철 구조물들의 상단부를 노출시키는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
7. 제6항에 있어서,

   상기 금속막은, Pt, Au, Ag, Ta, Ti, Cr, Al, Cu 또는 이들의 합금으로 이루어지는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
8. 기재 기판;

   상기 기재 기판 상면에 직접 형성되고, 질화물 반도체로 이루어진 다수의 기둥상 또는 뿔상의 요철 구조물들을 가지되, 상기 요철 구조물들이 하부에서 서로 연결된 요철층;

   상기 다수의 요철 구조물들의 표면 형상을 따르며 상기 요철층을 덮되 상기 요철 구조물들의 상단부를 노출하는 절연막 패턴; 및

   노출된 상기 요철 구조물들의 상단부로부터 성장되어 기판 전면에 형성된 질화물 반도체층;을 구비하고,

   상기 요철층과 상기 절연막 패턴의 사이에 형성되고, 상기 다수의 요철 구조물들의 표면 형상을 따르며 상기 요철층을 덮되 상기 요철 구조물들의 상단부를 노출하는 금속막 패턴을 더 구비하는 것을 특징으로 하는 질화물 반도체 기판.
9. 제8항에 있어서,

   상기 다수의 요철 구조물들은 불규칙하게 산포된 뿔상의 요철 구조물들인 것을 특징으로 하는 질화물 반도체 기판.
10. 삭제
11. 삭제
12. 삭제
13. 제8항에 있어서,

    상기 금속막 패턴은, Pt, Au, Ag, Ta, Ti, Cr, Al, Cu 또는 이들의 합금으로 이루어지는 것을 특징으로 하는 질화물 반도체 기판.
14. 제8항 또는 제9항에 기재된 질화물 반도체 기판을 이용한 질화물 반도체 소자로서,

    상기 질화물 반도체층이, 제1도전형의 질화물 반도체층; 상기 제1도전형의 질화물 반도체층 상에 형성된 활성층; 및 상기 활성층 상에 형성된 제2도전형의 질화물 반도체층을 포함하고,

    상기 제1도전형의 질화물 반도체층과 전기적으로 연결된 제1전극; 및

    상기 제2도전형의 질화물 반도체층 상에 형성된 제2전극;을 포함하는 것을 특징으로 하는 질화물 반도체 소자.
15. 제8항에 기재된 질화물 반도체 기판을 이용한 질화물 반도체 소자로서,

    상기 질화물 반도체층이, 제1도전형의 질화물 반도체층; 상기 제1도전형의 질화물 반도체층 상에 형성된 활성층; 및 상기 활성층 상에 형성된 제2도전형의 질화물 반도체층을 포함하고,

    상기 금속막 패턴을 통하여 상기 제1도전형의 질화물 반도체층과 전기적으로 연결된 제1전극; 및

    상기 제2도전형의 질화물 반도체층 상에 형성된 제2전극;을 포함하는 것을 특징으로 하는 질화물 반도체 소자.

Images