KR101134130B1 - 질화물 반도체 발광 소자 제조 방법 - Google Patents

질화물 반도체 발광 소자 제조 방법 Download PDF

Info

Publication number
KR101134130B1
KR101134130B1 KR1020100059632A KR20100059632A KR101134130B1 KR 101134130 B1 KR101134130 B1 KR 101134130B1 KR 1020100059632 A KR1020100059632 A KR 1020100059632A KR 20100059632 A KR20100059632 A KR 20100059632A KR 101134130 B1 KR101134130 B1 KR 101134130B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
layer
light emitting
forming
mask layer
Prior art date
Application number
KR1020100059632A
Other languages
English (en)
Other versions
KR20110139505A (ko
Inventor
안형수
하홍주
Original Assignee
시스솔루션 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시스솔루션 주식회사 filed Critical 시스솔루션 주식회사
Priority to KR1020100059632A priority Critical patent/KR101134130B1/ko
Priority to JP2013502484A priority patent/JP5512877B2/ja
Priority to EP11763054.1A priority patent/EP2555256A4/en
Priority to US13/638,165 priority patent/US8716042B2/en
Priority to PCT/KR2011/002238 priority patent/WO2011122882A2/ko
Priority to CN201180026689XA priority patent/CN103038901A/zh
Publication of KR20110139505A publication Critical patent/KR20110139505A/ko
Application granted granted Critical
Publication of KR101134130B1 publication Critical patent/KR101134130B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 질화물 반도체 발광 소자를 제조하는 방법은 기판 위에 버퍼층을 형성하는 단계; 버퍼층 위에 소정의 직경과 간격을 가지는 복수의 원형 노출 패턴을 가지는 마스크층을 형성하는 단계; 마스크층의 복수의 원형 노출 패턴 위에, 복수의 육각뿔 구조의 질화물 반도체를 형성하는 단계; 복수의 육각뿔 구조 위에 질화물 반도체를 선택 성장시켜, 평탄한 상면을 가지는 평탄화 질화물 반도체층을 형성하고, 마스크층과 평탄화 질화물 반도체층 사이에 분리층을 형성하는 단계; 평탄화 질화물 반도체 층 위에 발광 적층 구조물을 형성하는 단계; 및 분리층을 중심으로 양쪽 층들을 분리하는 단계로 이루어진다. 이후에 발광 적층 구조물 위 및 분리된 평탄화 질화물 반도체층의 하면에 전극을 형성하여 수직형 발광 소자를 제조한다.

Description

질화물 반도체 발광 소자 제조 방법{Method for manufacturing nitride semiconductor light emitting devices}
본 발명은 질화물 반도체 발광 소자 제조 방법에 관한 것으로서, 더욱 구체적으로는 질화물계 활성층을 포함하는 발광 적층 구조를 형성한 후 기판을 용이하게 분리시킬 수 있는 질화물 반도체 발광 소자 제조 방법 및 질화물 반도체 템플릿 기판 제조 방법에 관한 것이다.
종래의 질화물 반도체 발광소자는 사파이어와 같은 절연성 기판을 사용하여 수평형 소자로 형성된다. 도 6a의 수평형의 질화물 반도체 발광소자는 사파이어 기판(1) 위에 순차적으로 형성된 버퍼층(2), n형 질화물 반도체층(3), 활성층(4) 및 p형 질화물 반도체층(5)으로 이루어진다. p형 전극(6)은 p형 질화물 반도체층(5)의 상면에 형성되고, n형 전극(7)은 p형 질화물 반도체층과 활성층의 일부 영역을 식각 등의 공정으로 제거하여, 노출된 n형 질화물 반도체층(3) 상에 형성된다.
그러나, 도 6a와 같은 수평형 발광 소자는 발광 면적이 상대적으로 작게 되고 표면 누설 전류도 증가하여 소자의 발광 성능을 저하시킬 뿐 아니라 전류가 통과하는 면적 역시 상대적으로 작아 저항이 커지므로 소자의 동작 전압이 커지고 열 발생으로 인하여 소자의 수명을 단축시키는 문제점이 있었다.
또한, 도 6b의 수직형 질화물 반도체 발광 소자는 기판에서 p형 질화물 반도체층을 형성하는 것은 수평형과 동일하며, n형 전극(7)의 형성 전에 발광 소자로부터 절연성 기판을 분리한 후 n형 반도체 층의 하면에 n형 전극(7)을 형성하는 것이다.
이때, 절연성 기판을 분리하기 위하여 일반적으로 레이저 리프트 오프(Laser Lift-off) 방법을 사용한다. 그러나, 이러한 레이저 리프트 오프 방식은 활성층을 포함하는 발광 적층 구조의 열적/기계적 변형을 가져오게 된다. 즉, 강한 에너지원인 레이저 빔을 투명한 사파이어 기판의 후면에 조사하면, 버퍼층과 사파이어 기판과의 계면에서 레이저 빔 흡수가 강하게 발생하고, 이로 인해서 900℃ 이상의 온도가 순간적으로 발생하게 되어 계면의 질화물 반도체가 열화학 분해되고, 사파이어 기판을 분리시킬 수 있다. 그러나, 질화물 반도체로 구성된 적층 발광 구조의 각 층은 레이저 리프트 오프 공정을 거칠 때, 서로 다른 격자상수 및 열팽창 계수로 인하여 질화물 반도체층과 두꺼운 사파이어 기판 사이에 발생한 기계적 응력을 견디지 못하게 되고, 기계적/열적인 손상을 입게 된다.
상기한 바와 같이, 적층 발광 구조의 박막이 손상되면, 많은 누설전류(leaky current)가 발생할 뿐만이 아니라, 발광소자의 칩 수율이 크게 저하되고, 발광소자의 전체적인 성능 저하를 유발하게 된다.
한편, 발광 소자의 광방출 효율을 극대화하기 위하여 전극 형성 전에 사파이어 기판에 패턴을 형성하는 방법(Patterned Sapphire substrate: PSS)이 사용되고 있다. 이는 기판 측에서 전반사되어 방출되지 못하는 빛을 패턴을 형성함으로써 전반사 조건을 완화하여 광 방출이 되도록 하는 방법으로서, 패턴을 형성하지 않을 때보다 대략 20-40%정도 광 추출 효율이 높아진다는 보고가 있다. 그러나, 이러한 PSS 방법은 사파이어 기판을 건식 에칭을 이용하여 패턴을 형성함으로 인하여 제조 공정이 추가되고 제조 비용이 높아지는 등의 문제가 있었다.
본 발명은 상기와 같은 단점을 해결하기 위해 안출된 것으로서, 기판을 소자로부터 분리시키기 용이한 수직형의 질화물 반도체 발광 소자의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 제조 공정이 간단하고 제조비용을 절감하여 생산성을 향상할 수 있는 수직형 질화물 반도체 발광 소자를 제조하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 하나의 기판에 형성된 다수개의 발광 소자끼리 분리하기 용이한 수직형의 질화물 반도체 발광 소자의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 추가의 공정 없이 발광 소자의 일면에 요철 패턴이 형성되어 광 방출 효율이 극대화될 수 있는 발광 소자 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 기판과의 분리가 용이한 질화물 반도체 템플릿 기판 및 이를 제조하는 방법을 제공하는 것이다.
이러한 목적 및 기타 목적을 이루기 위하여, 본 발명의 제1 특징에 따르는 질화물 반도체 발광 소자를 제조하는 방법은 기판을 준비하는 단계; 기판 위에 버퍼층을 형성하는 단계; 버퍼층 위에 소정의 직경과 간격을 가지는 복수의 원형 노출 패턴을 가지는 마스크층을 형성하는 단계; 마스크층의 복수의 원형 노출 패턴 위에, 복수의 육각뿔 구조의 질화물 반도체를 형성하는 단계; 복수의 육각뿔 구조 위에 질화물 반도체를 선택 성장시켜, 평탄한 상면을 가지는 평탄화 질화물 반도체층을 형성하고, 상기 마스크층과 평탄화 질화물 반도체층 사이에 분리층을 형성하는 단계; 평탄화 질화물 반도체 층 위에 발광 적층 구조물을 형성하는 단계; 및 분리층을 중심으로 양쪽 층들을 분리하는 단계로 이루어진다.
상기 방법은 발광 적층 구조물 위에 제1 전극을 형성하고, 상기 평탄화 질화물 반도체층의 하면에 제2 전극을 형성하는 단계가 수행될 수 있으며, 특히 제1 전극을 형성하는 단계는 분리 단계의 전 또는 후에 수행될 수 있다.
질화물 반도체는 n형 GaN이고, 질화물 반도체를 성장시키는 각각의 단계는 수소 기상 증착법(Hydride Vapor Phase Epitaxy: HVPE)를 사용하는 것이 바람직하다.
기판은 절연성 기판인 사파이어, 실리콘, GaAs, SiC 및 InP로 이루어진 그룹 중에서 선택될 수 있으며, 버퍼층은 GaN 또는 AlN를 포함하는 질화물 반도체나 ZnO일 수 있다.
발광 적층 구조물을 형성하는 단계는 n형 AlGaN 클래딩 층을 형성하는 단계; AlGaN 활성층을 형성하는 단계; p형 AlGaN 클래딩 층을 형성하는 단계; 및 p형 GaN 캡 층을 형성하는 단계로 이루어진다.
마스크층 형성 단계에서는, 영역을 나누어 영역에 따라 상기 원형 노출 패턴의 직경과 간격을 달리하여 형성할 수 있다. 또한, 분리 단계는 초음파 또는 물리적 진동, 충격의 인가 또는 레이저 빔 조사에 의하여 실행될 수 있으며, 각각의 단계에서 질화물 반도체를 성장시키는 것은 바람직하게 HVPE법은 사용한다.
또한, 평탄화 질화물 반도체층은 바람직하게 n형 GaN으로 이루어진다.
본 발명의 제2 특징에 따르는 질화물 반도체 템플릿 기판을 제조하는 방법은 기판을 준비하는 단계; 기판 위에 버퍼층을 형성하는 단계; 버퍼층 위에 소정의 직경과 간격을 가지는 복수의 원형 노출 패턴을 가지는 마스크층을 형성하는 단계; 마스크층의 복수의 원형 노출 패턴 위에, 복수의 육각뿔 구조의 질화물 반도체를 형성하는 단계; 및 복수의 육각뿔 구조 위에 질화물 반도체를 선택 성장시켜, 평탄한 상면을 가지는 평탄화 질화물 반도체층을 형성하고, 마스크층과 평탄화 질화물 반도체층 사이에 분리층을 형성하는 단계로 이루어진다. 마스크층 형성 단계에서, 영역을 나누어 영역에 따라 상기 원형 노출 패턴의 직경과 간격을 달리하여 형성할 수 있다.
본 발명의 제3 특징에 따르면 질화물 반도체 템플릿 기판은 기판; 기판 위에 형성된 버퍼층; 버퍼층 위에, 소정의 직경과 간격을 가지는 복수의 원형 노출 패턴을 가도록 형성된 마스크층; 마스크층의 복수의 원형 노출 패턴 위에, 질화물 반도체로 형성된 복수의 육각뿔 구조; 복수의 육각뿔 구조의 상부에 질화물 반도체를 선택 성장시켜 형성되고, 평탄한 상면을 가지는 평탄화 질화물 반도체층; 및 마스크층과 상기 평탄화 질화물 반도체층 사이에 형성된 분리층으로 이루어진다.
마스크층은 복수의 영역을 포함하고, 상기 복수의 영역 각각은 그 직경과 간격을 달리하여 형성될 수 있으며, 분리층은 마스크층의 영역에 따라서 나뉘어진 복수의 분리부를 포함하고, 각각의 분리부는 마스크층의 영역에 따라서 결합력이 달라진다.
본 발명의 제4 특징에 따르는 질화물 반도체 발광 소자를 제조하는 방법은 기판을 준비하는 단계; 기판 위에 버퍼층을 형성하는 단계; 버퍼층 위에 다수 개의 발광 칩 영역을 가지는 마스크층을 형성하되, 각각의 발광 칩 영역에는 소정의 직경과 간격을 가지는 복수의 원형 노출 패턴을 가지는 마스크층을 형성하는 단계; 마스크층의 각각의 발광 칩 영역의 복수의 원형 노출 패턴 위에, 복수의 육각뿔 구조의 질화물 반도체를 형성하는 단계; 복수의 육각뿔 구조 위에 질화물 반도체를 선택 성장시켜, 각각의 발광 칩 영역에 평탄한 상면을 가지고 각각의 발광 칩 영역의 사이에는 벽개면을 가지는 평탄화 질화물 반도체층을 형성하고, 상기 마스크층과 평탄화 질화물 반도체층 사이에 분리층을 형성하는 단계; 평탄화 질화물 반도체 층 위에 발광 적층 구조물을 형성하는 단계; 분리층을 중심으로 양쪽 층들을 수직 방향으로 분리하는 수직 분리 단계; 및 벽개면을 중심으로 각각의 칩을 수평 방향으로 분리하는 수평 분리 단계로 이루어진다.
이후에 발광 적층 구조물 위에 제1 전극을 형성하는 단계; 및 상기 평탄화 질화물 반도체층의 하면에 제2 전극을 형성하는 단계가 수행될 수 있으며, 제1 전극 형성 단계는 수직 분리 단계의 전 또는 후 또는 수평 분리 단계 전 또는 후에 수행될 수 있다.
대안적으로, 수직 분리 단계와 수평 분리 단계는 동시에 수행될 수도 있다.
발광 칩 영역 사이의 간격은 발광 적층 구조의 높이의 0.4~0.6배가 바람직하다.
본 발명의 질화물 반도체 결정 제조 방법에 따르면, 질화물 반도체 발광 구조를 형성함에 있어서, 분리층을 형성하여 기판을 간단하게 분리할 수 있기 때문에 절연성 기판을 사용하더라도 수직형의 전극 구조를 형성할 수 있다. 기판 분리 시에는 초음파나 진동 또는 충격을 사용하기 때문에 발광 적층 구조물의 열적 또는 기계적 변형 및 손상이 방지되어 생산성이 향상된다. 또한, 기판 분리 시에 레이저빔을 조사하는 경우에도 기존의 사파이어 기판을 분리하던 레이저 리프트 오프 기술에 비하여 상대적으로 결합력이 작은 분리층에서 분리가 이루어지기 때문에 발광 소자의 발열 및 기계적 손상을 최소화할 수 있다. 따라서, 수직형 발광 소자의 생산 공정이 간단해지고 생산 단가도 크게 낮출 수 있다.
또한, 분리층 자체에도 육각뿔 구조의 직경 및 간격 등을 달리하여 결합력이 다른 영역을 형성할 수 있음으로써, 소망하는 후공정에 맞추어 발광 소자를 제조할 수 있다.
더욱이, 별도의 추가 공정 없이도 평탄화 질화물 반도체층 하면이 육각뿔 구조가 일부 잘려나간 형태의 요철 패턴이 형성됨으로써 광 방출 효율이 극대화될 수 있는 발광 소자를 제조할 수 있다.
본 발명에 따른 질화물 반도체 발광 소자 제조 방법에 따르면 발광 칩 영역의 간격과 적층 발광 구조의 높이를 조절하여 발광 칩 영역에만 육각뿔 구조를 형성하여 평탄화 질화물 반도체층을 형성하므로, 수직 분리뿐 아니라 발광 칩 사이의 수평 분리도 용이하게 되어, 생산 공정을 단순화시킬 수 있다.
본 발명에 의하여 제조되는 질화물 반도체 템플릿 기판은 발광 소자 이외에도 수직형 전극 구조를 가지는 다양한 전자 소자용의 기판으로 채용될 수 있어서, 적용 범위가 넓다.
도 1a-1b은 본 발명의 제1 실시예에 따른 발광 소자 제조 방법을 도시한 도면이고,
도 2a-2c는 본 발명의 제2 실시예에 따른 발광 소자 제조 방법을 설명하기 위한 도면이고,
도 3a-3d는 본 발명의 제3 실시예에 따른 발광 소자 제조 방법을 설명하기 위한 도면이고,
도 4는 전극 형성용 지그를 개략적으로 도시한 도면이고,
도 5a-5c는 제1 실시예에 따라 제조되는 중간 생성물을 도시한 도면이고,
도 6a 및 도 6b는 종래의 수평형 발광 소자 및 수직형 발광 소자를 개략적으로 도시한 도면이다.
이하에서는 첨부한 도면을 참고로 하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명을 상세하게 설명한다.
도면에서, 동일한 도면 부호는 동일한 요소를 가리키는데 사용된다. 또한, 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막 등의 부분이 다른 부분 “위에” 있다고 할 때, 이는 다른 부분 “바로 위에” 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
먼저, 도 1a-1b을 참조하여, 본 발명의 제1 실시예에 따른 질화물 반도체 템플릿 기판과 발광 소자 제조 방법을 설명한다.
단계 S110에서, 절연성의 기판(10) 위에 버퍼층(20)을 형성하고, 버퍼층(20) 위에 복수의 원형 노출 패턴(39)을 가지는 마스크층(30)을 형성한다.
기판(10)은 일반적으로 사파이어 기판을 사용하나, 이에 한정되지 않으며, 실리콘, GaAs, InP, SiC 등 다양한 재료로 이루어진 그룹 중에서 선택될 수 있다.
버퍼층(20)은 n형 GaN 결정을 HVPE 결정 성장 장치를 이용하여 두께 2~5μm로 성장시켜 형성한다. 대안적으로, AlN 또는 ZnO 등의 재료를 스퍼터링 방법으로 증착하여 버퍼층을 형성할 수 있다. 스퍼터링 방법을 사용하여 버퍼층을 형성하는 경우에는 초기 공정이 간단하여 생산비용을 절감되는 효과가 있다.
마스크층(30)의 재료로는 SiO2나 Si3N4를 사용할 수 있고 PECVD에 의하여 상기 재료의 박막을 1000~2000Å 정도의 두께로 증착한 후 포토리소그라피 공정으로 원형 노출 패턴을 형성하여 원형 노출 패턴 내부로 버퍼층(20)이 노출되도록 한다. 한다. 원형 노출 패턴의 직경은 대략 1-3 μm이고, 인접한 패턴의 간격이 1~3 μm이다.
단계 S120에서, HVPE 결정 성장 장치를 이용하여 n형 GaN 결정을 선택적으로 성장시키면, 마스크층(30)의 원형 노출 패턴(39)의 내부로부터 육각뿔 구조(40)가 형성된다. GaN의 기본 결정 구조가 우르짜이트(wurtzite) 구조이기 때문에, 원형 노출 패턴으로 뿔 형상을 가지도록 성장시키면 육각뿔 구조가 형성된다. 본 발명의 실시예에서는 관통 전위가 위로 갈수록 줄어들도록 하기 위하여 육각뿔의 구조를 가지는 GaN 결정을 성장시킨다. 이때, HVPE의 결정성장 조건의 예는 다음과 같다. Ga의 원료로는 Ga 메탈, N의 원료로는 암모니아(NH3)를 각각 이용하고, n형 형성하기 위하여 Te 또는 Si을 Ga 용액에 합성한다. 상기 원형 노출 패턴이 형성된 기판을 반응관 안에 장착하고 1000~1100℃에서 GaN 결정을 성장시키면 n형 GaN의 육각뿔 구조가 형성된다. 이때, 육각뿔 구조의 밑면의 지름은 원형노출 패턴과 대략 동일하거나 약간 크며, 원형 노출 패턴의 직경이 1~3μm 일때, 육각뿔 구조의 높이는 원형 노출 패턴의 직경의 대략 1~1.5배 정도인 1~5μm 정도로 형성한다. 육각뿔 구조의 밑면은 과성장(overgrowth)되어 원형 노출 패턴보다 넓어지게 된다. 마스크층(30)의 두께가 1000~2000Å 정도이므로 육각뿔 구조(40)는 마스크층(30) 위로 돌출되게 된다.
도 5a는 본 발명의 실시예에 따라서 육각뿔 구조가 형성된 상태의 SEM 사진이다.
육각뿔 구조의 형성이 완료되면, 단계 S130에서, 평탄화 GaN층(50)을 형성한다. 평탄화 GaN층은 HVPE 결정 성장 장치를 이용하여 다시 n형 GaN 결정을 성장시키면 육각뿔 구조(40)의 측면에서 성장된 성장층이 완전하게 평탄하게 되어 평탄면을 가진 n형 GaN층(50)이 형성된다. 즉, 마스크층(30)에서는 n형 GaN 결정이 성장하기 어렵기 때문에 육각뿔 구조의 대략 1/2 정도의 높이에서부터 육각뿔 구조의 경사진 측면으로 GaN 결정이 성장되기 시작하여 인접한 육각뿔 구조에서 성장되는 GaN이 서로 맞붙게 되고 이후 전 영역이 평탄해질 때까지 성장을 유지시켜 평탄화 GaN층(50)을 형성한다. 평탄화 GaN층(50)의 높이는 육각뿔 구조(40)의 최소 3배 이상의 높이로 하는 것이 바람직하다.
이때, 평탄화 GaN층(50)과, 육각뿔 구조 및 마스크층(30)으로 둘러싸이는 빈 공간 부분이 형성된다. 평탄화 GaN층(50)의 하면과 마스크층(30) 사이가 분리층(90)이 된다.
도 5b는 본 발명의 실시예에 따라서 육각뿔 구조와 평탄화 GaN층이 형성된 상태의 측면 SEM 사진으로서, 육각뿔 구조 옆의 빈 공간을 확인할 수 있다.
다음으로, 단계 S140에서, 상기 평탄화 GaN층(50) 위로 발광 적층 구조(60)를 형성한다. 예를 들어, n형 AlGaN 클래딩 층, AlGaN 활성층, p형 AlGaN 클래딩 층, p형 GaN 캡 층 등을 형성하여 발광 적층 구조를 형성하며, 이때 HVPE 결정 성장 장치를 이용할 수 있다. 이러한 발광 적층 구조(60)는 소망하는 발광 파장 범위나 광출력 또는 발광 소자의 종류에 따라 적절히 변경될 수 있다.
단계 S150에서, 기판(10), 버퍼층(20) 및 마스크층(30)을 발광 적층 구조(60)와 분리시킨다. 기판(10) 등의 분리는 초음파 또는 물리적 진동, 충격의 인가에 의하여 실행될 수 있다. 발광 적층 구조(60)가 형성된 기판(10)을 아세톤과 같은 용액에 넣고 초음파를 가하면, 평탄화 GaN층(50)과 버퍼층(20)이 육각뿔 구조(40)로만 연결되어 있는 분리층(40)에서, 육각뿔 구조(40)가 절단되면서 분리가 일어난다. 초음파의 경우 30~40kHz의 일반적인 초음파 세척기로 분리가 가능하다.
대안적으로 분리층에 레이저 빔을 조사하여 분리할 수 있다. 이러한 경우, 종래의 레이저 리프트 오프 방법에 비하여, 상대적으로 결합력이 약한 분리층(40)에 레이저 빔을 조사하여 분리하게 되는 것이므로 레이저 빔의 출력이 상대적으로 낮고 발광 적층 구조의 손상도 최소로 할 수 있다.
도 5c는 분리된 발광 적층 구조의 하면의 SEM 사진으로서, 육각뿔 구조가 절단되면서 형성된 요철 패턴을 확인할 수 있다.
다음으로, 단계 S160에서, 발광 적층 구조(60)의 상부에 p형 전극(71)을 형성하고, 분리된 n형 GaN층의 하면(51)에 n형 전극(72)을 형성하여 발광 소자를 형성한다. 또한, 각각의 전극(71, 72)은 설계에 따라서 별도의 중간층을 형성한 후에 완성하여도 된다. 이때, 평탄화 GaN층의 하면(51)은 잘린 육각뿔 구조(40)에 의하여 요철 형태가 형성되어 있으므로, 별도의 패턴 공정이 없어도 발광 소자의 광 방출 효율을 극대화할 수 있다.
설계에 따라서, p형 전극(71)은 발광 적층 구조물(60)의 형성(S140) 후 분리 단계 S150 이전에 바로 형성하여도 무방하다.
또한, S140 단계에 따라 평탄화 GaN층(50)까지 형성된 기판을 GaN 템플릿 기판으로 사용할 수 있다. 이러한 GaN 템플릿 기판을 사용하여, 템플릿 기판 위에 다양한 전자 소자 구조 등을 형성한 후 분리층을 분리하여 다양한 수직형의 질화물 반도체 소자를 제작할 수 있음도 당연하다.
다음으로, 도 2a-2b을 참조하여, 본 발명의 제2 실시예에 따른 발광 소자 제조 방법을 설명한다. 제2 실시예는 제1 실시예와 유사하나, 분리층의 영역을 나누어 결합력이 다른 영역을 형성하여 발광소자를 제조하는 방법에 관한 것이다. 따라서, 마스크층(30)을 형성할 때, 도 2a와 같이 상대적으로 결합력이 큰 제1 영역(31)과 상대적으로 결합력이 작은 영역(32)으로 나누어 원형 노출 패턴의 직경과 간격을 다르게 형성한다. 즉, 상대적으로 결합력이 큰 제1 영역(31)은 결합력이 작은 제2 영역(32)에 비하여, 원형 노출 패턴의 직경과 간격이 더 작게 되어 있다. 예를 들어, 제1 영역(31)의 원형 노출 패턴의 직경과 간격을 1μm로 하고, 제2 영역(32)의 원형 노출 패턴의 직경과 간격을 3μm 정도로 할 수 있다.
이러한 경우, 도 2b와 같이 육각뿔 구조(40)를 형성할 때, 제1 영역(31)에서 형성되는 육각뿔 구조는 제2 영역(32)의 육각뿔 구조보다 경사도가 심하고 육각뿔끼리 더 붙게 있게 되어 상대적으로 빈 공간이 적어지게 된다. 따라서, 마스크층(30)과 평탄화 GaN층(50) 사이에 형성되는 분리층(90)은 상대적으로 결합력이 작은 제1 분리부(91)와 상대적으로 결합력이 큰 제2 분리부(92)로 나뉘어지게 된다.
기판에 다수개의 발광 소자를 형성하는 경우에, 평탄화 GaN층 형성 이후의 공정 등에서 발생할 수 있는 물리적인 힘에 의하여 상대적으로 결합력이 작은 제2 분리부가 분리되더라도, 상대적으로 결합력이 큰 제1 분리부(91)에 의하여 발광 적층 구조물이 지지되도록 한다. 따라서, 제2 실시예의 경우는 분리층(90)의 분리 전에 p형 전극을 먼저 형성하는 경우에 유용하다.
다음으로, 도 3a-3b을 참조하여, 본 발명의 제3 실시예에 따른 발광 소자 제조 방법을 설명한다. 제1 실시예의 발광 소자 제조 방법은 하나의 발광 소자를 제조하는 방법을 위주로 설명한 것이었으나, 제3 실시예의 발광 소자 제조 방법은 하나의 기판 위에 다수 개의 발광 소자를 형성하고 이를 기판으로부터 용이하게 분리할 뿐 아니라 각각의 발광 소자들도 서로 용이하게 분리할 수 있는 발광 소자 제조 방법에 대한 것이다.
먼저, 제1 실시예와 마찬가지로 기판(10) 위에 버퍼층(20)을 형성하고, 버퍼층(20) 위에 도 3a에 도시된 바와 같은 마스크층(30)을 형성한다. 마스크층(30)은 다수 개의 발광 칩 영역(A)을 가지고 있다. 도 3a에서는 설명의 편의를 위하여 각각의 발광 칩 영역(A)을 사각형으로 도시하였으나, 발광 칩 영역(A)은 사각형에 한정되는 것이 아니라 원형 또는 육각형 등 다양한 설계에 따라 형성할 수 있다. 각각의 발광 칩 영역(A)은 소정의 칩 간격(d)만큼 이격되어 있다.
마스크층(30)의 각각의 발광 칩 영역 내에는 복수의 원형 노출 패턴(39)이 형성되어 있다.
도 3a와 같은 마스크층(30)을 형성한 후, 도 3b와 같이 HVPE 결정 성장 장치를 이용하여 n형 GaN 결정을 선택적으로 성장시켜 복수의 육각뿔 구조(40)를 형성하고, 이어서 평탄화 GaN층(50)을 형성한다. 이때, 평탄화 GaN층(50)은 각각의 발광 칩 영역(A) 사이에 벽개면(55)을 가지게 된다.
평탄화 GaN층(50)의 형성이 완료되면, 도 3c와 같이 평탄화 GaN층(50) 위에 발광 적층 구조(60)를 형성한다. 이때 발광 적층 구조(60)는 평탄화 GaN층(50)의 벽개면(55)에 의해 각각의 발광 칩 영역으로 구분되어 형성된다. 형성되는 발광 적층 구조(60)의 높이를 h라고 할 때, 높이 h는 바람직하게 칩 간격 d의 대략 2배 이상이 되어야 한다.
도 3c와 같이 발광 적층 구조까지 형성된 후에는 각각의 발광 소자를 수직 및 수평 방향으로 분리한다. 도 3d와 같이 분리층(90)을 중심으로 초음파, 진동, 충격 등을 인가하여 수직 방향으로 기판 등을 먼저 분리하고, 다음으로, 벽개면(55)를 중심으로 각각의 발광 소자를 수평 방향으로 분리할 수 있다. 수평 방향의 분리는 물리적 충격, 가압 등의 다양한 방법으로 수행될 수 있으며, 예를 들어 소자들 위로 필름을 붙인 후 롤러로 압착하여 각각의 발광 소자를 분리할 수 있다. 대안적으로, 적절한 진동 또는 압력을 가하여 수직 방향의 분리과 수평 방향의 분리를 동시에 수행할 수도 있다.
다음으로, 발광 적층 구조(60)의 상부에 p형 전극을 형성하고, 분리된 평탄화 GaN층의 하면에 n형 전극을 형성하여 발광 소자를 완성한다. 각각의 전극은 설계에 따라서 별도의 중간층을 형성한 후에 완성하여도 된다.
경우에 따라서, p형 전극은 수직 분리 단계 전 또는 후, 수평 분리 단계 후중 적절한 시기에 형성할 수 있다. 또한, n형 전극은 수평 분리단계 전 또는 후에 형성할 수 있다.
p형 전극과 n형 전극을 각각의 발광 칩으로 분리한 후에 형성하는 경우는 도 4와 같은 전극 형성용 지그(200)를 사용할 수 있다. 다수의 발광 칩을 각각 수용할 수 있는 적절한 크기의 칩 장착부(210)를 매트릭스 형태로 구비하고 칩 선별기에 의해 소자 특성이 좋은 발광 칩을 선별하여 지그의 각각의 칩 장착부(210)에 넣은 후 전극을 형성하는 것이다.
본 발명의 발광 소자는 질화물 반도체의 육각뿔 구조 위에 평탄화 질화물 반도체층을 형성한 후에 발광 적층 구조를 형성함으로써, 결정 결함밀도가 감소되어 기판 의존성을 최소로 할 수 있다.
또한, 본 발명은 수직형 발광 소자를 제조 시에 고가의 전도성 금속 기판을 사용할 필요가 없을 뿐 아니라, 절연성 기판을 사용할 때 필수적인 레이저 리프트 오프 공정이 필요 없이 간단하게 기판을 분리할 수 있기 때문에 유용하다. 따라서, 수직형 발광 소자의 생산 공정이 간단해지고 생산 단가도 크게 낮출 수 있다.
더욱이, 본 발명에 따른 실시예에서는 발광 칩 영역의 칩 간격과 적층 발광 구조의 높이를 조절하여 발광 칩 영역 육각뿔 구조를 형성하여 평탄화 질화물 반도체층을 형성하므로, 수직 분리뿐 아니라 발광 칩 사이의 수평 분리도 용이하게 생산 공정을 단순화시킬 수 있다.
본 발명의 발광 소자 제조 방법에 따르면, 평탄화 질화물 반도체층 하면이 육각뿔 구조가 일부 잘려나간 형태의 요철 패턴이 형성됨으로써 추가의 공정 없이 광 방출 효율이 극대화될 수 있는 발광 소자를 제공할 수 있다.
이상에서 본원 발명의 기술적 특징을 특정한 실시예를 중심으로 설명하였으나, 본원 발명이 속하는 기술분야에서 통상의 지식을 가진 사람이라면 본 발명에 따른 기술적 사상의 범위 내에서도 여러 가지 변형 및 수정을 가할 수 있음은 명백하다.
10: 기판
20: 버퍼층
30: 마스크층
40: 육각뿔 구조
50: 평탄화 질화물 반도체층, 51: 하면, 55: 벽개면
60: 발광 적층 구조
71, 72: 전극
A: 발광 칩 영역
100: 발광 칩
200: 전극 형성용 지그, 210: 칩 장착부

Claims (18)

  1. 질화물 반도체 발광 소자를 제조하는 방법으로서,
    기판을 준비하는 단계;
    상기 기판 위에 버퍼층을 형성하는 단계;
    상기 버퍼층 위에 소정의 직경과 간격을 가지는 복수의 원형 노출 패턴을 가지는 마스크층을 형성하는 단계;
    상기 마스크층의 복수의 원형 노출 패턴 위에, 복수의 육각뿔 구조의 질화물 반도체를 형성하는 단계;
    상기 복수의 육각뿔 구조 위에 질화물 반도체를 선택 성장시켜, 평탄한 상면을 가지는 평탄화 질화물 반도체층을 형성하고, 상기 마스크층과 평탄화 질화물 반도체층 사이에 분리층을 형성하는 단계;
    상기 평탄화 질화물 반도체 층 위에 발광 적층 구조물을 형성하는 단계; 및
    상기 분리층을 중심으로 양쪽 층들을 분리하는 단계
    를 포함하고,
    상기 마스크층 형성 단계에서, 상기 마스크층의 영역을 나누어 영역에 따라 상기 원형 노출 패턴의 직경과 간격을 달리하여 형성함으로써, 분리층의 결합력이 영역에 따라서 달라지며,
    상기 마스크층의 원형 노출 패턴의 직경과 간격이 작을수록 분리층의 결합력이 커지는 것을 특징으로 하는 발광 소자 제조 방법.
  2. 제1항에 있어서,
    상기 발광 적층 구조물 위에 제1 전극을 형성하는 단계; 및
    상기 평탄화 질화물 반도체층의 하면에 제2 전극을 형성하는 단계
    를 포함하고,
    상기 제1 전극을 형성하는 단계는 상기 분리 단계의 전 또는 후에 수행되는 발광 소자 제조 방법.
  3. 삭제
  4. 질화물 반도체 발광 소자를 제조하는 방법으로서,
    기판을 준비하는 단계;
    상기 기판 위에 버퍼층을 형성하는 단계;
    상기 버퍼층 위에 다수 개의 발광 칩 영역을 가지는 마스크층을 형성하되, 각각의 발광 칩 영역에는 소정의 직경과 간격을 가지는 복수의 원형 노출 패턴을 가지는 마스크층을 형성하는 단계;
    상기 마스크층의 각각의 발광 칩 영역의 복수의 원형 노출 패턴 위에, 복수의 육각뿔 구조의 질화물 반도체를 형성하는 단계;
    상기 복수의 육각뿔 구조 위에 질화물 반도체를 선택 성장시켜, 각각의 발광 칩 영역에 평탄한 상면을 가지고 각각의 발광 칩 영역의 사이에는 벽개면을 가지는 평탄화 질화물 반도체층을 형성하고, 상기 마스크층과 평탄화 질화물 반도체층 사이에 분리층을 형성하는 단계;
    상기 평탄화 질화물 반도체 층 위에 발광 적층 구조물을 형성하는 단계;
    상기 분리층을 중심으로 양쪽 층들을 수직 방향으로 분리하는 수직 분리 단계; 및
    상기 벽개면을 중심으로 각각의 칩을 수평 방향으로 분리하는 수평 분리 단계
    를 포함하는 발광 소자 제조 방법.
  5. 제4항에 있어서,
    상기 발광 적층 구조물 위에 제1 전극을 형성하는 단계; 및
    상기 평탄화 질화물 반도체층의 하면에 제2 전극을 형성하는 단계
    를 포함하고,
    상기 제1 전극 형성 단계는 수직 분리 단계의 전 또는 후 또는 수평 분리 단계 전 또는 후에 수행되는 것을 특징으로 하는 발광 소자 제조 방법.
  6. 제4항에 있어서,
    상기 수직 분리 단계와 상기 수평 분리 단계는 동시에 수행되는 것을 특징으로 하는 발광 소자 제조 방법.
  7. 제4항에 있어서,
    상기 발광 칩 영역 사이의 간격은 발광 적층 구조의 높이의 0.4~0.6배인 것을 특징으로 하는 발광 소자 제조 방법.
  8. 제4항에 있어서,
    상기 마스크층 형성 단계에서, 상기 각각의 발광 칩 영역을 다시 복수의 영역으로 나누어 영역에 따라 상기 원형 노출 패턴의 직경과 간격을 달리하여 형성하는 발광 소자 제조 방법.
  9. 제1항 또는 제4항에 있어서,
    상기 버퍼층은 GaN 또는 AlN를 포함하는 질화물 반도체, 또는 ZnO인 것을 특징으로 하는 발광 소자 제조 방법.
  10. 제1항 또는 제4항에 있어서,
    상기 분리 단계는 초음파 또는 물리적 진동 또는 물리적 충격의 인가 또는 레이저 빔 조사에 의하여 실행되는 것을 특징으로 하는 발광 소자 제조 방법.
  11. 제1항 또는 제4항에 있어서,
    상기 각각의 단계에서 질화물 반도체를 성장시키는 것은 HVPE를 사용하는 것을 특징으로 하는 발광 소자 제조 방법.
  12. 제1항 또는 제4항에 있어서,
    상기 평탄화 질화물 반도체층은 n형 GaN으로 이루어지는 것을 특징으로 하는 발광 소자 제조 방법.
  13. 제1항, 제2항, 제4항 내지 제8항 중 어느 한 방법에 의하여 제조되는 발광 소자.
  14. 질화물 반도체 템플릿 기판을 제조하는 방법으로서,
    기판을 준비하는 단계;
    상기 기판 위에 버퍼층을 형성하는 단계;
    상기 버퍼층 위에 소정의 직경과 간격을 가지는 복수의 원형 노출 패턴을 가지는 마스크층을 형성하는 단계;
    상기 마스크층의 복수의 원형 노출 패턴 위에, 복수의 육각뿔 구조의 질화물 반도체를 형성하는 단계; 및
    상기 복수의 육각뿔 구조 위에 질화물 반도체를 선택 성장시켜, 평탄한 상면을 가지는 평탄화 질화물 반도체층을 형성하고, 상기 마스크층과 평탄화 질화물 반도체층 사이에 분리층을 형성하는 단계;
    를 포함하고,
    상기 마스크층 형성 단계에서, 상기 마스크층의 영역을 나누어 영역에 따라 상기 원형 노출 패턴의 직경과 간격을 달리하여 형성함으로써, 분리층의 결합력이 영역에 따라서 달라지며,
    상기 마스크층의 원형 노출 패턴의 직경과 간격이 작을수록 분리층의 결합력이 커지는 것을 특징으로 하는 질화물 반도체 템플릿 기판 제조 방법.
  15. 삭제
  16. 기판,
    상기 기판 위에 형성된 버퍼층;
    상기 버퍼층 위에, 소정의 직경과 간격을 가지는 복수의 원형 노출 패턴을 가도록 형성된 마스크층;
    상기 마스크층의 복수의 원형 노출 패턴 위에, 질화물 반도체로 형성된 복수의 육각뿔 구조;
    상기 복수의 육각뿔 구조의 상부에 질화물 반도체를 선택 성장시켜 형성되고, 평탄한 상면을 가지는 평탄화 질화물 반도체층; 및
    상기 마스크층과 상기 평탄화 질화물 반도체층 사이에 형성된 분리층
    를 포함하고,
    상기 마스크층은 적어도 2개의 영역으로 나뉘고, 상기 적어도 2개의 영역에 따라 상기 원형 노출 패턴의 직경과 간격이 서로 다르게 형성되며,
    상기 분리층은 상기 마스크층의 영역에 따라서 나뉘어진 적어도 2개의 분리부를 포함하고,
    상기 마스크층의 영역 중 원형 노출 패턴의 직경과 간격이 작은 영역에서 형성된 분리층의 결합력이 상기 마스크층의 영역 중 원형 노출 패턴의 직경과 간격이 큰 영역에서 형성된 분리층의 결합력보다 큰 것을 특징으로 하는 질화물 반도체 템플릿 기판.
  17. 삭제
  18. 삭제
KR1020100059632A 2010-03-31 2010-06-23 질화물 반도체 발광 소자 제조 방법 KR101134130B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020100059632A KR101134130B1 (ko) 2010-06-23 2010-06-23 질화물 반도체 발광 소자 제조 방법
JP2013502484A JP5512877B2 (ja) 2010-03-31 2011-03-31 半導体テンプレート基板、半導体テンプレート基板を用いる発光素子及びその製造方法
EP11763054.1A EP2555256A4 (en) 2010-03-31 2011-03-31 SUBSTRATE FOR SEMICONDUCTOR MODEL, LIGHT EMITTING ELEMENT USING SUBSTRATE FOR SEMICONDUCTOR MODEL, AND PROCESS FOR PRODUCING SAME
US13/638,165 US8716042B2 (en) 2010-03-31 2011-03-31 Semiconductor template substrate, light-emitting device using a semiconductor template substrate, and manufacturing method therefor
PCT/KR2011/002238 WO2011122882A2 (ko) 2010-03-31 2011-03-31 반도체 템플릿 기판, 반도체 템플릿 기판을 이용하는 발광 소자 및 이의 제조 방법
CN201180026689XA CN103038901A (zh) 2010-03-31 2011-03-31 半导体模板衬底、使用半导体模板衬底的发光元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100059632A KR101134130B1 (ko) 2010-06-23 2010-06-23 질화물 반도체 발광 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20110139505A KR20110139505A (ko) 2011-12-29
KR101134130B1 true KR101134130B1 (ko) 2012-04-09

Family

ID=45504977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100059632A KR101134130B1 (ko) 2010-03-31 2010-06-23 질화물 반도체 발광 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR101134130B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110569A (ja) 2000-10-04 2002-04-12 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置ならびに半導体基板の製造方法
KR20050105516A (ko) * 2003-03-07 2005-11-04 스미또모 가가꾸 가부시끼가이샤 질화갈륨 단결정 기판 및 그 제조방법
KR20100102837A (ko) * 2009-03-12 2010-09-27 주식회사 실트론 질화물 반도체 기판 및 그 제조 방법과 이를 이용한 질화물반도체 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110569A (ja) 2000-10-04 2002-04-12 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置ならびに半導体基板の製造方法
KR20050105516A (ko) * 2003-03-07 2005-11-04 스미또모 가가꾸 가부시끼가이샤 질화갈륨 단결정 기판 및 그 제조방법
KR20100102837A (ko) * 2009-03-12 2010-09-27 주식회사 실트론 질화물 반도체 기판 및 그 제조 방법과 이를 이용한 질화물반도체 소자

Also Published As

Publication number Publication date
KR20110139505A (ko) 2011-12-29

Similar Documents

Publication Publication Date Title
JP5512877B2 (ja) 半導体テンプレート基板、半導体テンプレート基板を用いる発光素子及びその製造方法
KR101113878B1 (ko) 수직형 발광 소자 및 그 제조방법
JP6025933B2 (ja) 発光ダイオードの製造方法
CN101764185B (zh) 半导体器件以及半导体器件制造方法
KR101203365B1 (ko) ＳｉＣ 기판상에 형성된 ＧａＮ막을 위한 리프트오프프로세스 및 그 방법을 이용하여 제조된 장치
CN107170668B (zh) 一种自支撑氮化镓制备方法
JP4591276B2 (ja) 半導体発光素子の製造方法
US7781242B1 (en) Method of forming vertical structure light emitting diode with heat exhaustion structure
JP2006344971A (ja) 半導体発光素子の成長基板を除去する方法
KR20080040673A (ko) 반도체 발광 장치에서 성장되는 광자 결정
JP2007305999A (ja) 垂直構造窒化ガリウム系ｌｅｄ素子の製造方法
US20120100645A1 (en) Method for fabricating light emitting device
WO2007145300A1 (ja) 窒化ガリウム系化合物半導体発光素子
CN104160519A (zh) 具有改善的光提取效率的发光二极管及其制造方法
WO2006129595A1 (ja) 発光素子の製造方法
KR20110054318A (ko) 발광소자 및 그 제조방법
JP5872154B2 (ja) 発光素子及びその製造方法
KR20050029167A (ko) 광결정 공진기를 갖는 질화물반도체 발광소자
JP4483736B2 (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
US20130029440A1 (en) Method for fabricating semiconductor light-emitting device
JP4508021B2 (ja) 半導体発光素子の製造方法
JP6505248B2 (ja) 紫外線発光素子
KR101134130B1 (ko) 질화물 반도체 발광 소자 제조 방법
TWI599069B (zh) Vertical conduction structure of light-emitting diode manufacturing method and articles thereof
CN114420800A (zh) 一种深紫外led及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160307

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180308

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190124

Year of fee payment: 8