KR20050105516A - 질화갈륨 단결정 기판 및 그 제조방법 - Google Patents

질화갈륨 단결정 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20050105516A
KR20050105516A KR1020057016651A KR20057016651A KR20050105516A KR 20050105516 A KR20050105516 A KR 20050105516A KR 1020057016651 A KR1020057016651 A KR 1020057016651A KR 20057016651 A KR20057016651 A KR 20057016651A KR 20050105516 A KR20050105516 A KR 20050105516A
Authority
KR
South Korea
Prior art keywords
crystal
compound semiconductor
semiconductor crystal
iii
substrate
Prior art date
Application number
KR1020057016651A
Other languages
English (en)
Other versions
KR101142745B1 (ko
Inventor
가즈마사 히라마츠
히데토 미야케
신야 보야마
다카요시 마에다
요시노부 오노
Original Assignee
스미또모 가가꾸 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 가가꾸 가부시끼가이샤 filed Critical 스미또모 가가꾸 가부시끼가이샤
Publication of KR20050105516A publication Critical patent/KR20050105516A/ko
Application granted granted Critical
Publication of KR101142745B1 publication Critical patent/KR101142745B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2018—Selective epilaxial growth, e.g. simultaneous deposition of mono - and non-mono semiconductor materials

Abstract

본 발명은 감소된 전위 밀도를 가지며, 일반식 InxGayAlzN (여기서, x+y+z = 1, 0x1, 0y1, 0z

Description

질화갈륨 단결정 기판 및 그 제조방법{SUBSTRATE OF GALLIUM NITRIDE SINGLE CRYSTAL AND PROCESS FOR PRODUCING THE SAME}
발명의 분야
본 발명은 질화갈륨 단결정 기판 및 그 제조방법에 관한 것이다.
배경기술
일반식 InxGayAlzN (여기서, x+y+z = 1, 0x1, 0y1, 0z1) 로 표현되는 질화물-기초 Ⅲ-Ⅴ족 화합물 반도체들은 Ⅲ족 원소의 구성에 의존하여 자외선부터 적색 가시광선까지에 대응하는 제어가능한 직접형 밴드갭을 가지며, 따라서, 자외선으로부터 가시광선까지의 고효율성 범위의 발광 디바이스의 재료로서 이용될 수 있다. 지금까지 일반적으로 사용하고 있는 GaAs 와 같은 반도체에 비해 큰 밴드갭을 가지기 때문에, 종래의 반도체는 동작할 수 없는 고온에서도 반도체의 특성을 이용하는 내환경성이 우수한 전자 디바이스의 제조가 이론적으로 가능하다.
그러나, 질화물-기초 Ⅲ-Ⅴ족 화합물 반도체들은 벌크 (bulk) 단결정의 결정 성장을 용이하게 수행할 수 없으며, 실제적으로 내구성 있는 질화물-기초 Ⅲ-Ⅴ족 화합물 반도체들의 자립 기판 (free standing substrate) 은 아직 개발중에 있다. 따라서, 현재 널리 사용되는 기판은 사파이어 (sapphire) 등이다. 일반적으로, 유기금속 화학기상 증착법 (이하, MOCVD로 약기함) 과 같은 에피택셜 (epitaxial) 성장법이 사용된다.
그러나, 사파이어 기판은 질화물-기초 Ⅲ-Ⅴ족 화합물 반도체와 상당히 상이한 격자 상수를 가지며, 따라서, 이 위에서 직접적으로 질화물-기초 Ⅲ-Ⅴ족 화합물 반도체 결정을 성장시키는 것은 불가능하다. 그러므로, 일단 저온에서 비정질 GaN, AlN 등을 성장시키고, 격자 스트레인 (lattice strain) 을 완화시킨 다음, 이 위에서 질화물-기초 Ⅲ-Ⅴ족 화합물 반도체의 결정을 성장시키는 방법 (일본 공개 특허 공보 (JP-A) 제 63-188983) 이 발명되어 널리 사용되고 있다. 이 방법에 의해서, 질화물-기초 Ⅲ-Ⅴ족 화합물 반도체의 결정의 품질은 비약적으로 향상되었다.
그러나, 사파이어 기판과 질화물-기초 Ⅲ-Ⅴ족 화합물 반도체의 결정 사이의 격자 상수의 차이가 해소되지 않으므로, 질화물-기초 Ⅲ-Ⅴ족 화합물 반도체의 결정에서 결정 결함인 전위 (dislocation) 가 109 내지 1010 ㎝- 2 의 밀도로 여전히 존재한다. 이 전위는 수명 등과 같은 디바이스의 성능을 현저하게 저하시키기 때문에 문제가 된다.
그리고, 최근, 사파이어와의 격자 상수의 차이에 기인하여 발생하는 전위를 감소시키는 방법으로서, 고밀도로 존재하는 전위를 갖는 GaN 상에 SiO2 로 패터닝된 마스크 등이 형성되고, GaN이 마스크의 윈도우 부분으로부터 성장되고 마스크가 가로 성장에 의해 피복되어 평평한 GaN 결정을 획득하는 방법이 제안되고, 마스크를 사용하는 형판 (template) 으로부터 전위를 차단함으로써 전위 밀도를 107 ㎝-2 까지 감소시킬 수 있다는 것이 보고되었다 (Appl. Phys. Lett. 71 (18) 2637 (1997).
한편, 자립 GaN 기판을 획득하는 방법으로서, 사파이어 기판 등의 상에 GaN 결정이 에피택셜 성장되고, 사파이어 등은 에칭 또는 레이저에 의해 제거되는 방법이 보고되었다 (Jpn. J. Appl. Phys. vol. 38, p.L217-219 (1999), 일본 특개 2000-129000).
그러나, 이 방법은 사파이어 등과 GaN 사이의 열팽창 계수의 차이 때문에 성장 후의 냉각 단계에서 휘어짐 (warp) 이 발생하는 문제를 가지며, 따라서, 결과물인 자립 기판 상에 휘어짐이나 균열이 잔류하고, 또한, 전위 밀도를 충분히 감소시킬 수 없다는 문제를 갖는다.
이러한 문제들을 해결하는 방법으로, GaN의 분해를 촉진하는 촉매 작용을 갖는 Ti 등으로 구성된 금속박막이 GaN의 표면 상에 형성되고, 그 다음, 이 위에 NH3 를 포함하는 분위기 하에서 열처리가 수행되고, GaN 상에 그물코 형상으로 TiN을 형성하는 동시에 그물코 공간의 GaN 그라운드 상에 역원뿔형의 공극을 형성시키고, 이 TiN 상에 GaN이 가로 성장되고, 그 후, 이는 불화수소산과 질산의 혼합액을 사용함으로써 박리되어 약 107 ㎝- 2 까지 감소된 전위 밀도와 휘어짐이 거의 없는 자립 기판을 획득한다 (특개 제 2002-343728).
그러나, 또한 이 방법은 휘어짐이 감소되었지만 충분하지 않으며, Ti의 질화 및 GaN 내의 공극의 형성이 열처리시 동시에 수행되므로, 결과적으로 공극 비율의 제어 및 Ti 등의 질화 정도의 조절이 어려우며, 저전위 기판의 안정한 제조가 어렵다는 문제를 가지며, 불화수소산과 질산의 혼합액이 박리를 수행하기 위해 필수적이라는 문제 및 다른 문제들을 갖는다.
발명의 개시
본 발명자는 상술한 문제들을 해결하기 위하여 집중적인 연구를 했으며 그 결과 복수의 돌출 형상을 갖는 질화물-기초 Ⅲ-Ⅴ족 화합물 반도체 결정을 사용하고, 마스크로 돌출 형상의 선단부 이외의 부분을 피복하고, 결정을 가로 성장시킴으로써, 돌출 형상의 선단부가 씨드결정 (seed crystal) 으로 사용되고, 결정의 전체 표면이 평평하며, 내부에 공극이 규칙적 및 주기적으로 잔류하는 특정한 구조를 갖는 질화물-기초 Ⅲ-Ⅴ족 화합물 반도체 결정이 형성될 수 있으며, 이 결정은 종래의 방법에서 획득된 수준과 같거나 작은 전위 밀도를 가지며, 돌출 형상의 선단부의 단면 영역을 특정한 레벨 이하로 제어함으로써, 형판 및 상부 결정이 결정 성장 후의 에칭 또는 레이저의 사용 없이 용이하게 박리될 수 있으며, 저전위밀도를 가지며 극히 작은 휘어짐을 나타내는 자립 기판이 획득될 수 있다는 것을 알아내어, 본 발명을 완성하였다.
즉, 본 발명은
[1] 감소된 전위 밀도를 가지며, 일반식 InxGayAlzN (여기서, x+y+z = 1, 0x1, 0y1, 0z1) 로 표현되는 Ⅲ-Ⅴ족 화합물 반도체 결정을 갖는 에피택셜 기판을 제조하는 방법으로서, 복수의 돌출 형상을 갖는 Ⅲ-Ⅴ족 화합물 반도체 결정을 사용하고, 그 결정의 선단부 주위의 부분만이 개구부를 구성하도록 Ⅲ-Ⅴ족 화합물 반도체와는 상이한 재료로 구성되는 마스크로 피복하는 제 1 단계; 및 개구부에서 Ⅲ-Ⅴ족 화합물 반도체 결정을 씨드결정으로 사용함으로써 Ⅲ-Ⅴ족 화합물 반도체 결정을 가로 성장시키는 제 2 단계를 포함하는, 에피택셜 기판을 제조하는 방법.
[2] 감소된 전위 밀도를 가지며, 일반식 InxGayAlzN (여기서, x+y+z = 1, 0x1, 0y1, 0z1) 로 표현되는 Ⅲ-Ⅴ족 화합물 반도체 결정을 갖는 자립 기판을 제조하는 방법으로서, 복수의 돌출 형상을 갖는 Ⅲ-Ⅴ족 화합물 반도체 결정을 사용하고, 그 결정의 선단부 주위의 부분만이 개구부를 구성하고 개구부의 총면적이 복수의 돌출 형상을 갖는 Ⅲ-Ⅴ족 화합물 반도체 결정의 상부 방향으로부터 돌출된 면적의 1/2 이하가 되도록 Ⅲ-Ⅴ족 화합물 반도체와 상이한 재료로 구성되는 마스크로 피복하는 제 1 단계; 및 개구부에서 Ⅲ-Ⅴ족 화합물 반도체 결정을 씨드결정으로 사용하여 Ⅲ-Ⅴ족 화합물 반도체 결정을 가로 성장시키는 제 2 단계를 포함하는, 자립 기판을 제조하는 방법.
[3] [1] 또는 [2]에 따른 방법으로, 제 1 단계에서의 복수의 돌출 형상을 갖는 Ⅲ-Ⅴ족 화합물 반도체 결정은 형판으로서 Ⅲ-Ⅴ족 화합물 반도체 결정을 사용하고, 이를 복수의 개구부를 갖는 마스크로 피복한 후, 형판의 표면에 대하여 경사진 파세트 (oblique facet) 를 형성하도록 개구부로부터 Ⅲ-Ⅴ족 화합물 반도체 결정을 선택적으로 성장시킴으로써 획득된다.
[4] 기판에 평행한 평면과 Ⅲ-Ⅴ족 화합물 반도체와는 상이한 재료로 피복된 경사면에 의해 둘러싸인 공극을 포함하는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 기판, 및
[5] [2]에 따른 방법에 의해 획득된, 감소된 전위 밀도를 갖는 Ⅲ-Ⅴ족 화합물 반도체 결정의 자립 기판을 제공한다.
도면의 간단한 설명
도 1은 본 발명의 일 실시예를 나타내는 GaN 자립 기판을 제조하는 공정을 나타내는 개략도이다.
도 2(A) 는 본 발명의 에피택셜 기판을 이용한 디바이스의 일 실시예를 나타내는 도면이고, 도 2(B) 는 본 발명에서 전위 밀도의 감소상태를 개략적으로 나타내는 도면이며, 도 2(C) 는 가로 성장의 반복에 의해 전위 밀도를 감소시키는 방법을 개략적으로 나타내는 도면이다.
도 3(A)는 실시예 3에서 형판을 피복하는데 사용되는 마스크 패턴을 나타내며, 도 3(B)는 실시예 4에서 형판을 피복하는데 사용되는 마스크 패턴을 나타낸다.
도 4는 본 발명의 자립 기판을 제조하는 프로세스를 나타내는 개략도이다.
도 5는 본 발명의 자립 기판을 제조하는 프로세스를 나타내는 개략도이다.
부호의 설명
1: GaN 에피택셜 결정 그라운드
2: 패턴
2A: 마스크부
2B: 개구부
3: 돌출 형상을 갖는 결정
4: 제 1 단계에서 사용된 마스크
5: 포토레지스트층
6: GaN 개구부 (노출된 부분, 씨드결정)
6': 연결부
7: 성장된 결정
7A: 결합부
7': 자립 기판
8: 내부에 공극을 갖는 에피택셜 결정
8A: 공극
9: n 타입 층
10: 발광층
11: p 타입 층
12: n 전극
13: p 전극
본 발명을 수행하기 위한 최선의 모드
본 발명에서 일반식 InxGayAlzN (여기서, x+y+z = 1, 0x1, 0y1, 0z1) 로 표현되는 Ⅲ-Ⅴ족 화합물 반도체 결정을 성장시키는 방법으로서, HVPE법과 MOVPE법이 적절하게 사용된다. HVPE법은 획득가능한 큰 성장 속도 때문에 단기간에 뛰어난 결정을 획득할 수 있으며, 그 결과 본 발명에서 적절하게 사용될 수 있다. MOVPE 법은 다수의 기판 상에서 양호한 균일도로 결정 성장을 달성할 수 있으며, 그 결과 본 발명에서 적절하게 사용될 수 있다. 이 방법들은 결합하여 사용될 수도 있으며, 예를 들어, 본 발명에서 복수의 돌출 형상을 갖는 Ⅲ-Ⅴ족 화합물 반도체 결정을 성장시키는 단계는 MOVPE법에 의해 수행될 수도 있으며, 제 2 단계, 즉, 감소된 전위 밀도를 갖는 Ⅲ-Ⅴ족 화합물 반도체 결정을 얻기 위한 가로 성장은 HVPE법에 의해 수행될 수도 있다.
결정 성장을 달성하기 위한 조건으로, 온도, 압력, 캐리어 가스, 원재료 등이 중요하며, 그들의 종래 공지된 조건들이 사용될 수 있다.
예를 들어, 제 2 단계에서, 성장 압력은 통상적으로 0.001 atm 이상이다. 이 단계에서, 결정도는 압력이 0.001 atm 이하일 때 더 낮은 경향이 있다. 성장 압력은 바람직하게 0.005 atm 이상이고, 더 바람직하게는 0.01 atm 이상이다. 결정도는 성장 압력이 더 높은 몇몇 경우에 개선되며, 일반적으로 결정 성장을 위해 사용되는 MOVPE 장치 또는 HVPE 장치는 그러한 높은 성장 압력에서 산업적으로 사용되지 않으며, 따라서, 재성장 시의 성장 압력은 바람직하게 10atm 이하이다.
캐리어 가스에 대해, 통상의 MOVPE 및 HVPE에 사용되는 예컨대 수소, 질소, 헬륨, 아르곤 등의 가스가 사용될 수 있다. 원재료로서, 종래에 공지된 재료들이 사용될 수 있다.
본 발명의 프로세스를 이하의 도 1을 사용하여 설명할 것이다.
본 발명은 복수의 돌출 형상을 갖는 Ⅲ-Ⅴ족 화합물 반도체 결정을 사용하는 것을 특징으로 하며, 돌출 형상은 경사진 파세트로 형성되며 그라운드 기판에 평행한 평면을 갖지 않는 볼록한 형상을 의미하며, 선형적으로 연장된 선단부를 가지며 점 (dot) 형태의 선단부를 갖는 것을 포함한다.
예를 들어, 도 1(A) 및 도 1(B) 에 도시된, 복수의 돌출 형상을 갖는 그러한 Ⅲ-Ⅴ족 화합물 반도체 결정이 제조될 수 있다.
즉, 그라운드 기판 (1) 으로서, 형성된 패턴을 포함하는 GaN 에피택셜 결정이 적절하게 사용된다. 여기서, 기판은 GaN 에피택셜 결정에 제한되지 않으며, 몇몇 경우에 형성된 패턴을 포함하는 저온에서 성장된 GaN 버퍼층 또는 AlN 버퍼층이 본 발명의 효과를 얻기 위해 사용될 수도 있다.
통상적으로, 패턴 형성에 사용되는 재료로서, Ⅲ-Ⅴ족 화합물 반도체 결정과 상이한 재료들이 적절하게 사용된다. 이 재료들은 돌출의 형성 시 결정 성장을 위해 사용되는 암모니아를 포함하는 고온의 분위기에서 견딜 수 있어야 하며, 그 예는 SiO2, TiO2 등으로 구성된 금속 산화물, Si3N4, BN (붕소 질화물) 등으로 구성된 질화물, W (텅스텐), Mo (몰리브덴), Cr (크롬), Co (코발트), Si (실리콘), 금, Zr (지르코늄), Ta (탄탈륨), Ti (티타늄), Nb (니오븀), 니켈, 백금, V (바나듐), Hf (하프늄), Pd (팔라듐) 등으로 구성된 단일 금속 및 그들의 적층 구조들을 포함한다.
또한, 드라이 에칭 등에 의해 GaN 에피택셜 결정의 표면 상에 형성된 불규칙한 패턴을 갖는 것과 드라이 에칭 등에 의해 사파이어 등으로 구성된 기판 상에 형성된 불규칙 패턴을 갖는 것은 또한 몇몇 경우에 본 발명의 달성을 획득하기 위해 사용될 수 있다.
패턴 형태로서, 종래에 공지된 것들이 사용될 수 있다. 구체적으로는, 일정한 폭의 스트라이프 형상 마스크를 일반적으로 라인/스페이스라 불리는 일정한 폭의 개구부를 통해 평행하게 배열시킨 것, 또는, 원형 또는 다각형 형태로 부분적으로 노출된 그라운드를 갖는 것 등을 들 수 있다. 이 패턴 형태들은 다음의 성장 조건 및 패턴 형태에 따라 선택될 수 있다.
라인/스페이스 패턴의 경우, 마스크부의 폭은 바람직하게 0.05 ㎛ 이상 및 20 ㎛ 이하이다. 마스크부의 폭이 0.05 ㎛ 보다 작을 때, 본 발명의 결함 밀도의 감소 효과는 현저하지 않다. 마스크부의 폭이 20 ㎛ 보다 클 때, 마스크부의 매립에 필요한 시간이 너무 길어져, 실용적이지 않다. 같은 이유로, 원형 또는 다각형 형태의 개구부를 갖는 패턴의 경우에도, 개구부들 사이의 거리는 바람직하게 0.05 ㎛ 이상 및 20 ㎛ 이하이다.
라인/스페이스 패턴의 경우, 개구부의 폭 (그라운드의 노출된 부분) 은 바람직하게 0.01 ㎛ 이상 및 20 ㎛ 이하이다. 개구부의 폭이 0.01 ㎛ 보다 작을 때, 현재 반도체 공정은 바람직하지 않은데 그 이유는 그것이 실제적으로 옳은 형태로 제조되기 어렵기 때문이다. 개구부의 폭이 20 ㎛ 보다 클 때, 본 발명에서의 결함의 감소 효과가 현저하지 않다. 같은 이유로, 원형 또는 다각형 형태의 개구부를 갖는 패턴의 경우에도, 개구부의 크기는 바람직하게 0.01 ㎛ 이상 및 20 ㎛이하이다. 도 1은 마스크부 (2A) 의 폭과 개구부 (2B) 의 폭이 거의 동일한 경우의 라인/스페이스 패턴을 개략적으로 나타낸다.
라인/스페이스 패턴의 경우, 바람직한 스트라이프 방향은 6각형 GaN 결정의 <1-100> 방향 또는 <11-20> 방향이다. 특히 바람직한 방향은 <1-100> 방향이다.
여기서, 패턴은 한 방향을 따른 스트라이프에 제한되지 않으며, 복수의 방향을 따라 스트라이프와 겹쳐진 패턴이 사용될 수도 있다. 예를 들면, 2 방향을 따른 스트라이프들을 사용함으로써, 이산적으로 2 차원으로 배열된 점 형태의 선단부를 갖는 돌출 구조를 갖는 것과, 2 방향을 따라 교차된 라인 형태의 선단부를 갖는 돌출 구조를 갖는 것 등이 제조될 수 있다.
복수의 방향을 따른 스트라이프를 사용하는 경우에도, 스트라이프 방향은 바람직하게 6각형 GaN 결정의 <1-100> 방향 또는 <11-20> 방향이다. (0001) C 평면에서 질화물 결정의 대칭 때문에, 이들 방향은 매 60°마다 결정학적으로 동등한 방향을 구성한다. 즉, 60°에서 교차하는 2개의 <1-100> 방향, 60°에서 교차하는 2개의 <11-20> 방향, 90°에서 교차하는 <1-100> 방향과 <11-20> 방향의 조합 등이 적절하게 사용될 수 있다.
돌출 형상을 형성하기 위해, 경사진 파세트의 용이한 형성을 위한 성장 조건이 통상적으로 사용된다. 구체적으로, 상술한 형상은 성장 온도가 비교적 낮을 때, 예를 들어, 1050℃ 이하일 때, Ⅲ족 원재료의 공급량에 대한 Ⅴ족 원재료의 공급량의 비율이 클 때, 패턴의 개구부가 패턴의 폭에 비해 작을 때, 및 성장 압력이 높을 때 용이하게 형성될 수 있다. 그러한 조건 하에서 성장된 결정에 있어서, 형판의 표면에 평행한 평면이 사라질 때까지 재성장을 수행함으로써, 경사진 파세트만으로 형성된 돌출 형상을 갖는 결정 (3) 이 획득된다. 장결정에 있어서 형판의 표면에 대해 평행한 평면이 사라지고 난 후에도, 동일한 조건 하에서 성장을 계속함으로써 성장은 경사진 파세트만으로 계속될 수도 있다.
본 발명의 제 1 단계는 상술한 복수의 돌출 형상을 갖는 Ⅲ-Ⅴ족 화합물 반도체 결정을 사용하고, 결정의 선단부 주위의 부분만이 개구부를 형성하도록 Ⅲ-Ⅴ족 화합물 반도체와 상이한 재료로 구성된 마스크로 피복하는 단계이고, 마스크 형성 공정은 (1) 돌출 형상의 전체 표면을 피복하도록 마스크를 형성한 후 선단부의 마스크만을 제거하는 방법, (2) 선단부만이 마스크 재료로 피복되도록 포토레지스트 등으로 패턴을 형성한 후 마스크 재료를 형성하고, 선단부 이외의 부분에서 마스크 재료를 제거하는 방법 (이른바, 리프트 오프법 (lift off method)) 및 다른 방법들을 포함한다. 돌출 형상을 갖는 시료를 위해, 방법 (1) 이 적절히 사용된다.
즉, 돌출 형상 때문에, 포토레지스트의 도포된 층 (5) 의 두께는 돌출 선단부 주위가 더 작고 돌출 하부 주위가 더 크며, 따라서, 산소 플라즈마 애싱 (ashing) 이수행될 때, 포토레지스트 층은 더 작은 포토레지스트 두께의 부분 (즉, 돌출 선단부) 으로부터 우선적으로 제거되어 마스크 (4) 를 노출시킨다. 그 후, 마스크를 에칭함으로써, GaN 반도체는 돌출 선단부 주위에서만 노출될 수 있다 (도 1(C), 도 1(D)). 돌출 선단부에서 개구부 (노출된 부분) (6) 의 면적은 포토레지스트의 도포 조건에 의존하여 결정된 층 두께 분포, 산소 플라즈마 애싱 시간 등을 조절함으로써 제어될 수 있다. 여기서, 마스크 (4) 에 사용된 재료로서, 돌출 형상을 갖는 상술한 결정의 제조에서 나타낸 동일한 재료가 사용될 수 있다.
본 발명의 제 2 단계는 상술한 바와 같이 획득되는 개구부에서 Ⅲ-Ⅴ족 화합물 반도체를 씨드결정으로 사용하고 Ⅲ-Ⅴ족 화합물 반도체 결정을 가로성장시키는 단계이며, 평평한 층 (7) 을 얻기 위해, 가로 성장이 세로방향에 따른 성장보다 지배적인 조건 하에서 성장이 유리하게 수행될 수도 있다. 그러한 조건 하에서, (0001) 면이 용이하게 형성되며, 돌출 형상을 갖는 결정의 성장을 위한 상술한 조건들은 바람직하게 주요 조건 요인이 반대로 바뀌는 조건이다. 구체적으로, 평평한 층은 성장 온도가 비교적 높을 때, 예를 들어, 900℃ 이상일 때, Ⅲ족 원재료의 공급량에 대한 Ⅴ족 원재료의 공급량의 비율이 작을 때, 성장 압력이 낮을 때, 예를 들어 2atm 이하에서 용이하게 형성될 수 있다.
제 2 단계의 결정 성장 방법으로서, 큰 성장속도를 제공하는 HVPE가 적절하게 사용되고, 또한, 2개의 성장 방법을 결합하는 방법 또한 사용될 수 있으며 여기서 평평한 평면이 얻어질 때까지 형상 제어성이 좋은 MOVPE가 사용된 후, 두꺼운 막이 HVPE를 사용함으로써 제조된다.
여기서 제조된 평평한 전체 표면을 갖는 결정 (7) 은 원래 씨드결정 부분인 연결부 (6') 에서만 형판에 연결되며, 따라서, 사파이어 등으로 구성된 그라운드 기판과의 열팽창 계수 차이에 기인한 격자 변형이 이 부분에 집중되며, 그 결과, 이 부분에 균열이 발생하고 어떤 경우 형판으로부터의 박리가 자연스럽게 발생한다. 그러한 특별한 처리 없이 박리를 가능하게 하는 조건은 사파이어 등으로 구성된 그라운드 기판의 두께, 제 2 단계에서 성장된 결정의 두께, 개구부의 면적 비율 (씨드결정 부분의 면적 비율), 즉, 복수의 돌출 형상을 갖는 Ⅲ-Ⅴ족 화합물 반도체 결정의 상부 방향으로부터 돌출된 영역에 대한 마스크 개구부의 총면적의 비율 등에 의존한다. 정성적으로는, 제 2 단계의 결정 두께가 크고 개구부 면적의 비율이 작을 때, 자연박리가 쉽게 발생한다.
약 400 ㎛의 두께를 갖는 통상적으로 사용되는 사파이어 그라운드 기판의 경우, 제 2 단계에서 성장된 결정의 두께는 바람직하게 10 ㎛ 이상이고, 더 바람직하게는 20 ㎛ 이상이다. 개구부의 면적 비율은 바람직하게 2/3 이하이며, 더 바람직하게는 1/2 이하이다. 결정의 두께가 10 ㎛ 보다 작고, 면적 비율이 2/3 보다 클 때, 자연 박리는 쉽게 초래되지 않는 경향이 있다.
그렇게 자연적으로 박리된 자립 기판은 그라운드 기판에 의해 큰 영향을 받지 않으며, 따라서, 휘어짐은 극히 작다. 자연 박리가 발생하지 않는 경우, 자립 기판을 얻기 위해서 기계적 응력 또는 열 응력을 인가함으로써 박리를 유발하는 것도 가능하다.
제 1 단계와 같이 돌출 형상을 갖는 결정의 선단부 주위의 부분만이 개구부를 구성하도록 마스크로 피복하는 단계는, 상술한 단계에 부가하여, 예를 들어, 도 4 및 도 5에 도시된 단계들을 사용할 수 있다. 도 4의 예는 형성된 패턴을 포함하는 그라운드 기판이 돌출 형상을 형성하도록 드라이 에칭 등과 같은 방법에 의해 파여지고, 그 다음, 돌출 형상의 선단부 주위의 부분만이 개구부를 구성하도록 제 2 마스크가 형성된다. 이 방법에서, Ⅲ-Ⅴ족 화합물 반도체의 성장은 단 한번만 수행될 수도 있다.
도 5의 예는 그라운드 기판 상에 형성될 마스크의 두께가 비교적 크게 형성되고, 이 마스크 상에 요면 (concave) 을 형성한 후 내부에 공극을 갖는 평평한 결정이 선택적 성장 및 가로 성장에 의해 획득된다. 이 방법에서, 성장은 선택적 성장시 경사진 파세트가 형성되는 조건 하에서 수행되며, 그 후, 성장 조건은 성장 이전에 가로 성장이 지배적이 되도록 변경한다.
따라서, 자립 GaN 기판 (7') 이 얻어진다. 자립 GaN 기판이 사용될 때, 이 위에 HVPE 법 등에 의해 GaN 의 호모 에피택셜 성장을 수행함으로써, 저전위의 GaN 기판의 두께가 충분히 증가할 수 있으며 잉곳 (ingot) 으로의 사용이 가능해질 수 있다.
또한, 본 발명의 제 1 단계에서 씨드결정 (개구부 6) 의 면적 비율이 증가함으로써, 내부에 남아있는 공극 (8A) 을 포함하는 특정한 구조를 갖는 결정 (8) 이 GaN 층의 박리 없이 얻어질 수 있다. 이 구조를 이용함으로써 도 2(A) 에 도시된 신규한 엘리먼트를 제조할 수 있는 가능성이 있다. 도 2(A) 는 제 1 단계에서 사용된 마스크 (4) 와 같은 높은 광반사도의 금속층을 포함하고, 결정에 매립된 발광 다이오드를 나타낸다. 이에 따라, 발광층 (10) 으로부터 하측 방향을 향해 빠져나가는 빛은 상측 방향을 향해 반사되어 출광효율이 향상된 LED를 얻을 수 있다.
제 1 단계에서 형성된 결정 선단부 주위의 GaN 개구부 (6) 는 평평한 층을 형성하기 위한 제 2 단계에서의 결정 성장을 위한 씨드결정의 역할을 한다. 씨드결정으로부터 가로성장된 결정은 씨드결정의 방향을 계승하며, 따라서, 이 안에는 전위가 거의 없다. 형판으로부터 계승된 전위의 대부분이 돌출 형상 (3) 이 성장하는 과정에서, 그 내부에서 수평방향을 따라 굴절하고, 경사진 파세트 면에서 종단하므로, 재성장한 평평한 층 (7) 로 계승되는 형판의 전위는 실질적으로 씨드결정인 돌출 선단부에서만 존재한다. 따라서, 전체 평평한 층의 전위 밀도가 효과적으로 감소될 수 있다.
형판으로부터 평평한 층으로 전파된 전위는 상술한 바와 같이 씨드결정 부분에서만 발생하지만, 어떤 경우에 전위는 평평한 층의 결합부 (7A) 에서 새로이 발생한다. 이것의 이유는 씨드결정의 (0001) 면에서 결정축의 변동에 기인하여, 서로 인접한 씨드결정의 방향이 약간 변하고 소경각 입계 (grain boundary of small inclined angle) 가 가로 성장 부분의 결합부에서 발생하며, 전위는 이를 따라 배열된다. 이 상태가 도 2(B) 에 개략적으로 도시된다.
가로 성장에 의한 매립 성장을 반복함으로써, 어떤 경우에는 결합부에서 발생하는 새로운 전위가 감소될 수 있다. 결합부에서 발생하는 소경각 입계 상의 전위를 감소시키기 위해, 가로성장에 의한 결합 때까지의 거리를 증가시키고 소경각 입계에 의해 둘러싸인 개별 결정립의 크기를 증가시킬 필요가 있다. 이를 수행하기 위해, 2번째로 수행되는 제 1 단계 이전에 사용되는 패턴에서, 패턴의 주기를 1번째의 주기보다 크게 하는 것이 유리하다. 따라서, 잔류한 전위 밀도는 더욱 감소될 수 있다. 이 상태가 도 2(C) 에 개략적으로 도시된다. 매립 가로 성장법으로서, 본 발명의 2번째 또는 그 후의 단계들이 그대로 사용될 수도 있지만, 더 단순하게, 패턴이 1번째에서 획득된 플랫층 상에 형성되고 이 위에 매립 가로 성장만이 직접적으로 수행되는 것도 무방하다.
본 발명을 이하 실시예들에 의해 더욱 구체적으로 설명할 것이지만, 본 발명의 범위는 이들 실시예에 한정되는 것은 아니다.
실시예 1
두께 430 ㎛의 사파이어 (0001) 면 기판상에, MOCVD법으로 저온성장시킨 GaN 버퍼층 상에 도핑되지 않은 약 3 ㎛ 두께의 GaN층 (1) 을 형성하여 얻어진 시료를 사용하는 기상증착법에 의해 형성한 SiO2 마스크를, GaN 결정의 <1-100> 방향을 따라 스트라이프 패턴을 형성하기 위해 통상적인 포토리소그래피법에 의해 가공하였다. SiO2 스트라이프 부 (2A) 의 폭과 윈도우 부 (2B) 의 폭은 모두 5㎛이다.
이를 MOCVD 반응 퍼니스 상에 위치시키고 캐리어 가스로서 H2 를 사용하고 0.66 atm의 성장 압력 및 950℃ 의 성장온도에서 TMG 와 NH3 를 사용하여 제 1 단계의 결정 성장을 수행하여 (11-22) 면 파세트로 구성된 돌출 형상을 갖는 GaN3 를 성장시켰다.
다음으로, 돌출 부분 주위의 부분에서만 개구부를 갖는 SiO2 마스크를 갖는 샘플을 제조하기 위해 제 1 단계를 수행하였다. 즉, 먼저, 전체 표면을 RF 스퍼터링법에 의해 100 ㎚의 두께를 갖는 SiO2 층 (4) 으로 피복하였다. 다음으로, 포토레지스트층 (5) 을 스핀코팅 및 베이킹에 의해 형성하였고, 돌출 선단부에서의 포토레지스트를 산소 플라즈마 애싱 장치에 의해 제거하여 이 부분에서 SiO2 층을 노출시켰다. 그 다음, 노출된 SiO2 부분을 버퍼링된 불화수소산 처리를 수행함으로써 제거하였다. 마지막으로, 포토레지스트를 유기 용매로 제거하였다. 그리하여, 제 1 단계에서 얻어진 돌출 선단부 부분 (6) 에만 개구부를 갖는 SiO2 마스크를 갖는 샘플을 제조하였다. 개구부의 면적 비율은 약 40%였다.
다음, 제 1 단계에서 얻은 샘플을 MOCVD 장치에 위치시키고 제 2 단계에서의 결정성장을 수행하여 3 ㎛의 두께를 갖는 평평한 GaN 결정을 얻었다. 이 결정성장의 조건은 0.66 atm의 성장 압력과 1050℃의 성장 온도를 포함한다.
그 결과 얻은 결정의 단면 SEM 사진에 기초하여, SiO2 로 피복된 측면에 경사진 파세트를 갖는 공극이 내부에 존재하는 결정의 형성이 확인되었다. 캐소드 발광 (cathode luminescence) 에 의해 평가한 결과, 전위는 가로 성장의 결합부에 집중되었고 전위 밀도는 결합부 이외의 부분에서 1×105 cm-2 이하였다. 전체 결정의 평균 전위 밀도는 1×107 cm- 2 였다.
실시예 2
결정 성장은 MOCVD법 대신 HVPE법을 사용하였다는 것과 제 2 단계에서의 결정 성장법에서 성장된 결정의 두께가 100 ㎛ 였다는 것을 제외하고는 실시예 1과 동일한 방법으로 수행되었다. HVPE를 위한 성장 조건은 캐리어 가스인 N2 의 사용과, 암모니아, 염화 수소 가스 및 원재료인 갈륨 금속의 사용, 및 상압의 성장 압력 및 기판 온도 1070℃를 포함하였다.
성장이 완료된 샘플을 반응 퍼니스로부터 제거하였을 때, 제 3 단계에서 성장된 층은 자연박리되어 자립 기판을 얻었다.
그 결과 얻은 결정을 캐소드 발광에 의해 평가한 결과, 전위는 가로 성장의 결합부에 집중되었고 결합부 이외의 부분에서 전위 밀도는 1×105 cm-2 이하였다. 전체 결정의 평균 전위 밀도는 5×107 cm- 2 였다.
휘어짐을 평가한 결과, 휘어짐의 곡률반경은 약 2 m이며, 매우 평탄한 자립 기판인 것이 확인되었다.
실시예 3
돌출 형상을 갖는 결정의 성장을 위한 마스크 패턴으로서, 일 방향을 따른 스트라이프 패턴 대신에 60°의 각도로 서로 교차하는 결정학적으로 동등한 <1-100> 방향을 따라 겹쳐진 2개의 스트라이프를 갖는 패턴을 사용하였다. 일 방향에서, 마스크부의 폭과 개구부의 폭은 모두 5 ㎛이고, 다른 방향에서, 마스크부의 폭과 개구부의 폭은 각각 7 ㎛ 및 3㎛이다. 도 3(A)에 도시한 바와 같이, 평행사변형 형상의 마스크부가 개구부 내에 규칙적으로 이산해서 배열되는 마스크이다.
상술한 변화에 부가하여, 결정 성장은, 산소 플라즈마 애싱 시간을 제 1 단계에서 마스크의 개구부의 면적 비율이 70%가 되도록 제어하였다는 것을 제외하고는 실시예 2와 동일한 방법으로 수행되었다.
그 결과 얻은 결정을 캐소드 발광에 의해 평가한 결과, 전위는 마스크의 중심부 및 다른 파세트 결합부 (즉, 가로 성장의 결합부) 에 집중되었으며, 전위 밀도는 결합부 이외의 부분에서 1×105 cm-2 이하였다. 전체 결정의 평균 전위 밀도는 3×107 cm- 2 였다.
실시예 4
돌출 형상을 갖는 결정의 성장을 위한 마스크 패턴으로서, <1-100> 방향을 따른 스트라이프 패턴 및 <11-20> 방향을 따라 서로 교차하는 겹쳐진 2개의 스프라이프를 사용하였다. <1-100> 방향을 따른 스트라이프의 마스크부의 폭 및 개구부의 폭은 모두 5 ㎛이고, <11-20> 방향을 따른 마스크부의 폭 및 개구부의 폭은 각각 7 ㎛ 및 3 ㎛이다. 도 3(B) 에 도시한 바와 같이, 직사각형 형상의 마스크부가 개구부 내에 규칙적으로 이산해서 배열된 마스크이다.
상술한 변화에 부가하여, 결정 성장은, 산소 플라즈마 애싱 시간을 제 1 단계에서 마스크의 개구부의 면적 비율이 70%가 되도록 제어하였다는 것을 제외하고는 실시예 3과 동일한 방법으로 수행되었다.
그 결과 얻은 결정을 캐소드 발광에 의해 평가한 결과, 전위는 마스크의 중심부 및 다른 파세트 결합부 (즉, 가로 성장의 결합부) 에 집중되었으며, 전위 밀도는 결합부 이외의 부분에서 1×105 cm-2 이하였다. 전체 결정의 평균 전위 밀도는 7×107 cm- 2 였다.
본 발명에 따라, 저전위밀도 및 작은 휘어짐을 갖는 질화물 기초 Ⅲ-Ⅴ족 화합물 반도체 단결정의 자립 기판이 얻어진다. 질화물 기초 Ⅲ-Ⅴ족 화합물 반도체 단결정의 자립 기판은 질화물 기초 Ⅲ-Ⅴ족 화합물 반도체 디바이스용 기판으로 광범위하게 사용될 수 있으며, 특히 고신뢰도를 갖는 자외선 발광 LED 및 레이저 다이오드의 제조를 가능케 하며, 다시 말해서, 자립 기판은 매우 유용하다.

Claims (5)

  1. 감소된 전위 (dislocation) 밀도를 가지며, 일반식 InxGayAlzN (여기서, x+y+z = 1, 0x1, 0y1, 0z1) 로 표현되는 Ⅲ-Ⅴ족 화합물 반도체 결정을 갖는 에피택셜 기판을 제조하는 방법으로서,
    복수의 돌출 형상을 갖는 Ⅲ-Ⅴ족 화합물 반도체 결정을 사용하고, 그 결정의 선단부 주위의 부분만이 개구부를 구성하도록 Ⅲ-Ⅴ족 화합물 반도체와 상이한 재료로 구성되는 마스크로 피복하는 제 1 단계; 및
    상기 개구부에서 Ⅲ-Ⅴ족 화합물 반도체 결정을 씨드결정 (seed crystal) 으로 사용하여 Ⅲ-Ⅴ족 화합물 반도체 결정을 가로 (laterally) 성장시키는 제 2 단계를 포함하는, 제조 방법.
  2. 감소된 전위 밀도를 가지며, 일반식 InxGayAlzN (여기서, x+y+z = 1, 0x1, 0y1, 0z1) 로 표현되는 Ⅲ-Ⅴ족 화합물 반도체 결정을 갖는 자립 기판 (free standing substrate) 을 제조하는 방법으로서,
    복수의 돌출 형상을 갖는 Ⅲ-Ⅴ족 화합물 반도체 결정을 사용하고, 그 결정의 선단부 주위의 부분만이 개구부를 구성하고 개구부의 총면적이 복수의 돌출 형상을 갖는 Ⅲ-Ⅴ족 화합물 반도체 결정의 상부 방향으로부터 돌출된 면적의 1/2 이하가 되도록 Ⅲ-Ⅴ족 화합물 반도체와 상이한 재료로 구성되는 마스크로 피복하는 제 1 단계; 및
    상기 개구부에서 Ⅲ-Ⅴ족 화합물 반도체 결정을 씨드결정으로 사용하여 Ⅲ-Ⅴ족 화합물 반도체 결정을 가로 성장시키는 제 2 단계를 포함하는, 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 단계에서의 복수의 돌출 형상을 갖는 Ⅲ-Ⅴ족 화합물 반도체 결정은 형판 (template) 으로서 Ⅲ-Ⅴ족 화합물 반도체 결정을 사용하고, 이를 복수의 개구부를 갖는 마스크로 피복한 후, 상기 형판의 표면에 대하여 경사진 파세트 (oblique facet) 를 형성하도록 상기 개구부로부터 Ⅲ-Ⅴ족 화합물 반도체 결정을 선택적으로 성장시킴으로써 획득되는, 제조 방법.
  4. 기판에 평행한 평면과 Ⅲ-Ⅴ족 화합물 반도체와는 상이한 재료로 피복된 경사면으로 둘러싸인 공극을 포함하는, Ⅲ-Ⅴ족 화합물 반도체 에피택셜 기판.
  5. 제 2 항에 기재된 방법에 의해 획득된, 감소된 전위 밀도를 갖는, Ⅲ-Ⅴ족 화합물 반도체 결정의 자립 기판.
KR1020057016651A 2003-03-07 2004-03-04 질화갈륨 단결정 기판 및 그 제조방법 KR101142745B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003061027A JP2004273661A (ja) 2003-03-07 2003-03-07 窒化ガリウム単結晶基板の製造方法
JPJP-P-2003-00061027 2003-03-07
PCT/JP2004/002760 WO2004079802A1 (ja) 2003-03-07 2004-03-04 窒化ガリウム単結晶基板およびその製造方法

Publications (2)

Publication Number Publication Date
KR20050105516A true KR20050105516A (ko) 2005-11-04
KR101142745B1 KR101142745B1 (ko) 2012-05-03

Family

ID=32958948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057016651A KR101142745B1 (ko) 2003-03-07 2004-03-04 질화갈륨 단결정 기판 및 그 제조방법

Country Status (8)

Country Link
US (1) US7399687B2 (ko)
JP (1) JP2004273661A (ko)
KR (1) KR101142745B1 (ko)
CN (1) CN1759469A (ko)
DE (1) DE112004000383T5 (ko)
GB (1) GB2416623B (ko)
TW (1) TW200423312A (ko)
WO (1) WO2004079802A1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707187B1 (ko) * 2005-04-21 2007-04-13 삼성전자주식회사 질화갈륨계 화합물 반도체 소자
CN102136414A (zh) * 2008-04-16 2011-07-27 晶元光电股份有限公司 氮化镓半导体元件和发光二极管
WO2011122882A3 (ko) * 2010-03-31 2012-01-26 시스솔루션 주식회사 반도체 템플릿 기판, 반도체 템플릿 기판을 이용하는 발광 소자 및 이의 제조 방법
KR101134130B1 (ko) * 2010-06-23 2012-04-09 시스솔루션 주식회사 질화물 반도체 발광 소자 제조 방법
KR101142082B1 (ko) * 2009-03-12 2012-05-03 주식회사 엘지실트론 질화물 반도체 기판 및 그 제조 방법과 이를 이용한 질화물반도체 소자
KR101256979B1 (ko) * 2011-10-14 2013-04-19 전북대학교산학협력단 쐐기 구조를 갖는 발광소자 및 그 제조방법
KR20150003520A (ko) * 2013-07-01 2015-01-09 엘지전자 주식회사 성장기판 및 그를 포함하는 발광소자

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4747319B2 (ja) * 2004-03-23 2011-08-17 学校法人 名城大学 ヘテロエピタキシャル成長方法
JP3922280B2 (ja) * 2004-09-30 2007-05-30 セイコーエプソン株式会社 配線パターンの形成方法及びデバイスの製造方法
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
TWI455181B (zh) 2005-06-01 2014-10-01 Univ California 半極性（Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ薄膜、異質結構及裝置之生長及製造技術
KR100676881B1 (ko) 2005-08-09 2007-02-01 홍창희 화합물 반도체의 단결정 박막 제조 방법
EP1965416A3 (en) * 2005-12-22 2009-04-29 Freiberger Compound Materials GmbH Free-Standing III-N layers or devices obtained by selective masking of III-N layers during III-N layer growth
TWI319893B (en) * 2006-08-31 2010-01-21 Nitride semiconductor substrate, method for forming a nitride semiconductor layer and method for separating the nitride semiconductor layer from the substrate
TW200816508A (en) * 2006-09-18 2008-04-01 Univ Nat Central Fabrication methods of patterned sapphire substrate and light emitting diode
JP4996186B2 (ja) * 2006-09-25 2012-08-08 株式会社東芝 半導体装置および化合物半導体基板とその製造方法
EP2126963A4 (en) 2007-03-16 2011-03-16 Sebastian Lourdudoss SEMICONDUCTOR HETEROSTRUCTURES AND MANUFACTURE THEREOF
KR100902512B1 (ko) * 2007-05-17 2009-06-15 삼성코닝정밀유리 주식회사 실리콘 기판 상에 ＧａＮ 단결정의 성장 방법, ＧａＮ기반의 발광소자의 제조방법 및 ＧａＮ 기반의 발광소자
JP5245305B2 (ja) * 2007-07-06 2013-07-24 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP5464518B2 (ja) * 2007-09-03 2014-04-09 学校法人上智学院 Ｉｉｉ族窒化物構造体およびｉｉｉ族窒化物半導体微細柱状結晶の製造方法
US8030666B2 (en) * 2008-04-16 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Group-III nitride epitaxial layer on silicon substrate
JP5370279B2 (ja) * 2010-06-11 2013-12-18 豊田合成株式会社 ｎ型ＩＩＩ族窒化物半導体の製造方法
JP5598149B2 (ja) * 2010-08-09 2014-10-01 サンケン電気株式会社 化合物半導体層の形成方法
CN101976713B (zh) * 2010-09-10 2011-12-28 北京大学 一种基于同质外延制备高效光电子器件的方法
US8674393B2 (en) 2010-12-21 2014-03-18 Industrial Technology Research Institute Substrate structure and fabrication thereof, and light emitting diode devices fabricated from the same
TWI456791B (zh) * 2011-01-20 2014-10-11 Hon Hai Prec Ind Co Ltd 半導體發光晶片及其製造方法
CN102220640B (zh) * 2011-06-09 2013-03-27 青岛铝镓光电半导体有限公司 氮化镓单晶的制备方法
JP2013251304A (ja) * 2012-05-30 2013-12-12 Furukawa Co Ltd 積層体および積層体の製造方法
JP6314558B2 (ja) * 2014-03-12 2018-04-25 沖電気工業株式会社 窒化物半導体、窒化物半導体のテクスチャ構造形成方法、及び窒化物半導体のテクスチャ構造
WO2018079192A1 (ja) * 2016-10-28 2018-05-03 日本碍子株式会社 １３族元素窒化物層、複合基板および機能素子
CN109423694B (zh) * 2017-08-21 2022-09-09 株式会社Flosfia 结晶膜、包括结晶膜的半导体装置以及制造结晶膜的方法
EP3692565A1 (en) * 2017-10-05 2020-08-12 Hexagem AB Semiconductor device having a planar iii-n semiconductor layer and fabrication method
JP7072769B2 (ja) * 2018-03-02 2022-05-23 国立大学法人大阪大学 Ｉｉｉ族窒化物結晶の製造方法
JP6595676B1 (ja) * 2018-08-29 2019-10-23 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
EP3813096A1 (en) * 2019-10-22 2021-04-28 Imec VZW Method for manufacturing an iii-nitride semiconductor structure
CN111864019B (zh) * 2020-07-10 2021-11-30 武汉大学 一种具有嵌入式散射层的倒装发光二极管及其制备方法
TW202341251A (zh) * 2022-01-27 2023-10-16 日商京瓷股份有限公司 半導體基板之製造方法及製造裝置、以及控制裝置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188983A (ja) 1987-01-31 1988-08-04 Ricoh Co Ltd 半導体発光装置
JP3542507B2 (ja) 1998-10-22 2004-07-14 キヤノン株式会社 糖鎖高分子化合物を含むインク受容層を有する記録媒体
EP1184897B8 (en) 1999-03-17 2006-10-11 Mitsubishi Cable Industries, Ltd. Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
JP3441415B2 (ja) 1999-12-13 2003-09-02 三菱電線工業株式会社 半導体結晶の製造方法
EP1104031B1 (en) 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
JP3571641B2 (ja) * 1999-11-15 2004-09-29 松下電器産業株式会社 窒化物半導体素子
JP3557441B2 (ja) 2000-03-13 2004-08-25 日本電信電話株式会社 窒化物半導体基板およびその製造方法
JP3680751B2 (ja) * 2000-03-31 2005-08-10 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP2002164292A (ja) 2000-11-29 2002-06-07 Sumitomo Chem Co Ltd 化合物半導体基板およびその製造方法
JP3453558B2 (ja) 2000-12-25 2003-10-06 松下電器産業株式会社 窒化物半導体素子
JP3805673B2 (ja) * 2001-03-23 2006-08-02 松下電器産業株式会社 窒化物半導体基板の製造方法
US6562701B2 (en) 2001-03-23 2003-05-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
JP2002289541A (ja) 2001-03-27 2002-10-04 Toshiba Corp ＧａＮ系半導体結晶の形成方法及びその結晶を用いたＧａＮ系半導体素子の製造方法
JP3886341B2 (ja) 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP4451846B2 (ja) * 2003-01-14 2010-04-14 パナソニック株式会社 窒化物半導体素子の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707187B1 (ko) * 2005-04-21 2007-04-13 삼성전자주식회사 질화갈륨계 화합물 반도체 소자
CN102136414A (zh) * 2008-04-16 2011-07-27 晶元光电股份有限公司 氮化镓半导体元件和发光二极管
KR101142082B1 (ko) * 2009-03-12 2012-05-03 주식회사 엘지실트론 질화물 반도체 기판 및 그 제조 방법과 이를 이용한 질화물반도체 소자
WO2011122882A3 (ko) * 2010-03-31 2012-01-26 시스솔루션 주식회사 반도체 템플릿 기판, 반도체 템플릿 기판을 이용하는 발광 소자 및 이의 제조 방법
US8716042B2 (en) 2010-03-31 2014-05-06 Cssolution Co., Ltd. Semiconductor template substrate, light-emitting device using a semiconductor template substrate, and manufacturing method therefor
KR101134130B1 (ko) * 2010-06-23 2012-04-09 시스솔루션 주식회사 질화물 반도체 발광 소자 제조 방법
KR101256979B1 (ko) * 2011-10-14 2013-04-19 전북대학교산학협력단 쐐기 구조를 갖는 발광소자 및 그 제조방법
KR20150003520A (ko) * 2013-07-01 2015-01-09 엘지전자 주식회사 성장기판 및 그를 포함하는 발광소자

Also Published As

Publication number Publication date
JP2004273661A (ja) 2004-09-30
GB2416623A (en) 2006-02-01
WO2004079802A1 (ja) 2004-09-16
TWI317990B (ko) 2009-12-01
GB0519380D0 (en) 2005-11-02
CN1759469A (zh) 2006-04-12
US7399687B2 (en) 2008-07-15
US20060172512A1 (en) 2006-08-03
TW200423312A (en) 2004-11-01
KR101142745B1 (ko) 2012-05-03
DE112004000383T5 (de) 2006-03-30
GB2416623B (en) 2006-07-26

Similar Documents

Publication Publication Date Title
KR101142745B1 (ko) 질화갈륨 단결정 기판 및 그 제조방법
US7674699B2 (en) III group nitride semiconductor substrate, substrate for group III nitride semiconductor device, and fabrication methods thereof
JP4816277B2 (ja) 窒化物半導体自立基板及び窒化物半導体発光素子
KR101409112B1 (ko) 반도체 장치 및 그 제조 방법
EP1041610B1 (en) GaN SINGLE CRYSTALLINE SUBSTRATE AND METHOD OF PRODUCING THE SAME
JP3631724B2 (ja) Ｉｉｉ族窒化物半導体基板およびその製造方法
KR100838433B1 (ko) 질화갈륨 결정 기판의 제조 방법 및 질화갈륨 결정 기판
JP3139445B2 (ja) ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
US20090243043A1 (en) Growth method using nanostructure compliant layers and hvpe for producing high quality compound semiconductor materials
US20080099781A1 (en) Method of manufacturing III group nitride semiconductor thin film and method of manufacturing III group nitride semiconductor device using the same
KR100659520B1 (ko) Ⅲ족 질화물 반도체 결정의 제조 방법
JPH11135832A (ja) 窒化ガリウム系化合物半導体及びその製造方法
KR20010051169A (ko) 결정 성장용 기판 및 이를 이용한 기판 제조방법
JPH0864791A (ja) エピタキシャル成長方法
JP2000106455A (ja) 窒化物半導体構造とその製法および発光素子
US20020048302A1 (en) Gallium nitride semiconductor laser and a manufacturing process thereof
JP4734786B2 (ja) 窒化ガリウム系化合物半導体基板、及びその製造方法
JP3744155B2 (ja) 窒化ガリウム系化合物半導体基板の製造方法
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
KR20080100706A (ko) ＧａＮ 반도체 기판 제조 방법
JPH11233391A (ja) 結晶基板とそれを用いた半導体装置およびその製法
JPH11274082A (ja) Ｉｉｉ 族窒化物半導体およびその製造方法、およびｉｉｉ 族窒化物半導体装置
KR100742986B1 (ko) 컴플라이언트 기판을 갖는 질화갈륨계 화합물 반도체 소자의 제조 방법
JP2000228535A (ja) 半導体素子およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190418

Year of fee payment: 8