JP2000228535A - 半導体素子およびその製造方法 - Google Patents

半導体素子およびその製造方法

Info

Publication number
JP2000228535A
JP2000228535A JP3065299A JP3065299A JP2000228535A JP 2000228535 A JP2000228535 A JP 2000228535A JP 3065299 A JP3065299 A JP 3065299A JP 3065299 A JP3065299 A JP 3065299A JP 2000228535 A JP2000228535 A JP 2000228535A
Authority
JP
Japan
Prior art keywords
layer
buffer layer
single crystal
semiconductor device
crystal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3065299A
Other languages
English (en)
Inventor
Takashi Matsuoka
隆志 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP3065299A priority Critical patent/JP2000228535A/ja
Publication of JP2000228535A publication Critical patent/JP2000228535A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【課題】 III 族窒化物半導体素子において、高品質の
素子層を提供することにより、高効率かつ長寿命の半導
体素子およびその製造方法を提供すること。 【解決手段】 素子層がIn1-X-Y GaX AlY N(0
≦X≦1、0≦Y≦1、0≦X+Y≦1)層である半導
体素子は、平均組成がIn1-X'-Y' GaX'AlY '
(0< X’≦1、0< Y’≦1、0< X’+Y’≦1)
であり、かつ単結晶基板側との接触表面においてAlを
含み、および素子層側との接触表面においてGaを含む
ように組成が連続的または不連続的に変化しているバッ
ファ層を具える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、III 族窒化物半導
体素子に関し、さらに詳しくは、素子層を形成する少な
くとも1層のIn1-X-Y GaX AlY N(0≦X≦1、
0≦Y≦1、0≦X+Y≦1)層が、少なくとも1層の
バッファ層を介して単結晶基板上に積層される半導体素
子に関する。
【0002】
【従来の技術】III 族窒化物半導体InN、GaN、A
lN、およびこれらの混晶In1-X-YGaX AlY
(0≦X<1、0≦Y<1、0<X+Y<1)(以下、
これらの結晶を併せてInGaAlNと記す)のエピタ
キシャル成長においては、これらの結晶と同一の組成を
有する単結晶基板がないため、基板として従来サファイ
アが用いられている。しかし、サファイアとInGaA
lNとの間には、11〜23%の格子不整合および約2
×10-6(deg-1)の熱膨張係数差が存在するため、
格子不整合転移および熱歪みが生じ、結果としてInG
aAlNエピタキシャル層の結晶性および電気的・光学
的特性を低下させていた。また、両者の化学的性質の違
いにより生じる界面エネルギーのため、サファイア上に
直接成長したInGaAlNエピタキシャル層は顕著な
三次元成長を起こし、そのためエピタキシャル層表面の
平坦性は悪く、結晶性も低下していた。したがって、サ
ファイア基板上に直接成長したInGaAlNエピタキ
シャル層を少なくとも1層含む発光素子は、発光効率が
低く、素子寿命も短いという問題があった。
【0003】基板と大きな格子不整合を有するヘテロエ
ピタキシャル成長を行う場合、基板とエピタキシャル層
との間にバッファ層を配置することがある。ここで言う
バッファ層は、基板とエピタキシャル層との間の中間的
性質(例えば格子定数や熱膨張係数)を持つものであ
る。サファイア基板上のInGaAlNエピタキシャル
成長では、AlNバッファ層またはGaNバッファ層を
介した成長により、サファイア基板上のGaN単結晶の
品質向上の例が報告されている(H. Amano, N. Sawaki
and I. Akasaki: Appl. Phys. Lett., 48(1986)353、
S. Nakamura: Jpn.J. Appl. Phys., 30(1991)L1705)。
ここで用いられるバッファ層は、表面の平坦な連続膜で
なければならず、結晶性は、当初、非晶質や多結晶、お
よびそれらの混合物であっても、バッファ層上に素子層
を成長する時点では、単結晶または単結晶に近くなけれ
ばならない。
【0004】GaNをバッファ層として用いた場合に
は、サファイア基板が酸化物であるのに対してGaNは
窒化物であるため、バッファ層成長時の濡れ性が悪い。
そのためGaNバッファ層は島状成長しやすく、したが
って平坦性が乏しく不連続な膜になりやすい。さらに、
基板上に該基板と格子定数の異なる材料を単結晶成長す
る場合、成長膜に生じる格子歪みのために一般的に島状
成長が起こりやすい。島状成長ではなく連続膜成長とす
るための結晶性としては非晶質が適しているが、バッフ
ァ層上に素子層を成長する時点までには単結晶化を図る
必要がある。このために、通常は、成長温度よりも高い
温度においてバッファ層の単結晶化が図られ、非晶質か
ら単結晶への結晶性の変換が行われている。実際には、
出発材料が完全な非晶質では単結晶に変換しにくいた
め、非晶質部と多結晶部が混合したバッファ層を基板表
面に形成する必要がある。当然のことながら、非晶質部
と多結晶部が混合して形成されたバッファ層の表面は原
子層レベルで平坦であり、もちろん、単結晶化を図った
後もこの平坦性は保たれなければならない。バッファ層
のサファイア基板に対する劣った濡れ性および大きな格
子不整合により、上記のようにバッファ層の成長条件の
許容範囲は狭められ、最適なGaNバッファ層の厚さは
20nm程度、膜厚の許容範囲は約5%であるとされて
いる。すなわち、厚さにして約1nmの誤差しか許され
ないことになる。
【0005】この問題を解決するために、AlNバッフ
ァ層が用いられる。AlNバッファ層は、サファイア基
板とAlが共通なため基板との濡れ性は比較的良く、さ
らにサファイア基板との格子不整合もInGaAlN中
で最も小さい。このため、AlNバッファ層の膜厚の許
容範囲は50〜60nmと広い。しかし、AlNの結晶
構造のa軸の長さは、InGaAlNの中で最も短いた
め、バッファ層としてのAlNとInGaAlN層との
間には格子不整合による結晶歪みが生じる。このため、
AlNだけをバッファ層として用いた場合には、InG
aAlN層の成長において、表面に多くの六角錐状のパ
タンが発生しやすかった。この六角錐状のパタンは、I
nGaAlNの結晶構造が六方晶系のウルツ鉱型である
ことを反映している。
【0006】
【発明が解決しようとする課題】表面が平坦で、かつ、
良質のInGaAlN層を成長するためにはバッファ層
は必須であるが、従来から有るバッファ層は上述した種
々の問題を抱えていた。このことが、InGaAlN層
を再現性良く成長するための大きな障害となっていた。
【0007】本発明の課題は、エピタキシャル層のよう
なIn1-X-Y GaX AlY N(0≦X≦1、0≦Y≦
1、0≦X+Y≦1)層が、少なくとも1層のバッファ
層を介してサファイア基板のような単結晶基板上に積層
される半導体素子において、高品質のIn1-X-Y GaX
AlY N(0≦X≦1、0≦Y≦1、0≦X+Y≦1)
層を提供することにより、高効率かつ長寿命の半導体素
子を再現よく提供することにある。
【0008】
【課題を解決するための手段】本発明者は、このような
課題を解決するために、素子層を形成する少なくとも1
層のIn1-X-Y GaX AlY N(0≦X≦1、0≦Y≦
1、0≦X+Y≦1)層が、少なくとも1層のバッファ
層を介して単結晶基板上に積層される半導体素子におい
て、平均組成がIn1-X'-Y' GaX'AlY'N(0< X’
≦1、0< Y’≦1、0< X’+Y’≦1)であり、か
つ単結晶基板側との接触表面においてAlを含み、およ
び素子層側との接触表面においてGaを含むように組成
が変化するバッファ層を用いることにより、高品質の素
子層を提供できることを見出した。
【0009】すなわち、本発明の第1の形態である半導
体素子は、素子層を形成する少なくとも1層のIn
1-X-Y GaX AlY N(0≦X≦1、0≦Y≦1、0≦
X+Y≦1)層が、バッファ層を介して単結晶基板上に
積層される半導体素子において、当該バッファ層は、平
均組成が、In1-X'-Y' GaX'AlY'N(0< X’≦
1、0< Y’≦1、0< X’+Y’≦1)であり、かつ
単結晶基板側との接触表面においてAlを含み、および
素子層側との接触表面においてGaを含むように単結晶
基板側から素子層側にかけて組成が連続的または不連続
的に変化することを特徴とする。
【0010】本発明の第2の形態である半導体素子は、
第1の形態におけるバッファ層において、Alの組成比
は、単結晶基板側から素子層側にかけて連続的または不
連続的に小さくなることを特徴とする。
【0011】本発明の第3の形態である半導体素子は、
第1または第2の形態におけるバッファ層が組成の異な
る2層以上から成り、単結晶基板と接する層が少なくと
もAlを含み、および素子層と接する層が少なくともG
aを含むことを特徴とする。
【0012】本発明の第4の形態である半導体素子は、
第1または第2の形態におけるバッファ層は組成の異な
る2層が交互に積層された多層から成り、単結晶基板と
接する層が少なくともAlを含み、および素子層と接す
る層が少なくともGaを含むことを特徴とする。
【0013】本発明の第5の形態である半導体素子は、
第3または第4の形態における多層から成るバッファ層
中のAlの組成比が、単結晶基板と接する層において、
素子層と接する層におけるAlの組成比より大きいこと
を特徴とする。
【0014】本発明の第6の形態である半導体素子は、
上記のいずれかの発明において、単結晶基板が酸化物単
結晶であることを特徴とする。
【0015】本発明の第7の形態である半導体素子は、
第6の形態における酸化物単結晶がサファイア、Zn
O、LiGaO2 およびMgAl24 からなる群から
選択されることを特徴とする。
【0016】本発明の第8の形態である半導体素子は、
上記のいずれかの発明において、単結晶基板とバッファ
層との間に当該基板の材料の窒化物から成る層がさらに
形成されていることを特徴とする。
【0017】本発明の第9の形態は、バッファ層の層全
体を成長後、単結晶化または多結晶化することによりバ
ッファ層を形成することを特徴とする上記のいずれかの
半導体素子の製造方法である。
【0018】本発明の第10の形態は、多層から成るバ
ッファ層において、少なくとも1層を成長後、単結晶化
または多結晶化する工程を繰り返すことによりバッファ
層の全層を形成することを特徴とする上記の多層から成
るバッファ層を具える半導体素子のいずれかの製造方法
である。
【0019】本発明の第11の形態は、第9または第1
0の形態における単結晶化または多結晶化が、バッファ
層をバッファ層の成長温度より高い温度に保持すること
により行われることを特徴とする半導体素子の製造方法
である。
【0020】
【発明の実施の形態】本発明の半導体素子は、素子層を
形成する少なくとも1層のIn1-X-Y GaXAlY
(0≦X≦1、0≦Y≦1、0≦X+Y≦1)層が、少
なくとも1層のバッファ層を介して単結晶基板上に積層
される。
【0021】本発明において用いられる単結晶基板は、
本発明のバッファ層の濡れ性が良好であれば特に限定さ
れるものではないが、酸化物単結晶基板が好ましく、具
体的には、サファイア、ZnO、LiGaO2 、MgA
24 等を挙げることができ、サファイアが特に好ま
しい。
【0022】本発明においては、素子層を形成する層の
うち少なくともバッファ層と接する層が、In1-X-Y
X AlY N(0≦X≦1、0≦Y≦1、0≦X+Y≦
1)層である。素子層を形成し、バッファ層に接する層
は、半導体素子の用途に応じて変わり、エピタキシャル
層、クラッド層、電流注入層などである。
【0023】本発明において用いられるバッファ層は、
その平均組成が、In1-X'-Y' GaX'AlY'N(0<
X’≦1、0< Y’≦1、0< X’+Y’≦1)であ
る。すなわち、AlとGaの両元素が必須となる。本発
明において特定した平均組成を有していれば、バッファ
層は単層でも多層でもよいが、単結晶基板側との接触表
面においてAlを含み、および素子層側との接触表面に
おいてGaを含むように単結晶基板側から素子層側にか
けてその組成が連続的または不連続的に変化していなけ
ればならない。
【0024】バッファ層の単結晶基板との接触表面がA
lを含む組成であることから、基板との濡れ性が良好と
なり、平坦な連続膜となりやすく、したがって、バッフ
ァ層自体の成長条件が広くなる。さらに、バッファ層上
にIn1-X-Y GaX AlY N(0≦X≦1、0≦Y≦
1、0≦X+Y≦1)層を成長するとき、バッファ層の
表面が極めて平坦であることに加えて、バッファ層の素
子層との接触表面がGaを含む組成であることから、素
子層とバッファ層との間の結晶歪みが軽減され、広い成
長条件で表面が平坦かつ良質な結晶性のIn1-X-Y Ga
X AlY N(0≦X≦1、0≦Y≦1、0≦X+Y≦
1)層を得ることができる。特に、格子整合に近い条件
で半導体素子を作製する場合には、選択できる組成領域
が広くなる。
【0025】バッファ層中のAlの組成比を、単結晶基
板側から素子層側にかけて連続的または不連続的に小さ
くなるようにすると格子歪がさらに緩和されるため好ま
しい。
【0026】バッファ層の組成は、バッファ層の成長中
に原料ガス中のAlとGaとの比を制御することにより
変化させることができる。
【0027】本発明においてバッファ層は単層でも多層
でもよいが、多層構造として界面の数をふやすと、格子
不整合による歪を界面によっても緩和することができる
ため、多層が好ましい。
【0028】バッファ層が2層以上の多層から成る場合
には、単結晶基板と接する層が少なくともAlを含み、
かつ素子層と接する層が少なくともGaを含む。具体的
には、単結晶基板側と接する層は、In1-x'-y' Gax'
Aly'N(0≦x’ <1、0< y’≦1、0< x’+
y’≦1)の組成であり、素子層側と接する層は、In
1-x"-y" Gax" Aly" N(0< x” ≦1、0≦y”
< 1、0< x”+y”≦1、但し、x”≠x’および/
またはy”≠ y’)の組成である。単結晶基板と接す
るバッファ層におけるAlの組成比は、素子層と接する
バッファ層におけるAlの組成比より大きい方が好まし
く、さらに各層中のAlの組成比を、単結晶基板側から
素子層側にかけて連続的または不連続的に小さくするこ
とが好ましい。格子歪がさらに緩和されるからである。
【0029】多層から成るバッファ層は、組成の異なる
2層以上の層を積層してもよく、また組成の異なる2層
を交互に積層してもよい。
【0030】さらに、単結晶基板とバッファ層の濡れ性
をよくするため基板とバッファ層との間に基板の材料の
窒化物から成る層を形成してもよい。
【0031】バッファ層は、それが単層の場合には、層
全体を成長後、単結晶化または多結晶化を行うことによ
って製造される。
【0032】多層の場合には、1層を成長後、単結晶化
または多結晶化を行う工程を繰り返して、多層構造のバ
ッファ層を形成することもでき、また全てのバッファ層
を成長した後、一度に全ての層を単結晶化することもで
きる。1層ごとに成長、単結晶化を図る工程を繰り返す
方法を用いることにより、素子層の結晶性をより向上さ
せることができる。また、工程を簡略化するためには全
てのバッファ層を成長した後に単結晶化する方法が適当
であるが、一層毎に単結晶化を図る方法に比べて、バッ
ファ層の組成と厚さによっては、単結晶化が不十分とな
ることや素子層の結晶性が幾分低くなることがある点に
注意する必要がある。
【0033】結晶化は、バッファ層をその成長温度より
高い温度でアニールすることにより行うことができる。
アニールする温度が高いほど結晶化を促進するので好ま
しい。しかしながら、バッファ層が蒸発し始めるとバッ
ファ層の表面に凹凸が生じ、ひいてはバッファ層上に成
長した膜の表面にも凹凸が発生し、この凹凸が素子特性
を低下させる原因となるため、その上限はバッファ層が
蒸発しない温度である。このアニール上限温度はアニー
ル時の雰囲気にも依存する。通常、雰囲気ガスは、微量
のアンモニアと、窒素やアルゴンなどの不活性ガスによ
って構成される。アンモニアの働きは、アンモニアの熱
分解によって発生する活性窒素、NH、およびNH2
よってバッファ層固相中から脱離してくる活性窒素ある
いは窒素分子との平衡を保つことである。また、上限温
度は、活性窒素あるいは窒素分子の脱離が固相からの気
相と固相間の熱平衡によって決定されるため、雰囲気ガ
スの圧力にも依存する。活性窒素、NH、およびNH2
の分圧が高いほど、上限温度は高くなる。一方、アンモ
ニアの分解中に水素も同時に発生し、この水素がバッフ
ァ層表面をエッチングするため、上限温度はエッチング
が起こらない温度でなければならない。したがって、上
限温度は、雰囲気ガス種および圧力などに微妙に依存
し、上記のすべての点を考慮して決定される。実際に
は、窒素流量毎分5リットルと、アンモニア毎分0.5
リットルとを供給し、炉内圧力を650Torrとした
とき、アニール上限温度は1070℃である。1080
℃では、エッチングが始まり結晶表面に凹凸が生じる。
【0034】なお、上述した所定の結晶成長は、縦型ま
たは横型成長炉を有する有機金属気相成長装置などの慣
用の装置を用いて行うことができる。
【0035】
【実施例】本発明を実施例を挙げて説明するが、本発明
は本実施例にのみ限定されるものではない。
【0036】(実施例1)図1は本発明の第一の実施例
を説明する図であって、発光素子の断面を示す。本実施
例の発光素子は、サファイア(0001)基板1の表面
に形成した窒化層2(窒化深さ5nm)、膜厚30nm
のAlNバッファ層3、膜厚15nmのGa0.5 Al
0.5 Nバッファ層4、膜厚10nmのGaNバッファ層
5、膜厚5nmのSiドープn型低抵抗GaAlNクラ
ッド層6、膜厚0.5nmのアンドープInGaN活性
層7、膜厚2nmのMgドープp型GaAlNクラッド
層8、p型クラッド層のオーミック電極9、n型クラッ
ド層のオーミック電極10からなる。ここに示したGa
AlN層6およびInGaN層7は、互いに格子整合
し、クラッド層のバンドギャップエネルギが活性層のバ
ンドギャップエネルギに比べ0.3eV以上大きくなる
ように組成を選んだ。この結果、クラッド層の屈折率は
活性層の屈折率に比べ約10%小さくなる。電極9に正
の電圧を、電極10に負の電圧を加えると活性層7は4
20nmの波長で発光した。最大出力は13mWであ
り、外部量子効率は3%であった。
【0037】素子の製造にあたり、結晶成長には、縦型
成長炉を有する有機金属気相成長装置を用いた。炉中の
圧力は常に650Torrであった。結晶成長のはじめ
に、サファイア基板表面を1050℃で窒化した。その
後、550℃でAlNバッファ層3を成長し、窒素流量
毎分5リットルと、アンモニア流量毎分0.5リットル
を供給して作られる混合雰囲気中で、1070℃で9分
間アニールすることによりバッファ層の単結晶化を図っ
た。次に、Ga0.5 Al0.5 Nバッファ層4と膜厚10
nmのGaNバッファ層5を連続成長した。成長温度は
550℃である。AlNバッファ層と同様の手順で、バ
ッファ層の単結晶化を図った。次に、温度1020℃で
Siドープn型低抵抗GaAlNクラッド層6、温度8
00℃で膜厚0.5nmのアンドープInGaN活性層
7、温度800℃で膜厚2nmおよび温度1020℃で
膜厚1μmのMgドープp型GaAlNクラッド層8を
連続して成長した。図1に示す形状に結晶層をエッチン
グする方法として、塩素ガスを用いたドライエッチング
装置を用いた。ここで用いた装置は、高速原子線反応性
エッチング装置である。この装置では、通常フォトリソ
グラフィ技術に用いられるAZ系フォトレジストのエッ
チング速度に対して、GaN系材料のエッチング速度が
一桁以上早いため、垂直性に富んだエッチングが可能で
ある。エッチング後、電子ビーム蒸着装置を用いて、電
極金属を蒸着した。電極のパターニングには、フォトリ
ソグラフィ技術を用いた。
【0038】本実施例では、n型及びp型クラッド層と
してGaAlNを、また活性層としてInGaNを用い
たが、互いに格子整合し、クラッド層のバンドギャップ
エネルギが活性層のバンドギャップエネルギに比べ0.
3eV以上大きくなるという条件の下で組成を変化させ
ることにより、発光波長を200〜620nmの範囲で
変化させることができる。
【0039】(実施例2)図2は本発明の第二の実施例
を説明する図であって発光素子の断面を示す。本実施例
の発光素子は、サファイア(0001)基板11の表面
に形成した窒化層12(窒化深さ5nm)、膜厚30n
mのAlNバッファ層13、膜厚20nmのGa0.5
0.5 Nバッファ層14、膜厚5nmで電子濃度5×1
18cm-3のSiドープn型GaAlN電流注入及び光
閉じ込め層15、膜厚2nm及び電子濃度膜厚1019
-3のSiドープn型GaNキャリア閉じ込め層16、
10nmのアンドープIn0.1 Ga0.9 N単一量子井戸
発光層17、膜厚2nm及びホール濃度1018cm-3
Mgドープp型GaNキャリア閉じ込め層18、膜厚2
nm及びホール濃度5×1017cm-3のMgドープp型
GaAlN電流注入及び光閉じ込め層19、p型オーミ
ック電極20、n型オーミック電極21からなる。
【0040】素子の製造は、実施例1と同様の手順で行
った。
【0041】製造した素子の電極21に対して正の電圧
を20に加えることにより、電子及び正孔を発光層17
に注入した。その結果、立ち上がり電圧4Vの電流対電
圧特性が得られ、波長375nm帯にのみ発光ピークを
持つ発光を観測できた。最大出力は3mWであり、外部
量子効率は2%であった。また、InGaN発光層17
の組成を変化させることにより発光波長を600nmま
で長波長化することができた。
【0042】(実施例3)図3は本発明の第三の実施例
を説明するHEMT型トランジスタの断面図である。こ
こでは、基板単結晶として厚さ330μmの(000
1)サファイアを用いた。素子構造は、サファイア(0
001)基板22、膜厚30nmのAlNバッファ層2
3、膜厚15nmのGa0.5 Al0.5 Nバッファ層2
4、膜厚10nmのGaNバッファ層25、膜厚1μm
のアンドープGaN層26、膜厚2μmのSiドープn
型Al0.14Ga0.86N電子供給層27、Ti/Pt/A
uからなるソース電極28、Ti/Pt/Auからなる
ドレイン電極29、Ti/Pt/Auからなるゲート電
極30である。
【0043】素子の製造は、実施例1と同様の手順で行
った。
【0044】製造された素子の電子の移動度をファン・
デア・ポー法を用いてホール測定を行ったところ、室温
において、874cm2 /V・sであった。バッファ層
として、膜厚20nmのGaN単層を用いて図3と同様
の構造とした場合には、電子の移動度は良くても600
cm2 /V・s程度であった。この差は、本発明のバッ
ファ層を用いることにより、バッファ層上に成長したG
aN/GaAlN層の結晶性が改善され、さらに界面の
平坦性が優れていることを意味している。
【0045】
【発明の効果】本発明は、平均組成がIn1-X'-Y' Ga
X'AlY'N(0< X’≦1、0< Y’≦1、0< X’+
Y’≦1)であり、かつ単結晶基板との接触表面におい
てAlを含み、および素子層との接触表面においてGa
を含む組成のバッファ層を用いることにより、バッファ
層成長条件の幅を広くして、再現性よく容易に、平坦な
連続膜としてバッファ層を形成することを可能とする。
さらに、バッファ層上に素子層を形成する層としてIn
1-X-Y GaX AlY N(0≦X≦1、0≦Y≦1、0≦
X+Y≦1)層を成長するとき、バッファ層の表面が極
めて平坦であり、素子層とバッファ層との間の結晶歪み
が軽減されるために、表面が平坦で良質な結晶が得られ
る成長条件を広げることができる。したがって、サファ
イア基板上でヘテロエピタキシャル成長を行ったとき、
良質のIn1-X-Y GaX AlY N(0≦X≦1、0≦Y
≦1、0≦X+Y≦1)層を形成することができ、その
ような層を少なくとも1層含む半導体素子の特性が向上
し、素子製造歩留りも高くなるという効果をもたらす。
【図面の簡単な説明】
【図1】本発明の半導体発光素子の一実施例を示す図で
ある。
【図2】本発明の半導体発光素子の一実施例を示す図で
ある。
【図3】本発明の半導体素子の一実施例を示す図であ
る。
【符号の説明】
1,11,22 サファイア(0001)基板 2,12 サファイア表面窒化層 3,13,23 AlNバッファ層 4 Ga0.5 Al0.6 Nバッファ層 5,25 GaNバッファ層 6 Siドープn型GaAlNクラッド層 7 アンドープInGaN活性層 8 Mgドープp型GaAlNクラッド層 9 p型クラッド層のオーミック電極 10 n型クラッド層のオーミック電極 14,24 Ga0.5 Al0.5 Nバッファ層 15 Siドープn型GaAlN電流注入及び光閉じ込
め層 16 Siドープn型GaAlNキャリア閉じ込め層 17 アンドープIn0.1 Ga0.9 N単一量子井戸発光
層 18 Mgドープp型GaNキャリア閉じ込め層 19 Mgドープp型GaAlN電流注入及び光閉じ込
め層 20 p型オーミック電極 21 n型オーミック電極 26 アンドープGaN層 27 Siドープn型Al0.14Ga0.86N層 28 ソース電極 29 ドレイン電極 30 ゲート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/812 Fターム(参考) 5F041 AA40 AA43 CA05 CA34 CA40 CA41 CA46 CA60 CA65 CA73 CA74 5F045 AA04 AB09 AB14 AB17 AB18 AC12 AC16 AD09 AD12 AF09 AF13 BB12 CA10 DA53 DA58 HA16 5F052 AA11 CA08 DA04 DA10 DB02 EA15 JA10 KA01 5F102 GB01 GC01 GD01 GJ10 GK04 GK08 GL04 GM04 GS02 HC01 HC21

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 素子層を形成する少なくとも1層のIn
    1-X-Y GaX AlYN(0≦X≦1、0≦Y≦1、0≦
    X+Y≦1)層が、少なくとも1層のバッファ層を介し
    て単結晶基板上に積層される半導体素子において、前記
    バッファ層は、平均組成が、In1-X'-Y' GaX'AlY'
    N(0< X’≦1、0< Y’≦1、0< X’+Y’≦
    1)であり、かつ前記単結晶基板側との接触表面におい
    てAlを含み、および前記素子層側との接触表面におい
    てGaを含むように該単結晶基板側から該素子層側にか
    けて組成が連続的または不連続的に変化することを特徴
    とする半導体素子。
  2. 【請求項2】 前記バッファ層において、Alの組成比
    は、前記単結晶基板側から前記素子層側にかけて連続的
    または不連続的に小さくなることを特徴とする請求項1
    記載の半導体素子。
  3. 【請求項3】 前記バッファ層は組成の異なる2層以上
    の多層から成り、前記単結晶基板と接する層が少なくと
    もAlを含み、および前記素子層と接する層が少なくと
    もGaを含むことを特徴とする請求項1または2に記載
    の半導体素子。
  4. 【請求項4】 前記バッファ層は組成の異なる2層が交
    互に積層された多層から成り、前記単結晶基板と接する
    層が少なくともAlを含み、および前記素子層と接する
    層が少なくともGaを含むことを特徴とする請求項1ま
    たは2に記載の半導体素子。
  5. 【請求項5】 前記多層から成るバッファ層において、
    前記単結晶基板と接する層におけるAlの組成比は、前
    記素子層と接する層におけるAlの組成比より大きいこ
    とを特徴とする請求項3または4に記載の半導体素子。
  6. 【請求項6】 前記単結晶基板が酸化物単結晶であるこ
    とを特徴とする請求項1〜5のいずれか1項に記載の半
    導体素子。
  7. 【請求項7】 前記酸化物単結晶がサファイア、Zn
    O、LiGaO2 およびMgAl24 からなる群から
    選択されることを特徴とする請求項6記載の半導体素
    子。
  8. 【請求項8】 前記単結晶基板と前記バッファ層との間
    に該基板の材料の窒化物から成る層がさらに形成されて
    いることを特徴とする請求項1〜7のいずれか1項に記
    載の半導体素子。
  9. 【請求項9】 前記バッファ層の層全体を成長後、単結
    晶化または多結晶化することにより該バッファ層を形成
    することを特徴とする請求項1〜8のいずれか1項に記
    載の半導体素子の製造方法。
  10. 【請求項10】 前記多層から成るバッファ層におい
    て、少なくとも1層を成長後、単結晶化または多結晶化
    する工程を繰り返すことにより該バッファ層の全層を形
    成することを特徴とする請求項3〜8のいずれか1項に
    記載の半導体素子の製造方法。
  11. 【請求項11】 前記バッファ層をバッファ層の成長温
    度より高い温度に保持することにより単結晶化または多
    結晶化することを特徴とする請求項9または10に記載
    の半導体素子の製造方法。
JP3065299A 1999-02-08 1999-02-08 半導体素子およびその製造方法 Pending JP2000228535A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3065299A JP2000228535A (ja) 1999-02-08 1999-02-08 半導体素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3065299A JP2000228535A (ja) 1999-02-08 1999-02-08 半導体素子およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000228535A true JP2000228535A (ja) 2000-08-15

Family

ID=12309736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3065299A Pending JP2000228535A (ja) 1999-02-08 1999-02-08 半導体素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000228535A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1235282A2 (en) * 2001-02-27 2002-08-28 Ngk Insulators, Ltd. Method for fabricating a nitride film
US6706620B2 (en) 2001-02-27 2004-03-16 Ngk Insulators, Ltd. Method for fabricating a nitride film
JP2004235646A (ja) * 2003-01-29 2004-08-19 Lg Electron Inc 窒化物半導体及びその結晶成長方法
JP2006147663A (ja) * 2004-11-16 2006-06-08 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2007180499A (ja) * 2005-12-28 2007-07-12 Samsung Electro Mech Co Ltd 窒化物半導体発光素子
JP2007221001A (ja) * 2006-02-17 2007-08-30 Furukawa Electric Co Ltd:The 半導体素子
KR100795314B1 (ko) * 2000-11-17 2008-01-21 스미또모 가가꾸 가부시키가이샤 3-5족 화합물 반도체 및 발광 소자
JP2009076914A (ja) * 2007-09-21 2009-04-09 Seoul Opto Devices Co Ltd Iii族窒化物化合物半導体装置
US7691651B2 (en) 2005-06-10 2010-04-06 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing nitride-based semiconductor device
JP2013254939A (ja) * 2012-06-07 2013-12-19 Lg Innotek Co Ltd 発光素子及び発光素子パッケージ
US10629717B2 (en) 2017-09-28 2020-04-21 Kabushiki Kaisha Toshiba High power device

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100795314B1 (ko) * 2000-11-17 2008-01-21 스미또모 가가꾸 가부시키가이샤 3-5족 화합물 반도체 및 발광 소자
US6706620B2 (en) 2001-02-27 2004-03-16 Ngk Insulators, Ltd. Method for fabricating a nitride film
KR100508141B1 (ko) * 2001-02-27 2005-08-11 니뽄 가이시 가부시키가이샤 질화물막의 제조방법
EP1235282A2 (en) * 2001-02-27 2002-08-28 Ngk Insulators, Ltd. Method for fabricating a nitride film
EP1235282A3 (en) * 2001-02-27 2006-08-30 Ngk Insulators, Ltd. Method for fabricating a nitride film
JP2004235646A (ja) * 2003-01-29 2004-08-19 Lg Electron Inc 窒化物半導体及びその結晶成長方法
JP2006147663A (ja) * 2004-11-16 2006-06-08 Fujitsu Ltd 化合物半導体装置及びその製造方法
US7638819B2 (en) 2004-11-16 2009-12-29 Fujitsu Limited Compound semiconductor device and the fabricating method of the same
JP4514584B2 (ja) * 2004-11-16 2010-07-28 富士通株式会社 化合物半導体装置及びその製造方法
US7838903B2 (en) 2004-11-16 2010-11-23 Fujitsu Limited Compound semiconductor device and the fabricating method of the same
US7691651B2 (en) 2005-06-10 2010-04-06 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing nitride-based semiconductor device
JP2007180499A (ja) * 2005-12-28 2007-07-12 Samsung Electro Mech Co Ltd 窒化物半導体発光素子
JP2007221001A (ja) * 2006-02-17 2007-08-30 Furukawa Electric Co Ltd:The 半導体素子
JP2009076914A (ja) * 2007-09-21 2009-04-09 Seoul Opto Devices Co Ltd Iii族窒化物化合物半導体装置
JP2013254939A (ja) * 2012-06-07 2013-12-19 Lg Innotek Co Ltd 発光素子及び発光素子パッケージ
US10629717B2 (en) 2017-09-28 2020-04-21 Kabushiki Kaisha Toshiba High power device

Similar Documents

Publication Publication Date Title
KR101142745B1 (ko) 질화갈륨 단결정 기판 및 그 제조방법
KR101321654B1 (ko) Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
EP1912298A1 (en) ZnO based compound semiconductor light emitting device and method for manufacturing the same
JP2001160627A (ja) Iii族窒化物系化合物半導体発光素子
TWI471913B (zh) Production method of gallium nitride based compound semiconductor
JP2001160627A5 (ja)
JPH0964477A (ja) 半導体発光素子及びその製造方法
JP4631884B2 (ja) 閃亜鉛鉱型窒化物半導体自立基板、閃亜鉛鉱型窒化物半導体自立基板の製造方法、及び閃亜鉛鉱型窒化物半導体自立基板を用いた発光装置
JP2000232238A (ja) 窒化物半導体発光素子及びその製造方法
US20040206967A1 (en) Porous substrate for epitaxial growth, method for manufacturing same, and method for manufacturing III-nitride semiconductor substrate
JP2003229645A (ja) 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法
JP2003037289A (ja) 低駆動電圧のiii族窒化物発光素子
JPH1140893A (ja) 半導体発光素子及びその製造方法
JPH06177423A (ja) 青色発光素子
JP2007142437A (ja) 半導体素子およびその製造方法
JP2001203385A (ja) 窒化物半導体発光ダイオード
JPH05283744A (ja) 半導体素子
CN103441197B (zh) 一种GaN基发光二极管外延片及其制作方法
JP2000228535A (ja) 半導体素子およびその製造方法
WO1999038218A1 (fr) Element luminescent a semiconducteur et procede de fabrication
JPH0661527A (ja) 半導体発光素子及びその作製方法
JP2713095B2 (ja) 半導体発光素子およびその製造方法
JPH10341060A (ja) 窒化物系化合物半導体の結晶成長方法および窒化ガリウム系発光素子
JP2713094B2 (ja) 半導体発光素子およびその製造方法
CN101147303B (zh) 氮化镓系化合物半导体激光元件的制造方法及氮化镓系化合物半导体激光元件