JP2003037289A - 低駆動電圧のｉｉｉ族窒化物発光素子 - Google Patents

低駆動電圧のｉｉｉ族窒化物発光素子

Info

Publication number
JP2003037289A
JP2003037289A JP2002155493A JP2002155493A JP2003037289A JP 2003037289 A JP2003037289 A JP 2003037289A JP 2002155493 A JP2002155493 A JP 2002155493A JP 2002155493 A JP2002155493 A JP 2002155493A JP 2003037289 A JP2003037289 A JP 2003037289A
Authority
JP
Japan
Prior art keywords
layer
light emitting
emitting device
barrier layer
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002155493A
Other languages
English (en)
Inventor
Werner Goetz
ゴーツ ワーナー
Nathan Fredrick Gardner
フレデリック ガードナー ネイザン
Richard Scott Kern
スコット カーン リチャード
Andrew Youngkyu Kim
ヤンキュ キム アンドリュー
Anneli Munkholm
マンコルム アンネリ
Stephen A Stockman
エイ ストックマン スティーブン
Christopher P Kocot
ピー ココット クリストファー
Richard P Schneider Jr
ピー シュネイダー ジュニア リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumileds LLC
Original Assignee
Lumileds LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lumileds LLC filed Critical Lumileds LLC
Publication of JP2003037289A publication Critical patent/JP2003037289A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Abstract

(57)【要約】 【課題】 半導体発光素子、より詳細には、III族窒化
物発光素子を提供する。 【解決手段】 改良された性能を有するIII族窒化物発
光ダイオード。一実施形態において、発光素子は、基
板、基板上に配置された核形成層、核形成層の上方に配
置された欠陥低減構造、及び、欠陥低減構造の上方に配
置されたｎ型III族窒化物半導体層を含む。ｎ型層は、
例えば、約１ミクロンよりも大きい厚み、及び、約１０
19ｃｍ-3に等しいか又はそれ以上のシリコンドーパント
濃度を有する。別の実施形態において、発光素子は、不
純物で均一にドーピングされるか、又は、活性領域と実
質的に直角な方向に段階的に変化する濃度を有する不純
物でドーピングされた少なくとも１つの障壁層を有する
III族窒化物半導体活性領域を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体発光素子に
関し、より詳細には、III族窒化物発光素子に関する。
【０００２】
【従来の技術】III族窒化物半導体は、III−Ｖ族化合物
半導体の重要な部類である。III族窒化物発光素子は、
窒素と周期表の第III族からの元素との半導体合金に基
づいている。そのようなIII族窒化物素子の例には、Ｉ
ｎxＡｌyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋
ｙ≦１）系発光ダイオード（ＬＥＤ）及びレーザダイオ
ード（ＬＤ）が含まれる。このようなIII族窒化物発光
素子は、商業的価値のある、例えば紫外線、青色光、及
び、緑色光の高輝度光源である。
【０００３】発光素子のウォールプラグ効率は、素子か
ら結合された光学的出力の素子に供給された電力に対す
る比率である。高いウォールプラグ効率は、一般的に有
利である。ＬＥＤ又はＬＤのウォールプラグ効率は、目
標とする電流Ｉfで駆動された時に素子が発光するため
に素子に印加する必要がある駆動（順方向）電圧Ｖfに
反比例する。Ｖfの理論的な下限は、素子により放射さ
れる光子のエネルギによって決められる。残念ながら、
従来型のIII族窒化物発光素子の駆動電圧は、通常はこ
の下限よりも非常に高い。従来型のIII族窒化物発光素
子の高い駆動電圧は、ある程度、ｎ型III族窒化物素子
層における高い直列抵抗に起因する。ｎ型半導体素子層
と（通常金属の）電気接点とのインタフェースでのポテ
ンシャルエネルギ障壁（ｎ接触障壁）もまたこれらの高
い駆動電圧に寄与する。
【０００４】ｎ型III族窒化物層及びこれらの層に付随
するｎ接点障壁における直列抵抗は、III族窒化物層に
おける通常Ｓｉ原子である電子ドナー不純物のドーピン
グ密度を増加させることにより低減することができる。
平面的な素子については、直列抵抗は、ｎ型III族窒化
物層の厚みを増加させることによってもまた減少させる
ことができる。しかし、III族窒化物層内へのＳｉ原子
の取り込みは、層において面内引張歪みを発生させる。
十分に高いＳｉドーピング密度では、引張歪みは、III
族窒化物層にひび割れを起こし、従って、それを発光素
子として使用できなくする場合がある。III族窒化物層
のひび割れが発生するＳｉドーピング濃度は、層がより
厚くなると低下する。
【０００５】図１Ａは、Ｓｉドーピング密度、III族窒
化物層の厚さ、及び、ひび割れの間の関係を示す。Ｓｉ
ドーピング濃度及び層厚の組合せは、非ひび割れ層から
ひび割れ層への移行が起こる領域を形成する。直線１
は、金属／有機化学蒸着（ＭＯＣＶＤ）によりＧａＮ層
が低温核形成層上に直接成長する従来型の「２段階」成
長処理によって調製されたひび割れＧａＮ層と非ひび割
れＧａＮ層との間の過渡期における、Ｓｉドーピング濃
度とＧａＮ層の厚みとの組合せを示している。この従来
型の処理により調製され、直線１よりも上側のシリコン
ドーピング及び厚みの組合せを有するＧａＮ層は、一般
的にひび割れする。例えば、１ミクロン（μｍ）厚のＧ
ａＮ層については、従来型の２段階方法により調製され
たＧａＮ層に対して、Ｓｉドーピング濃度が、ひび割れ
によって立方センチ当り（ｃｍ-3）１×１０19未満に制
限される。Ｓｉドーピング濃度の増加又は層厚の増加の
いずれもが、層にひび割れを生じさせることになる。
【０００６】このようなドーピング／厚みの制限は、Ｓ
ｉドーピングされたＧａＮ層の従来型の２段階成長につ
いて、本発明者その他により一般的に観察されている。
（データ点３は、「結晶成長学会誌」１１５（１９９１
年）の６４８〜６５１ページに掲載のムラカミ他からの
ものである。）しかし、ひび割れのない、Ｓｉドーピン
グ濃度約２×１０19ｃｍ-3を有する４μｍ厚のＧａＮ層
の低温核形成層上への直接の形成は、Ｓ・ナカムラ他に
よる「日本応用物理学会誌」３１（１９９２年）の２８
８３〜２８８８ページに報告されている。ナカムラ他
は、従来の型にとらわれない二流式ＭＯＣＶＤ反応器を
用いることにより、高濃度のＳｉを有するひび割れのな
いＧａＮ層を生み出すことができると結論した。この二
流式反応器においては、不活性ガスの付加的な垂直方向
の副流が、水平方向に注入された原料ガスと組み合わさ
れる。このような非従来型の反応器は、一般的には入手
できない。
【０００７】従来型のIII族窒化物発光素子の高い駆動
電圧は、部分的には、III族窒化物の結晶構造の圧電性
性質にも起因する。III族窒化物発光素子の活性領域
は、通常１つ又はそれ以上の量子井戸層及び１つ又はそ
れ以上の障壁層を含む。これらの層は、一般的に互いに
異なる組成を有し、素子の周囲の層とも異なっている。
その結果として、それらの層は通常歪められる。この歪
みとIII族窒化物の結晶構造の圧電性性質との結果とし
て、III族窒化物発光素子の活性領域の量子井戸層と障
壁層とのインタフェース近傍の領域は、圧電フィールド
の影響を受ける。これらの圧電性フィールドは、ヘテロ
接合バンドオフセットと組み合わされて、電子の移送を
妨げるインタフェースエネルギ障壁と活性領域に入る正
孔とを生成し、発光素子の駆動電圧を上昇させる。
【０００８】
【発明が解決しようとする課題】ここで必要とされるも
のは、従来型のIII族窒化物素子の上述の欠点を克服す
るIII族窒化物発光素子である。
【０００９】
【課題を解決するための手段】改良された性能を有する
発光素子が提供される。一実施形態においては、発光素
子は、基板、基板上に配置された核形成層、核形成層の
上方に配置された欠陥低減構造、及び、欠陥低減構造の
上方に配置されたｎ型III族窒化物半導体層を含む。ｎ
型層は、例えば、約１ミクロンに等しいか又はそれ以上
の厚み、及び、約１０19ｃｍ-3に等しいか又はそれ以上
のシリコンドーパント濃度を有する。一実施例において
は、欠陥低減構造は欠陥低減層を含む。この欠陥低減層
は、ｎ型層における欠陥密度を約２×１０9ｃｍ-2に等
しいか又はそれ以下に減少させ、ｎ型層のａ格子パラメ
ータが３．１８７オングストローム（Å）未満になるよ
うに、ｎ型III族窒化物半導体層における圧縮歪みを増
加させるであろう。欠陥低減層は、例えば、ＮＨ3、ト
リメチルガリウム、及び、Ｈ2を含む原料ガスから形成
されてもよく、ＮＨ3分圧のトリメチルガリウム分圧に
対する比率が約２００から約１５００であり、ＮＨ3分
圧のＨ2分圧に対する比率が約０．０５から約０．３５
である。
【００１０】別の実施例においては、欠陥低減構造は、
シリコン含有材料がその上に配置されたIII族窒化物半
導体層を含む。別の実施例においては、欠陥低減構造
は、１つ又はそれ以上の核形成層を含む。別の実施例に
おいては、欠陥低減構造の成長面は、ｎ型層の成長の前
に粗くされる。このような粗い成長面は、例えば、III
族窒化物層の成長を中断し、その層を約１から約１００
０秒の間エッチング環境に曝すことにより生成されるで
あろう。いくつかの実施例においては、発光素子の活性
領域における障壁層は、アクセプタ及び／又はドナー不
純物でドーピングされる。不純物の濃度プロフィール
は、空間的に均一又は空間的に不均一のいずれであって
もよい。
【００１１】別の実施形態においては、発光素子は、不
純物で均一にドーピングされるか、又は、活性領域と実
質的に直角な方向に段階的に変化する濃度を有する不純
物でドーピングされた少なくとも１つの障壁層を含む活
性領域を備える。不純物の濃度は、活性領域における圧
電性フィールドの影響を少なくとも部分的に打ち消すよ
うに段階的に変化させてもよい。本発明の実施形態によ
る発光素子は、低くて有利な直列抵抗、ｎ接点障壁、及
び、駆動電圧を示すであろう。本発明の実施形態による
発光素子が、例えば、従来型の単方向流ＭＯＣＶＤ反応
器で製作し得ることは有利である。
【００１２】
【発明の実施の形態】様々な図面における寸法が一定の
縮尺に必ずしもなっていないことに注意する必要があ
る。様々な図面における同じ参照番号は、様々な実施形
態における同じ部分を示している。III族窒化物半導体
素子の延長した構造欠陥（主として、スレッド転位）の
集中を低減する多くの欠陥低減構造が既知である。通常
１つ又はそれ以上のIII族窒化物層を含むそのような欠
陥低減構造は、一般に、基板上に成長した従来型の低温
核形成層の上方に成長する。そのような欠陥低減構造上
方に成長したIII族窒化物半導体層は、通常、従来型低
温核形成層上に従来の方法で直接成長したIII族窒化物
半導体層が有するよりも低い転位密度を有する。
【００１３】本発明者は、このような欠陥低減構造がそ
れらの上方に成長したIII属窒化物層の面内圧縮歪みを
増大させることを認めた。本発明者はまた、このような
欠陥低減構造により引き起こされた圧縮歪みの増加によ
って、それらの上方に成長したIII族窒化物半導体層を
シリコンを用いてひび割れなしに高濃度でドープするこ
とができることを認めた。特に、本発明者は、基板上に
成長した従来型の核形成層上に従来型単一流ＭＯＣＶＤ
反応器で直接成長したIII族窒化物半導体層で達成でき
るものよりも厚い層厚と高いシリコン濃度とを有する高
品質のIII族窒化物半導体層をそのような欠陥低減構造
の上方に成長させることができることを認めた。本発明
者は、ひび割れのないIII族窒化物半導体層において達
成可能なシリコンドーピング濃度に及ぼす欠陥低減構造
の効果を最初に認めたのは本発明者であると考えてい
る。
【００１４】本発明の実施形態に従えば、III族窒化物
核形成層（ＧａＮ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮ、Ａｌ
ＧａＮ、又は、ＡｌＩｎＧａＮのいずれかの成分の層な
ど）は、基板上に低温で成長する。この基板は、例え
ば、サファイア基板、炭化ケイ素基板、又は、シリコン
基板である。ＳｉＣ基板を含む実施形態においては、核
形成層は、一般的により高温で成長する。基板表面は、
基板の主結晶面に平行であるか、又は、主結晶面に対し
て異なる方向であってもよい。欠陥低減構造は、核形成
層の上方に成長し、１つ又はそれ以上のIII族窒化物半
導体層は、欠陥低減構造の上方に成長する。欠陥低減層
の上方に成長したIII族窒化物層の少なくとも１つは、
シリコンで高度にドーピングされたｎ型層である。
【００１５】いくつかの実施形態においては、欠陥低減
構造及び高度にシリコンでドーピングされた１つ又は複
数のｎ型III族窒化物半導体層は、高いＳｉドーピング
と厚いｎ型層のために有利な低駆動電圧で作動するＬＥ
Ｄ又はＬＤのようなIII族窒化物発光素子に含まれてい
る。III族窒化物ｎ型層は、例えば、約１×１０19ｃｍ
-3の濃度までＳｉでドーピングされた厚み約２ミクロン
のＧａＮ層であってもよい。このような素子構造には、
一般的にひび割れがない。ｎ型層のＳｉドーピングレベ
ルを約３×１０19ｃｍ-3を超えて高くすると、一般的
に、ひび割れの前にｎ型層の表面が粗くなる。
【００１６】４つの型の欠陥低減構造を含む実施形態が
記述される。しかし、本発明は、それらの実施形態に限
定されるものではない。他の基板、他の核形成層、及
び、他の欠陥低減構造もまた使用されるであろう。好ま
しくは、本発明の実施形態に含まれる欠陥低減構造は、
約２×１０9ｃｍ-2未満のスレッド転位密度を有するIII
族窒化物層の欠陥低減構造上方への成長を可能にする。
スレッド転位は、それらが結晶を実質的にその成長方向
に貫通することを特徴とする。これらの転位は、双状、
螺旋状、又は、混合型の特性を有することができる。こ
れらの欠陥低減構造の特徴は、成長の間にそれらを「現
場で」取り込むことができることである。
【００１７】以下に記述される実施形態における様々な
III族窒化物半導体層は、従来の単方向流ＭＯＣＶＤ反
応器においてＭＯＣＶＤによって成長し、ガリウム源と
してトリメチルガリウム（ＴＭＧ）又はトリエチルガリ
ウム（ＴＥＧ）、アルミニウム源としてトリメチルアル
ミニウム（ＴＭＡｌ）、インジウム源としてトリメチル
インジウム（ＴＭＩｎ）、窒素源としてアンモニア（Ｎ
Ｈ3）、シリコン源としてシラン（ＳｉＨ4）、及び、同
伴ガスとして水素（Ｈ2）又は窒素（Ｎ2）が用いられ
る。しかし、他のＭＯＣＶＤ反応器、他の原料ガス及び
同伴ガス、及び、例えば分子線エピタキシ（ＭＢＥ）又
は水素化物気相成長（ＨＶＰＥ）のような他の成長方法
もまた用いられるであろう。
【００１８】図２を参照すると、一実施形態において、
約２００Åから約５００Åで通常約２５０Åの厚みを有
する低温III族窒化物核形成層１４は、サファイア基板
１２上に約５００℃から約６００℃で通常約５５０℃の
温度で成長する。それに続いて、欠陥低減構造１６ａが
核形成層１４の上に成長し、欠陥低減構造１６ａの上に
高温III族窒化物層１８が成長する。欠陥低減構造１６
ａには、核形成層１４上に約９５０℃から約１１５０
℃、通常は約１０５０℃の温度で成長したＧａＮ欠陥低
減層２０が含まれる。欠陥低減層２０が成長する間の分
圧比であるＮＨ3／ＴＭＧ及びＮＨ3／Ｈ2（より一般的
には、Ｖ及びIIIを周期表のＶ族及びIII族からの元素を
意味するとして、Ｖ／III及びＶ／Ｈ2）は、滑らかに成
長する表面形態を維持するのに必要なものに比べると小
さい。ＧａＮ欠陥低減層２０が成長する間のこれらの分
圧比の範囲及び通常の値は、下記の表１の行（ａ）に表
示されている。欠陥低減層２０は、これらの条件の下で
約０．１μｍから約１μｍ、通常は約０．５μｍの厚み
まで成長する。次いでＴＭＧの流れが停止されてもよ
く、欠陥低減層２０は、継続する水素及びアンモニア流
に約１秒から約１０００秒、通常は約１分の間曝される
であろう。周囲のＨ2及びＮＨ3は、欠陥低減層２０の表
面をエッチングする。これらの成長及びエッチング条件
は、通常約０．１μｍから約１μｍの直径を有する個々
の独立したＧａＮグレイン又はアイランドを含む粗い表
面２１の形成を促進する。
【００１９】いくつかの実施例においては、オプション
のＧａＮ結合層２２（点線の枠で示される）が、欠陥低
減層２０上に約９５０℃から約１１５０℃、通常は約１
０５０℃の温度で成長する。成長温度と、分圧比である
ＮＨ3／ＴＭＧ及びＮＨ3／Ｎ 2とは、急速な横方向（基
板表面に平行）の成長を促進し、ＧａＮグレインの結合
及び滑らかなエピタキシャル成長面の形成をもたらすよ
うに選択される。ＧａＮ結合層２２の成長の間のそれら
の分圧比の範囲及び通常値は、下記の表１の行（ｂ）に
表示されている。結合層２２は、例えば約０．５μｍか
ら約２μｍ、通常は約１μｍの厚みを有する。いくつか
の実施例においては、結合層２２は、例えば約１×１０
18ｃｍ-3の濃度にシリコンでドーピングされる。
【００２０】いくつかの実施例においては、オプション
の高温（標準）ＧａＮ層２４（これも点線の枠で示され
る）が、結合層が存在する場合は結合層２２上に、そう
でなければ欠陥低減層２０上に成長する。ＧａＮ層２４
は、約９５０℃から約１１５０℃、通常は約１０５０℃
の温度で成長する。標準ＧａＮ層２４の成長の間の分圧
比であるＮＨ3／ＴＭＧ及びＮＨ3／Ｈ2の範囲及び通常
値は、下記の表１の行（ｃ）に表示されている。これら
の成長条件は、滑らかに成長する表面形態及び高い成長
速度を促進するように選定される。ＧａＮ層２４は、例
えば約０．１μｍから約１０μｍ、通常は約２μｍの厚
みを有する。いくつかの実施例においては、層２４は、
ドーピングされないか、又は、例えば約１×１０18ｃｍ
-3又はそれ以上の濃度にシリコンでｎ型にドーピングさ
れるかのいずれかである。
【００２１】欠陥低減層２０、オプションの結合層２
２、及び、オプションの高温ＧａＮ層２４を含むシーケ
ンス２６を欠陥低減構造１６ａにおいて複数回繰り返
し、III族窒化物層１８における欠陥密度を更に低減
し、室温の圧縮歪みを更に増大させてもよい。オプショ
ンであるこのようなシーケンス２６の反復は、図２にお
いて２６と記された点線の枠及びその上下の省略符号に
より示されている。
【００２２】
【表１】 *：遅い成長速度による実用的な限界
【００２３】欠陥低減構造１６ａの存在により、III族
窒化物層１８及び２４とそれらの上方に成長するIII族
窒化物層（図示せず）とは、通常、約２×１０9ｃｍ-2
未満の転位密度を有し、ひび割れなしにシリコンで高度
にドーピングされるであろう。例えば、再び図１Ａを参
照すると、直線５は、本発明の実施形態による欠陥低減
構造上方に成長したひび割れしたＧａＮ層とひび割れし
ないＧａＮ層との間で転移が起こる時のＳｉドーピング
密度とＧａＮ層厚みとの組合せを示している。直線５の
下側のシリコンドーピング及び厚みの組合せを有するよ
うなＧａＮ層は、通常ひび割れしない。
【００２４】III族窒化物半導体層は、通常、基板表面
と実質的に垂直なｃ軸と、ｃ軸に垂直で実質的に層の平
面内（従って、ほぼｃ平面）にあるａ軸とを有する「ウ
ルツ鉱」結晶構造で成長する。図１Ｂはまた、例えば室
温でのシリコンドーピングされたＧａＮ層及びドーピン
グされていないＧａＮ層についてのｃ格子定数に対する
ａ格子定数のプロットにおいて、シリコンドーピングさ
れたIII族窒化物のひび割れ現象を説明している。デー
タ点２は、歪みのないホモエピタキシャルＧａＮ層の格
子定数（ａ＝３．１８７８オングストローム、及び、ｃ
＝５．１８５０オングストローム）を示す。金属／有機
化学蒸着（ＭＯＣＶＤ）によりサファイア基板上方に高
温（例えば、１０５０℃）で成長したドーピングされて
いないＧａＮ層及びシリコンドーピングされたＧａＮ層
の格子パラメータは、通常、点線４に沿って位置してい
る。データ点２に対してａ格子定数が増加してｃ格子定
数が減少することは、引張の面内歪みを示している。サ
ファイア基板上方に成長したドーピングされていないＧ
ａＮ層は、室温で面内圧縮歪みを示し、従って、データ
点２の上方及び左側で点線４に沿って位置している。Ｇ
ａＮ層にシリコンを加えることは、その面内引張歪みを
増加させ、従って、ＧａＮ層を点線４に沿って矢印６の
方向に移動させる。データ点２の近傍又は下方、及び、
その右側で点線４に沿って位置するシリコンドーピング
されたＧａＮ層は、ひび割れを呈する。
【００２５】約２μｍの厚み及び約５×１０18ｃｍ-3の
Ｓｉドーピング密度を有する従来の方法で成長した例示
的なＧａＮ層の格子パラメータが、図１Ｂのデータ点８
で示されている。比較のために、データ点１０は、約２
μｍの厚み及び約１×１０19ｃｍ-3のシリコンドーピン
グ濃度を有するｎ型ＧａＮの例示的なIII族窒化物層１
８の格子パラメータを示す。データ点１０は、データ点
８の上方及び左側であり、例示的III族窒化物層１８
が、データ点８で表された従来型ＧａＮ層と比べてかな
りひび割れしにくいことを示している。欠陥低減構造の
上方に成長したＧａＮ層は、通常、３．１８７Å又はそ
れ以下のａ格子パラメータを有する。
【００２６】いくつかの実施例において、III族窒化物
層１８は、約９５０℃から約１１５０℃、通常は約１０
５０℃の温度で欠陥低減構造１６ａ上に成長したシリコ
ンドーピングされたｎ型ＧａＮ層である。このようなＧ
ａＮ層１８が成長する間の分圧比であるＮＨ3／ＴＭＧ
及びＮＨ3／Ｈ2に対する範囲及び通常値は、表１の行
（ｃ）に表示されている標準ＧａＮ層２４に対するもの
と実質的に同じである。これらの成長条件は、滑らかに
成長する表面形態を促進するように選択される。このよ
うな実施例におけるIII族窒化物層１８の厚みは、例え
ば、約０．５μｍから約１０μｍで通常は約２μｍであ
る。このような実施例におけるIII族窒化物層１８のシ
リコン濃度は、通常、約１×１０19ｃｍ-3又はそれ以上
である。
【００２７】他の実施例において、III族窒化物層１８
は、ガリウム及び窒素に加えて又はそれらの代わりに、
他のIII族及び／又はＶ族の元素を含む。このような実
施例において、III族窒化物層１８は、層１８が高度に
シリコンドーピングされたＧａＮ層である実施例に関し
て上述されたものと類似の厚みと高いシリコンドーピン
グ濃度とを有するであろう。いくつかの実施例において
は、III族窒化物層１８は、シリコンで高度にドーピン
グされないが、その上方に成長するIII族窒化物層は、
上述のものと類似の厚みと高いシリコンドーピング濃度
とを有する。
【００２８】上記の例においては、欠陥低減構造１６ａ
の層２０、２２、及び、２４はＧａＮから形成される
が、他の実施例においては、これらの層は、例えばＩｎ
ＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＩｎＧａＮ
Ａｓ、ＡｌＩｎＧａＮＰ、又は、これらの組合せなどの
他のIII族窒化物材料から形成されるであろう。このよ
うな他のIII族窒化物材料から成長した層は、ＧａＮに
関して図１Ｂに示すものとは異なる格子パラメータを有
することになる。欠陥低減構造１６ａに類似した欠陥低
減構造に関する成長条件は、本明細書においてその全内
容が引用により援用されている、Ｊ・ハン他による「応
用物理学レター」７１（２１）（１９９７年）の３１１
４ページに記述されている。
【００２９】図３を参照すると、別の実施形態におい
て、欠陥低減構造１６ｂが、図２の欠陥低減構造１６ａ
を置換している。基板１２、核形成層１４、及び、III
族窒化物層１８は、前述の実施形態におけるものと実質
的に同じである。欠陥低減構造１６ｂは、約９５０℃か
ら約１１５０℃、通常は約１０５０℃の温度で核形成層
１４上に成長した高温ＧａＮ層２８を含む。このような
ＧａＮ層２８が成長する間の分圧比であるＮＨ3／ＴＭ
Ｇ及びＮＨ3／Ｈ2の範囲及び通常値は、表１の行（ｂ）
及び（ｃ）に表示された標準ＧａＮ層２４又は結合層２
２に対するものと実質的に同じであろう。これらの成長
条件は、滑らかに成長する表面形態を促進するように選
択される。いくつかの実施例において、層２８は、例え
ば約１×１０18ｃｍ-3又はそれ以上の濃度にシリコンで
ｎ型にドーピングされる。
【００３０】層２８は、例えば、約０．１μｍから約１
０μｍ、通常は約１μｍの厚みまで成長する。次いでＴ
ＭＧの流れが停止され、層２８は、ＳｉＨ4又はＳｉ2Ｈ
6に曝されて、層２８の表面２９上にシリコンを約０．
１単分子層から約１．５単分子層、通常は約１単分子層
堆積させる。堆積したシリコンは、層２８の窒素と反応
して表面２９の一部分を覆うマイクロマスク（アイラン
ド）３０を形成すると考えられる。表面２９上へのIII
族窒化物の成長がその後再び開始されると、III族窒化
物材料は、表面２９の覆われていない部分の上に凝集し
て垂直に成長し、次いで横方向にマスク３０上に成長し
て低欠陥密度層を形成する。
【００３１】いくつかの実施例においては、オプション
の結合層２２が、前述の実施形態（図２）において記載
されたものと実質的に類似の条件の下でマスク３０上に
成長する。高温ＧａＮ層２８、マスク３０、及び、オプ
ションの結合層２２を含むシーケンス３２は、欠陥低減
構造１６ｂにおいて複数回繰り返されてもよく、III族
窒化物層１８の欠陥密度を更に低減し、圧縮歪みを更に
増大させる。この例においては、ＧａＮから欠陥低減構
造１６ｂの層２８及び２２が形成されるが、他の実施例
においては、これらの層は、例えば、ＩｎＧａＮ、Ａｌ
ＧａＮ、ＡｌＩｎＧａＮ、ＡｌＩｎＧａＮＡｓ、ＡｌＩ
ｎＧａＮＰ、又は、それらの組合せなどの他のIII族窒
化物材料から形成されてもよい。更に、Ｓｉ供給源は、
ジシラン（Ｓｉ2Ｈ6）又は他のＳｉ含有化合物であって
もよい。欠陥低減構造１６ｂに類似した欠陥低減構造
は、本明細書においてその全内容を引用により援用し
た、Ｓ・タナカ他による「日本応用物理学会誌」３９
（２０００年）のＬ８３１に記載されている。この実施
形態で使用されたようなマイクロマスク技術は、当業技
術において「シリコン注入」又は反界面活性剤法と呼ば
れる場合がある。
【００３２】図４を参照すると、別の実施形態は、欠陥
低減構造１６ｃを含む。基板１２、核形成層１４、高温
ＧａＮ層２８、及び、III族窒化物層１８は、前述の実
施形態におけるものと実質的に同じである。欠陥低減構
造１６ｃは、高温ＧａＮ層２８上に成長した低温ＧａＮ
核形成層３４を含む。核形成層３４は、例えば、核形成
層１４の成長で使用されたものと実質的に類似の条件の
下で成長し、類似の厚みに成長する。多重核形成層のこ
のような使用は、その後に成長するIII族窒化物層の欠
陥密度を低減し、圧縮歪みを増大させる。結果的に、高
温ＧａＮ層２８及び低温核形成層３４を含むシーケンス
３６は、欠陥低減構造１６ｃにおいて複数回繰り返され
るであろう。この例においては、層２８はＧａＮから形
成されているが、他の実施例においては、欠陥低減構造
１６ｃの層２８は、他のIII族窒化物材料から形成され
てもよい。欠陥低減構造１６ｃのような多重核形成層を
含む欠陥低減構造は、本明細書においてその全内容を引
用により援用した、Ｍ・イワヤ他による「日本応用物理
学会誌」３７（１９９８年）の３１６ページに記載され
ている。
【００３３】図５を参照すると、別の実施形態は、欠陥
低減構造１６ｄを含む。基板１２、核形成層１４、及
び、III族窒化物層１８は、前述の実施形態におけるも
のと実質的に同じである。欠陥低減構造１６ｄは、約９
５０℃から約１１５０℃、通常は約１０５０℃の温度で
核形成層１４上に成長したＧａＮ層３８を含む。このよ
うなＧａＮ層３８の成長の間の分圧比であるＮＨ3／Ｔ
ＭＧ及びＮＨ3／Ｈ2の範囲及び通常値は、表１の行
（ｂ）及び（ｃ）に表示された標準ＧａＮ層２４又は結
合層２２に対するものと実質的に同じであろう。層３８
は、約０．１μｍから約１０μｍ、通常は約１μｍの厚
みまで成長する。次いでＴＭＧ（より一般的にはIII族
元素）の流れが停止され、ＮＨ3分圧のＨ2分圧に対する
比率は、約１秒から約１０００秒、通常は約１分の間、
約０．０５から約０．３５、通常は約０．１５に低減さ
れる。周囲のＨ2及びＮＨ3は、層３８の表面４０をエッ
チングして粗くする。表面４０上にIII族窒化物材料の
成長を再び開始することにより、その後に成長するIII
族窒化物層における新たな核形成、欠陥低減、及び、圧
縮歪みの増加がもたらされる。層３８のような粗くなっ
たIII族窒化物層の成長は、欠陥低減構造１６ｄにおい
て複数回繰り返されてもよく、その後に成長するIII族
窒化物層における欠陥密度を更に低減し、圧縮歪みを更
に増大させる。
【００３４】この例においては、層３８はＧａＮから形
成されるが、他の実施例においては、欠陥低減構造１６
ｄの層３８は、例えばＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩ
ｎＧａＮ、ＡｌＩｎＧａＮＡｓ、ＡｌＩｎＧａＮＰ、又
は、これらの組合せなどの他のIII族窒化物材料から形
成されてもよい。欠陥低減構造１６ｄにおけるように成
長休止の間のエッチングにより粗くされたIII族窒化物
層を含む欠陥低減構造は、本明細書においてその全内容
が引用により援用されている、Ｗ・チャン（Ｚｈａｎ
ｇ）他による「窒化物半導体に関する国際研究会議事
録」ＩＰＡＰ会議、シリーズ１、２７〜２９ページに記
載されている。他の実施形態は、例えば、欠陥低減構造
１６ａ〜１６ｄに関して説明された欠陥低減層、多重核
形成層、粗くされた表面、及び、Ｓｉ注入表面の組合せ
を含む欠陥低減構造を有する。
【００３５】本発明の実施形態による例示的なＬＥＤ４
２（図６）は、基板１２上に成長した低温核形成層１
４、及び、核形成層１４上に成長した欠陥低減構造１６
を含む。欠陥低減構造１６は、例えば、上述の欠陥低減
構造１６ａ〜１６ｄのうちのいずれか１つであってもよ
い。III族窒化物活性領域４４は、上部ｐ型III族窒化物
領域４６と下部III族窒化物領域４８との間に配置され
る。活性領域４４は、通常、１つ又はそれ以上の量子井
戸層、及び、１つ又はそれ以上の障壁層を含む。
【００３６】下部III族窒化物領域４８は、欠陥低減構
造１６上に成長した上述のIII族窒化物層１８を含む。I
II族窒化物領域４８はまた、層１８の上方に成長した層
５０及び５２のような１つ又はそれ以上の付加的III族
窒化物層をオプションで含んでもよい。これらの付加的
な層は、例えば、閉じ込め層、クラッド層、又は、接触
層であってもよい。下部III族窒化物領域４８の少なく
とも１つの層は、約１×１０19ｃｍ-3又はそれ以上のシ
リコン濃度を有するｎ型III族窒化物層である。そのよ
うな高度にシリコンドーピングされた層は、例えば、約
１μｍから約１０μｍ、通常は約２μｍの厚みを有す
る。
【００３７】オームｐ接触５４及び金属層５６は、互い
に電気的に結合され、また、上部III族窒化物領域４６
にも電気的に結合される。オームｎ接触５８は、下部II
I族窒化物領域４８に電気的に結合される。接点５４及
び５８に亘って適切な順方向バイアスを加えると、活性
領域４４からの光の放出をもたらす。金属層５６は、活
性領域４４により放出された光に対して半透明であって
もよい。代替的に、金属層５６は、活性領域４４により
放出された光に対して高度に反射的であってもよく、Ｌ
ＥＤ４２は、接点５４及び５６がサブマウントに向いて
いるフリップチップとして装着されてもよい。
【００３８】有利なことに、本発明の実施形態によるＬ
ＥＤ４２のような発光素子における高度にシリコンドー
ピングされた（≧約１０19ｃｍ-3）厚い（≧約２μｍ）
ｎ型III族窒化物層は、例えばｎ接触５８と活性領域４
４との間（図６）に低い直列抵抗をもたらす。更に、こ
れらの層に付随するｎ接触障壁は、より低いシリコン濃
度を有するｎ層の典型に比べてより低い。本発明による
発光ダイオードの直列抵抗及びｎ接触障壁の低減は、厚
さ約２μｍのｎ型ＧａＮ層について直列抵抗及びｎ接触
障壁高さがシリコンドーピング濃度に対してプロットさ
れている図１３に示されている。データ点９０ａ及び９
０ｂは、約１×１０19ｃｍ-3のシリコン濃度を有し、本
発明に従って成長したひび割れのないＧａＮ層を特徴付
けている。データ点９２ａ及び９２ｂは、十分に低いＳ
ｉ濃度を有するＧａＮ層を特徴付けている。本発明によ
るIII族窒化物発光素子の低い直列抵抗及び低いｎ接触
障壁は、これらの素子に対する必要な駆動電圧の低減に
寄与する。
【００３９】図７を参照すると、一実施形態において、
ＬＥＤ４２の活性領域４４は、Ｉｎ xＧａ1-xＮ量子井戸
層６０、６２、及び、６４と、ＧａＮ障壁層６８及び７
０とを含み、量子井戸層６０は、基板１２に最も近く位
置する（図６）。量子井戸層６０、６２、及び、６４
は、約１０Åから約１００Å（通常約２５Å）の厚みで
ある。障壁層６８及び７０は、約２５Åから約５００Å
（通常約１２５Å）の厚みである。図７には３つの量子
井戸層及び２つの障壁層が示されているが、他の実施形
態には、それよりも多いか又は少ない、そのいずれかの
そのような量子井戸層及び障壁層が含まれる。他の実施
形態においては、量子井戸層及び障壁層は、例えば、以
下に限定されないが、ＧａＮ、ＩｎＧａＮ、ＡｌＧａ
Ｎ、ＡｌＩｎＧａＮ、及び、それらの組合せを含む半導
体材料から形成されてもよい。量子井戸層もまたＳｉド
ーピングされるであろう。
【００４０】本発明者は、ヘテロ接合バンドオフセット
と共に圧電性及び自発分極誘導電荷によってIII族窒化
物発光素子の活性領域に生成されたエネルギ障壁の効果
が、活性領域の一部分をドナー及び／又はアクセプタド
ーパントでドーピングすることによって低減される可能
性があると判断した。ドナー及びアクセプタドーパント
は、各々、定常的な陽電荷及び陰電荷をもたらし、ヘテ
ロインタフェースに存在する正味の電荷を低減する。そ
れに加えて、ドーピングは、活性領域（例えば、障壁と
井戸との間）のヘテロインタフェースで蓄積し、圧電エ
ネルギ障壁の幅を低減する、自由電荷キャリア（電子又
は正孔）をもたらす。
【００４１】一実施形態において、例えば、活性領域４
４の１つ又はそれ以上のＧａＮ障壁層は、約５×１０17
ｃｍ-3を超える濃度で、シリコンを用いて均一にドーピ
ングされる。いくつかの実施例においては、障壁層は、
部分的に約１×１０19ｃｍ-3を超える濃度でシリコンを
用いてドーピングされる。有利なことに、ＬＥＤ４２の
駆動電圧は、これによって低減される。図８を参照する
と、例えば、データ点７６、７８、及び、８０は、本発
明によるシリコンドーピングされた障壁層を有するＬＥ
Ｄについて、約３０Ａ／ｃｍ2の順方向電流密度におい
て必要とされる順方向駆動電圧を示す。データ点７６、
７８、及び、８０に対応するＬＥＤは、各々、３つの量
子井戸及び３つの障壁層（全ての障壁層は、シリコンド
ーピングされている）と、約２μｍの厚み及び約１０19
ｃｍ-3のシリコン濃度を有するｎ型ＧａＮ層（例えば図
６の領域４８にあるもの）とを含む。
【００４２】ｎ型ＧａＮ層（厚さ約２μｍ、Ｓｉ濃度約
１×１０19ｃｍ-3）と、本発明によりＳｉドーピングさ
れた障壁層とを有する発光ダイオードの性能は、駆動電
圧が主波長に対してプロットされている図１４において
も同じく特徴付けられている。直線９４及び９６は、各
々、約３０Ａ／ｃｍ2及び約５０Ａ／ｃｍ2の駆動電流密
度において、本発明によるそのような素子の性能を示し
ている。比較のために、直線９８は、約３０Ａ／ｃｍ2
の駆動電流密度での従来型発光ダイオードの性能を示
す。明らかに、本発明によるIII族窒化物発光ダイオー
ドに対する駆動電圧は、ほぼ同じ主波長で発光する従来
型III族窒化物発光ダイオードよりもかなり低いもので
あろう。
【００４３】障壁層は、本発明により、例えばＧｅ、
Ｓ、Ｓｅ、Ｔｅ、Ｓｎ、又は、Ｏのような他のドナー不
純物を用いて、同様な高濃度に有利に均一にドーピング
されてもよい。このような他のドナー不純物は、シリコ
ンの代わりに又はシリコンに加えて使用されるであろ
う。障壁層はまた、例えば、Ｍｇ、Ｚｎ、Ｃａ、Ｃｄ、
Ｃ、及び、Ｂｅ、又は、それらの組合せのようなアクセ
プタ不純物により、有利に均一にドーピングされてもよ
い。
【００４４】他の実施形態においては、１つ又はそれ以
上のＧａＮ障壁層が空間的に不均一になるようにドナー
不純物及び／又はアクセプタ不純物によりドーピングさ
れる。障壁層の不均一なドーピングは、障壁層の成長の
間にドーパント前駆体ガス（例えばシラン）の流量を変
化させることによって達成される。例えば、図９に示す
実施形態においては、障壁層が不均一にシリコンでドー
ピングされている。この実施形態において、各障壁層の
シリコン濃度は、基板（層６０の下に位置する）から離
れた障壁層の部分で、障壁層の残りにおけるシリコン濃
度よりも高くなっている。特に、各障壁層のシリコン濃
度プロフィールは、障壁層の基板から最も遠い側（後
縁）にスパイクを有する。濃度のスパイクが生じている
障壁層の領域は、例えば、約５Åから約１００Å、通常
は約２０Åの厚みを有する。スパイク領域におけるシリ
コン濃度は、例えば、約１×１０18ｃｍ -3よりも大き
い。いくつかの実施例においては、スパイク領域のシリ
コン濃度は、約１×１０19ｃｍ-3よりも大きい。スパイ
ク領域の外側の障壁のシリコン濃度は、例えば、約５×
１０18ｃｍ-3未満である。
【００４５】図１０に示す実施形態においては、各障壁
層のシリコン濃度は、基板に近い障壁層の部分が障壁層
の残り部分のシリコン濃度よりも高い。特に、各障壁層
のシリコン濃度プロフィールは、障壁層の基板に最も近
い側（前縁）にスパイクを有する。スパイク領域の内側
及び外側のシリコン濃度は、例えば、図９に示す実施形
態に関して記載されたものと同様である。基板と実質的
に垂直な方向に距離と共に障壁層内で変化する空間的に
不均一なドーパント濃度は、本明細書では段階的濃度プ
ロフィールと呼ばれる。図９及び図１０に示す濃度プロ
フィールに加えて、段階的濃度プロフィールには、例え
ば、障壁層を通じて直線的に変化する濃度プロフィー
ル、及び、障壁層の中央部分に位置するスパイクを有す
る濃度プロフィールが含まれる。
【００４６】図１１は、本発明の実施形態による３つの
ＬＥＤについて、従来的に計算された電流／電圧（Ｉ／
Ｖ）特性を示す。曲線７６は、スパイク以外の部分が約
１×１０18ｃｍ-3の濃度でドーピングされている障壁層
において、約１×１０19ｃｍ -3の後縁シリコン濃度スパ
イクを含むＬＥＤに対するＩ／Ｖ特性を表す。曲線７８
は、スパイク以外の部分が約１×１０18ｃｍ-3の濃度で
ドーピングされている障壁層において、約１×１０19ｃ
ｍ-3の前縁シリコン濃度スパイクを含むＬＥＤに対する
Ｉ／Ｖ特性を表す。曲線８０は、約１×１０18ｃｍ-3の
濃度のシリコンで均一にドーピングされた障壁層を含む
ＬＥＤに対するＩ／Ｖ特性を表す。この３つのＩ／Ｖ曲
線は、シリコン濃度スパイクを有するＬＥＤに対する駆
動電圧が、シリコンで均一にドーピングされた障壁層を
有するＬＥＤに対する駆動電圧よりも一般的に低いこと
を示している。均一にドーピングされた障壁層を有する
ＬＥＤは、ドーピングされない障壁層を含むＬＥＤより
も低い駆動電圧を有する。
【００４７】図１２は、本発明の実施形態による４つの
ＬＥＤについて、活性領域４４内の位置の関数として従
来的に計算された伝導帯エッジエネルギを示す。曲線８
２は、スパイク以外の部分が約１×１０18ｃｍ-3の濃度
でドーピングされている障壁層において、約１×１０19
ｃｍ-3の後縁シリコン濃度スパイクを含むＬＥＤに対す
る伝導帯エッジを表す。曲線８４は、スパイク以外の部
分が約１×１０18ｃｍ -3の濃度でドーピングされている
障壁層において、約１×１０19ｃｍ-3の前縁シリコン濃
度スパイクを含むＬＥＤに対する伝導帯エッジを表す。
曲線８６は、約１×１０18ｃｍ-3の濃度のシリコンで均
一にドーピングされた障壁層を含むＬＥＤに対する伝導
帯エッジを表す。曲線８８は、障壁層にドーピングを持
たないＬＥＤに対する伝導帯エッジを表す。この４つの
伝導帯エッジ曲線は、活性領域における帯域の湾曲（部
分的に自発分極及び圧電フィールドによる）が、ドーピ
ングスパイクの存在によって低減されることを示してい
る。特に、障壁層の後縁でのドーピングスパイクは、圧
電フィールドを補償するのにとりわけ有効である。
【００４８】他の実施形態においては、１つ又はそれ以
上の障壁層は、例えば、Ｍｇ、Ｚｎ、Ｃａ、Ｃｄ、Ｃ、
及び、Ｂｅ、又は、それらの組合せのようなアクセプタ
不純物で不均一にドーピングされる。アクセプタ不純物
の濃度プロフィールは、例えば、図９及び図１０のシリ
コンに関して示すものと類似するであろう。障壁層前縁
でのアクセプタ不純物濃度のスパイクの効果は、障壁層
後縁でのドナー不純物濃度のスパイクの効果に類似する
と予想される。同様に、障壁層後縁でのアクセプタ不純
物濃度のスパイクの効果は、障壁層前縁でのドナー不純
物濃度のスパイクの効果に類似すると予想される。いく
つかの実施形態においては、障壁層は、ドナー不純物と
アクセプタ不純物とを用いて不均一にドーピングされ
る。
【００４９】アクセプタ及びドナー不純物の両方を用い
る障壁ドーピングは、通常、ＬＥＤの駆動電圧を増加さ
せることが予想される。しかし、III族窒化物ＬＥＤの
場合は、障壁層及び量子井戸層の圧電フィールドの存在
が、正負の符号を有する電荷の空間的に固定されたシー
トの蓄積を障壁層と量子井戸層との間のインタフェース
において引き起こす。イオン化されたアクセプタ不純物
の電荷が負であるから、アクセプタ不純物が圧電フィー
ルドが引き起こした負の固定シート電荷近傍の障壁層領
域内に取り込まれた場合、ＬＥＤの駆動電圧を低減する
ことができる。駆動電圧のこの低下は、障壁層の残りの
部分が空間的に均一又は不均一のいずれかになるように
ドナー不純物でドーピングされた場合に起こることが可
能である。駆動電圧のこの低下はまた、障壁層の残りの
部分がいかなる不純物によっても又はドナー及びアクセ
プタ不純物の組合せによってもドーピングされていない
場合に起こることが可能である。３０〜５０Ａ／ｃｍ2
の電流密度で作動するＬＥＤに対する改善は既に説明さ
れた。順方向の電圧低下は、ＬＤ及び約１００Ａ／ｃｍ
2又はそれ以上の電流密度で作動するＬＥＤについて
は、更にもっと大きくなるであろう。
【００５０】上述のような空間的に均一及び空間的に不
均一にする方法による障壁層のドーピングは、欠陥低減
構造及び／又は高度にシリコンドーピングされたｎ層を
含まない実施形態においても同じく有利である。例え
ば、図６を再び参照すると、そのような実施形態におい
ては、下部III族窒化物領域４８は、核形成層１４上に
直接成長するであろう。図解された実施形態において
は、高度にＳｉドーピングされたｎ型III族窒化物層
は、活性領域と基板との間に配置されたが、他の実施形
態においては、活性領域が、基板と高度にＳｉドーピン
グされたｎ型III族窒化物層との間に配置されてもよ
い。本発明は特定の実施形態を用いて説明されている
が、本発明は、特許請求項の範囲に該当する全ての変形
及び変更を含むように意図されている。
【図面の簡単な説明】
【図１Ａ】ひび割れ層及び非ひび割れ層をもたらすＧａ
Ｎ層の厚みとＳｉ濃度との組合せを説明するプロットを
示す図である。
【図１Ｂ】シリコンドーピングされた、及び、シリコン
ドーピングされないＧａＮ層の格子パラメータのプロッ
トを示す図である。
【図２】本発明の実施形態に従って欠陥低減層を含む欠
陥低減構造の使用を概略的に示す図である。
【図３】本発明の別の実施形態に従ってマイクロマスク
を含む欠陥低減構造の使用を概略的に示す図である。
【図４】本発明の別の実施形態に従って多重核形成層を
含む欠陥低減構造の使用を概略的に示す図である。
【図５】本発明の別の実施形態に従って粗くされた表面
を有するIII族窒化物層を含む欠陥低減構造の使用を概
略的に示す図である。
【図６】本発明の実施形態に従う発光ダイオードの概略
図である。
【図７】本発明の実施形態に従う発光ダイオードの活性
領域の概略図である。
【図８】本発明の実施形態に従う発光ダイオードの駆動
電圧をそれらの活性領域障壁層のシリコン濃度に対して
プロットした図である。
【図９】本発明の実施形態に従う発光ダイオードの活性
領域におけるシリコン濃度プロフィールを概略的に示す
図である。
【図１０】本発明の別の実施形態に従う発光ダイオード
の活性領域におけるシリコン濃度プロフィールを概略的
に示す図である。
【図１１】本発明のいくつかの実施形態に従う発光ダイ
オードについて、駆動電圧に対する電流密度の曲線をプ
ロットした図である。
【図１２】本発明のいくつかの実施形態に従う発光ダイ
オードについて、位置に対する伝導帯エッジエネルギを
プロットした図である。
【図１３】ｎ型ＧａＮ層において直列抵抗及びｎ接点障
壁高さをＳｉドーピング濃度に対してプロットした図で
ある。
【図１４】従来型の発光ダイオード及び本発明の実施形
態に従う発光ダイオードについて、駆動電圧を主波長に
対してプロットした図である。
【符号の説明】
１２ 基板 １４ 核形成層 １６ 欠陥低減構造 ４２ ＬＥＤ(発光素子） ４４ III族窒化物活性領域 ５０、５２ 付加的III族窒化物層（オプション） ５４ オームｐ接触 ５６ 金属層 ５８ オームｎ接触
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ネイザン フレデリック ガードナー アメリカ合衆国 カリフォルニア州 94041 マウンテン ビュー カルドロン アベニュー 210−14 (72)発明者 リチャード スコット カーン アメリカ合衆国 カリフォルニア州 95134 サン ホセ ヴァーディグリス サークル 4226 (72)発明者 アンドリュー ヤンキュ キム アメリカ合衆国 カリフォルニア州 95130 サン ホセ マッコイ アベニュ ー 4840 (72)発明者 アンネリ マンコルム アメリカ合衆国 カリフォルニア州 94028 ポートラ ヴァリー ガバーダ ウェイ 271 (72)発明者 スティーブン エイ ストックマン アメリカ合衆国 カリフォルニア州 95037 モーガン ヒル ラ ヴェラ コ ート 367 (72)発明者 クリストファー ピー ココット アメリカ合衆国 カリフォルニア州 94306 パロ アルト ローマ ヴェルデ アベニュー 622 (72)発明者 リチャード ピー シュネイダー ジュニ ア アメリカ合衆国 カリフォルニア州 94040 マウンテン ビュー チェリーツ リー レーン 1759 Ｆターム(参考） 5F041 AA03 AA24 AA40 AA43 AA44 CA04 CA05 CA40 CA46 CA49 CA57 CA58 5F045 AA04 AB14 AC01 AC08 AC09 AC12 AC15 AD09 AD13 AD14 AD15 AF09 CA09 DA53 DA55 DA59 5F073 AA74 CA02 CA07 CB02 CB04 CB05 CB17 EA23 EA28

Claims (41)

    【特許請求の範囲】
  1. 【請求項１】 基板と、 前記基板上に配置された核形成層と、 前記核形成層の上方に配置された欠陥低減構造と、 前記欠陥低減構造の上方に配置された、約１ミクロンに
    等しいか又はそれ以上の厚みと約１×１０19ｃｍ-3に等
    しいか又はそれ以上のシリコンドーパント濃度とを有す
    るｎ型III族窒化物半導体層と、 を含むことを特徴とする発光素子。
  2. 【請求項２】 前記基板は、サファイア、炭化珪素、及
    び、シリコンのうちの１つを含むことを特徴とする請求
    項１に記載の発光素子。
  3. 【請求項３】 前記核形成層は、ガリウム、インジウ
    ム、アルミニウム、窒素、及び、それらの組合せから選
    択された材料を含むことを特徴とする請求項１に記載の
    発光素子。
  4. 【請求項４】 前記欠陥低減構造は、前記ｎ型層のスレ
    ッド転位密度を約２×１０9ｃｍ-2未満まで減少させる
    欠陥低減層を含むことを特徴とする請求項１に記載の発
    光素子。
  5. 【請求項５】 前記基板は、サファイアを含み、 前記ｎ型層は、ＧａＮを含み、 前記欠陥低減構造は、前記ｎ型層の「ａ」格子パラメー
    タを約３．１８７オングストローム未満まで低減する、 ことを特徴とする請求項１に記載の発光素子。
  6. 【請求項６】 前記欠陥低減構造は、シリコン含有材料
    が配置されたIII族窒化物半導体層を含むことを特徴と
    する請求項１に記載の発光素子。
  7. 【請求項７】 前記欠陥低減構造は、少なくとも、もう
    １つの核形成層を含むことを特徴とする請求項１に記載
    の発光素子。
  8. 【請求項８】 前記ｎ型層は、約２×１０9ｃｍ-2に等
    しいか又はそれ以下のスレッド転位密度を有することを
    特徴とする請求項１に記載の発光素子。
  9. 【請求項９】 前記ｎ型層は、前記欠陥低減構造上に直
    接成長することを特徴とする請求項１に記載の発光素
    子。
  10. 【請求項１０】 前記シリコンドーパント濃度は、１×
    １０19ｃｍ-3に等しいか又はそれ以上であることを特徴
    とする請求項１に記載の発光素子。
  11. 【請求項１１】 前記ｎ型層は、約２ミクロンに等しい
    か又はそれ以上の厚みを有することを特徴とする請求項
    １に記載の発光素子。
  12. 【請求項１２】 約５×１０17ｃｍ-3に等しいか又はそ
    れ以上の濃度で不純物を用いて均一にドーピングされた
    少なくとも１つの障壁層を有する活性領域を更に含むこ
    とを特徴とする請求項１に記載の発光素子。
  13. 【請求項１３】 前記基板に実質的に垂直な方向に段階
    的に変化する濃度を有する不純物を用いてドーピングさ
    れた少なくとも１つの障壁層を有する活性領域を更に含
    むことを特徴とする請求項１に記載の発光素子。
  14. 【請求項１４】 活性領域を更に含み、 前記活性領域は、前記活性領域における圧電フィールド
    の影響を少なくとも部分的に打ち消すように段階的に変
    化する濃度を有する不純物を用いてドーピングされた少
    なくとも１つの障壁層を含む、 ことを特徴とする請求項１に記載の発光素子。
  15. 【請求項１５】 少なくとも１つの障壁層を有する活性
    領域を更に含み、 前記少なくとも１つの障壁層は、前記障壁層の前記基板
    から離れた領域において約１×１０19に等しいか又はそ
    れ以上の濃度を有するドナー不純物を用いてドーピング
    される、 ことを特徴とする請求項１に記載の発光素子。
  16. 【請求項１６】 少なくとも１つの障壁層を有する活性
    領域を更に含み、 前記少なくとも１つの障壁層は、前記障壁層の前記基板
    に近い領域においてアクセプタ不純物を用いてドーピン
    グされる、 ことを特徴とする請求項１に記載の発光素子。
  17. 【請求項１７】 障壁層の前記基板から離れた領域にお
    いて約１×１０19ｃｍ-3に等しいか又はそれ以上の濃度
    を有するドナー不純物を用いてドーピングされた少なく
    とも１つの障壁層を有し、障壁層の前記基板に近い領域
    においてアクセプタ不純物を用いてドーピングされた少
    なくとも１つの障壁層を有する、活性領域を更に含むこ
    とを特徴とする請求項１に記載の発光素子。
  18. 【請求項１８】 サファイア基板と、 前記基板上に配置された核形成層と、 前記核形成層の上方に配置されたIII族窒化物半導体欠
    陥低減層と、 前記欠陥低減層の上方に配置された、約１ミクロンに等
    しいか又はそれ以上の厚み、約１０19ｃｍ-3に等しいか
    又はそれ以上のシリコンドーパント濃度、及び、約２×
    １０9ｃｍ-2未満の転位密度を有するｎ型ＧａＮ層と、 を含むことを特徴とする発光素子。
  19. 【請求項１９】 前記ｎ型ＧａＮ層は、約３．１８７オ
    ングストローム未満の格子パラメータを有することを特
    徴とする請求項１８に記載の発光素子。
  20. 【請求項２０】 基板上に核形成層を形成する段階と、 前記核形成層の上方に欠陥低減構造を形成する段階と、 前記欠陥低減構造の上方に、約１ミクロンに等しいか又
    はそれ以上の厚み及び約１０19ｃｍ-3に等しいか又はそ
    れ以上のシリコンドーパント濃度を有するｎ型III族窒
    化物半導体層を形成する段階と、 を含むことを特徴とする、発光素子を形成する方法。
  21. 【請求項２１】 ＮＨ3、トリメチルガリウム、及び、
    Ｈ2を含む原料ガスから欠陥低減層を形成する段階、 を更に含み、 ＮＨ3の分圧のトリメチルガリウムの分圧に対する比率
    は、約２００から約１５００であり、ＮＨ3の分圧のＨ2
    の分圧に対する比率は、約０．０５から約０．３５であ
    る、 ことを特徴とする請求項２０に記載の方法。
  22. 【請求項２２】 III族窒化物半導体層上にシリコン含
    有材料を堆積する段階を更に含むことを特徴とする請求
    項２０に記載の方法。
  23. 【請求項２３】 少なくとも、もう１つの核形成層を形
    成する段階を更に含むことを特徴とする請求項２０に記
    載の方法。
  24. 【請求項２４】 前記欠陥低減構造の成長面を粗くする
    段階を更に含むことを特徴とする請求項２０に記載の方
    法。
  25. 【請求項２５】 前記ｎ型層は、前記欠陥低減構造上に
    直接成長することを特徴とする請求項２０に記載の方
    法。
  26. 【請求項２６】 前記ｎ型層は、単方向流型金属／有機
    化学蒸着反応器内で成長することを特徴とする請求項２
    ０に記載の方法。
  27. 【請求項２７】 少なくとも１つの障壁層を含むIII族
    窒化物半導体活性領域、 を含み、 前記障壁層は、前記活性領域に実質的に垂直な方向に段
    階的に変化する濃度を有する不純物を用いてドーピング
    される、 ことを特徴とする発光素子。
  28. 【請求項２８】 前記不純物の前記濃度は、上記活性領
    域における圧電フィールドの影響を少なくとも部分的に
    打ち消すように段階的に変化することを特徴とする請求
    項２７に記載の発光素子。
  29. 【請求項２９】 前記不純物は、ドナー不純物であるこ
    とを特徴とする請求項２７に記載の発光素子。
  30. 【請求項３０】 前記不純物は、シリコンであることを
    特徴とする請求項２７に記載の発光素子。
  31. 【請求項３１】 前記不純物は、前記障壁層の前記基板
    から離れた領域において約１×１０19ｃｍ-3よりも大き
    い濃度を有するドナー不純物であることを特徴とする請
    求項２７に記載の発光素子。
  32. 【請求項３２】 前記不純物は、アクセプタ不純物であ
    ることを特徴とする請求項２７に記載の発光素子。
  33. 【請求項３３】 前記不純物は、Ｍｇであることを特徴
    とする請求項２７に記載の発光素子。
  34. 【請求項３４】 前記活性領域は、前記活性領域に実質
    的に垂直な方向に段階的に変化する濃度を有するアクセ
    プタ不純物を用いてドーピングされた少なくとも１つの
    障壁層と、前記活性領域に実質的に垂直な方向に段階的
    に変化する濃度を有するドナー不純物を用いてドーピン
    グされた少なくとも１つの障壁層とを含むことを特徴と
    する請求項２７に記載の発光素子。
  35. 【請求項３５】 基板に実質的に垂直な方向に段階的に
    変化する濃度を有する不純物を用いてドーピングされた
    少なくとも１つの障壁層を含む、III族窒化物半導体活
    性領域を形成する段階、 を含むことを特徴とする、発光素子を形成する方法。
  36. 【請求項３６】 前記活性領域における圧電フィールド
    の影響を少なくとも部分的に打ち消すように前記不純物
    の前記濃度を段階的に変化させる段階を更に含むことを
    特徴とする請求項３５に記載の方法。
  37. 【請求項３７】 前記不純物は、ドナー不純物であるこ
    とを特徴とする請求項３５に記載の方法。
  38. 【請求項３８】 前記不純物は、シリコンであることを
    特徴とする請求項３５に記載の方法。
  39. 【請求項３９】 前記不純物は、前記障壁層の前記基板
    から離れた領域において約１×１０19ｃｍ-3よりも大き
    い濃度を有するドナー不純物であることを特徴とする請
    求項３５に記載の方法。
  40. 【請求項４０】 前記不純物は、アクセプタ不純物であ
    ることを特徴とする請求項３５に記載の方法。
  41. 【請求項４１】 約５×１０17ｃｍ-3に等しいか又はそ
    れ以上の濃度を有する不純物を用いてドーピングされた
    少なくとも１つの障壁層を含むIII族窒化物半導体活性
    領域、 を含むことを特徴とする発光素子。
JP2002155493A 2001-05-29 2002-05-29 低駆動電圧のｉｉｉ族窒化物発光素子 Pending JP2003037289A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/870330 2001-05-29
US09/870,330 US6630692B2 (en) 2001-05-29 2001-05-29 III-Nitride light emitting devices with low driving voltage

Publications (1)

Publication Number Publication Date
JP2003037289A true JP2003037289A (ja) 2003-02-07

Family

ID=25355154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002155493A Pending JP2003037289A (ja) 2001-05-29 2002-05-29 低駆動電圧のｉｉｉ族窒化物発光素子

Country Status (4)

Country Link
US (1) US6630692B2 (ja)
JP (1) JP2003037289A (ja)
DE (1) DE10223797B4 (ja)
TW (1) TW558845B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210097A (ja) * 2003-12-22 2005-08-04 Interuniv Micro Electronica Centrum Vzw シリコン基板上にｉｉｉ族窒化物材料を成長させるための方法及びそのための装置
JP2006344930A (ja) * 2005-04-07 2006-12-21 Showa Denko Kk Ｉｉｉ族窒化物半導体素子の製造方法
JP2007128925A (ja) * 2004-09-23 2007-05-24 Philips Lumileds Lightng Co Llc テクスチャ基板上で成長させるｉｉｉ族発光素子
JP2007243152A (ja) * 2005-12-22 2007-09-20 Freiberger Compound Materials Gmbh Ｉｉｉ−ｎ層の選択的マスキング方法、自立ｉｉｉ−ｎ層もしくはデバイスの製造方法、および当該方法により得られる製品
JP2007305965A (ja) * 2006-04-14 2007-11-22 Toyoda Gosei Co Ltd 発光素子およびこれを用いた通信装置
JP2009239038A (ja) * 2008-03-27 2009-10-15 Stanley Electric Co Ltd 半導体素子およびその製造方法
JP2010521065A (ja) * 2007-03-09 2010-06-17 クリー インコーポレイテッド 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法
US9054017B2 (en) 2007-03-09 2015-06-09 Cree, Inc. Thick nitride semiconductor structures with interlayer structures and methods of fabricating thick nitride semiconductor structures
JP2015216378A (ja) * 2006-02-23 2015-12-03 アズッロ セミコンダクターズ アクチエンゲゼルシャフトＡｚｚｕｒｒｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ Ａｇ 窒化物半導体素子ならびにその製法
KR101761638B1 (ko) * 2011-01-19 2017-07-27 삼성전자주식회사 질화물 반도체 발광소자
JP2020202214A (ja) * 2019-06-06 2020-12-17 日機装株式会社 窒化物半導体発光素子
JP2021010038A (ja) * 2020-10-30 2021-01-28 日機装株式会社 窒化物半導体発光素子

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE359602T1 (de) * 2000-06-02 2007-05-15 Microgan Gmbh Heterostruktur mit rückseitiger donatordotierung
US6784074B2 (en) 2001-05-09 2004-08-31 Nsc-Nanosemiconductor Gmbh Defect-free semiconductor templates for epitaxial growth and method of making same
US6653166B2 (en) * 2001-05-09 2003-11-25 Nsc-Nanosemiconductor Gmbh Semiconductor device and method of making same
US6955933B2 (en) * 2001-07-24 2005-10-18 Lumileds Lighting U.S., Llc Light emitting diodes with graded composition active regions
WO2003068699A1 (en) * 2002-02-15 2003-08-21 Showa Denko K.K. Group iii nitride semiconductor crystal, production method thereof and group iii nitride semiconductor epitaxial wafer
US20050006639A1 (en) * 2003-05-23 2005-01-13 Dupuis Russell D. Semiconductor electronic devices and methods
DE10334202A1 (de) * 2003-07-24 2005-02-17 Aixtron Ag CVD-Verfahren zum Abscheiden mindestens einer III-V-N-Schicht auf einem Substrat
US6876008B2 (en) * 2003-07-31 2005-04-05 Lumileds Lighting U.S., Llc Mount for semiconductor light emitting device
JP4457609B2 (ja) * 2003-08-26 2010-04-28 豊田合成株式会社 窒化ガリウム（ＧａＮ）の製造方法
US6989555B2 (en) * 2004-04-21 2006-01-24 Lumileds Lighting U.S., Llc Strain-controlled III-nitride light emitting device
US20070267646A1 (en) * 2004-06-03 2007-11-22 Philips Lumileds Lighting Company, Llc Light Emitting Device Including a Photonic Crystal and a Luminescent Ceramic
US7361938B2 (en) 2004-06-03 2008-04-22 Philips Lumileds Lighting Company Llc Luminescent ceramic for a light emitting device
KR100616619B1 (ko) * 2004-09-08 2006-08-28 삼성전기주식회사 질화물계 이종접합 전계효과 트랜지스터
CN100459185C (zh) * 2004-12-15 2009-02-04 上海蓝光科技有限公司 一种发光二极管及其制备方法
US7462505B2 (en) * 2005-02-23 2008-12-09 Tekcore Co., Ltd. Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound
JP4818732B2 (ja) * 2005-03-18 2011-11-16 シャープ株式会社 窒化物半導体素子の製造方法
KR100565894B1 (ko) * 2005-07-06 2006-03-31 (주)룩셀런트 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법
JP2007019399A (ja) * 2005-07-11 2007-01-25 Toshiba Corp 半導体レーザ装置
US20070045638A1 (en) * 2005-08-24 2007-03-01 Lumileds Lighting U.S., Llc III-nitride light emitting device with double heterostructure light emitting region
US8614129B2 (en) * 2005-09-30 2013-12-24 International Rectifier Corporation Method for fabricating a semiconductor device
KR20080106402A (ko) 2006-01-05 2008-12-05 일루미텍스, 인크. Ｌｅｄ로부터 광을 유도하기 위한 개별 광학 디바이스
EP1883140B1 (de) * 2006-07-27 2013-02-27 OSRAM Opto Semiconductors GmbH LD oder LED mit Übergitter-Mantelschicht und Dotierungsgradienten
PL1883119T3 (pl) * 2006-07-27 2016-04-29 Osram Opto Semiconductors Gmbh Półprzewodnikowa struktura warstwowa z supersiecią
EP1883141B1 (de) * 2006-07-27 2017-05-24 OSRAM Opto Semiconductors GmbH LD oder LED mit Übergitter-Mantelschicht
EP2070123A2 (en) 2006-10-02 2009-06-17 Illumitex, Inc. Led system and method
US7534638B2 (en) * 2006-12-22 2009-05-19 Philips Lumiled Lighting Co., Llc III-nitride light emitting devices grown on templates to reduce strain
US7547908B2 (en) * 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
US7951693B2 (en) * 2006-12-22 2011-05-31 Philips Lumileds Lighting Company, Llc III-nitride light emitting devices grown on templates to reduce strain
KR101330251B1 (ko) * 2007-03-06 2013-11-15 서울바이오시스 주식회사 패터닝된 기판 상에 질화물 반도체층을 형성하는 방법 및그것을 갖는 발광 다이오드
KR100901822B1 (ko) * 2007-09-11 2009-06-09 주식회사 실트론 질화갈륨 성장용 기판 및 질화갈륨 기판 제조 방법
EP2240968A1 (en) 2008-02-08 2010-10-20 Illumitex, Inc. System and method for emitter layer shaping
CN102089582A (zh) * 2008-05-12 2011-06-08 加利福尼亚大学董事会 P侧在上的GaN基发光二极管的光电化学粗化
KR100957724B1 (ko) * 2008-06-05 2010-05-12 우리엘에스티 주식회사 화합물 반도체 발광소자 및 발광소자를 위한 발광소자의화합물 반도체 조성비 결정방법
JP5191843B2 (ja) * 2008-09-09 2013-05-08 株式会社東芝 半導体発光素子及びウェーハ
KR20110067046A (ko) * 2008-10-09 2011-06-20 더 리전츠 오브 더 유니버시티 오브 캘리포니아 발광 다이오드의 칩 형상화를 위한 광전기화학 식각
TW201034256A (en) 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
US20100249445A1 (en) * 2009-03-24 2010-09-30 The Regents Of The University Of California Post-spin-on silylation method for hydrophobic and hydrofluoric acid-resistant porous silica films
JP2010258096A (ja) * 2009-04-22 2010-11-11 Panasonic Electric Works Co Ltd 窒化物半導体発光素子
US8449128B2 (en) 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
JP2011071323A (ja) * 2009-09-25 2011-04-07 Koito Mfg Co Ltd 半導体素子および半導体素子の製造方法
US8633468B2 (en) 2011-02-11 2014-01-21 Sensor Electronic Technology, Inc. Light emitting device with dislocation bending structure
US8785904B2 (en) 2011-04-20 2014-07-22 Invenlux Corporation Light-emitting device with low forward voltage and method for fabricating the same
US9330911B2 (en) 2011-08-22 2016-05-03 Invenlux Limited Light emitting device having group III-nitride current spreading layer doped with transition metal or comprising transition metal nitride
US9184344B2 (en) 2012-01-25 2015-11-10 Invenlux Limited Lighting-emitting device with nanostructured layer and method for fabricating the same
CN103296163B (zh) * 2012-03-01 2016-08-03 财团法人工业技术研究院 发光二极管
TWI549317B (zh) * 2012-03-01 2016-09-11 財團法人工業技術研究院 發光二極體
CN103296162A (zh) * 2012-03-01 2013-09-11 财团法人工业技术研究院 发光二极管
TWI502767B (zh) * 2012-06-13 2015-10-01 Lextar Electronics Corp 半導體發光結構
JP5421442B1 (ja) * 2012-09-26 2014-02-19 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
KR102019858B1 (ko) * 2013-07-18 2019-09-09 엘지이노텍 주식회사 발광소자 및 조명시스템
KR20160130396A (ko) * 2014-03-03 2016-11-11 고꾸리쯔 다이가꾸 호우징 오사까 다이가꾸 Iii족 질화물 결정의 제조 방법 및 iii족 질화물 결정 제조 장치
TW201718930A (zh) * 2015-09-04 2017-06-01 南洋理工大學 具有經減低之線差排密度的基材之製造方法
US20230115980A1 (en) * 2021-10-11 2023-04-13 Applied Materials, Inc. Masking layers in led structures
DE102022003646A1 (de) * 2022-09-30 2024-04-04 Azur Space Solar Power Gmbh Halbleiterscheibe zur Ausbildung von GaN-Halbleiterbauelementen

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2120610C (en) * 1992-08-07 1999-03-02 Hideaki Imai Nitride based semiconductor device and manufacture thereof
US5578839A (en) 1992-11-20 1996-11-26 Nichia Chemical Industries, Ltd. Light-emitting gallium nitride-based compound semiconductor device
US5568501A (en) * 1993-11-01 1996-10-22 Matsushita Electric Industrial Co., Ltd. Semiconductor laser and method for producing the same
US6005258A (en) 1994-03-22 1999-12-21 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III Nitrogen compound having emission layer doped with donor and acceptor impurities
DE69637304T2 (de) * 1995-03-17 2008-08-07 Toyoda Gosei Co., Ltd. Lichtemittierende Halbleitervorrichtung bestehend aus einer III-V Nitridverbindung
CA2276335C (en) * 1997-01-09 2006-04-11 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JPH1168158A (ja) * 1997-08-20 1999-03-09 Sanyo Electric Co Ltd 窒化ガリウム系化合物半導体装置
US6194742B1 (en) * 1998-06-05 2001-02-27 Lumileds Lighting, U.S., Llc Strain engineered and impurity controlled III-V nitride semiconductor films and optoelectronic devices
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
DE60025007T2 (de) 1999-07-08 2006-08-24 Hercules Inc., Wilmington Zusammensetzung zum verleihen von gewünschten eigenschaften an materialien
JP2001102690A (ja) * 1999-09-29 2001-04-13 Toshiba Corp 窒化物系半導体レーザ装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210097A (ja) * 2003-12-22 2005-08-04 Interuniv Micro Electronica Centrum Vzw シリコン基板上にｉｉｉ族窒化物材料を成長させるための方法及びそのための装置
JP2007128925A (ja) * 2004-09-23 2007-05-24 Philips Lumileds Lightng Co Llc テクスチャ基板上で成長させるｉｉｉ族発光素子
JP2006344930A (ja) * 2005-04-07 2006-12-21 Showa Denko Kk Ｉｉｉ族窒化物半導体素子の製造方法
JP2007243152A (ja) * 2005-12-22 2007-09-20 Freiberger Compound Materials Gmbh Ｉｉｉ−ｎ層の選択的マスキング方法、自立ｉｉｉ−ｎ層もしくはデバイスの製造方法、および当該方法により得られる製品
JP2015216378A (ja) * 2006-02-23 2015-12-03 アズッロ セミコンダクターズ アクチエンゲゼルシャフトＡｚｚｕｒｒｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ Ａｇ 窒化物半導体素子ならびにその製法
JP2007305965A (ja) * 2006-04-14 2007-11-22 Toyoda Gosei Co Ltd 発光素子およびこれを用いた通信装置
JP2010521065A (ja) * 2007-03-09 2010-06-17 クリー インコーポレイテッド 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法
US8324005B2 (en) 2007-03-09 2012-12-04 Cree, Inc. Methods of fabricating nitride semiconductor structures with interlayer structures
US9054017B2 (en) 2007-03-09 2015-06-09 Cree, Inc. Thick nitride semiconductor structures with interlayer structures and methods of fabricating thick nitride semiconductor structures
JP2009239038A (ja) * 2008-03-27 2009-10-15 Stanley Electric Co Ltd 半導体素子およびその製造方法
KR101761638B1 (ko) * 2011-01-19 2017-07-27 삼성전자주식회사 질화물 반도체 발광소자
JP2020202214A (ja) * 2019-06-06 2020-12-17 日機装株式会社 窒化物半導体発光素子
US11476391B2 (en) 2019-06-06 2022-10-18 Nikkiso Co., Ltd. Nitride semiconductor light-emitting element
JP2021010038A (ja) * 2020-10-30 2021-01-28 日機装株式会社 窒化物半導体発光素子
JP7194720B2 (ja) 2020-10-30 2022-12-22 日機装株式会社 窒化物半導体発光素子

Also Published As

Publication number Publication date
DE10223797A1 (de) 2003-04-10
US6630692B2 (en) 2003-10-07
US20020190259A1 (en) 2002-12-19
TW558845B (en) 2003-10-21
DE10223797B4 (de) 2015-09-17

Similar Documents

Publication Publication Date Title
JP2003037289A (ja) 低駆動電圧のｉｉｉ族窒化物発光素子
JP5346146B2 (ja) 選択的にドーピングされたｉｉｉ−ｖ窒化物層を有する半導体装置
KR100448662B1 (ko) 질화물반도체소자 및 그 제조방법
US7760785B2 (en) Group-III nitride semiconductor device
US6720570B2 (en) Gallium nitride-based semiconductor light emitting device
US8304756B2 (en) Deep ultraviolet light emitting device and method for fabricating same
US20080135829A1 (en) Nitride Semiconductor Light Emitting Device and Fabrication Method Thereof
US20100133506A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
JP2008205514A (ja) Ｉｉｉ−ｖ族窒化物半導体素子
JP2003229645A (ja) 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法
US8716048B2 (en) Light emitting device and method for manufacturing the same
JP3614070B2 (ja) 窒化物半導体発光ダイオード
JP2002016000A (ja) 窒化物系半導体素子および窒化物系半導体基板
US7456445B2 (en) Group III nitride semiconductor light emitting device
US6437374B1 (en) Semiconductor device and method of forming a semiconductor device
JP2918139B2 (ja) 窒化ガリウム系化合物半導体発光素子
US10763395B2 (en) Light emitting diode element and method for manufacturing same
JP2001024223A (ja) 窒化物半導体発光ダイオード
JP2004214500A (ja) 窒化物半導体成長基板およびそれを用いた窒化物半導体素子
JP2005251922A (ja) 半導体発光素子
JP2006120856A (ja) 半導体発光素子の製造方法
JPWO2019097963A1 (ja) Ｉｉｉ族窒化物半導体
JP3564811B2 (ja) ３族窒化物半導体発光素子
JPH09153643A (ja) ３族窒化物半導体素子
JP2005294867A (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080519

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080819

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090722