JP4818732B2 - 窒化物半導体素子の製造方法 - Google Patents

Description

本発明は、窒化物半導体素子の製造方法に関する。特に、窒化物半導体素子を歩留まりよく製造する方法に関する。

半導体素子の製造に適した方法として、第１の基板上に成長させたエピタキシャル半導体層を、第１の基板から分離して第２の基板に移し変える方法が提案されている（たとえば特許文献１を参照）。

図５を参照して、特許文献１に開示された方法を以下に説明する。まず、図５（ａ）を参照して、第１の基板であるサファイア基板５１に、第１のエピタキシャルＧａＮ層５２、マスク５４が順次形成されている。ここで、マスク５４はエピタキシャル成長を生じないような材料、たとえば二酸化珪素（ＳｉＯ₂）、タングステンなどが用いられる。また
、マスク５４は第１のエピタキシャルＧａＮ層５２の表面の一部を覆うように設けられている。こうすると、第１のエピタキシャルＧａＮ層５２が種層として作用し、第２のエピタキシャルＧａＮ層５７がマスク５４中のウィンドウ（開口部）を満たした後に、第１のエピタキシャルＧａＮ層５２およびマスク５４上に連続的な第２のエピタキシャルＧａＮ層５７が形成される。

次に、図５（ｂ）を参照して、第２のエピタキシャルＧａＮ層５７を貫通して延び、マスク５４を露出するトレンチ（溝または凹部）６０が形成される。このトレンチ６０は、マスク５４を露出させるために第２のエピタキシャルＧａＮ層５７をたとえばエッチングすることにより形成される。

次に、図５（ｃ）を参照して、第２のエピタキシャルＧａＮ層５７の露出面上に、第２の基板５８が取付けられる。この第２の基板５８は、既に知られているウエハボンディング法によって、第２のエピタキシャルＧａＮ層５７にボンディング（結合）される。ここで、第２の基板５８としては珪素（Ｓｉ）からなる導電性基板が用いられている。

次に、化学エッチング剤をトレンチ６０に導入することにより、マスク５４をエッチングする。ここでは、マスク５４としてＳｉＯ₂を使用し、化学エッチング剤として弗化水素酸（ＨＦ）を用いている。ＨＦは、マスク５４に化学的破壊作用を及ぼし、第１のエピタキシャルＧａＮ層５２，第２のエピタキシャルＧａＮ層５７または第２の基板５８をエッチングするよりも速い速度でマスク５４をエッチングする。マスク５４をエッチングにより除去すると、第２のエピタキシャルＧａＮ層５７がサファイア基板５１および第１のエピタキシャルＧａＮ層５２から分離される。

次に、図５（ｄ）を参照して、トレンチ６０がポリイミド材料５９で埋められて、半導体素子が形成される。

しかし、上記の方法においては、まず、サファイア基板５１の全面上に第１のエピタキシャルＧａＮ層５２が形成されているため、サファイア基板とＧａＮ層との熱膨張係数差により、サファイア基板、ＧａＮ層およびマスク層を含むウエハが反ってしまう。この反りのため、第２のエピタキシャルＧａＮ層５７に第２の基板５８（Ｓｉ基板）をウエハボンディングする際、均一に貼り合わせることができず、歩留まりが非常に悪い。また、エピタキシャルＧａＮ層を連続で結晶成長できず、第１のエピタキシャルＧａＮ層と第２のエピタキシャルＧａＮ層との間にマスク５４を形成する工程が入ってしまい、ＧａＮ層の結晶成長を二度に分けることになり、コストが高くなってしまう。また、トレンチ６０部分は除去してしまいその部分を捨ててしまうことになるため、材料の無駄が生じ、コストが上がってしまう。また、マスク５４を化学エッチング剤でエッチングする方法では、マスク５４が薄く、トレンチ６０領域も薄く狭いために、十分に化学エッチング剤がしみ込まず、サファイア基板とエピタキシャル層の分離が困難で、歩留まりが悪いという問題があった。

本発明は、歩留まりよく窒化物半導体素子を製造する方法を提供することを目的とする。

本発明は、第１の基板の表面に、けがき線を入れることにより第１の溝を形成する工程と、第１の基板の第１の溝が形成された表面上に、第１の溝上に形成される第２の溝を有する窒化物半導体層を形成する工程と、窒化物半導体層と第２の基板とを結合する工程と、窒化物半導体層と第１の基板とを分離する工程と、第２の基板と窒化物半導体層とを含むウエハをチップに分割するチップ分割工程と、を含み、チップ分割工程において、窒化物半導体層に形成された第２の溝と分割位置とが一致するように、ウエハをチップに分割することを特徴とする窒化物半導体素子の製造方法である。

本発明にかかる窒化物半導体素子の製造方法においては、第１の溝を形成する工程において、第１の基板の表面に、鋭利なものを接触させることにより、けがき線を入れることができる。また、第１の溝を形成する工程において、第１の基板の表面に、レーザ光を照射することにより、けがき線を入れることができる。さらに、第１の溝を形成する工程において、第１の溝を窒化物半導体素子チップの１個の１辺の長さの１以上の整数倍のピッチで形成することができる。ここで、第１の溝の幅を１μｍ以上３５０μｍ以下とすることができる。また、第１の基板として、サファイア基板、Ｓｉ基板またはＳｉＣ基板を用いることができる。

また、本発明にかかる窒化物半導体素子の製造方法においては、窒化物半導体層を形成する工程は、少なくとも、バッファ層と、ｎ型窒化物半導体層と、発光層と、ｐ型窒化物半導体層とをこの順に形成する工程を含むことができる。さらに、発光層を第１の基板の主面に平行な面内で繋がって形成することができる。

また、本発明にかかる窒化物半導体素子の製造方法においては、窒化物半導体層と第１の基板とを分離する工程において、レーザ光を用いることができる。また、窒化物半導体層と第２の基板とを結合する工程を、室温以上の加熱雰囲気下および大気圧以上の加圧雰囲気下のうち少なくともいずれかの雰囲気下で行なうことができる。また、窒化物半導体層と第２の基板とを結合する工程において、結合材料として共晶接合金属を用いることができる。

また、本発明にかかる窒化物半導体素子の製造方法においては、上記工程に加えて、窒化物半導体層に形成された第２の溝とチップ分割の際の分割位置とが一致するように、窒化物半導体層上に電極を形成する工程をさらに含むことができる。

また、本発明にかかる窒化物半導体素子の製造方法においては、第２の基板として、導電性基板をも用いることができる。

本発明によれば、歩留まりよく窒化物半導体素子を製造する方法を提供することができる。

本発明にかかる窒化物半導体素子の製造方法は、図１を参照して、第１の基板１０の表面に、けがき線を入れることにより溝１５を形成する工程と、図２（ｂ）を参照して、溝１５が形成された表面上に窒化物半導体層２０を形成する工程とを含む。ここで、けがき線とは、窒化物半導体素子の製造のための目印として、材料（たとえば、第１の基板および／または第２の基板など）に溝状に形成される線をいう。

第１の基板１０の表面に溝１５を形成して、その上に窒化物半導体層２０を成長させると、溝１５上には窒化物半導体層２０はエピタキシャル成長することができず、窒化物半導体層２０は、溝１５上に溝２５が形成するか（図２（ｂ）参照）、溝１５を境に第１の基板１０と分離する（図示せず）ため、第１の基板１０と窒化物半導体層２０との間の熱膨張係数の差による歪みが緩和され、ウエハの反りが低減することにより、その後の窒化物半導体層２０と第２の基板との結合（貼り合わせ）および電極の形成が容易になり、歩留まりが向上する。ここで、窒化物半導体層とは、たとえばＩｎ_xＡｌ_yＧａ_1-x-yＮ（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）などの窒化物半導体で形成されている層をいう。

上記溝１５を形成する工程において、第１の基板の表面に、鋭利なものを接触させることにより、または、レーザ光を照射することにより、けがき線を入れることが好ましい。これらの方法により、容易にけがき線を入れることができる。

また、上記溝１５は、作製しようとする窒化物半導体素子チップの１個の１辺の長さの１以上の整数倍のピッチで形成することが好ましい。溝１５とチップ分割との位置を一致させることにより、効率のよいチップ分割が可能となる。

さらに、上記溝１５の幅は、１μｍ以上３５０μｍ以下とすることが好ましい。溝の幅が、１μｍ未満であると第１の基板１０と窒化物半導体層２０との間の歪みの緩和が少なくウエハの反りが低減されず、３５０μｍを超えると１ウエハあたりのチップ取れ数が減り、コストアップとなる。また、溝１５の深さは、０．５μｍ以上で１００μｍ以下かつ第１の基板１０の厚さの５０％以下とすることが好ましい。溝１５の深さが０．５μｍ未満であると、窒化物半導体層２０に溝２５が形成されず、チップ分割の際の歩留まりを高くすることができない。溝１５の深さが１００μｍまたは第１の基板１０の厚さの５０％を超えると窒化物半導体層２０のエピタキシャル成長中に第１の基板１０が割れるなどの不具合が生じる。

ここで、第１の基板１０は、窒化物半導体層をエピタキシャル成長させることができる基板であれば特に制限はないが、窒化物半導体層のエピタキシャル成長が容易な観点から、サファイア基板、Ｓｉ基板またはＳｉＣ基板を用いることが好ましい。

図２（ｂ）を参照して、上記窒化物半導体層を形成する工程は、少なくとも、バッファ層１１と、ｎ型窒化物半導体層１２と、発光層１３と、ｐ型窒化物半導体層１４とをこの順に形成する工程を含むことが好ましい。かかる構成の窒化物半導体層２０を形成することにより、容易に発光素子を作製することができる。

また、図２（ｂ）を参照して、発光層１３は、第１の基板１０の主面に平行な面内で繋がって形成されることが好ましい。すなわち、図３を参照して、発光層１３は、第１の基板１０の主面に平行な面内で、チップ分割の際の分割位置３０で区切られる各領域が繋がって一体として形成されることが好ましい。かかる発光層１３を形成することにより、チップ分割後、チップ端部に発光層１３の断面が露出した状態となり、チップ端部での光取り出し効率が向上する。

本発明にかかる窒化物半導体素子の製造方法においては、上記工程に加えて、図２（ａ）および（ｂ）を参照して、窒化物半導体層２０と第２の基板１７とを結合する（貼り合わせる）工程と、窒化物半導体層２０と第１の基板１０とを分離する工程をさらに含むことができる。かかる工程により、窒化物半導体層２０と第２の基板１７とを均一に貼り合せることができ歩留まりを高めることができる。

窒化物半導体層２０と第１の基板１０とを分離する方法には、特に制限はないが、レーザ光を用いて分離する方法は、エッチングにより分離する方法に比べて、エッチングマスクマスクを設ける必要がなく、また、窒化物半導体層２０の損失が少ない点から、有利である。

また、窒化物半導体層２０と第２の基板１７とを結合する工程は、両者を均一に密接に貼り合わせる観点から、室温以上の加熱雰囲気下および大気圧以上の加圧雰囲気下のうち少なくともいずれかの雰囲気下で行なうことが好ましい。加熱雰囲気は、２００℃以上がより好ましく、２７０℃以上がさらに好ましい。また、加圧雰囲気は、１ｋＰａ（０．１Ｎ／ｃｍ²）以上がより好ましく、１０ｋＰａ（１Ｎ／ｃｍ²）以上がさらに好ましい。

また、窒化物半導体層２０と第２の基板１７とを結合する工程において、結合材料として共晶接合金属を用いることが好ましい。ここで、共晶接合金属とは、２種類以上の金属が混ぜ合わされ、各々の金属の融点よりも低い温度で融け合っている金属（合金）をいい、たとえば、ＡｕＳｎ、ＡｕＧｅ、ＳｎＡｇ、ＳｎＡｇＣｕなどが挙げられる。これらの共晶接合金属の中でも、その後の工程における温度耐性、貼り付き強度、コスト、信頼性の観点から、ＡｕＳｎを含むものが好ましい。

また、本発明にかかる窒化物半導体素子の製造方法において、上記工程に加えて、図３を参照して、窒化物半導体層２０の表面に形成された溝２５とチップ分割の際の分割位置３０とが一致するように、窒化物半導体層２０上に電極１９を形成する工程をさらに含むことができる。かかる工程により、歩留まりよく発光素子を作製することができる。

また、本発明にかかる窒化物半導体素子の製造方法において、図３を参照して、第２の基板１７と窒化物半導体層２０とを含むウエハをチップに分割するチップ分割工程をさらに含み、このチップ分割工程において、窒化物半導体層２０の表面に形成された溝２５と分割位置３０とが一致するように、ウエハをチップに分割することができる。かかる工程により、歩留まりよく発光素子を作製することができる。ここで、溝２５と分割位置３０とが一致するようにウエハをチップに分割する方法には、特に制限はないが、たとえば、溝２５の位置と一致するように第２の基板１７の表面にけがき線３１を入れてウエハを加圧することにより分割する方法、または、けがき線３１を入れることなく溝２５の位置と一致するように第２の基板１７側からレーザ光３３を照射することにより分割する方法などが好ましく挙げられる。なお、第２の基板１７の表面にけがき線３１を入れる方法としては、第２の基板１７の表面に、鋭利なものを接触させる方法、または、レーザ光３３を照射する方法など好ましくが挙げられる。

本発明にかかる窒化物半導体素子の製造方法において、図２（ｂ）および図３を参照して、第２の基板１７として導電性基板を用いることが好ましい。導電性基板を用いることにより、電極を窒化物半導体素子の両側の主面に分けてもうけることができ、発光効率の高い発光素子を作製することができる。

本発明にかかるひとつの窒化物半導体素子は、図３を参照して、導電性基板（第２の基板１７）と、窒化物半導体層２０と、導電性基板と窒化物半導体層との間に共晶接合金属で形成されている結合層１８とを含み、共晶接合金属はＡｕＳｎを含む。かかる構成を有することにより、発光効率の高い発光素子が得られる。

また、本発明にかかる他の窒化物半導体素子は、図３を参照して、導電性基板（第２の基板１７）と、窒化物半導体層２０と、導電性基板と窒化物半導体層との間に形成されている金属層１６とを含む。かかる金属層１６を含むことにより、発光効率の高い発光素子が得られる。ここで、発光効率をより高める観点から、金属層１６は、素子の発光波長に対して高反射率を有することが好ましい。さらに、広い波長域で高反射率を有すること、信頼性およびコストの観点から、金属層１６は、Ａｇを含むことが好ましい。また、導電性基板は、Ｓｉ基板、ＳｉＣ基板またはＩＩＩ−Ｖ族化合物基板であることが好ましい。ここで、ＩＩＩ−Ｖ族化合物基板としては、ＧａＡｓ基板、ＧａＰ基板、ＧａＮ基板、ＡｌＧａＮ基板などが好ましい。

（実施例１）
本発明にかかる窒化物半導体素子の製造方法の一例を以下に説明する。まず、図１を参照して、第１の基板１０として厚さ４３０μｍのサファイア基板を用いて、第１の基板１０の表面に、ダイヤモンドスクライバーを用いて、けがき線を入れることにより、３５０μｍのピッチで幅が５０μｍで深さが５μｍの溝１５を形成する。

次に、図２（ｂ）を参照して、第１の基板１０の溝１５が形成された表面上に、厚さ２０ｎｍのバッファ層１１を形成し、バッファ層１１の上にシリコンドープがされた厚さ４μｍのｎ型窒化物半導体層１２（たとえば、ｎ型ＧａＮ層、ｎ型Ａｌ_pＧａ_1-pＮ層（０＜ｐ＜１））を形成する。このｎ型窒化物半導体層１２の上に、ＧａＮからなるバリア層と、Ｉｎ_qＧａ_1-qＮ（０＜ｑ＜１）からなる井戸層で構成される多重量子井戸の厚さ１２０ｎｍの発光層１３を形成する。この発光層１３の上に厚さ１００ｎｍのｐ型窒化物半導体層１４（たとえば、ｐ型ＧａＮ層、ｐ型Ａｌ_rＧａ_1-rＮ層（０＜ｒ＜１））を形成する。

バッファ層１１、ｎ型窒化物半導体層１２、発光層１３およびｐ型窒化物半導体層１４で構成される窒化物半導体層２０をエピタキシャル成長させる、図２（ｂ）に示すように、成長初期には第１の基板１０の溝１５上には窒化物半導体層２０が成長しないため、第１の基板１０の表面の溝１５に対応して、窒化物半導体層２０に溝２５が形成される。

次に、ｐ型窒化物半導体層１４上に、ｐ型窒化物半導体層１４とオーミック接合し、少なくともＡｇおよびＰｄを含む高反射率を有する金属層１６を形成する。金属層１６の具体的な形成方法の一例として本実施例においては、まず、Ｐｄ膜を約１．５ｎｍ形成し、その上にＡｇ膜を１００ｎｍ形成する。次に、真空中で５００℃で３分間熱処理することにより、ＰｄおよびＡｇとｐ型窒化物半導体層１４とのオーミック性が良好になり、かつ、高反射率となる。次いで、金属層１６の上に少なくともＡｕＳｎを含む厚さ１μｍの結合層１８を形成して、半導体ウエハ１を作製する。

一方、図２（ａ）を参照して、第２の基板１７として導電性基体であるＳｉ基板を用い、その上に少なくともＡｕＳｎを含む厚さ１μｍの結合層１８を形成して、基板ウエハ２を作製する。

次に、図２（ａ）および（ｂ）を参照して、半導体ウエハ１と基板ウエハ２とをボンディングをする。具体的な方法の一例として本実施例においては、半導体ウエハ１の結合層１８と基板ウエハ２の結合層１８とを接触させて、真空中で温度を３００℃上昇させて、１００ｋＰａ（１０Ｎ／ｃｍ²）の圧力をかけて、半導体ウエハ１と基板ウエハ２とを結合層１８で貼り合わせる。このとき、貼り合わせ後の結合層１８の厚さは２μｍとなる。

次に、第１の基板１０であるサファイア基板の裏側から波長３５５ｎｍのレーザ光を照射することにより、第１の基板１０とバッファ層１１の界面で、バッファ層１１の一部を分解することにより、第１の基板１０と窒化物半導体層２０との分離を行なう。

上記の分離により、表面に露出したバッファ層１１上にｎ側電極（電極１９）を形成する。ｎ側電極（電極１９）の形成方法の一例として本実施例においては、バッファ層１１上の所定領域に開口部を有するフォトレジストを設けた（図示せず）後、ｎ側電極（電極１９）として厚さ２０ｎｍのＴｉ膜と厚さ２００ｎｍのＡｌ膜からなるＡｌ／Ｔｉ膜を蒸着により形成し、リフトオフ法により、フォトレジスト上のＡｌ／Ｔｉ膜を除去することにより、バッファ層１１上の所定領域にｎ側電極（電極１９）を形成する。

次に、電極１９の形成面側を下にして、粘着シートに貼付した後（図示せず）、第２の基板１７であるＳｉ基板側からレーザ光３３を照射することにより、けがき線３１を入れることなくチップ分割する。ここで、窒化物半導体層２０に形成された溝２５とチップ分割の際の分割位置３０とが一致するようにチップ分割を行なうことにより、チップ分割を容易かつ歩留まりよく行なうことができる。

なお、本実施例においては、各層および各膜の厚さを明示しているが、厚さはこれに限定されるものではない。ただし、反射層として形成するＡｇ膜は、反射率を高める観点から、１０ｎｍ以上が好ましく、５０ｎｍ以上がより好ましい。また、本実施例においては、反射膜の一部にＰｄ膜を用いたが、Ｐｄ膜に替えてＰｔ膜またはＮｉ膜を用いてもよい。また、本実施例においては、チップ分割をレーザ光により行なったが、ダイヤモンドスクライブ法（ダイヤモンドスクライバーによりけがき線を入れることによりチップ分割を行なう方法をいう）またはダイシング法（ダイヤモンドブレードによりチップ分割を行なう方法をいう）により行なってもよい。

（参考例２）
本発明にかかる窒化物半導体素子の製造方法の一参考例を以下に説明する。図４を参照して、実施例１と同様に、第１の基板１０の表面にけがき線を入れることにより溝１５を形成した後、バッファ層１１、ｎ型窒化物半導体層１２、発光層１３およびｐ型窒化物半導体層１４を順次形成する。次に、ｐ型窒化物半導体層１４上に透光性電極４１としてＰｄ膜を７ｎｍ形成し、その上にパッド電極４２としてＡｕ膜を３００ｎｍ形成する。次に、透光性電極４１上に開口部を有するレジストを形成し、開口部下の透光性電極４１（Ｐｄ膜）をエッチングにより除去した後、さらにこの開口部下に位置するｐ型窒化物半導体層１４、発光層１３、ｎ型窒化物半導体層１２の一部をドライエッチングして、ｎ型窒化物半導体層１２の表面を露出させる。露出したｎ型窒化物半導体層１２の表面にｎ側電極４３としてＨｆ膜とＡｌ膜との積層膜またはそれらの合金層を形成する。このとき、それぞれの電極パターンのピッチは、第１の基板のけがき線（溝１５）間に収まるように形成する。

その後、第１の基板の１００μｍ程度の厚さとなるように研削および研磨し、第１の基板１０の裏面からダイヤモンドスクライバーによりけがき線３１を入れることによりチップ分割を行う（ダイヤモンドスクライブ法）。このとき、第１の基板１０の裏面のけがき線３１は、溝１５を通る分割位置３０に一致するように入れることにより、容易にチップ分割ができ、歩留まりが向上する。

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。

第１の基板の表面に溝を形成する工程を示す断面模式図である。 （ａ）は、第２の基板に結合層を形成する工程を示す断面模式図である。（ｂ）は、第１の基板の溝が形成された表面上に窒化物半導体層を形成する工程、金属層を形成する工程および結合層を形成する工程を示す断面模式図である。 窒化物半導体層と第２の基板とを結合する工程、窒化物半導体層と第１の基板とを分離する工程および窒化物半導体層上に電極を形成する工程およびチップ分割工程を示す断面模式図である。 窒化物半導体素子の製造方法の他の一例を示す断面模式図である。 （ａ）〜（ｄ）は、従来の各工程を示す断面模式図である。

符号の説明

１ 半導体ウエハ、２ 基板ウエハ、１０ 第１の基板、１１ バッファ層、１２ ｎ型窒化物半導体層、１３ 発光層、１４ ｐ型窒化物半導体層、１５，２５ 溝、１６ 金属層、１７，５８ 第２の基板、１８ 結合層、１９ 電極、２０ 窒化物半導体層、３０ 分割位置、３１ けがき線、３３ レーザ光、４１ 透光性電極、４２ パッド電極、４３ ｎ側電極、５１ サファイア基板、５２ 第１のエピタキシャルＧａＮ層、５４ マスク、５７ 第２のエピタキシャルＧａＮ層、５９ ポリイミド材料、６０ トレンチ。

Claims (13)

1. 第１の基板の表面に、けがき線を入れることにより第１の溝を形成する工程と、前記第１の基板の前記第１の溝が形成された表面上に、前記第１の溝上に形成される第２の溝を有する窒化物半導体層を形成する工程と、前記窒化物半導体層と第２の基板とを結合する工程と、前記窒化物半導体層と前記第１の基板とを分離する工程と、前記第２の基板と前記窒化物半導体層とを含むウエハをチップに分割するチップ分割工程と、を含み、
   前記チップ分割工程において、前記窒化物半導体層に形成された前記第２の溝と分割位置とが一致するように、前記ウエハを前記チップに分割することを特徴とする窒化物半導体素子の製造方法。
2. 前記第１の溝を形成する工程において、前記第１の基板の表面に、鋭利なものを接触させることにより、前記けがき線を入れることを特徴とする請求項１に記載の窒化物半導体素子の製造方法。
3. 前記第１の溝を形成する工程において、前記第１の基板の表面に、レーザ光を照射することにより、前記けがき線を入れることを特徴とする請求項１に記載の窒化物半導体素子の製造方法。
4. 前記第１の溝を形成する工程において、前記第１の溝を窒化物半導体素子チップの１個の１辺の長さの１以上の整数倍のピッチで形成することを特徴とする請求項１から請求項３のいずれかに記載の窒化物半導体素子の製造方法。
5. 前記第１の溝の幅が１μｍ以上３５０μｍ以下であることを特徴とする請求項１から請求項４のいずれかに記載の窒化物半導体素子の製造方法。
6. 前記第１の基板として、サファイア基板、Ｓｉ基板またはＳｉＣ基板を用いることを特徴とする請求項１から請求項５のいずれかに記載の窒化物半導体素子の製造方法。
7. 前記窒化物半導体層を形成する工程が、少なくとも、バッファ層と、ｎ型窒化物半導体層と、発光層と、ｐ型窒化物半導体層とをこの順に形成する工程を含むことを特徴とする請求項１から請求項６のいずれかに記載の窒化物半導体素子の製造方法。
8. 前記発光層は、前記第１の基板の主面に平行な面内で繋がって形成されることを特徴とする請求項７に記載の窒化物半導体素子の製造方法。
9. 前記窒化物半導体層と前記第１の基板とを分離する工程において、レーザ光を用いることを特徴とする請求項１に記載の窒化物半導体素子の製造方法。
10. 前記窒化物半導体層と前記第２の基板とを結合する工程は、室温以上の加熱雰囲気下および大気圧以上の加圧雰囲気下のうち少なくともいずれかの雰囲気下で行なうことを特徴とする請求項１から請求項９のいずれかに記載の窒化物半導体素子の製造方法。
11. 前記窒化物半導体層と前記第２の基板とを結合する工程において、結合材料として共晶接合金属を用いることを特徴とする請求項１から請求項１０のいずれかに記載の窒化物半導体素子の製造方法。
12. 前記窒化物半導体層に形成された前記第２の溝とチップ分割の際の分割位置とが一致するように、前記窒化物半導体層上に電極を形成する工程をさらに含む請求項１から請求項１１のいずれかに記載の窒化物半導体素子の製造方法。
13. 前記第２の基板として、導電性基板を用いることを特徴とする請求項１から請求項１２のいずれかに記載の窒化物半導体素子の製造方法。

Images