JP4903434B2 - トレンチカット型（ｔｒｅｎｃｈｃｕｔ）発光ダイオードおよびその製造方法 - Google Patents

Description

本発明は、マイクロ電子工学によるデバイスとその製造方法に関し、より詳細には、発光ダイオード（ＬＥＤ）などの半導体デバイスで用いることができる構造に関する。

本出願は、参照によりその開示全体が本明細書に組み込まれて、２００２年７月１９日に出願した米国仮出願第６０／３９７，４８８号および２００２年１０月３日に出願した米国仮出願第６０／４１５，８９８号に基づく優先権を主張するものである。

発光ダイオードは、消費者向けおよび商業用途に広く用いられている。当業者にはよく知られているように、発光ダイオードは、一般にマイクロ電子工学による基板上のダイオード領域を含む。このマイクロ電子工学による基板には、例えば、ゲルマニウムアルセナイド、リン化ガリウム、それらの合金、炭化ケイ素および／またはサファイアを備えることができる。ＬＥＤの絶え間ない開発により、可視スペクトルおよび可視域を超えるスペクトルを網羅する非常に効率的で機械的に強固な光源が得られた。これらの特性により、固体素子の潜在的な高耐用性と相俟って、様々な新しい表示用途が可能となり、ＬＥＤは概して広範囲に使用されている白熱灯と競合するようになるだろう。

ＧａＮから成る発光ダイオード（ＬＥＤ）は一般に、複数のＧａＮベースエピタキシャル層が堆積されるサファイアまたはＳｉＣなどの絶縁性基板、半導体基板または導電性基板を備える。エピタキシャル層は、励起されると光を放出するｐ−ｎ接合部を有する活性領域を備える。代表的なＬＥＤは、パッケージまたはリードフレームとも呼ばれるサブマウント（以下、「サブマウント（ｓｕｂｍｏｕｎｔ）」と呼ぶ）上に基板側を下にして実装される。図１は、ｎ型ＳｉＣ基板１０、基板上に成長しメサ内にパターンを形成したｎ型−ＧａＮベース層１４およびｐ型−ＧａＮベース層１６を含む活性領域１２を備えた従来のＬＥＤを概略的に示す図である。金属のｐ電極１８がｐ型−ＧａＮベース層１６上に堆積されてこの層と電気的に結合し、ｐ電極１８上のボンドパッド２０にワイヤボンドによる接続２８がなされている。導電性基板の上にあってこの基板と電気的に結合しているｎ電極２２が、導電性エポキシ樹脂２６を使用して金属製サブマウント（ｍｅｔａｌｌｉｃ ｓｕｂｍｏｕｎｔ）２４に取り付けられている。従来の製造法では、導電性エポキシ樹脂２６（通常は銀エポキシ樹脂）をサブマウント上に堆積させ、ＬＥＤがエポキシ樹脂２６内に押し込まれる。エポキシ樹脂はその後、硬化を引き起こす熱硬化処理が施され、ＬＥＤチップに安定した、かつ電導性の実装が可能となる。活性領域１２で発生した光は、デバイスの外、上方に向けられる。しかしながら、発生した光のかなりの量を基板内に伝え、一部はエポキシ樹脂２６により吸収される場合がある。

ＬＥＤのフリップチップ実装には、サブマウント上に基板側を上にするＬＥＤの実装が含まれる。次に光が取り出され、透明基板を通過して放射される。フリップチップ実装は、ＳｉＣから成るＬＥＤを実装するためには特に好ましい手法であろう。ＳｉＣは、ＧａＮより屈折率が高いので、活性領域１２で発生する光は、ＧａＮ／ＳｉＣ境界面において内部反射（すなわち、ＧａＮから成る層内に戻ること）をしない。ＳｉＣベースＬＥＤのフリップチップ実装は、従来技術として知られる特定のチップ成形方法を用いるときに、光の取り出しを改善することができる。ＳｉＣから成るＬＥＤのフリップチップのパッケージングには、チップの特定の用途によっては望ましい熱の抽出／放散の改善などの、他の利点もある。

米国特許出願第１０／０５７８２号明細書、２００２年１月２５日出願、発明名称「ＬＩＧＨＴ ＥＭＩＴＴＩＮＧ ＤＩＯＤＥＳ ＩＮＣＬＵＤＩＮＧ ＳＵＢＳＴＲＡＴＥ ＭＯＤＩＦＩＣＡＴＩＯＮＳ ＦＯＲ ＬＩＧＨＴ ＥＸＴＲＡＣＴＩＯＮ ＡＮＤ ＭＡＮＵＦＡＣＴＵＲＩＮＧ ＭＥＴＨＯＤＳ ＴＨＥＲＥＦＯＲ」 米国特許第６２０１２６２号明細書 米国特許第６１８７６０６号明細書 米国特許第６１２０６００号明細書 米国特許第５９１２４７７号明細書 米国特許第５７３９５５４号明細書 米国特許第５６３１１９０号明細書 米国特許第５６０４１３５号明細書 米国特許第５５２３５８９号明細書 米国特許第５４１６３４２号明細書 米国特許第５３９３９９３号明細書 米国特許第５３３８９４４号明細書 米国特許第５２１００５１号明細書 米国特許第５０２７１６８号明細書 米国特許第４９６６８６２号明細書 米国特許第４９１８４９７号明細書 米国特許仮出願第６０２９４３７８号明細書、発明名称「ＬＩＧＨＴ ＥＭＩＴＴＩＮＧ ＤＩＯＤＥ ＳＴＲＵＣＴＵＲＥ ＷＩＴＨ ＭＵＬＴＩ−ＱＵＡＮＴＵＭ ＷＥＬＬ ＡＮＤ ＳＵＰＥＲＬＡＴＴＩＣＥ ＳＴＲＵＣＴＵＲＥ」、２００１年５月３０日出願 米国特許仮出願第６０／２９４４４５号明細書、発明名称「ＭＵＬＴＩ−ＱＵＡＮＴＵＭ ＬＩＧＨＴ ＥＭＩＴＴＩＮＧ ＤＩＯＤＥ ＳＴＲＵＣＴＵＲＥ」、２００１年５月３０日出願 米国特許仮出願第６０２９４３０８号明細書、発明名称「ＬＩＧＨＴ ＥＭＩＴＴＩＮＧ ＤＩＯＤＥ ＳＴＲＵＣＴＵＲＥ ＷＩＴＨ ＳＵＰＥＲＬＡＴＴＩＣＥ ＳＴＲＵＣＴＵＲＥ」、２００１年５月３０日出願 米国特許出願第１０／１４０７９６号明細書、発明名称「ＧＲＯＵＰ ＩＩＩ ＮＩＴＲＩＤＥ ＢＡＳＥＤ ＬＩＧＨＴ ＥＭＩＴＴＩＮＧ ＤＩＯＤＥ ＳＴＲＵＣＴＵＲＥＳ ＷＩＴＨ Ａ ＱＵＡＮＴＵＭ ＷＥＬＬ ＡＮＤ ＳＵＰＥＲＬＡＴＴＩＣＥ，ＧＲＯＵＰ ＩＩＩ ＮＩＴＲＩＤＥ ＢＡＳＥＤ ＱＵＡＮＴＵＭ ＷＥＬＬ ＳＴＲＵＣＴＵＲＥＳ ＡＮＤ ＧＲＯＵＰ ＩＩＩ ＮＩＴＲＩＤＥ ＢＡＳＥＤ ＳＵＰＥＲＬＡＴＴＩＣＥ ＳＴＲＵＣＴＵＲＥＳ」、２００２年５月７日出願 米国特許仮出願第１０／０５７８２号明細書、発明名称「ＬＩＧＨＴ ＥＭＩＴＴＩＮＧ ＤＩＯＤＥＳ ＩＮＣＬＵＤＩＮＧ ＳＵＢＳＴＲＡＴＥ ＭＯＤＩＦＩＣＡＴＩＯＮＳ ＦＯＲ ＬＩＧＨＴ ＥＸＴＲＡＣＴＩＯＮ ＡＮＤ ＭＡＮＵＦＡＣＴＵＲＩＮＧ ＭＥＴＨＯＤＳ ＴＨＥＲＥＦＯＲ」、２００１年７月２３日出願 米国特許仮出願第６０／３０７２３５号明細書、２００１年７月２３日出願、発明名称「ＬＩＧＨＴ ＥＭＩＴＴＩＮＧ ＤＩＯＤＥＳ ＩＮＣＬＵＤＩＮＧ ＳＵＢＳＴＲＡＴＥ ＭＯＤＩＦＩＣＡＴＩＯＮＳ ＦＯＲ ＬＩＧＨＴ ＥＸＴＲＡＣＴＩＯＮ ＡＮＤ ＭＡＮＵＦＡＣＴＵＲＩＮＧ ＭＥＴＨＯＤＳ ＴＨＥＲＥＦＯＲ」

図２に、フリップチップ実装に関する問題の１つを示す。すなわち、チップが導電性サブマウントまたはパッケージ上にフリップチップで実装される場合、従来の手法を使用できない可能性がある。従来は、銀エポキシ樹脂などの導電性素子取り付け材料２６をチップ上および／またはサブマウント２４上に付着させ、このチップをサブマウント２４の上に押し付ける。この手法では、粘性のある導電性素子取り付け材料２６が押し出され、デバイス内のｎ型層１４と１０との接触を引き起こし、これによって予測通りに望ましくない結果を含んだ活性領域内のｐ−ｎ接合を分流するショットキーダイオード接続（Ｓｃｈｏｔｔｋｙ ｄｉｏｄｅ ｃｏｎｎｅｃｔｉｏｎ）が形成される。

ＬＥＤ素子（ｄｉｅ）が切断加工（ｓａｗｉｎｇ）および切断処理によりウェーハから個片切断される（ｓｉｎｇｕｌａｔｅｄ）場合は、切断時に素子の面にかかる応力から別の問題が生じる可能性がある。この応力は、チップ端部の割れを引き起こす可能性がある。この割れがひどいと素子が破壊される可能性がある。例えば、割れがデバイスの活性領域内まで伸長した場合、デバイスが破壊される可能性がある。

本発明の態様により、デバイスの基板のエピタキシャル層側からその基板内に伸びるトレンチを有する発光素子および発光ダイオードの製造方法が提供される。このトレンチは、個々のデバイスの範囲を定めるメサの周囲に配置され、発光素子の個片切断を行うためにウェーハが切断される領域に配置される。本発明の実施形態では、トレンチの露出部分上にパッシベーション層が設けられる場合もある。メサ分離トレンチにより範囲が定められる活性領域を有する本発明の実施形態では、メサ分離トレンチ内部に第２のトレンチが設けられ、この第２のトレンチはデバイスの基板内に伸び、基板が切断されてウェーハから素子を分ける基板の領域近くに配置することができる。

本発明の方法の態様では、相対向する第１および第２の面を有する半導体基板と、第１および第２のデバイス部を含む、上記基板の第２の面上の少なくとも１つのデバイス層とを使用する半導体デバイスを形成する方法が提供される。上記基板の第１の面の上記第１のデバイス部と第２のデバイス部との間の位置に第１のトレンチが形成される。上記基板の第２の面の上記第１のデバイス部と第２のデバイス部との間に第２のトレンチが形成される。

本発明の別の方法の態様では、デバイス面を有する半導体基板と、第１および第２のデバイス部を含む、上記基板のデバイス面上の少なくとも１つのデバイス層とを使用する半導体デバイスを形成する方法が提供される。分離トレンチが、上記少なくとも１つのデバイス層内に形成され、上記第１のデバイス部を含む第１のメサおよび上記第２のデバイス部を含む第２のメサの範囲を定める。第２のトレンチが、上記分離トレンチに沿って上記基板のデバイス面に形成される。上記第２のトレンチは上記第１のデバイス部と第２のデバイス部との間に伸びている。

本発明の態様では、半導体基板部材が、相対向する第１および第２の面を有する半導体基板と上記基板の第２の面上の少なくとも１つのデバイス層とを含む。上記少なくとも１つのデバイス層は第１および第２のデバイス部を含む。第１のトレンチが上記基板の第１の面の上記第１のデバイス部と第２のデバイス部との間の位置に範囲を定められている。第２のトレンチが上記第１のデバイス部と第２のデバイス部との間の上記基板の第２の面に範囲を定められている。

本発明の態様では、半導体基板部材が、デバイス面を有する半導体基板と上記基板のデバイス面上の少なくとも１つのデバイス層とを含む。上記少なくとも１つのデバイス層は第１および第２のデバイス部を含む。分離トレンチが上記少なくとも１つのデバイス層内に範囲を定められている。上記分離トレンチは、上記第１のデバイス部を含む第１のメサおよび上記第２のデバイス部を含む第２のメサの範囲を定めている。第２のトレンチが上記分離トレンチの内部およびこれに沿った部分の上記基板のデバイス面内に範囲を定められている。上記定められた第２のトレンチは、上記第１のデバイス部と第２のデバイス部との間に伸びる。

本発明の目的は、以下に続く好ましい実施形態の図面と本発明を専ら解説するものである詳細な説明とを読むことにより当業者によって理解されるであろう。

本発明の別の特徴は、下記の本発明の特定の実施形態の詳細な説明を添付の図面を参照して読めばより容易に理解されるであろう。

本発明について、以下に本発明の実施形態が示されている添付図面を参照し、より十分な説明を行う。しかし本発明は、多くの異なった形で実施することができ、本明細書に記載された実施形態に限定されるものと解釈されるべきではない。むしろ、これらの実施形態を、この開示が完璧で完全なものとし、当業者に本発明の範囲を十分に伝達するために提供する。同じ参照符号は全体を通して同一の構成部品を指す。また、種々の層および領域を図に概略的に示す。当業者により同様に理解されるように、本明細書で基板もしくはその他の層「上に」形成された層に言及する場合は、基板もしくはその他の層上、または基板もしくはその他の層上に形成された介在層もしくはその他の層上に直接形成された層を指す。したがって、本発明は、添付図に示された相対的な大きさや間隔に限定されない。

本発明の実施形態は、例えば、成形基板を有しおよび／またはフリップチップ実装に好適な発光素子などの発光素子を提供するものである。この発光素子は、デバイスの活性領域（例えば、デバイスの「エピタキシャル層」側）が形成され、デバイスの成形基板側と反対側にある表面からデバイスの基板内に伸びるトレンチを有している。このエピタキシャル層側のトレンチにより、応力を逃がし、またはウェーハの切断を容易にする段差を得られ、このためデバイスの接合部内に広がる切断の伝播による歩留まり損失を低減することができる。加えて、フリップチップ実装デバイスに対し、エピタキシャル層側のトレンチは、絶縁性のパッシベーション物質がトレンチカット後のウェーハ上に被着し、このパッシベーション物質でトレンチカットのまわりを効率的に包むことを可能にする。それゆえ、素子取り付け中に素子取り付け材料（例えば、はんだ）がＳｉＣ基板と接触し、その結果デバイスのｐ−ｎ接合間に短絡し、または分流するのを防止する絶縁性バリアを設けることができる。

上記のように、本発明の特定の実施形態において、発光素子は成形基板を有することがある。ＳｉＣは屈折率が高いので、ＳｉＣ基板を通過する光は、極めて小さな入射角（垂直線にかなり近い角度）で境界面に当たらない限り、その基板の表面において内部の基板内へ全体的に反射される傾向がある。全反射の臨界角は、ＳｉＣ基板との境界面を形成する材料によって変わってくる。より多くの光線を小さな入射角でＳｉＣの表面に当てることにより全反射を抑えるようにＳｉＣ基板を成形することによって、ＳｉＣベースＬＥＤからの光出力を増加させることが可能である。このようなチップ成形方法の１つおよびこれによって得られたチップは、特許文献１に示される。

図３に、個片切断前の上記特許文献１に記載の成形基板を有するＬＥＤチップを示す。詳細には、ウェーハ１００は、ＳｉＣ基板のような基板１２０を含む図３に示すようなＬＥＤチップ１１０を含んでいる。ＬＥＤチップ１１０の活性素子領域１２２は、ＧａＮから成る層などの第ＩＩＩ族窒化物を含んでいる。この活性素子領域１２２および基板１２０上にコンタクト１２４および１２８が設けられている。任意選択で共晶金属（ｅｕｔｅｃｔｉｃ ｍｅｔａｌ）領域１２６を設けることもできる。

活性領域１２２は、分離トレンチ１３２によってメサ内に形成される。この分離トレンチ１３２は、個々のデバイスまたはいくつかのデバイスの組の範囲を定める役割を果たす。また、分離トレンチ１３２は、デバイスを分離し、およびいくつかの実施形態では所望の形の基板を提供するために用いられる基板１２０の成形トレンチ（またはカット）すなわち「ストリート（ｓｔｒｅｅｔ）」１３６と位置が概ね揃えられる。さらに図３に示すように、第２のトレンチ１３４もまた基板１２０内に形成される。この第２のトレンチ１３４は、同様に基板１２０のストリート１３６と位置が概ね揃えられ、いくつかの実施形態では、活性領域１２２のメサ末端を形成する分離トレンチ１３２内部に形成される。

第２のトレンチ１３４は、分離トレンチ１３２の形成とは別の製造工程で設けることができ、または同一の工程で形成することもできる。例えば、第２のトレンチ１３４は、ダイスで加工する、切断加工する、エッチングする、ウォータージェットで切断する、レーザスクライブを行う、または標準的な硬質材料半導体の分離法もしくは個片切断法などのその他の方法を用いて作成することができる。

本発明の実施形態では、第２のトレンチ１３４は、活性領域１２２内への切断の伝播を低減するように、応力を逃がし、および／または個片切断工程で基板を切断することを容易にするのに十分な長さだけ基板１２０内に伸ばされる場合がある。例えば、本発明の実施形態において、第２のトレンチ１３４を基板１２０内に少なくとも約２μｍ伸ばす場合がある。他の実施形態では、第２のトレンチ１３４は、基板１２０内に少なくとも約５μｍ伸ばされる。本発明の別の実施形態では、第２のトレンチ１３４は、基板１２０内に少なくとも約１０μｍ伸ばされる。本発明の特別な実施形態では、第２のトレンチ１３４は、基板１２０内に少なくとも約２０μｍ伸ばされる。いくつかの好ましい実施形態によれば、第２のトレンチ１３４は、約２μｍから５μｍの深さで基板１２０内に伸ばされる。いくつかの実施形態によれば、基板１２０内の第２のトレンチ１３４の深さは、基板１２０の厚さの少なくとも１％である。いくつかの好ましい実施形態によれば、基板１２０内の第２のトレンチ１３４の深さは、基板１２０の約５％から２０％である。

さらに、第２のトレンチ１３４は、応力を逃がし、および／または活性領域１２２内への切断が伝播するのを低減するように個片切断工程での基板の切断を容易にすることもできる。本発明の様々な実施形態において、活性領域１２２として発光素子構造を設けてもよい。例えば、本発明の実施形態によっては、第２のトレンチ１３４は、少なくとも約２μｍの幅を有する。他の実施形態では、第２のトレンチ１３４は、少なくとも約５μｍの幅を有する。本発明の別の実施形態では、第２のトレンチ１３４は、少なくとも約１０μｍの幅を有する。本発明の特別な実施形態では、第２のトレンチ１３４は、少なくとも約２５μｍの幅を有する。いくつかの好ましい実施形態によれば、第２のトレンチ１３４は、約２μｍから２５μｍの幅を有する。

いくつかの実施形態によれば、分離トレンチ１３２は、少なくとも約１μｍの深さを有する。いくつかの好ましい実施形態によれば、分離トレンチ１３２は、２μｍから４μｍの深さを有する。

いくつかの実施形態によれば、分離トレンチ１３２は、少なくとも３０μｍの幅を有する。いくつかの好ましい実施形態によれば、分離トレンチ１３２は、約５０μｍから７０μｍの幅を有する。

いくつかの実施形態によれば、成形トレンチ１３６は、基板１２０内に少なくとも１００μｍの深さを有する。いくつかの好ましい実施形態によれば、成形トレンチ１３６は、基板内に約２００μｍから２２０μｍの深さを有する。

いくつかの実施形態によれば、成形トレンチ１３６は、少なくとも５０μｍの幅を有する。いくつかの好ましい実施形態によれば、成形トレンチ１３６は、約７５μｍから１２５μｍの幅を有する。

いくつかの好ましい実施形態によれば、成形トレンチ１３６が基板１２０内に約１５０μｍから２００μｍの深さを有した状態で、第２のトレンチ１３４は、基板１２０内に約２μｍから５μｍの深さを有する。いくつかの実施形態によれば、基板１２０内の第２のトレンチ１３４の深さは、成形トレンチ１３６の深さの約５％から１０％である。いくつかの実施形態によれば、第２のトレンチ１３４と成形トレンチ１３６の間に残っている基板１２０の厚さは、基板１２０の元の厚さの少なくとも５％である。いくつかの実施形態によれば、第２のトレンチ１３４と成形トレンチ１３６の間に残っている基板１２０の厚さは、基板１２０の元の厚さの約５％から１５％である。

さらに図３に示すように、分離トレンチ１３２および第２のトレンチ１３４により露出された表面上に酸化物、窒化物および／または酸窒化物（ｏｘｙｎｉｔｒｉｄｅ）などのパッシベーション層１３０を形成することができる。したがって、このパッシベーション層１３０は、第２のトレンチ１３４の深さに対応した長さだけ基板１２０内に伸ばすことができる。本発明の特別な実施形態において、パッシベーション物質は、窒化珪素（ＳｉＮ）、ドープし、またはドープしない二酸化珪素（ＳｉＯ_２）、シリコン酸窒化物（ＳｉＯ_ｘＮ_ｙ）、塗布ガラス（Ｓｐｉｎ−ｏｎ Ｇｌａｓｓ）、ポリイミド、またはその他任意の絶縁材料もしくは膜の組み合わせが可能であり、化学蒸着法（ＣＶＤ）、低圧ＣＶＤ法（ＬＰＣＶＤ）、プラズマＣＶＤ（ＰＥＣＶＤ）、スパッタリング、または後に硬化工程が続く未硬化液体のスピン−オン投与（ｓｐｉｎ−ｏｎ ｄｉｓｐｅｎｓｅ）により堆積させることができる。

基板内にパッシベーション層１３０を形成することにより、活性領域１２２内のｐ−ｎ接合まわりの素子取り付け材料のウィッキングによるＬＥＤ部材の短絡または分流を防止することができる。したがって、第２のトレンチ１３４の形成後に形成されたパッシベーション層１３０を有する本発明の実施形態では、第２のトレンチ１３４の深さは、デバイス１１０を実装する場合、寄生性のあるショットキーダイオード（ｐａｒａｓｉｔｉｃ Ｓｃｈｏｔｔｋｙ ｄｉｏｄｅ）が生成される可能性を低減するように選択することもできる。

本発明の特定の実施形態では、活性領域１２２は、ノースカロライナ州ダラム市のＣｒｅｅ社が製造、販売しているデバイスのような炭化珪素基板上に製造された窒化ガリウムから成るＬＥＤまたはレーザにすることができる。例えば、本発明は、その開示が参照によりあたかも本明細書に完全に記載されたように本明細書に組み込まれる米国特許に記載されたようなＬＥＤおよび／またはレーザで使用するのに適している場合がある（特許文献２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１４、１５および／または１６参照）。その他の好適なＬＥＤおよび／またはレーザが、その開示により本明細書に組み込まれている米国特許に記載されている（特許文献１７、１８、１９、２０、ならびに２１および１参照）。

本発明の特定の実施形態において、発光素子は、活性領域で発生した光がデバイスを透過し、反射して戻る反射層を形成するＰ電極を含んでもよい。反射性のＰ電極および関連した構造が、参照により本明細書に組み込まれる米国特許に記載されている（特許文献１参照）。

ＬＥＤおよび／またはレーザは、基板を透過し、発光が起こるように「フリップチップ」構成で動作するように構成することができる。このような実施形態では、デバイスの光出力を高めるように基板にパターンを形成することができる（例えば、特許文献２３および１参照。）。

図４に、本発明の実施形態による発光素子の製造方法を示す。図４に見られるように、上記のような発光素子が製造される（ブロック２００）。（例えば、分離トレンチ（例えば、分離トレンチ１３２）が形成されるように）この発光素子の各層がエッチングされ、メサを形成する（ブロック２０２）。活性層上のコンタクトがその後、得られたメサ上に形成される（ブロック２０３）。ウェーハが上述したように切断される領域において基板内に伸ばされるトレンチ（例えば、第２のトレンチ１３４）が形成され、およびメサの周囲に形成されることになる（ブロック２０４）。パッシベーション層がメサおよびトレンチの露出面上に形成される（ブロック２０６）。このパッシベーション層内に開口部が形成され、共晶金属コンタクトが形成される（ブロック２０７）。任意で、デバイスの活性領域の反対側のデバイスの基板は、（例えば、成形トレンチ１３６などの成形トレンチを形成することによって）成形される（ブロック２０８）。これらのデバイスはその後、素子を分割する線に沿ってウェーハを切断することにより（個々の素子またはいくつかの素子の組を形成するために）個片切断される（ブロック２１０）。

図５に、エピタキシャル層側のトレンチ製造中に保護層が設けられる本発明の実施形態による発光素子の製造方法を示す。図５に見られるように、上記のような発光素子が製造される（ブロック３００）。（例えば、分離トレンチ（例えば、分離トレンチ１３２）が形成されるように）この発光素子の各層がエッチングされてメサを形成する（ブロック３０２）。活性層上のコンタクトがその後、得られたメサ上に形成される（ブロック３０４）。得られたメサ上にメサの側壁を含む犠牲保護層が形成される（ブロック３０６）。この保護層は、エピタキシャル層側のトレンチ形成中に活性領域を汚染または物理的損傷から保護するために設けてもよい。特定の実施形態では、この保護層は、例えば、窒化珪素、シリコン酸窒化物、二酸化珪素などの誘電層でもよく、あるいはフォトレジスト材料でもよい。しかし、トレンチ形成時にメサを保護できる材料であればどんなものでも用いることができる。

基板内の領域に伸び、そこでウェーハが上述したように切断されるトレンチ（例えば、第２のトレンチ１３４）が形成され、かつメサの周囲に形成することができる（ブロック３０８）。特定の実施形態において、このトレンチは、切断加工切断に起因する汚染または物理的損傷からメサを保護するようにメサの側壁上に犠牲保護層の少なくとも一部を残したまま、例えば切断加工またはレーザースクライビングにより犠牲保護層まで形成される。トレンチ形成の完了後、この犠牲保護層はメサから取り除かれる（ブロック３１０）。犠牲保護層を除去する特定の方法は犠牲保護層の性質によって異なる。誘電層およびフォトレジスト層を除去する方法は当業者によく知られている。

パッシベーション層がメサおよびトレンチの露出面上に形成される（ブロック３１２）。このパッシベーション層内に開口部が形成され、共晶金属コンタクトが形成される（ブロック３１４）。任意で、デバイスの活性領域の反対側のデバイスの基板を、（例えば、成形トレンチ１３６などの成形トレンチを形成することによって）成形することができる（ブロック３１６）。これらのデバイスはその後、素子を分割する線に沿ってウェーハを切断することにより（個々の素子かまたはいくつかの素子の組を形成するために）個片切断される（ブロック３１８）。

本発明の特定の実施形態において、基板の成形は切断加工操作または溝切り（ｓｃｏｒｉｎｇ）操作により実現することができ、その操作では基板の切断加工または溝切りによって基板の成形部の範囲が定まる。例えば、ウェーハに線を刻むのに使用される切断加工用ブレードによってＡＴＯＮ形（例えば、上部に立方体部分がある角錐台）を規定することができる。このような切断加工切断部はその後各デバイスを個片切断する切断線として使用することができる。

上記で説明したように、第２のトレンチ１３４はレーザスクライブで形成することができる。より詳細に説明すると、基板１２０部、および必要に応じて上に重なった任意の層（例えば、活性素子領域１２２が形成される層）をアブレーションにより除去するのにレーザを用いることができる。任意の適切なレーザを使用することができる。いくつかの実施形態によれば、Ｎｄ−ＹＡＧ、エキシマまたはその他の短波長レーザが使用される。

さらに、デバイス製造の各操作が、特定の順序に関して図４および５に示されているが、本発明の実施形態は、このような順序に限定されると解釈されるべきではない。例えば、トレンチ（例えば、トレンチ１３４）は、メサを形成する前に形成してもよく、あるいはパッシベーション層形成後に形成してもよい。パッシベーション層形成後のトレンチ形成は、フリップチップ実装されないデバイスに適しているだろう。それゆえ、本発明は、図４および５に示された特定順序の操作に限定されると解釈されるべきではない。

デバイス分離トレンチおよび第２のトレンチに関して本発明を説明してきたが、本開示に照らして当業者には了解されるように、単一のトレンチで分離トレンチと第２のトレンチの両方を形成してもよい。さらに、３つ以上のトレンチを設けることもできる。それゆえ、本発明の実施形態は、特定数の個別のトレンチに限定されると解釈されるべきではない。

窒化ガリウムから成る素子に関して本発明の実施形態を説明してきたが、本発明の教示と利益は、その他の第ＩＩＩ族窒化物またはその他の半導体材料においても享受することができる。さらに、図３に示すように立方体部分および角錐台部分を有する成形基板に関して本発明の実施形態を説明してきたが、他の形の基板を利用することができる。それゆえ、本発明の実施形態は、本明細書で説明した特定の形に限定されると解釈されるべきではない。

ＬＥＤおよび／またはレーザに関して説明したが、本発明の方法と部材は、ダイオード、トランジスタ、サイリスタなどの個片切断されているその他のデバイスに使用することもできる。

以上のことは本発明を説明するものであって、本発明を限定するものと解釈されるべきではない。本発明の例示的な実施形態について説明してきたが、本発明の新規の教示と利点から著しく逸脱することなく例示的な実施形態において多くの変更された形態が可能であることを当業者は容易に理解するであろう。したがって、このような変更された形態は、すべて本発明の範囲内に含まれるものである。その結果、以上のことは本発明を説明するものであって、開示された特定の実施形態に限定されると解釈されべきではないこと、および開示された実施形態に対する変更された形態、ならびにその他の実施形態は本発明の範囲内に含まれるものである。

従来のＬＥＤを示す概略図である。 従来の手法を用いるフリップチップ実装型ＬＥＤを示す概略図である。 本発明の実施形態によるＬＥＤのウェーハの部分を示す概略図である。 本発明の実施形態によるＬＥＤの製造における加工工程を示す流れ図である。 本発明のその他の実施形態によるＬＥＤの製造における加工工程を示す流れ図である。

Claims (19)

1. 相対向する第１および第２の面を有する半導体基板と、第１および第２のデバイス部を含む、前記基板の第２の面上の少なくとも１つのデバイス層とを使用して半導体デバイスを形成する方法であって、
   前記第１のデバイス部と第２のデバイス部との間の前記基板の前記第１の面に第１のトレンチを形成するステップと、
   前記少なくとも１つのデバイス層内に、前記第１のデバイス部を含む第１のメサおよび前記第２のデバイス部を含む第２のメサの範囲を定める分離トレンチを形成するステップと、
   前記基板の前記第２の面側の前記分離トレンチの中から前記基板へと伸びて前記第１のデバイス部と第２のデバイス部との間の前記基板の前記第２の面において第２のトレンチを形成するステップと、
   前記第１のトレンチおよび前記第２のトレンチに沿って前記基板を切断して、前記基板の第１の部分および前記第１のデバイス部を含む第１のダイならびに前記基板の第２の部分および前記第２のデバイス部を含む第２のダイを形成するステップと、
   を備え、前記第１のトレンチは少なくとも５０μｍの幅を有し、前記第２のトレンチは２〜２５μｍの幅を有する、
   ことを特徴とする方法。
2. 前記第１のトレンチは、前記基板において少なくとも１００μｍの深さを有することを特徴とする請求項１に記載の方法。
3. デバイス面を有する半導体基板と、第１および第２のデバイス部を含む、前記基板のデバイス面上の少なくとも１つのデバイス層とを使用する半導体デバイスを形成する方法であって、
   前記少なくとも１つのデバイス層内に、前記第１のデバイス部を含む第１のメサおよび前記第２のデバイス部を含む第２のメサの範囲を定める分離トレンチを形成するステップと、
   前記第１および第２のメサ上に犠牲層を形成するステップと、
   前記犠牲層が前記第１および第２のメサ上に配置されている間に、前記基板のデバイス面側の前記分離トレンチの中から前記基板へと伸びて前記第１のデバイス部と第２のデバイス部との間の前記基板のデバイス面において第２のトレンチを形成するステップと、
   前記犠牲層を除去するステップと、
   前記第２のトレンチに沿って前記基板を切断して、前記基板の第１の部分および前記第１のデバイス部を含む第１のダイならびに前記基板の第２の部分および前記第２のデバイス部を含む第２のダイを形成するステップと、を備えたことを特徴とする方法。
4. 相対向する第１および第２の面を有する半導体基板と、第１および第２のデバイス部を含む、前記基板の第２の面上の少なくとも１つのデバイス層とを使用して半導体デバイスを形成する方法であって、
   前記第１のデバイス部と前記第２のデバイス部との間の前記基板の前記第１の面において立方体の頂点を備えた角錐台を定めるように第１のトレンチを形成するステップと、
   前記少なくとも１つのデバイス層内に、前記第１のデバイス部を含む第１のメサおよび前記第２のデバイス部を含む第２のメサの範囲を定める分離トレンチを形成するステップと、
   前記基板の第２の面側の前記分離トレンチの中から前記基板へと伸びて前記第１のデバイス部と第２のデバイス部との間の前記基板の前記第２の面において第２のトレンチを形成するステップと、
   前記第１のトレンチおよび前記第２のトレンチに沿って前記基板を切断して、前記基板の第１の部分および前記第１のデバイス部を含む第１のダイならびに前記基板の第２の部分および前記第２のデバイス部を含む第２のダイを形成するステップと、を備えることを特徴とする方法。
5. 前記第１のトレンチは、前記基板において少なくとも１００μｍの深さを有することを特徴とする請求項４に記載の方法。
6. 前記第１のトレンチは、前記基板において少なくとも２００〜２２０μｍの深さを有することを特徴とする請求項４に記載の方法。
7. 前記第２のトレンチは、前記基板において少なくとも２〜５μｍの深さを有し、前記第１のトレンチは、前記基板において少なくとも１５０〜２００μｍの深さを有することを特徴とする請求項４に記載の方法。
8. デバイス面を有する半導体基板と、第１および第２のデバイス部を含む、前記基板のデバイス面上の少なくとも１つのデバイス層とを使用する半導体デバイスを形成する方法であって、
   前記少なくとも１つのデバイス層内に、前記第１のデバイス部を含む第１のメサおよび前記第２のデバイス部を含む第２のメサの範囲を定める分離トレンチを形成するステップと、
   前記基板のデバイス面側の前記分離トレンチの中から前記基板へと伸びて前記第１のデバイス部と第２のデバイス部との間の前記基板の前記デバイス面において第２のトレンチを形成するステップと、
   前記第２のトレンチに沿って前記基板を切断して、前記基板の第１の部分および前記第１のデバイス部を含む第１のダイならびに前記基板の第２の部分および前記第２のデバイス部を含む第２のダイを形成するステップと、を備え、
   前記第２のトレンチを形成するステップは、前記第２のトレンチを前記基板のデバイス面内にレーザースクライビングするステップで形成することを特徴とする方法。
9. 前記第１および第２のダイは、それぞれ第１および第２の発光ダイオード（ＬＥＤ）又はそれぞれ第１及び第２のレーザダイオードを含むことを特徴とする請求項１、３、４又は８に記載の方法。
10. 前記第２のトレンチに沿って前記第１および第２のメサの露出面と前記基板上とに電気絶縁性のパッシベーション層を形成するステップをさらに備えたことを特徴とする請求項１、３、８のいずれかに記載の方法。
11. 前記分離トレンチを形成するステップは、少なくとも１つのデバイス層をエッチングするステップを含むことを特徴とする請求項１、３、８のいずれかに記載の方法。
12. 前記第１および第２のデバイス部上に、それぞれ第１および第２のコンタクトを形成するステップをさらに備えたことを特徴とする請求項１乃至１１のいずれかに記載の方法。
13. 前記第２のトレンチを形成するステップに先立ち犠牲層を形成するステップと、前記第２のトレンチを形成するステップの後に前記犠牲層を除去するステップとをさらに備えたことを特徴とする請求項１乃至１２のいずれかに記載の方法。
14. 前記第２のトレンチを形成するステップは、ダイス加工、切断加工、エッチング、および／またはレーザースクライビングのうちの少なくとも１つの処理ステップを含むことを特徴とする請求項１乃至１３のいずれかに記載の方法。
15. 前記第２のトレンチを形成するステップは、前記基板の第２の面内に前記第２のトレンチをレーザースクライビングで形成するステップを含むことを特徴とする請求項１４に記載の方法。
16. 前記第２のトレンチを形成するステップは、前記基板の第２の面内に前記第２のトレンチを切断加工で形成するステップを含むことを特徴とする請求項１４に記載の方法。
17. 前記第１のトレンチを形成するステップは、前記第１のトレンチが立方体の頂点を備えた角錐台を定めるように前記第１のトレンチを切断加工するステップを含むことを特徴とする請求項１に記載の方法。
18. 前記基板は、ＳｉＣ、ＧａＡｓ、ＧａＰ、サファイアおよびそれらの組み合わせから成る群から選択される材料で形成されることを特徴とする請求項１乃至１７のいずれかに記載の方法。
19. 前記少なくとも１つのデバイス層は、第ＩＩＩ族窒化物を含むことを特徴とする請求項１乃至１８のいずれかに記載の方法。

Images