JP4945167B2 - 半導体発光素子の製造方法及び該製造方法により製造された半導体発光素子の実装方法 - Google Patents
半導体発光素子の製造方法及び該製造方法により製造された半導体発光素子の実装方法 Download PDFInfo
- Publication number
- JP4945167B2 JP4945167B2 JP2006133443A JP2006133443A JP4945167B2 JP 4945167 B2 JP4945167 B2 JP 4945167B2 JP 2006133443 A JP2006133443 A JP 2006133443A JP 2006133443 A JP2006133443 A JP 2006133443A JP 4945167 B2 JP4945167 B2 JP 4945167B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor
- substrate layer
- layer
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Description
本発明は、ＬＥＤなど半導体発光素子に関するものであり、詳細には、面実装が確実に行える構成とした半導体発光素子およびその実装方法に関するものである。
従来のこの種の面実装型のＬＥＤ９０としては、例えば、図１３に示すようなものがあり、Ｐ型層９１とＮ型層９２とがＰＮ接合面を構成するチップのＰ型の端面には電極部９３が設けられ、Ｎ型の端面には電極部９４が設けられている。
そして、それぞれの電極部９３と電極部９４との表面にはハンダのコーティング層９５が設けられており、チップの電極部９３、９４が取付けられた以外の側面には樹脂コーティングが施されて防湿処理とされている。
上記のように構成されたＬＥＤ９０を回路基板上（図示せず）に取付けるときには、回路基板の所定位置に設けられている一対の配線パターン８１上に載置し、必要に応じてはチップの部分で回路基板８０に接着剤８２で固定をしておき、この状態でリフロー炉（図示せず）などの中を通過させ、ハンダの溶融温度以上で加熱を行う。
このようにすることで、電極部９３と、電極部９４とにコーティング層９５として所定の形状を保っていたハンダは図１４に示すように溶融して流れ落ち、前記配線パターン８１上に拡散されるものとなり、リフロー炉を通過した後には、再度硬化して電極部９３と一方の配線パターン８１、及び、電極部９４と他方の配線パターン８１とを機械的、電気的に接続し取付けが行われるものとなる。
特開平０６−３２６３６５号公報
しかしながら、上記に説明した従来の構成の面実装型のＬＥＤ９０においては、配線パターン８１と電極部９３（９４）とは、それぞれの板厚の部分で接しているだけであり、接触面積が狭いものであるので、前記ＬＥＤ９０と、回路基板８０との接続強度は、その大部分をコーティング層９５として電極部９３（９４）に被覆するハンダに頼るものとなる。
従って、リフロー炉の温度、電極部９３（９４）にコーティングされたハンダの厚み、あるいは、配線パターン８１のハンダヌレ性などの諸条件により接合強度にバラツキを生じやすく、例えば、近年では、車両、船舶、航空機など振動、衝撃が激しい機器にもＬＥＤが信頼性の向上を目的として採用されることが多くなったので、上記したように製造時の条件の相違によりバラツキを生じる可能性の高い面実装型のＬＥＤ９０の採用には問題がある。
また、ＬＥＤ９０の光量は、チップの開放面の数に影響を受けるとされているので、一面でリードフレームにダイボンドで取付けられている、例えば、ドーム型と称されているＬＥＤに比べて、電極部９３と電極部９４とで２面が完全に閉止される面実装型のＬＥＤ９０は同一チップを用いたときにも暗くなるという問題点を生じていた。
本発明は上記した従来の問題を解決するための具体的手段として、基板層上に当該基板層と平行な半導体発光層を有する半導体エピ層を備えた半導体発光装置製造方法において、 前記基板層表面に複数の基板層凹部を形成し、該基板層凹部に基板層電極を形成した後に基板層表面電極を形成する第一電極形成工程と、前記半導体エピ層表面に複数の半導体エピ層凹部を形成し、該半導体エピ層凹部に半導体エピ層電極を形成した後に半導体エピ層表面電極を形成する第二電極形成工程とを有し、前記基板層凹部と前記半導体エピ層凹部とが略対称の位置とされる正、負の電極形成工程と、正極および負極の前記基板層電極および半導体エピ層電極の位置にて切断して個別化するダイシング工程とを備えた半導体発光装置の製造方法およびその実装方法を提供することで、バラツキのない充分な取付強度を有する面実装型のＬＥＤの提供を可能として課題を解決するものである。
本発明により、半導体発光装置の端面から側面に回り込む略Ｌ字状とする電極を形成可能な製造方法とすることで、必要な取付け面積を有する電極の形成を可能として、取付強度にバッラツキを生じないものとして課題を解決する。また、このように電極を略Ｌ字状とすることで取付強度を低下させることなく、電極がＬＥＤチップの表面を覆う面積を減少させ、より明るい半導体発光装置の実現を可能とする。
つぎに、本発明を図に示す複数の実施例に基づいて詳細に説明する。
図１は、本発明に係る半導体発光装置１０の製造方法を工程順に示すものであり、符号１は半導体基板である。半導体基板１は、基板層１ａ上に半導体エピ層１ｂが設けられている。半導体エピ層１ｂには図示しないｐ層、ｎ層の半導体層を含み基板層と平行な発光層（ＰＮジャンクション）１ｃを備える。また基板層１ａの反対側となる最外表面には、発光層よりも厚く形成した電流拡散層などの最外層が形成されている。本発明においては、まず、前記半導体基板１の一方の面、図示では加工を半導体エピ層１ｂ側から先に行っているが、これは、基板層１ａ側から行っても良いものである。
本発明では、上記にも説明したように、まず、図２に示すように、半導体エピ層１ｂの最外層側からダイシング、レーザーハーフカット、エッチングなど公知な手段により適宜な深さの凹部２を形成する。前記凹部２の深さは前記発光層（ＰＮジャンクション）１ｃまで達しＰＮジャンクションを破壊するなど、半導体発光素子の機能に影響を与えることのない範囲、例えば電流拡散層の範囲に設定されている。
このようにして形成された凹部２に対しては図３に示すように、マスク３を使用するなどして、前記凹部２内にＡｕなどによる半導体エピ層電極４が形成される、このときに、前記半導体エピ層電極４は前記凹部２を埋める厚さ、即ち、前記半導体エピ層１ｂの表面と、ほぼ面一となる厚さとして形成されていることが好ましい。
その後に、図４に示すように、前記半導体エピ層１ｂの表面側には、例えば蒸着など適宜な手段によりＡｕなどによる表面電極５が一様な膜厚として形成される。尚、このときに、前記半導体エピ層電極４を形成する工程を省略した状態で行っても良いが、この場合の作用、効果については、後に説明するダイシング工程（図８参照）の項で説明を行う。
上記に説明したように、一方の面の側、この説明においては前記半導体エピ層１ｂ側の処理が行われた後には、図５に示すように、前記半導体基板１は裏返され、基板層１ａの側に、上記半導体エピ層１ｂ側と同様な凹部２が形成される。尚、このときに、前記半導体エピ層１ｂ側に形成された凹部２とは、前記ＰＮジャンクション１ｃに対して対称の位置として、基板層１ａ側の凹部２も形成される。
そして、基板層１ａ側の前記凹部２内にも、基板層電極６が形成（図６参照）され、更に、基板層１ａの表面側には、前記半導体エピ層１ｂの表面に行ったのと同様な手段により表面電極５が形成（図７参照）される。以上のようにすることで、前記半導体基板１は図７に示すように、両面の対峙する位置に半導体エピ層電極４、及び、基板層電極６が埋め込まれ、更にその全面を表面電極５で覆った凹部２を有する形態の半導体基板１が得られるものとなる。
図８は上記のように加工が行われた半導体基板１から個別の半導体発光装置１０を得るときのダイシング位置を示すものであり、図８には使用するダイサーの幅Ｗも示してある。このようにして、間隔Ｄでダイシングして個別化することで、最終的に得られる半導体発光装置１０は、図９に斜視図で示すように、本発明の製造方法に係る半導体発光装置１０は端面から上下側面に回り込む電極部７を有するものとなる。
尚、上記に述べたように、凹部２にＡｕの充填を行わず、表面電極５を形成するときには、同時に凹部２内にも表面電極５が付着するものとは成るが、この場合、表面電極５と半導体発光装置１０の凹部２が形成されなかったダイサーにより切断された側面とに段差を生じる恐れを生じ、前記表面電極５を全体的に厚く形成するなどの対応が必要となり、加工に精度を有する、あるいは、全体的にＡｕの付着量が増して、コストが上昇するなどが予想されるので、この実施例ではマスク３により選択的に凹部２にＡｕの充填を行う方法で説明した。
図９は、上記のようにして得られた半導体発光装置１０を斜視図で示すものであり、以上の構成としたことで、回路基板２０のパッド２１などに取付けるときには、端面に有る表面電極５と基板層１ａ側の凹部２により形成された基板層電極６、及び、半導体エピ層１ｂの凹部２に形成された半導体エピ層電極４とで略Ｌ字状として構成される電極部７の双方にハンダが付着して回路基板２０に取付けが行われるものとなる。
よって、基板層電極６は、回路基板２０に設けられたパッド２１に対して面接触の状態となり、ハンダ付け強度も飛躍的に向上するものとなる。以上に説明した構成が本発明における基本的な構成であるが、本発明の製造方法によれば、用途、目的などに応じて、様々な電極部７形状を有する半導体発光装置１０の形成が可能となる。
この第一実施例の製造方法により形成された半導体発光装置１０は、対峙する２面と、正極、負極との２面、都合４面に電極４、５が形成されているものであるので、例えば、図１０に示すように車載用機器、あるいは、航空機、ロケットなど。強い振動、衝撃が加わり、且つ、信頼性が要求される機器に対しては、底面の電極部７により給電すると共に、ワイヤボンディング８によっても給電を行いより信頼性を向上させることができる。
ここで、上記の従来例でも触れたように、ＰＮジャンクション１ｃから発せられる光が電極部７により遮蔽されて失われる光量も少ないものではなく、よって、電極部７の面積をできるだけ小さくすることで、光量の増加が期待できるものとなると云われている。
そこで、この第二実施例では、図１１に示すように、前記凹部２は基板層１ａの側と、半導体エピ層１ｂとに対峙する状態として設けられるものとされ、Ａｕなどの充填が行われ半導体エピ電極４が形成されているが、前記凹部２が設けられる間隔Ｅは第一実施例の約２倍とされている。また、表面電極５も、例えば、マスキングなどの手法で、一端を前記凹部２に接し、例えば、前記凹部２間の略１／４程度と短いものとされている。即ち、前記凹部は、図１１に示すように前記基板層面内方向において適宜の間隔を隔てて複数の凹部が整列しており、基板層電極および半導体エピ層電極は凹部を覆い隣接する凹部間の基板層１ａ若しくは半導体エピ層１ｂの一部を覆う小さなものとしている。
そして、個別化のためのダイシングは、前の第一実施例と同じ寸法Ｄで行う。このようにすることで、第二実施例で得られる半導体発光装置１１の形状は図１２に示すように、前の第一実施例における電極部７の、ほぼ上半部（回路基板２０への取付状態において）が省略された略Ｌ字状の形状のものとなり、当然に光量は省略された電極部７により遮蔽されていた分だけ増加するものとなる。即ち、ダイシング工程を、図１１に示すようにＷの箇所、換言すれば対峙する凹部の位置および隣接する凹部間の非凹部領域にて切断して個別化を行うことで回路パターン２０の配線パターンであるパッド２１に搭載する半導体発光装置の電極形状を略Ｌ字状の形状としている。
また、その他の実施例としては、凹部２の形状を変えるなどして、正極側の電極部と負極側の電極部との形状を変え、回路基板２０に取付時に誤組を生じないようにするなども可能である。
１…半導体基板
１ａ…基板層
１ｂ…半導体エピ層
１ｃ…ＰＮジャンクション
２…凹部
３…マスク
４…半導体エピ層電極
５…表面電極
６…基板層電極
７…電極部
１０…半導体発光装置
２０…回路基板
２１…パッド
１ａ…基板層
１ｂ…半導体エピ層
１ｃ…ＰＮジャンクション
２…凹部
３…マスク
４…半導体エピ層電極
５…表面電極
６…基板層電極
７…電極部
１０…半導体発光装置
２０…回路基板
２１…パッド
Claims (5)
- 基板層上に当該基板層と平行な半導体発光層を有する半導体エピ層を備えた半導体発光装置製造方法において、
前記基板層表面に複数の基板層凹部を形成し、該基板層凹部に基板層電極を形成した後に基板層表面電極を形成する第一電極形成工程と、前記半導体エピ層表面に複数の半導体エピ層凹部を形成し、該半導体エピ層凹部に半導体エピ層電極を形成した後に半導体エピ層表面電極を形成する第二電極形成工程とを有し、前記基板層凹部と前記半導体エピ層凹部とが略対称の位置とされる正、負の電極形成工程と、
正極および負極の前記基板層電極および半導体エピ層電極の位置にて切断して個別化するダイシング工程とを備えた半導体発光装置の製造方法。 - 前記第一電極形成工程および第二電極形成工程の電極層の形成は、電極材料が充填され前記基板層および半導体エピ層表面を平坦化した後に、前記基板層表面電極および半導体エピ層表面電極を形成する、ことを特徴とする請求項１に記載の半導体発光装置の製造方法。
- 前記基板層凹部および半導体エピ層凹部は、前記基板層面内方向において適宜の間隔を隔てて複数の前記基板層凹部および半導体エピ層凹部が整列しており、前記ダイシング工程は、前記基板層面内方向に整列する前記基板層凹部および半導体エピ層凹部と、隣接する基板層凹部の間または半導体エピ層凹部の間の非凹部領域に切断して個別化するダイシング工程である、ことを特徴とする請求項１または請求項２に記載の半導体発光装置の製造方法。
- 前記基板層表面電極および半導体エピ層表面電極は、夫々前記基板層凹部および半導体エピ層凹部を覆い、ダイシングされる非凹部領域を覆わないように形成する、ことを特徴とする請求項３に記載の半導体発光装置の製造方法。
- 基板層上に当該基板層と平行な半導体発光層を有する半導体エピ層を備えた半導体発光装置を配線基板上に実装する実装方法において、
前記基板層表面および前記半導体エピ層表面に対峙するように凹部を形成し、前記凹部内に電極層を形成した後に、前記凹部および凹部周辺の非凹部領域を覆う表面電極を形成し、その後に前記基板層電極および半導体エピ層電極の位置にて切断して個別化して、
前記半導体発光層と平行な端面に設けられた正極および負極の表面電極と、前記半導体発光層と略直交方向とされ前記表面電極と接続する前記電極層を有する面実装型の半導体発光装置を形成し、
正極および負極の前記電極層が、前記配線基板の配線パターンに乗るように配置し、
次に前記半導体発光装置端面の表面電極と前記配線パターンとを電気的に接続することを特徴とする半導体発光装置の実装方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006133443A JP4945167B2 (ja) | 2006-05-12 | 2006-05-12 | 半導体発光素子の製造方法及び該製造方法により製造された半導体発光素子の実装方法 |
| US11/677,097 US7691728B2 (en) | 2006-05-12 | 2007-02-21 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006133443A JP4945167B2 (ja) | 2006-05-12 | 2006-05-12 | 半導体発光素子の製造方法及び該製造方法により製造された半導体発光素子の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007305829A JP2007305829A (ja) | 2007-11-22 |
| JP4945167B2 true JP4945167B2 (ja) | 2012-06-06 |
Family
ID=38684292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006133443A Expired - Fee Related JP4945167B2 (ja) | 2006-05-12 | 2006-05-12 | 半導体発光素子の製造方法及び該製造方法により製造された半導体発光素子の実装方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7691728B2 (ja) |
| JP (1) | JP4945167B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5227677B2 (ja) * | 2008-06-23 | 2013-07-03 | スタンレー電気株式会社 | Ｌｅｄの実装構造、ｌｅｄ光源及びこれを備えたバックライト装置 |
| JP5262533B2 (ja) * | 2008-09-30 | 2013-08-14 | 豊田合成株式会社 | 半導体装置の製造方法 |
| CN103137832B (zh) * | 2013-03-13 | 2017-03-15 | 深圳市晨日科技有限公司 | Led一体化制造工艺 |
| TWI506813B (zh) * | 2013-04-09 | 2015-11-01 | Unity Opto Technology Co Ltd | Single crystal dual light source light emitting element |
| CN104201269A (zh) * | 2014-08-29 | 2014-12-10 | 李媛 | 一种单侧电极芯片的led封装结构 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0530972B1 (en) * | 1991-08-02 | 1997-11-05 | Canon Kabushiki Kaisha | Liquid crystal image display unit |
| US5643803A (en) * | 1992-09-18 | 1997-07-01 | Nippondenso Co., Ltd. | Production method of a semiconductor dynamic sensor |
| DE4305296C3 (de) * | 1993-02-20 | 1999-07-15 | Vishay Semiconductor Gmbh | Verfahren zum Herstellen einer strahlungsemittierenden Diode |
| JP3022049B2 (ja) | 1993-05-14 | 2000-03-15 | シャープ株式会社 | チップ部品型の発光ダイオードの実装方法 |
| ATE196710T1 (de) * | 1993-07-07 | 2000-10-15 | Heinze Dyconex Patente | Strukturierte leiterplatten und folienleiterplatten und verfahren zu deren herstellung |
| US5418190A (en) * | 1993-12-30 | 1995-05-23 | At&T Corp. | Method of fabrication for electro-optical devices |
| US5949118A (en) * | 1994-03-14 | 1999-09-07 | Nippondenso Co., Ltd. | Etching method for silicon substrates and semiconductor sensor |
| EP0760157B1 (en) * | 1994-05-16 | 1998-08-26 | Raychem Corporation | Electrical devices comprising a ptc resistive element |
| JPH0818087A (ja) * | 1994-07-05 | 1996-01-19 | Fuji Electric Co Ltd | 半導体光センサおよびその製造方法 |
| JPH0936385A (ja) * | 1995-07-25 | 1997-02-07 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
| JP2907323B2 (ja) * | 1995-12-06 | 1999-06-21 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JPH1012928A (ja) * | 1996-06-21 | 1998-01-16 | Stanley Electric Co Ltd | ワイヤーボンドレス面実装型ｌｅｄ素子 |
| DE69725689T2 (de) * | 1996-12-26 | 2004-04-29 | Matsushita Electric Industrial Co., Ltd., Kadoma | Gedruckte Leiterplatte und elektronische Bauteile |
| JP2002502554A (ja) * | 1997-06-04 | 2002-01-22 | タイコ・エレクトロニクス・コーポレイション | 回路保護デバイス |
| US6201264B1 (en) * | 1999-01-14 | 2001-03-13 | Lumileds Lighting, U.S., Llc | Advanced semiconductor devices fabricated with passivated high aluminum content III-V materials |
| US6838972B1 (en) * | 1999-02-22 | 2005-01-04 | Littelfuse, Inc. | PTC circuit protection devices |
| DE69925837T2 (de) * | 1999-10-29 | 2005-10-27 | Sensonor Asa | Mikromechanischer Sensor |
| TW511405B (en) * | 2000-12-27 | 2002-11-21 | Matsushita Electric Ind Co Ltd | Device built-in module and manufacturing method thereof |
| US6995032B2 (en) * | 2002-07-19 | 2006-02-07 | Cree, Inc. | Trench cut light emitting diodes and methods of fabricating same |
| US7367114B2 (en) * | 2002-08-26 | 2008-05-06 | Littelfuse, Inc. | Method for plasma etching to manufacture electrical devices having circuit protection |
| US7132321B2 (en) * | 2002-10-24 | 2006-11-07 | The United States Of America As Represented By The Secretary Of The Navy | Vertical conducting power semiconductor devices implemented by deep etch |
| WO2004066391A1 (ja) * | 2003-01-20 | 2004-08-05 | Mitsubishi Denki Kabushiki Kaisha | 半導体装置 |
| JP2004319784A (ja) * | 2003-04-16 | 2004-11-11 | Sanyo Electric Co Ltd | 固体撮像素子及びその製造方法 |
| JP2005159035A (ja) * | 2003-11-26 | 2005-06-16 | Sumitomo Electric Ind Ltd | 発光ダイオード及び発光装置 |
| US7259411B1 (en) * | 2003-12-04 | 2007-08-21 | National Semiconductor Corporation | Vertical MOS transistor |
| JP4049119B2 (ja) * | 2004-03-26 | 2008-02-20 | セイコーエプソン株式会社 | 強誘電体メモリ素子の製造方法 |
| US20080042150A1 (en) * | 2004-06-23 | 2008-02-21 | Tomoji Yamaguchi | White Light Emitting Device and Method for Manufacturing the Same |
| JP2006278610A (ja) * | 2005-03-29 | 2006-10-12 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP5048230B2 (ja) * | 2005-03-30 | 2012-10-17 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置およびその製造方法 |
| JP2007005568A (ja) * | 2005-06-23 | 2007-01-11 | Toshiba Corp | 半導体装置 |
| JP2008066694A (ja) * | 2006-03-16 | 2008-03-21 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
-
2006
- 2006-05-12 JP JP2006133443A patent/JP4945167B2/ja not_active Expired - Fee Related
-
2007
- 2007-02-21 US US11/677,097 patent/US7691728B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7691728B2 (en) | 2010-04-06 |
| US20070262329A1 (en) | 2007-11-15 |
| JP2007305829A (ja) | 2007-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI422076B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| JP4516320B2 (ja) | Ｌｅｄ基板 | |
| US8319246B2 (en) | Semiconductor device and method for manufacturing same | |
| TWI675497B (zh) | 發光裝置封裝及搭載發光裝置之封裝 | |
| JP2011187692A (ja) | 半導体発光装置及びその製造方法 | |
| JP4945167B2 (ja) | 半導体発光素子の製造方法及び該製造方法により製造された半導体発光素子の実装方法 | |
| US20090139755A1 (en) | Surface mounted semiconductor device and method for manufacturing same | |
| US20090242927A1 (en) | Semiconductor light emitting module and method for manufacturing the same | |
| WO2006109566A1 (ja) | 半導体装置 | |
| US9806225B2 (en) | Method of producing an optoelectronic semiconductor chip and an optoelectronic semiconductor chip | |
| TWI523163B (zh) | Semiconductor package and wireframe | |
| US9660150B2 (en) | Semiconductor light-emitting device | |
| TWI450345B (zh) | 晶片封裝體及其形成方法 | |
| KR20180136723A (ko) | 발광 소자 패키지 및 이의 제조 방법 | |
| JP2011114154A (ja) | 発光素子及びそれを用いた発光装置の製造方法 | |
| KR20160002962A (ko) | 광전자 반도체 칩 및 광전자 반도체 컴포넌트 | |
| KR100609969B1 (ko) | 발광 소자 패키지 및 그의 제조 방법 | |
| KR101819907B1 (ko) | 반도체 발광소자용 기판 | |
| KR101778138B1 (ko) | 반도체 발광소자용 기판 | |
| KR102562064B1 (ko) | 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈 | |
| JP2006523920A (ja) | 半導体素子を形成する方法 | |
| JP7222827B2 (ja) | 半導体装置、および、その製造方法 | |
| JP5426788B2 (ja) | 半導体発光装置 | |
| JP5822294B2 (ja) | 発光ダイオード | |
| KR20120016787A (ko) | 발광 다이오드 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110629 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120305 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4945167 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |