JP5262533B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5262533B2
JP5262533B2 JP2008255007A JP2008255007A JP5262533B2 JP 5262533 B2 JP5262533 B2 JP 5262533B2 JP 2008255007 A JP2008255007 A JP 2008255007A JP 2008255007 A JP2008255007 A JP 2008255007A JP 5262533 B2 JP5262533 B2 JP 5262533B2
Authority
JP
Japan
Prior art keywords
metal layer
semiconductor
pad
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008255007A
Other languages
English (en)
Other versions
JP2010087264A (ja
Inventor
浩一 五所野尾
実希 守山
Original Assignee
豊田合成株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 豊田合成株式会社 filed Critical 豊田合成株式会社
Priority to JP2008255007A priority Critical patent/JP5262533B2/ja
Publication of JP2010087264A publication Critical patent/JP2010087264A/ja
Application granted granted Critical
Publication of JP5262533B2 publication Critical patent/JP5262533B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item

Description

本発明は半導体装置の製造方法の改良に関する。

従来、半導体素子を実装する際にワイヤーボンディングを不要とするために、半導体素子を横倒しした状態、即ち、両電極が半導体素子の両側面に位置した状態で、実装基板上に実装することが行われている。例えば、特許文献1には、次のようなLEDチップの実装方法が開示されている。即ち、まず、一方の側面にp側電極を、他方の側面にn側電極をそれぞれ有するLEDチップの両電極の表面にハンダをコーティングしてハンダ層を設ける。その後、このハンダ層を有するLEDチップを実装基板の所定パターン上に載置し、リフロー炉でハンダの溶融温度以上に加熱するものである。これにより、ハンダ層の一部が溶融して流れ落ち、LEDチップの両電極がそれぞれ所定パターン上に電気的に接続されるとともに機械的にも固定されて、当該LEDチップが実装基板に実装される。
他の例として、特許文献2には、導電性ペーストを介して実装基板上にLEDチップを横倒しした状態で実装するとともに、実装基板に設けられたスルーホールを利用して、電極を実装基板の裏面に引き出す方法が開示されている。さらに、特許文献3には、LEDチップにその端面から側面に回り込むL字型の電極を設けて、当該LEDチップを横倒しした状態で実装基板に実装する方法が開示されている。この方法によれば、L字型の電極に沿ってハンダや銀ペースト等の導電性ペーストがLEDチップの端面から側面に回り込んで接着面積が増す。これにより、両電極の接着強度が向上するとともに、熱引き等の面でも有利となる。

特開平6−332365号 特開平8−213660号公報 特開2007−305829号公報

特許文献1〜3に開示の方法では、両電極間において、ハンダ等の導電性ペーストの漏出による短絡を防止するために、半導体素子(LEDチップ)の側面に絶縁体でコーティングする必要がある。そのため、製造工程が複雑化していた。また、ハンダの溶融接合や導電性ペーストの硬化接合により半導体素子を固定するため、取り付けの位置精度に問題が生じる場合がある。
そこで、本発明は、電極を両側面に有する半導体素子を回路基板上に横倒しした状態実装する半導体装置の製造方法において、製造工程を簡略化することを目的とする。さらに、半導体素子の取り付け位置精度を向上することを目的とする。

上記課題を解決するため、本発明は次の構成からなる。即ち、
導電性基板の一方の側にp側電極と該p側電極上に形成される厚さ3〜20μmの第1金属層とを備え、前記導電性基板の他方の側にn側電極と該n側電極上に形成される厚さ3〜20μmの第2金属層とを備える半導体素子、を準備するステップと、
第1パッド及び第2パッドを有する所定パターンが形成された実装基板上に、前記第1金属層が前記第1パッド上に位置するとともに、前記第2金属層が前記第2パッド上に位置するように、前記半導体素子を載置するステップと、
前記実装基板上に載置した前記半導体素子の前記第1金属層と前記第1パッドとを固相接合し、前記第2金属層と前記第2パッドとを固相接合するステップと、
を含む半導体装置の製造方法である。

本発明の半導体装置の製造方法では、まず、導電性基板を挟んでp側電極とn側電極を備えるpn接合型の半導体素子であって、p側電極上に肉厚の第1金属層を備え、n側電極上に肉厚の第2金属層を備える半導体素子を準備する。そして、この半導体素子の第1金属層が第1パッド上に位置するとともに、第2金属層が第2パッド上に位置するように、この半導体素子を実装基板上に載置する。これにより、半導体素子は横倒しした状態で実装基板上に載置されることとなる。その後、第1金属層を第1パッドに固相接合するとともに、第2金属層を第2パッドに固相接合する。このように固相接合することにより、半導体素子の側面に第1金属層や第2金属層の一部が回り込まないため、半導体素子に短絡防止用のコーティングを施す必要がなく、接合の工程が簡略化される。さらに、第1金属層と第2金属層とが実装基板上の第1パッド及び第2パッド上にそれぞれ位置するように、半導体素子を横倒しした状態で実装基板上に載置するため、それぞれの固相接合を同一工程で行うことができる。これにより、接合の工程をさらに簡略化することができる。また、ワイヤーボンディングで接合する場合に比べて、実装基板のパッドと電極との接合面積が広いため、熱引きが良く、電流密度の面でも有利である。また、電流拡散性も向上する。さらに、高い電流密度で駆動してもVf増加が少なく、発熱量も少なくなる。

本発明は半導体装置、例えば、LEDランプ、IC、LSIなどの製造方法に関する。
本発明の製造方法の第1のステップでは、導電性基板の一方の側にp側電極と該p側電極上に形成される厚さ3〜20μmの第1金属層とを備え、導電性基板の他方の側にn側電極と該n側電極上に形成される厚さ3〜20μmの第2金属層とを備える半導体素子を準備する。半導体素子としてIII族窒化物系化合物半導体素子を挙げることができる。ここで、III族窒化物系化合物半導体とは、一般式としてAlGaIn1−X−YN(0≦X≦1、0≦Y≦1、0≦X+Y≦1)の四元系で表され、AlN、GaN及びInNのいわゆる2元系、AlGa1−xN、AlIn1−xN及びGaIn1−xN(以上において0<x<1)のいわゆる3元系を包含する。III族元素の少なくとも一部をボロン(B)、タリウム(Tl)等で置換しても良く、また、窒素(N)の少なくとも一部もリン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)等で置換できる。III族窒化物系化合物半導体は任意のドーパントを含むものであっても良い。n型不純物として、Si、Ge、Se、Te、C等を用いることができる。p型不純物として、Mg、Zn、Be、Ca、Sr、Ba等を用いることができる。かかるIII族窒化物系化合物半導体を積層して発光素子(LEDチップ)を構成することができる。発光のための層構成として量子井戸構造(多重量子井戸構造若しくは単一量子井戸構造)を採用することができる。そのほか、シングルへテロ型、ダブルへテロ型、ホモ接合型を採用することもできる。

本発明では半導体素子は以下のステップで形成することができる。即ち、導電性基板の上面側に、n型半導体層、活性層、p型半導体層を順次形成するステップと、p型半導体層上にp側電極を形成し、導電性基板の裏面側にn側電極を形成するステップと、p側電極に厚さ3〜20μmの第1金属層を形成し、n側電極に厚さ3〜20μmの第2金属層を形成するステップと、導電性基板をダイシングして個々の半導体素子を形成するステップである。
導電性基板の材質は特に限定されず、GaN(窒化ガリウム)、SiC、Gaなどを採用できる。導電性基板の厚さは厚い方が好ましい。光の取り出し効率が向上するからである。また、半導体素子の実装もしやすくなる。導電性基板の厚さは例えば100μm〜500μm、好ましくは200μm〜400μm、とすることができる。
p側電極及びn側電極は高反射性の電極であることが好ましい。ここでいう「高反射性の電極」とは、半導体素子内部(半導体層及び基板)と電極の界面に入射する光に対して、高い反射率を有する電極を指す。高反射性の電極の材料は半導体素子から放出される光の波長に応じて適切なものを選択できる。高反射性の電極の材料として、例えば、Al、Ag、又はこれらを含む合金を選択することができる。
n型半導体層、活性層、p型半導体層、p側電極及びn側電極は、周知の有機金属気相成長法(MOCVD法)、分子線結晶成長法(MBE法)、ハライド系気相成長法(HVPE法)、スパッタ法、イオンプレーティング法等によって形成することができる。p型不純物をドープした後にIII族窒化物系化合物半導体を電子線照射、プラズマ照射若しくは炉による加熱にさらすことも可能である。なお、n型半導体層と活性層との間にnクラッド層を設けても良い。また、p型半導体層と活性層との間にpクラッド層を設けても良い。p型半導体層上にさらにn型半導体層を形成してnpn接合(トンネル接合)とすることもできる。また、p型半導体層とp側電極との間、又はn型半導体層とn側電極との間に、各電極の反射率を大きく低下させない程度の金属製の薄層を設けることとしてもよい。薄層の材質としては、Ti、TiN、Ni、Ptなどを採用することができる。このような薄層を設けることにより、電極と半導体層との密着性が向上するとともに接触抵抗が低減する。また、薄層の代わりに透明導電性酸化物層を設けても良い。p型半導体層と酸化物層との屈折率で決まる臨界角以上の光を全反射するため更なる反射率の向上を見込め、また密着性の向上及び接触抵抗の低減が図れるからである。さらに、透明導電性酸化物を多層として導電性DBR層とすることで、更なる反射率の向上を図っても良い。
p型半導体層の一部をエッチングして、当該エッチングした面のうちp型半導体層からn型半導体層にかかる領域に保護膜を形成してもよい。保護膜の材質は、SiOなど公知のものを採用できる。

第1金属層及び第2金属層は、メッキ、蒸着、スパッタリング、金属微粒子ペーストの塗布、など、公知の方法で形成することができる。金属層の材質は、Au、Ag、Al及び主成分としてこれらを含む合金から選択することができる。なかでもAuを選択することが好ましい。Auは高導電性を有するとともに、延性・展性に富むため、後述の実装基板上のパッドとの固相接合において高い接着性と安定性を発揮するからである。第1金属層及び第2金属層の厚さは3〜20μmとするが、好ましくは3〜18μm、さらに好ましくは5〜15μmである。第1金属層及び第2金属層の厚さが薄いと、後述の実装基板上のパッドと接する面積が少なくなるため、本発明の効果が十分に奏されない。また、第1金属層及び第2金属層の厚さが必要以上に大きいと、実装領域が不要に拡大するため、好ましくない。また、コスト面でも不利となり、好ましくない。p側電極と第1金属層との間、又はn側電極と第2金属層との間に、バリア層を設けても良い。バリア層は公知の方法で形成することができる。

導電性基板のダイシングは、ダイシングブレードによる切削、スクライビング、レーザー照射による分割など、公知の方法により行うことができる。ダイシングにより半導体素子を任意の大きさに形成することができる。半導体素子の側面に凹凸が形成することが好ましい。中でも実装した状態、即ち半導体素子を横倒しした状態で上面となる面に凹凸が形成することが好ましい。半導体素子(LEDチップ)の光の取り出し効率が向上するからである。半導体素子の側面に凹凸を形成する方法は特に限定されない。例えば、ダイシングによる分離面を劈開面からずらすことにより、ダイシングと同時に半導体素子の側面の凹凸を形成することができる。さらに、横倒しした状態で上面となる面のみに凹凸が出来るように、レーザーの照射条件などのダイシング条件を調節することも出来る。

本発明の第2のステップでは、第1パッド及び第2パッドを有する所定パターンが形成された実装基板上に、第1金属層が第1パッド上に位置するとともに、第2金属層が第2パッド上に位置するように、半導体素子を載置する。実装基板の材質は特に限定されないが、信頼性を考慮して例えば、アルミナ、AlNなど経時劣化の少ない材質が好ましい。半導体素子(LEDチップ)の放出光の利用率が向上するからである。第1パッド及び第2パッドの材質は、第1金属層及び第2金属層と同一の材質であることが好ましい。第1パッド(第2パッド)と第1金属層(第2金属層)の接着性が高まるからである。第1パッド及び第2パッドの大きさ及び形状は第1金属層及び第2金属層の厚さ及びチップの長辺の長さを考慮して決定することができる。例えば、第1パッド及び第2パッドを約20μm×600μmの矩形とすることが出来る。

本発明の第3のステップでは、実装基板上に載置した半導体素子の第1金属層と第1パッドとを固相接合し、第2金属層と第2パッドとを固相接合する。固相接合は例えば、治具により第1金属層(第2金属層)を第1パッド(第2パッド)に押し当てて圧着したり、所定形状の治具に沿って第1金属層(第2金属層)の一部を変形して第1パッド(第2パッド)にかしめることにより行うことができる。
既述の第2のステップ(半導体素子を載置するステップ)において、第1金属層と第1パッドとの間、及び第2金属層と第2パッドとの間に金属バンプをそれぞれ設け、第3のステップ(固相接合するステップ)において、当該金属バンプを介して第1金属層と第1パッドとを固相接合し、第2金属層と第2パッドとを固相接合することとしてもよい。これにより、第1金属層と第1パッド(及び第2金属層と第2パッド)の接合がより安定する。また、半導体素子を載置する際の位置決めが容易となる。金属バンプの材質は、第1金属層及び第2金属層と同一であることが好ましい。第1金属層と第1パッド(及び第2金属層と第2パッド)の接着性が良好となるからである。金属バンプは、公知の方法で形成することができる。例えば、当該実装基板上にフォトリソグラフィにより所定のパターンのレジスト層を設けた後に、メッキにより金属バンプを形成することができる。なお、固相結合を行う際の温度は700℃以下が好ましい。温度がこれよりも高いとチップの活性層などにダメージを与える恐れがあるからである。

半導体素子と実装基板の間に空間部が形成されるように、第1金属層と第1パッド、第2金属層と第2パッドをそれぞれ固相接合してもよい。半導体素子(LEDチップ)の屈折率に比べて空間部の屈折率が小さいため、空間部を形成することにより、実装基板へのLEDチップの光の入射が少なくなって、実装基板での光の吸収が減り、光の取り出し効率が相対的に大きくなるからである。また、当該空間部を絶縁体で充填しても良い。これにより絶縁性が確保されるとともに半導体素子の放熱性が向上し、信頼性が高まる。また、半導体素子と実装基板との接着領域が増すため、安定性が増す。ところで、LEDチップを横倒ししない通常の実装方法では、「発光面積≒実装基板との接触面積」となるが、本発明ではLEDチップを横倒しして実装するため、「側面の面積≒実装基板との接触面積」となる。そのため、発光面積を変えることなく、実装基板との接触面積を大きくできるため、LEDチップの放熱性が一層向上し、信頼性がさらに高まる。

半導体素子の封止部材の材質は任意のものを採用できる。中でも、低融点ガラスを採用することが好ましい。熱や光による封止部材の劣化が抑えられるからである。なお、封止工程は既述の固相接合の工程と同時に行うこともできる。
以下、実施例に基づき本発明をより詳細に説明する。

本発明の半導体装置の製造方法1のフロー図を図1に示す。本発明の半導体装置の製造方法1は、導電性基板の上面側に、n型半導体層、活性層、p型半導体層を順次形成するステップ(第1のステップ11)と、p型半導体層上にp側電極を形成し、導電性基板の裏面側にn側電極を形成するステップ(第2のステップ12)と、p側電極に厚さ3〜20μmの第1金属層を形成し、n側電極に厚さ3〜20μmの第2金属層を形成するステップ(第3のステップ13)と、導電性基板をダイシングして個々の半導体素子(LEDチップ)を形成するステップ(第4のステップ14)と、第1パッド及び第2パッドを有する所定パターンが形成された実装基板上に、第1金属層が第1パッド上に位置するとともに、第2金属層が第2パッド上に位置するように、半導体素子を載置するステップ(第5のステップ15)と、実装基板上に載置した半導体素子の第1金属層と第1パッドとを固相接合し、第2金属層と第2パッドとを固相接合するステップ(第6のステップ16)と、を含む。なお、第2ステップ12と第3ステップ13を同時に行うこととしてもよい。

図2(A)〜(E)に第1ステップ11から第4ステップ14までの工程を示す模式図を示す。まず、図2(A)に示すように、導電性基板であるGaN(窒化ガリウム)基板17を準備する。GaN基板17の厚さは約300μmである。次に図2(B)に示すように、GaN基板17の上面側にn型半導体層18、活性層19、p型半導体層20をMOCVDにより順次積層する(図1の第1ステップ11)。
n型半導体層18として、GaN基板17の上にシリコン(Si)を1×1018cm−3ドープしたGaNから成る膜厚約4μmのnコンタクト層が形成される。さらにこのnコンタクト層の上に、Si濃度1×1018cm−3のInGaN層とSi濃度1×1018cm−3のGaN層とを20回繰り返し積層したnクラッド層が形成される。

活性層19として、InGaN層と膜厚3nmのアンドープAlGaN層とを6回繰り返して積層した多重量子井戸構造が形成される。

p型半導体層20として、膜厚2nmのMg濃度1×1019cm−3のAl0.2Ga0.8N層と膜厚2nmのMg濃度1×1019cm−3のIn0.03Ga0.97N層とを7回繰り返して積層したpクラッド層が形成される。
pクラッド層の上には、Mg濃度4×1019cm−3のp−GaN層から成る膜厚50nmのpコンタクト層が形成され、その上には、Mg濃度2×1020cm−3のp−GaN層から成る膜厚15nmのp+コンタクト層が形成される。

その後、図2(C)に示すように、p型半導体層20上にp側電極21を形成し、導電性基板の裏面側にn側電極22を形成する(図1の第2ステップ12)。p側電極21及びn側電極22は蒸着により積層する。
次に図2(D)に示すように、p側電極21に第1金属層25を形成し、n側電極22に第2金属層26を形成する。第1金属層25及び第2金属層26はAuをメッキして形成する。第1金属層25及び第2金属層26の厚さはいずれも約20μmである(図1の第3ステップ13)。
次に図2(E)に示すように、GaN基板17をダイシングして個々のLEDチップ27を形成する(図1の第4ステップ14)。LEDチップ27の大きさは高さ約300μm、幅約150μm、奥行き約600μmで縦長の直方体である。

図3(F)、(G)に第5ステップ15及び第6ステップ16の工程を示す模式図を示す。図3(F)に示すように、上記第4ステップ14で形成したLEDチップ27を横倒しして、第1パッド28及び第2パッド29を有する所定パターンが形成された実装基板30上に、第1金属層25が第1パッド28上に位置するとともに、第2金属層26が第2パッド29上に位置するように載置する(図1の第5ステップ15)。実装基板30はアルミナ製であって、熱などによる経時劣化が少なく、また光の吸収が少ないため、LEDチップ27の放出光の利用率が向上する。第1パッド28及び第2パッド29は実装基板30上に設けられ、配線(図示せず)とともに、LEDチップ27に電力を供給するための所定パターン(図示せず)を形成している。第1パッド28及び第2パッド29の形状は、約20μm×約600μmの矩形となっている。図3(F)に示すように、横倒しした状態のLEDチップ27において、実装基板30側となる面(横倒し状態の下面)の内、第1金属層25(第2金属層26)と第1パッド28(第2パッド29)とが当接する領域を除く領域と、実装基板30との間には空間部31が形成されており、絶縁状態が確保されている。

次に図3(G)に示すように、第5ステップ15で載置したLEDチップ27の第1金属層25及び第2金属層26を、治具32により実装基板30の方向(矢印Aで示す方向)に押圧して、第1金属層25と第1パッド28を固相接合し、第2金属層26と第2パッド29を固相接合(圧着)する(図1の第6ステップ16)。当該第6ステップ16は約200℃の温度下で行う。圧着後、エポキシ樹脂製の封止樹脂によりLEDチップ27を封止する。なお、ヒーターなどを用いて実装基板30を加熱してもよいが、実装基板30を加熱せず、治具32を加熱して固相結合することもできる。この方法によれば接合に最低限必要な熱を加えられるため、基板や素子への熱によるダメージを低減させることができる。接合には超音波を併用してもよい。

以上のように、本発明の半導体装置の製造方法では、第1金属層25及び第2金属層26の厚さはいずれも約20μmであって、肉厚に形成されているため、第1パッド28及び第2パッド29との接する面積が十分確保される。そのため、治具32による圧着を容易かつ確実に行うことができる。これのように圧着(固相接合)によりLEDチップ27が実装されるため、LEDチップ27の側面(横倒しした状態の下面)にハンダなどの接合材が回り込むことがない。その結果、リークや短絡の発生が防止される。さらに、このように、接合材が回り込むことがないため、LEDチップ27の側面に短絡防止用のコーティングを施す必要がなく、接合の工程が簡略化される。さらに、LEDチップ27はGaN基板17を挟んで電極が設けられる、いわゆる上下電極タイプであるにもかかわらず、実装基板30への実装を一つの工程で行うことができる。これにより、接合工程がさらに簡略化される。また、ワイヤーボンディングで接合する場合に比べて、p側電極21は第1金属層25を介して、第1パッド28と広い面積で接合することとなる。同様に、ワイヤーボンディングで接合する場合に比べて、n側電極22は第2金属層26を介して、第2パッド29と広い面積で接合することとなる。これにより、熱引きが良く、電流密度の面でも有利である。また、電流拡散性も向上する。さらに、従来のLEDチップよりも高い電流密度で駆動してもVf増加が少なく、発熱量も少なくなる。
なお、本実施例では空間部31を空気層としたが、空間部31に絶縁体を充填しても良い。これにより空間部31での絶縁性が一層確保され、リークの発生がさらに防止される。

本発明の他の実施例である半導体装置の製造方法2のフロー図を図4に示す。なお、以下の説明において、半導体装置の製造方法1と同一の工程及び部材には同一の符号をしてその説明を省略する。
図4に示すように、第1ステップ11から第4ステップ14は半導体装置の製造方法1と同一である。その後、第1パッド28及び第2パッド29を有する所定パターンが形成された実装基板30の第1パッド28及び第2パッド29上にそれぞれ金属バンプを設ける(第4aステップ140)。金属バンプはAu製で、フォトリソグラフィーにより第1パッド28及び第2パッド29の所定位置に形成する。次に、第1金属層25が金属バンプを介して第1パッド28上に位置するとともに、第2金属層26が金属バンプを介して第2パッド29上に位置するように、LEDチップ27を載置する(第5ステップ150)。そして、実装基板30上に載置したLEDチップ27の第1金属層25と第1パッド28を金属バンプを介して固相接合し、第2金属層26と第2パッド29を金属バンプを介して固相接合する(第6ステップ160)。

図5(F’)、(G’)に第5ステップ150及び第6ステップ160の工程を示す模式図を示す。図5(F’)に示すように、LEDチップ27の上記第4ステップ14で形成したLEDチップ27を横倒しして、第1金属層25が第1パッド28上に設けられた金属バンプ33と接し、かつ、第2金属層26が第2パッド29上に設けられた金属バンプ34と接するように実装基板30上に載置する。金属バンプ33、34の形状は、実装基板30から離れる程に径が小さくなる部分円錐形状であって、その大きさは底部(第1パッド28及び第2パッド29との接合部)の直径が約20μm、頂部(底部と反対側の端部)の直径が約5μmとなっている。その後、図5(G’)に示すように、治具320によりLEDチップ27全体を実装基板30の方向(矢印Bで示す方向)に押圧する。これにより、第1金属層25と第1パッド28が金属バンプ33を介して固相接合される。同時に第2金属層26と第2パッド29が金属バンプ34を介して固相接合される。

以上のような半導体装置の製造方法2では、金属バンプ33、34は部分円錐形状であって、その底部の直径が約20μmであり、頂部に向かって細くなっている。一方、第1金属層25及び第2金属層26の厚さは約20μmである。そのため、接合時において、金属バンプ33、34が第1金属層25及び第2金属層26からはみ出さない。これにより、リークの発生が防止される。さらに、金属バンプ33、34によりLEDチップ27を載置する際の位置決めが容易となり、実装が容易となる。また、半導体装置の製造方法2においても、半導体装置の製造方法1と同様の効果を奏する。

以上の二つの実施例では半導体素子としてLEDチップ27を実装する半導体装置の製造方法をあげたが、さらに他の実施例として、図6に示すLEDチップ270を実装する半導体装置の製造方法を以下に説明する。なお、半導体装置の製造方法1、2と同一の工程及び部材には同一の符号をしてその説明を省略する。
図6(A)に示すように、LEDチップ270はGaN基板17、n型半導体層18、活性層19、p型半導体層20、p側電極21、n側電極22、第1金属層25、第2金属層26、保護層35、第1バリア層36、第2バリア層37を備える。LEDチップ270の形成方法は以下の通りである。LEDチップ27と同様にn型半導体層18、活性層19及びp型半導体層20を形成する(図1において示す第1ステップ)。続いて、n型半導体層18、活性層19及びp型半導体層20の一部をエッチングする。その後、p型電極21及びn型電極22を形成する(図1において示す第2ステップ)。その後、上記エッチングにより形成された側面を覆い且つp型電極が露出するようにSiOを、PECVD、蒸着、スパッタ、塗布法などの通常の成膜法とリソグラフィ、エッチングにより形成して保護層35とする。その後、p型電極21の上にTiNからなる第1バリア層36を形成し、n型電極22の上にTiNからなる第2バリア層37を形成する。第1バリア層36、第2バリア層37には、TiNの他、W、Pt、Ni、Tiなどの金属またはこれらの窒化物や炭化物を用いることができる。これらのバリア材によりp側電極と第1金属層、あるいはn側電極t第2金属層の間の拡散を防止したり、密着性を向上させることができる。そして、第1バリア層36の上に第1金属層25を形成し、第2バリア層37の上に第2金属層26を形成する。このように形成したLEDチップ270もLEDチップ27と同様に、金属バンプ33、34を介して実装基板30に実装する。このように本発明の半導体装置の製造方法では、保護層35、第1バリア層36及び第2バリア層37を備えるLEDチップ270であっても、本発明の半導体装置の製造方法2と同様の効果を奏する。

本発明の様々な半導体装置を製造する方法として適用することができる。

この発明は、上記発明の実施の形態及び実施例の説明に何ら限定されるものではない。特許請求の範囲の記載を逸脱せず、当業者が容易に想到できる範囲で種々の変形態様もこの発明に含まれる。 本明細書の中で明示した論文、公開特許公報、及び特許公報などの内容は、その全ての内容を援用によって引用することとする。

図1は本発明の半導体装置の製造方法1のフロー図である。 図2(A)〜(E)は第1ステップ11から第4ステップ14までの工程を示す模式図である。 図3(F)、(G)は第5ステップ15及び第6ステップ16の工程を示す模式図である。 図4は本発明の他の実施例である半導体装置の製造方法2のフロー図である。 図5(F’)、(G’)は第5ステップ150及び第6ステップ160の工程を示す模式図である。 図6はLEDチップ270の構成を示す模式図である。

符号の説明

1、2 半導体装置の製造方法
17 GaN基板
18 n型半導体層
19 活性層
20 p型半導体層
21 p側電極
22 n側電極
25 第1金属層
26 第2金属層
27、270 LEDチップ
28 第1パッド
29 第2パッド
32、320、321 治具
33、34 金属バンプ
35 保護層
36 第1バリア層
37 第2バリア層

Claims (6)

  1. 導電性基板の一方の側にp側電極と該p側電極上に形成される厚さ3〜20μmの第1金属層とを備え、前記導電性基板の他方の側にn側電極と該n側電極上に形成される厚さ3〜20μmの第2金属層とを備える半導体素子、を準備するステップと、
    第1パッド及び第2パッドを有する所定パターンが形成された実装基板上に、前記第1金属層が前記第1パッド上に位置するとともに、前記第2金属層が前記第2パッド上に位置するように、前記半導体素子を載置するステップと、
    前記実装基板上に載置した前記半導体素子の前記第1金属層と前記第1パッドとを固相接合し、前記第2金属層と前記第2パッドとを固相接合するステップと、
    を含む、半導体装置の製造方法であって、
    前記固相接合するステップは、前記半導体素子のうち、前記第1金属層と前記第2金属層のみを治具により押圧する、半導体装置の製造方法
  2. 前記半導体素子を準備するステップが、
    導電性基板の上面側に、n型半導体層、活性層、p型半導体層を順次形成するステップと、
    前記p型半導体層上にp側電極を形成し、前記導電性基板の裏面側にn側電極を形成するステップと、
    前記p側電極に厚さ3〜20μmの第1金属層を形成し、前記n側電極に厚さ3〜20μmの第2金属層を形成するステップと、
    前記導電性基板をダイシングして個々の半導体素子を形成するステップと、
    を含む、請求項1に記載の製造方法。
  3. 前記固相結合は圧着又はかしめにより行われることを特徴とする、請求項1又は2に記載の製造方法。
  4. 前記半導体素子を載置する前記ステップにおいて、前記第1金属層と前記第1パッドとの間、及び前記第2金属層と前記第2パッドとの間に金属バンプをそれぞれ設け、
    前記固相接合するステップにおいて、前記金属バンプを介して前記第1金属層と前記第1パッドとを固相接合し、前記第2金属層と前記第2パッドとを固相接合する、
    ことを特徴とする、請求項1〜3のいずれか一項に記載の製造方法。
  5. 前記第1金属層、前記第2金属層、及び前記金属バンプの材質は、Au、Ag、Al、及び主成分としてこれらを含む合金からなる群より少なくとも一つ選択される、ことを特徴とする、請求項4に記載の製造方法。
  6. 前記固相接合するステップは、前記第1金属層及び前記第2金属層それぞれの、前記治具により押圧される部位と、前記半導体素子の前記第1金属層及び前記第2金属層を除く部分とが、押圧の方向において重ならないようにする、請求項1〜5のいずれか一項に記載の製造方法。
JP2008255007A 2008-09-30 2008-09-30 半導体装置の製造方法 Active JP5262533B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008255007A JP5262533B2 (ja) 2008-09-30 2008-09-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008255007A JP5262533B2 (ja) 2008-09-30 2008-09-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010087264A JP2010087264A (ja) 2010-04-15
JP5262533B2 true JP5262533B2 (ja) 2013-08-14

Family

ID=42250926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008255007A Active JP5262533B2 (ja) 2008-09-30 2008-09-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5262533B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5139555B2 (ja) * 2011-04-22 2013-02-06 住友電気工業株式会社 窒化物半導体レーザ、及びエピタキシャル基板
JP2013033930A (ja) * 2011-06-29 2013-02-14 Sumitomo Electric Ind Ltd Iii族窒化物半導体素子、及び、iii族窒化物半導体素子の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5548463B2 (ja) * 1976-05-12 1980-12-05
JPS52152186A (en) * 1976-06-14 1977-12-17 Hitachi Ltd Photo semiconductor device
JP3506393B2 (ja) * 1993-03-11 2004-03-15 株式会社東芝 液晶表示装置とその製造方法、プリンタとその製造方法
JP3195720B2 (ja) * 1994-12-20 2001-08-06 シャープ株式会社 多色led素子およびその多色led素子を用いたled表示装置、並びに多色led素子の製造方法
JP3337405B2 (ja) * 1996-12-27 2002-10-21 シャープ株式会社 発光表示素子およびその電気配線基板への接続方法ならびに製造方法
JP4061005B2 (ja) * 1999-03-31 2008-03-12 シャープ株式会社 発光ダイオードおよびその製造方法並びに発光ダイオードの電気配線基板への搭載方法
JP3914059B2 (ja) * 2002-02-06 2007-05-16 三菱電機株式会社 高周波回路モジュール
KR100568269B1 (ko) * 2003-06-23 2006-04-05 삼성전기주식회사 플립-칩 본딩용 질화갈륨계 발광 다이오드 및 그 제조방법
JP4945167B2 (ja) * 2006-05-12 2012-06-06 スタンレー電気株式会社 半導体発光素子の製造方法及び該製造方法により製造された半導体発光素子の実装方法
JP2007123913A (ja) * 2006-11-22 2007-05-17 Showa Denko Kk エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
JP2010087264A (ja) 2010-04-15

Similar Documents

Publication Publication Date Title
US9142729B2 (en) Light emitting element
JP5744147B2 (ja) 集積電子構成要素を有する半導体発光装置
US20150333231A1 (en) Method for manufacturing semiconductor light emitting apparatus and semiconductor light emitting apparatus
US8455886B2 (en) Light emitting device using GaN LED chip
US9209362B2 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
US20160079505A1 (en) Method of manufacturing nitride semiconductor light emitting element having thick metal bump
TWI381548B (zh) 光電半導體主體及製造該光電半導體主體之方法
JP5676396B2 (ja) 高光抽出led用の基板除去方法
US6797987B2 (en) High efficiency light emitting diode and method of making the same
US7446344B2 (en) Radiation-emitting semiconductor chip, method for production thereof and radiation-emitting component
CN1624944B (zh) 发光装置
US7268372B2 (en) Vertical GaN light emitting diode and method for manufacturing the same
KR100986353B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US6838704B2 (en) Light emitting diode and method of making the same
TW554549B (en) Highly reflective ohmic contacts to AlGaInN flip-chip LEDs
JP5016808B2 (ja) 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
KR101028965B1 (ko) 장벽층을 구비한 발광 다이오드 및 그 제조방법
US6486499B1 (en) III-nitride light-emitting device with increased light generating capability
US7211832B2 (en) Light emitting apparatus
US9070835B2 (en) Semiconductor light emitting device
US8928052B2 (en) Optoelectronic semiconductor chip and method for producing same
US7714343B2 (en) Light emitting device
CN102194987B (zh) 发光装置封装元件
JP4572597B2 (ja) 窒化物半導体素子
TWI430468B (zh) 包含電流散佈層的半導體發光裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130415

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5262533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150