JP3506393B2 - 液晶表示装置とその製造方法、プリンタとその製造方法 - Google Patents
液晶表示装置とその製造方法、プリンタとその製造方法Info
- Publication number
- JP3506393B2 JP3506393B2 JP03819294A JP3819294A JP3506393B2 JP 3506393 B2 JP3506393 B2 JP 3506393B2 JP 03819294 A JP03819294 A JP 03819294A JP 3819294 A JP3819294 A JP 3819294A JP 3506393 B2 JP3506393 B2 JP 3506393B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- aluminum
- semiconductor element
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【0001】
【産業上の利用分野】本発明は電子回路装置及びその製
造方法、前記電子回路装置の一部を構成する回路基板、
それを用いた液晶表示装置、サーマルヘッド、前記サー
マルヘッドを用いたプリンタに係り、特に電子素子或い
は受動チップ部品と回路基板との間の接合の改良に関す
る。
造方法、前記電子回路装置の一部を構成する回路基板、
それを用いた液晶表示装置、サーマルヘッド、前記サー
マルヘッドを用いたプリンタに係り、特に電子素子或い
は受動チップ部品と回路基板との間の接合の改良に関す
る。
【0002】
【従来技術】近年、電子回路装置をより小型に、軽くす
るために、半導体素子や受動チップ部品をより高密度に
実装する方法が考案されている。従来実装用基板上に半
導体素子を載置接続し、ワイヤを用いて電気的接続を行
うようにしたいわゆるワイヤボンディング実装、受動部
品においては、小型の部品を表面実装したいわゆるフィ
レット実装等が主流であった。
るために、半導体素子や受動チップ部品をより高密度に
実装する方法が考案されている。従来実装用基板上に半
導体素子を載置接続し、ワイヤを用いて電気的接続を行
うようにしたいわゆるワイヤボンディング実装、受動部
品においては、小型の部品を表面実装したいわゆるフィ
レット実装等が主流であった。
【0003】現在これらの実装方法に代わり、半導体素
子または受動チップ上にバンプを形成し、このバンプを
介して基板に接続し、実装するバンプ実装技術が開発さ
れてきている。
子または受動チップ上にバンプを形成し、このバンプを
介して基板に接続し、実装するバンプ実装技術が開発さ
れてきている。
【0004】半導体素子のバンプ実装は、ワイヤボンデ
ィング実装に比べボンディングの作業を一括して行うこ
とができるので製造効率がよい。スーパーコンピュータ
などに適用するフリップチップと呼ばれる実装技術は、
高速処理に有利である。また、受動部品をバンプ実装す
る場合、より高密度に実装することができるので装置の
小型化に有利である。
ィング実装に比べボンディングの作業を一括して行うこ
とができるので製造効率がよい。スーパーコンピュータ
などに適用するフリップチップと呼ばれる実装技術は、
高速処理に有利である。また、受動部品をバンプ実装す
る場合、より高密度に実装することができるので装置の
小型化に有利である。
【0005】これらの実装は従来半田バンプを用い、そ
の半田を溶融することで電子素子と基板を接続してい
た。しかしながら半田を溶融する方法では溶融した半田
が広がり、隣接電極間で短絡を生じる可能性があるため
に、隣接電極間の距離や受動チップ部品間の距離の設計
にはそれを考慮することが必要であり、さらなる高密度
化の阻害となっていた。また、一般にこの方法は、バン
プを半田により構成し、この半田バンプを溶融し、基板
上の配線と合金化することで接続をとるものであるが、
配線としてアルミニウムなどの半田に濡れにくい金属が
用いられている場合には、充分な接続をとることができ
なかった。
の半田を溶融することで電子素子と基板を接続してい
た。しかしながら半田を溶融する方法では溶融した半田
が広がり、隣接電極間で短絡を生じる可能性があるため
に、隣接電極間の距離や受動チップ部品間の距離の設計
にはそれを考慮することが必要であり、さらなる高密度
化の阻害となっていた。また、一般にこの方法は、バン
プを半田により構成し、この半田バンプを溶融し、基板
上の配線と合金化することで接続をとるものであるが、
配線としてアルミニウムなどの半田に濡れにくい金属が
用いられている場合には、充分な接続をとることができ
なかった。
【0006】一方液晶ディスプレイなどのガラス基板上
に実装するCOG(Chip on Glass)実装技術がある。
このCOG実装をバンプを用いてフェイスダウンで実装
する技術がある。この方法では半導体素子とガラス基板
を接続する際、電気的接続はバンプによって行い、機械
的接続は樹脂によって行うという方法が一般であった。
この方法では、機械的強度は弱く、信頼性確保のために
最終的には樹脂封止をしていた(特開平3−10873
4号公報)。
に実装するCOG(Chip on Glass)実装技術がある。
このCOG実装をバンプを用いてフェイスダウンで実装
する技術がある。この方法では半導体素子とガラス基板
を接続する際、電気的接続はバンプによって行い、機械
的接続は樹脂によって行うという方法が一般であった。
この方法では、機械的強度は弱く、信頼性確保のために
最終的には樹脂封止をしていた(特開平3−10873
4号公報)。
【0007】また、基板側の配線がアルミニウムなどの
ように強固な酸化膜を形成し易い金属である場合には、
接続に際し配線表面が酸化膜で覆われていることにな
り、その酸化膜を充分に破壊することができないため接
続信頼性が低いという問題があった。
ように強固な酸化膜を形成し易い金属である場合には、
接続に際し配線表面が酸化膜で覆われていることにな
り、その酸化膜を充分に破壊することができないため接
続信頼性が低いという問題があった。
【0008】酸化膜を破壊する方法として、微小導電粒
子を有する異方性導電膜をバンプとアルミニウム配線と
の間に介して接続する方法がある。この方法においては
微小導電粒子が接続時にアルミニウムの酸化膜を破壊し
て接続を行っているものの微小導電粒子は電気的接続を
得るためのみであり許容電流値が小さい、接続抵抗が高
いという問題があった。またこのCOG実装では樹脂の
硬化時に電気的接続が達成されるため、不良が生じた場
合にも修復が困難であるという問題もあった。
子を有する異方性導電膜をバンプとアルミニウム配線と
の間に介して接続する方法がある。この方法においては
微小導電粒子が接続時にアルミニウムの酸化膜を破壊し
て接続を行っているものの微小導電粒子は電気的接続を
得るためのみであり許容電流値が小さい、接続抵抗が高
いという問題があった。またこのCOG実装では樹脂の
硬化時に電気的接続が達成されるため、不良が生じた場
合にも修復が困難であるという問題もあった。
【0009】
【発明が解決しようとする課題】 本発明は、信頼性が
高く、一方、修復が容易な実装構造を提供することを目
的とする。
高く、一方、修復が容易な実装構造を提供することを目
的とする。
【0010】また、本発明は前記電子回路装置の一部を
構成する回路基板を提供することを目的とする。また、
本発明は前記電子回路装置を液晶表示装置及び印字ヘッ
ド等に応用し、高性能な液晶表示装置及び印字ヘッドを
提供することを目的とする。また、本発明はにじみやか
すれのない高性能なサーマルプリンタを提供するもので
ある。
構成する回路基板を提供することを目的とする。また、
本発明は前記電子回路装置を液晶表示装置及び印字ヘッ
ド等に応用し、高性能な液晶表示装置及び印字ヘッドを
提供することを目的とする。また、本発明はにじみやか
すれのない高性能なサーマルプリンタを提供するもので
ある。
【0011】
【0012】
【0013】
【0014】
【0015】
【0016】
【0017】
【0018】
【0019】
【0020】
【0021】
【課題を解決するための手段】 上記した課題を解決す
るために、本発明は、基板と、前記基板上に形成され少
なくとも表面にアルミニウムを主成分とするアルミニウ
ム層を有する配線と、前記配線上にバンプを介して実装
された半導体素子とを有し、前記バンプと前記アルミニ
ウム層とは固相拡散によって接合され、前記アルミニウ
ム層の膜厚は2500オングストローム以上で、前記配
線の膜厚は8500オングストローム以下である液晶表
示装置を提供する。
るために、本発明は、基板と、前記基板上に形成され少
なくとも表面にアルミニウムを主成分とするアルミニウ
ム層を有する配線と、前記配線上にバンプを介して実装
された半導体素子とを有し、前記バンプと前記アルミニ
ウム層とは固相拡散によって接合され、前記アルミニウ
ム層の膜厚は2500オングストローム以上で、前記配
線の膜厚は8500オングストローム以下である液晶表
示装置を提供する。
【0022】また本発明は、抵抗体を有する基板と、前
記基板上に形成され少なくとも表面にアルミニウムを主
成分とするアルミニウム層を有する配線層と、前記配線
層上にバンプを介して実装された半導体素子とを有し、
前記バンプと前記アルミニウム層とは固層拡散によって
接続され、前記アルミニウム層の膜厚は2500オング
ストローム以上で、前記配線の膜厚は16000オング
ストローム以下であるサーマルヘッドを具備し、前記半
導体の信号に基づき前記抵抗体が発熱させるプリンタを
提供する。
記基板上に形成され少なくとも表面にアルミニウムを主
成分とするアルミニウム層を有する配線層と、前記配線
層上にバンプを介して実装された半導体素子とを有し、
前記バンプと前記アルミニウム層とは固層拡散によって
接続され、前記アルミニウム層の膜厚は2500オング
ストローム以上で、前記配線の膜厚は16000オング
ストローム以下であるサーマルヘッドを具備し、前記半
導体の信号に基づき前記抵抗体が発熱させるプリンタを
提供する。
【0023】
【0024】
【0025】
【0026】
【0027】ここで本発明において、固相拡散とは金属
Aと金属Bとが共に融点以下の温度で加熱され、前記金
属が固相状態で、どちらか一方が他方に拡散して接合さ
れていること、或いは相互に拡散し接合していることを
言う。例えば、融点以下の熱処理において金属が固相状
態で、金属間化合物或いは固溶体或いは共晶の合金を形
成することを言う。
Aと金属Bとが共に融点以下の温度で加熱され、前記金
属が固相状態で、どちらか一方が他方に拡散して接合さ
れていること、或いは相互に拡散し接合していることを
言う。例えば、融点以下の熱処理において金属が固相状
態で、金属間化合物或いは固溶体或いは共晶の合金を形
成することを言う。
【0028】また、本発明において、熱処理と同時に圧
力を加えて金属Aと金属Bを接合することにより、金属
Aや金属Bに酸化膜が形成されている場合でも酸化膜を
破壊し接合をより強固にすることができる。例えばバン
プを金、配線をアルミニウムとした場合には金−アルミ
ニウムの金属間化合物が形成される。また配線を銅とし
た場合には金−銅の固溶体を形成し、配線を錫とした場
合には金−錫の共晶を形成する。
力を加えて金属Aと金属Bを接合することにより、金属
Aや金属Bに酸化膜が形成されている場合でも酸化膜を
破壊し接合をより強固にすることができる。例えばバン
プを金、配線をアルミニウムとした場合には金−アルミ
ニウムの金属間化合物が形成される。また配線を銅とし
た場合には金−銅の固溶体を形成し、配線を錫とした場
合には金−錫の共晶を形成する。
【0029】また、接合する金属が同じ金属Aと金属A
である場合にも金属Aの融点以下の温度での接合によっ
て金属A間で拡散が生じ接合がなされる。この固相拡散
による接合では、バンプとして半田すなわちPbSn合
金を用いて融点以上の熱を加えることにより半田を溶融
し接合する場合のように、バンプが溶融されたり、この
溶融に起因してバンプの形状が接合時に大きく変形され
ることがない。
である場合にも金属Aの融点以下の温度での接合によっ
て金属A間で拡散が生じ接合がなされる。この固相拡散
による接合では、バンプとして半田すなわちPbSn合
金を用いて融点以上の熱を加えることにより半田を溶融
し接合する場合のように、バンプが溶融されたり、この
溶融に起因してバンプの形状が接合時に大きく変形され
ることがない。
【0030】
【作用】本発明によれば、バンプと実装用の絶縁性基板
上に形成された配線パターンとの接続を固相拡散によっ
て行うようにしているので極めて高い接続強度を得るこ
とが可能となる。また、配線パターン上に酸化膜が形成
されている場合には、熱処理と同時に圧接を行っている
ので酸化膜を破壊することができ許容電流密度が高い接
続を行うことが可能となる。
上に形成された配線パターンとの接続を固相拡散によっ
て行うようにしているので極めて高い接続強度を得るこ
とが可能となる。また、配線パターン上に酸化膜が形成
されている場合には、熱処理と同時に圧接を行っている
ので酸化膜を破壊することができ許容電流密度が高い接
続を行うことが可能となる。
【0031】
【実施例】以下、本発明の実施例を図面を参照し詳細に
説明する。図1は本発明の第1の実施例である電子回路
装置の一部分を示す断面図である。この電子回路装置
は、電子素子として受動チップ部品を使用しており、そ
の主構成は、表面に配線パターンを有する絶縁性基板
と、受動チップ部品とが、バンプを介して接続されてい
る電子回路装置において、前記配線と前記バンプとの
間、及び前記バンプと受動チップ部品の電極との間の両
方或いは一方が固相拡散によって接合されていることを
特徴とする。受動チップ部品は、例えばコンデンサ、抵
抗、インダクタ等の構成要素である。もちろん前記電子
素子は受動チップ部品に限らず、半導体素子のベアチッ
プ、パッケージ、電子モジュール等を用いることが可能
である。
説明する。図1は本発明の第1の実施例である電子回路
装置の一部分を示す断面図である。この電子回路装置
は、電子素子として受動チップ部品を使用しており、そ
の主構成は、表面に配線パターンを有する絶縁性基板
と、受動チップ部品とが、バンプを介して接続されてい
る電子回路装置において、前記配線と前記バンプとの
間、及び前記バンプと受動チップ部品の電極との間の両
方或いは一方が固相拡散によって接合されていることを
特徴とする。受動チップ部品は、例えばコンデンサ、抵
抗、インダクタ等の構成要素である。もちろん前記電子
素子は受動チップ部品に限らず、半導体素子のベアチッ
プ、パッケージ、電子モジュール等を用いることが可能
である。
【0032】図1に示すように、この電子回路装置は、
受動チップ部品11を、受動チップ部品の電極15上
に、バンプとして、ボールボンディング法を用いて形成
された金バンプ(突起電極)12を介して、基板として
セラミック基板13上に形成されたアルミニウムを主成
分とする配線14に接続したもので、受動チップ部品1
1に形成した金バンプ12と配線14のアルミニウムと
の間が固相拡散により接合されている。
受動チップ部品11を、受動チップ部品の電極15上
に、バンプとして、ボールボンディング法を用いて形成
された金バンプ(突起電極)12を介して、基板として
セラミック基板13上に形成されたアルミニウムを主成
分とする配線14に接続したもので、受動チップ部品1
1に形成した金バンプ12と配線14のアルミニウムと
の間が固相拡散により接合されている。
【0033】次に、この電子回路装置を実現するための
製造工程の一例について説明する。この製造工程は、絶
縁基板13上に配線層14を形成し、前記配線層14上
にバンプ12を介して電子素子として受動チップ部品1
1を配置する工程と、前記配線層14と前記バンプ12
との間が固相拡散によって接合するように前記バンプ1
2及び前記配線パターン14をその融点以下の温度に加
熱する加熱工程とを含むことを特徴とする。
製造工程の一例について説明する。この製造工程は、絶
縁基板13上に配線層14を形成し、前記配線層14上
にバンプ12を介して電子素子として受動チップ部品1
1を配置する工程と、前記配線層14と前記バンプ12
との間が固相拡散によって接合するように前記バンプ1
2及び前記配線パターン14をその融点以下の温度に加
熱する加熱工程とを含むことを特徴とする。
【0034】図2A乃至図2Cは、図1に示す電子回路
装置の製造工程の一例を示す図である。先ず、図2Aに
示したように、電極の材質が錫からなる受動チップ部品
11の電極15部分に金のボールボンディングを行い、
金バンプ12を形成しておく、この時金と錫は共晶とな
り接続される。
装置の製造工程の一例を示す図である。先ず、図2Aに
示したように、電極の材質が錫からなる受動チップ部品
11の電極15部分に金のボールボンディングを行い、
金バンプ12を形成しておく、この時金と錫は共晶とな
り接続される。
【0035】次に、図2Bに示したように、セラミック
基板13上の所望の領域に下層にタングステンと上層に
アルミニウムの2層構造の配線14を形成する。そし
て、基板13を支持するステージ(図示せず)を375
℃に加熱すると共に、受動チップ部品吸着ヘッド(図示
せず)を300℃に加熱し、図6Cに示すように金バン
プ12を配線14に接合できるように位置合わせし、バ
ンプあたり50gfの荷重をかけながら0.15秒間圧
接し、受動チップ部品11と基板13とを接続する。こ
の時金バンプ12と配線パターン14はそれぞれその融
点以下の温度で加熱されている。
基板13上の所望の領域に下層にタングステンと上層に
アルミニウムの2層構造の配線14を形成する。そし
て、基板13を支持するステージ(図示せず)を375
℃に加熱すると共に、受動チップ部品吸着ヘッド(図示
せず)を300℃に加熱し、図6Cに示すように金バン
プ12を配線14に接合できるように位置合わせし、バ
ンプあたり50gfの荷重をかけながら0.15秒間圧
接し、受動チップ部品11と基板13とを接続する。こ
の時金バンプ12と配線パターン14はそれぞれその融
点以下の温度で加熱されている。
【0036】このようにして形成された電子回路装置に
おいては、配線14のアルミニウム層表面上に空気中で
自然に形成された酸化アルミニウム膜が、金バンプをア
ルミニウム層上に圧接することにより破壊され、固相拡
散接合されるため、強固で許容電流密度の高い接合が得
られる。
おいては、配線14のアルミニウム層表面上に空気中で
自然に形成された酸化アルミニウム膜が、金バンプをア
ルミニウム層上に圧接することにより破壊され、固相拡
散接合されるため、強固で許容電流密度の高い接合が得
られる。
【0037】また、同様の方法で金バンプが形成された
半導体素子もアルミニウム層上に圧接することが可能で
あることから、従来別々の工程で実装されていた半導体
素子等と、受動チップ部品とを、同一の接合工程により
接続することも可能である。
半導体素子もアルミニウム層上に圧接することが可能で
あることから、従来別々の工程で実装されていた半導体
素子等と、受動チップ部品とを、同一の接合工程により
接続することも可能である。
【0038】なお、上述の電子回路装置では、金バンプ
は受動チップ部品の電極に形成したが、ボールボンディ
ング法等により金バンプを基板上のアルミニウム配線上
に形成し、受動チップ部品の錫電極と金バンプを固層拡
散接合させても良い。金バンプの形成についてもボール
ボンディング法以外にメッキ法、蒸着法、転写法等の方
法によって行っても良い。
は受動チップ部品の電極に形成したが、ボールボンディ
ング法等により金バンプを基板上のアルミニウム配線上
に形成し、受動チップ部品の錫電極と金バンプを固層拡
散接合させても良い。金バンプの形成についてもボール
ボンディング法以外にメッキ法、蒸着法、転写法等の方
法によって行っても良い。
【0039】電子素子として半導体素子のベアチップを
用いる場合、転写バンプはバンプと半導体素子との電極
界面からの腐食が生じ易い。またボールボンディング法
はプロセスが非常に簡便で柔軟性があるが、バンプ数の
多い場合には、それに比例して製造時間が長くなる。
用いる場合、転写バンプはバンプと半導体素子との電極
界面からの腐食が生じ易い。またボールボンディング法
はプロセスが非常に簡便で柔軟性があるが、バンプ数の
多い場合には、それに比例して製造時間が長くなる。
【0040】従って電子素子として半導体素子を用いる
場合や、或いは受動チップ部品を用いる場合でもバンプ
数が大量の場合には、蒸着法かメッキ法が望ましい。ま
た、上述の電子回路装置では、バンプを金で形成すると
共に配線の最上層をアルミニウムとし、金とアルミニウ
ムの固相拡散によって接合したが、これらの組合わせに
限定されることなく、互いに固相拡散を生じるような材
料の組み合わせで有れば良い。さらに金バンプと金配線
のように同種金属間の接合であっても良い。このような
組み合わせとして例えば以下のようなものが挙げられ
る。
場合や、或いは受動チップ部品を用いる場合でもバンプ
数が大量の場合には、蒸着法かメッキ法が望ましい。ま
た、上述の電子回路装置では、バンプを金で形成すると
共に配線の最上層をアルミニウムとし、金とアルミニウ
ムの固相拡散によって接合したが、これらの組合わせに
限定されることなく、互いに固相拡散を生じるような材
料の組み合わせで有れば良い。さらに金バンプと金配線
のように同種金属間の接合であっても良い。このような
組み合わせとして例えば以下のようなものが挙げられ
る。
【0041】AuバンプとAu配線、AuバンプとAl
配線、AuバンプとCu配線、AuバンプとSn配線、
CuバンプとCu配線、CuバンプとAu配線、Cuバ
ンプとSn配線、CuバンプとAl配線、Alバンプと
Al配線、AlバンプとAu配線、AlバンプとCu配
線、AlバンプとSn配線。
配線、AuバンプとCu配線、AuバンプとSn配線、
CuバンプとCu配線、CuバンプとAu配線、Cuバ
ンプとSn配線、CuバンプとAl配線、Alバンプと
Al配線、AlバンプとAu配線、AlバンプとCu配
線、AlバンプとSn配線。
【0042】また、発明者らは、この組み合わせのうち
AuバンプとAl配線について固相拡散接合したもの
と、半田(InSn)バンプとAu、Mo、及びAl配
線について圧接したものとの比較試験を行った。本試験
では電子素子として半導体チップのベアチップを用い
た。
AuバンプとAl配線について固相拡散接合したもの
と、半田(InSn)バンプとAu、Mo、及びAl配
線について圧接したものとの比較試験を行った。本試験
では電子素子として半導体チップのベアチップを用い
た。
【0043】表1に、AuバンプとAl配線の固相拡散
接合後の抵抗剪断強度、初期接続確率、最大抵抗、最低
抵抗、平均抵抗、測定バンプ数、標準偏差σ、及び標準
相対誤差σ/μの結果をまとめて示す。また、比較とし
てInSnバンプと、Au、Mo、及びAl配線の圧接
したものについて同様の値を表1に示す。
接合後の抵抗剪断強度、初期接続確率、最大抵抗、最低
抵抗、平均抵抗、測定バンプ数、標準偏差σ、及び標準
相対誤差σ/μの結果をまとめて示す。また、比較とし
てInSnバンプと、Au、Mo、及びAl配線の圧接
したものについて同様の値を表1に示す。
【0044】
【表1】
【0045】また、図3に熱処理の際のチップ温度と、
接合荷重1チップあたり146バンプ、1バンプ75×
55μmであるチップと基板との剪断強度の関係を示
す。剪断強度は平均2.7kgf/チップ(4.5kg
f/mm2 )、最小約1.3kgf/チップ(2.2k
gf/mm2 )、最大約4.9kgf/チップ(8.1
kgf/mm2 )であり、従来のIn/Snバンプを配
線に圧接する方式においてAl配線に対しては400g
f、Mo配線に対して380gfであったのと比較する
と数倍大きいことが分かる。
接合荷重1チップあたり146バンプ、1バンプ75×
55μmであるチップと基板との剪断強度の関係を示
す。剪断強度は平均2.7kgf/チップ(4.5kg
f/mm2 )、最小約1.3kgf/チップ(2.2k
gf/mm2 )、最大約4.9kgf/チップ(8.1
kgf/mm2 )であり、従来のIn/Snバンプを配
線に圧接する方式においてAl配線に対しては400g
f、Mo配線に対して380gfであったのと比較する
と数倍大きいことが分かる。
【0046】AuバンプとAl配線間の固相拡散接合で
は、剪断後の破断は、チップのSi内、チップのSiと
Alパッド間、Alパッドとバリアメタル間、バリアメ
タルとAuバンプ間、AuバンプとAl配線間、Al配
線とガラス基板間、ガラス基板内とさまざまな部分で起
こった。このことはAuバンプとAl配線との接合が強
固であり、Siチップ/Alパッド/バリアメタル/A
uバンプ/Al配線/ガラス界面の全てが、同程度の接
合強度を有していることを意味する。
は、剪断後の破断は、チップのSi内、チップのSiと
Alパッド間、Alパッドとバリアメタル間、バリアメ
タルとAuバンプ間、AuバンプとAl配線間、Al配
線とガラス基板間、ガラス基板内とさまざまな部分で起
こった。このことはAuバンプとAl配線との接合が強
固であり、Siチップ/Alパッド/バリアメタル/A
uバンプ/Al配線/ガラス界面の全てが、同程度の接
合強度を有していることを意味する。
【0047】また、AuバンプとAl配線との固相拡散
接合させた電子回路装置についてはAuバンプ/Al配
線間の破断モードの時に、Al配線上に固相反応の反応
痕が確認された。
接合させた電子回路装置についてはAuバンプ/Al配
線間の破断モードの時に、Al配線上に固相反応の反応
痕が確認された。
【0048】岩田らの報告によると、Au/Alのワイ
ヤーボンディングの場合の剪断強度は、8.9kgf/
mm2 である。この値に相応するように計算すると、発
明者らの使用したICチップ(55×75μmのAuバ
ンプが146個)の場合の剪断強度は、5.4kgfと
なる。Au/Alのワイヤーボンディングと比較すると
剪断強度は小さいが、このワイヤーボンディングでは、
Auボールは約40%もの組成変形をともなっているの
に対し、本発明では接合荷重が弱いため、Auバンプの
変形が少ないことを考慮すると、5.4kgfという値
は、決して劣る値ではない。
ヤーボンディングの場合の剪断強度は、8.9kgf/
mm2 である。この値に相応するように計算すると、発
明者らの使用したICチップ(55×75μmのAuバ
ンプが146個)の場合の剪断強度は、5.4kgfと
なる。Au/Alのワイヤーボンディングと比較すると
剪断強度は小さいが、このワイヤーボンディングでは、
Auボールは約40%もの組成変形をともなっているの
に対し、本発明では接合荷重が弱いため、Auバンプの
変形が少ないことを考慮すると、5.4kgfという値
は、決して劣る値ではない。
【0049】一方剪断後の破断は、InSnバンプを配
線上に単に圧接するものでは全てがInSnバンプと配
線との間で起こり、破断面での固相拡散反応は確認でき
なかった。このことからも固相拡散による接合がいかに
優れていることが分かる。
線上に単に圧接するものでは全てがInSnバンプと配
線との間で起こり、破断面での固相拡散反応は確認でき
なかった。このことからも固相拡散による接合がいかに
優れていることが分かる。
【0050】なお、クリーム状半田を使用した共晶半田
では3.5kgf/mm2 程度、8%Bi−46%Sn
−Pb半田では2.5kgf/mm2 程度であることと
比較すると本発明のAuバンプとAl配線との固相拡散
接合の剪断強度がいかに優れているかということが分か
る。ちなみにInSnの圧接接合法の場合、InSnバ
ンプの高さが約10μmであるのを1〜2μmまで潰す
ので変形率は80〜90%である。
では3.5kgf/mm2 程度、8%Bi−46%Sn
−Pb半田では2.5kgf/mm2 程度であることと
比較すると本発明のAuバンプとAl配線との固相拡散
接合の剪断強度がいかに優れているかということが分か
る。ちなみにInSnの圧接接合法の場合、InSnバ
ンプの高さが約10μmであるのを1〜2μmまで潰す
ので変形率は80〜90%である。
【0051】また、接続抵抗については、表1に示した
ように、固相拡散接合(Au/Al)では、最大抵抗値
が65mΩと低い。このバンプ/配線と接続抵抗値との
関係を図4に示す。このグラフにより、標準偏差が5.
4mΩであり、抵抗のばらつきが少ないことが分かる。
この様に、本発明による固相拡散接合は、InSnバン
プの配線上への圧接接合より安定した接続であることは
明かである。
ように、固相拡散接合(Au/Al)では、最大抵抗値
が65mΩと低い。このバンプ/配線と接続抵抗値との
関係を図4に示す。このグラフにより、標準偏差が5.
4mΩであり、抵抗のばらつきが少ないことが分かる。
この様に、本発明による固相拡散接合は、InSnバン
プの配線上への圧接接合より安定した接続であることは
明かである。
【0052】さらに、本発明者らは、AuバンプとAl
配線の固相拡散接合と、InSnバンプとMo配線の圧
接接合について、高温高湿放置試験(70℃、90%
R.H.1000サイクル)及びTST(Therma
l Shock Test)を行った。図5は、高温高
湿放置試験結果を示すグラフ、図6は、TST結果を示
すグラフである。これらのグラフから、InSn半田に
よる圧接接合では、抵抗が高く、抵抗が増加するが、本
発明による固相拡散接合では、圧接接合に比べ、ばらつ
きが少なく、低い抵抗を維持できることが明かである。
配線の固相拡散接合と、InSnバンプとMo配線の圧
接接合について、高温高湿放置試験(70℃、90%
R.H.1000サイクル)及びTST(Therma
l Shock Test)を行った。図5は、高温高
湿放置試験結果を示すグラフ、図6は、TST結果を示
すグラフである。これらのグラフから、InSn半田に
よる圧接接合では、抵抗が高く、抵抗が増加するが、本
発明による固相拡散接合では、圧接接合に比べ、ばらつ
きが少なく、低い抵抗を維持できることが明かである。
【0053】なお、InSn半田は、融点以下で接合す
るには、その融点が低すぎ、柔らかく、変形し易い。従
って、半田の圧接法では、通常半田バンプと配線はアン
カー効果で接続される。しかしながらこのような接続方
法では、上述したように、接続強度が弱く、抵抗のばら
つきがあり、且つAl配線と用いる場合、Alの酸化膜
を破壊できないため接続できない。半田自体の強度も弱
く、信頼性が乏しいという問題がある。
るには、その融点が低すぎ、柔らかく、変形し易い。従
って、半田の圧接法では、通常半田バンプと配線はアン
カー効果で接続される。しかしながらこのような接続方
法では、上述したように、接続強度が弱く、抵抗のばら
つきがあり、且つAl配線と用いる場合、Alの酸化膜
を破壊できないため接続できない。半田自体の強度も弱
く、信頼性が乏しいという問題がある。
【0054】図7は、本発明の第2の実施例である電子
回路装置の断面図である。この電子回路装置は、電子素
子として半導体素子を内蔵したパッケージを使用してお
り、その主構成は、表面に配線パターンを有する絶縁性
基板と、半導体素子を内蔵したパッケージとが、バンプ
を介して接続されている電子回路装置において、前記配
線と前記バンプとの間、及び前記バンプと前記パッケー
ジの電極との間の両方或いは一方が固相拡散によって接
合されていることを特徴とする。
回路装置の断面図である。この電子回路装置は、電子素
子として半導体素子を内蔵したパッケージを使用してお
り、その主構成は、表面に配線パターンを有する絶縁性
基板と、半導体素子を内蔵したパッケージとが、バンプ
を介して接続されている電子回路装置において、前記配
線と前記バンプとの間、及び前記バンプと前記パッケー
ジの電極との間の両方或いは一方が固相拡散によって接
合されていることを特徴とする。
【0055】図7に示すように、この電子回路装置で
は、絶縁性基板として内部に多層配線が施されているア
ルミナ基板20を用い、このアルミナ基板20の表面に
はスパッタリング法等により成膜された金配線23が形
成されている。また、半導体素子24を内蔵したパッケ
ージ21の電極上にメッキ法等で形成された金バンプ2
2を介して、前記金配線23上に前記パッケージ21を
実装したもので、パッケージ21の金バンプ22と、金
配線23との間が固相拡散により接合されている。
は、絶縁性基板として内部に多層配線が施されているア
ルミナ基板20を用い、このアルミナ基板20の表面に
はスパッタリング法等により成膜された金配線23が形
成されている。また、半導体素子24を内蔵したパッケ
ージ21の電極上にメッキ法等で形成された金バンプ2
2を介して、前記金配線23上に前記パッケージ21を
実装したもので、パッケージ21の金バンプ22と、金
配線23との間が固相拡散により接合されている。
【0056】次に、この電子回路装置を実現するための
製造工程の1例について説明する。先ず、半導体素子2
4を内蔵したパッケージ21の電極を形成するために、
スパッタリング法により、チタン/ニッケル/金からな
る電極(図示せず)を形成する。さらに、この電極上
に、レジスト塗布、パターニング、電気メッキを行うこ
とによって金バンプ22を形成する。
製造工程の1例について説明する。先ず、半導体素子2
4を内蔵したパッケージ21の電極を形成するために、
スパッタリング法により、チタン/ニッケル/金からな
る電極(図示せず)を形成する。さらに、この電極上
に、レジスト塗布、パターニング、電気メッキを行うこ
とによって金バンプ22を形成する。
【0057】次に、基板20を支持するステージ(図示
せず)を300℃に加熱すると共に、パッケージを吸着
するヘッド(図示せず)を370℃に加熱し、1バンプ
あたり50gfの荷重をかけながら0.15秒間圧接
し、パッケージ21と基板20を接続する。
せず)を300℃に加熱すると共に、パッケージを吸着
するヘッド(図示せず)を370℃に加熱し、1バンプ
あたり50gfの荷重をかけながら0.15秒間圧接
し、パッケージ21と基板20を接続する。
【0058】このようにして形成された電子回路装置
は、金配線23と金バンプ22とが固相拡散接合される
ため強固な接合が得られることになる。図8は、本発明
の第3の実施例である電子回路装置を説明するための図
である。
は、金配線23と金バンプ22とが固相拡散接合される
ため強固な接合が得られることになる。図8は、本発明
の第3の実施例である電子回路装置を説明するための図
である。
【0059】この電子回路装置は、サーマルヘッドとし
て用いるものである。このサーマルヘッドは、抵抗体
(発熱体)を有する基板と、前記基板上に形成され、少
なくとも表面がアルミニウムを主成分とするアルミニウ
ム層を有する配線層と、前記アルミニウム層上に固相拡
散によって接合されたバンプと、該バンプを介して実装
され前記抵抗体を駆動するための半導体素子とを具備
し、前記アルミニウム層の膜厚は2500オングストロ
ーム以上で、前記アルミニウム層を有する前記配線の膜
厚は16000オングストローム以下であることを特徴
とする。
て用いるものである。このサーマルヘッドは、抵抗体
(発熱体)を有する基板と、前記基板上に形成され、少
なくとも表面がアルミニウムを主成分とするアルミニウ
ム層を有する配線層と、前記アルミニウム層上に固相拡
散によって接合されたバンプと、該バンプを介して実装
され前記抵抗体を駆動するための半導体素子とを具備
し、前記アルミニウム層の膜厚は2500オングストロ
ーム以上で、前記アルミニウム層を有する前記配線の膜
厚は16000オングストローム以下であることを特徴
とする。
【0060】また前記サーマルヘッドはプリンタに組み
込まれ、前記半導体素子の信号により前記抵抗体は発熱
し所定の用紙に印刷されるものである。図8に示すよう
に、このサーマルヘッドは、セラミック基板として、ア
ルミナ基板30を用い、このアルミナ基板30上には、
スパッタリング法により、Nb−SiO2 からなる抵抗
体31及びアルミニウムからなる配線32が形成されて
いる。この配線32上に、駆動用半導体素子33が、金
からなるバンプ34を介して接続されるものである。な
お、35は保護層である。
込まれ、前記半導体素子の信号により前記抵抗体は発熱
し所定の用紙に印刷されるものである。図8に示すよう
に、このサーマルヘッドは、セラミック基板として、ア
ルミナ基板30を用い、このアルミナ基板30上には、
スパッタリング法により、Nb−SiO2 からなる抵抗
体31及びアルミニウムからなる配線32が形成されて
いる。この配線32上に、駆動用半導体素子33が、金
からなるバンプ34を介して接続されるものである。な
お、35は保護層である。
【0061】この時、金バンプ34は、半導体素子33
の電極上に電気メッキ法等で形成することができ、この
金バンプ34とアルミニウム配線32は固相拡散接合に
より接続されたものである。
の電極上に電気メッキ法等で形成することができ、この
金バンプ34とアルミニウム配線32は固相拡散接合に
より接続されたものである。
【0062】本実施例においてはアルミニウム配線32
の膜厚を8000オングストロームとし、金バンプ34
は、バンプサイズ30μm□、バンプピッチ40μm、
バンプ数146とした。
の膜厚を8000オングストロームとし、金バンプ34
は、バンプサイズ30μm□、バンプピッチ40μm、
バンプ数146とした。
【0063】金バンプ34とアルミニウム配線32の固
相拡散接合は、駆動用半導体素子33を400℃、アル
ミナ基板30を80℃に加熱し、1バンプあたり、25
gfの荷重で0.2秒間圧接することにより行なわれ
た。
相拡散接合は、駆動用半導体素子33を400℃、アル
ミナ基板30を80℃に加熱し、1バンプあたり、25
gfの荷重で0.2秒間圧接することにより行なわれ
た。
【0064】接合後の半導体素子と基板との密着強度は
4.0kgfであり、十分に強度を保っていた。また、
接触抵抗は1バンプあたり20〜30mΩであった。ま
た、このサンプルについて高温高湿放置試験(70℃、
90%R.H.1000時間)、熱衝撃試験(−40℃
/120℃、30分/30分、1000サイクル)を実
施したところ、接触抵抗の変動は±10%以内に入り安
定な電気的接続が得られていることが分かった。
4.0kgfであり、十分に強度を保っていた。また、
接触抵抗は1バンプあたり20〜30mΩであった。ま
た、このサンプルについて高温高湿放置試験(70℃、
90%R.H.1000時間)、熱衝撃試験(−40℃
/120℃、30分/30分、1000サイクル)を実
施したところ、接触抵抗の変動は±10%以内に入り安
定な電気的接続が得られていることが分かった。
【0065】さらに、同上の環境条件下において半導体
素子33と基板30との密着強度を剪断試験によって評
価したところ、初期強度4.0kgfに対して10%程
度の劣化内に抑えることができ実用上全く支障のないレ
ベルを得ることができた。
素子33と基板30との密着強度を剪断試験によって評
価したところ、初期強度4.0kgfに対して10%程
度の劣化内に抑えることができ実用上全く支障のないレ
ベルを得ることができた。
【0066】以下に、前述のサーマルヘッドを具備する
電子回路装置の変形例を示す。この装置では、アルミニ
ウム層の膜厚が15500オングストロームとなるよう
に配線32を形成し、それ以外は前述のサーマルヘッド
を具備する電子回路装置と同様にして電子回路装置を形
成した。このサンプルについて同様の試験をしたところ
接合後の半導体素子と基板との密着度は4.0kgfで
あり、十分に強度を保っていた。また接触抵抗は1バン
プあたり20〜30mΩであった。また、このサンプル
について同様に高温高湿放置試験(70℃、90%R.
H.1000時間)、熱衝撃試験(−40℃/120
℃、30分/30分、1000サイクル)を実施したと
ころ、接触抵抗の変動は±10%以内に入り安定な電気
的接続が得られていることが分かった。
電子回路装置の変形例を示す。この装置では、アルミニ
ウム層の膜厚が15500オングストロームとなるよう
に配線32を形成し、それ以外は前述のサーマルヘッド
を具備する電子回路装置と同様にして電子回路装置を形
成した。このサンプルについて同様の試験をしたところ
接合後の半導体素子と基板との密着度は4.0kgfで
あり、十分に強度を保っていた。また接触抵抗は1バン
プあたり20〜30mΩであった。また、このサンプル
について同様に高温高湿放置試験(70℃、90%R.
H.1000時間)、熱衝撃試験(−40℃/120
℃、30分/30分、1000サイクル)を実施したと
ころ、接触抵抗の変動は±10%以内に入り安定な電気
的接続が得られていることが分かった。
【0067】さらに、同上の環境条件下において半導体
素子33と基板30との密着強度を剪断試験によって評
価したところ、初期強度4.0kgfに対して10%程
度の劣化内に抑えることができ実用上全く支障のないレ
ベルを得ることができた。また、印刷精度の劣化も生じ
なかった。
素子33と基板30との密着強度を剪断試験によって評
価したところ、初期強度4.0kgfに対して10%程
度の劣化内に抑えることができ実用上全く支障のないレ
ベルを得ることができた。また、印刷精度の劣化も生じ
なかった。
【0068】比較例1
また、サーマルヘッドを具備する電子回路装置の比較例
として、アルミニウム層の膜厚を2000オングストロ
ームにする以外は同様にしてサンプルを作製した。
として、アルミニウム層の膜厚を2000オングストロ
ームにする以外は同様にしてサンプルを作製した。
【0069】このサンプルについて同様の試験を行った
結果、接合後の半導体素子と基板との密着強度は0.9
kgfであり、すぐに剥がれるという不都合が生じ実用
上問題があった。配線32のアルミニウムとバンプ34
の金との金属間化合物がアルミニウム配線32下にまで
達し、下層の基板30との密着強度が低下したことによ
るものである。
結果、接合後の半導体素子と基板との密着強度は0.9
kgfであり、すぐに剥がれるという不都合が生じ実用
上問題があった。配線32のアルミニウムとバンプ34
の金との金属間化合物がアルミニウム配線32下にまで
達し、下層の基板30との密着強度が低下したことによ
るものである。
【0070】比較例2
さらに、他の比較例としてアルミニウム層の膜厚を20
000オングストロームにする以外は同様にしてサンプ
ルを作製した。
000オングストロームにする以外は同様にしてサンプ
ルを作製した。
【0071】このサンプルについて同様の試験を行った
結果、接合後の半導体素子と基板との密着強度、接触抵
抗の変動においては実用上支障のないレベルであった
が、アルミニウム膜厚が15500オングストローム以
下の時と比べて著しい印刷精度の劣化になることが分か
った。
結果、接合後の半導体素子と基板との密着強度、接触抵
抗の変動においては実用上支障のないレベルであった
が、アルミニウム膜厚が15500オングストローム以
下の時と比べて著しい印刷精度の劣化になることが分か
った。
【0072】ここで、抵抗体を具備する基板上にバンプ
を用いて固相拡散により電子素子を接続したサーマルヘ
ッドについて考察する。先ず、セラミック基板上に形成
された配線層の内、最上層(配線が多層構造の場合)に
くるアルミニウム層の膜厚が2500オングストローム
以下である場合には、バンプ材料を金とした場合、金と
アルミニウムの固相拡散層である金属間化合物がアルミ
ニウム層下にまで達し、前記固相拡散層と下層の層或い
は基板との密着が著しく弱くなり、亀裂や剥離等の問題
が生じ易い。一方、アルミニウム層を厚くした場合、配
線全体の膜厚が厚くなり、印字の際の印字品質が低下す
るという問題が生じる傾向がある。
を用いて固相拡散により電子素子を接続したサーマルヘ
ッドについて考察する。先ず、セラミック基板上に形成
された配線層の内、最上層(配線が多層構造の場合)に
くるアルミニウム層の膜厚が2500オングストローム
以下である場合には、バンプ材料を金とした場合、金と
アルミニウムの固相拡散層である金属間化合物がアルミ
ニウム層下にまで達し、前記固相拡散層と下層の層或い
は基板との密着が著しく弱くなり、亀裂や剥離等の問題
が生じ易い。一方、アルミニウム層を厚くした場合、配
線全体の膜厚が厚くなり、印字の際の印字品質が低下す
るという問題が生じる傾向がある。
【0073】以上のような問題に鑑み、本発明者は、半
導体素子を、金属の固相拡散を利用して、サーマルヘッ
ドを構成するセラミック基板に実装するにあたって、ア
ルミニウム配線膜厚の最適化を図った。そこで、バンプ
を金で構成する場合について、アルミニウムと金の金属
間化合物の成長とアルミニウム配線層の厚さの関係を調
べた。
導体素子を、金属の固相拡散を利用して、サーマルヘッ
ドを構成するセラミック基板に実装するにあたって、ア
ルミニウム配線膜厚の最適化を図った。そこで、バンプ
を金で構成する場合について、アルミニウムと金の金属
間化合物の成長とアルミニウム配線層の厚さの関係を調
べた。
【0074】その結果、加熱温度400℃、加熱時間
0.2秒においてアルミニウム層の膜厚が2200オン
グストロームよりも薄いときにはアルミニウムと金の金
属間化合物である固相拡散層が配線下層まで生成してし
まい亀裂、剥離が生じ易いことが分かった。実験の結
果、金とアルミニウムの固相拡散層は、金バンプとアル
ミニウム層との界面からおよそ2200オングストロー
ム程度まで進行している。しかしながら、金バンプの高
さのばらつきや半導体素子を接合する次具の傾き等の要
因によって、この固相拡散層の厚さは1900オングス
トロームから2500オングストロームまでばらついて
しまうことを見いだした。従って、この金属間化合物の
成長をアルミニウム下層まで到達させないために前記ア
ルミニウム層は少なくとも2500オングストローム以
上あれば良いことが分かる。また、実用的には、このア
ルミニウム層は、15500オングストローム以下であ
ることが好ましい。これを越えると、印刷精度が劣化
し、かすれやにじみを生じる傾向がある。AuとAl
は、Au5 Al2 、Au4 Al、Au2 Al、AuA
l、AuAl2 等の金属間化合物を作ることが知られて
いるが、ここではAu4 Al及びAu5 Al2 が多く観
測された。Au−Alの反応においてはAu4 Al及び
Au5 Al2 が形成されることで安定になる。
0.2秒においてアルミニウム層の膜厚が2200オン
グストロームよりも薄いときにはアルミニウムと金の金
属間化合物である固相拡散層が配線下層まで生成してし
まい亀裂、剥離が生じ易いことが分かった。実験の結
果、金とアルミニウムの固相拡散層は、金バンプとアル
ミニウム層との界面からおよそ2200オングストロー
ム程度まで進行している。しかしながら、金バンプの高
さのばらつきや半導体素子を接合する次具の傾き等の要
因によって、この固相拡散層の厚さは1900オングス
トロームから2500オングストロームまでばらついて
しまうことを見いだした。従って、この金属間化合物の
成長をアルミニウム下層まで到達させないために前記ア
ルミニウム層は少なくとも2500オングストローム以
上あれば良いことが分かる。また、実用的には、このア
ルミニウム層は、15500オングストローム以下であ
ることが好ましい。これを越えると、印刷精度が劣化
し、かすれやにじみを生じる傾向がある。AuとAl
は、Au5 Al2 、Au4 Al、Au2 Al、AuA
l、AuAl2 等の金属間化合物を作ることが知られて
いるが、ここではAu4 Al及びAu5 Al2 が多く観
測された。Au−Alの反応においてはAu4 Al及び
Au5 Al2 が形成されることで安定になる。
【0075】前記固相拡散層の膜厚のばらつきは上述し
たように2200±300オングストロームであり、少
なくともアルミニウム層は2500オングストローム以
上あればよいが、信頼性を増すためにはアルミニウム層
は2600オングストローム以上であることが望まし
い。
たように2200±300オングストロームであり、少
なくともアルミニウム層は2500オングストローム以
上あればよいが、信頼性を増すためにはアルミニウム層
は2600オングストローム以上であることが望まし
い。
【0076】次に、アルミニウム層の膜厚が厚すぎる場
合には、結果的に全体の配線の膜厚が厚くなる。図9及
び図10に、サーマルヘッドの抵抗部と配線との関係を
示したプリンタの図を示す。図9に示すように、基板4
0上に抵抗体41が形成され、さらにその上にアルミニ
ウム配線42がある場合には被印刷物43(紙等)と抵
抗体41の間隔がアルミニウム配線42の膜厚のために
広がり、にじみやかすれが生じ、印字精度が劣化する傾
向がある。また、図10に示したようにアルミニウム配
線46上に抵抗体47がある場には、図9で示した欠点
と、さらに抵抗体47がアルミニウム配線46によって
断線するという欠点があった。特にアルミニウム配線4
6の膜厚が16000オングストロームを越えると顕著
になる。なお、図9、図10において45は保護層を示
す。
合には、結果的に全体の配線の膜厚が厚くなる。図9及
び図10に、サーマルヘッドの抵抗部と配線との関係を
示したプリンタの図を示す。図9に示すように、基板4
0上に抵抗体41が形成され、さらにその上にアルミニ
ウム配線42がある場合には被印刷物43(紙等)と抵
抗体41の間隔がアルミニウム配線42の膜厚のために
広がり、にじみやかすれが生じ、印字精度が劣化する傾
向がある。また、図10に示したようにアルミニウム配
線46上に抵抗体47がある場には、図9で示した欠点
と、さらに抵抗体47がアルミニウム配線46によって
断線するという欠点があった。特にアルミニウム配線4
6の膜厚が16000オングストロームを越えると顕著
になる。なお、図9、図10において45は保護層を示
す。
【0077】上述した知見に基づき、本発明者は、サー
マルヘッドの全体の配線の膜厚を16000オングスト
ローム以下とすることが好ましいことを見いだした。ま
た、実用性を考慮すると、全体の配線の膜厚は3000
オングストローム以上であることが好ましい。これ未満
であると、信頼性が低下する傾向がある。
マルヘッドの全体の配線の膜厚を16000オングスト
ローム以下とすることが好ましいことを見いだした。ま
た、実用性を考慮すると、全体の配線の膜厚は3000
オングストローム以上であることが好ましい。これ未満
であると、信頼性が低下する傾向がある。
【0078】上記知見に鑑み、本発明によるサーマルヘ
ッドを備えたプリンタにおいては、少なくともアルミニ
ウム層の膜厚を2500オングストローム以上、且つ全
体の配線の膜厚を16000オングストローム以下とす
ることが好ましい。さらに、実用性を考慮すると、アル
ミニウム層の膜厚を2500〜15500オングストロ
ームとすることにより、印字精度の劣化の少ないプリン
タを提供することが可能となる。
ッドを備えたプリンタにおいては、少なくともアルミニ
ウム層の膜厚を2500オングストローム以上、且つ全
体の配線の膜厚を16000オングストローム以下とす
ることが好ましい。さらに、実用性を考慮すると、アル
ミニウム層の膜厚を2500〜15500オングストロ
ームとすることにより、印字精度の劣化の少ないプリン
タを提供することが可能となる。
【0079】次に本発明の第4の実施例を説明する。図
11は、本発明の第4の実施例にかかる半導体装置の一
例を示す図である。この半導体装置は液晶パネルに用い
られるもので、半導体素子51と、この表面に電気メッ
キ法等で形成された金バンプ52と、この金バンプ52
と固層拡散により接合されたモリブデン/アルミニウム
積層配線54とを有する配線基板53とから構成され
る。配線基板53は、ガラス基板からなり、その上に、
順にモリブデン、アルミニウムを積層し、モリブデン/
アルミニウム積層配線54を形成したものである。この
時、金バンプ52と配線54のアルミニウム層との間が
固層拡散により接続されている。
11は、本発明の第4の実施例にかかる半導体装置の一
例を示す図である。この半導体装置は液晶パネルに用い
られるもので、半導体素子51と、この表面に電気メッ
キ法等で形成された金バンプ52と、この金バンプ52
と固層拡散により接合されたモリブデン/アルミニウム
積層配線54とを有する配線基板53とから構成され
る。配線基板53は、ガラス基板からなり、その上に、
順にモリブデン、アルミニウムを積層し、モリブデン/
アルミニウム積層配線54を形成したものである。この
時、金バンプ52と配線54のアルミニウム層との間が
固層拡散により接続されている。
【0080】次に、この図11に示す半導体装置の製造
工程の一例について説明する。図12A乃至図12C
は、本製造工程を説明するための図である。この製造工
程は、フェイスダウン技術を用いて、半導体素子51
を、絶縁性基板53表面に形成された配線パターン54
上に、バンプ52を介して搭載する工程と、前記配線パ
ターン54と前記バンプ52との間が固層拡散によって
接合するように前記バンプ52及び前記配線パターン5
4をその融点以下の温度で加熱する加熱工程とを含むこ
とを特徴とする。
工程の一例について説明する。図12A乃至図12C
は、本製造工程を説明するための図である。この製造工
程は、フェイスダウン技術を用いて、半導体素子51
を、絶縁性基板53表面に形成された配線パターン54
上に、バンプ52を介して搭載する工程と、前記配線パ
ターン54と前記バンプ52との間が固層拡散によって
接合するように前記バンプ52及び前記配線パターン5
4をその融点以下の温度で加熱する加熱工程とを含むこ
とを特徴とする。
【0081】図12Aに示すように、半導体素子51の
ボンディングパッド(図示せず)にバリア金属Bとして
半導体素子側からチタン層、ニッケル層及びパラジウム
層を形成し、その上に電気メッキにより金バンプ52を
形成する。この時チタン層はアルミニウムパッドと密着
を高めるために形成され、ニッケル層は金が半導体素子
のボンディングパッドに拡散するのを防ぐために形成さ
れ、パラジウム層は金との密着を高めるために形成され
る。
ボンディングパッド(図示せず)にバリア金属Bとして
半導体素子側からチタン層、ニッケル層及びパラジウム
層を形成し、その上に電気メッキにより金バンプ52を
形成する。この時チタン層はアルミニウムパッドと密着
を高めるために形成され、ニッケル層は金が半導体素子
のボンディングパッドに拡散するのを防ぐために形成さ
れ、パラジウム層は金との密着を高めるために形成され
る。
【0082】次に、図12Bに示すように、ガラス基板
53上の所望の領域に下層にモリブデンと上層にアルミ
ニウムの2層構造の配線パターン54を形成する。1枚
のガラス基板あたり、入力パッドとしての26個のパッ
ドと出力用パッドとしての120個のパッドを含むもの
とする。
53上の所望の領域に下層にモリブデンと上層にアルミ
ニウムの2層構造の配線パターン54を形成する。1枚
のガラス基板あたり、入力パッドとしての26個のパッ
ドと出力用パッドとしての120個のパッドを含むもの
とする。
【0083】そして半導体素子側を400℃に加熱する
とともに、ガラス基板側を80℃に加熱し、半導体素子
51とガラス基板53を図12Cのように配置し、1バ
ンプあたり30gfの荷重をかけながら0.2秒間圧接
し、一括してすべてのパッドを接続する。接続後の半導
体素子51とガラス基板53との密着強度は4.0kg
f程度であった。
とともに、ガラス基板側を80℃に加熱し、半導体素子
51とガラス基板53を図12Cのように配置し、1バ
ンプあたり30gfの荷重をかけながら0.2秒間圧接
し、一括してすべてのパッドを接続する。接続後の半導
体素子51とガラス基板53との密着強度は4.0kg
f程度であった。
【0084】このようにして形成された半導体装置は、
配線54のアルミニウム層上に形成された酸化膜を金バ
ンプ52をアルミニウム層上に圧接することにより破壊
し、また温度によって固相拡散接合されるため強度な接
合が得られることになり、許容電流値が増大し、接続抵
抗の低減を図ることができる。
配線54のアルミニウム層上に形成された酸化膜を金バ
ンプ52をアルミニウム層上に圧接することにより破壊
し、また温度によって固相拡散接合されるため強度な接
合が得られることになり、許容電流値が増大し、接続抵
抗の低減を図ることができる。
【0085】また、一括してすべての接続を行うことが
できるため、17.5秒(1つあたり0.12秒)程度
もかかっていたワイヤボンディングにより1つ1つ接続
する場合に比べ、大幅な時間の短縮となる。更にバンプ
接続のため実装必要面積を低減することができる。
できるため、17.5秒(1つあたり0.12秒)程度
もかかっていたワイヤボンディングにより1つ1つ接続
する場合に比べ、大幅な時間の短縮となる。更にバンプ
接続のため実装必要面積を低減することができる。
【0086】なお、前記実施例では、バンプを金で形成
するとともに配線パターンをモリブデン/アルミニウム
の2層構造で形成し、金とアルミニウムの固層拡散によ
って接合したが、これらの組み合わせに限定されること
なく、互いに固相拡散を生じるような材料の組み合わせ
であれば良い。さらに金バンプと金配線のように同種金
属間の接合であっても良い。
するとともに配線パターンをモリブデン/アルミニウム
の2層構造で形成し、金とアルミニウムの固層拡散によ
って接合したが、これらの組み合わせに限定されること
なく、互いに固相拡散を生じるような材料の組み合わせ
であれば良い。さらに金バンプと金配線のように同種金
属間の接合であっても良い。
【0087】次に本発明の第5の実施例を説明する。図
13は、本発明の第5の実施例にかかる半導体装置の一
例を示す断面図である。
13は、本発明の第5の実施例にかかる半導体装置の一
例を示す断面図である。
【0088】この例では、絶縁性基板としてアルミナ基
板63を用いており、アルミナ基板63上にスパッタリ
ング法により抵抗パターン(図示せず)及び電極配線等
の配線パターン64を形成したものを用い、この配線パ
ターン64上に駆動用ICチップ61を金バンプ62を
介して配置し、この金バンプ62と配線パターン64と
が固相拡散により接続されていることを特徴とするもの
である。なお、ここで駆動用ICチップ61とアルミナ
基板63はさらに絶縁性接着剤65により封止され、周
りの環境変化、例えば水分の侵入からバンプ接続部を保
護している。
板63を用いており、アルミナ基板63上にスパッタリ
ング法により抵抗パターン(図示せず)及び電極配線等
の配線パターン64を形成したものを用い、この配線パ
ターン64上に駆動用ICチップ61を金バンプ62を
介して配置し、この金バンプ62と配線パターン64と
が固相拡散により接続されていることを特徴とするもの
である。なお、ここで駆動用ICチップ61とアルミナ
基板63はさらに絶縁性接着剤65により封止され、周
りの環境変化、例えば水分の侵入からバンプ接続部を保
護している。
【0089】次に、この半導体装置の製造工程について
説明する。まず、半導体素子61のボンディングパッド
(図示せず)にバリア金属(図示せず)としてチタン
層、ニッケル層、パラジウム層を介してメッキ法により
金バンプ6を形成しておく。このとき金バンプ62の高
さは±1.5μm程度のばらつきを有している。
説明する。まず、半導体素子61のボンディングパッド
(図示せず)にバリア金属(図示せず)としてチタン
層、ニッケル層、パラジウム層を介してメッキ法により
金バンプ6を形成しておく。このとき金バンプ62の高
さは±1.5μm程度のばらつきを有している。
【0090】次に、金バンプ62が形成された半導体素
子61を熱源基板上にスタンピングし、金バンプ62の
高さを一定に揃える。次いで、アルミナ基板63上にス
パッタリング法により抵抗パターンを形成した後、電極
パターンとして基板側からタングステン/アルミニウム
の2層構造の配線パターン64を形成する。
子61を熱源基板上にスタンピングし、金バンプ62の
高さを一定に揃える。次いで、アルミナ基板63上にス
パッタリング法により抵抗パターンを形成した後、電極
パターンとして基板側からタングステン/アルミニウム
の2層構造の配線パターン64を形成する。
【0091】次に、金バンプ62が形成された半導体素
子61を、電極パターン64が形成された基板63にフ
ェイスダウンに配置し、金バンプ62を、一括してすべ
てのパッド上に圧接し、アルミナ基板63を熱すること
によって熱処理し、固相拡散接合させる。
子61を、電極パターン64が形成された基板63にフ
ェイスダウンに配置し、金バンプ62を、一括してすべ
てのパッド上に圧接し、アルミナ基板63を熱すること
によって熱処理し、固相拡散接合させる。
【0092】このようにして形成された半導体装置は、
前記の半導体装置の効果に加え、チタンの熱伝導が金に
比べ悪いことから、熱がアルミナ基板63から半導体素
子61に伝導するのを防止し、半導体素子61の温度上
昇を防ぐことができる。
前記の半導体装置の効果に加え、チタンの熱伝導が金に
比べ悪いことから、熱がアルミナ基板63から半導体素
子61に伝導するのを防止し、半導体素子61の温度上
昇を防ぐことができる。
【0093】上記のようにスタンピングにより半導体素
子61を加圧することによりバンプの高さを揃えること
ができ、より確実で信頼性の高い接続を行うことができ
る。また、アルミナ基板63を熱する代わりに半導体素
子61裏面から、赤外線等により金バンプ62を選択的
に加熱するようにすれば金バンプ62のみを昇温できる
ので半導体素子61への熱による影響を抑えることが可
能となる。
子61を加圧することによりバンプの高さを揃えること
ができ、より確実で信頼性の高い接続を行うことができ
る。また、アルミナ基板63を熱する代わりに半導体素
子61裏面から、赤外線等により金バンプ62を選択的
に加熱するようにすれば金バンプ62のみを昇温できる
ので半導体素子61への熱による影響を抑えることが可
能となる。
【0094】次に本発明の第6の実施例を説明する。図
14A及び図14B、図15A乃至図15C、及び図1
6は、本発明の第6の実施例である半導体装置の製造工
程を説明するための図である。
14A及び図14B、図15A乃至図15C、及び図1
6は、本発明の第6の実施例である半導体装置の製造工
程を説明するための図である。
【0095】配線基板の形成は図14Aに示すようなセ
ラミック基板70に、スパッタリング法によりアルミニ
ウム薄膜を形成し、これをフォトリソグラフィによりパ
ターンニングし、図14Bに示すようにアルミニウムか
らなる配線パターン71を形成する。
ラミック基板70に、スパッタリング法によりアルミニ
ウム薄膜を形成し、これをフォトリソグラフィによりパ
ターンニングし、図14Bに示すようにアルミニウムか
らなる配線パターン71を形成する。
【0096】また、バンプの形成プロセスを説明するた
めの図を図15A乃至図15Cに示す。図15Aに示す
ように、半導体素子として所望の素子領域が形成された
シリコン基板72を用意し、このシリコン基板72表面
に形成されたアルミニウムからなる配線パターン73上
にパッシベーション膜としての窒化シリコン膜74を形
成した後、フォトリソグラフィによりコンタクト孔を形
成し、さらに真空蒸着法によりチタン、ニッケル及びパ
ラジウムからなるバリアメタル層75を形成する。
めの図を図15A乃至図15Cに示す。図15Aに示す
ように、半導体素子として所望の素子領域が形成された
シリコン基板72を用意し、このシリコン基板72表面
に形成されたアルミニウムからなる配線パターン73上
にパッシベーション膜としての窒化シリコン膜74を形
成した後、フォトリソグラフィによりコンタクト孔を形
成し、さらに真空蒸着法によりチタン、ニッケル及びパ
ラジウムからなるバリアメタル層75を形成する。
【0097】そして図15Bに示すように、前記バリア
メタル層75上にレジストRを塗布し、これをパターニ
ングした後、メッキ液に浸漬し、バリアメタル層75を
電極として電気メッキを行いレジストRから露呈するバ
リアメタル層75表面に選択的に金からなるバンプ76
を形成する。
メタル層75上にレジストRを塗布し、これをパターニ
ングした後、メッキ液に浸漬し、バリアメタル層75を
電極として電気メッキを行いレジストRから露呈するバ
リアメタル層75表面に選択的に金からなるバンプ76
を形成する。
【0098】最後に図15Cに示すように、レジストR
を剥離し、バンプ76をマスクとしてバリアメタル層7
5の一部をエッチング除去し、中央部が凹状の窪みを有
するバンプ76を形成する。
を剥離し、バンプ76をマスクとしてバリアメタル層7
5の一部をエッチング除去し、中央部が凹状の窪みを有
するバンプ76を形成する。
【0099】実装に際しては先ず、このようにして形成
された半導体素子77を図14Bに示すセラミック基板
70上の配線パターン71上に配置し、400℃程度に
加熱してバンプ76を配線パターン71と固相拡散接合
させる。
された半導体素子77を図14Bに示すセラミック基板
70上の配線パターン71上に配置し、400℃程度に
加熱してバンプ76を配線パターン71と固相拡散接合
させる。
【0100】図16は、このようにして形成された半導
体装置のバンプと配線パターンの接続の様子を表す図を
示す。このとき金バンプ76の中央部に凹状の窪みが形
成されているため、固相拡散層は図16に破線で示すよ
うに形成され、固層拡散層とアルミニウム配線71との
界面の面積が増大し、接合強度が高いという特徴を有す
る。
体装置のバンプと配線パターンの接続の様子を表す図を
示す。このとき金バンプ76の中央部に凹状の窪みが形
成されているため、固相拡散層は図16に破線で示すよ
うに形成され、固層拡散層とアルミニウム配線71との
界面の面積が増大し、接合強度が高いという特徴を有す
る。
【0101】このようにして形成された半導体装置は、
セラミック基板70上のアルミニウム配線71表面に酸
化膜が形成されていても圧接による酸化膜の破壊と固相
拡散により良好に接合されるため、許容電流値が増大
し、接続抵抗の低減を図ることが可能となる。
セラミック基板70上のアルミニウム配線71表面に酸
化膜が形成されていても圧接による酸化膜の破壊と固相
拡散により良好に接合されるため、許容電流値が増大
し、接続抵抗の低減を図ることが可能となる。
【0102】本実施例によっても、アルミニウム配線等
のように強固な酸化膜を有し、そのために半田との濡れ
性が悪いような材料を用いた配線基板であっても、その
半導体素子等との接続が固層拡散接合により確実とな
り、しかも機械的強度が高く信頼性の高い接続を行うこ
とが可能となる。
のように強固な酸化膜を有し、そのために半田との濡れ
性が悪いような材料を用いた配線基板であっても、その
半導体素子等との接続が固層拡散接合により確実とな
り、しかも機械的強度が高く信頼性の高い接続を行うこ
とが可能となる。
【0103】また、以上述べてきたように、本発明によ
る半導体装置は、液晶表示装置等のフラットディスプレ
イの場合にはガラス基板、サーマルヘッドの場合にはセ
ラミック基板を用いることができる。
る半導体装置は、液晶表示装置等のフラットディスプレ
イの場合にはガラス基板、サーマルヘッドの場合にはセ
ラミック基板を用いることができる。
【0104】次に本発明の第7の実施例を説明する。本
発明による液晶表示装置は、一対の基板と、該一対の基
板に挟持された液晶と、一方の基板上に形成され、少な
くとも表面にアルミニウムを主成分とするアルミニウム
層を有する配線層と、前記配線層上にバンプを介して実
装された半導体素子とを有し、前記バンプと前記アルミ
ニウム層とは固層拡散によって接合され、前記アルミニ
ウム層の膜厚は2500オングストローム以上で、前記
配線の膜厚は8500オングストローム以下であること
を特徴とするものである。
発明による液晶表示装置は、一対の基板と、該一対の基
板に挟持された液晶と、一方の基板上に形成され、少な
くとも表面にアルミニウムを主成分とするアルミニウム
層を有する配線層と、前記配線層上にバンプを介して実
装された半導体素子とを有し、前記バンプと前記アルミ
ニウム層とは固層拡散によって接合され、前記アルミニ
ウム層の膜厚は2500オングストローム以上で、前記
配線の膜厚は8500オングストローム以下であること
を特徴とするものである。
【0105】この液晶表示装置において、配線は少なく
ともアルミニウムを主成分とする層が最上層に配置され
ている。このアルミニウム層の下層にモリブデン、クロ
ム或いはモリブデンタングステン合金等他の層を形成
し、多層配線としても良い。この場合配線層の膜厚と
は、多層配線の膜厚を意味する。
ともアルミニウムを主成分とする層が最上層に配置され
ている。このアルミニウム層の下層にモリブデン、クロ
ム或いはモリブデンタングステン合金等他の層を形成
し、多層配線としても良い。この場合配線層の膜厚と
は、多層配線の膜厚を意味する。
【0106】ここで、本発明の技術を液晶表示装置に適
用する場合に、以下の点について考慮することが好まし
い。先ず、ガラス基板上に形成された配線のうち最上層
にくるアルミニウム層の膜厚であるが、薄すぎる場合に
は、アルミニウムと金等で構成されたバンプの固層拡散
層である金属間化合物がアルミニウム層下の層(例えば
Mo層)まで生成し前記固層拡散層と下層のモリブデン
層との間の強度が著しく弱くなり、亀裂や剥離等の問題
が生じ易い。
用する場合に、以下の点について考慮することが好まし
い。先ず、ガラス基板上に形成された配線のうち最上層
にくるアルミニウム層の膜厚であるが、薄すぎる場合に
は、アルミニウムと金等で構成されたバンプの固層拡散
層である金属間化合物がアルミニウム層下の層(例えば
Mo層)まで生成し前記固層拡散層と下層のモリブデン
層との間の強度が著しく弱くなり、亀裂や剥離等の問題
が生じ易い。
【0107】また、アルミニウム層を厚くした場合、配
線全体の膜厚が厚くなり、液晶部のラビング(配向処
理)工程の際、前記配線が厚すぎるために均一な配向処
理が形成できず表示画面のむらが生じや易くなる。
線全体の膜厚が厚くなり、液晶部のラビング(配向処
理)工程の際、前記配線が厚すぎるために均一な配向処
理が形成できず表示画面のむらが生じや易くなる。
【0108】以上の点に鑑み、本発明者は、本発明の技
術に基づいて、半導体素子を金属の固相拡散を利用して
LCD基板に実装するにあたって、アルミニウム配線膜
厚の最適化を図った。そこでバンプを金で構成する場合
について、アルミニウムと金の金属間化合物の成長とア
ルミニウム配線厚との関係を調べた。その結果、加熱温
度400℃、加熱時間0.2秒においてアルミニウム層
の膜厚が2200オングストロームよりも薄いときには
アルミニウムと金の金属間化合物である固層拡散層が配
線下の最下層まで生成してしまい亀裂、剥離が生じる傾
向がある。実験の結果、アルミニウムと金の固層拡散層
は、金バンプとアルミニウム層との界面からおよそ22
00オングストローム程度まで拡散していた。しかしな
がら、金バンプの高さのばらつきや実装した際の半導体
素子の傾きのばらつき等の要因によって、この固層拡散
層の拡散は1900オングストロームから2500オン
グストロームまでばらついてしまうことを見いだした。
従って、この固層拡散層の拡散を下層のモリブデン、ク
ロム、チタンタングステン合金等の層まで拡散させない
ために前記アルミニウム層は少なくとも2500オング
ストローム以上であれば良いことが分かった。前記固層
拡散層の拡散のばらつきは上述したように2200オン
グストローム±300オングストロームであり、少なく
ともアルミニウム層は2500オングストローム以上で
あれば良いが、信頼性を増すためにはアルミニウム層の
膜厚は2600オングストローム以上であることが望ま
しい。また、実用的には、このアルミニウム層は、80
00オングストローム以下であることが好ましい。これ
を越えると、均一な配向処理ができずに、配向の反転を
生じる傾向がある。
術に基づいて、半導体素子を金属の固相拡散を利用して
LCD基板に実装するにあたって、アルミニウム配線膜
厚の最適化を図った。そこでバンプを金で構成する場合
について、アルミニウムと金の金属間化合物の成長とア
ルミニウム配線厚との関係を調べた。その結果、加熱温
度400℃、加熱時間0.2秒においてアルミニウム層
の膜厚が2200オングストロームよりも薄いときには
アルミニウムと金の金属間化合物である固層拡散層が配
線下の最下層まで生成してしまい亀裂、剥離が生じる傾
向がある。実験の結果、アルミニウムと金の固層拡散層
は、金バンプとアルミニウム層との界面からおよそ22
00オングストローム程度まで拡散していた。しかしな
がら、金バンプの高さのばらつきや実装した際の半導体
素子の傾きのばらつき等の要因によって、この固層拡散
層の拡散は1900オングストロームから2500オン
グストロームまでばらついてしまうことを見いだした。
従って、この固層拡散層の拡散を下層のモリブデン、ク
ロム、チタンタングステン合金等の層まで拡散させない
ために前記アルミニウム層は少なくとも2500オング
ストローム以上であれば良いことが分かった。前記固層
拡散層の拡散のばらつきは上述したように2200オン
グストローム±300オングストロームであり、少なく
ともアルミニウム層は2500オングストローム以上で
あれば良いが、信頼性を増すためにはアルミニウム層の
膜厚は2600オングストローム以上であることが望ま
しい。また、実用的には、このアルミニウム層は、80
00オングストローム以下であることが好ましい。これ
を越えると、均一な配向処理ができずに、配向の反転を
生じる傾向がある。
【0109】次に、アルミニウム層の膜厚が厚すぎる場
合には、結果的に全体の配線の膜厚が厚くなり、液晶部
のラビング(配向処理)工程でむらが生じ易くなる。む
らの生じた割合をリバース面積比(1画面上でリバース
ディスクリネーションが生じた面積/1画面の面積)で
表し、これと配線厚との関係を示したのが図18であ
る。図より明らかなように配線厚が8500オングスト
ローム以下であればラビング工程でのむらは発生しなか
ったが配線膜厚が8500オングストロームを越えると
リバース面積は増加していることが分かる。また、実用
性を考慮すると、全体の配線の膜厚は、3000オング
ストローム以上であることが好ましい。これ未満である
と、拡散層の成長によって信頼性が低下する傾向があ
る。
合には、結果的に全体の配線の膜厚が厚くなり、液晶部
のラビング(配向処理)工程でむらが生じ易くなる。む
らの生じた割合をリバース面積比(1画面上でリバース
ディスクリネーションが生じた面積/1画面の面積)で
表し、これと配線厚との関係を示したのが図18であ
る。図より明らかなように配線厚が8500オングスト
ローム以下であればラビング工程でのむらは発生しなか
ったが配線膜厚が8500オングストロームを越えると
リバース面積は増加していることが分かる。また、実用
性を考慮すると、全体の配線の膜厚は、3000オング
ストローム以上であることが好ましい。これ未満である
と、拡散層の成長によって信頼性が低下する傾向があ
る。
【0110】上記知見に鑑み本発明による液晶表示装置
は、アルミニウム層の膜厚を2500オングストローム
以上かつ全体の配線の厚さを8500オングストローム
以下とすることにより、信頼性が高く、ラビングむらの
ない液晶表示装置を提供することが可能となる。
は、アルミニウム層の膜厚を2500オングストローム
以上かつ全体の配線の厚さを8500オングストローム
以下とすることにより、信頼性が高く、ラビングむらの
ない液晶表示装置を提供することが可能となる。
【0111】図17は、本発明の第7の実施例である液
晶表示装置の一例の概略を示す図である。図17に示す
ように、ガラス基板81上に形成されたモリブデン/ア
ルミニウム配線82上に金バンプ83を介して半導体素
子84が接続されている。ここで金バンプ83の金と、
モリブデン/アルミニウム配線82のアルミニウムは、
固相拡散によって直接接合されている。この液晶表示装
置においては、アルミニウム層の膜厚を5000オング
ストロームとし、モリブデン層は500オングストロー
ムとした。金バンプ83はメッキ法によって形成し、バ
ンプサイズ50μm角、バンプピッチ80μm、バンプ
高さ20μmとした。
晶表示装置の一例の概略を示す図である。図17に示す
ように、ガラス基板81上に形成されたモリブデン/ア
ルミニウム配線82上に金バンプ83を介して半導体素
子84が接続されている。ここで金バンプ83の金と、
モリブデン/アルミニウム配線82のアルミニウムは、
固相拡散によって直接接合されている。この液晶表示装
置においては、アルミニウム層の膜厚を5000オング
ストロームとし、モリブデン層は500オングストロー
ムとした。金バンプ83はメッキ法によって形成し、バ
ンプサイズ50μm角、バンプピッチ80μm、バンプ
高さ20μmとした。
【0112】ガラス基板81としては、TFT−LCD
基板を適用した。図示しないが、ガラス基板81を延長
した部分がTFT−LCDを構成している。この基板8
1上には、その表面上から順にモリブデン/アルミニウ
ムを積層した構造を有する配線82が設けられている。
このモリブデン/アルミニウム配線82は基板81上に
スパッタ法によって形成し、モリブデン層を500オン
グストローム形成した上にアルミニウム層を5000オ
ングストローム形成した。金バンプ83とアルミニウム
配線82は300〜500℃で固相拡散接合させ、金と
アルミニウムの合金を形成する。
基板を適用した。図示しないが、ガラス基板81を延長
した部分がTFT−LCDを構成している。この基板8
1上には、その表面上から順にモリブデン/アルミニウ
ムを積層した構造を有する配線82が設けられている。
このモリブデン/アルミニウム配線82は基板81上に
スパッタ法によって形成し、モリブデン層を500オン
グストローム形成した上にアルミニウム層を5000オ
ングストローム形成した。金バンプ83とアルミニウム
配線82は300〜500℃で固相拡散接合させ、金と
アルミニウムの合金を形成する。
【0113】この液晶表示装置では入力バンプ26個、
出力バンプ120個からなる半導体素子84を用いて、
半導体素子84を400℃、ガラス基板81を80℃に
加熱し、1バンプ当り30gfの荷重で0.2秒間圧接
し、金とアルミニウムの固層拡散反応をおこさせ金バン
プ83と配線82の接合を行った。
出力バンプ120個からなる半導体素子84を用いて、
半導体素子84を400℃、ガラス基板81を80℃に
加熱し、1バンプ当り30gfの荷重で0.2秒間圧接
し、金とアルミニウムの固層拡散反応をおこさせ金バン
プ83と配線82の接合を行った。
【0114】接合後の半導体素子84とガラス基板81
との密着強度は4.0kgfであり、充分に強度を保っ
ていた。また、接触抵抗は1バンプあたり20〜30m
Ωであった。またこのサンプルについて高温高湿試験
(70℃、90%R.H.、1000時間)、熱衝撃試
験(−40℃/120℃、30分/30分、1000サ
イクル)を実施したところ、接触抵抗の変動は±10%
以内に入り極めて安定な電気的接続が得られていること
が分かった。
との密着強度は4.0kgfであり、充分に強度を保っ
ていた。また、接触抵抗は1バンプあたり20〜30m
Ωであった。またこのサンプルについて高温高湿試験
(70℃、90%R.H.、1000時間)、熱衝撃試
験(−40℃/120℃、30分/30分、1000サ
イクル)を実施したところ、接触抵抗の変動は±10%
以内に入り極めて安定な電気的接続が得られていること
が分かった。
【0115】さらに、同上の環境条件下において半導体
素子84とガラス基板81との密着強度をダイシェアに
よって評価したところ、初期強度4.0kgfに対して
10%程度の劣化内に抑えることができ実用上全く支障
のないレベルを得ることができた。また、液晶部のラビ
ング工程による不良も生じなかった。
素子84とガラス基板81との密着強度をダイシェアに
よって評価したところ、初期強度4.0kgfに対して
10%程度の劣化内に抑えることができ実用上全く支障
のないレベルを得ることができた。また、液晶部のラビ
ング工程による不良も生じなかった。
【0116】次に本発明の第8の実施例について説明す
る。この例では、配線82のアルミニウム層の膜厚を8
000オングストローム、モリブデン層を500オング
ストロームとして配線膜厚が8500オングストローム
となるように配線82を形成する以外は、第7の実施例
に示した液晶表示装置と同様のサンプルを形成した。
る。この例では、配線82のアルミニウム層の膜厚を8
000オングストローム、モリブデン層を500オング
ストロームとして配線膜厚が8500オングストローム
となるように配線82を形成する以外は、第7の実施例
に示した液晶表示装置と同様のサンプルを形成した。
【0117】このサンプルについて同様の試験をしたと
ころ接合後の半導体素子84とガラス基板81との密着
強度は4.0kgfであり、充分に強度を保っていた。
また、接触抵抗は1バンプあたり20〜30mΩとな
り、このサンプルについて同様の信頼性試験を実施した
ところ、接触抵抗の変動は±7%以内に入り極めて安定
な電気的接続が得られていることが分かった。さらに、
同上の環境条件下において半導体素子とガラス基板との
密着強度をダイシェアによって評価したところ、初期強
度4.0kgfに対して10%程度の劣化となり実用上
全く支障のないレベルであった。また、図18から、配
線の膜厚が8500オングストロームであるので液晶部
のラビング工程による不良が生じなかったことが分か
る。
ころ接合後の半導体素子84とガラス基板81との密着
強度は4.0kgfであり、充分に強度を保っていた。
また、接触抵抗は1バンプあたり20〜30mΩとな
り、このサンプルについて同様の信頼性試験を実施した
ところ、接触抵抗の変動は±7%以内に入り極めて安定
な電気的接続が得られていることが分かった。さらに、
同上の環境条件下において半導体素子とガラス基板との
密着強度をダイシェアによって評価したところ、初期強
度4.0kgfに対して10%程度の劣化となり実用上
全く支障のないレベルであった。また、図18から、配
線の膜厚が8500オングストロームであるので液晶部
のラビング工程による不良が生じなかったことが分か
る。
【0118】比較例3
アルミニウム層の膜厚を2000オングストロームで第
7の実施例と同様のサンプルを作成した。このサンプル
について第7の実施例と同様の試験を行った結果、接合
後の半導体素子とガラス基板との密着強度は0.9kg
fであり、すぐに剥がれるという不具合が生じ実用上問
題があった。これは、アルミニウムと金の金属間化合物
がアルミニウム配線下のモリブデン界面まで達していた
ことによるものと考えられる。
7の実施例と同様のサンプルを作成した。このサンプル
について第7の実施例と同様の試験を行った結果、接合
後の半導体素子とガラス基板との密着強度は0.9kg
fであり、すぐに剥がれるという不具合が生じ実用上問
題があった。これは、アルミニウムと金の金属間化合物
がアルミニウム配線下のモリブデン界面まで達していた
ことによるものと考えられる。
【0119】比較例4
アルミニウム層の膜厚を10000オングストローム、
モリブデン層を500オングストロームとして配線膜厚
が10500オングストロームとなるように配線83を
形成し第7の実施例と同様のサンプルを作成した。この
サンプルについて第7の実施例と同様の試験を行った結
果、接合後の半導体素子84とガラス基板81との密着
強度、接触抵抗、、接触抵抗の変動においては実用上支
障のないレベルであった。図18に示すように、液晶部
のラビング工程による不良が最大10%生じたので液晶
表示品位の劣化につながることが分かった。
モリブデン層を500オングストロームとして配線膜厚
が10500オングストロームとなるように配線83を
形成し第7の実施例と同様のサンプルを作成した。この
サンプルについて第7の実施例と同様の試験を行った結
果、接合後の半導体素子84とガラス基板81との密着
強度、接触抵抗、、接触抵抗の変動においては実用上支
障のないレベルであった。図18に示すように、液晶部
のラビング工程による不良が最大10%生じたので液晶
表示品位の劣化につながることが分かった。
【0120】ここで、バンプと配線が反応する温度は、
半導体装置へのダメージを防ぐためには低い方が望まし
い。特にCOG(CHIP ON GLASS)実装の
中でも耐熱温度の低い液晶や偏光板を用いる液晶ディス
プレイを想定したときには、既に薄膜トランジスタや液
晶、偏光板が組み込まれている液晶パネルをガラス基板
として用いることが多いために、温度の制約を受ける。
液晶パネルとして局部的には数百度まで加熱することが
可能であるが、画素部分に加えられる温度としては10
0℃以下が望ましい。また半導体素子も特性の変化を考
慮すると500℃程度以下の温度が望ましい。実験とシ
ュミレーションの結果から半導体素子から2mm離れた
ガラス基板上及び配線の温度上昇は本条件で実装した場
合に100℃以下になることを確認した。
半導体装置へのダメージを防ぐためには低い方が望まし
い。特にCOG(CHIP ON GLASS)実装の
中でも耐熱温度の低い液晶や偏光板を用いる液晶ディス
プレイを想定したときには、既に薄膜トランジスタや液
晶、偏光板が組み込まれている液晶パネルをガラス基板
として用いることが多いために、温度の制約を受ける。
液晶パネルとして局部的には数百度まで加熱することが
可能であるが、画素部分に加えられる温度としては10
0℃以下が望ましい。また半導体素子も特性の変化を考
慮すると500℃程度以下の温度が望ましい。実験とシ
ュミレーションの結果から半導体素子から2mm離れた
ガラス基板上及び配線の温度上昇は本条件で実装した場
合に100℃以下になることを確認した。
【0121】一般に、液晶パネルの配線としてはITO
が多く用いられているが、配線抵抗は低い方が望ましい
ので、金属配線との組み合わせになっている場合が多
い。中でも抵抗が低く且つ安定なアルミニウムをCOG
実装用の配線としてい用いることが性能、信頼性、コス
トの点から有利である。また、COG実装の他にCOB
(CHIP ON BOAD)等の実装においても本発
明は有効である。
が多く用いられているが、配線抵抗は低い方が望ましい
ので、金属配線との組み合わせになっている場合が多
い。中でも抵抗が低く且つ安定なアルミニウムをCOG
実装用の配線としてい用いることが性能、信頼性、コス
トの点から有利である。また、COG実装の他にCOB
(CHIP ON BOAD)等の実装においても本発
明は有効である。
【0122】上述の本発明の液晶表示装置においては、
バンプと実装用の絶縁性基板上に形成された配線パター
ンとの接続を固層拡散によって行うようにしているの
で、極めて高い接続強度を得ることが可能となる。ま
た、配線パターン上に酸化膜が形成されている場合に
は、熱処理と同時に圧接を行っているので酸化膜を破壊
することができ、接続強度が高い接続を行うことが可能
となる。
バンプと実装用の絶縁性基板上に形成された配線パター
ンとの接続を固層拡散によって行うようにしているの
で、極めて高い接続強度を得ることが可能となる。ま
た、配線パターン上に酸化膜が形成されている場合に
は、熱処理と同時に圧接を行っているので酸化膜を破壊
することができ、接続強度が高い接続を行うことが可能
となる。
【0123】以上説明してきたように、本実施例におい
ても、固層拡散接合により確実で且つ信頼性の高い微細
ピッチの接続を有する液晶表示装置を提供することがで
きるものである。
ても、固層拡散接合により確実で且つ信頼性の高い微細
ピッチの接続を有する液晶表示装置を提供することがで
きるものである。
【0124】また本実施例による液晶表示装置は、配線
膜厚を2500オングストローム以上8500オングス
トローム以下にすることにより密着強度が充分に高く、
接触抵抗も充分に低くすることができ、しかもラビング
むらのない高品質な液晶表示装置を提供することが可能
となる。
膜厚を2500オングストローム以上8500オングス
トローム以下にすることにより密着強度が充分に高く、
接触抵抗も充分に低くすることができ、しかもラビング
むらのない高品質な液晶表示装置を提供することが可能
となる。
【0125】次に本発明の第9の実施例を説明する。本
発明による回路基板は、絶縁性基板と、この絶縁性基板
上に形成された第1の金属層、この第1の金属層上に形
成されたこの第1の金属層と同様の金属の酸化物の膜、
及びこの金属酸化物膜上に形成された第2の金属層によ
り構成される積層配線層とを具備することを特徴とする
ものである。
発明による回路基板は、絶縁性基板と、この絶縁性基板
上に形成された第1の金属層、この第1の金属層上に形
成されたこの第1の金属層と同様の金属の酸化物の膜、
及びこの金属酸化物膜上に形成された第2の金属層によ
り構成される積層配線層とを具備することを特徴とする
ものである。
【0126】なお、この積層配線層は、前述の第1乃至
第8の実施例に用いられる配線層にそれぞれ応用するこ
とができる。以下、図面を参照しながら本発明の第9の
実施例について説明する。ここでは、固層拡散接合を用
いたフリップチップ実装についての実施例を説明する。
第8の実施例に用いられる配線層にそれぞれ応用するこ
とができる。以下、図面を参照しながら本発明の第9の
実施例について説明する。ここでは、固層拡散接合を用
いたフリップチップ実装についての実施例を説明する。
【0127】図19には本発明の第9の実施例に係る回
路基板に半導体素子が搭載された図が示されている。こ
の図19によると、絶縁性基板90はガラス基板、セラ
ミック基板または金属コア基板によって構成できる。図
20は、図19の上面図を示す。この絶縁基板90上
に、第1の金属層91、酸化層92及び第2の金属層9
3を順次積層して形成された複数の積層膜からなる配線
94が図20に示すように選択的に形成される。これら
積層構造を有する配線94上に、半導体素子95の所定
の位置に形成されたバンプ96が固層拡散接合される。
このため、第1及び第2の金属層(配線層)並びにバン
プ96の材質はバンプ96と配線層94とが固層拡散に
よって反応し、機械的及び電気的に接続できることと、
第1の金属層は酸化物を作ることができる条件を満たす
ことを必要とする。すなわち、バンプ96は、例えば
銅、金、アルミニウム、錫またはそれらの金属物質を含
む合金により形成され、配線層94、すなわち第1の金
属層91及び第2の金属層93は、例えばアルミニウ
ム、銅、錫などの金属またはそれらの金属を含む合金に
より形成され、バンプ96と、第1の金属層91、及び
第2の金属層93は融点以下の温度で固層拡散が生じ、
バンプ96と配線層94が接合されるものである。
路基板に半導体素子が搭載された図が示されている。こ
の図19によると、絶縁性基板90はガラス基板、セラ
ミック基板または金属コア基板によって構成できる。図
20は、図19の上面図を示す。この絶縁基板90上
に、第1の金属層91、酸化層92及び第2の金属層9
3を順次積層して形成された複数の積層膜からなる配線
94が図20に示すように選択的に形成される。これら
積層構造を有する配線94上に、半導体素子95の所定
の位置に形成されたバンプ96が固層拡散接合される。
このため、第1及び第2の金属層(配線層)並びにバン
プ96の材質はバンプ96と配線層94とが固層拡散に
よって反応し、機械的及び電気的に接続できることと、
第1の金属層は酸化物を作ることができる条件を満たす
ことを必要とする。すなわち、バンプ96は、例えば
銅、金、アルミニウム、錫またはそれらの金属物質を含
む合金により形成され、配線層94、すなわち第1の金
属層91及び第2の金属層93は、例えばアルミニウ
ム、銅、錫などの金属またはそれらの金属を含む合金に
より形成され、バンプ96と、第1の金属層91、及び
第2の金属層93は融点以下の温度で固層拡散が生じ、
バンプ96と配線層94が接合されるものである。
【0128】本実施例においては、バンプ96には金
が、配線層94の第1の金属層91及び第2の金属層9
3にはアルミニウムが用いられる。この場合、第2の金
属層93上に形成されている酸化膜は、半導体素子95
に設けられたバンプ96が配線層94に対して圧接され
る際にバンプ96によって破壊され、バンプ96の金と
第2の金属層93のアルミニウムとが直接に反応する。
が、配線層94の第1の金属層91及び第2の金属層9
3にはアルミニウムが用いられる。この場合、第2の金
属層93上に形成されている酸化膜は、半導体素子95
に設けられたバンプ96が配線層94に対して圧接され
る際にバンプ96によって破壊され、バンプ96の金と
第2の金属層93のアルミニウムとが直接に反応する。
【0129】ところで、バンプ96を形成する場合、蒸
着、メッキ、転写などの方法が用いられるが、この回路
基板においては、メッキによりバンプが形成される。メ
ッキによるバンプ形成方法は既に多くの公知例があるの
で、その詳細については説明を省略する。
着、メッキ、転写などの方法が用いられるが、この回路
基板においては、メッキによりバンプが形成される。メ
ッキによるバンプ形成方法は既に多くの公知例があるの
で、その詳細については説明を省略する。
【0130】これに対して、積層構造を有する配線層9
4は次のように形成される。先ず、絶縁性基板90とし
て厚さが1.1mmで直径が5インチの無アルカリガラ
スを用意し、この基板上にスパッタ法によって、モリブ
デン層(図示せず)を500オングストローム厚に形成
し、引き続きアルミニウム層91をモリブデン層上に3
000オングストローム厚に形成する。この時の条件は
真空到達度が6×10E−4Pa、基板温度が150
℃、そしてアルゴン圧が7×10E−1Paである。
4は次のように形成される。先ず、絶縁性基板90とし
て厚さが1.1mmで直径が5インチの無アルカリガラ
スを用意し、この基板上にスパッタ法によって、モリブ
デン層(図示せず)を500オングストローム厚に形成
し、引き続きアルミニウム層91をモリブデン層上に3
000オングストローム厚に形成する。この時の条件は
真空到達度が6×10E−4Pa、基板温度が150
℃、そしてアルゴン圧が7×10E−1Paである。
【0131】次に、アルミニウム層91が形成された
後、一度、処理室の真空を破り、アルミニウム層91の
上にアルミニウムの酸化物であるアルミナ92を5オン
グストロームから100オングストローム、好ましくは
約45オングストロームの厚さに形成する。
後、一度、処理室の真空を破り、アルミニウム層91の
上にアルミニウムの酸化物であるアルミナ92を5オン
グストロームから100オングストローム、好ましくは
約45オングストロームの厚さに形成する。
【0132】この後、再び処理室を真空にし、アルミナ
92の上にアルミニウム層93を3000オングストロ
ーム厚に成膜する。この成膜後に、パターニングを行い
配線パターン94を形成する。パターニングはレジスト
塗布、露光、エッチング等の一般的な方法を用いて行わ
れる。
92の上にアルミニウム層93を3000オングストロ
ーム厚に成膜する。この成膜後に、パターニングを行い
配線パターン94を形成する。パターニングはレジスト
塗布、露光、エッチング等の一般的な方法を用いて行わ
れる。
【0133】次に、上述のように構成された回路基板の
配線層94上に半導体素子95を接合する場合を説明す
る。先ず、入力及び出力バンプ96が形成された半導体
素子95を、配線層94が形成された基板上に前記バン
プ96と前記配線層94が所定の位置で対抗するように
配置する。
配線層94上に半導体素子95を接合する場合を説明す
る。先ず、入力及び出力バンプ96が形成された半導体
素子95を、配線層94が形成された基板上に前記バン
プ96と前記配線層94が所定の位置で対抗するように
配置する。
【0134】次に、半導体素子95を摂氏380℃に加
熱し、ガラス基板90を摂氏80℃に加熱する。この状
態において、1バンプあたり30gfの荷重で0.8秒
間、半導体素子95のバンプ96が回路基板90に圧接
される。この時、金バンプ96は配線層94の第2の金
属層であるアルミニウム層93と固相拡散接合される。
この接合後に半導体素子95を強制的に回路基板から剥
離したときに剥離に要する強度は1.8kgであり、こ
の強度は実用上において充分な強度である。なお、この
剥離は、第2の金属層93と酸化膜92との界面或いは
酸化膜92と第1の金属層91との界面で行われる。こ
の剥離後に、回路基板をクリーニングし、先ほどと同じ
条件で別の半導体素子を回路基板に接合したとき、金バ
ンプ96は配線94と固層拡散接合されるわけである
が、この時、第2の金属層93は剥離により、配線層9
4には存在しないので、新たな半導体素子の金バンプ9
6は第1の金属層91に固層拡散接合される。この再接
合後に半導体素子の動作検査を行った結果、半導体装置
が正常に動作することが確認された。
熱し、ガラス基板90を摂氏80℃に加熱する。この状
態において、1バンプあたり30gfの荷重で0.8秒
間、半導体素子95のバンプ96が回路基板90に圧接
される。この時、金バンプ96は配線層94の第2の金
属層であるアルミニウム層93と固相拡散接合される。
この接合後に半導体素子95を強制的に回路基板から剥
離したときに剥離に要する強度は1.8kgであり、こ
の強度は実用上において充分な強度である。なお、この
剥離は、第2の金属層93と酸化膜92との界面或いは
酸化膜92と第1の金属層91との界面で行われる。こ
の剥離後に、回路基板をクリーニングし、先ほどと同じ
条件で別の半導体素子を回路基板に接合したとき、金バ
ンプ96は配線94と固層拡散接合されるわけである
が、この時、第2の金属層93は剥離により、配線層9
4には存在しないので、新たな半導体素子の金バンプ9
6は第1の金属層91に固層拡散接合される。この再接
合後に半導体素子の動作検査を行った結果、半導体装置
が正常に動作することが確認された。
【0135】上記の例では、配線層94は第1の金属層
91、酸化層92及び第2の金属層93の3層構造であ
るが、3層以上の積層により構成されても良い。次に本
発明の第10の実施例を説明する。
91、酸化層92及び第2の金属層93の3層構造であ
るが、3層以上の積層により構成されても良い。次に本
発明の第10の実施例を説明する。
【0136】図21は本発明の第10の実施例に係る回
路基板の断面図である。本実施例による回路基板は前述
の配線層94を7層の積層構造にしたものである。
路基板の断面図である。本実施例による回路基板は前述
の配線層94を7層の積層構造にしたものである。
【0137】図21に示すように、基板100上に、配
線層94として金属層101、103、105及び10
7と酸化層102、104及び106が交互に積層され
て形成される。配線層94をこのような多数積層構造と
すると、剥離毎に異なる積層間で剥離が行われるので、
この回路基板は複数回リペアーできる。例えば、この積
層配線層94を、酸化層102、104及び106が、
5オングストローム〜100オングストロームまで順次
厚くなるように形成する。すなわち、最下層の酸化層1
02を最も薄く形成し、中層の酸化層104及び上層の
酸化層106を順次厚くなる用に形成すると、リペアー
の際の剥離工程の時、上層の酸化層106から順次剥離
されるので、回路基板は2回以上数回のリペアーに利用
できる。なお、酸化層102、104及び106の厚み
は、例えば、非真空雰囲気における酸化時間を徐々に増
加することにより順次大きくすることができる。
線層94として金属層101、103、105及び10
7と酸化層102、104及び106が交互に積層され
て形成される。配線層94をこのような多数積層構造と
すると、剥離毎に異なる積層間で剥離が行われるので、
この回路基板は複数回リペアーできる。例えば、この積
層配線層94を、酸化層102、104及び106が、
5オングストローム〜100オングストロームまで順次
厚くなるように形成する。すなわち、最下層の酸化層1
02を最も薄く形成し、中層の酸化層104及び上層の
酸化層106を順次厚くなる用に形成すると、リペアー
の際の剥離工程の時、上層の酸化層106から順次剥離
されるので、回路基板は2回以上数回のリペアーに利用
できる。なお、酸化層102、104及び106の厚み
は、例えば、非真空雰囲気における酸化時間を徐々に増
加することにより順次大きくすることができる。
【0138】上述したように第9の実施例及び第10の
実施例による回路基板では、回路基板の第1の金属層、
酸化層及び第2の金属層の積層に固層拡散接合された半
導体素子が回路基板から剥離されるとき、最も接着強度
の弱い箇所である、第1の金属層と第2の金属層の一方
と酸化層との界面で半導体素子が基板から離脱される。
剥離後に半導体素子上のバンプと金属層とが再び固層拡
散接合できる。
実施例による回路基板では、回路基板の第1の金属層、
酸化層及び第2の金属層の積層に固層拡散接合された半
導体素子が回路基板から剥離されるとき、最も接着強度
の弱い箇所である、第1の金属層と第2の金属層の一方
と酸化層との界面で半導体素子が基板から離脱される。
剥離後に半導体素子上のバンプと金属層とが再び固層拡
散接合できる。
【0139】従って、この発明によると、容易に、しか
も信頼性の高い接続を保証するリペアー作業が実現でき
る。次に本発明の第11の実施例を説明する。
も信頼性の高い接続を保証するリペアー作業が実現でき
る。次に本発明の第11の実施例を説明する。
【0140】本発明の回路基板は、絶縁基板と、前記絶
縁基板に形成される配線パターンと、前記配線パターン
上に設けられる第1のパッド列及び第2のパッド列とに
より構成され、前記第1のパッド列及び前記第2のパッ
ド列は前記第1のパッドの中心座標を(xi,yi)
(i=1〜n)としたとき、前記第2のパッドの中心座
標が(xi+j,yi+k)(i=1〜n,j,k:移
動距離)の位置に配置されることを特徴とするものであ
る。
縁基板に形成される配線パターンと、前記配線パターン
上に設けられる第1のパッド列及び第2のパッド列とに
より構成され、前記第1のパッド列及び前記第2のパッ
ド列は前記第1のパッドの中心座標を(xi,yi)
(i=1〜n)としたとき、前記第2のパッドの中心座
標が(xi+j,yi+k)(i=1〜n,j,k:移
動距離)の位置に配置されることを特徴とするものであ
る。
【0141】この配線パターンもまた、第1乃至第10
の実施例の配線層としてそれぞれ応用することができ
る。図22は、本発明の第11の実施例に係る配線基板
を示す概略図である。
の実施例の配線層としてそれぞれ応用することができ
る。図22は、本発明の第11の実施例に係る配線基板
を示す概略図である。
【0142】図22A乃至図22Eは、この実施例を原
理的に示しており、半導体装置の修理過程を示してい
る。すなわち、図22Aに示されるように、半導体素子
200にはボンディングパッド201が形成されてお
り、このボンディングパッド201上に、チタン、ニッ
ケル、パラジウム等で形成されるバリア層202が積層
されている。このバリア層202上には金バンプ203
が積層されている。半導体素子200は回路基板に実装
されるが、この回路基板は絶縁基板204と、第1のボ
ンディングパッド列206と、第2のボンディングパッ
ド列207とにより構成される。図22A乃至図22E
には、説明の便宜上、一対のバンプ203及び配線パタ
ーン205しか示されていないが、実際には、多数のバ
ンプ203及び配線パターン205が半導体素子200
のボンディングパッド201及び絶縁基板204上に対
応して配置されている。
理的に示しており、半導体装置の修理過程を示してい
る。すなわち、図22Aに示されるように、半導体素子
200にはボンディングパッド201が形成されてお
り、このボンディングパッド201上に、チタン、ニッ
ケル、パラジウム等で形成されるバリア層202が積層
されている。このバリア層202上には金バンプ203
が積層されている。半導体素子200は回路基板に実装
されるが、この回路基板は絶縁基板204と、第1のボ
ンディングパッド列206と、第2のボンディングパッ
ド列207とにより構成される。図22A乃至図22E
には、説明の便宜上、一対のバンプ203及び配線パタ
ーン205しか示されていないが、実際には、多数のバ
ンプ203及び配線パターン205が半導体素子200
のボンディングパッド201及び絶縁基板204上に対
応して配置されている。
【0143】図22Bには接合部分が拡大して示されて
おり、この図によると、バンプ203と回路基板の第1
のパッド列206とは固層拡散によって接合され、それ
によって半導体装置が構成される。この半導体装置を修
理する場合に、半導体素子200が基板204から剥離
されるが、この際に、図22Cに示されるようにバリア
層202とバンプ203との接合界面の近傍にて割れ2
08が生じ、また、別の破壊モードでは、図22Dに示
されるようにバンプ203と第1のパッド列206との
接合界面付近で割れ209が生じる。このため、第1の
パッド列206上に再び半導体素子を接合し、電気的及
び機械的接合をとることは難しい。従って、新しく半導
体素子を接続するのは次に示すように第2のパッド列2
07上に行うようにする。
おり、この図によると、バンプ203と回路基板の第1
のパッド列206とは固層拡散によって接合され、それ
によって半導体装置が構成される。この半導体装置を修
理する場合に、半導体素子200が基板204から剥離
されるが、この際に、図22Cに示されるようにバリア
層202とバンプ203との接合界面の近傍にて割れ2
08が生じ、また、別の破壊モードでは、図22Dに示
されるようにバンプ203と第1のパッド列206との
接合界面付近で割れ209が生じる。このため、第1の
パッド列206上に再び半導体素子を接合し、電気的及
び機械的接合をとることは難しい。従って、新しく半導
体素子を接続するのは次に示すように第2のパッド列2
07上に行うようにする。
【0144】半導体素子が剥離された第1のパッド列2
06に隣接する第2のパッド列207上に別の半導体素
子200が固層拡散接合法により接合する。この時の接
合条件は、本明細書において詳述してきたのでここでの
説明は省略する。
06に隣接する第2のパッド列207上に別の半導体素
子200が固層拡散接合法により接合する。この時の接
合条件は、本明細書において詳述してきたのでここでの
説明は省略する。
【0145】図22Eに示すように、以上の工程を施す
ことによって半導体装置の修理が完了する。なお、固層
拡散接合はヒーター等の加熱方法の他にレーザービーム
加熱等の局所加熱法により大気中またはN2 ガス等の不
活性ガス中でできる。
ことによって半導体装置の修理が完了する。なお、固層
拡散接合はヒーター等の加熱方法の他にレーザービーム
加熱等の局所加熱法により大気中またはN2 ガス等の不
活性ガス中でできる。
【0146】次に本発明の第12の実施例の説明をす
る。図23A及び図23Bは本発明の第12の実施例を
説明するための図であり、液晶パネルに用いられる回路
基板を示している。図23Aに示されるように、ガラス
基板300上の所望の領域にモリブデンとアルミニウム
の2層構造の配線パターンが形成されている。配線パタ
ーンには、図23Bに示されるように相対する2辺にの
み第1のパッド列301が設けられ、第1のパッド列3
01をX軸方向に移動した位置に第2のパッド列302
が設けられている。半導体素子の1チップあたり、第1
のパッド列301は、入力用パッドとして26個のパッ
ドと出力用パッドとして120個のパッドが設けられて
いる。なお、この配線基板には、ガラス基板上に薄膜ト
ランジスタ、液晶、偏光板などが組み込まれLCD用基
板を形成している。
る。図23A及び図23Bは本発明の第12の実施例を
説明するための図であり、液晶パネルに用いられる回路
基板を示している。図23Aに示されるように、ガラス
基板300上の所望の領域にモリブデンとアルミニウム
の2層構造の配線パターンが形成されている。配線パタ
ーンには、図23Bに示されるように相対する2辺にの
み第1のパッド列301が設けられ、第1のパッド列3
01をX軸方向に移動した位置に第2のパッド列302
が設けられている。半導体素子の1チップあたり、第1
のパッド列301は、入力用パッドとして26個のパッ
ドと出力用パッドとして120個のパッドが設けられて
いる。なお、この配線基板には、ガラス基板上に薄膜ト
ランジスタ、液晶、偏光板などが組み込まれLCD用基
板を形成している。
【0147】上記回路基板において、半導体チップ側を
370℃に加熱すると共にガラス基板側を80℃に加熱
し、1バンプあたり15gfの荷重をかけながら1.5
秒間、半導体チップをガラス基板に圧接することによ
り、一括に全てのパッドが半導体チップのバンプと固相
拡散接合される。接合後に得られる、半導体チップとガ
ラス基板との密着強度は2.0kg程度であり、電気的
接続に不良がなかった。
370℃に加熱すると共にガラス基板側を80℃に加熱
し、1バンプあたり15gfの荷重をかけながら1.5
秒間、半導体チップをガラス基板に圧接することによ
り、一括に全てのパッドが半導体チップのバンプと固相
拡散接合される。接合後に得られる、半導体チップとガ
ラス基板との密着強度は2.0kg程度であり、電気的
接続に不良がなかった。
【0148】次に、このようにして得られたLCD基板
のリペアーをする際の工程を示す。先ず、上述したよう
に接合された半導体チップを基板から剥離する。次に、
第1のパッド列301をアセトン及びダイヤモンドペー
ストによって洗浄する。次に別の半導体チップを第2の
パッド列302に前述と同一の条件で接続する。接続後
における密着強度は変化なく、2.0kg程度であり、
電気的接続にも不良がなかった。
のリペアーをする際の工程を示す。先ず、上述したよう
に接合された半導体チップを基板から剥離する。次に、
第1のパッド列301をアセトン及びダイヤモンドペー
ストによって洗浄する。次に別の半導体チップを第2の
パッド列302に前述と同一の条件で接続する。接続後
における密着強度は変化なく、2.0kg程度であり、
電気的接続にも不良がなかった。
【0149】上記のように、本発明による回路基板で
は、半導体チップの交換修理が容易にできるので、半導
体チップ自体に不良が生じた場合には、第2のパッド列
に接続することにより半導体チップの再装着が可能であ
り、ボンディング位置もX軸方向に平行移動するだけで
よいので、生産性に優れた接続を得ることができる。
は、半導体チップの交換修理が容易にできるので、半導
体チップ自体に不良が生じた場合には、第2のパッド列
に接続することにより半導体チップの再装着が可能であ
り、ボンディング位置もX軸方向に平行移動するだけで
よいので、生産性に優れた接続を得ることができる。
【0150】上記回路基板では、バンプを金で形成する
と共に配線パターンをモリブデン/アルミニウムで形成
しているが、これら材料の組み合わせは限定されるもの
ではなく、互いに固層拡散が生じるような材料の組み合
わせであれば良い。さらに、金バンプと金配線のように
同種金属間の接合であっても良い。また、再装着用のボ
ンディングパッドは複数個設けても良い。
と共に配線パターンをモリブデン/アルミニウムで形成
しているが、これら材料の組み合わせは限定されるもの
ではなく、互いに固層拡散が生じるような材料の組み合
わせであれば良い。さらに、金バンプと金配線のように
同種金属間の接合であっても良い。また、再装着用のボ
ンディングパッドは複数個設けても良い。
【0151】次に本発明の第13の実施例を説明する。
図24A及び図24Bは本発明の第13の実施例を説明
するための図であり、本発明による回路基板をサーマル
プリンタヘッド(TPH)に用いたものである。
図24A及び図24Bは本発明の第13の実施例を説明
するための図であり、本発明による回路基板をサーマル
プリンタヘッド(TPH)に用いたものである。
【0152】図24Aに示すように、セラミック基板4
00にスパッタリング法によりアルミニウム薄膜を形成
し、これをフォトリソグラフィによりパターニングして
配線パターンを形成した。配線パターンには、図24B
に示すように4辺に第1のパッド列401が設けられ、
さらに第1のパッド列401をX及びY軸方向に平行移
動した位置に第2のパッド列402が設けられている。
半導体チップの1チップあたり、第1のパッド列401
には、入力用パッドとして17個のパッドと出力用パッ
ドとして140個のパッドが設けられている。
00にスパッタリング法によりアルミニウム薄膜を形成
し、これをフォトリソグラフィによりパターニングして
配線パターンを形成した。配線パターンには、図24B
に示すように4辺に第1のパッド列401が設けられ、
さらに第1のパッド列401をX及びY軸方向に平行移
動した位置に第2のパッド列402が設けられている。
半導体チップの1チップあたり、第1のパッド列401
には、入力用パッドとして17個のパッドと出力用パッ
ドとして140個のパッドが設けられている。
【0153】上記回路基板において、半導体チップ側を
370℃に加熱すると共にセラミック基板側を60℃に
加熱し、1バンプあたり10gfの荷重をかけながら2
秒間、半導体チップをセラミック基板に圧接することに
より、一括に全てのパッドが接続される。接合後に得ら
れる、半導体チップとセラミック基板との密着強度は
2.0kg程度であり、電気的接続に不良がなかった。
370℃に加熱すると共にセラミック基板側を60℃に
加熱し、1バンプあたり10gfの荷重をかけながら2
秒間、半導体チップをセラミック基板に圧接することに
より、一括に全てのパッドが接続される。接合後に得ら
れる、半導体チップとセラミック基板との密着強度は
2.0kg程度であり、電気的接続に不良がなかった。
【0154】次に、このようにして得られたサーマルヘ
ッド基板のリペアーをする際の工程を示す。上記接合後
に、半導体チップを基板から剥離し、第1のパッド列4
01をアセトン及びダイヤモンドペーストによって洗浄
する。次に別の半導体チップを第2のパッド列402に
前述と同一の条件で接続する。接続後における密着強度
は変化なく、2.0kg程度であり、電気的接続にも不
良がなかった。
ッド基板のリペアーをする際の工程を示す。上記接合後
に、半導体チップを基板から剥離し、第1のパッド列4
01をアセトン及びダイヤモンドペーストによって洗浄
する。次に別の半導体チップを第2のパッド列402に
前述と同一の条件で接続する。接続後における密着強度
は変化なく、2.0kg程度であり、電気的接続にも不
良がなかった。
【0155】上記のように、本発明による回路基板で
は、半導体チップの交換修理が容易にできるので、半導
体チップ自体に不良が生じた場合には、第2のパッド列
に接続することにより半導体チップの再装着が可能であ
る。また、ボンディング位置もX軸及びY軸方向に平行
移動するだけでよいので、生産性に優れた接続を得るこ
とができる。
は、半導体チップの交換修理が容易にできるので、半導
体チップ自体に不良が生じた場合には、第2のパッド列
に接続することにより半導体チップの再装着が可能であ
る。また、ボンディング位置もX軸及びY軸方向に平行
移動するだけでよいので、生産性に優れた接続を得るこ
とができる。
【0156】このように、配線パターンに再装着用のボ
ンディングパッドを設け、この再装着用パッドの配置場
所を規定することにより、再装着用パッドに新しい半導
体素子を接合できる。この発明は、リペアー作業を容易
にし信頼性の高い接続を実現する。
ンディングパッドを設け、この再装着用パッドの配置場
所を規定することにより、再装着用パッドに新しい半導
体素子を接合できる。この発明は、リペアー作業を容易
にし信頼性の高い接続を実現する。
【0157】以上各実施例にて詳細に説明してきたよう
に、本発明は、半田を溶融し接続することなく固層拡散
により接合することで、半田の溶融による広がりや、隣
接電極間での短絡が生じ難くなり、受動チップ部品と基
板、パッケージと基板、半導体素子と基板とがバンプを
介して高い接続強度で高密度に接続された電子回路装置
を提供することができる。また、配線パターン上に酸化
膜が形成されている場合には、熱処理と同時に圧接を行
うことにより酸化膜を破壊することができ、許容電流密
度が高い接続を行うことが可能となる。
に、本発明は、半田を溶融し接続することなく固層拡散
により接合することで、半田の溶融による広がりや、隣
接電極間での短絡が生じ難くなり、受動チップ部品と基
板、パッケージと基板、半導体素子と基板とがバンプを
介して高い接続強度で高密度に接続された電子回路装置
を提供することができる。また、配線パターン上に酸化
膜が形成されている場合には、熱処理と同時に圧接を行
うことにより酸化膜を破壊することができ、許容電流密
度が高い接続を行うことが可能となる。
【0158】なお、本発明において、バンプとして硬度
の比較的低い金バンプを用いる場合、半導体素子のボン
ディングパッド上のパッシベーション膜にクラックが発
生するのを防止することが可能となる。さらに金と固層
拡散をする配線金属の中でもアルミニウムを用いること
により、容易に接続抵抗を低減することができ生産コス
トの低減に寄与する。
の比較的低い金バンプを用いる場合、半導体素子のボン
ディングパッド上のパッシベーション膜にクラックが発
生するのを防止することが可能となる。さらに金と固層
拡散をする配線金属の中でもアルミニウムを用いること
により、容易に接続抵抗を低減することができ生産コス
トの低減に寄与する。
【0159】また、実装に際し、半導体素子を熱源基板
にスタンピングするようにすれば、バンプを一定の高さ
に揃えることができ、複数のバンプを一括して容易に接
続することができる。
にスタンピングするようにすれば、バンプを一定の高さ
に揃えることができ、複数のバンプを一括して容易に接
続することができる。
【0160】また、赤外線等でバンプを選択的に加熱す
るようにすれば、バンプ部分のみが接合に必要な温度と
なり、温度が降下しないうちに基板に接続することがで
き、その際熱伝導を遅延させることによって半導体素子
の温度上昇による不良発生を防ぐことができる。つまり
赤外線加熱を用いいると、バンプ部分を効率よく加熱す
ることができ、半導体素子を熱する必要がないため半導
体素子に与える熱による劣化を防ぐことができる。
るようにすれば、バンプ部分のみが接合に必要な温度と
なり、温度が降下しないうちに基板に接続することがで
き、その際熱伝導を遅延させることによって半導体素子
の温度上昇による不良発生を防ぐことができる。つまり
赤外線加熱を用いいると、バンプ部分を効率よく加熱す
ることができ、半導体素子を熱する必要がないため半導
体素子に与える熱による劣化を防ぐことができる。
【0161】また、半導体素子とバンプとの間に熱伝導
性の低い金族層をバリア層として介在させておくように
すれば、半導体素子に熱が伝導するのを防ぐことができ
半導体素子の温度上昇を避けることができる。
性の低い金族層をバリア層として介在させておくように
すれば、半導体素子に熱が伝導するのを防ぐことができ
半導体素子の温度上昇を避けることができる。
【0162】さらにまた、バンプを凹状の窪みを有する
ように形成加工することにより、固層拡散層と配線と
の、界面の面積が増大し接合強度が高く信頼性の高い接
続を行うことが可能となる。
ように形成加工することにより、固層拡散層と配線と
の、界面の面積が増大し接合強度が高く信頼性の高い接
続を行うことが可能となる。
【0163】
【発明の効果】本発明によれば、アルミニウム配線等の
強固な酸化膜が存在する故に半田との濡れ性の悪い材料
からなる配線パターンを形成した配線基板との接続も固
相拡散接合により確実でかつ信頼性の高いものとなり、
微細ピッチの接続を有する半導体装置を提供することが
できる。
強固な酸化膜が存在する故に半田との濡れ性の悪い材料
からなる配線パターンを形成した配線基板との接続も固
相拡散接合により確実でかつ信頼性の高いものとなり、
微細ピッチの接続を有する半導体装置を提供することが
できる。
【図1】 本発明の第1の実施例である電子回路装置の
一部分を示す断面図
一部分を示す断面図
【図2】 本発明の第1の実施例である電子回路装置の
製造工程の一例を示す図
製造工程の一例を示す図
【図3】 熱処理の際のチップ温度とチップと基板との
剪断強度の関係を示す図
剪断強度の関係を示す図
【図4】 固相拡散接合したバンプ/配線と接続抵抗値
との関係示す図
との関係示す図
【図5】 高温高湿放置試験結果を示す図
【図6】 TST結果を示す図
【図7】 本発明の第2の実施例である電子回路装置の
断面図である。
断面図である。
【図8】 本発明の第3の実施例である電子回路装置を
説明するための図
説明するための図
【図9】 サーマルヘッドの抵抗部と配線との関係を示
したプリンタの図
したプリンタの図
【図10】 サーマルヘッドの抵抗部と配線との関係を
示したプリンタの図
示したプリンタの図
【図11】 本発明の第4の実施例である半導体装置を
示す図
示す図
【図12】 本発明の第4の実施例である半導体装置の
製造工程の一例を示す図
製造工程の一例を示す図
【図13】 本発明の第5の実施例である半導体装置を
示す断面図。
示す断面図。
【図14】 本発明の第6の実施例である半導体装置の
製造工程を示す図
製造工程を示す図
【図15】 本発明の第6の実施例である半導体装置の
製造工程を示す図
製造工程を示す図
【図16】 本発明の第6の実施例である半導体装置を
示す図
示す図
【図17】 本発明の第7の実施例である液晶表示装置
の一例の概略を示す図
の一例の概略を示す図
【図18】 むらの生じた割合をリバース面積比(1画
面上でリバースディスクリネーションが生じた面積/1
画面の面積)で表し、これと配線厚との関係を示した図
面上でリバースディスクリネーションが生じた面積/1
画面の面積)で表し、これと配線厚との関係を示した図
【図19】 本発明の第9の実施例である回路基板に半
導体素子が搭載された図
導体素子が搭載された図
【図20】 本発明の第9の実施例である回路基板の上
面図
面図
【図21】 本発明の第10の実施例である回路基板の
断面図
断面図
【図22】 本発明の第11の実施例である配線基板を
示す概略図
示す概略図
【図23】 本発明の第12の実施例である液晶パネル
に用いられる回路基板を示す図
に用いられる回路基板を示す図
【図24】 本発明の第13の実施例であるサーマルプ
リンタヘッドに用いられる回路基板を示す図
リンタヘッドに用いられる回路基板を示す図
11 受動チップ部品
12 バンプ
13 絶縁性基板
14 配線
15 電極
20 基板
21 半導体パッケージ
22 バンプ
23 配線
24 半導体素子
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 斉藤 雅之
神奈川県横浜市磯子区新磯子町33番地
株式会社東芝 生産技術研究所内
(72)発明者 栂嵜 隆
神奈川県横浜市磯子区新磯子町33番地
株式会社東芝 生産技術研究所内
(72)発明者 内田 竜朗
神奈川県横浜市磯子区新磯子町33番地
株式会社東芝 生産技術研究所内
(72)発明者 安本 恭章
神奈川県川崎市幸区小向東芝町1番地
株式会社東芝 研究開発センター内
(72)発明者 山川 晃司
神奈川県川崎市幸区小向東芝町1番地
株式会社東芝 研究開発センター内
(56)参考文献 特開 昭63−288031(JP,A)
特開 昭62−136830(JP,A)
特開 平5−41405(JP,A)
特開 平1−146337(JP,A)
日本塑性加工学会編,「接合」,日
本,コロナ社,1990年11月30日,248−
253
(58)調査した分野(Int.Cl.7,DB名)
H01L 23/12
H01L 21/60
Claims (4)
- 【請求項1】 基板と、前記基板上に形成され少なくと
も表面にアルミニウムを主成分とするアルミニウム層を
有する配線と、前記配線上に金バンプを介して実装され
た半導体素子とを有し、 前記金バンプと前記アルミニウム層とは固相拡散によっ
て接合され、 前記アルミニウム層の膜厚は2500オングストローム
以上で、前記配線の膜厚は8500オングストローム以
下の範囲で形成されており、前記アルミニウム層内にお
いて前記固相拡散によるAu 4 Alを含む金属化合物が
2500オングストローム以上8500オングストロー
ム未満の範囲で存在していることを特徴とする液晶表示
装置。 - 【請求項2】 抵抗体を有する基板と、前記基板上に形
成され少なくとも表面にアルミニウムを主成分とするア
ルミニウム層を有する配線層と、前記配線層上に金バン
プを介して実装された半導体素子とを有し、 前記金バンプと前記アルミニウム層とは固層拡散によっ
て接続され、前記アルミニウム層の膜厚は2500オン
グストローム以上で、前記配線の膜厚は16000オン
グストローム以下であり、前記アルミニウム層内におい
て前記固相拡散によるAu 4 Alを含む金属化合物が2
500オングストローム以上16000オングストロー
ム未満の範囲で形成されているサーマルヘッドを具備
し、 前記半導体の信号に基づき前記抵抗体が発熱することを
特徴とするプリンタ。 - 【請求項3】 基板上に形成され少なくとも表面にアル
ミニウムを主成分とするアルミニウム層を有する配線が
形成され、前記アルミニウムの層の厚さは2500オン
グストローム以上で、前記配線の膜厚は8500オング
ストローム以下であり、前記配線上に金バンプを介して
半導体素子を実装する際に、前記金バンプと前記アルミ
ニウム層とを固相拡散によって接合するとともに、前記
固相拡散により生成される金属化合物を2500オング
ストローム以上8500オングストローム未満の範囲で
形成し、かつ、前記固相拡散は、前記金属化合物にAu
4 Alが含まれる条件で行う工程を具備することを特徴
とする液晶表示装置の製造方法。 - 【請求項4】 抵抗体を有する基板上に形成され少なく
とも表面にアルミニウムを主成分とする厚さ2500オ
ングストローム以上のアルミニウム層を有し、膜厚は1
6000オングストローム以下の範囲で形成されている
配線に対して、前記配線上に金バンプを介して半導体素
子を実装する際に、前記金バンプと前記アルミニウム層
とを固相拡散によって接合するとともに、前記固相拡散
による金属化合物を前記配線中に2500オングストロ
ーム以上16000オングストローム未満の範囲で形成
し、かつ、前記固相拡散を前記金属化合物にAu 4 Al
が生成される条件で行うサーマルヘッド形成工程を具備
することを特徴とするプリンタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03819294A JP3506393B2 (ja) | 1993-03-11 | 1994-03-09 | 液晶表示装置とその製造方法、プリンタとその製造方法 |
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5-51119 | 1993-03-11 | ||
JP5111993 | 1993-03-11 | ||
JP5-216805 | 1993-09-01 | ||
JP21680593 | 1993-09-01 | ||
JP23287193 | 1993-09-20 | ||
JP5-232871 | 1993-09-20 | ||
JP03819294A JP3506393B2 (ja) | 1993-03-11 | 1994-03-09 | 液晶表示装置とその製造方法、プリンタとその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07169875A JPH07169875A (ja) | 1995-07-04 |
JP3506393B2 true JP3506393B2 (ja) | 2004-03-15 |
Family
ID=27460547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03819294A Expired - Fee Related JP3506393B2 (ja) | 1993-03-11 | 1994-03-09 | 液晶表示装置とその製造方法、プリンタとその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3506393B2 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3437687B2 (ja) * | 1994-12-22 | 2003-08-18 | 株式会社東芝 | 半導体素子の実装構造、及び液晶表示装置 |
JP3373701B2 (ja) * | 1995-07-18 | 2003-02-04 | 株式会社東芝 | 半導体素子、半導体装置およびその製造方法 |
JP2000164630A (ja) * | 1998-11-26 | 2000-06-16 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法及び電子部品実装基板 |
JP3498634B2 (ja) | 1999-05-31 | 2004-02-16 | 関西日本電気株式会社 | 半導体装置の製造方法 |
JP3830125B2 (ja) * | 2000-03-14 | 2006-10-04 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
US6677664B2 (en) * | 2000-04-25 | 2004-01-13 | Fujitsu Hitachi Plasma Display Limited | Display driver integrated circuit and flexible wiring board using a flat panel display metal chassis |
KR100740118B1 (ko) * | 2004-03-30 | 2007-07-16 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 장치와 이 장치에 적용되는 tcp |
JP5329787B2 (ja) * | 2007-09-28 | 2013-10-30 | パナソニック株式会社 | 実装基板およびledモジュール |
JP2009105119A (ja) * | 2007-10-22 | 2009-05-14 | Spansion Llc | 半導体装置及びその製造方法 |
KR101443382B1 (ko) * | 2007-12-04 | 2014-09-24 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 및 그 제조 방법 |
JP4750149B2 (ja) * | 2008-04-21 | 2011-08-17 | シャープ株式会社 | 半導体装置 |
JP5262533B2 (ja) * | 2008-09-30 | 2013-08-14 | 豊田合成株式会社 | 半導体装置の製造方法 |
JP2013176782A (ja) | 2012-02-28 | 2013-09-09 | Nissan Motor Co Ltd | 金属材料の接合方法 |
WO2013129229A1 (ja) * | 2012-02-28 | 2013-09-06 | 日産自動車株式会社 | 半導体装置の製造方法 |
WO2013129279A1 (ja) * | 2012-02-28 | 2013-09-06 | 日産自動車株式会社 | 半導体装置の製造方法 |
JP6260941B2 (ja) * | 2013-08-09 | 2018-01-24 | 日産自動車株式会社 | 半導体装置の製造方法 |
JP6274975B2 (ja) * | 2014-06-06 | 2018-02-07 | 株式会社フジクラ | 酸化物超電導線材の接続構造体の製造方法、及び酸化物超電導線材の接続構造体 |
US9331043B1 (en) * | 2015-01-30 | 2016-05-03 | Invensas Corporation | Localized sealing of interconnect structures in small gaps |
CN106847936B (zh) | 2016-12-07 | 2019-01-01 | 清华大学 | 基于金属键合的光电器件封装结构及其制造方法 |
JP6819385B2 (ja) * | 2017-03-17 | 2021-01-27 | 三菱マテリアル株式会社 | 半導体装置の製造方法 |
JP2020004793A (ja) * | 2018-06-26 | 2020-01-09 | 東洋アルミニウム株式会社 | フリップチップ半導体が実装された構造体及びその製造方法 |
-
1994
- 1994-03-09 JP JP03819294A patent/JP3506393B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
日本塑性加工学会編,「接合」,日本,コロナ社,1990年11月30日,248−253 |
Also Published As
Publication number | Publication date |
---|---|
JPH07169875A (ja) | 1995-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3506393B2 (ja) | 液晶表示装置とその製造方法、プリンタとその製造方法 | |
US5821627A (en) | Electronic circuit device | |
US6784554B2 (en) | Semiconductor device and manufacturing method thereof | |
US6335568B1 (en) | Semiconductor device and method of fabrication thereof, circuit board, and electronic equipment | |
EP0097833B1 (en) | Substrate for integrated circuit packages | |
JP4698125B2 (ja) | バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ | |
US7271498B2 (en) | Bump electrodes having multiple under ball metallurgy (UBM) layers | |
US6683384B1 (en) | Air isolated crossovers | |
WO2008095405A1 (fr) | Élément microélectronique et procédé de fabrication correspondant | |
EP1316998B1 (en) | Bumpless Chip Scale Device (CSP) and board assembly | |
US5946597A (en) | Semiconductor chip mounting method | |
KR100843632B1 (ko) | 플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를이용한 플립칩 접합방법 | |
EP0262580B1 (en) | Method of electrically bonding two objects | |
JP2021125565A (ja) | 配線基板及び配線基板の製造方法 | |
JP7528455B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP3710292B2 (ja) | フェイスダウン実装構造 | |
US5483105A (en) | Module input-output pad having stepped set-back | |
KR0167373B1 (ko) | 전자회로장치 | |
JPH10308415A (ja) | 電極、電子部品、電子装置および電子部品の実装方法 | |
JP3172308B2 (ja) | はんだ接続用金属層及びそれを有する電子部品もしくは回路基板とそれを用いた電子回路装置 | |
EP0615284A2 (en) | Electronic circuit device | |
JP4110421B2 (ja) | 半導体装置の製造方法 | |
JP3283947B2 (ja) | 半導体装置およびその製造方法 | |
JP2000294586A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH08316641A (ja) | 一括接続法による多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031215 |
|
LAPS | Cancellation because of no payment of annual fees |