JP5329787B2 - 実装基板およびledモジュール - Google Patents

実装基板およびledモジュール Download PDF

Info

Publication number
JP5329787B2
JP5329787B2 JP2007255135A JP2007255135A JP5329787B2 JP 5329787 B2 JP5329787 B2 JP 5329787B2 JP 2007255135 A JP2007255135 A JP 2007255135A JP 2007255135 A JP2007255135 A JP 2007255135A JP 5329787 B2 JP5329787 B2 JP 5329787B2
Authority
JP
Japan
Prior art keywords
plating
bump
bumps
insulating substrate
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007255135A
Other languages
English (en)
Other versions
JP2009088190A (ja
Inventor
誠 森川
知規 伊藤
健二 杉浦
美奈子 赤井
博之 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007255135A priority Critical patent/JP5329787B2/ja
Publication of JP2009088190A publication Critical patent/JP2009088190A/ja
Application granted granted Critical
Publication of JP5329787B2 publication Critical patent/JP5329787B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Led Device Packages (AREA)

Description

実装基板およびLEDモジュールに関し、特に、バンプが設けられた実装基板、および当該実装基板にLEDチップが実装されてなるLEDモジュールに関する。
近年、白色LEDの高輝度化が進むにつれ、LEDは表示用から照明用へとその用途を拡大しつつある。照明分野においては、ベアチップ形態のLEDを超音波接合によるフリップチップ方式で基板に実装してなるモジュール形態で提供されるものが出現している。
照明用にあっては、特に、近年の高輝度化に伴い、LEDの駆動電流が増大しており、このため、LEDの放熱対策が急がれている。LEDの放熱が十分でないと、寿命が短くなったり、発光効率が低下したりするからである。
放熱性の改善には、先ず、発熱源であるLEDチップから、これに隣接する部材である実装基板への熱伝導性を高める必要がある。LEDチップの実装基板(プリント配線板)への接合は、一般的にバンプを介してなされる。前記熱伝導性を高めるためには、バンプによるLEDチップと実装基板との間の接合面積を増大させればよい。
現在、LEDチップの実装に用いられるバンプの主流は、スタッドバンプである。接合面積を増大させるためには、その径を大きくすればよいのであるが、現在、φ100[μm]が限界であると言われている。そこで、スタッドバンプを出来るだけ密接に配置し、単位面積当たりのバンプ個数を増やしてバンプ全体での接合面積を増大させることが考えられるが、キャピラリを使って一つずつ形成する方法を採る関係上、形成済みのバンプとキャピラリ先端部とが干渉しない位置でないと次のバンプ(隣接するバンプ)が形成できないため、バンプ間の間隔を詰めるのにも限界がある。
そこで、板状に形成でき、その大型化も容易なメッキバンプを用いることが考えられる(特許文献1)。メッキバンプであれば、LEDチップの電極における被接合領域分の電極面積に相当する大きさのバンプとすることができ、LEDチップとの十分な接合面積の確保が期待できるからである。
特開2003−218403号公報
しかしながら、本願発明者らが、上述したようなメッキバンプを有する実装基板を準備し、これに超音波接合によるフリップチップ方式でLEDチップを実装して、LEDモジュールを作製したところ、スタッドバンプを用いた場合と比較して、放熱性の改善が認められないばかりか、LEDチップの実装基板との接合強度が低下してしまうことが判明した。
なお、上記した課題は、LEDチップを実装対象とする実装基板に限らず、その他の高出力半導体素子、例えば、レーザダイオードなどを実装対象とする実装基板に共通するものである。
本願発明は、上記した課題に鑑み、放熱性を一層改善できる実装基板、および当該実装基板にLEDチップが実装されてなるLEDモジュールを提供することを目的とする。
上記の目的を達成するため、本発明に係る実装基板は、バンプ方式のチップ実装領域を少なくとも一つ有する実装基板であって、前記チップ実装領域にランドを有する絶縁基板と、前記ランド上に形成され、板状をした複数個のメッキバンプとを有し、前記メッキバンプの各々は、電解メッキによって形成されたものであり、当該電解メッキによって形成される際に前記絶縁基板とは反対側の主面の中央部が前記絶縁基板側に凹まない程度に、その主面が小さいことを特徴とする。
また、前記メッキバンプの各々における前記主面の前記絶縁基板への投影面積が、1600[μm]以下であることを特徴とする。
さらに、前記絶縁基板上のランドは、複数の孤立した小電極に分割された構成であり、前記メッキバンプの各々は、各小電極上に形成された第10〜第11族に属する金属の層からなることを特徴とする。
上記の目的を達成するため、本発明に係るLEDモジュールは、上記した実装基板と、LEDチップとを有し、当該LEDチップが前記メッキバンプに接合されていることを特徴とする。
また、前記LEDチップの電極と接合されているメッキバンプ間の間隙に、当該LEDチップからの光を反射する性質を有する導電性粒子を含むペーストが充填されていることを特徴とする。
上記構成からなる実装基板によれば、ランド上に形成された複数個のメッキバンプの各々の、絶縁基板とは反対側の主面の中央部が当該絶縁基板側に凹んでいないので、例えば、超音波接合によるフリップチップ方式でLEDチップを実装した場合、当該LEDチップの電極と当該メッキバンプとの間にほとんど間隙が生じることなく両者が接合されることとなり、その結果、メッキバンプを介したLEDチップからの熱の絶縁基板側への放熱が良好になされることとなる。
以下、本発明に係る実施の形態について、図面を参照しながら説明する。
<実施の形態1>
図1は、実施の形態1に係るLEDモジュール10の概略構成を示す斜視図であり、図2は、LEDモジュール10の回路図である。なお、図1を含む全ての図において、各部材間の縮尺は統一していない。
LEDモジュール10は、セラミック製の絶縁基板12に導体パターン14が形成されてなる、実装基板としてのプリント配線板16を有する。
プリント配線板16には、ベアチップ形態の発光ダイオード(以下、「LEDチップ」と言う。)が複数個(本例では12個)、所定の実装領域にフリップチップ実装されている。12個のLEDチップD1〜D12は、導体パターン14によって、図2に示すように、3個ずつが直列に接続されて4つのLED列を成し4つのLED列が並列に接続される、いわゆる3直4並列に接続されている。LEDチップD1〜D12には、例えば、青色発光するものを用いることができる。
実装されたLEDチップD1〜D12を覆うように蛍光体膜18が形成されている。蛍光体膜18は、例えば、シリコーンなどの透光性樹脂に、(Ba,Sr)2SiO4:Eu2+やY3(Al,Ga)512:Ce3+の黄緑色蛍光体粉末とSr2Si58:Eu2+や(Ca,Sr)S:Eu2+などの赤色蛍光体粉末などを分散させたものからなる。
また、導体パターン14は、上記3直4並列に接続されたLEDチップD1〜D12に電力を供給する外部電源が接続される給電端子として、アノード端子20とカソード端子22を有している。外部電源には、定電流電源100(図2)が用いられる。
外部電源100(図2)からの電力がアノード端子20、カソード端子22を介して供給されると、LEDチップD1〜D12は青色発光する。LEDチップD1〜D12から放出される青色光は、蛍光体膜18で一部が吸収され黄緑色光や赤色光に変換される。青色光と黄緑色光と赤色光が合成されて白色光となり、蛍光体膜18から放出されることとなる。
なお、プリント配線板16には、LEDチップD1〜D12の他に、ツェナーダイオード24が実装されている。ツェナーダイオード24は、図2に示すように、LEDチップD1〜D12の各々に対し、極性を逆向きにして並列に接続されている(逆並列に接続されている)。ツェナーダイオード24は、静電気等に起因する逆方向電圧から、LEDチップD1〜D12を保護するために設けた素子である。静電気が生じ、LEDチップD1〜D12に逆方向に電圧がかかった際に、ツェナーダイオード24が当該逆電圧による電流を逃がして、LEDチップD1〜D12が破壊されるのを防止できる。
また、絶縁基板12は、その4隅に、LEDモジュール10をヒートシンク(不図示)に取り付けるための取付孔26,28,30,32を有している。LEDモジュール10は、取付孔26,28,30,32を介し、ねじ等の締結部材によって、ヒートシンクに取り付けられる。そして、LEDモジュール10の点灯中は、LEDチップD1〜D12で発生する熱の一部が、後述するメッキバンプを介して絶縁基板12の背面からヒートシンクへと廃熱されることとなる。
図3(a)は、プリント配線板16の平面図の一部である。図3(b)は、プリント配線板16にLEDチップを実装した後であって蛍光体膜18を形成する前における、図3(a)のA−A線に相当する位置で切断した断面図である。
図3(a)は、2個分のLEDチップ(例えば、LEDチップD2,D3)の実装領域34,36を表している。なお、他のLEDチップの実装領域も、基本的には、LEDチップD2,D3の実装領域と同様の構成であるので、ここでは、LEDチップD2,D3の実装領域を代表に説明することとする。
絶縁基板12の上面には、各々の実装領域34,36毎に、LEDチップD2,D3のp側電極D2P,D3Pと電気的に接続されるp電極ランド34P,36P、およびLEDチップD2,D3のn側電極D2N,D3Nと電気的に接合されるn電極ランド34N,36Nが導体パターン14の一部として形成されている。
また、隣接する実装領域34,36における、一方のP電極ランド34Pと他方のN電極ランド36Nとを電気的に接続する導体配線38が形成されている。
なお、アノード端子20、カソード端子22(図1)、各電極ランド34P,36P,34N,36N、導体配線38(導体パターン14)は、絶縁基板12の全面に積層された、例えば、銅(Cu)、金(Au)からなる2層の導体層の一部がエッチング等によって除去されて形成されたものである。
各電極ランド34P,36P,34N,36N上には、LEDチップD2,D3の対応する電極を接合するためのメッキバンプ40が複数個形成されている。メッキバンプ40は、正方形の板状をしており、金(Au)からなる。その1辺の長さは数10[μm]である。なお、メッキバンプ40の大きさ等についての詳細は後述する。
図3(c)に、電極ランド34P上に形成されているメッキバンプ40の拡大断面図を示す。なお、図3(c)中、符号34P1で示すのは、電極ランド34の一部を構成する前記銅(Cu)層であり、符号34P2で示すのは、前記金(Au)層である。
メッキバンプ40は、電極ランド34P上に、例えば、銅層41を介して形成されている。メッキバンプ40は、公知の電解メッキ法によって形成されているのであるが、銅層41は、その際に下地電極(陰極)となったものである。下地電極の材質は、銅(Cu)に限らず、チタン(Ti)やニッケル(Ni)でも構わない。
LEDチップD2,D3は、超音波接合によるフリップチップ方式によって、プリント配線板16に実装されている。すなわち、LEDチップD2,D3は、各電極が対応するメッキバンプ40(複数)に圧接された状態で超音波振動がかけられて接合される。
メッキバンプ40を、1辺が数10[μm]の正方形といった小面積のものにし、これを1電極当たりの接合に複数個(1実装領域当たり複数個)用いたことにより、LEDチップの発光中におけるLEDチップから絶縁基板12側への熱伝導性が改善されているのであるが、このことについては、次の実施の形態2において、いっしょに説明することとする。
<実施の形態2>
実施の形態1では、LEDチップの一の電極に対して設けられたランドを、一体的に形成された一の導体パターン(p電極ランド34P,36P、n電極ランド34N,36N)で構成したが、実施の形態2では、LEDチップの一の電極に相当するランドを、複数の孤立した小電極に分割された構成とした。
また、実施の形態1では、単層の絶縁基板12の上面(片面)に導体パターン14が形成された構成のプリント配線板16であったが、実施の形態2では、絶縁基板を2つの絶縁層で形成し、LEDチップ間等の電気的な接続を、インナービアホールや前記2つの絶縁層間に設けられた導体配線によって行うプリント配線板が用いられている。
LEDチップD1〜D12、ツェナーダイオード24などの素子や、各素子間の電気的な接続関係は、実施の形態1と同じなので、それらの説明については省略する。
図4(a)は、実施の形態2に係るLEDモジュールの有する実装基板としてのプリント配線板42の平面図の一部であり、図3(a)に対応する図である。図4(b)は、プリント配線板42にLEDチップを実装した後であって蛍光体膜を形成する前における、図4(a)のA−A線に相当する位置で切断した断面図であって、図3(b)に対応する図である。また、図4(c)は、後述するメッキバンプ54およびその近傍の拡大断面図である。
図4(b)に示すように、プリント配線板42は、第1絶縁層44と第2絶縁層46とからなる絶縁基板48を有している。
図4(a)に示すように、第1絶縁層44上面における、LEDチップD2,D3に対応する実装領域50,52各々は、一点鎖線で示すp側電極接合領域50P,52Pとn側電極接合領域50N,52Nとからなる。
接合領域50P,52P,50N,52Nの各々には、図4(b)に示すように、LEDチップD2,D3の対応する電極と接合される複数のメッキバンプ54の各々が小電極55を介して形成されている。すなわち、実施の形態2では、前述したように、第1絶縁層44上面の各接合領域50P,52P,50N,52Nに設けられるランドを、複数の孤立した小電極55に分割された構成としている。小電極55は、例えば、銅(Cu)からなり、メッキバンプ54は、金(Au)からなる。
メッキバンプ55も、実施の形態1のメッキバンプ40と同様、公知の電解メッキ法によって形成されているのであるが、小電極55は、その際に下地電極(陰極)となったものの一部(残部)である。下地電極の材質は、銅(Cu)に限らず、チタン(Ti)やニッケル(Ni)でも構わない。すなわち、小電極55は、チタン(Ti)やニッケル(Ni)で形成することとしても構わない。
第1絶縁層44において、各小電極55の直下には、インナービアホール56が設けられている。
第1電極層44と第2電極層46との間には、LEDチップD2とLEDチップD3とを直列に接続するための導体配線58,60,62が形成されている。図4(a)では、図4(b)に現れている3つの導体配線58,60,62の内、導体配線60のみを破線で表している。
LEDチップD2とLEDチップD3とは、メッキバンプ54、小電極55、インナービアホール56、導体配線60によって電気的に直列接続されている。
LEDチップD2,D3は、実施の形態1の場合と同様、超音波接合によるフリップチップ方式によって、プリント配線板42に実装されている。
メッキバンプ54は、実施の形態1の場合と同様、1辺が数10[μm]の正方形といった小面積のものであり、これを1電極当たりの接合に複数個用いている(1実装領域当たり複数個用いている)。
バンプをこのようにしたことによる、LEDチップから絶縁基板48側への熱伝導性の改善について、実験結果等を参照しながら以下に説明する。
実施の形態2のタイプのプリント配線板において、先ず、本願の発明者は、放熱性の改善を期待して、p側電極と接合するバンプとしてp側電極接合領域(50P,52P)の全部を覆うメッキバンプを形成し、n側電極と接合するバンプとしてn側電極接合領域(50N,52N)の全部を覆うメッキバンプを形成し、これにLEDチップを実装して、放熱性等に関する実験を実施した。以下、このバンプを「全面メッキバンプ」と称する。なお、この場合のランドは、当該全面メッキバンプに相当する面積を有する一の導体パターンで構成した。
以下、一連の実験には、サイズが0.8[mm]×0.8[mm]のLEDチップを用いた。このチップサイズの場合のp側電極接合領域50P(52P)とn側電極接合領域50N(52N)の大きさは、図5(a)に示すように、L1=0.73[mm]、L2=0.182[mm]、L3=0.04[mm]である。
この全面メッキバンプを備えたプリント配線版にLEDチップを実装し、各LEDチップに350[mA]の電流を流して発光させた場合と700[mA]の電流を流して発光させた場合におけるジャンクション温度(Tj)を測定した。また、1個当たりのLEDチップのプリント配線板に対する接合強度をせん断強度で評価した。せん断強度は、一のLEDチップに対し、プリント配線板の主面と平行にかけた荷重を増大させていった際に、LEDチップがプリント配線板から脱落するまでの最大荷重[g・重]で評価した。
合わせて、比較のため、バンプとしてスタッドバンプを形成したプリント配線板を用意し、これに同じLEDチップを実装して同じ実験を行った。
実験結果を図6に示す。
図6においてNo.1がスタッドバンプの場合であり、No.2が全面メッキバンプの場合である。
スタッドバンプ(No.1)は、バンプ径90[μm]のものを185[μm]間隔でマトリックス状に全部で16個配置した。
図6中、「相対投影面積」は、LEDチップ実装前の一実装領域当たり、全面メッキバンプの絶縁基板への投影面積を100[%]としたときの、各種バンプにおける全バンプの絶縁基板への投影面積の相対値を示す。なお、全面メッキバンプの実投影面積は、図5(a)におけるp側電極接合領域50P(52P)とn側電極接合領域50N(52N)との面積の合計(以下、「総接合領域面積」と言う。)である。換言すると、「相対投影面積」は、総接合領域面積に対する各種バンプにおける全バンプの絶縁基板への投影面積の割合である。
図6中、「実接合面積」とは、LEDチップの電極とバンプとが現実に接合されている部分の面積の総計の総接合領域面積に対する割合である。
図6中、Tj(350mA)は、各LEDチップに350[mA]の電流を流して点灯させた場合における点灯開始から60[分]後におけるジャンクション温度であり、Tj(700mA)は、各LEDチップに700[mA]の電流を流して点灯させた場合における、同じく点灯開始から60[分]後におけるジャンクション温度である。このジャンクション温度(Tj)が低い程、バンプを介して絶縁基板側へと良好に放熱がなされているといえる。
図6に示すジャンクション温度の結果から分かるように、全面メッキバンプ(No.2)としているにもかかわらず、スタッドバンプ(No.1)の場合と比較して放熱性は改善されていないことがわかる。
これは、以下の理由によると考えられる。
全面メッキバンプは、前述したように電解メッキ法によって形成されるのであるが、その際、下地電極(陰極)の電解液における露出部分の内、その縁部により多くの電流が流れ、この電流密度の高い縁部およびその近傍により多くの金(Au)が析出する。その結果、例えば、方形のメッキバンプの場合、その上面は、中央部が凹み、縁部が方形の枠状に盛り上がった形状となる。
図5(b)に全面メッキバンプ200の断面の概念図を示す。上述したように、全面メッキバンプの上面は、その縁部が盛り上がっており(縁部200A)と、中央部が絶縁基板側に凹んでいる(凹部200B)。
このような形状をした全面メッキバンプ200にLEDチップを超音波接合によってフリップチップ実装した場合、縁部200Aの頂部と凹部200Bの底部との高低差が解消するほどには、縁部200Aが塑性変形をせず、その結果、LEDチップの電極と全面メッキバンプ200の中央部との間で空隙が生じる。空隙が生じる為、LEDチップの対応する電極は、全面メッキバンプ200上面とその全面では接合されないので、期待した程の放熱性が得られないのである。このことは、図6に示すように、全面メッキバンプ200(No.2)の相対投影面積「100」に対し、実接合面積が「55」となっていることからも明らかである。
ここで、本願の発明者らは、試行錯誤の結果、メッキバンプの面積を小さくすると、当該メッキバンプの上面は略平坦になり、少なくともその中央部が絶縁基板側に凹まないことを見出した。
本願の発明者らは、正方形をしたメッキバンプであって、図6のNo.3,4,5に示すように、その一辺の長さが60[μm]、40[μm]、20[μm]のメッキバンプが本図に示す配置間隔で実装領域50(52)に形成されたプリント配線板を用意し、実験を行った。ここで、No.3,4,5のメッキバンプに関し、その一辺の長さでバンプサイズを表すものとする。なお、各メッキバンプの厚みは、1[μm]である。なお、メッキバンプの厚みは、1[μm]〜5[μm]の範囲で実験し、この範囲においては、実験結果に同様の傾向が認められている。
その結果、図6に示すジャンクション温度(Tj)から、バンプサイズ60[μm](No.3)の場合は、スタッドバンプ(No.1)と放熱性に関しては、ほとんど差の無いことがわかる。
しかしながら、バンプサイズ40[μm](No.4)、20[μm](No.5)では、スタッドバンプ(No.1)と比較して放熱性が改善されていることが分かる。バンプサイズ40[μm](No.4)、20[μm](No.5)について、LEDチップ実装前のものの断面を観察したところ、その上面は略平坦であり、少なくとも中央部が絶縁基板側に凹んでいないことが認められている。
また、メッキバンプを小さくすることで、超音波接合によるフリップチップ実装の際に、バンプが塑性変形しやすくなる関係上、実接合面積が大きくなることも、放熱性の改善に寄与しているものと考えられる。実際、相対投影面積に対し実接合面積が、バンプサイズ40[μm](No.4)のものにあっては約48[%]、バンプサイズ20[μm](No.5)のものにあっては約58[%]、それぞれ増加している。
このように、メッキバンプを小さくすることで、その上面を略平坦にすることができ、その結果、放熱性を改善できることとなる。換言すれば、電解メッキによって形成される際にメッキバンプの絶縁基板とは反対側の主面の中央部が当該絶縁基板側に凹まない程度に、当該主面が小さいメッキバンプとすれば、放熱性が改善できるのである。
上面が略平坦になるのは、電解メッキの際に流れる電流の密度が被メッキ面全体に均一になるためであるが、これは、メッキバンプ上面の面積に拠るものと考えられる。したがって、図6に示す実験結果から、バンプサイズが40[μm]以下、すなわち、相対投影面積が1600[μm]以下であれば、メッキバンプの上面が略平坦となり、スタッドバンプを用いた場合よりも放熱性が改善されることとなる。
因みに、バンプサイズ40[μm](No.4)、20[μm](No.5)のものにあっては、スタッドバンプを用いた場合(No.1)と比較して、接合強度(せん断強度)も向上している。
次に、実施の形態2に係るプリント配線板42における、メッキバンプ40の形成工程について、図7を参照しながら説明する。図7では、プリント配線板42の各構成部分となる素材部分には100番台の符号付し、その下2桁にはプリント配線板42の対応する構成部分に付した番号を用いることとする。なお、ここでは、メッキバンプ40の形成についてのみ説明し、インナービアホール56(図4(b))その他の構成要素についての説明および図示は省略する。
先ず、絶縁基板148の主面全面に導体層の一例として示す銅箔155が形成されてなる基板を準備する[工程A]。
銅箔155の上面全面にレジスト膜155を形成した[工程B]後、フォトマスク212を介してレジスト膜155を露光し[工程C]、レジスト膜155の一部を除去する[工程D]。レジスト膜155の除去された箇所がメッキバンプ40の形成予定領域である。
次に、全体をメッキ液(不図示)に浸漬した上で、銅箔155を陰極(不図示)に接続した後、陽極(不図示)と前記陰極との間に直流電圧を印加して、電流を流し、銅箔155の露出している部分に金(Au)140を析出させる(電解メッキ工程)[工程E]。
電解メッキ工程が終了すると、レジスト膜210を除去した[工程F]後、金(Au)層140が積層されていない銅箔155部分をエッチングによって選択的に除去することにより[工程G]、絶縁基板48上、複数の孤立した小電極55上に形成された金(Au)層からなるメッキバンプ40が出来上がることとなる。
以上、図7を用いた説明から分かるように、一連のメッキバンプ40形成工程は、形状の異動、面積の大小はあるものの、一般的にプリント配線板が有する他の導体パターン、例えば、(金メッキ付き)配線パターンと同様である。
したがって、プリント配線板の構成を実施の形態2のものとすることにより、実施の形態1のような、(金メッキ付き)ランド34P(図3(c))の上に、バンプ40を形成する場合と比較して、プリント配線板の製造工程が簡略化できるといった利点がある。
また、実施の形態1では、絶縁基板12にランド(p電極ランド34P,36P、n電極ランド34N,36N)を介してメッキバンプ40を形成することとしたので、メッキバンプ40の絶縁基板12からの高さのメッキバンプ40間におけるばらつきは、銅層41とメッキバンプ40の厚みのばらつきに、ランド(p電極ランド34P,36P、n電極ランド34N,36N)の厚みのばらつきを加えたものとなる。これに対し、実施の形態2では、メッキバンプ54の絶縁基板48からの高さのメッキバンプ54間のばらつきは、小電極55とメッキバンプ54の厚みのばらつきのみになる。したがって、ランドの厚みのばらつきが入らない分、実施の形態2の方が、メッキバンプ54の高さが揃うこととなる。その結果、実施の形態1のプリント配線板16よりも実施の形態2のプリント配線板42を用いる方が、LEDチップの実装の際に、各メッキバンプ間でばらつきのより少ない均一な接合が可能となる。
以上、本発明を実施の形態に基づいて説明してきたが、本発明は、上記した形態に限られないことは勿論であり、例えば、以下の形態としても構わない。
(1)実施の形態1,2では、メッキバンプの形状を正方形としたが、メッキバンプの形状はこれに限らず、長方形、円形、楕円形、三角形、多角形でも構わない。
また、1つの実装領域に異なる形状のメッキバンプを混在させることとしても構わない。
上記実施の形態1,2では、メッキバンプは金(Au)で形成したが、メッキバンプを形成する材料は、これに限らず、その他の周期表第10族、第11族に属する金属、例えば、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)、銅(Cu)、銀(Ag)を用いても構わない。
(2)実施の形態1,2のLEDモジュールにおいて、メッキバンプ間に、LEDチップからの光を反射する性質を有する導電性粒子、例えば、銀(Ag)粒子を含むペースト(銀ペースト)を充填することとしても良い。こうすることで、LEDチップから発せられ絶縁基板側へ向かう光が当該ペーストで反射されることとなり、LEDモジュールにおける光の取り出し効率が改善される。
特に、実施の形態2のLEDモジュールにおいて、メッキバンプ間の絶縁基板表面は、露出することとなるので、当該絶縁基板が光を反射しにくい性質のものである場合に、有効である。
(3)上記実施の形態において、プリント配線板への実装対象は、LEDチップであったが、実装対象はこれに限らず、その他の半導体素子、例えば、レーザダイオード、フォトダイオード、スーパールミネッセンスダイオード(SLD)、CPUチップ、サイリスタ、メモリ等であっても構わない。これらのパワーデバイスは、駆動中に相当程度発熱し、その放熱性を確保することが重要となるからである。
(4)上記の例では、発光ダイオードとして12個のLEDチップD1〜D12を用いたが、LEDモジュールを構成するLEDチップの個数は、これに限定されるものではなく、任意の個数を採り得る。
複数個のLEDチップの接続形態も、上記の3直4並列に限らず、直列接続されるLEDチップ(LED列を構成するLEDチップ)の個数や、並列接続されるLED列の個数も任意である。
また、一列のLED列のみとしても構わない。あるいは、N個(Nは、2以上の整数)のLEDチップを全て並列に接続することとしてもよい。
また、LEDモジュール10に用いられるLEDチップの個数は、複数個ではなく、1個としても構わない。
本発明に係る実装基板は、例えば、LEDチップをフリップチップ実装して、LEDモジュールを構成する実装基板として好適に利用可能である。
実施の形態に係るLEDモジュールの概略構成を示す斜視図である。 上記LEDモジュールの回路図である。 (a)は、実施の形態1に係るプリント配線板の平面図の一部である。(b)は、プリント配線板にLEDチップを実装した後であって蛍光体膜を形成する前における、(a)のA−A線に相当する位置で切断した断面図である。(c)は、プリント配線板の電極ランド上に形成されているメッキバンプおよびその近傍の拡大断面図である。 (a)は、実施の形態2に係るプリント配線板の平面図の一部である。(b)は、プリント配線板にLEDチップを実装した後であって蛍光体膜を形成する前における、(a)のB−B線に相当する位置で切断した断面図である。(c)は、プリント配線板のチップ実装領域に形成されているメッキバンプおよびその近傍の拡大断面図である。 (a)は、実装領域を説明するための図である。(b)は、全面メッキバンプの断面を表した模式図である。 バンプの種類の異なる各種プリント配線板における放熱性等に関する実験結果をしめす図である。 実施の形態2に係るプリント配線版におけるメッキバンプ形成工程を示す図である。
符号の説明
10 LEDモジュール
16,42 プリント配線板
12,48 絶縁基板
40,54 メッキバンプ
55 小電極
D1〜D12 LEDチップ

Claims (4)

  1. バンプ方式のチップ実装領域を少なくとも一つ有する実装基板であって、
    前記チップ実装領域にランドを有する絶縁基板と、
    前記ランド上に電解メッキによって形成され、板状をした複数個のメッキバンプと、
    を有し、
    前記メッキバンプの各々における前記絶縁基板とは反対側の主面の前記絶縁基板への投影面積が、1600[μm 2 ]以下であり、
    前記メッキバンプの各々が前記電解メッキによって形成される際に、前記主面の中央部が前記絶縁基板側に凹まない程度に、当該主面が小さいことを特徴とする実装基板。
  2. 前記絶縁基板上のランドは、複数の孤立した小電極に分割された構成であり、
    前記メッキバンプの各々は、各小電極上に形成された第10〜第11族に属する金属の層からなることを特徴とする請求項1に記載の実装基板。
  3. 請求項1または2に記載の実装基板と、
    LEDチップと、
    を有し、
    当該LEDチップが前記メッキバンプに接合されていることを特徴とするLEDモジュール。
  4. 前記LEDチップの電極と接合されているメッキバンプ間の間隙に、当該LEDチップからの光を反射する性質を有する導電性粒子を含むペーストが充填されていることを特徴とする請求項に記載のLEDモジュール。
JP2007255135A 2007-09-28 2007-09-28 実装基板およびledモジュール Expired - Fee Related JP5329787B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007255135A JP5329787B2 (ja) 2007-09-28 2007-09-28 実装基板およびledモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007255135A JP5329787B2 (ja) 2007-09-28 2007-09-28 実装基板およびledモジュール

Publications (2)

Publication Number Publication Date
JP2009088190A JP2009088190A (ja) 2009-04-23
JP5329787B2 true JP5329787B2 (ja) 2013-10-30

Family

ID=40661237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007255135A Expired - Fee Related JP5329787B2 (ja) 2007-09-28 2007-09-28 実装基板およびledモジュール

Country Status (1)

Country Link
JP (1) JP5329787B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8798790B2 (en) 2010-04-28 2014-08-05 Kabushiki Kaisha Yaskawa Denki Apparatus and method for detecting contact position of robot

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5623062B2 (ja) 2009-11-13 2014-11-12 シャープ株式会社 発光装置およびその製造方法
JP2011151268A (ja) 2010-01-22 2011-08-04 Sharp Corp 発光装置
DE112011100376B4 (de) 2010-01-29 2024-06-27 Citizen Electronics Co., Ltd. Verfahren zur herstellung einer licht aussendenden vorrichtung
JP5747546B2 (ja) 2010-03-29 2015-07-15 東芝ライテック株式会社 照明装置
US8608340B2 (en) 2010-06-28 2013-12-17 Toshiba Lighting & Technology Corporation Light-emitting module and lighting apparatus with the same
JP5537446B2 (ja) * 2011-01-14 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
JP5765981B2 (ja) * 2011-03-22 2015-08-19 スタンレー電気株式会社 発光装置
JP5535114B2 (ja) * 2011-03-25 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
DE102011016308A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Anzeigevorrichtung
WO2014038169A1 (ja) * 2012-09-06 2014-03-13 シャープ株式会社 発光素子基板およびその製造方法
JP6065586B2 (ja) * 2012-12-28 2017-01-25 日亜化学工業株式会社 発光装置及びその製造方法
JP6236722B2 (ja) * 2013-04-15 2017-11-29 株式会社ケーヒン 直列回路装置
CN110307477A (zh) * 2019-08-05 2019-10-08 厦门集长新材料科技有限公司 一种可裁剪的恒压led灯带

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3506393B2 (ja) * 1993-03-11 2004-03-15 株式会社東芝 液晶表示装置とその製造方法、プリンタとその製造方法
US6514782B1 (en) * 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
JP3896027B2 (ja) * 2002-04-17 2007-03-22 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
JP3993475B2 (ja) * 2002-06-20 2007-10-17 ローム株式会社 Ledチップの実装構造、およびこれを備えた画像読み取り装置
JP4412024B2 (ja) * 2004-03-26 2010-02-10 パナソニック電工株式会社 光電変換素子実装用セラミックス基板及びその製造方法
JP4630629B2 (ja) * 2004-10-29 2011-02-09 豊田合成株式会社 発光装置の製造方法
JP2007194383A (ja) * 2006-01-19 2007-08-02 Hitachi Lighting Ltd 光学部材およびバックライト

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8798790B2 (en) 2010-04-28 2014-08-05 Kabushiki Kaisha Yaskawa Denki Apparatus and method for detecting contact position of robot

Also Published As

Publication number Publication date
JP2009088190A (ja) 2009-04-23

Similar Documents

Publication Publication Date Title
JP5329787B2 (ja) 実装基板およびledモジュール
US8022420B2 (en) Semiconductor light emitting device, illumination module, illumination apparatus, method for manufacturing semiconductor light emitting device, and method for manufacturing semiconductor light emitting element
US10431567B2 (en) White ceramic LED package
TWI360900B (en) Semiconductor light emitting device, lighting modu
JP2004512687A (ja) Ledモジュール
WO2009139787A1 (en) Light-emitting diode package assembly
KR101255121B1 (ko) 발광 다이오드 패키지 및 그의 제조 방법
JP4975370B2 (ja) 発光装置
KR101051488B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
US10937937B2 (en) Optical semiconductor element
JP2008060330A (ja) 素子搭載用回路基板およびそれを用いた発光装置
JP2013543277A (ja) 発光デバイスのための点在キャリア
JP2010251796A (ja) 発光モジュール
KR20080088140A (ko) 방열 기판과 이를 포함하는 발광소자
JP6776347B2 (ja) 発光素子、発光素子の製造方法及び発光モジュール
US8076675B2 (en) Light-emitting diode chip and method of manufacturing the same
JP2013219167A (ja) Ledモジュール
US10522730B2 (en) LED lighting apparatus
JP6486726B2 (ja) 発光モジュール
KR100979971B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
KR100941412B1 (ko) 방열기능이 구비된 발광다이오드 어레이 패키지
JP2013065706A (ja) 発熱デバイス組立体および発熱デバイス組立体の製造方法
JP2018530152A (ja) 電子回路を備えるled光源
KR20110120163A (ko) 광 패키지 및 그 제조 방법
KR101237520B1 (ko) 발광다이오드 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130725

R150 Certificate of patent or registration of utility model

Ref document number: 5329787

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees