JP2013219167A - Ledモジュール - Google Patents

Ledモジュール Download PDF

Info

Publication number
JP2013219167A
JP2013219167A JP2012088287A JP2012088287A JP2013219167A JP 2013219167 A JP2013219167 A JP 2013219167A JP 2012088287 A JP2012088287 A JP 2012088287A JP 2012088287 A JP2012088287 A JP 2012088287A JP 2013219167 A JP2013219167 A JP 2013219167A
Authority
JP
Japan
Prior art keywords
led
partial
row
input terminal
current input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012088287A
Other languages
English (en)
Other versions
JP5858852B2 (ja
JP2013219167A5 (ja
Inventor
Hidekazu Arai
秀和 荒井
Shigehisa Watanabe
茂久 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Citizen Electronics Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Citizen Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd, Citizen Electronics Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to JP2012088287A priority Critical patent/JP5858852B2/ja
Publication of JP2013219167A publication Critical patent/JP2013219167A/ja
Publication of JP2013219167A5 publication Critical patent/JP2013219167A5/ja
Application granted granted Critical
Publication of JP5858852B2 publication Critical patent/JP5858852B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Abstract

【課題】複数のLEDダイを回路基板に実装する際、発光効率を高くしても配光ムラが小さいLEDモジュールを提供する。
【解決手段】回路基板111上に複数のLEDダイ21を実装する際、LEDダイ21はひし形の格子状に配列している。このためLEDダイ21から回路基板111の表面に沿って出射した光線が回路基板111の表面で効率よく反射する。またLEDダイ21の実装領域が略円形となり、ダム材112も円形となる。この結果、配光ムラを小さくできる。さらに多数のLEDダイ21が直列接続し一本のLED列を構成しているためLEDダイ21の実装領域が円形であっても簡単に対応できる。
【選択図】図2

Description

本発明は、複数のLEDダイを回路基板に実装したLEDモジュールに関する。
ウェハーから切り出したベアチップの半導体発光素子(以下LEDダイと呼ぶ)を回路基板上に多数実装したLEDモジュールが知られている。このLEDダイは回路基板上において格子状に配列されることが多く、その格子形状は長方形であったり、ひし形であったりする。
例えば特許文献1の図1にはLEDダイがひし形の格子状に配列している発光体(LEDモジュール)が示されている。特許文献1の図1を図5に再掲示し、発光体の構造を説明する。図5は発光体1の概略平面図である。LEDベアチップ4(LEDダイ)は図の上下方向に4本の列で配列しており、各列には4個のLEDベアチップ4が含まれる。また各LEDベアチップ4は図の横方向で近接しないように配置されている。このようにして各LEDベアチップ4はひし形の格子を形成する。また各LEDベアチップ4は、6角形の金属製のパッド3上にダイボンディングされている。このようにして発光体1は、金属製のパッド3により高い発光効率と良好な熱伝導性を備えながら、ひし形の格子配置にすることで高い実装密度を保持している。
なお発光体1は各列ごとに4個づつワイヤ12,13で直列接続している。このとき端部のLEDベアチップ4は配線パターン7と接続している。またLEDベアチップ4は矩形の被覆板16の収納部14に実装されており、被覆板16の切り欠き部16には電源端子17が形成されている。なお基板2(回路基板)はアルミ板上に絶縁層4を備えたものであり、各LEDベアチップ4は透明樹脂5で被覆されている。
特開2010−238972号公報 (図1)
図5に示したLEDモジュール(発光体1)のようにLEDダイ(各LEDベアチップ4)の実装領域が略正方形であると、例えば図5の縦及び横方向が明るく、図の斜め方向が暗くなることが確認されている。すなわち図5に示したようなLEDモジュール(発光体1)には配光ムラがある。
そこで本発明は、上記課題に鑑みて為されたものであり、複数のLEDダイを回路基板に実装する際、発光効率を高くしても配光ムラが小さいLEDモジュールを提供することを目的とする。
本発明のLEDモジュールは、回路基板上に複数のLEDダイを実装したLEDモジュールにおいて、
少なくとも前記LEDダイの実装領域の中央部において前記LEDダイがひし形の格子状に配列し、
前記LEDダイの実装領域及び前記実装領域を囲むダム材が略円形であり、
前記LEDダイが直列接続し一本のLED列を形成している
ことを特徴とする。
本発明のLEDモジュールは、少なくともLEDダイを実装した領域の中央部においてLEDダイがひし形の格子状に配列している。つまり実装領域の中央部でLEDダイの配列がひし形の格子を形成していれば、実装領域全体にわたりLEDダイの配列が概ねひし形の格子状になる。このようにLEDダイを配置すると、LEDダイの側面から回路基板表面に沿うようにして出射する光線が、隣接するLEDダイの側面にあたりにくくなるため、回路基板面で効率よく反射し、LEDモジュールの発光効率が向上する。
このときLEDダイの実装領域を円形とすると配光ムラが軽減することを確認した。さらに本発明のLEDモジューではLEDダイを直列接続しLED列を形成させている。このためLED列を折り曲げるようにして配置及び接続させることが可能になり、配置に関わる自由度が増すことにより略円形の実装領域であっても実装可能となる。
前記LED列が第1部分LED列と第2部分LED列からなり、
前記第1部分LED列と前記第2部分LED列の接続点にバイパス回路が接続し、
前記実装領域には前記第2部分LED列の一部が実装される実装部と、前記第2部分LED列の他の一部が実装される実装部があり、
前記第2部分LED列の二つの実装部で前記第1部分LED列の実装部を挟み込んでいても良い。
LED列全体に高い電圧を印加する場合、第1部分LED列と第2部分LED列がともに点灯する。これに対しLED列に低い電圧を印加した場合は、第1部分LED列からバイパス回路に電流が流れ、第1部分LED列のみが点灯する。このとき第2第1部分LED列の実装部が分割されているため、第1部分LED列の実装部をLED列全体の実装領域の中央部に配置できる。すなわちLED列に印加する電圧が低いときであっても発光分布の偏りを少なくできる。
前記バイパス回路が第1電流入力端子と第2電流入力端子を備え、前記第1部分LED列と第2部分LED列の接続点に前記第1電流入力端子が接続し、前記第2部分LED列を流れる電流が前記第2電流入力端子に入力し、前記バイパス回路が前記第2電流入力端子に入力する電流により前記第1電流入力端子に入力する電流を制限しても良い。
前記バイパス回路は、ディプレッション型のFETと抵抗からなり、前記第1電流入力端子には前記FETのドレインが接続し、前記第2電流入力端子には前記FETのソースと前記抵抗の一端が接続し、前記FETのゲートと前記抵抗の他端の接続部から電流が流出するようにしても良い。
前記バイパス回路に含まれる前記FETがベアチップであり、前記回路基板にダイボンディングされていても良い。
前記LED列に全波整流波形を供給しても良い。
以上のように本発明のLEDモジュールは、複数のLEDダイを略ひし形の格子状に配列することにより発光効率を向上させている。このときLEDダイを直列接続し、これで形成したLED列を折り曲げるようにして各LEDダイを配置及び接続することにより、円形の実装領域にLEDダイを適切に配列し配光ムラを低減させることができる。
本発明のLEDモジュールの外形図。 図1に示すLEDモジュールから蛍光樹脂を除いた状態の平面図。 図1に示すLEDモジュールの実体的な回路図。 図1に示すLEDモジュールの回路図。 従来例として示したLEDモジュールの概略平面図。
以下、添付図1〜4を参照しながら本発明の好適な実施形態について詳細に説明する。なお図面の説明において、同一または相当要素には同一の符号を付し、重複する説明は省略する。また説明のため部材の縮尺は適宜変更している。さらに特許請求の範囲に記載した発明特定事項との関係をカッコ内に記載している。
先ず図1によりLEDモジュール100の外観を説明する。図1はLEDモジュール100の外形図であり、(a)が平面図、(b)が正面図である。回路基板111上には円形のダム材112と一辺が欠けた矩形状のダム材114がある。ダム材112の内側の領域には蛍光樹脂113が充填され、ダム材112とダム材114で囲まれた領域には蛍光樹脂115が充填されている。なおダム材112とダム材114で囲まれた領域は図の上下2箇所にある。また回路基板111上の配線パターンは図示していない。
次に図2によりLEDモジュール100の電子部品の配置を説明する。図2は図1に示したLEDモジュール100から蛍光樹脂113,115をとり除いた状態の平面図であり、ダム材112,114の内側の領域を示している。なお回路基板111及び回路基板111上の配線パターンは図示していない。
図2において、回路基板111上には83個のLEDダイ21(以下、個別のLEDダイについては必要に応じてサフィックスをつけて区別する)と、2個のFET324,344(ベアチップ状態のディプレッション型のFET)と、2個の抵抗325,345が搭載されている。LEDダイ21の実装領域は略円形であり、円形のダム材112により周囲を囲まれている。またFET324,344と抵抗325,345を実装した領域はダム材112の円弧とダム材114により囲まれている。なお回路基板111の配線パターン(図示せず)は上面(表面)だけに形成されており、回路基板111にスルーホールはない。
LEDダイ21は500μm×290μm、FET324,344は1.5mm×1.5mm、抵抗325,345は500μm×500μmである。回路基板111は熱伝導性と反射率を考慮してアルミナを使用した。図示していない配線パターンはAg上にNi,Pd,Auを積層している。ダム材112,114はシリコーン樹脂からなり、太さが0.7〜1.0mmであり、高さが0.5〜0.7mmである。図1に示した蛍光樹脂113,115は蛍光体を含有したシリコーン樹脂であり、厚さが400〜800μm程度である。なお蛍光樹脂113の厚さはその変動が色度ずれを引き起こすので厳密に管理しなければならないが、これに比べ蛍光樹脂115の厚さは精度を緩くして良い。なおFET324,344の被覆材を蛍光樹脂115としても光による誤動作はなかった。
次に図1,2を参照してLEDモジュール100の製造方法を説明する。まず回路基板111上にLEDダイ21、FET324,344及び抵抗325,345をダイボンディングし、その後ワイヤボンディングする。次にディスペンサで硬化前のダム材112,114を配置し、ダム材112,114を約150℃で硬化させる。LEDダイ21の実装領域では蛍光樹脂113の厚さを精度良く管理しなければならないためダム材112の外形も高精度に形成する必要がある。これに比べダム材114の精度は緩くて良い。最後にディスペンサでLEDダイ21の実装領域並びにFET324,344及び抵抗325
,345の実装領域に蛍光樹脂113,115を塗布する。蛍光樹脂113,115の焼結温度は約150℃であり、焼結後の蛍光樹脂113の厚さばらつきは100μm以内が好ましい。
LEDダイ21を実装した領域の中央部では、近接しあう4個のLEDダイ21は、それぞれを頂点とし、図の縦方向に潰れたひし形をなすよう配列している。このひし形をセルとする格子配列は、実装領域の周辺部ではLEDダイ21がなくなるため当然周期性はなくなるが、これとは別に寸法調整のため周期性を失うこともある。なお全体的にLEDダイ21の配列がひし形格子を形成していれば、LEDダイ21の側面から回路111の表面に沿うようにして出射する光線が、図の横方向で隣接するLEDダイ21にあたりにくくなっているため、回路基板111(図示せず)の表面で効率よく反射し、LEDモジュール100の発光効率が向上する。このときLEDダイ21の実装領域を円形とすることにより配光ムラが軽減することを確認した。
LEDダイ21は回路基板111(図示せず)にダイボンディングされ、ワイヤ22により接続している。なおLEDダイ21a〜gは一方のワイヤ22が配線パターン(図示せず)に接続している。LEDダイ21は全体で一本の直列接続したLED列を構成しており、このLED列のアノードはLEDダイ21cの一方のワイヤ22が相当し、カソードはLEDダイ21dの一方のワイヤ22が相当する。このときLEDダイ21fとLEDダイ21gは図示していない配線パターンで接続している。同様にLEDダイ21aとLEDダイ21bも図示していない配線パターンで接続している。
FET324は底面がドレインであり、導電性ペーストで配線パターン(図示せず)にダイボンディングされている。この配線パターンによりFET324のドレインはLEDダイ21a,21bと接続している。FET324のゲートとソースはワイヤ22で図示していない別の配線パターンと接続する。抵抗325も回路基板111にダイボンディングされ、ワイヤ22で図示していない配線パターンと接続する。FET344も底面がドレインであり、導電性ペーストで配線パターン(図示せず)にダイボンディングされている。この配線パターンによりFET344のドレインはLEDダイ21dと接続している。FET344のゲートとソースはワイヤ22で図示していない別の配線パターンと接続する。抵抗345も回路基板111にダイボンディングされ、ワイヤ22で図示していない配線パターンと接続する。なおLEDダイ21及び抵抗325,345の底面は絶縁されている。
この接続状態を図3により説明する。図3は図1に示すLEDモジュール100の実体的な回路図であり、図2で示した電子部品と図3で示した電子部品は相対的な位置関係が一致している。あわせてLEDダイ21の向きも明示している。LEDダイ21は直列接続しており、LED列は、LEDダイ21cから始まり、途中LEDダイ21a,21b,21d,21gを通り、LEDダイ21dで終わっている。LEDダイ21cからLEDダイ21aに至る部分(第1部分LED列、図4で示す部分LED列310)の実装部は実装領域全体の中央部にあり、LED21bからLED21dに至る部分LED列330a(第2部分LED列の一部、図4で示す部分LED列330の一部分)の実装部とLED21gからLED21dに至る部分LED列330b(第2部分LED列の他の一部、図4で示す部分LED列330の一部分)の実装部に挟まれている。FET324と抵抗325が図4で後述するバイパス回路320となり、FET344と抵抗345が図4で後述する電流制限回路340となる。端子A,Bはそれぞれ電流が流入及び流出する端子である。また図3において配線が交差していないため、図2の説明のなかで述べたように回路基板111(図1参照)にスルーホールを設けなくても良くなる。
次に図4によりLEDモジュール100の動作について説明する。図4はLEDモジュ
ール100と周辺回路の回路図である。なお図3の回路図と図4に示したLEDモジュール100の回路図は等価であり、各電子部品は共通の符号を用いている。また図4の回路には、LEDモジュール100とともにブリッジ整流回路305と商用交流電源306が書き加えられている。ブリッジ整流回路305は4個のダイオード301,302,303,304からなり、端子Aが全波整流波形の出力端子であり、端子Bが基準電圧を与える端子となる。商用交流電源306はブリッジ整流回路305の入力端子に接続している。
LEDモジュール100は、部分LED列310(第1部分LED列)、部分LED列330(第2部分LED列)、バイパス回路320、電流制限回路340からなる。部分LED列310と部分LED列330とが直列接続しLEDモジュール100全体のLED列を構成する。部分LED列310内ではLEDダイ21c,21aを含む多数のLEDダイ21(図2参照)が直列接続しており、同様に部分LED列330内でもLEDダイ21b、21dを含む多数のLEDダイ21が直列接続している。部分LED列310のアノードはブリッジ整流回路305のA端子に接続している。部分LED列310,330の接続部はバイパス回路320の電流入力端子321(第1電流入力端子)と接続している。部分LED列330のカソードは電流制限回路340の電流入力端子341に接続している。
バイパス回路320は、電流入力端子321(第1電流入力端子)、電流入力端子322(第2電流入力端子)、電流出力端子323を備えている。電流入力端子322は電流制限回路340の電流出力端子343と接続している。電流出力端子323はブリッジ整流回路305のB端子に接続している。バイパス回路320は、ディプレッション型のFET324及び抵抗325からなり、電流入力端子321にFET324のドレインが接続し、電流入力端子322にFET324のソースと抵抗325の一端が接続し、電流出力端子323にFET324のゲートと抵抗325の他端が接続している。またバイパス回路320は、電流入力端子322から流入する電流により電流入力端子321から流入する電流を制限する。
電流制限回路340は、バイパス回路320と略同じ回路構成であり、相違点はバイパス回路320の電流入力端子322に相当するものがないことだけである。FET344、抵抗345の結線もバイパス回路320と等しい。なおLEDダイ21の順方向電圧降下量が3V程度なので、部分LED列310の閾値は約150V、部分LED列330の閾値は約90Vとなり、LEDモジュール100は実効値が240Vとなる商用交流電源306に対応している。また抵抗345は、抵抗325よりも値が小さく、抵抗345と抵抗325の抵抗値の比を1:2にしている。
次に図4によりLEDモジュール100の点灯状況を説明する。全波整流波形の電圧が上昇し、部分LED列310の閾値を越えると、部分LED列310とバイパス回路320に電流が流れ部分LED列310が点灯する。このとき抵抗325からFET324のソースにフィードバックが掛かり、バイパス回路320は定電流動作する。さらに全波整流波形の電圧が上昇し、部分LED列310の閾値と部分LED列330の閾値の和よりも大きくなると、部分LED列330及び電流制限回路340にも電流が流れ始める。電流入力端子322に電流が入力するようになると、FET324はソース電圧が上昇し、ソース−ゲート間の電圧が広がるためカットオフする。このとき抵抗345からFET344にフィードバックがかかり、電流制限回路340は定電流動作する。このようにして部分LED列310と部分LED列330が点灯する。なお全波整流波形の電圧が下降する期間では、全波整流波形の電圧が上昇する期間の逆の過程を辿る。
LEDモジュール100は、LEDダイ21が長いLED列を形成しているため、この
長いLED列を折り曲げるようにしてLEDダイ21を配置できるので、実装領域が円形であってもLEDダイを過不足なく配置できる。このようにして実装部を円形にしたことで配光ムラを改善していたが、さらにLEDモジュール100は部分LED列310と部分LED列330の実装部の割り振り方で配光分布を改善している。前述のように部分LED列330(図4参照)の実装部が二つに分かれており(図3において部分LED列330aと部分LED列330bとして示していることに対応する)、部分LED列310(図4参照)の実装部が部分LED列330の二つの実装部に挟まれている。そして部分LED列310と部分LED列330の接続点にバイパス回路220が接続していた。このため全波整流波形の電圧が低いうちはLED列310が点灯し、実装領域全体の中央部が発光する。その後全波整流波形の電圧が上昇すると部分LED列330が点灯し実装領域全体が発光する。すなわち全波整流波形の低電圧位相でも高電圧位相でも配光分布が共通の対称軸をもっているため、LEDモジュール100が長いLED列を折り曲げるようにしてLEDダイ21を配置しても配光分布を劣化させていない。
またLEDモジュール100ではバイパス回路320がディプレッション型のFET324と抵抗325からなるだけであった(図4参照)。このため図3の説明のなかで述べたように配線を交差させないで回路図が描けるようになったため、回路基板111(図1参照)表面上の配線パターンとワイヤ22(図1参照)だけで各電子部品を接続でき、さらに電力供給用の端子A,B(図3参照)も確保できた。さらにバイパス回路320はLED列330(図4参照)を流れる電流がバイパス回路320の第2の電流入力端子322(図4参照)に入力し、第1の電流入力端子321(図4参照)から流れ込む電流を制限していたため、バイパス回路320には制御配線が存在しない。このことも回路基板111上の配線パターンを単純化するのに役立っている。
またLEDモジュール100ではFET324,344と抵抗325,345をダイボンディング及びワイアボンディングで実装していた。FETや抵抗は表面実装用のチップ部品でも良いが、LEDモジュール100のような実装方式とすることにより、小型化を図ると共にLEDダイ21の実装方法と共通化させることができる。なおLEDダイをフリップチップ実装しても良い。この場合は接続用のワイヤが不要になるため、ワイヤの影がなくなりLEDモジュールの発光効率が向上する。
100…LEDモジュール、
111…回路基板、
112,114…ダム材、
113,115…蛍光樹脂、
21,21a〜g…LEDダイ、
22…ワイヤ、
301,302,303,304…ダイオード、
305…ブリッジ整流回路、
306…商用交流電源、
310…部分LED列(第1部分LED列)、
320…バイパス回路、
321…電流入力端子(第1電流入力端子)、
322…電流入力端子(第2電流入力端子)、
323,343…電流出力端子、
324,344…FET、
325,345…抵抗、
330…部分LED列(第2部分LED列)、
330a,330b…部分LED列(第2部分LED列の一部)、
340…電流制限回路、
341…電流入力端子。

Claims (6)

  1. 回路基板上に複数のLEDダイを実装したLEDモジュールにおいて、
    少なくとも前記LEDダイの実装領域の中央部において前記LEDダイがひし形の格子状に配列し、
    前記LEDダイの実装領域及び前記実装領域を囲むダム材が略円形であり、
    前記LEDダイが直列接続し一本のLED列を形成している
    ことを特徴とするLEDモジュール。
  2. 前記LED列が第1部分LED列と第2部分LED列からなり、
    前記第1部分LED列と前記第2部分LED列の接続点にバイパス回路が接続し、
    前記実装領域には前記第2部分LED列の一部が実装される実装部と、前記第2部分LED列の他の一部が実装される実装部があり、
    前記第2部分LED列の二つの実装部で前記第1部分LED列の実装部を挟み込んでいることを特徴とする請求項1に記載のLEDモジュール。
  3. 前記バイパス回路が第1電流入力端子と第2電流入力端子を備え、前記第1部分LED列と第2部分LED列の接続点に前記第1電流入力端子が接続し、前記第2部分LED列を流れる電流が前記第2電流入力端子に入力し、前記バイパス回路が前記第2電流入力端子に入力する電流により前記第1電流入力端子に入力する電流を制限していることを特徴とする請求項2に記載のLEDモジュール。
  4. 前記バイパス回路は、ディプレッション型のFETと抵抗からなり、前記第1電流入力端子には前記FETのドレインが接続し、前記第2電流入力端子には前記FETのソースと前記抵抗の一端が接続し、前記FETのゲートと前記抵抗の他端の接続部から電流が流出することを特徴とする請求項3に記載のLEDモジュール。
  5. 前記バイパス回路に含まれる前記FETがベアチップであり、前記回路基板にダイボンディングされていることを特徴とする請求項4に記載のLEDモジュール。
  6. 前記LED列に全波整流波形を供給することを特徴とする請求項1から5のいずれか一項に記載のLEDモジュール。
JP2012088287A 2012-04-09 2012-04-09 Ledモジュール Active JP5858852B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012088287A JP5858852B2 (ja) 2012-04-09 2012-04-09 Ledモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012088287A JP5858852B2 (ja) 2012-04-09 2012-04-09 Ledモジュール

Publications (3)

Publication Number Publication Date
JP2013219167A true JP2013219167A (ja) 2013-10-24
JP2013219167A5 JP2013219167A5 (ja) 2014-12-18
JP5858852B2 JP5858852B2 (ja) 2016-02-10

Family

ID=49590953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012088287A Active JP5858852B2 (ja) 2012-04-09 2012-04-09 Ledモジュール

Country Status (1)

Country Link
JP (1) JP5858852B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015141733A (ja) * 2014-01-27 2015-08-03 パナソニックIpマネジメント株式会社 光源装置及びそれを用いた投写型映像表示装置
JP2016063030A (ja) * 2014-09-17 2016-04-25 シチズンホールディングス株式会社 Led駆動回路
CN105633245A (zh) * 2015-01-16 2016-06-01 江苏生辉光电科技有限公司 一种cob封装固晶工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287657A (ja) * 2009-06-10 2010-12-24 Toshiba Lighting & Technology Corp 発光モジュール及びその製造方法
WO2011020007A1 (en) * 2009-08-14 2011-02-17 Once Innovations, Inc. Reduction of harmonic distortion for led loads

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287657A (ja) * 2009-06-10 2010-12-24 Toshiba Lighting & Technology Corp 発光モジュール及びその製造方法
WO2011020007A1 (en) * 2009-08-14 2011-02-17 Once Innovations, Inc. Reduction of harmonic distortion for led loads

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015141733A (ja) * 2014-01-27 2015-08-03 パナソニックIpマネジメント株式会社 光源装置及びそれを用いた投写型映像表示装置
JP2016063030A (ja) * 2014-09-17 2016-04-25 シチズンホールディングス株式会社 Led駆動回路
CN105633245A (zh) * 2015-01-16 2016-06-01 江苏生辉光电科技有限公司 一种cob封装固晶工艺

Also Published As

Publication number Publication date
JP5858852B2 (ja) 2016-02-10

Similar Documents

Publication Publication Date Title
KR100593937B1 (ko) Si기판을 이용한 LED 패키지 및 그 제조방법
JP5329787B2 (ja) 実装基板およびledモジュール
US8872198B2 (en) Luminaire and light-emitting apparatus with light-emitting device
JP6210830B2 (ja) Led電球
JP2014187366A (ja) 積層型発光ダイオードのアレイ構造
JP5858854B2 (ja) Ledモジュール
US20110309381A1 (en) Light-emitting device and lighting apparatus
US20110309379A1 (en) Light-emitting device and luminare
WO2012042962A1 (ja) 発光装置および発光装置の製造方法
JPWO2013094700A1 (ja) Ledモジュール
US20120094407A1 (en) Wafer level led package structure for increasing light-emitting efficiency and heat-dissipating effect and method for manufacturing the same
EP2590214A2 (en) Light-emitting module and luminaire
KR20080058724A (ko) 다수의 셀이 결합된 발광소자
JP5858852B2 (ja) Ledモジュール
US10937937B2 (en) Optical semiconductor element
KR20100089115A (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
JP5946311B2 (ja) Ledモジュール
KR101329194B1 (ko) 광 모듈 및 그 제조 방법
JP5656051B2 (ja) 発光装置及び照明装置
KR20140008911A (ko) 광 모듈 및 그 제조 방법
JP5835799B2 (ja) 発光モジュール
JP2012253111A (ja) 発光装置及び照明装置
JP2012004412A (ja) 発光装置及び照明装置
KR20170119503A (ko) 발광소자 및 이를 포함하는 발광벌브
JP2012094661A (ja) 発光装置及び照明装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141030

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151215

R150 Certificate of patent or registration of utility model

Ref document number: 5858852

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250