JP2009105119A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009105119A
JP2009105119A JP2007273655A JP2007273655A JP2009105119A JP 2009105119 A JP2009105119 A JP 2009105119A JP 2007273655 A JP2007273655 A JP 2007273655A JP 2007273655 A JP2007273655 A JP 2007273655A JP 2009105119 A JP2009105119 A JP 2009105119A
Authority
JP
Japan
Prior art keywords
electrode
protrusion
solder
semiconductor chip
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007273655A
Other languages
English (en)
Inventor
Naomi Masuda
直実 舛田
Masataka Hoshino
雅孝 星野
Ryota Fukuyama
良太 福山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion LLC
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Priority to JP2007273655A priority Critical patent/JP2009105119A/ja
Priority to US12/256,333 priority patent/US8637986B2/en
Publication of JP2009105119A publication Critical patent/JP2009105119A/ja
Priority to US14/136,977 priority patent/US9437573B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】電極間において強度の高い接合が可能で、かつ低コスト化が可能な半導体装置及びその製造方法を提供すること。
【解決手段】本発明は、第１半導体チップ１０と、第１半導体チップ１０に設けられた第１電極１２と、第１半導体チップ１０が実装される第２半導体チップ２０と、第２半導体チップ２０に設けられた、突起２４を有する第２電極２２と、第１電極１２と第２電極２２を接合し、前記突起２４の側面の少なくとも一部を覆う半田バンプ１４とを具備している半導体装置及びその製造方法である。
【選択図】図１

Description

本発明は半導体装置及びその製造方法に関し、特にフリップチップボンディング（以下ＦＣＢ）の実装技術を用いた半導体装置及びその製造方法に関する。
近年、情報化社会の進展に伴い、半導体装置には小型化・高機能化が求められている。これらを実現する方法の一つとして、ＦＣＢの実装技術がある。
ＦＣＢは、半導体チップなど実装部（以下例として第１半導体チップ）の電極上に、接合端子（以下例として半田バンプ）を形成し、基板または別の半導体チップなどの被実装部（以下例として第２半導体チップ）に半田バンプ面を下にして実装する技術である。加熱により溶融した半田バンプが基板上の電極表面を覆い、電極を構成する金属と半田とで合金層が形成されることで、第１半導体チップ上の電極と第２半導体チップ上の電極とが接合される。
接合を得るには、電極を構成する金属と半田バンプとの間に良好な濡れ性が確保されていることが必要となる。そのための手段としてフラックスを用いる方法が採用されてきた。これは、第１半導体チップの電極と第２半導体チップの電極を熱圧着により半田バンプで仮接合した後、フラックスを用いて半田バンプの酸化膜を除去し、電極を構成する金属との濡れ性を生じさせ、半田バンプで本接合する方法である。
また、フラックスを用いない方法として、特許文献１にはＮ２ガスとＨ２ガスとの混合ガスを還元ガスとして使用し、電極表面と半田バンプ表面との酸化膜を除去する方法が開示されている。
特開平６−２６８０２８号公報
フラックスを用いる方法においては、フラックスの残渣が残った場合、残渣中の活性成分が、電極を構成する金属と半田との合金層の腐食を引き起こし、電極間の接合部の強度を低下させる原因となり得ることが課題となっていた。また、フラックスの洗浄に用いる洗浄液の処理が課題とされていた。
還元ガスを用いる方法においては、仮接合する際に加熱して、半田融点以上まで温度を上昇させる。半田バンプが半田融点付近で高温保持されると、半田バンプの酸化が促進され、電極を構成する金属と半田との間の濡れ性が悪くなる。このことは、電極間の接合部の強度を低下させる原因となり得る。また、仮接合する工程での加熱時間、及び還元反応に要する時間が比較的長いため、コスト増の要因となっていた。
そこで本発明は、電極間において強度の高い接合が可能で、かつ低コスト化が可能な半導体装置及びその製造方法を提供することを目的とする。
本発明は、実装部と、前記実装部に設けられた第１電極と、前記実装部が実装される被実装部と、前記被実装部に設けられた、突起を有する第２電極と、前記第１電極と前記第２電極を接合し、前記突起の側面の少なくとも一部を覆う、半田を含む接合端子とを具備し、前記実装部と前記被実装部との少なくとも一方は半導体チップを含むことを特徴とする半導体装置である。本発明によれば、電極間において強度の高い接合が可能で、かつ低コスト化が可能な半導体装置を得ることができる。
上記構成において、前記接合端子は、半田からなる構成とすることができる。
上記構成において、前記接合端子は、金属ポストと、前記金属ポストの前記第２電極と対向している面に設けられた半田層からなる構成とすることができる。
上記構成において、前記被実装部は、前記突起内の下部に前記第２電極の表面より熱伝導率の低い材料層を有する構成とすることができる。この構成によれば、突起の先端部から熱が逃げにくくなるため、仮接合の工程での加熱時間の短縮でき、半田の酸化膜の成長を抑制することができる。このため、強度の高い接合部が得られる。また、加工時間の短縮も可能となる。
本発明は、前記実装部に設けられた前記第１電極を、前記被実装部に設けられた前記突起を有する前記第２電極に、前記突起の先端部と、前記第１電極に設けられた前記接合端子と、を接触させることにより仮接合する工程と、前記第１電極と、前記第２電極と、前記接合端子に含まれている前記半田と、を還元ガス中に暴露する工程と、前記第１電極を前記第２電極に、前記突起の側面の少なくとも一部を前記接合端子に含まれる前記半田で覆うことにより本接合する工程とを含み、前記実装部と前記被実装部との少なくとも一方は半導体チップを含むことを特徴とする半導体装置の製造方法である。本発明によれば、電極間において強度の高い接合が可能で、かつ低コスト化が可能な半導体装置を得ることができる。
上記構成において、前記仮接合する工程は、前記第２電極の側面と、前記半田の前記突起の先端部との接触面以外の表面と、が露出するように仮接合する工程を含む構成とすることができる。この構成によれば、還元反応が効率的かつ安定的に進むため、強度の高い接合が可能で、低コスト化も可能となる。
上記構成において、前記仮接合する工程は、前記突起の先端部の温度が前記半田の融点以上になり、かつ前記第２電極の前記突起の先端部を除いた部分の温度が前記半田の融点未満になるように加熱する工程を含む構成とすることができる。この構成によれば、突起の先端部でのみ、電極を構成する金属と半田との合金層が形成される。
上記構成において、前記仮接合する工程は、前記実装部と前記被実装部との少なくとも一方に超音波振動を加え、前記金属ポストの表面と前記突起の先端部とを擦り合わせる工程を含む構成とすることができる。この構成によれば、前記突起先端の酸化膜が除去され、半田との濡れ性が確保される。このため、突起の先端部でのみ、電極を構成する金属と半田との合金層が形成される。
上記構成において、前記仮接合する工程は、前記突起の側面と、前記半田の前記金属ポストとの接触面以外及び前記半田の前記突起の先端部との接触面以外の表面と、を露出させる工程を含む構成とすることができる。この構成によれば、還元反応が効率的かつ安定的に進む。このため、強度の高い接合部が得られる。また、加工時間の短縮も可能となる。
上記構成において、前記本接合する工程は、前記実装部と前記被実装部との少なくとも一方を、正対しないように仮接合された前記第１電極と前記第２電極とが正対する方向に移動させる工程を含む構成とすることができる。この構成により、半田内部の巻き込みボイドが抑制できる。このため、電極間の機械的接合の強度を高くすることができる。
本発明によれば、被実装部の電極に突起が設けられているため、仮接合時の加熱時間を短縮し、接合端子の酸化膜の成長を抑制することができる。また、実装部と被実装部の間の距離が広い状態で還元ガスを流入させるため、還元反応が安定的かつ効率的に進む。結果として、接合部の強度向上、並びに低コスト化が可能となる。
以下、図面を用い本発明に関する実施例について説明する。
実施例１は、実装部と被実装部には、共に例えばシリコンからなる半導体チップ、接合端子には半田バンプを用いた例である。
図１（ａ）及び図１（ｂ）を参照に、実施例１に係る半導体装置１００を説明する。図１（ａ）は半導体装置１００の上面図、（ｂ）はＡ−Ａ１に沿った断面図である。なお、図１（ａ）においては、第１半導体チップ１０を透視して第１電極１２を図示している。第１半導体チップ１０の下面は、例えば厚さ５μｍのポリイミドからなる絶縁層１６で覆われている。絶縁層１６に設けられた、例えば幅４０μｍの開口部には、Ｃｕ等の金属からなる第１電極１２が形成されている。第２半導体チップ２０の上面は、例えば厚さ５μｍのポリイミドからなる絶縁層２６で覆われている。絶縁層２６に設けられた例えば幅４０μｍの開口部には、Ｃｕ等の金属からなる第２電極２２が形成されている。第２電極２２の中央部には例えば幅１０μｍの突起２４が設けられており、突起２４内下部には第２電極２２を形成する金属より熱伝導率が低い材料層２６ａが設置されている。製造工程簡略化の観点から、絶縁層２６と材料層２６ａとは同じ工程で形成することが好ましい。つまり、絶縁層２６と材料層２６ａとは同じ材料であることが好ましい。第１電極１２と第２電極２２とは、半田バンプ１４により接合されている。また、第１電極１２及び第２電極２２の形状に指定はないが、半田バンプ１４は溶融した際に表面張力によって球状になるため、上面図から見た平面形状は円形とすることが好ましい。
図２（ａ）から図４（ｃ）を用い、半導体装置１００の製造方法について説明する。
図２（ａ）は第１半導体チップ１０の下面図、図２（ｂ）はＢ−Ｂ１に沿った断面図である。図２（ｂ）に示すように、第１電極１２の下部に半田バンプ１４が設けられている。図３（ａ）は第２半導体チップ２０の上面図、図３（ｂ）はＣ−Ｃ１に沿った断面図である。図３（ｂ）に示すように、第２電極２２には半田バンプは設けられていない。図４（ａ）から図４（ｃ）を参照に、第１半導体チップ１０を第２半導体チップ２０にＦＣＢを用いて実装する方法について説明する。
図４（ａ）から図４（ｂ）を参照に、第１電極１２と第２電極２２とを、半田バンプ１４を介して仮接合する工程を説明する。図４（ａ）に示すように、第１半導体チップ１０はフリップチップボンダーのツール１８に吸着されており、第２半導体チップ２２はフリップチップボンダーのステージ２８上に固定されている。また、ツール１８はヒーターを内蔵している。第１電極１２と第２電極２２とが正対するように位置合わせを行い、第１半導体チップ１０を矢印１１０の方向に移動させる。図４（ｂ）に示すように、半田バンプ１４と、第２電極２２に設けられた突起２４の先端部とを接触させ、第１半導体チップ１０上部のツール１８内のヒーターで加熱する。ツール１８から発生した熱は、半田バンプ１４を通して突起２４へと伝わる。このとき、突起２４内の下部に熱伝導率の低い材料層２６ａが設けられているため、突起２４の先端部から第２電極２２の他の部分へは熱が伝わりにくくなる。結果的に、突起２４の先端部を選択的に半田融点以上の温度とすることができる。半田バンプ１４と突起２４の先端部とで、第２電極２２を構成する金属と半田との合金層が形成され、第１電極１２と第２電極２２とが仮接合される。仮接合された状態で、第１電極１２と第２電極２２との接合状態の電気的なチェック、及び第１半導体チップ１０の電気的な動作チェックを行い、不良品ならば第１半導体チップ１０を交換し、良品ならば次の工程に進む。
仮接合の後、例えばＮ２ガスとＨ２ガスとの混合ガスや蟻酸等の還元ガスを第１半導体チップ１０と第２半導体チップ２０の間に流入させ、還元反応を引き起こすことで半田バンプ１４表面の酸化膜を除去する。
図４（ｂ）から図４（ｃ）を参照に、第１電極１２と第２電極２２とを、本接合する工程を説明する。還元反応の後、第１半導体チップ１０を矢印１１０の方向へ移動させる。半田バンプ１４表面の酸化膜が除去されているため、第２電極２２との間に濡れ性が得られ、半田バンプ１４は突起２４の先端部から突起２４の側面、第２電極２２の底面へと濡れ広がる。第２電極２２を構成する金属と半田とで合金層が形成され、第１電極１２と第２電極２２とが本接合される。このとき、半田バンプ１４が突起２４の側面の一部を覆えば接合は成るが、接合強度の観点からは、突起２４の側面全体を覆うことが好ましい。より高い接合強度を得るには、半田バンプ１４が第２電極２２の全面を覆うことが好ましい。
実施例１によれば、突起２４内の下部には熱伝導率の低い材料層２６ａが設けられているため、半田バンプ１４から伝わる熱は突起２４の先端部から第２半導体チップ２０に伝道しにくい。また、突起２４の幅は１０μｍと、第２電極２２全体の幅である４０μｍに対して狭い。そのため、仮接合時の加熱時間の短縮が可能になり、半田バンプ１４の酸化膜の成長を抑制できる。これにより、第２電極２２を構成する金属と半田との濡れ性が得られるため、第１電極１２と第２電極２２との接合部の強度が高くなる。
図４（ｂ）に示すように、仮接合された状態においては、第１半導体チップ１０と第２半導体チップ２０との距離は４０μｍと、電極に突起２４を設けない場合よりも大きくなる。また、半田バンプ１４と第２電極２２の露出面積が広い。そのため、還元ガスが半田バンプ１４表面及び第２電極２２表面へと十分に行き渡り、還元反応が安定的かつ効率的になる。このため、還元反応に要する時間が短くなり、また第１電極１２と第２電極２２との接合部の強度が高くなる。
実施例１によれば、上記のように、仮接合する工程での加熱時間、及び還元反応に要する時間が短くなる。そのため、ＦＣＢ実装に要する時間を、例えば電極に突起がない場合の１／１０に短縮することができる。それに伴い半導体装置（パッケージ）一個当たりのフリップチップボンダー占有時間を短縮できるため、半導体装置の製造コストを１／１０に抑えることができる。
また、仮接合された状態においては、突起２４の先端部が半田バンプ１４と接触しているのみなので、不良品発生時に第１半導体チップ１０の取り外しを容易に行うことができる。
図４（ｃ）に示すように、本接合の工程では、半田バンプ１４と第２電極２２との間に濡れ性が得られているため、半田バンプ１４は表面張力によって第２電極２２の表面を伝わりながら広がる。このとき半田バンプ１４が、突起２４の先端部から第２電極２２の外側へと空気を押し出すため、半田バンプ１４内部の巻き込みボイドを抑制できる。これにより、第１電極１２と第２電極２２との接合面積を広くせしめ、機械的接合の強度を高くすることができる。
実施例２は、突起が第２電極の端部に設けられている例である。図５（ａ）から図６（ｃ）を用いて実施例２に関する半導体装置の製造方法について説明する。なお、第１半導体チップ１０は実施例１と同じであるため、説明を省略する。
図５（ａ）は実施例２に係る第２半導体チップ２０の上面図であり、図５（ｂ）は図５（ａ）のＤ−Ｄ１線に沿った断面図である。突起３４は絶縁層２６上の第２電極３２が露出している開口部３３に隣接した部分の上面に設けられている。絶縁層２６は、第２電極を構成する金属よりも熱伝導率が低い材料、例えばポリイミドである。また、図５（ａ）に示すように、第２半導体チップ２０に設けられた一個以上の第２電極３２それぞれにおいて、開口部３３と突起３４との相対的位置関係は全て同じである。
図６（ａ）から図６（ｃ）を参照に、第１半導体チップ１０を第２半導体チップ２０にＦＣＢを用いて実装する方法を説明する。
図６（ａ）から図６（ｂ）を参照に、第１電極１２と第２電極３２とを半田バンプ１４を介して仮接合を行う方法を説明する。図６（ａ）に示すように、半田バンプ１４と突起３４が正対するように位置合わせを行い、第１半導体チップ１０を矢印１１０の方向に移動させる。図６（ｂ）に示すように、半田バンプ１４と第２電極３２に設けられた突起３４の先端部とを接触させ、第１半導体チップ１０の上部に設けられたツール１８内のヒーターで加熱する。ツール１８から発生した熱は、半田バンプ１４を通して突起３４へと伝わる。このとき、突起３４の下部の絶縁層２６は熱伝導率が低いため、突起３４の先端部から第２電極３２の他の部分へ熱伝道しにくい。結果的に、突起３４の先端部を選択的に半田融点以上の温度とすることができる。半田バンプ１４と突起３４の先端部で、第２電極３２を構成する金属と半田との合金層が形成され、第１電極１２と第２電極３２とが仮接合される。仮接合された状態で、第１電極１２と第２電極３２との接合状態の電気的なチェック、及び第１半導体チップ１０の電気的な動作チェックを行い、不良品ならば第１半導体チップ１０を交換し、良品ならば次の工程に進む。
仮接合の後、還元ガスを第１半導体チップ１０と第２半導体チップ２０の間に流入させ、還元反応を引き起こすことで半田バンプ１４表面の酸化膜を除去する。
図６（ｂ）から図６（ｃ）を参照に、第１電極１２と第２電極３２とを本接合する方法を説明する。還元反応の後、第１半導体チップ１０を図６（ｂ）の矢印１２０の方向へと移動させ、第１電極１２と第２電極３２とを正対させる。半田バンプ１４表面の酸化膜が除去されているので、第２電極３２との間に濡れ性が得られる。そのため、図６（ｃ）に示すように、半田バンプ１４は突起３４の先端部から、突起３４の側面、さらに第２電極３２の底面へと濡れ広がる。第２電極３２を構成する金属と半田とで合金層が形成され、第１電極１２と第２電極３２とが本接合される。このとき、半田バンプ１４が突起３４の側面の一部を覆えば接合は成るが、接合強度の観点から、突起３４の開口部３３側の側面全体を覆うことが好ましい。より高い接合強度を得るには、半田バンプ１４が第２電極３２の表面全体を覆うことが好ましい。
実施例２によれば、本接合の工程で半田バンプ１４と第２電極３４との間に濡れ性が得られているため、半田バンプ１４は表面張力により第２電極３２の表面を伝わりながら広がる。このとき半田バンプ１４が、第２電極３２の一方の端から他方の端へと空気を押し出す。そのため、実施例１よりも半田バンプ１４内部の巻き込みボイドを抑制する効果が大きくなり、機械的接合の強度をより高くすることができる。
実施例２では、本接合の工程において、第１半導体チップ１０を移動させて第１電極１２と第２電極３２を正対させる例を示したが、第２半導体チップ２０を移動させてもよい。
実施例３は、接合端子がＣｕ等の金属で構成された金属ポストと、金属ポストの第２電極と対抗する面にメッキされた半田層と、により構成されている例である。図７（ａ）から図８（ｄ）を用いて、実施例３に係る半導体装置の製造方法を説明する。なお、第２半導体チップ２０は実施例１と同じであるため、説明を省略する。
図７（ａ）は、第１半導体チップ１０の下面図であり、図７（ｂ）は図７（ａ）のＥ−Ｅ１線に沿った断面図である。第１電極１２の下部に金属ポスト４２が設けられ、金属ポスト４２の下面は半田層４４で覆われている。
図８（ａ）から図８（ｄ）を参照に、第１半導体チップ１０を第２半導体チップ２０にＦＣＢを用いて実装する方法を説明する。
図８（ａ）から図８（ｃ）を参照に、第１電極１２と第２電極２２とを、金属ポスト４２及び半田層４４を介して仮接合を行う。図８（ａ）に示すように、第１電極１２と第２電極２２とが正対するように位置合わせを行い、第１半導体チップ１０を矢印１１０の方向に移動させる。図８（ｂ）に示すように、半田４４の表面と第２電極２２に設けられた突起２４の先端部とを接触させ、第１半導体チップ１０の上部に配置されたツール１８内のヒーターで加熱する。ツール１８から発生した熱は半田層４４を通して突起２４へと伝わる。それと同時に、第１半導体チップ１０に矢印１３０の方向の超音波振動を加え、金属ポスト４２と突起２４の先端部を擦り合わせる。これにより、突起２４の先端部の酸化膜が除去される。
図８（ｃ）に示すように、超音波振動を停止させる。第１半導体チップ１０を矢印１４０の方向へと持ち上げ、半田層４４と突起２４の先端部が接触した位置になるまで、第１半導体チップ１０と第２半導体チップ２０とを引き離す。突起２４の先端部は酸化膜が除去され、表面の金属と半田層４４との濡れ性が確保されているため、突起２４の先端部には半田層４４が濡れ広がる。このため、突起２４の先端部において、第２電極２２を構成する金属と半田との合金層が形成される。一方、第２電極２２の他の部分は酸化膜が除去されていないため、表面の金属と半田層４４との濡れ性が得られない。このため、第２電極２２を構成する金属と半田との合金層は形成されない。結果的に、突起２４の先端部においてのみ第２電極２２を構成する金属と半田との合金層が形成され、第１電極１２と第２電極２２とが仮接合される。仮接合された状態で、第１電極１２と第２電極２２との接合状態の電気的なチェック、及び第１半導体チップ１０の電気的な動作チェックを行い、不良品ならば第１半導体チップ１０を交換し、良品ならば次の工程に進む。
仮接合の後、還元ガスを第１半導体チップ１０と第２半導体チップ２０の間に流入させ、還元反応を引き起こすことで第２電極２２表面及び半田層４４表面の酸化膜を除去する。
図８（ｄ）を参照に、第１電極１２と第２電極２２とを本接合する工程を説明する。第１半導体チップ１０を矢印１１０の方向へ移動させる。第２電極２２表面及び半田層４４表面の酸化膜が除去されているので、濡れ性が得られる。そのため、半田層４４は突起２４の先端部から突起２４の側面、さらに第２電極２２の底面へと濡れ広がる。第２電極２２を構成する金属と半田とで合金層が形成され、第１電極１２と第２電極２２とが本接合される。このとき、半田層４４は突起２４の側面の一部を覆えば接合は成るが、接合強度の観点から、突起２４の側面全体を覆うことが好ましい。より高い接合強度を得るには、半田層４４が第２電極２２の表面全体を覆うことが好ましい。
実施例３によれば、図８（ｂ）に示すように、突起２４の先端部と金属ポスト４２とを擦り合わせることで、酸化膜を除去できる。突起２４は第２電極２２全体よりも小さいので、第２電極２２全体を擦り合わせるよりも、酸化膜の除去を効率的に行うことができ、加工時間を短縮できる。
また、接合端子が金属ポスト４２と、その下面にメッキされた半田層４４とで構成されているため、実施例１及び実施例２のように接合端子が半田バンプのみで構成されている場合よりも、半田の量を少なくすることができる。
実施例３では、突起２４内下部に材料層２６ａが設けられているとしたが、材料層２６ａはなくてもよい。また、第１半導体チップ１０の上部から加熱する例を示したが、第２半導体チップ２０の下部から加熱してもよい。
実施例３では、第１半導体チップ１０に超音波振動を加える例を示したが、第２半導体チップ２０に加えてもよいし、第１半導体チップ１０と第２半導体チップ２０の両方に加えてもよい。
実施例１から実施例３では、実装部と被実装部が共に半導体チップである例を示したが、半導体チップの代わりに、半導体チップを搭載した配線基板等の絶縁性基板でもよい。また、いずれか一方が半導体チップを搭載していない基板であってもよい。すなわち、実装部と被実装部との少なくとも一方が半導体チップを含んでいればよい。
図１（ａ）は実施例１に係る半導体装置１００の上面図であり、図１（ｂ）はＡ−Ａ１間の断面図である。 図２（ａ）は実施例１に係る第１半導体チップ１０の下面図であり、図２（ｂ）はＢ−Ｂ１間の断面図である。 図３（ａ）は実施例１に係る第２半導体チップ２０の上面図であり、図３（ｂ）はＣ−Ｃ１間の断面図である。 図４（ａ）から図４（ｃ）は実施例１に係る半導体装置１００の製造工程を示す断面図である。 図５（ａ）は実施例２に係る第２半導体チップ２０の上面図であり、図５（ｂ）はＤ−Ｄ１間の断面図である。 図６（ａ）から図６（ｃ）は実施例２に係る半導体装置の製造工程を示す断面図である。 図７（ａ）は実施例３に係る第１半導体チップ１０の下面図であり、図７（ｂ）はＥ−Ｅ１間の断面図である。 図８（ａ）から図８（ｄ）は実施例３に係る半導体装置の製造工程を示す断面図である。
符号の説明
１０ 第１半導体チップ
１２ 第１電極
１４ 半田バンプ
１６ 絶縁層
１８ ツール
２０ 第２半導体チップ
２２ 第２電極
２４ 突起
２６ 絶縁層
２６ａ 材料層
２８ ステージ
３４ 突起
４２ 金属ポスト
４４ 半田層
１００ 半導体装置

Claims (10)

  1. 実装部と、
    前記実装部に設けられた第１電極と、
    前記実装部が実装される被実装部と、
    前記被実装部に設けられた、突起を有する第２電極と、
    前記第１電極と前記第２電極を接合し、前記突起の側面の少なくとも一部を覆う半田を含む接合端子とを具備し、
    前記実装部と前記被実装部との少なくとも一方は半導体チップを含むことを特徴とする半導体装置。
  2. 前記接合端子は、半田からなることを特徴とする請求項１記載の半導体装置。
  3. 前記接合端子は、金属ポストと、前記金属ポストの前記第２電極と対向している面に設けられた半田層とにより構成されていることを特徴とする請求項１記載の半導体装置。
  4. 前記被実装部は、前記突起内の下部に前記第２電極の表面より熱伝導率の低い材料層を有することを特徴とする請求項１から３のいずれか一項記載の半導体装置。
  5. 前記実装部に設けられた前記第１電極を、前記被実装部に設けられた前記突起を有する前記第２電極に、前記突起の先端部と、前記第１電極に設けられた前記接合端子と、を接触させることにより仮接合する工程と、
    前記第１電極と、前記第２電極と、前記接合端子に含まれている前記半田と、を還元ガス中に暴露する工程と、
    前記第１電極を前記第２電極に、前記突起の側面の少なくとも一部を前記接合端子に含まれる前記半田で覆うことにより本接合する工程とを含み、
    前記実装部と前記被実装部との少なくとも一方は半導体チップを含むことを特徴とする半導体装置の製造方法。
  6. 前記仮接合する工程は、前記第２電極の側面と、前記半田の前記突起の先端部との接触面以外の表面と、が露出するように仮接合する工程であることを特徴とする、請求項５記載の半導体装置の製造方法。
  7. 前記仮接合する工程は、前記突起の先端部の温度が前記半田の融点以上になり、かつ前記第２電極の前記突起の先端部を除いた部分の温度が前記半田の融点未満になるように加熱する工程を含むことを特徴とする請求項５から６記載の半導体装置の製造方法。
  8. 前記仮接合する工程は、前記実装部と前記被実装部との少なくとも一方に超音波振動を加え、前記金属ポストの表面と前記突起の先端部とを擦り合わせる工程を含むことを特徴とする請求項５から６記載の半導体装置の製造方法。
  9. 前記仮接合する工程は、前記突起の側面と、前記半田の前記金属ポストとの接触面以外及び前記半田の前記突起の先端部との接触面以外の表面と、を露出させる工程を含むことを特徴とする請求項８記載の半導体製造方法。
  10. 前記本接合する工程は、前記実装部と前記被実装部との少なくとも一方を、正対しないように仮接合された前記第１電極と前記第２電極とが正対する方向に移動させる工程を含むことを特徴とする請求項５から９いずれか一項記載の半導体装置の製造方法。
JP2007273655A 2007-10-22 2007-10-22 半導体装置及びその製造方法 Pending JP2009105119A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007273655A JP2009105119A (ja) 2007-10-22 2007-10-22 半導体装置及びその製造方法
US12/256,333 US8637986B2 (en) 2007-10-22 2008-10-22 Semiconductor device and method for manufacturing thereof
US14/136,977 US9437573B2 (en) 2007-10-22 2013-12-20 Semiconductor device and method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007273655A JP2009105119A (ja) 2007-10-22 2007-10-22 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013156916A Division JP5621021B2 (ja) 2013-07-29 2013-07-29 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009105119A true JP2009105119A (ja) 2009-05-14

Family

ID=40706536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007273655A Pending JP2009105119A (ja) 2007-10-22 2007-10-22 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US8637986B2 (ja)
JP (1) JP2009105119A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077193A (ja) * 2009-09-29 2011-04-14 Toshiba Corp 半導体装置の製造方法
JP2013239543A (ja) * 2012-05-15 2013-11-28 Panasonic Corp 電子部品の実装構造体およびその製造方法
JP2013247361A (ja) * 2012-05-25 2013-12-09 Psk Inc 基板接合方法及び基板リフロ処理装置
JP2014150235A (ja) * 2013-02-01 2014-08-21 ▲き▼邦科技股▲分▼有限公司 半導体装置および半導体装置の製造方法
JP2014229776A (ja) * 2013-05-23 2014-12-08 富士通株式会社 電極、電子部品、電子装置および電極の接合方法
JP2017168503A (ja) * 2016-03-14 2017-09-21 東芝メモリ株式会社 電子部品の製造方法及び電子部品の製造装置
JP2019054115A (ja) * 2017-09-15 2019-04-04 日立化成株式会社 半導体装置の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543262B1 (en) * 2009-08-18 2017-01-10 Cypress Semiconductor Corporation Self aligned bump passivation
TW201208007A (en) * 2010-08-02 2012-02-16 Advanced Semiconductor Eng Semiconductor package
US20120273937A1 (en) * 2011-04-30 2012-11-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Bump Interconnect Structure with Conductive Layer Over Buffer Layer
US9773744B2 (en) * 2011-07-12 2017-09-26 Globalfoundries Inc. Solder bump cleaning before reflow
US9230933B2 (en) 2011-09-16 2016-01-05 STATS ChipPAC, Ltd Semiconductor device and method of forming conductive protrusion over conductive pillars or bond pads as fixed offset vertical interconnect structure
US9553053B2 (en) 2012-07-25 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure for yield improvement
JP6160901B2 (ja) * 2013-02-08 2017-07-12 ローム株式会社 半導体装置およびその製造方法
US9368461B2 (en) * 2014-05-16 2016-06-14 Intel Corporation Contact pads for integrated circuit packages
US9362243B2 (en) * 2014-05-21 2016-06-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device and forming the same
SG11201609433VA (en) 2014-06-20 2016-12-29 Agency Science Tech & Res A method for bonding a chip to a wafer
US9984987B2 (en) * 2016-08-05 2018-05-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268028A (ja) * 1993-03-16 1994-09-22 Fujitsu Ltd 半導体装置の製造方法
JPH07169875A (ja) * 1993-03-11 1995-07-04 Toshiba Corp 電子回路装置及びその製造方法及び回路基板及び液晶表示装置及びサーマルヘッド及びプリンタ
JPH07211722A (ja) * 1994-01-26 1995-08-11 Toshiba Corp 半導体装置及び半導体装置実装構造体
JPH08102467A (ja) * 1994-09-30 1996-04-16 Tanaka Kikinzoku Kogyo Kk 導電用バンプ、導電用バンプ構造及びそれらの製造方法
JP2002170919A (ja) * 2000-12-04 2002-06-14 Nec Corp 半導体チップの積層実装方法
JP2006351589A (ja) * 2005-06-13 2006-12-28 Sony Corp 半導体チップ、電子装置及びその製造方法
JP2007043010A (ja) * 2005-08-05 2007-02-15 Matsushita Electric Ind Co Ltd 電子部品の実装方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578526A (en) * 1992-03-06 1996-11-26 Micron Technology, Inc. Method for forming a multi chip module (MCM)
US5592736A (en) * 1993-09-03 1997-01-14 Micron Technology, Inc. Fabricating an interconnect for testing unpackaged semiconductor dice having raised bond pads
US6074893A (en) * 1993-09-27 2000-06-13 Sumitomo Metal Industries, Ltd. Process for forming fine thick-film conductor patterns
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
JP2001223293A (ja) * 2000-02-09 2001-08-17 Nec Corp 半導体装置及びその製造方法
JP2005209861A (ja) * 2004-01-22 2005-08-04 Nippon Steel Corp ウェハレベルパッケージ及びその製造方法
US7109068B2 (en) * 2004-08-31 2006-09-19 Micron Technology, Inc. Through-substrate interconnect fabrication methods
US7473580B2 (en) * 2006-05-18 2009-01-06 International Business Machines Corporation Temporary chip attach using injection molded solder

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169875A (ja) * 1993-03-11 1995-07-04 Toshiba Corp 電子回路装置及びその製造方法及び回路基板及び液晶表示装置及びサーマルヘッド及びプリンタ
JPH06268028A (ja) * 1993-03-16 1994-09-22 Fujitsu Ltd 半導体装置の製造方法
JPH07211722A (ja) * 1994-01-26 1995-08-11 Toshiba Corp 半導体装置及び半導体装置実装構造体
JPH08102467A (ja) * 1994-09-30 1996-04-16 Tanaka Kikinzoku Kogyo Kk 導電用バンプ、導電用バンプ構造及びそれらの製造方法
JP2002170919A (ja) * 2000-12-04 2002-06-14 Nec Corp 半導体チップの積層実装方法
JP2006351589A (ja) * 2005-06-13 2006-12-28 Sony Corp 半導体チップ、電子装置及びその製造方法
JP2007043010A (ja) * 2005-08-05 2007-02-15 Matsushita Electric Ind Co Ltd 電子部品の実装方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077193A (ja) * 2009-09-29 2011-04-14 Toshiba Corp 半導体装置の製造方法
JP2013239543A (ja) * 2012-05-15 2013-11-28 Panasonic Corp 電子部品の実装構造体およびその製造方法
JP2013247361A (ja) * 2012-05-25 2013-12-09 Psk Inc 基板接合方法及び基板リフロ処理装置
JP2014150235A (ja) * 2013-02-01 2014-08-21 ▲き▼邦科技股▲分▼有限公司 半導体装置および半導体装置の製造方法
JP2014229776A (ja) * 2013-05-23 2014-12-08 富士通株式会社 電極、電子部品、電子装置および電極の接合方法
JP2017168503A (ja) * 2016-03-14 2017-09-21 東芝メモリ株式会社 電子部品の製造方法及び電子部品の製造装置
JP2019054115A (ja) * 2017-09-15 2019-04-04 日立化成株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US9437573B2 (en) 2016-09-06
US20140113411A1 (en) 2014-04-24
US20090302469A1 (en) 2009-12-10
US8637986B2 (en) 2014-01-28

Similar Documents

Publication Publication Date Title
JP2009105119A (ja) 半導体装置及びその製造方法
JP5375708B2 (ja) 半導体装置の製造方法
JP2008091888A (ja) 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法
TW201241943A (en) Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing
JP2000031204A (ja) 半導体パッケージの製造方法
JP6854810B2 (ja) 半導体装置
JP2009246337A (ja) 半導体装置及びその製造方法
JP5621021B2 (ja) 半導体装置及びその製造方法
TW201411793A (zh) 半導體裝置及其製造方法
JP2007073817A (ja) 半導体装置の製造方法
JP2010040884A (ja) 半導体装置及び半導体チップのボンディング方法
JP4385878B2 (ja) 実装方法
TWI394247B (zh) 免用焊料之金屬柱晶片連接構造與方法
JP2008192833A (ja) 半導体装置の製造方法
JP4159556B2 (ja) 半導体装置の製造方法及び接着剤
JP2005101165A (ja) フリップチップ実装構造及びその実装用基板及び製造方法
JP4952527B2 (ja) 半導体装置の製造方法及び半導体装置
JPH10308415A (ja) 電極、電子部品、電子装置および電子部品の実装方法
JP2006108182A (ja) 半導体装置およびその実装体およびその製造方法
JP2004253598A (ja) 電子部品の実装方法
JP2012028437A (ja) 半導体装置とその製造方法
KR100485590B1 (ko) 솔더 페이스트 프린트를 이용한 웨이퍼 범핑 방법
JP2009099647A (ja) 半導体実装方法
JP2006324577A (ja) 半導体装置およびその製造方法
JP2009081382A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100327

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120807

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120810

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130329