JP2009081382A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009081382A JP2009081382A JP2007251240A JP2007251240A JP2009081382A JP 2009081382 A JP2009081382 A JP 2009081382A JP 2007251240 A JP2007251240 A JP 2007251240A JP 2007251240 A JP2007251240 A JP 2007251240A JP 2009081382 A JP2009081382 A JP 2009081382A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- semiconductor device
- bump
- protrusion
- plated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】パッケージ基板のパターン電極に剣山状或いは針状の銅めっき突起部を備え、金バンプは先端側を平坦にして、接触面積を大きくすることにより、先端プロセスの大規模ＬＳＩを低荷重な金スズフリップチップで接合できるようにして、半導体チップに加わる熱応力を低減し信頼性の高い高密度実装を可能にした半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体チップのパッド電極に形成したバンプとパッケージ基板１１のパターン電極部１２とを接続させる半導体装置の製造方法であって、前記パッケージ基板１１の電極部に数μｍから数十μｍの剣山状または針状の突起部１４を形成し、該突起部１４に前記バンプを押し当てて接合する実装方法。
【選択図】図１
【解決手段】半導体装置の製造方法は、半導体チップのパッド電極に形成したバンプとパッケージ基板１１のパターン電極部１２とを接続させる半導体装置の製造方法であって、前記パッケージ基板１１の電極部に数μｍから数十μｍの剣山状または針状の突起部１４を形成し、該突起部１４に前記バンプを押し当てて接合する実装方法。
【選択図】図１
Description
本発明は、１００ｎｍ以下の先端ＣＭＯＳのような微細半導体プロセスで作られたＬＳＩチップの実装技術に関するものであり、特に、配線層間隔にＬｏｗ−ｋ材を使用した大規模なＬＳＩチップと高密度なパッケージ基板の実装において、金スズ（錫）フリップチップによる接合を低荷重で形成して、半導体チップへ加わる熱応力を低減し、信頼性を向上させることを目的とする半導体装置の製造方法に関する。
従来技術において、例えば、特開平１０−１１７０６５号公報に開示されているように、金バンプの先端に設けた突出部で半田の酸化膜を破壊し実装する手法が存在する。
この手法は、先ず、図５に示すように、シリコンチップ１１０のバンプ１１１とパッケージ基板１１２の半田部１１３を位置合わせし、バンプ１１を半田部１１３の真上に位置させる。半田部１１３の表面には、空気に触れることにより酸化膜１１４が生じる。
この手法は、先ず、図５に示すように、シリコンチップ１１０のバンプ１１１とパッケージ基板１１２の半田部１１３を位置合わせし、バンプ１１を半田部１１３の真上に位置させる。半田部１１３の表面には、空気に触れることにより酸化膜１１４が生じる。
次に、図６に示すように、ヘッドを下降させてバンプ１１１の突出部１１５を半田部１１３に押し付ける。このとき、ヒータからの伝熱により半田部１１３は加熱されている。ここで、バンプ１１１はヒータにより３００℃程度に加熱されているが、バンプ１１１は融点の高い金や銅などから成り立っているので、３００℃程度では溶融しない。
又、半田部１１３はヒータからの伝熱により２２０℃程度に加熱されて溶融する。尚、半田部１１３の融点は２００℃程度である。
又、半田部１１３はヒータからの伝熱により２２０℃程度に加熱されて溶融する。尚、半田部１１３の融点は２００℃程度である。
又、半田部１１３の表面に生じている酸化膜１１４の融点は、一般には５００℃以上であって、半田の融点よりもかなり高い。従って、半田部１１３は２２０℃程度に加熱されることにより溶融して流動化するが、酸化膜１１４は溶融せず、丁度、硬い殻のように溶融した半田部１１３を覆って半田部１１３が側方へ流動するのを阻止している。
このような状態で、図６に示すように、バンプ１１１の突出部１１５を半田部１１３に押し付ければ、突出部１１５は酸化膜１１４を突き破って部分的に破壊し、溶融した半田部１１３の内部に進入する。この場合、望ましくは、バンプ１１１を強く半田部１１３に押し付けて、図６に示すように突出分の下端部を電極１１６上に着地させれば、バンプ１１１と電極１１６の導電性はより十分に確保される。
特開平１１−１１７０６５号公報
従来直径１００μｍ程度のサイズであったワイヤーボンディング技術を利用した金バンプ形成は、ＬＳＩチップのパッド電極の高密度化に対応して５０μｍ以下のサイズも実現可能になった。しかしこのような小径バンプは高さも５０μｍ以下となり、ＬＳＩチップとパッケージ基板の間隔が狭くなり、アンダーフィル樹脂を十分注入してリフロー時等にチップに加わる熱応力を低減するのが困難になってきた。
また、先端が尖った金バンプにより金・半田の接合を形成する工法は、半田の酸化膜を破ることと接合高さを均一にするために、熱圧着時に一接合あたり１０ｇ程度の荷重をかける必要があるが、先端ＣＭＯＳプロセスで用いられるＬｏｗ−ｋ膜へは、より低荷重でダメージを与えないように接合することが信頼性上必要である。
なお、本出願ではより高密度実装を可能にするため、パターン電極は半田ではなく錫めっきを施したものを前提にしている。すなわち、先端プロセスの大規模ＬＳＩの金スズフリップチップ接合においては、チップに加わる熱応力を低減し信頼性の高い高密度実装を可能にするという課題を有する。
また、先端が尖った金バンプにより金・半田の接合を形成する工法は、半田の酸化膜を破ることと接合高さを均一にするために、熱圧着時に一接合あたり１０ｇ程度の荷重をかける必要があるが、先端ＣＭＯＳプロセスで用いられるＬｏｗ−ｋ膜へは、より低荷重でダメージを与えないように接合することが信頼性上必要である。
なお、本出願ではより高密度実装を可能にするため、パターン電極は半田ではなく錫めっきを施したものを前提にしている。すなわち、先端プロセスの大規模ＬＳＩの金スズフリップチップ接合においては、チップに加わる熱応力を低減し信頼性の高い高密度実装を可能にするという課題を有する。
上記課題を解決するために、本願発明の半導体装置の製造方法は、次に示す構成にしたことである。
（１）半導体装置の製造方法は、半導体チップのパッド電極に形成したバンプとパッケージ基板のパターン電極部とを接続させる半導体装置の製造方法であって、前記パッケージ基板のパターン電極部に数μｍから数十μｍの剣山状または針状の突起部を形成し、該突起部に前記バンプを押し当てて接合することである。
（２）前記突起部に錫めっきを施したことを特徴とする（１）に記載の半導体装置の製造方法。
（３）前記突起部は、銅パターンによる電極を形成する際の電気銅めっき後に、ソルダーレジスト開口部と同じ形状のドライフィルムレジストにより、更に、電気銅めっきを付加した後に、エッチングで所望の突起形状を生成したことを特徴とする（１）に記載の半導体装置の製造方法。
（４）前記バンプは、先端を平坦化して高さを均一にしたことを特徴とする（１）に記載の半導体装置の製造方法。
（２）前記突起部に錫めっきを施したことを特徴とする（１）に記載の半導体装置の製造方法。
（３）前記突起部は、銅パターンによる電極を形成する際の電気銅めっき後に、ソルダーレジスト開口部と同じ形状のドライフィルムレジストにより、更に、電気銅めっきを付加した後に、エッチングで所望の突起形状を生成したことを特徴とする（１）に記載の半導体装置の製造方法。
（４）前記バンプは、先端を平坦化して高さを均一にしたことを特徴とする（１）に記載の半導体装置の製造方法。
本発明においては、パッケージ基板のパターン電極構造を工夫することにより、先端プロセスの大規模ＬＳＩを低荷重な金スズフリップチップで接合できるようにして、半導体チップに加わる熱応力を低減し信頼性の高い高密度実装を可能にする。
次に、本願発明に係る半導体装置の製造方法の実施例について図面を参照して説明する。
図１に示すように、パッケージ基板１１のパターン電極部１２のソルダーレジスト開口部１３に、数μｍ〜数十μｍの高さの剣山状の突起部１４を形成する。この剣山状の突起部１４は、銅めっきが施されている。
銅めっき形成の手法としては、種々の方法がある。
第１のパターンは、銅パターンによる電極を形成する際の電気銅めっき後に、ソルダーレジスト開口部１３と同じ形状のドライフィルムレジストにより、更に電気銅めっきを付加した後に、エッチングなどで剣山状の銅めっき突起部１４を作る。
第２のパターンは、ソルダーレジスト後に無電解の化学めっきにより銅をめっきした後、エッチングなどで剣山状の銅めっき突起部１４を作る。
第３のパターンは、無電解の化学めっきにおいてめっき膜結晶成長の方向と速度を制御することにより、剣山状の銅めっき突起部１４を形成する。
銅めっき形成の手法としては、種々の方法がある。
第１のパターンは、銅パターンによる電極を形成する際の電気銅めっき後に、ソルダーレジスト開口部１３と同じ形状のドライフィルムレジストにより、更に電気銅めっきを付加した後に、エッチングなどで剣山状の銅めっき突起部１４を作る。
第２のパターンは、ソルダーレジスト後に無電解の化学めっきにより銅をめっきした後、エッチングなどで剣山状の銅めっき突起部１４を作る。
第３のパターンは、無電解の化学めっきにおいてめっき膜結晶成長の方向と速度を制御することにより、剣山状の銅めっき突起部１４を形成する。
図２に示すように、パッケージ基板１１のパターン電極部１２のソルダーレジスト開口部１３に、数μｍ〜数十μｍの高さの針状の突起部１５を形成する。この針状の突起部１５は、銅めっきが施されている。
銅めっき形成の手法としては、図１に示す剣山状の突起部１４に銅めっきを施す手法と同じく種々の方法がある。
第１のパターンは、銅パターンによる電極（電極部１２）を形成する際の電気銅めっき後に、ソルダーレジスト開口部１３と同じ形状のドライフィルムレジストにより、更に電気銅めっきを付加した後に、エッチングなどで針状の銅めっき突起部１５を作る。
第２のパターンは、ソルダーレジスト後に無電解の化学めっきにより銅をめっきした後、エッチングなどで針状の銅めっき突起部１５を作る。
第３のパターンは、無電解の化学めっきにおいてめっき膜結晶成長の方向と速度を制御することにより、針状の銅めっき突起部１５を形成する。
銅めっき形成の手法としては、図１に示す剣山状の突起部１４に銅めっきを施す手法と同じく種々の方法がある。
第１のパターンは、銅パターンによる電極（電極部１２）を形成する際の電気銅めっき後に、ソルダーレジスト開口部１３と同じ形状のドライフィルムレジストにより、更に電気銅めっきを付加した後に、エッチングなどで針状の銅めっき突起部１５を作る。
第２のパターンは、ソルダーレジスト後に無電解の化学めっきにより銅をめっきした後、エッチングなどで針状の銅めっき突起部１５を作る。
第３のパターンは、無電解の化学めっきにおいてめっき膜結晶成長の方向と速度を制御することにより、針状の銅めっき突起部１５を形成する。
図３に示すのは、半導体チップ（シリコンチップ）２１のパッド電極に形成した金バンプ２２とパッケージ基板１１のパターン電極部１２に銅めっきされた剣山状の銅めっき突起部１４に錫めっき１６を施し、この突起部１４に金バンプ２２の先端を平坦化した突出部２３を押し当てて接合する様子を示したものである。
半導体チップ（シリコンチップ）２１のパッド電極に形成した金バンプ２２は、予め平坦な金属板に軽く当てるなどして、先端を潰して平坦化した突出部２３を備えている。これにより金バンプ２２と錫めっきされた剣山状の銅めっき突起部１４との接触面積を大きくすると共に、金バンプ２２の高さを均一にして熱圧着時に半導体チップ２１がパッケージ基板１１に対し均一な高さで接合できる。
ここで、パッケージ基板１１の錫めっき１６された剣山状の銅めっき突起部１４の替わりに針状の銅めっき突起部１５（図２参照）でもよい。
半導体チップ（シリコンチップ）２１のパッド電極に形成した金バンプ２２は、予め平坦な金属板に軽く当てるなどして、先端を潰して平坦化した突出部２３を備えている。これにより金バンプ２２と錫めっきされた剣山状の銅めっき突起部１４との接触面積を大きくすると共に、金バンプ２２の高さを均一にして熱圧着時に半導体チップ２１がパッケージ基板１１に対し均一な高さで接合できる。
ここで、パッケージ基板１１の錫めっき１６された剣山状の銅めっき突起部１４の替わりに針状の銅めっき突起部１５（図２参照）でもよい。
図４に示すのは、半導体チップ（シリコンチップ）２１のパッド電極に形成した金バンプ２４とパッケージ基板１１のパターン電極部１２に銅めっきされた剣山状の銅めっき突起部１４に錫めっき１６を施し、この突起部１４に先端が平坦な金バンプ２４を押し当てて接合する様子を示したものである。
バンプボンダで形成された先端の尖った金バンプではなく、更に高密度なめっきで作られた先端が平坦な金バンプ２４を形成したことにより、錫めっき１６された剣山状の銅めっき突起部１４との接触面積を大きくすると共に、金バンプ２４の高さを均一にして熱圧着時に半導体チップ２１がパッケージ基板１１に対し均一な高さで接合できる。
ここで、パッケージ基板１１の錫めっき１６された剣山状の銅めっき突起部１４の替わりに針状の銅めっき突起部１５（図２参照）でもよい。
バンプボンダで形成された先端の尖った金バンプではなく、更に高密度なめっきで作られた先端が平坦な金バンプ２４を形成したことにより、錫めっき１６された剣山状の銅めっき突起部１４との接触面積を大きくすると共に、金バンプ２４の高さを均一にして熱圧着時に半導体チップ２１がパッケージ基板１１に対し均一な高さで接合できる。
ここで、パッケージ基板１１の錫めっき１６された剣山状の銅めっき突起部１４の替わりに針状の銅めっき突起部１５（図２参照）でもよい。
パッケージ基板のパターン電極に剣山状或いは針状の銅めっき突起部を備え、金バンプは先端側を平坦にして、接触面積を大きくすることにより、先端プロセスの大規模ＬＳＩを低荷重な金スズフリップチップで接合できるようにして、半導体チップに加わる熱応力を低減し信頼性の高い高密度実装を可能にした半導体装置の製造方法を提供する。
１１ パッケージ基板
１２ パターン電極部
１３ ソルダーレジスト開口部
１４ 突起部
１５ 突起部
１６ 錫めっき
２１ 半導体チップ
２２ 金バンプ
２３ 突出部
２４ 金バンプ
１２ パターン電極部
１３ ソルダーレジスト開口部
１４ 突起部
１５ 突起部
１６ 錫めっき
２１ 半導体チップ
２２ 金バンプ
２３ 突出部
２４ 金バンプ
Claims (4)
- 半導体チップのパッド電極に形成したバンプとパッケージ基板のパターン電極部とを接続させる半導体装置の製造方法であって、
前記パッケージ基板のパターン電極部に数μｍから数十μｍの剣山状または針状の突起部を形成し、該突起部に前記バンプを押し当てて接合することを特徴とする半導体装置の製造方法。 - 前記突起部に錫めっきを施したことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記突起部は、銅パターンによる電極を形成する際の電気銅めっき後に、ソルダーレジスト開口部と同じ形状のドライフィルムレジストにより、更に、電気銅めっきを付加した後に、エッチングで所望の突起形状を生成したことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記バンプは、先端を平坦化して高さを均一にしたことを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007251240A JP2009081382A (ja) | 2007-09-27 | 2007-09-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007251240A JP2009081382A (ja) | 2007-09-27 | 2007-09-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009081382A true JP2009081382A (ja) | 2009-04-16 |
Family
ID=40655883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007251240A Pending JP2009081382A (ja) | 2007-09-27 | 2007-09-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009081382A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011029352A (ja) * | 2009-07-24 | 2011-02-10 | Fujitsu Ltd | 回路基板、電子機器及びそれらの製造方法 |
-
2007
- 2007-09-27 JP JP2007251240A patent/JP2009081382A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011029352A (ja) * | 2009-07-24 | 2011-02-10 | Fujitsu Ltd | 回路基板、電子機器及びそれらの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7268421B1 (en) | Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond | |
| US7750483B1 (en) | Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal | |
| US7071573B1 (en) | Semiconductor chip assembly with welded metal pillar | |
| US7833831B2 (en) | Method of manufacturing an electronic component and an electronic device | |
| JPH03183139A (ja) | ワイヤボンディング方法 | |
| JP2010118534A (ja) | 半導体装置およびその製造方法 | |
| JP2009246337A (ja) | 半導体装置及びその製造方法 | |
| JP2006351589A (ja) | 半導体チップ、電子装置及びその製造方法 | |
| JP2010267741A (ja) | 半導体装置の製造方法 | |
| JP2002368155A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP2009081382A (ja) | 半導体装置の製造方法 | |
| JP2010040884A (ja) | 半導体装置及び半導体チップのボンディング方法 | |
| TWI496250B (zh) | 封裝基板及其製法 | |
| JP2005209833A (ja) | 半導体装置の製造方法 | |
| JP2005259848A (ja) | 半導体装置及びその製造方法 | |
| JP2003297874A (ja) | 電子部品の接続構造及び接続方法 | |
| JP3897250B2 (ja) | 半導体パッケージ用基板とその製造方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JP3389712B2 (ja) | Ｉｃチップのバンプ形成方法 | |
| JP2012028437A (ja) | 半導体装置とその製造方法 | |
| JP4696712B2 (ja) | 半導体装置 | |
| KR100485590B1 (ko) | 솔더 페이스트 프린트를 이용한 웨이퍼 범핑 방법 | |
| JP2009099647A (ja) | 半導体実装方法 | |
| JPH098046A (ja) | 半導体チップの突起電極形成方法 | |
| JPH0997794A (ja) | フリップチップのバンプ |