JP2005209833A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005209833A
JP2005209833A JP2004013973A JP2004013973A JP2005209833A JP 2005209833 A JP2005209833 A JP 2005209833A JP 2004013973 A JP2004013973 A JP 2004013973A JP 2004013973 A JP2004013973 A JP 2004013973A JP 2005209833 A JP2005209833 A JP 2005209833A
Authority
JP
Japan
Prior art keywords
solder
substrate
solder bumps
state
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004013973A
Other languages
English (en)
Inventor
Toshiaki Iwabuchi
寿章 岩渕
Naoto Sasaki
直人 佐々木
Natsuya Ishikawa
夏也 石川
Kazunobu Imoto
和信 井元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004013973A priority Critical patent/JP2005209833A/ja
Publication of JP2005209833A publication Critical patent/JP2005209833A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】フレックスレスの半田接合において、半田バンプ同士を接合する際の接合強度を高めることができる半導体装置の製造方法を提供する。
【解決手段】半田バンプ3を有する半導体チップ1と、半田バンプ4を有する半導体チップ2とを、半田バンプ3,4同士を接合して積層状態に実装する実装工程を有する半導体装置の製造方法として、実装工程は、半導体チップ1,2を半田溶融温度よりも低い温度で予熱するとともに、当該予熱状態で半田バンプ3,4同士を接触させて擦り合わせる第1の工程と、半田バンプ3,4同士を接触させた状態で半導体チップ1,2を半田溶融温度以上に加熱するとともに、当該加熱状態で半田バンプ3,4同士を所定量だけ押し込み、かつ当該押し込み状態で半田バンプ3,4同士の接触部分に垂直方向の微小振動を付与する第2の工程とを有する。
【選択図】図7

Description

本発明は、第1の基板と第2の基板を半田バンプ同士の接合によって積層状態に実装した半導体装置の製造方法に関する。
現在、高性能な半導体装置のパッケージ形態の一つとして、CPU(中央演算処理装置)やメモリなどの複数のLSI(Large Scale Integration)デバイスを単一のパッケージに形成してシステム化を実現したSIP(System in Package)が知られている。SIPのパッケージ形態としては、複数の半導体チップを共通の実装基板(インターポーザ)に実装したものや、ある半導体チップを別の半導体チップに実装したもの(チップオンチップ型)などがある。
このようなSIPのパッケージ形態を採用した半導体装置の実装方式としてフリップチップ方式が知られている。フリップチップ方式では、半導体チップの電極パッド上にバンプを形成し、このバンプを介して、半導体チップと実装基板又は半導体チップ同士を電気的かつ機械的に接続する。そのため、フリップチップ方式は、電極取り出し位置の自由度が高い、配線長が最短距離になる、高密度実装が可能であるなどの利点を有している。
ところで、従来においては、フリップチップ接続の1つの形態として、バンプ同士を接合した実装構造を有する半導体装置が知られている。さらに、2つの半導体チップ(IC)を半田バンプ同士の接合によって接続した半導体装置の構成も知られている(例えば、特許文献1参照)。一般に、半田バンプを用いた半田接合では、半田バンプの表面の酸化膜を除去して濡れ性を改善するためにフラックスが用いられる。ただし、フラックスを使用すると、半田接合時にフラックス残渣が発生するため、半田接合後に洗浄を行う必要がある。また、SIPの半導体装置では、バンプ接合部分のギャップが非常に狭いため、洗浄によってフラックス残渣を完全に取り除くことが困難になる。そのため、ギャップ部分に封止材を注入する際に、フラックス残渣の影響で封止材の流れが局部的に阻害され、そこにボイドなどの欠陥が生じやすくなる。また、フラックス残渣によるエレクトロマイグレーションの発生も問題となる。
そこで、例えば、下記特許文献2には、フラックスを使用せずに(フラックスレスで)半田接合を行う技術が提案されている。この特許文献2に記載された技術では、電子部品に形成された半田バンプを基板上の電極に接合する際に、半田バンプを電極に位置合わせした状態で電子部品に水平方向の超音波振動を付与することにより、半田バンプ表面の酸化膜を摩擦によって部分的に破壊するとともに、半田バンプを超音波圧接して電極に仮固定し、その後、基板を加熱して半田バンプを溶融して電極に接合することにより、フラックスレスでの半田接合を実現するとしている。
特開平6−112402号公報 特開2000−174059号公報
しかしながら、上記特許文献2に記載された技術では、超音波圧接によって半田バンプ表面の酸化膜を部分的に破壊しても、半田バンプ同士の接触部分(接触界面)に互いの酸化膜が残存した状態となるため、その後の加熱によって半田バンプを溶融しても双方の半田バンプが十分に溶け合わず、接合強度が弱くなる恐れがある。
本発明は、上記課題を解決するためになされたもので、その目的とするところは、フレックスレスの半田接合において、半田バンプ同士を接合する際の接合強度を高めることができる半導体装置の製造方法を提供することにある。
本発明に係る半導体装置の製造方法は、半田バンプを有する第1の基板と、半田バンプを有する第2の基板とを、半田バンプ同士を接合して積層状態に実装する実装工程を有する半導体装置の製造方法に適用されるもので、実装工程は、第1の基板と第2の基板とを半田溶融温度よりも低い温度で予熱するとともに、当該予熱状態で半田バンプ同士を接触させて擦り合わせる第1の工程と、半田バンプ同士を接触させた状態で第1の基板と第2の基板とを半田溶融温度以上に加熱するとともに、当該加熱状態で半田バンプ同士を所定量だけ押し込み、かつ当該押し込み状態で半田バンプ同士の接触部分に微小振動を付与する第2の工程とを有するものである。
本発明に係る半導体装置の製造方法においては、第1の基板と第2の基板とを半田溶融温度よりも低い温度で予熱することにより、双方の半田バンプの表面に形成された酸化膜にバンプ自体の熱膨張によって亀裂が生じるため、この予熱状態で半田バンプ同士を接触させて擦り合わせることにより、当該接触部分に過度の圧力を加えなくても、各々の半田バンプが摩擦によってを部分的に破壊される。また、予熱状態で半田バンプ同士を接触させたまま、第1の基板と第2の基板とを半田溶融温度以上に加熱するとともに、当該加熱状態で半田バンプ同士を所定量だけ押し込むことにより、半導体バンプ同士の接触部分だけでなく、非接触部分でも酸化膜が破壊され、さらにこの押し込み状態のもとで半田バンプ同士の接触部分に微小振動を付与することにより、溶融状態にある半田バンプの流動が促進されるとともに、各々の半田バンプの表面に残存している酸化膜が拡散される。その結果、各々の半田バンプの接触界面から酸化膜が除去されてバンプ同士が十分に溶け合うようになる。
本発明の半導体装置の製造方法によれば、半田接合にフラックスを使用しなくても、第1の基板に設けられた半田バンプと第2の基板に設けられた半田バンプとを十分に溶け合わせて接合することができる。そのため、フレックスレスの半田接合において、半田バンプ同士を接合する際の接合強度を高めることができる。その結果、半導体装置の信頼性を向上させることができる。
本発明は、半田バンプを有する第1の基板と、半田バンプを有する第2の基板とを、半田バンプ同士を接合して積層状態に実装する実装工程を有する半導体装置の製造方法に適用されるもので、以下に具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、以下の実施の形態では、第1の基板と第2の基板がいずれも半導体チップ(半導体素子)で構成されたチップ・オン・チップ型のSIP構造を有する半導体装置の製造方法を例に挙げて説明するが、本発明はこれに限らず、例えば、第1の基板が半導体チップで、第2の基板がシリコンインターポーザやガラスエポキシ基板などの実装基板であっても同様に適用可能である。
先ず、半導体装置を製造するにあたっては、図1に示すように、チップサイズが異なる大小2つの半導体チップ1,2を用意する。サイズが大きい方の半導体チップ1には複数の半田バンプ3が形成され、サイズが小さい方の半導体チップ2にも複数の半田バンプ4が形成されている。さらに詳述すると、半導体チップ1は例えばシリコン基板をベースに構成されるもので、その主面(回路形成面)上には、例えば酸化シリコンからなる層間絶縁膜5、窒化シリコンからなる保護膜(パッシベーション膜)6及びアルミニウムからなる電極パッド7が形成され、電極パッド7上にアンダーバンプメタル8を介して半田バンプ3が形成されている。同様に、半導体チップ2は例えばシリコン基板をベースに構成されるもので、その主面(回路形成面)上には、例えば酸化シリコンからなる層間絶縁膜9、窒化シリコンからなる保護膜(パッシベーション膜)10及びアルミニウムからなる電極パッド11が形成され、電極パッド11上にアンダーバンプメタル12を介して半田バンプ4が形成されている。
この場合、半導体チップ1に半田バンプ3を形成するバンプ形成工程や、半導体チップ2に半田バンプ4を形成するバンプ形成工程では、それぞれ同種の半田材料(例えば、Sn−Ag5%)を用いて半田バンプ3,4を形成することが望ましい。この理由は、バンプ形成工程の後で行われる下記の実装工程のなかで、各々の半田バンプ3,4を加熱により溶融する際の条件(温度等)を揃えるためである。各々の半田バンプ3,4は、例えば、バンプ直径が30μm、チップ平面内でのバンプ中心間距離(ピッチ)が40μm〜60μm、1チップ当たりのバンプ個数が2000個〜5000個の条件で形成される。
上記構成からなる2つの半導体チップ1,2を積層状態に実装する実装工程では、まず、一方(サイズが大)の半導体チップ1を図示しないボンディングステージ上に上向きで固定するとともに、他方(サイズが小)の半導体チップ2を図示しないボンディングヘッド(吸着治具)で下向きに保持する。このとき、上記図1に示すように、2つの半導体チップ1,2を互いに上下方向で向かい合わせた状態で、半導体チップ1側の半田バンプ3とこれに対応する半導体チップ2側の半田バンプ4を相互に位置合わせする。この位置合わせ中又は位置合わせ後に、2つの半導体チップ1,2を常温よりも高くかつ半田溶融温度(半田融点)よりも低い温度(例えば、200℃前後)で予熱する。このような予熱を行うと、例えば図2(A)に示すように、半田バンプ4の表面に酸化膜13が形成されている場合、予熱に伴う半田バンプ4の熱膨張により、図2(B)に示すように、半田バンプ4表面の酸化膜13に亀裂が生じる。こうした亀裂は半田バンプ3の表面の酸化膜にも生じる。
次に、上記予熱状態のもとで、例えばボンディングヘッドの下降動作により図3に示すように半導体チップ2を半導体チップ1側に接近させて半田バンプ3,4同士を接触させ、かつ当該接触部分にボンディングヘッドによって適度な圧力を加える。このとき、双方の半田バンプ3,4は、予熱温度が半田溶融温度よりも低く設定されることから、固相状態となっている。そこで、半田バンプ3,4同士を接触させた状態でボンディングヘッド又はボンディングステージに水平方向の超音波振動を付与することにより、固相状態にある半田バンプ3,4同士を接触部分で擦り合わせる。これにより、半田バンプ3,4の接触部分に過度の圧力を加えなくても、図4に示すように、各々の半田バンプ3,4表面の酸化膜13が摩擦によって部分的に破壊されるとともに、互いのバンプ接触部分(バンプ頂部)が若干押し潰された状態となる。
また、半田バンプ3,4同士を接触させて擦り合わせた後(超音波振動を停止した後)に、半田バンプ3,4同士の接触状態を維持しつつ、例えば図5(A)に示す温度プロファイルにしたがって加熱温度を予熱温度K1(例えば、K1=200℃)から半田溶融温度K2(例えば、K2=220℃)へと上昇(昇温)させると、その上昇過程で各々の半田バンプ3,4が軟化するため、ボンディングヘッドの加圧作用によって図6に示すようにバンプ形状が変形(横方向に押し潰されたように膨張)する。このバンプ形状の変形により各々の半田バンプ3,4の表面では、互いの接触部分だけでなく、非接触部分でも酸化膜13の破壊が起こる。ただし、酸化膜13自体は、各々の半田バンプ3,4の表面に残存したままとなる。なお、図5(A),(B)において、時間軸(横軸)上のT1は、半田バンプ3,4同士が接触したタイミング、T2は加熱温度が温度上昇によって半田溶融温度K2に達したタイミング、T3は加熱温度が温度降下によって半田溶融温度K2に達したタイミングを示している。
続いて、上述のように半田バンプ3,4同士を接触(圧接)させたまま、図5(A)に示す温度プロファイルにしたがって2つの半導体チップ1,2を半田溶融温度K2以上に加熱すると、加熱温度が半田溶融温度T2に到達(昇温)する前後で、各々の半田バンプ3,4の状態が固相状態から液相状態に変化する。つまり、加熱温度の上昇によって各々の半田バンプ3,4が溶融した状態となる。そこで、このような加熱状態(半田バンプ3,4を溶融した状態)のもとで(時間がT2からT3に至るまでの期間内で)、例えば図5(B)に示すギャップ寸法(半導体チップ1,2間の隙間寸法)のプロファイルにしたがってボンディングヘッドを更に下降動作させることにより、半導体チップ2を半導体チップ1側に接近させて半田バンプ3,4同士を所定量Lだけ押し込む。この押し込み量Lは、2つの半導体チップ1,2の対向部分に確保されるギャップ寸法が、予め設定された寸法(例えば、20μm)となるように調整(設定)される。
また、上述の押し込み状態では2つの半導体チップ1,2を相対的に接離する方向、すなわち図7(A)に示す上下方向に半導体チップ2(又は半導体チップ1)を往復微動させることにより、図7(B)に示すように半田バンプ3,4同士の接触部分に同方向(矢印方向)の微小振動を付与する。この微小振動は、ボンディングヘッド又はボンディングステージに上下方向(垂直方向)の超音波振動を付与することにより行ってもよいし、超音波(人間の可聴周波数)よりも低周波の振動を付与することにより行ってもよい。また、微小振動の付与は、双方の半田バンプ3,4を常時接触させた状態で、例えば半導体チップ1に対して半導体チップ2の押し込みと引き離しを繰り返すことにより行う。
こうした微小振動を半田バンプ3,4の接触部分に付与することにより、溶融状態(液相状態)にある半田バンプ3,4の流動性が高まるとともに、上述のように各々の半田バンプ3,4の表面に残存していた酸化膜13が強制的に拡散される。特に、上下方向に微小振動を付与した場合は、互いに接触する半田バンプ3,4の間で半田材料の流動が促進されるため、酸化膜13の拡散が効率的に行われる。こうした拡散現象により、半田バンプ3,4の接触部分に残存していた酸化膜13は、半田バンプ3,4を構成している半田材料中にスムーズに取り込まれる。その結果、半田バンプ3,4の接触界面から酸化膜13が除去される。これにより、双方の半田バンプ3,4が酸化膜13に阻害されることなく十分に溶け合うようになる。そのため、加熱終了後に各々の半導体チップ1,2を常温まで冷却した段階では、バンプ接合部に高い接合強度が得られる。
その後、各々の半導体チップ1,2を常温まで冷却したら、図8に示すように、2つの半導体チップ1,2間のギャップ部分に、例えばエポキシ系の樹脂からなる封止材14を注入する。このとき、各々の半導体チップ1,2の主面にはフラックス残渣が全く存在しないため、フラックス残渣によって封止材14の流れが阻害されることはない。したがって、ボイドなどの欠陥を生じることなく、封止材14をスムーズに注入することができる。また、フラックス残渣によるエレクトロマイグレーションの発生も回避することができる。
なお、上記実施形態においては、上述のように押し込み状態で2つの半導体チップ1,2が相対的に接離する方向(垂直方向)で半田バンプ3,4同士の接触部分に微小振動を付与するものとしたが、本発明はこれに限らず、図9(A),(B)に示すように、2つの半導体チップ1,2が相対的に接離する方向と直交する方向(水平方向)で半田バンプ3,4同士の接触部分に微小振動を付与するものとしたり、各々の方向(垂直方向、水平方向)で同時に、または順に、半田バンプ3,4同士の接触部分に微小振動を付与するものとしてもよい。また、その場合は、前工程で行われる予熱状態での水平方向の超音波振動を再開することにより、溶融状態にある半田バンプ3,4同士の接触部分に同方向の微小振動を付与するものとしてもよい。
本発明に係る半導体装置の製造方法で採用した実装工程の処理内容を説明する図(その1)である。 半田バンプの熱膨張による酸化膜の状態変化を説明する図である。 本発明に係る半導体装置の製造方法で採用した実装工程の処理内容を説明する図(その2)である。 実装工程での半田バンプの接触状態の推移を説明する図(その1)である。 実装工程における加熱温度のプロファイルとギャップ寸法のプロファイルを示す図である。 実装工程での半田バンプの接触状態の推移を説明する図(その2)である。 本発明に係る半導体装置の製造方法で採用した実装工程の処理内容を説明する図(その3)である。 本発明に係る半導体装置の製造方法で採用した実装工程の処理内容を説明する図(その4)である。 本発明に係る半導体装置の製造方法で採用した実装工程の他の処理例を説明する図である。
符号の説明
1,2…半導体チップ、3,4…半田バンプ、13…酸化膜、14…封止材

Claims (5)

  1. 半田バンプを有する第1の基板と、半田バンプを有する第2の基板とを、前記半田バンプ同士を接合して積層状態に実装する実装工程を有する半導体装置の製造方法であって、
    前記実装工程は、
    前記第1の基板と前記第2の基板とを半田溶融温度よりも低い温度で予熱するとともに、当該予熱状態で前記半田バンプ同士を接触させて擦り合わせる第1の工程と、
    前記半田バンプ同士を接触させた状態で前記第1の基板と前記第2の基板とを半田溶融温度以上に加熱するとともに、当該加熱状態で前記半田バンプ同士を所定量だけ押し込み、かつ当該押し込み状態で前記半田バンプ同士の接触部分に微小振動を付与する第2の工程とを有する
    ことを特徴とする半導体装置の製造方法。
  2. 前記第2の工程においては、前記第1の基板と前記第2の基板とが相対的に接離する方向で前記微小振動を付与する
    ことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記第2の工程においては、前記第1の基板と前記第2の基板とが相対的に接離する方向と直交する方向で前記微小振動を付与する
    ことを特徴とする請求項1記載の半導体装置の製造方法。
  4. 前記実装工程は、前記第2の工程の後に、前記第1の基板と前記第2の基板との間のギャップ部分に封止材を注入する第3の工程を有する
    ことを特徴とする請求項1記載の半導体装置の製造方法。
  5. 前記実装工程の前に、前記第1の基板と前記第2の基板とにそれぞれ同種の半田材料を用いて半田バンプを形成するバンプ形成工程を有する
    ことを特徴とする請求項1記載の半導体装置の製造方法。
JP2004013973A 2004-01-22 2004-01-22 半導体装置の製造方法 Pending JP2005209833A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004013973A JP2005209833A (ja) 2004-01-22 2004-01-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004013973A JP2005209833A (ja) 2004-01-22 2004-01-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005209833A true JP2005209833A (ja) 2005-08-04

Family

ID=34899892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004013973A Pending JP2005209833A (ja) 2004-01-22 2004-01-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005209833A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007066559A1 (ja) * 2005-12-06 2007-06-14 Toray Engineering Co., Ltd. チップ実装装置およびチップ実装方法
WO2009107357A1 (ja) * 2008-02-29 2009-09-03 住友ベークライト株式会社 半田の接続方法、電子機器およびその製造方法
US7828193B2 (en) 2007-02-28 2010-11-09 Fujitsu Limited Method of mounting an electronic component and mounting apparatus
US8656173B2 (en) 2005-07-13 2014-02-18 Fujitsu Limited Electronic image data verification program, electronic image data verification system, and electronic image data verification method
KR20180104580A (ko) * 2017-03-13 2018-09-21 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 반도체 요소 접합 시스템 및 방법
KR20180105088A (ko) * 2017-03-14 2018-09-27 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 반도체 요소 접합 시스템 및 방법
CN113410148A (zh) * 2021-05-26 2021-09-17 深圳市时代速信科技有限公司 一种芯片封装的焊接方法及芯片封装方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8656173B2 (en) 2005-07-13 2014-02-18 Fujitsu Limited Electronic image data verification program, electronic image data verification system, and electronic image data verification method
WO2007066559A1 (ja) * 2005-12-06 2007-06-14 Toray Engineering Co., Ltd. チップ実装装置およびチップ実装方法
JP5014151B2 (ja) * 2005-12-06 2012-08-29 東レエンジニアリング株式会社 チップ実装装置およびチップ実装方法
KR101260550B1 (ko) 2005-12-06 2013-05-06 토레이 엔지니어링 컴퍼니, 리미티드 칩 실장 장치 및 칩 실장 방법
US7828193B2 (en) 2007-02-28 2010-11-09 Fujitsu Limited Method of mounting an electronic component and mounting apparatus
WO2009107357A1 (ja) * 2008-02-29 2009-09-03 住友ベークライト株式会社 半田の接続方法、電子機器およびその製造方法
JPWO2009107357A1 (ja) * 2008-02-29 2011-06-30 住友ベークライト株式会社 半田の接続方法、電子機器およびその製造方法
US8079141B2 (en) 2008-02-29 2011-12-20 Sumitomo Bakelite Co., Ltd. Electrical connection and method of manufacturing the same
KR20180104580A (ko) * 2017-03-13 2018-09-21 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 반도체 요소 접합 시스템 및 방법
CN108573882A (zh) * 2017-03-13 2018-09-25 库利克和索夫工业公司 用于对半导体元件进行键合的系统及方法
KR102475581B1 (ko) * 2017-03-13 2022-12-08 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 반도체 요소 접합 시스템 및 방법
CN108573882B (zh) * 2017-03-13 2023-10-20 库利克和索夫工业公司 用于对半导体元件进行键合的系统及方法
KR20180105088A (ko) * 2017-03-14 2018-09-27 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 반도체 요소 접합 시스템 및 방법
KR102453172B1 (ko) * 2017-03-14 2022-10-12 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 반도체 요소 접합 시스템 및 방법
CN113410148A (zh) * 2021-05-26 2021-09-17 深圳市时代速信科技有限公司 一种芯片封装的焊接方法及芯片封装方法
CN113410148B (zh) * 2021-05-26 2022-06-14 深圳市时代速信科技有限公司 一种芯片封装的焊接方法及芯片封装方法

Similar Documents

Publication Publication Date Title
US7736950B2 (en) Flip chip interconnection
US7566586B2 (en) Method of manufacturing a semiconductor device
US7745258B2 (en) Manufacturing method of semiconductor device
JP2002151551A (ja) フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
US9875986B2 (en) Micro-scrub process for fluxless micro-bump bonding
JP2011077193A (ja) 半導体装置の製造方法
US20120021183A1 (en) Forming Low Stress Joints Using Thermal Compress Bonding
JP2001332583A (ja) 半導体チップの実装方法
JP2005209833A (ja) 半導体装置の製造方法
JP2006332141A (ja) 半導体装置の製造方法
JPH1022334A (ja) 半導体装置
JPH06333982A (ja) 半導体集積回路装置の製造方法
JP4385878B2 (ja) 実装方法
JP2009004462A (ja) 半導体装置の実装方法
JP4200090B2 (ja) 半導体装置の製造方法
JP2003297874A (ja) 電子部品の接続構造及び接続方法
JP2014082526A (ja) 電子機器の製造方法
JPH05218136A (ja) フリップチップ・ボンディング方法
KR100546001B1 (ko) 종방향 초음파를 이용한 전자부품의 솔더링 방법
JP2004253598A (ja) 電子部品の実装方法
JP2008091650A (ja) フリップチップ実装方法、および半導体パッケージ
JP2003332381A (ja) 電子部品の実装方法
JP2008135481A (ja) 電子装置およびその製造方法
JP2006041559A (ja) 半導体装置及び電子機器
JP3415501B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081209