JP2002151551A - フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法 - Google Patents

フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法

Info

Publication number
JP2002151551A
JP2002151551A JP2000349304A JP2000349304A JP2002151551A JP 2002151551 A JP2002151551 A JP 2002151551A JP 2000349304 A JP2000349304 A JP 2000349304A JP 2000349304 A JP2000349304 A JP 2000349304A JP 2002151551 A JP2002151551 A JP 2002151551A
Authority
JP
Japan
Prior art keywords
chip
bump
flip
semiconductor chip
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000349304A
Other languages
English (en)
Inventor
Ryoichi Kajiwara
良一 梶原
Masahiro Koizumi
正博 小泉
Toshiaki Morita
俊章 守田
Kazuya Takahashi
和弥 高橋
Asao Nishimura
朝雄 西村
Masayoshi Shinoda
政佳 篠田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000349304A priority Critical patent/JP2002151551A/ja
Priority to US09/793,439 priority patent/US6798072B2/en
Priority to EP01115386A priority patent/EP1205970A2/en
Priority to TW090117126A priority patent/TW502353B/zh
Priority to KR1020010045839A priority patent/KR20020036669A/ko
Publication of JP2002151551A publication Critical patent/JP2002151551A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75317—Removable auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81409—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

(57)【要約】 （修正有） 【課題】半導体チップのフリップチップ実装構造におい
て、接続部の耐熱性，温度サイクル信頼性，高温信頼
性，低抵抗電気特性の全てに優れる実装構造と実装方法
を提供する。 【解決手段】半導体チップ１の金属電極２と配線基板４
の内部接続端子５とが貴金属バンプ３を介して金属接合
で接続され、その接合部を構成する金属材料の融点が２
７５℃以上であり、チップ１と基板４との間に無機フィ
ラー７を５０vol％ 以上含む樹脂（アンダーフィル）６
を有する構造とした。 【効果】フリップチップ接続部が貴金属の金属接合であ
るため、耐熱性と高温信頼性と低電気抵抗性に優れ、高
フィラー含有率の低熱膨張樹脂をボイドフリーで基板と
チップとの間に充填できるため、温度サイクル信頼性及
びリフロークラック耐性に優れた高性能・高信頼の実装
構造を実現できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、貴金属バンプを電
気的接続材料に使った半導体チップのフリップチップ実
装構造に関する。
【０００２】
【従来の技術】従来のＡｕバンプを用いたフリップチッ
プ実装方法としては、１）絶縁性樹脂を絶縁性基板に塗
布し、絶縁性基板と半導体素子の位置を一致させ、荷重
を加えて半導体素子の突起電極と絶縁性基盤の導体配線
とを接触させ、絶縁性樹脂を硬化させて接続する実装方
法が、特開平２−２８９４６号公報に記載されている。
また、２）異方性導電性接着材を介して加熱するととも
に加圧と超音波を加えて、チップに形成されたバンプと
基板の電極とを接続する実装方法が、特開平１１−２６
９２２号公報に記載されている。また、３）チップに形
成されたバンプと基板の接続部とを超音波を加えながら
加熱押圧によって接続する実装方法が特開平１０−１０
７０７８号公報に記載されている。
【０００３】
【発明が解決しようとする課題】従来の１）の実装方法
による実装構造では、アンダーフィル樹脂の耐熱性等の
問題から加熱温度を高くすることは困難であり、バンプ
とパッド間の金属接合（本明細書では、原子レベルで接
合されたものを金属接合という）が達成されない。ま
た、界面に樹脂が残るため接触抵抗がかなり大きく、数
十〜百数十ｍΩ程度の大きさになる。今後、半導体チッ
プはますます低電圧駆動化が進む傾向にある。その場
合、接続抵抗が大きいとチップの回路を正常に動作をさ
せることが困難となる。また、接続部の抵抗によるロス
が大きく、消費電力の点でも問題となる。また、高温高
湿環境下で樹脂が吸湿して膨張すると抵抗増加や極端な
場合は導通不良を引き起こし、信頼性の点でも問題があ
る。
【０００４】従来の２）の実装方法による実装構造で
は、導電粒子の接触によって電気的導通が確保されてい
るため、金属接合が達成困難であり、接続部の電気抵抗
が大きいという問題がある。また、バンプが微小となっ
た場合、捕捉される導電粒子の数が変動し、接続部の電
気特性が不安定となる可能性がある。
【０００５】従来の３）の実装方法では、金属接合は達
成されるが、この方法ではチップと基板との間に樹脂が
あらかじめ充填されていないため、接合後に液状樹脂を
毛細管現象により流し込んでアンダーフィルを充填する
工程をとる。この方法による実装構造では、チップ面積
が大きくなった場合やチップと基板との間隙が小さくな
った場合に、樹脂の流れ込む速度の場所による違いから
空気層が取り残されてボイド欠陥を生じやすくなるとい
う問題がある。また、極端な場合には樹脂の充填そのも
のが困難な場合もある。特に、熱膨張率を下げるために
混入されている無機フィラーの含有率が高いほどこの問
題は顕著である。
【０００６】なお、ここで言うボイドとは、水が液体か
ら気体に変わる時の体積膨張(１.２×１０3倍)によって
発生するチップ／基板間を押し広げる力が、１個のバン
プ接合部を剥がすレベルの１／１０（１ｇ）を超えるサ
イズ（直径：約３０μｍ）のものを対象にしている。
【０００７】本発明の目的は、チップを配線基板にフェ
イスダウンで搭載した実装構造において、電気的接続部
の温度サイクル信頼性と電気特性に優れたフリップチッ
プ実装構造を提供することにある。
【０００８】また、本発明の他の目的は、複数の貴金属
バンプを形成した半導体チップを配線基板にフリップチ
ップ実装する方法において、貴金属バンプと配線基板の
内部接続端子との金属接合と、チップと基板との間への
樹脂充填を１つの工程で行え、接続部の電気抵抗を小さ
くできしかも高フィラー含有率の樹脂を用いてボイドフ
リーのアンダーフィル充填が可能な生産性と接合信頼性
の高いフリップチップ実装方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の一つの態様とし
て、電気信号を処理する回路を有する半導体チップと、
上記半導体チップに設けられた電極と、上記電極上に形
成されたバンプと、上記電極から上記バンプを介して電
気信号を取り出す内部接続端子と、上記内部接続端子を
設けた配線基板とを有し、上記半導体チップと上記配線
基板との間に加熱して軟化する半硬化樹脂シートを挿入
し、荷重を掛け、加熱し、超音波振動を与えて、上記バ
ンプと上記内部接続端子とが金属接合されたことを特徴
とするフリップチップ実装構造とした。
【００１０】上記バンプは、貴金属であることが望まし
く、特に、Ａｕを用いることが望ましい。
【００１１】また、上記金属結合された接合部を構成す
る金属材料の融点が２７５℃以上とすることが良い。上
記半導体チップと上記配線基板との間に挿入される樹脂
シートは、無機フィラーを５０vol％ 以上含むことを特
徴とする。
【００１２】また、半導体チップの金属電極と配線基板
の内部接続端子とが貴金属バンプを介して金属接合で接
続され、その接合部を構成する金属材料の融点が２７５
℃以上であり、チップと基板との間に無機フィラーを５
０vol％ 以上含む樹脂（アンダーフィル）を有し、樹脂
はボイドフリーで形成されており、樹脂に含まれる無機
フィラーの場所による含有率の変動を１０％以下（変動
の定義は、チップ面内の任意の場所から１mm角エリアの
樹脂を切り出して求めたフィラー含有率の変動、そうし
て求めた最大及び最小値の差を平均含有率で除した値を
変動率で表現）とした。
【００１３】また、半導体チップの電極に凸型形状を有
する貴金属製の突起バンプを形成し、配線基板の内部接
続端子の表面に貴金属を形成し、微少な無機フィラーを
混入して半硬化させた熱硬化性の樹脂シートをその配線
基板の所定位置に貼り付け、その配線基板をヒートステ
ージにセットし、その上からチップをフェイスダウンで
バンプと内部接続端子とを位置合わせして搭載し、チッ
プの上から超音波と荷重を加えるための加熱した接合ツ
ールを所定の力で押し付け、貴金属バンプが加熱により
軟化した樹脂シートに埋まって接続パッドに接触した
後、超音波振動を加えて樹脂シートの一部をチップと基
板との間から外部に押し出しつつ貴金属バンプを潰して
パッドに金属的に接合する方法とした。
【００１４】この方法によれば、樹脂をチップと基板と
の間から押し出しながら接着することになるため、チッ
プと基板との間隙と同等以上の大きさを有するボイドの
発生を１００％の確率で防止することが可能となる。さ
らに、フィラー含有率が高くてもシートを作製可能な範
囲であれば、チップと基板との間に均一にフィラーが分
散された状態で充填されることになり、有機樹脂の充填
品質が一定の実装が可能となる。この方法では、流動性
に関係なく熱安定性や吸湿性の低い樹脂を使用できるた
め、べーキングによる硬化処理後の樹脂の高温安定性を
高くすることができ、樹脂の熱分解によって生成する物
質による高温・高湿環境下における腐食等の問題や加水
分解による樹脂の劣化の問題を低減できるという利点も
ある。
【００１５】一方、この樹脂シートを用いる方法ではバ
ンプと端子の間に樹脂が介在するため、バンプとパッド
間の接合に問題が生じる恐れがある。実際、単に加熱と
加圧による圧着では、残存する薄い樹脂層のため金属接
合を達成できなかった。このため、接続部の接触抵抗が
数十〜数百ｍΩと高くなるという問題や、樹脂の経時変
化や吸湿膨張変化等によって断線が生じ易いという問題
があった。そこで、本発明では金属接合を達成するため
に、新規な接合装置による超音波振動を利用する方法を
考案した。これにより、バンプと内部接続端子との接合
界面から樹脂を排出し、金属接合を達成することが可能
となった。接続装置の詳細については後述する。
【００１６】以上の説明は、基板側のパッド表面を貴金
属膜とした場合について説明をしたが、基板側のパッド
表面を低融点膜とした場合でも、同様の実装方法によっ
て、フィラー充填率が高く高分子量のアンダーフィルを
ボイドフリーでチップと基板との間に充填でき、低抵抗
かつ高温信頼性の高い接続が可能である。これは、超音
波フリップチップ接合工程において、溶融した低融点金
属あるいは共晶合金を接合界面から排出して高融点金属
あるいは高融点合金のみで接合した構造にできるため、
接合部の高温信頼性を高くできるのである。
【００１７】
【発明の実施の形態】以下、本発明の実施例を図面を用
いて説明する。 （実施例１）図１は、本発明による超音波フリップチッ
プ実装時の接合部材および接合部周辺の構成を示す。図
において、半導体チップ１の電極２上にＡｕバンプ３を
形成している。Ａｕバンプはボールボンディング法で形
成したもので、その形状はバンプの中央に行くほど高さ
が高くなるような２段の凸型形状で、直径１００μｍ，
先端高さ１００μｍ，１段目（半導体チップ１側）の肩
の高さ３０μｍ，２段目（有機配線基板４側）の直径４
０μｍに形成した。一方、有機配線基板４の上のＣｕを
基体とする内部接続端子５の表面には、Ｎｉめっきを施
した後、その上に厚さ０.７μｍ のＡｕめっき膜を形成
した。有機配線基板４の裏面には、他のチップや基板等
に接続するための外部接続端子９を形成した。チップと
基板との間には、エポキシ樹脂を主体とする熱硬化性樹
脂６に、熱硬化性樹脂６の熱膨張率よりも低い熱膨張率
を有する絶縁性無機フィラー（ＳｉＯ2 粒子）７を５０
％混在させて半硬化処理を施した樹脂シート８を挿入し
た。ＳｉＯ2 無機フィラーのサイズは平均粒径：約２μ
ｍで最大７μｍ以下とした。このときのシート厚さは最
終バンプ高さの約１.２ 倍である５０μｍ厚さとした。
これらのワークをヒートステージ１４側から基板，樹脂
シート，半導体チップの順に積層し、上側から接合ツー
ル１０で加圧するように配置した。チップと基板との接
合は、ツール１０からの超音波振動１１，荷重１３，加
熱により行われる。チップ，基板の加熱はそれぞれヒー
ター１２，１５により行われる。
【００１８】つまり、本発明のフリップチップ実装構造
は、電気信号を処理する回路を有する半導体チップがあ
り、この半導体チップには電極が設けられ、また、この
電極上にはバンプが形成されている。電極からバンプを
介して電気信号を取り出す内部接続端子は、配線基板に
設けられている。半導体チップと配線基板との間に加熱
して軟化する半硬化樹脂シートを挿入し、荷重を掛け、
加熱し、超音波振動を与えて、上記バンプと上記内部接
続端子とが金属接合される。また、バンプは、貴金属で
あり、例えば、Ａｕである。
【００１９】次に、図２に接合工程のタイムチャート、
図３にタイムチャートの各時点における接合部の断面構
造を示す。接合工程は、まず温度１５０℃に加熱したヒ
ートステージにワークを位置合わせしながら積層・搭載
し、その後直ちに１５０℃に加熱している接合ツールを
降下させてチップに小さい荷重を加えた。荷重の値は１
５ｇ／バンプとした。この（１）の時点における接合部
の状況を図３の（１）に示す。樹脂シート８はまだ固体
状態であるため、Ａｕバンプ３は樹脂シート８の上に載
った状態である。図２に戻って、（１）の時点以降から
樹脂シート８は基板側とチップ側からの両方の熱伝導で
加熱され始め、急速に温度が上昇して軟化を始める。樹
脂シート８の温度が軟化温度Ｔ１の達した時点の接合部
の状況を図３の（２）に示す。突起状のＡｕバンプ３
が、その先端を内部接続端子５面に接触するまで樹脂シ
ートに進入した状態となる。この（２）の時点から、接
合ツールに超音波振動を加えつつ荷重を１００ｇ／バン
プまで増加させて、Ａｕバンプ３をＡｕめっきした内部
接続端子５に金属的に接合した。樹脂シートは揮発成分
が少なく、しかも接着が進行する前の低温時に内部接続
端子５とＡｕバンプ３との界面から排出されるため、接
合される面の樹脂シート８による有機汚染は接合性を阻
害するほどは大きくならない。このため、良好な電気的
導通を得る程度の金属接合が達成されたのである。樹脂
シートの軟化温度は接合温度との関連で重要なファクタ
ーである。本発明における軟化温度の適正範囲は、接合
温度を高くしないという観点から２００℃以下が望まし
く、接合プロセスで加圧後に軟化温度に到達する必要が
あることから厳密ではないが７０℃以上が望ましい。こ
こでは１００℃の樹脂シートを用いた。超音波の振動振
幅は接合ツール先端で１〜６μｍが望ましく、ここでは
３μｍとした。超音波印加時間は５０〜５００ｍｓの範
囲が望ましく、ここでは３００ｍｓとした。接合ツール
で加える荷重は超音波を停止して樹脂が仮硬化する時間
（ここでは約５秒間）保持してから開放し、その後、ワ
ークを超音波接合位置から移動したが、加熱は３０分間
維持し続けて樹脂を完全に硬化させてから室温に冷却し
た。荷重を開放した時点（４）の接合部の状態を図３の
（３）に示す。Ａｕバンプ３は、先端が押しつぶされて
内部接続端子５に接合されている。接合界面１６には樹
脂６やフィラー７が介在しない状態で部分的ながら金属
的に接合している。チップ１と配線基板４との間隙は、
初期バンプ寸法が図１で示した値の場合、４０±１５μ
ｍとなるように接合条件を選択している。この場合の圧
着バンプ形状は、チップ側の１段目の直径は初期と同じ
１００μｍ、基板側の２段目の直径は押し潰されて大き
くなり５０μｍであり、圧着後も２段形状のままであ
る。チップと基板との間には平均粒径２μｍのシリカフ
ィラー２７を含むエポキシ樹脂２６を基材とするアンダ
ーフィル８′がボイドの無い状態で充填されている。半
導体チップの電極は、半導体チップの周辺に配置された
場合と半導体チップの全面にエリア状に配置された場合
があるが、いずれも同様の断面構造となる。ただし、基
板の裏面の外部接続端子との配置の関係で、基板の配線
パターンは大きく異なる。基板の最小寸法は、チップと
同じサイズで構成できる。また、無機フィラーにＳｉＯ
2 粒子を用いたが、Ａｌ2Ｏ3粒子や他の絶縁粒子を用い
ることも可能である。
【００２０】ここで、本発明の実装方法を実現するため
の接合装置について説明する。従来の半導体実装用の超
音波接合装置には、以下に述べる理由によって、超音波
発振系のホーンや接合ツールを加熱できる装置がなく、
また５kgを超える高い荷重を加えて半導体を超音波接合
できる装置が無かった。まず、従来の装置で超音波発振
系の超音波ホーンや接合ツールを加熱できなかったの
は、 １）発振子の耐熱性が低い上に、発振子とホーンがダイ
レクトに結合された構造のため両者間の熱絶縁が難しい
こと、 ２）温度が変動した場合に共振周波数が変化して安定し
た超音波発振が得られないこと、等の理由による。この
ため従来の装置では加熱ステージに搭載した基板側から
加熱せざるを得ず、基板温度がチップ温度より高くな
り、接合後の冷却工程で熱膨張の大きい基板の収縮によ
って接合部に大きな歪みが発生し、断線不良が発生しや
すいという問題があった。
【００２１】次に、従来装置で高い荷重を加えて超音波
接合できる装置がなかったのは、高荷重条件下で安定に
発振するための振動系を構造設計することが、 １）高剛性にするとホーンの断面が大きくなって接合に
有効な振動方向以外の複雑な振動モードが発生するこ
と、 ２）ホーンの断面を小さくして低剛性にすると荷重によ
る変形によって共振周波数が変化して安定な発振が得ら
れなくなることの理由により、難しかったためである。
このため実際には、Ａｕバンプを数〜十数個程度形成し
た数mm角サイズの小さい強誘電体チップを熱膨張の小さ
いセラミック基板に樹脂シート無しの状態で接合した例
しかなかった。
【００２２】我々はこれらの問題を解決するために、後
で述べるような加熱機能付きで特殊なホーン形状を有す
る超音波発振機構を開発し、同時に超音波周波数を従来
の６０ｋＨｚから５０ｋＨｚに下げることによって、高
温加熱・高荷重条件下で安定に超音波発振が可能な接合
装置を開発した。この接合装置について説明する。チッ
プのフリップチップ接合では、チップに形成したバンプ
を大きく変形させて基板のそりやバンプ高さのばらつき
を吸収し、全点を確実に接合する必要がある。このた
め、有機基板を対象とした場合、通常のバンプの潰し量
を数十μｍ程度とみると、バンプを潰す過程でチップに
傾きを与えては接合品質レベルのばらつき原因となる。
このため、接合ツールは平衡度を保ちながら下降できる
構造である必要がある。そこで本実施例の装置では、荷
重を受け持つ強度部材の構成を左右対称とし、対称軸上
に加圧駆動系と接合部材を押す接合ツールの中心軸を配
置する構成とした。このことにより、接合荷重を大きく
した場合でも常に接合ツールの面は平衡度を保つことが
できる。
【００２３】次に、接合ツールを加熱する構造について
説明する。ワークに超音波振動と荷重を加える接合ツー
ル自体は、容積が小さくて熱容量が小さいため、ワーク
の熱変動を受けやすい。このため、容積が大きい超音波
ホーンの本体を加熱する構造として温度の安定性を確保
し、超音波振動子の熱損傷を防ぐため、超音波振動子と
超音波ホーンの間に超音波伝達特性に優れる放熱部品を
挿入した構造とした。超音波の伝達損失は増加し変動す
る可能性があるが、振動子への入力を大きくした状態で
発振させることで、伝達損失の増加を補いかつ変動の影
響を低減している。
【００２４】超音波ホーンの加熱温度が変わると部材の
音速が変わって共振周波数が変化し、極端な場合は発振
しない状態となる。このため、本開発装置においては、
接合温度毎に寸法の異なる超音波ホーンを用意した。１
つの超音波ホーンでカバーできる温度範囲は超音波周波
数とホーン形状によって異なるが、ここでは±３０℃の
範囲とした。
【００２５】次に、高荷重下で安定に発振可能な超音波
ホーン形状について述べる。超音波ホーンは接合ツール
の平衡度維持のため左右対称な形状で加工され、左右の
ノード点で荷重印加部材に保持された構造である。この
ため、ホーンは両端支持で中心荷重の梁の曲げ変形を受
ける。ホーンの剛性が低いと曲げ変形量が大きくなり、
ホーンが上下非対称となって、ホーンの軸方向以外の振
動モードが発生し、発振が不安定となると同時に上下方
向の振動が発生すると接合性も悪くなる。一方、剛性を
あげるため、ホーンの断面積を大きくすると、面内の振
動が均一とならずに複雑な振動モードが発生し、発振が
不安定となると同時に接合性の低下を招く。このため本
装置では、曲げ剛性に影響の大きい上下方向の板厚を大
きくし、断面積を小さくするためにホーンにスリットを
設けた構造とした。スリットの効果によってホーンの断
面が上下に分割されるため、振動が伝わる方向の実質的
な断面が小さくなって振動モードの単一化が図れ、曲げ
剛性に影響するホーンの厚みが大きいため変形を抑える
ことができて超音波の安定発振が可能となったのであ
る。さらに、本装置では、超音波周波数を従来の６０Ｋ
Ｈｚから５０ＫＨｚに周波数を低減し、ホーンの温度や
歪みの変化に対して共振点の変動率が小さくなるように
し、超音波の安定発振化を図っている。
【００２６】図４に本実施例で用いた接合装置を示す。
図において、装置本体は支持架台４１，支持筐体４２，
加圧機構４３，チップ加熱兼超音波発振機構４４，基板
加熱機構４６，位置合わせ駆動機構４５，ワーク観察機
構４７，基板搬送機構４９，チップ搬送機構４８から構
成される。ワーク観察機構は配線基板４と半導体チップ
１の間に光学機構を挿入して上下の画像を取り込み、位
置ずれを検出する機能をもっている。その情報に基づい
て位置合わせ駆動機構で調整を行うのである。
【００２７】図５は、図４の装置の詳細である。加圧機
構４３は圧力センサ５０からの出力を検知して自動的に
設定値に調整するサーボモータ駆動方式を採用してい
る。超音波振動子５１は放熱部品５２とフランジ機構５
３を持つ振動増幅部品５４を介して超音波ホーン５５と
連結されている。超音波ホーン５５は、接合ツール５６
と一体で形成され、上下の中心で左右対称の位置に加熱
ヒーター１２が取り付けられている。また、左右上下対
称の位置に貫通孔（スリット）が設けられ、ホーン内の
振動モードが一軸方向のみの単一モードとなるように工
夫している。超音波ホーン内部には、ワーク吸着用の吸
引孔５７が設けられており、接合ツールの先端には寿命
向上のため超硬材５８が接合されている。超音波振動機
構は振動のノード位置に取り付けられたフランジを介し
て振動系支持部材５９に取り付けられている。位置ずれ
判定機構は、ハーフミラー５１０とＣＣＤセンサ５１１
から成る光学ヘッド５１２と、画像処理により位置ずれ
を判定する処理回路５１３から構成される。光学ヘッド
５１２からの情報は、ケーブル５１４を介して処理回路
５１３へ伝達される。光学ヘッド５１２は可動機構を備
えており、接合位置と待避位置をサンプル毎に一往復す
る動きをする。
【００２８】本接合装置によれば、超音波ホーンの形状
に工夫を加えたことによって高い剛性を有する超音波ホ
ーンの振動モードを一軸のみの単一モードに制御でき、
振動系の荷重印加構造をフランジ機構５３により２点支
持とし、かつ接合ツールの力の作用点に対して形状を左
右対象としたことによって高い荷重を加えて振動系が歪
んでもツール面の平衡度を保つことができるため、多ピ
ンのＬＳＩチップに対してツールの平衡度を保ちながら
高い荷重と接合に必要な良質の超音波振動を加えること
が可能となる。この結果、多ピンのＬＳＩチップの貴金
属バンプを基板の貴金属パッドに低温条件で超音波エネ
ルギーを利用して確実に金属接合できるのである。
【００２９】また、本接合装置では、図６に示すように
接合ツールとワークの間に有機テープを供給する機構を
有していることが好ましい。図において、超音波ホーン
５５と一体化された接合ツール５６の先端にポリイミド
の有機テープ６０が配置され、有機テープはロール６１
側から巻き取り機構６２，６３によって順次送り出さ
れ、接合毎に新しいテープがツール下に供給される機構
となっている。有機テープにはワーク吸着のための孔６
４が設けられ、ツールの吸引孔と位置が合うようにテー
プ送り位置が制御されている。有機テープは熱可塑性と
熱硬化性のいずれのテープでもよいが、超音波の吸収が
少なくなるように剛性が高い必要があり、弾性率として
１〜１００ＧＰａが望ましい。ポリイミドは約９ＧＰａ
である。
【００３０】これにより、超硬材の接合ツールとＬＳＩ
チップの間にそれらよりは軟質の有機材を挟ませること
ができるため、チップ面を傷つけることがなくなる。し
たがって、ツールの損傷がなくなるため、ツール寿命を
長くできるという効果がある。また、両者の密着がよく
なり、滑りが小さくなるため超音波振動の伝達率がよく
なり、接合性の向上がはかれるという効果もある。
【００３１】この接合装置によって種々の接合実験を重
ねた結果、 １）樹脂を挿入した状態での貴金属バンプ／貴金属膜形
成端子接合において、両者間の樹脂を強制的に外部に排
出して金属接合を達成できること、 ２）そのため樹脂を挿入した状態でのフリップチップ接
合において接続部の接触抵抗を０.１ 〜１０ｍΩ程度に
低減できること、 ３）基板側の温度をチップ側の温度と同等か低くするこ
とで冷却過程における熱歪みの発生を低減し、大面積の
チップの接合や熱膨張の大きい有機基板への接合が可能
であること、 ４）バンプサイズ５０〜１００μｍ直径のバンプで１０
００ピンクラスのチップのフリップチップ接合が可能で
あることを確認したのである。
【００３２】図２６に、バンプ接合部の拡大写真の一例
を示す。アンダーフィル樹脂が欠陥無く充填され、かつ
ボイド欠陥はあるもののバンプとパッドとの間が金属接
合されている状況が確認できる。貴金属バンプと基板側
の貴金属パッドを金属接合したことにより、接続部の電
気抵抗は接合界面の接触抵抗を大幅に低減することがで
きる。従来の方式ではバンプサイズ５０〜１００μｍの
場合で数十〜百数十ｍΩの抵抗値となるのに対し、本発
明による構造では０.１ 〜１０ｍΩの範囲に低減できる
ことが判明した。
【００３３】本実施例によれば、基板と樹脂シートとチ
ップを積層した状態で熱と超音波振動を加えて圧着する
方法としているため、Ａｕバンプが加熱により軟化した
樹脂を押し退けて基板のＡｕパッドと接触し、さらに超
音波振動によってバンプと内部接続端子との金属接合が
達成されるため、Ａｕバンプ／Ａｕパッド間の金属接合
と、チップと基板との間への樹脂充填からなる半導体チ
ップのフリップチップ実装を１つの工程で行えて生産性
を高くでき、しかもＡｕ／Ａｕの金属接合が達成される
ため接続部の電気抵抗を小さくでき、さらに高フィラー
含有率の樹脂を用いてボイドフリーのアンダーフィル充
填が可能なため実装信頼性を高くでき、生産性と電気特
性と信頼性に優れたフリップチップ実装方法を提供する
ことができる。信頼性に関して詳述すれば、アンダーフ
ィルをボイドフリーで形成できることによって、ボイド
中の水分の気化膨張に起因するリフロー時の接合部剥離
を防止でき、またフィラー含有率を高くして熱膨張率を
基板と同等の２０×１０-6／℃より小さくしたアンダー
フィルでチップと基板を固着することによって、温度変
化に伴って発生する熱歪みをチップ，バンプ，基板に均
等に分散させて温度サイクル寿命を伸ばすことができ、
さらに、高温下で金属的に安定なＡｕ／Ａｕ接合である
ため高温寿命に優れる実装構造を提供できるのである。
アンダーフィルの熱膨張率は、１０〜２５×１０-6／℃
とすることが好ましい。図８は、図１，図２，図３で示
す方法で作製した半導体実装品におけるアンダーフィル
中のボイド発生率を示す。比較のため、従来の接合後に
液状樹脂を注入する方式の結果をプロットしている。組
み立て後に樹脂を注入する方式では、フィラー含有量が
多くなると流動性が低下し、チップと基板との間のギャ
ップが小さいほど、またチップサイズが大きいほどボイ
ド発生率が上昇する。従来法では、フィラー含有量が５
０％を超えるとボイドを無くすことが困難となる。一辺
から樹脂を供給した場合のボイドの発生は、毛細管現象
による樹脂の侵入速度がバンプの存在によって場所によ
り異なる為に生じる問題で、空気の巻き込みによって生
じる。このため、発生するボイドの大きさはチップと基
板との間のギャップに相当するサイズのものが存在す
る。
【００３４】一方、樹脂シート方式では、低弾性の固形
の状態で圧力を加えた段階で、チップ／樹脂シート間，
基板／樹脂シート間の隙間に存在したガスが圧力によっ
て外に排出され、さらに樹脂を内部から外部に押し出す
方向に流動してガスを排出方向に作用するため、大きな
ボイドの発生率はゼロとなるのである。仮に両間隙にガ
スが残存した場合でもその体積は非常に小さいものであ
り、強度的な低下あるいは吸湿に伴うリフロークラック
の発生等の問題にはならないのである。すなわち、ボイ
ド欠陥に起因する不良の発生は１００％回避できるので
ある。また、樹脂シート方式により、チップと基板との
間にフィラー含有率５０vol％ 以上の樹脂をボイド無し
に形成して接着硬化したことにより、樹脂の硬化温度以
下の条件においてＡｕバンプ接合部には樹脂の収縮によ
り常に圧縮力が加えられた状態となるために、実装品を
温度サイクル試験にかけたときの断線不良に至るまでの
寿命を大幅に向上できる。また、樹脂のフィラー含有率
を高く出来るため、熱膨張率をＡｕの熱膨張率と同等に
できる。さらに、樹脂中のフィラー分布の変動を小さく
出来るため、温度サイクルを加えたときのＡｕバンプや
樹脂内に発生する応力が変動せず、このことによっても
断線不良に至るまでの寿命を大幅に向上できるのであ
る。
【００３５】また、本実施例の構造において、半導体チ
ップを５０μｍ厚、配線基板を２５μｍ厚のポリイミド
フィルム、配線Ｃｕ箔を３μｍとすることによって、パ
ッケージ厚さを１００μｍ以下に薄くでき、同時に、チ
ップと同等サイズまで小型化が可能で、超薄型かつ小型
の半導体パッケージを提供できるのである。
【００３６】また、本実施例によれば、バンプ形状をチ
ップ側で１００μｍと大きくして２段目を４０μｍと小
さくし、基板上パッドとの接合をバンプの２段目で行っ
ているので、ボンディング時にチップ側に加わる応力
（Ａｕの降伏応力×基板側接合面積／チップ側接合面
積）は、Ａｕの降伏強度の数分の１程度の小さな値に抑
えることができる。このため、フリップチップ実装工程
における電極下のチップダメージを低減して組み立て歩
留まりの向上を図れるという効果がある。また、樹脂シ
ートに混入する固形フィラーのサイズを数μｍと間隙の
１／３以下に小さくしているため、固形フィラーが一列
に積み重なって荷重によってチップに高い応力を加える
可能性が無くなり、これが原因となる組み立て不良を完
全に防止できるという効果があるのである。 （実施例２）別の実施例として、実施例１における半硬
化状態の樹脂シートをチップと基板との間に挟む代わり
に、基板のチップ搭載エリアに絶縁無機フィラー（Ｓｉ
Ｏ2：平均粒径１μｍ，最大７μｍ）を含む液状エポキ
シ樹脂を予め厚さ５０μｍ程度塗布し、その後すぐに液
状樹脂の上からＡｕバンプ付きのチップを搭載して超音
波接合を行って、引き続き１５０℃−３０分の硬化処理
を施した。液状樹脂の場合、基板のパッド面が樹脂で汚
染されるが、接合条件を高荷重あるいは高い超音波パワ
ーの条件とすることで、部分的な金属接合を達成できる
ことを確認した。液状樹脂は、エポキシ樹脂以外にフェ
ノール樹脂など他の熱硬化性樹脂を使うこともできる。
【００３７】本実施例においても、実施例１と同様の効
果が得られる。さらに樹脂の供給が印刷方式を採用でき
るため容易となって生産性を向上できるという効果があ
る。また、シートに比べて、液状樹脂を使用した場合に
は生産工数が少ないため材料の価格が安く、実装製品を
低コスト化できるという利点もある。
【００３８】なお、図では示していないが、樹脂シート
中のフィラー含有率が５０％でフィラーの平面分布が、
１mm角エリアのフィラー含有率のばらつきで最大±５％
以下に制御されたものを用いて実装した半導体実装品
と、含有率が同一の液状樹脂をフリップチップ接合後に
充填したボイドの無い半導体実装品を、同一の温度サイ
クル試験にかけて比較すると、断線に至るまでの温度サ
イクル数に明瞭な差があり、シート状で供給した方が寿
命が長いことが確認された。この原因は、解析の結果、
樹脂シート供給方式のチップと基板との間のフィラー分
布はほぼ樹脂シート状態時でのフィラー分布に倣うのに
対し、液状樹脂供給方式では供給の上流側領域でフィラ
ーが多く下流側で少なくなる現象が生じ、上記半導体実
装品で最大２０％の差が生じたためと判明した。
【００３９】すなわち、本実施例により、チップと基板
との間のフィラー含有率の分布を±５％以下に制御する
ことによって、温度サイクル寿命を向上できることが判
明したのである。 （実施例３）図９は、本発明によるフリップチップ実装
方法の他の実施例を示す。図において、チップ１の電極
２（Ａｌ電極）にはＡｕバンプ３がボールボンディング
法によって形成されている。このときの初期のバンプ直
径は６０μｍ、２段目の直径３５μｍ，バンプ高さ８０
μｍ、１段目の肩の高さ１０μｍとしている。樹脂シー
トは２枚を用い、チップ側には球状ＳｉＯ2 粒子から成
るフィラー７の含有率が６５％の高フィラー含有エポキ
シ樹脂シート９０，基板側には上記と同様のフィラー７
の含有率が３５％の低フィラー含有エポキシ樹脂シート
９１がくるように配置して積層している。基板４の内部
接続端子５には最表面に０.５μｍ 厚さのＡｕ膜が形成
されている。図の配置で積層した後の接合工程は、実施
例１と同様である。
【００４０】図１０は、図９の部品を接合した後の接合
部の断面構造を拡大して示す。図において、アンダーフ
ィル８′はフィラー７が高密度に充填された低熱膨張層
９２とフィラー密度が低い中熱膨張層９３から構成さ
れ、その界面はフィラー充填率が連続的に変わる傾斜領
域を経て一体化した構造となっている。このとき、樹脂
の熱膨張率は、チップに近い部分よりも基板に近い部分
の方が高くなる構造となっている。また、樹脂に含まれ
る無機フィラーの含有率が、チップに近い部分よりも基
板に近い部分の方が低い構造となっている。圧着したＡ
ｕバンプ３の形状は、チップ側の接合部が広く、その上
に接合部よりは小さいＡｕの柱が立ち、柱の先端で基板
の内部接続端子に接合された形状にしている。バンプと
内部接続端子との接合は、少なくとも接触面の一部で金
属接合が達成された状態となっている。
【００４１】図１１は、フィラー含有量を変えたサンプ
ルを温度サイクル試験にかけたときの不良発生率のワイ
ブルプロットを示す。アンダーフィル樹脂は熱膨張率が
高いため、フィラー無しの状態では、寿命が短い。アン
ダーフィル樹脂の熱膨張率よりも低い熱膨張率を有する
フィラー材を混入して熱膨張を下げていくと、寿命は向
上し、この場合はフィラー含有量５０％あるいは２層ア
ンダーフィルを使用した場合に１０００サイクルを超え
る寿命を示した。フィラー含有量７０％以上のアンダー
フィルをボイドフリーで充填可能な方法は、本発明によ
る方法のみであり、２層方式も本発明の方法によって初
めて可能な構造と言える。すなわち、本発明の実施例に
よって、高信頼のフリップチップ実装製品を提供できる
のである。
【００４２】本実施例によれば、実施例１で得られる効
果の他に次のような効果がある。アンダーフィルを２層
に分けてチップ側はＳｉに合わせて低熱膨張、基板側は
樹脂基板にあわせて中熱膨張としているため、チップ／
アンダーフィル間及び基板／アンダーフィル間の熱膨張
率が近くて両界面での熱歪みに伴う剪断応力の発生が小
さい。その結果チップ／バンプ間及び基板／バンプ間の
接合部に発生する熱応力を小さくでき、チップ／アンダ
ーフィル間及び基板／アンダーフィル間の剥離を防ぎ、
Ａｕバンプの接合界面での剥離断線を防止できる。これ
により、実装信頼性を著しく高くできるのである。な
お、アンダーフィルの中間部では大きな熱歪みが発生す
るが、傾斜構造によって連続的な熱膨張率の変化とな
る。したがって、Ａｕバンプの中央部の広い領域で熱歪
みをうける構造となるため局所的な応力集中が発生せ
ず、さらにバルクのＡｕバンプ部で応力を受ける状態と
なるため、接合界面で応力を受ける構造よりは遥かに信
頼性を高くできるのである。 （実施例４）別の実施例として、実施例１におけるバン
プ及び配線基板の内部接続端子表面の材料を、大気中で
わずかに酸化するものの２００℃以上で酸素と容易に乖
離するＡｇ、高温では酸化するが室温から接合温度２０
０℃までの領域で酸化膜を形成し難いＰｄ，Ｐｔの材料
とした。また、アンダーフィル用樹脂剤をポリイミド樹
脂とエポキシ樹脂の複合樹脂のみとする実装を試みた。
Ａｇ，Ｐｄ，Ｐｔ共に素材が柔らかく、酸化膜があって
も接合に影響を与えるほどの厚さでは存在しないため、
振幅１〜５μｍ程度の超音波振動を加えることによって
金属接合が容易に達成される。ここでは、周波数５０ｋ
Ｈｚ、チップ振幅１μｍ（ツール振幅３μｍ）の条件で
接合を実施した。
【００４３】本実施例においても、実施例１と同様の実
装方法が採用可能で、Ａｕの場合と同様に金属接合が達
成されるため電気特性において接続抵抗を０.１ 〜１０
ｍΩの範囲に低減できるという効果が得られる。 （実施例５）図１２には、配線基板側の内部接続端子に
Ａｕバンプと反応して２１７℃で共晶反応によって溶融
する低融点金属（Ｓｎ膜）を形成してフリップチップ接
合する場合の接合条件のチャート図を示す。基本的な実
装時の部品構成は図１と全く同様であるが、加熱を接合
ツール側のみから行う方式にしている点と、パッドの材
質がＡｕからＳｎに変えた点が異なる。図１２におい
て、ワークに荷重を掛けた後に接合ツールをパルスヒー
タにより瞬間的に加熱し、チップ側からワークを加熱し
た。ワークが樹脂軟化温度に到達した時点から、ワーク
に加える荷重を増加させつつ接合ツールを介してワーク
に超音波を加えた。ここでは、ワーク温度がＡｕ−Ｓｎ
共晶温度（２１７℃）を超えて２３５℃に達するまで加
熱を行った。超音波を加える時間は、ワークがＡｕ−Ｓ
ｎ共晶温度に到達してから所定の時間加えるように設定
するが、ここでは１５０ｍｓで行った。超音波の印加を
停止するとほぼ同時にパルスヒータの加熱を停止し、ワ
ークが樹脂の軟化温度以下の５０℃になったところで荷
重を開放し、ワークを接合装置から取り出した。その
後、高温槽等の加熱装置で１８０℃−１０分のベーキン
グ処理を行って樹脂を完全硬化させた。
【００４４】図１３は、図１２のチャートの（２），
（３），（４）の時点における接合部断面の模式図を示
す。（２）の段階では、樹脂の軟化に伴って突起してい
るＡｕバンプ３が樹脂シート８に押し込まれ、樹脂フィ
ルムの厚さを選択すれば、バンプがパッド１３１に接触
する状態となる。荷重は、Ａｕバンプと固相のＳｎめっ
き面１３０で支えられている。（３）の段階では、Ａｕ
バンプ３の振動摩擦によってバンプ下のＳｎが機械的に
外部に押し出されつつ、ＡｕとＳｎが密着した領域でＡ
ｕ−Ｓｎ共晶反応が生じて融液１３２が形成され始め
る。接合が終了した（４）の段階では、Ａｕバンプ３は
ＡｕリッチなＡｕＳｎ層１３５とＣｕＳｎ層１３３を介
して内部接続端子５（Ｃｕパッド）に接合された状態と
なる。接合過程で形成された低融点のＡｕ−Ｓｎ共晶合
金はバンプの周囲に押し出されてフィレット１３４を形
成している。バンプの外のＳｎめっき膜は２３２℃に加
熱された段階で一度溶融するが、下地のＣｕ反応してＣ
ｕＳｎ化合物１３３を形成して高融点化し、等温凝固し
ている。
【００４５】本実施例によれば、基板と樹脂シートとチ
ップを積層した状態で熱と超音波振動を加えて圧着する
方法としているため、実施例１と同様に生産性の高い実
装方法を提供できるのである。また、本実施例のＡｕバ
ンプとＳｎめっき膜の接合材料の組み合わせでは、接合
界面で一度溶融層を形成して接合する過程を採るため、
接合表面の有機汚染等に起因する接合不良の発生を低減
することができ、しかも低荷重かつ低超音波パワーの接
合条件で接合することができてチップダメージの発生を
低減することができ、生産歩留まりの高い実装方法を提
供できるのである。なお、接合界面に形成される低融点
合金は、荷重と超音波振動によってバンプの外に排出さ
れるため、接合終了時点で接合界面に残されたＳｎを含
む合金は高融点の合金のみとなり、接合部を構成する金
属の融点を２７５℃以上とすることができる。はんだ付
け実装時の加熱温度は２５０℃以下であるため、プリン
ト基板等へのはんだ付け実装時に加熱されても再溶融す
ることがなく高温耐熱性にも優れており、接合部の耐熱
性は問題が無いのである。
【００４６】また本実施例では、金属接合が達成される
ため接続部の電気抵抗を小さくでき、しかも高フィラー
含有率の樹脂を用いてボイドフリーのアンダーフィル充
填が可能なため実装信頼性を高くできるのである。さら
に、本実施例の構造においては、図１の実施例と同様
に、パッケージ厚さを薄くでき、同時に、チップと同等
サイズまで小型化が可能で、超薄型かつ小型の半導体パ
ッケージを提供できるのである。 （実施例６）別の実施例として、実施例６におけるパッ
ド側の接合用Ｓｎめっき材を、低融点金属であるＩｎ，
Ｇａ，Ｔｌに代えて実装を試みた。接合温度はＩｎで１
８０℃、Ｇａで１５０℃、Ｔｌで１５０℃とし、他の接
合条件は実施例６と同様の条件とした。いずれの材料の
場合においても接合界面から荷重と超音波振動によって
低融点層を外部に排出でき、Ｓｎを用いた場合と同様に
高融点の接合部が得られることを確認した。
【００４７】本実施例においても、接合後の接続部の耐
熱性を向上できるため、実施例６と同様の効果が得られ
る。さらに、Ｓｎよりは融点あるいは共晶点が低いため
接合温度を２００℃以下に下げることができ、接合後の
冷却過程において発生する熱応力を下げることができ、
実装工程のチップ損傷を低減できて組み立て歩留りを向
上できるという効果がある。低融点金属には実施例で記
載した金属以外にも、単独での溶融温度が２５０℃以下
あるいは貴金属バンプと合金化したときの溶融温度が２
５０℃以下となる金属あるいは合金で構成されているも
のであれば使用することが可能である。
【００４８】図１４は、超音波ホーンの加熱方式の他の
実施例である。図において、超音波ホーン５５と一体化
した接合ツール先端に電気導通性のセラミック板：ヒー
ターチップ１４０が接合され、ヒーターチップへの電流
供給機構１４１が設けられている。接合毎にヒーターチ
ップにパルス的に通電して瞬時加熱を行っている。ヒー
ターチップは熱容量が小さいため、通電中は高温となる
が、通電を止めることによって短時間に温度を下げられ
るという特徴がある。
【００４９】本実施例によれば、接合材質が貴金属バン
プとＳｎめっきパッドのような場合に、接合ツール側か
ら瞬時に加熱してＳｎを溶融させてＡｕ−Ｓｎ共晶接合
を達成させ、超音波振動で融液を強制的に界面から排出
して高融点接合部を形成した後、加圧した状態で加熱を
止めて短時間に冷却することができるため、低融点金属
を使って耐熱性のある接合部を得ることができ、同時に
冷却過程での熱収縮による接合部破損を防ぐことがで
き、しかも量産ラインで生産性を損なうことなく信頼性
のある接合ができるという効果が得られるのである。 （実施例７）図１５は、本発明のフリップチップ実装に
好適な貴金属バンプ形状の一実施例を示す。（ａ）はス
タッドバンプの場合で、半導体チップ１（Ｓｉチップ）
の電極２（Ａｌ電極）にボールボンディング法によって
Ａｕスタッドバンプ３を形成している。Ａｕスタッドバ
ンプ形状が、ＡｕバンプとＡｌ電極の接合部の直径１５
１に対してバンプ上部の接合潰し高さレベルでの直径１
５０が面積比で１／２〜１／３以下となるように、初期
ボールサイズとキャピラリサイズと接合条件を選択して
いる。初期ボールサイズ８０μｍ，キャピラリのホール
径４０μｍで圧着後のボール径１００μｍでバンプ形成
した場合、フリップチップの接合条件を荷重：５０ｇ／
バンプ，温度：１００℃，振動振幅：３μｍ，接合時
間：300ｍｓを選択すれば、チップ側接合面の直径８０
〜９０μｍ，基板側の接合面の直径４０〜４５μｍにで
きる。また、（ｂ）は２段めっきバンプの場合で、１段
目と２段目の面積比が１／２〜１／３以下となるように
直径比率を選択している。（ｃ）は、先端が尖った形状
のめっきバンプの場合で、接合潰し高さ位置と根元の面
積比が１／２〜１／３以下となるような形状に制御して
いる。
【００５０】図１６は、図１５の（ｂ）のめっきバンプ
を使った場合のフリップチップ実装部の断面構造を示
す。接合面積は、バンプ／バリアメタル／Ａｌ電極界面
の面積が約０.００３６mm2 、バンプ／基板のＡｕめっ
きランドの接合面積が約0.00081mm2 としており、後者
の接合面積は前者の接合面積の約２３％と小さくしてい
る。図のめっきバンプ３は全体をＡｕで形成している
が、一段目をＣｕめっき、２段目をＡｕめっきとし、高
さをそれぞれ１０μｍ，２０μｍとしたものも試作し
た。
【００５１】図１７は、チップ側と基板側にそれぞれＡ
ｕバンプを形成した場合のフリップチップ実装部の断面
構造を示す。接合部の面積に対してチップ側のＡｕめっ
きバンプ３の横断面の面積が比率で２〜３倍以上となる
ように大きさに調整し、チップ側のバンプサイズを６０
μｍ角、基板側のバンプサイズを４０μｍ角としてい
る。図では、チップ側と基板側をいずれもＡｕめっきバ
ンプとしたものと、チップ側をＮｉ／Ａｕめっき構造と
したもの、基板側をＣｕ／Ｎｉめっき及びＮｉ／Ａｕめ
っきしたもの、および基板側をＡｕスタッドバンプとし
たものを実施した。
【００５２】これらの実施例においては、いずれの場合
も接合界面の面積に対してチップ側のバンプ付け根の面
積が２〜３倍以上大きくなる構造としているため、超音
波フリップチップ接合時にチップ側のＡｌ電極に加えら
れる応力がＡｕの降伏強度（６０〜８０ＭＰａ）の１／
２〜１／３以下となり、チップダメージの発生を防止し
て組み立て歩留まりの高い実装が可能となるのである。
【００５３】また、貴金属バンプの形状を、チップ側の
接合面積が基板側の接合面積に対して４割以上大きくな
るように選択することが好ましい。通常、超音波を使っ
たフリップチップ接合では、バンプ下のチップ基板に高
い剪断応力が発生してチップダメージが発生する可能性
があるが、チップ側にバンプを介して加えられる剪断応
力はＡｕバンプの降伏強度に基板側とチップ側の面積比
率を掛けた値となるため、本発明ではその値をＡｕバン
プの降伏強度の７割以下に低減でき、チップダメージの
発生を大幅に低減できるのである。 （実施例８）図１８は、Ａｕめっきバンプを使用した場
合のフリップチップ実装におけるエポキシ樹脂ベースの
アンダーフィルのＳｉＯ2 フィラー含有量とボイド発生
率の関係を示す。Ａｕめっきバンプでは、バンプ高さを
高くするとそれだけコストが上昇するため、できるだけ
低いバンプを採用することになる。最小高さは、基板の
反りや厚さばらつき、パッド高さばらつきをバンプの変
形で吸収できる高さとなる。ギャップが５，１０μｍの
場合とも、フィラーを含まなくてもボイド発生確率が高
いが、シート挿入方式ではギャップに関係なく、問題と
なる数十μｍ以上の大きさのボイド発生確率をゼロにす
ることができる。
【００５４】図１９は、接合温度とアンダーフィルの有
無を変えた場合のバンプ高さと温度サイクル試験での断
線不良発生率の関係を示す。アンダーフィルの無い場
合、バンプ高さ５０μｍ以下の領域では高さが低いほど
断線不良が発生しやすい傾向を示し、接合温度が高いほ
ど残留歪みが増えて断線不良発生率が高くなる傾向を示
す。アンダーフィルを充填すると、チップと基板が固着
されてチップと基板の熱膨張差が反り変形で吸収され、
バンプに大きな剪断応力や引張り応力を生じさせないた
め、断線不良に至る寿命が大幅に改善される。このた
め、半導体部品に要求される試験基準では断線に至らな
い。 （実施例９）図２０は、本発明によるフリップチップ実
装構造を適用したＢＧＡパッケージの断面構造の一例を
示す。図において、半導体チップ１(Ｓｉチップ)のエリ
ア上に配置されたＡｌ電極２にはボールボンディング法
の引き千切りタイプで形成したＡｕバンプ３が搭載され
ている。配線基板４（ガラスエポキシ基板）のチップ側
にはチップのＡｌ電極に対応した位置に３５μｍ厚さの
内部接続端子５（Ｃｕパターン）の上に５μｍ厚さのＮ
ｉ／０.５μｍ 厚さのＡｕ膜２００が無電解めっきによ
り形成されている。基板の反対側にはチップ側の面と同
様の材料構成の半田バンプ用パッド（外部接続端子）９
が形成され、半田ボールバンプが搭載されている。この
パッドのＡｕめっきは、半田搭載時に半田中に溶解する
ため、パッケージ完成状態においてはＮｉめっき膜と半
田が直接接合された状態になっている。チップ上のＡｕ
バンプと基板上のＡｕめっきパッドは超音波熱圧着接合
による金属的な結合によって接続されており、チップと
基板との間の空間は低熱膨張の絶縁性無機フィラー７
（ＳｉＯ2粒子）と熱硬化性樹脂６(エポキシ樹脂）で構
成されるアンダーフィル８′で埋められている。エポキ
シ樹脂とＳｉＯ2 粒子の体積比率は１：２である。バン
プ高さは６０μｍ、Ａｕ／Ａｕ接合部の直径は３０μ
ｍ、Ａｕ／Ａｌ接合部の直径は８０μｍである。初期の
バンプ高さ１００μｍから４０μｍ変形させ、キャピラ
リのホールで形成される２段目の肩と同じか少し先端に
寄った位置までワイヤ部を潰している。
【００５５】本実施例によれば、スタッドバンプの先端
部で接合しているため、１バンプ当りの荷重を数十〜数
百ｍＮの低荷重で接合でき、数千ピンの多ピンＬＳＩチ
ップでもチップクラックを生じることなくＡｕ／Ａｕの
金属接合によってフリップチップ実装できる。また、バ
ンプ高さを高くして低熱膨張のアンダーフィルでチップ
と基板との間を固着しているため、接合されたバンプに
加わる歪みが非常に小さくなり、アンダーフィル樹脂の
もう一つの効果としてバンプ全体に均等に歪みを分散さ
せるため、パッケージとしての温度サイクル信頼性を著
しく向上することができる。また、マザーボードとチッ
プ間の電気的接続を最短距離で結線できるため、チップ
のクロック周波数が数百ＭＨｚを超えるような高性能の
ＬＳＩを搭載した場合でも、その性能を損なうことのな
い電子機器の実装が可能となるのである。また、内部接
続パッドと外部接続パッド間の配線も貫通孔を最大限に
活用することで、隣接パッド間に通す配線数を低減する
ことができ、その結果、基板の外部接続パッドピッチを
詰めることができてパッケージサイズの小型化が可能と
なるのである。また、内部接続部の耐熱性は樹脂の耐熱
温度に比べて十分高いため、パッケージを配線基板に搭
載する半田リフロー工程において、なんら問題を生じる
ことが無いのである。 （実施例１０）図２１は、本発明によるフリップチップ
実装構造を適用したテープＢＧＡパッケージの断面構造
の一実施例を示す。図において、半導体チップ１(Ｓｉ
チップ)の電極２（Ａｌ電極パッド）には、Ａｕめっき
バンプ３が形成されている。厚さ５０μｍのポリイミド
フィルムを基材とする配線基板４（テープ基板）の中央
にはチップのパッド形成エリアより小さい開口部が設け
られ、片面には厚さ５μｍのＣｕ配線パターン２０２が
形成されている。内部接続リード２１０の表面には厚さ
０.５μｍ のＡｕめっきが施され、テープ基板が開口さ
れて形成された半田バンプ用パッド（外部接続端子）９
には半田ボールバンプ２０１が形成されている。チップ
の周囲の半田バンプを形成した領域のテープ基板には、
テープの変形を防ぐ目的でスティフナー２１１が接着剤
２１２で貼り付けられている。チップのＡｕバンプと内
部接続リードはＡｕ／Ａｕの金属接合で接続され、テー
プ／チップ間が樹脂の熱膨張率よりも低い熱膨張率を有
する球状フィラーを含む樹脂で充填されている。Ａｕバ
ンプは、初期高さ２０μｍ×２０μｍ角の方形で、圧着
後の高さが低い所で１０μｍとなる条件で接合してい
る。接合温度は１００℃、接合荷重は５０ｍＮ／bump、
超音波の振動振幅はツールで３μｍ、チップで1.5μｍ
の条件で組み立てている。組み立て順は、チップ接合＋
アンダーフィル充填，スティフナー接着，半田ボール搭
載の順で行っている。この場合、アンダーフィル充填は
ボイドの発生が無い形状をしているため接合後に流し込
んでも良い。テープ基板のチップ接続領域には、開口部
から複数ピン単位で切り込みが形成されている。
【００５６】本実施例によれば、テープ基板上の内部接
続リードとチップのバンプを接合する組み合わせであ
り、テープ基板のＣｕ厚さを５μｍとしているため配線
ピッチを３０μｍピッチとすることができ、３０μｍと
いう狭パッドピッチのＬＳＩチップをフリップチップ実
装が可能となる。従来の接合では、接合温度が２００℃
以上（Ａｕ−Ｓｎ共晶接合では２３０℃）と高いため、
テープ基板の熱膨張とＣｕ箔の熱膨張による歪みやチッ
プとの熱膨張差による位置ずれが問題であったが、本発
明による実装方法では接合温度を常温まで下げることが
可能なため、微細ピッチの接続においても高精度の金属
接合が可能となり、高精度・高信頼のフリップチップ実
装構造を提供できるのである。また、実装組み立て後の
パッケージにおいては、接続部を低熱膨張化したアンダ
ーフィル樹脂で固め、テープ基板中央を開口した構造と
しているため、実使用環境下での温度変動において、ア
ンダーフィルの固着効果とスリットの歪み吸収効果によ
ってバンプ接合部に加わる熱歪みを小さくでき、パッケ
ージの温度サイクル信頼性を大幅に向上できるのであ
る。また、内部接続部の耐熱性は樹脂の耐熱温度に比べ
て十分高いため、パッケージを配線基板に搭載する半田
リフロー工程において、なんら問題を生じることが無い
のである。 （実施例１１）図２２は、片面樹脂モールドタイプの半
導体パッケージに本発明のフリップチップ実装構造を適
用した場合のパッケージ断面構造の一実施例を示す。図
において、半導体チップ１（ＬＳＩチップ）のＡｌ電極
２にはＡｕスタッドバンプ３が形成されている。ガラス
クロスとエポキシ樹脂から構成された配線基板４（有機
キャリア基板）のチップ側には配線パターンと内部接続
パッドが形成されている。内部接続パッドは、内部接続
端子５（Ｃｕパッド）とその上に形成されたＮｉ／Ａｕ
めっき２００から構成される。基板の下側には、外部接
続端子９が形成され、外部接続端子９に半田バンプ２０
１が形成されている。内部接続パッドとＡｕスタッドバ
ンプは本発明の超音波接合法によるＡｕ／Ａｕの金属接
合が達成されている。チップと基板との間隙には、熱硬
化性樹脂６と、熱硬化性樹脂６よりも低熱膨張でサイズ
が上記間隙の１／３以下である球状の絶縁性無機フィラ
ー７とを有する第１の樹脂２２０が充填されている。ま
た、基板の片面にチップを覆うように粉砕形状の低熱膨
張大型フィラー粒子２２１と熱硬化性樹脂２２２とを有
する第２の樹脂２２３がモールドされている。大型フィ
ラー形状は、粉砕型に限らず、コストが許せば球形や他
の形状でもよい。
【００５７】本実施例によれば、チップを有機キャリア
基板に接合するプロセスを樹脂シートを挟んでフリップ
チップ実装する工法により、多ピン一括接合とアンダー
フィル樹脂充填を同時に行えて、しかもチップと基板と
の間に発生しやすいボイドを完全に無くすることがで
き、ワイヤボンディング工法に比べたときの生産性の低
下とボイドに起因するリフロークラック等の問題を解決
することができる。また、さらにチップ全体をモールド
していることにより、通常のアンダーフィル封止のみの
構造に比べてチップを基板の押し付ける力が強くなり、
内部接続部に常に圧縮応力が働いて、温度サイクル等の
熱歪みに対して接合部にクラックが発生して断線すると
いった問題を防ぎ、非常に信頼性の高いパッケージを提
供できるのである。電気的特性が良いこと、内部接続の
耐熱性が高く配線基板搭載上の問題が全くないこと、パ
ッケージ高さを低くできることといった利点があること
は言うまでもない。 （実施例１２）図２３は、セラミックモジュールに本発
明のフリップチップ実装構造を適用した一実施例を示
す。図において、配線基板４(セラミック基板)には、印
刷焼成によって形成されたＡｇ系の厚膜導体パターン２
３０，２３１，２３２が形成され、フリップチップ接続
される導体パターン２３０には、ボールボンディングに
よってＡｕスタッドバンプ３′が形成されレベリング処
理によって平坦化されている。受動部品２３３，２３４
とセラミック基板の導体間はＳｎ系の半田２３５，２３
６で接続されている。半導体チップ１(ベアチップ)のＡ
ｌ電極２には引き千切り法でＡｕスタッドバンプ３が形
成され、セラミック基板の平坦化されたＡｕスタッドバ
ンプ面にＡｕ−Ａｕの金属結合で接合されている。接合
工程直前に、平坦化Ａｕスタッドバンプ表面をスパッタ
クリーニング法によって清浄化して、組み立てている。
モジュールのチップと基板との間には、低熱膨張のＳｉ
Ｏ2 フィラーを７０％以上含む熱硬化性のアンダーフィ
ル樹脂８′が充填されている。基板側の平坦化バンプ寸
法は厚さ１５μｍ×直径８０μｍ、チップ側のバンプ寸
法は初期で高さ８０μｍ×直径６０μｍで、圧着後で高
さ４０μｍ×直径６０μｍである。接合で潰されるのは
ワイヤ部及びキャピラリホールで形成された２段目の上
部までで、初期のボールが潰されて形成された１段目の
土台部分はほとんど変形が生じない接合条件で接合され
ている。
【００５８】本実施例によれば、従来の半田バンプを使
ったＣ４によるベアチップ搭載モジュールに比べて、Ｌ
ＳＩ接続パッドピッチを３００μｍ以上のレベルから１
００〜２００μｍレベルまで狭ピッチ化できるため、通
常のワイヤボンディング実装用に生産されているＬＳＩ
チップをそのままフリップチップ実装に適用でき、低コ
スト化が図れるという利点がある。また、Ｃ４用半田が
高融点半田の場合には、環境汚染で問題となる鉛フリー
化が難しいという問題があり、鉛フリーのＳｎ系半田を
使うと固相温度が２２０℃以下となってその後の半田付
け実装において使用できる半田が融点の点で制約を受け
るという問題があるのに対し、本実施例では鉛フリー化
と耐熱性を同時に解決できるという利点がある。一方、
ワイヤボンディングを使ったベアチップ搭載モジュール
と比較すると、ワイヤ方式では搭載に必要なスペースが
チップサイズより大きくなり高密度実装が原理的に難し
いという問題があり、電気的特性がワイヤのインダクタ
ンス成分により改善（高速伝送）できないのに対し、本
実施例では、高密度実装と高速信号伝達の両方を同時に
解決できるという利点がある。 （実施例１３）図２４は、各種モジュールの組み立て手
順の一実施例を示す。部材としてチップ接続パッドにＡ
ｕめっきを施したモジュール基板，Ａｕバンプを形成し
たLSIチップ，半硬化させた有機フィルムまたは液状樹
脂を準備する。有機フィルムの場合、モジュール基板と
有機フィルムとＬＳＩチップとを接続端子の位置を合わ
せて積層搭載し、圧力と熱と超音波を加えて軟化した有
機フィルムを破ってＡｕバンプをＡｕパッドに金属接合
する。その後、加熱保持して樹脂を硬化処理から、半田
ペースト印刷を行って半田付け部品を搭載し、リフロー
処理して半田付けを行う。一方、液状アンダーフィル樹
脂を使う場合は、接合工程で基板とチップのみ位置合わ
せしてまずフリップチップ接合し、その後で液状樹脂を
基板とチップとの間に毛細管現象あるいは圧入によって
注入し硬化処理を行う手順で組み立てる。
【００５９】この組み立て手順では、フリップチップ接
合する工程で、基板の清浄性が高く、周囲に余分な部品
が無いという点で、接合上の制約がないという利点があ
る。しかし、半田ペースト印刷工程で、既に搭載された
ベアチップが印刷の障害となるため、印刷方法に工夫が
必要になるといった問題がある。 （実施例１４）図２５は、図２４とは逆のセラミックモ
ジュールの組み立て手順の他の実施例を示す。準備する
部材は同じで、まずモジュール基板に半田付け部品を印
刷かつリフロー工程により搭載する。この工程で基板の
導体パターンがフラックス等の有機蒸気や下地材の拡散
表出により汚染されるため、半田付け部品搭載後に有機
溶剤による洗浄及びスパッタクリーニングによる洗浄処
理を行う。その後、基板上にフィラー入り有機ペースト
を塗布してＡｕバンプ形成チップを位置決めして搭載
し、加熱加圧して超音波接合する。最後に半硬化状態の
有機樹脂を完全硬化処理して組み立てを完了する。
【００６０】この組み立て手順によれば、半田付け部品
の搭載が容易に行えるという利点があるが、フリップチ
ップ接合される導体面の汚染が生じるため清浄化プロセ
スの採用が必須で、組み立て工程が増すという欠点もあ
る。図２３と図２４の組み立て手順の選択は、モジュー
ル製品によって利点・欠点を見極めて選択することにな
る。 （実施例１５）図２６は、本発明による有機基板を使っ
たマルチチップモジュールの断面構造の一実施例であ
る。図において、ＬＳＩチップ２５０，２５１の表面に
は再配線層２５３が形成され、周辺に配置されたチップ
電極２をチップ全面に再配置し直している。チップ電極
はＡｌ合金であるが再配置電極２５４はＣｕをコアとし
最表面をＡｕとした材料構成である。再配置電極上には
Ａｕバンプ３がボールボンディング法あるいはめっき法
により形成されている。有機配線基板４（有機モジュー
ル基板）はガラスエポキシ製でチップ側の面には内部接
続端子５が形成され、反対側の面には外部接続端子９が
形成されている。外部接続端子にはＳｎベースの半田バ
ンプ２０１が形成されている。内部接続端子はＣｕコア
の上にＡｕめっきされた構造で、チップのＡｕバンプが
金属的に接合されている。チップと基板との間には、樹
脂の熱膨張率よりも低い低熱膨張率を有する微小球状フ
ィラーを含む熱硬化性のアンダーフィル樹脂８′が充填
されている。チップ／チップ間は、有機フィルムでアン
ダーフィル樹脂を充填する方式によって、１mm程度の狭
い間隙でもアンダーフィル樹脂が切り離された構造とし
ている。アンダーフィル樹脂中の微小球状フィラーの平
面分布は、任意の個所から１mm角サイズのフィラー含有
率を求めたときの含有率のばらつきが最大±５％以下に
制御されている。これは、アンダーフィル樹脂をフィラ
ーが均一に分散されたシートで供給する方法によっての
み実現できる。
【００６１】本実施例によれば、チップ上に再配線層を
形成して電極を再配置しているため、初期のチップ電極
のピッチや配置に無関係に接続部の電極ピッチと配置を
選択でき、どのような仕様のチップでもモジュール基板
に搭載可能となる。このため、接続電極をチップの中央
に集めれば最遠のバンプ間距離が小さくまってその距離
に比例して発生する最大熱歪みを小さくでき、熱疲労寿
命を大幅に向上することができる。また、接続電極をチ
ップ全面に分散させれば電極ピッチを粗くできてモジュ
ール基板との位置合わせ作業が容易となり、同時にモジ
ュール基板の製造が低精度でよいため低コスト化できる
という利点がある。また、フリップチップ接合工程にお
いて、再配線層がバンプを介してチップに加えられる応
力の緩衝層の役割を果たすため、チップダメージの発生
が無くなって組み立て歩留まりを大幅に向上できるとい
う利点もある。また、チップ間のアンダーフィル樹脂を
切り離したことによって、アンダーフィル樹脂自身の熱
変形によってバンプ接合部に加えられる剪断歪みを小さ
くでき、接合部の信頼性を向上できるのである。 （実施例１６）図７は、平均粒径０.５μｍ のＳｉＯ2
フィラーを６０％含有する半硬化させたエポキシ樹脂か
ら成る厚さ５０μｍの有機樹脂シートをＡｕスタッドバ
ンプを形成したチップとＮｉ／Ａｕめっきパッドを形成
した基板との間に挿入して、加熱温度：１８０℃，接合
荷重：１００ｇ／バンプ(チップ荷重：２５.６kg）、超
音波振幅：３μｍ，発振時間３００ｍｓの条件で接合し
たバンプ接合部の拡大写真である。なお、半硬化させた
樹脂シートの接合温度１８０℃における粘度は１００Ｐ
ａ／ｓの場合である。Ａｕバンプが樹脂シートを突き抜
けてＡｕパッドと接触し、固形のフィラーも接合界面か
ら排出して金属接合が達成され、チップ側接合面の直
径：基板側接合面の直径＝１００：４８の比率の接合部
が形成されている。半硬化させる温度条件を下げて１８
０℃における粘度を１０Ｐａ／ｓとした樹脂シートを用
いた場合、接合荷重：５０ｇ／バンプの条件で図７の接
合部形状とほぼ同様の形状の接合部が得られることも確
認した。
【００６２】本実施例によれば、基板側の接合面積をチ
ップ側の接合面積の１／４に小さくできるため、超音波
を加えて接合するときのチップ側の素子や絶縁多層膜構
造部に加わる応力をＡｕ降伏強度の１／４以下(３kg／m
m2以下）に低減でき、接合時のチップダメージを低減で
きるという効果がある。また樹脂シートの加熱時の粘度
を１０Ｐａ／ｓからさらに小さくすれば接合荷重を５０
ｇ／バンプよりさらに小さくして接合でき、荷重によっ
てチップに発生する応力を低減できてさらにチップダメ
ージの発生確率を低減でき、組み立て歩留まりを向上で
きるという効果があるのである。 （実施例１７）図２７は、本発明のフリップチップ実装
構造を積層型のマルチチップパッケージに適用した場合
のパッケージ断面構造の一実施例を示す。図において、
第１のチップ２６５の電極２にはＡｕめっきバンプ２６
６が形成されている。第２のチップ２６１の内部接続電
極２６２とＡｕめっきバンプが本発明による実装方法で
接合されている。電極２６２の最表面は、蒸着又はめっ
きのＡｕ膜である。チップとチップとの間には第１のア
ンダーフィル樹脂２７１が充填されている。第２のチッ
プ上の外部接続電極２６３の上にはＡｕスタッドバンプ
２６４が形成され、キャリア基板２６７上の内部接続パ
ッド２６８と本発明による実装方法で接合されている。
内部接続パッドは、ＣｕパターンにＮｉ／Ａｕめっきさ
れて形成されている。第２チップと基板との接続部高さ
は、内部に第１のチップを抱えているため、その高さよ
り高くする必要がある。図では第１のチップ厚さは６０
μｍ、チップとチップとの接続高さを１０μｍとしてお
り、基板のＣｕパターン厚さ７０μｍ，Ａｕバンプ厚さ
４０μｍとしている。第２チップと基板との間には第２
のアンダーフィル樹脂２７２が充填されている。キャリ
ア基板の下側には、外部接続用のパッド２６９が形成さ
れ、その上に半田バンプ２０１が搭載されている。
【００６３】本実施例によれば、チップとチップを対面
配置により最短距離で接続した構造とし、接続ピン数も
Ａｕバンプを微細化することにより１００ピン／mm2 以
上の密度で多ピンの接続が可能となるため、異なる工程
で製作されたチップでも図のように積層することにより
１チップで構成したのと同じレベルの信号伝送特性が確
保され、システムＬＳＩをパッケージレベルで構成でき
るようになる。この場合、双方の良品チップのみを使う
ことができ、ウェーハレベルでシステムＬＳＩを構成す
る方法に比べて良品チップの製造歩留まりを大幅に改善
できるのである。 （実施例１８）図２８は、本発明のフリップチップ実装
構造を積層型のマルチチップパッケージに適用した場合
のパッケージ断面構造の他の一実施例を示す。チップ積
層構造は図２７と同様であるが、キャリア基板２６７に
第１のチップ２６５より大きいサイズの開口部が形成さ
れ、第１のチップが基板内に挿入された構造となってい
る。組み立て実装方法は、中央に開口部を形成したキャ
リア基板のチップ電極接続パッドと半田ボール搭載ラン
ドの最表面にＡｕめっきする工程と、第２チップの接続
電極にＡｕ突起バンプを形成する工程と、第１チップの
接続電極と第２チップのＡｕバンプを位置合わせして搭
載する工程と、チップ裏面から加熱と加圧と超音波振動
を印加して接続電極とＡｕバンプとを接合して電気的に
接続する工程と、キャリア基板の接続パッドに前記第２
チップのＡｕバンプを位置合わせして搭載する工程と、
チップ側から加熱と加圧と超音波振動を印加する工程
と、チップと基板との間及びチップとチップとの間に低
熱膨張フィラーを含有する液状樹脂を充填する工程と、
充填した樹脂を加熱硬化する工程から成る。
【００６４】本実施例によれば、従来と同じ厚さのチッ
プを使って２段積層構造のマルチチップパッケージをＡ
ｕバンプのフリップチップ接合で実装することができ、
パッケージ厚さも従来のシングルチップパッケージと同
じ厚さにすることができ、電子機器のコンパクト化に非
常に効果がある。また、いずれのチップも裏面が外部に
露出しているため、発熱が多いチップ同士であっても、
良好な放熱性を維持して熱的に問題の無いパッケージを
構成できるのである。 （実施例１９）図２９は、本発明のフリップチップ実装
構造を４段積層マルチチップパッケージに適用した場合
のパッケージ断面構造の一実施例である。図において、
第１のチップ２６５と第２のチップ２６１、また第３の
チップ２９１と第４のチップ２９３はＡｕバンプ３を用
いた本発明によるフリップチップ実装方法によって接合
されている。キャリア基板２６７と第１のチップはＡｕ
バンプ３を用いた超音波フリップチップ接合で接続され
ている。第１のチップを基板に搭載後、その裏面に第３
のチップの裏面を向かい合わせて接着剤２９５で固着し
ている。第３のチップの外部接続電極２６３には平坦化
処理されたＡｕバンプ２９２が形成されており、キャリ
ア基板の内部接続パッド２６８とこのＡｕバンプ間が逆
Ａｕワイヤボンディング法によって接続されている。キ
ャリア基板の中央には第２のチップを埋設可能な大きさ
の開口部が形成されており、基板の片面はチップを全て
覆うように樹脂２９６でモールドされている。基板の反
対側の面には外部接続用パッド２６９が形成され半田バ
ンプ２０１が形成されている。
【００６５】本実施例によれば、４段積層の片面モール
ド型マルチチップＢＧＡパッケージをシングルチップパ
ッケージと同じ面積サイズで構成することが可能とな
り、高密度実装に最適なパッケージを提供できるのであ
る。また、パッケージ厚さも、４チップとキャリア基板
を重ねた程度の厚さに押さえることができ、厚さの点で
も非常にコンパクトに組み立てることができるのであ
る。 （実施例２０）別の実施例として、図２９における第１
及び第３のチップの発熱が多い場合に、両者の間に放熱
用の一部が外部まで露出する大きさの熱拡散板を挟んで
接着する構造とした。熱拡散板は厚さ０.２mm の表面に
ＮｉめっきしたＣｕ板で、ワイヤボンディングの無い領
域から突き出すようにパッケージの外部に露出させた。
【００６６】本実施例では、発熱量の多いＬＳＩチップ
を多層に積層した場合でも、放熱板の効果で冷却性能の
向上が図られ、パッケージ内のＬＳＩを正常に動作させ
ることが可能となるのである。この結果、発熱量の多い
ＬＳＩを多数含む電子システムを高集積でコンパクトに
実装できるという効果があるのである。 （実施例２１）図３０は、本発明のフリップチップ実装
構造を２段積層型３チップ以上のマルチチップパッケー
ジに適用した場合のパッケージ断面構造の一実施例であ
る。図において、キャリア基板２６７にキャビティを形
成している。第１のチップ265は、ウェーハプロセスパ
ッケージ（ＷＰＰ）の製法で組み立てたチップで、表面
にポリイミドとＣｕ配線で構成した再配線層を形成して
おり、周辺チップ電極２の構造のＬＳＩチップをエリア
状の再配置電極３０１，３０２に変換している。また、
再配置電極材質は、チップ電極の材質に関わらず最表面
層をＡｕで構成している。第１のチップと第２及び第３
のチップとは、Ａｕバンプ３を使った本発明による実装
方法によって接合している。また、第１のチップとキャ
リア基板２６７は、チップとチップの接合と同様にＡｕ
バンプ３を使った超音波フリップチップ接合によって接
続している。チップと基板の接合では、内部構造の凹凸
が著しいため樹脂シート一括接合ではなく、後で液状樹
脂を注入する方式で樹脂充填を行っている。キャビティ
のサイズを大きめに選択することにより、樹脂充填の問
題、すなわちフィラー含有率の多い樹脂の充填性改善と
ボイドの発生防止を解決している。
【００６７】本実施例によれば、図２７の場合と同様
に、システムＬＳＩをパッケージレベルで構成でき、歩
留まりを改善して、低コストのシステムＬＳＩパッケー
ジを提供できるのである。 （実施例２２）図３１は、本発明による有機基板を使っ
たマルチチップモジュールの断面構造の他の一実施例で
ある。図において、ＬＳＩチップ３４０，３４１の表面
のＡｌ電極３４２にはＡｕバンプ３４３がボールボンデ
ィング法あるいはめっき法により形成されている。有機
モジュール基板３４４はガラスエポキシ製でチップ側の
面には内部接続用パッド３４５が形成され、反対側の面
には外部接続用パッド３４６が形成されている。外部接
続用パッドにはＳｎベースの半田バンプ３４９が形成さ
れている。内部接続用パッドはＣｕコアの上にＮｉ／Ａ
ｕめっきした構造で、チップのＡｕバンプが金属的に接
合されている。チップと基板との間には低熱膨張の微小
球状フィラーを含む熱硬化性のアンダーフィル樹脂３４
７，348が充填されている。アンダーフィル樹脂充填エ
リアは、チップサイズより小さく形成されている。樹脂
の端面が、チップの端面より内側で最外周のバンプより
も外側に形成されている構造となる。チップとチップと
の間隙は、０.０５ 〜２mm程度の狭い間隙配置され、基
板サイズは配列されたチップの最外周の辺を結んだ包絡
線と同等の大きさとしている。
【００６８】本実施例によれば、チップ間のアンダーフ
ィル樹脂を切り離した構造でかつ、チップを近接させて
実装できるため、アンダーフィル樹脂自身の熱変形によ
り発生する応力を小さくでき、接合部の信頼性が高くか
つ実装密度を向上したコンパクトな半導体モジュールを
提供できる。 （実施例２３）図３２は、本発明による有機基板を使っ
たマルチチップモジュールの断面構造の他の一実施例で
ある。図において、ＬＳＩチップ３５０，３５１の表面
のＡｌ電極３５２にはＡｕバンプ３５３がボールボンデ
ィング法あるいはめっき法により形成されている。有機
モジュール基板３５４はガラスエポキシ製でチップ側の
面には内部接続用パッド３５５が形成され、反対側の面
には外部接続用パッド３５６が形成されている。外部接
続用パッドにはＳｎベースの半田バンプ３６０が形成さ
れている。内部接続用パッドはＣｕコアの上にＮｉ／Ａ
ｕめっきした構造で、その上にＡｕバンプ３５６がめっ
き法あるいボールボンディング法により形成されてい
る。そして基板及びチップのＡｕバンプ同士が金属的に
接合されている。チップと基板との間には低熱膨張の微
小球状フィラーを含む熱硬化性のアンダーフィル樹脂３
５８，３５９が充填され、モジュール基板のチップ搭載
側の片面が全面に渡って樹脂３６１でモールドされてい
る。
【００６９】本実施例によれば、Ａｕバンプ同士の接合
構造であるため接合性が改善され、接合に必要な超音波
出力を低減できてチップダメージの低減が図れる。ま
た、チップと基板との間隙を広くすることができ、熱歪
みによりＡｕバンプ接合部に発生する応力を低減でき、
さらに、モールドした樹脂の収縮効果で常にＡｕバンプ
部に圧縮力が付与されるため、温度サイクル寿命を大幅
に向上できるという利点がある。
【００７０】
【発明の効果】以上詳述したように、本発明によれば、
電気接続部の耐熱性と電気特性に優れたフリップチップ
実装構造を提供することができる。
【図面の簡単な説明】
【図１】本発明によるフリップチップ実装方法の一実施
例。
【図２】本発明によるフリップチップ実装方法のタイム
チャートの一実施例。
【図３】本発明によるフリップチップ実装方法の接合進
行過程の一例。
【図４】本発明によるフリップチップ実装方法の他の一
実施例。
【図５】本発明によるフリップチップ実装構造の一実施
例。
【図６】チップ／基板間隙に依存したフィラー含有量と
ボイド発生率の関係。
【図７】フィラー含有量に依存した温度サイクル数と累
積断線不良発生率の関係。
【図８】本発明によるフリップチップ実装方法のタイム
チャートの他の一実施例。
【図９】本発明によるフリップチップ実装方法の他の一
実施例。
【図１０】本発明によるフリップチップ実装方法を実施
する接合装置の一実施例。
【図１１】本発明によるフリップチップ接合装置の詳細
構成の一実施例。
【図１２】本発明によるフリップチップ接合装置の有機
テープ供給機構の一実施例。
【図１３】本発明によるフリップチップ接合装置のツー
ル加熱機構の他の一実施例。
【図１４】本発明によるフリップチップ実装に適する貴
金属バンプ形状の一実施例。
【図１５】本発明によるフリップチップ実装構造の他の
一実施例。
【図１６】本発明によるフリップチップ実装構造の他の
一実施例。
【図１７】チップ／基板間隙に依存したフィラー含有量
とボイド発生率の関係。
【図１８】アンダーフィルの有無及び接合温度に依存し
たバンプ高さと累積断線不良発生率の関係。
【図１９】本発明によるフリップチップ実装構造を有す
るＢＧＡパッケージの一実施例。
【図２０】本発明によるフリップチップ実装構造を有す
るＢＧＡパッケージの他の一実施例。
【図２１】本発明によるフリップチップ実装構造を有す
るＢＧＡパッケージの他の一実施例。
【図２２】本発明によるフリップチップ実装構造を有す
るセラミックモジュールの一実施例。
【図２３】本発明のフリップチップ実装を含むモジュー
ル組み立て手順の一実施例。
【図２４】本発明のフリップチップ実装を含むモジュー
ル組み立て手順の他の一実施例。
【図２５】本発明によるフリップチップ実装構造を有す
るマルチチップモジュールの一実施例。
【図２６】本発明によるフリップチップ接合部の断面写
真の一例。
【図２７】本発明によるフリップチップ実装構造を有す
る積層型マルチチップパッケージの一実施例。
【図２８】本発明によるフリップチップ実装構造を有す
る積層型マルチチップパッケージの他の一実施例。
【図２９】本発明によるフリップチップ実装構造を有す
る積層型マルチチップパッケージの他の一実施例。
【図３０】本発明によるフリップチップ実装構造を有す
る積層型マルチチップパッケージの他の一実施例。
【図３１】本発明によるフリップチップ実装構造を有す
るマルチチップモジュールの他の一実施例。
【図３２】本発明によるフリップチップ実装構造を有す
るマルチチップモジュールの他の一実施例。
【符号の説明】
１…半導体チップ、２…電極、３，３′…Ａｕバンプ、
４…有機配線基板、５…内部接続端子、６…熱硬化樹
脂、７…絶縁性無機フィラー、８…樹脂シート、８′…
アンダーフィル、９…外部接続端子、１０…接合ツー
ル、１１…超音波振動、１２，１５…ヒーター、１３…
荷重、１４…ヒートステージ、１６…接合界面、４１…
支持架台、４２…支持筐体、４３…加圧機構、４４…チ
ップ加熱兼超音波発振機構、４５…位置合わせ駆動機
構、４６…基板加熱機構、４７…ワーク観察機構、４８
…チップ搬送機構、４９…基板搬送機構、５０…圧力セ
ンサ、５１…振動子、５２…放熱部品、５３…フランジ
機構、５４…振動増幅部品、５５…超音波ホーン、５６
…接合ツール、５７…吸引孔、５８…超硬材、５９…振
動系支持部材、５１０…ハーフミラー、５１１…ＣＣＤ
センサ、５１２…光学ヘッド、５１３…処理回路、５１
４…ケーブル、６０…有機テープ、６１…ロール、６
２，６３…巻き取り機構、６４…孔、９０…低熱膨張樹
脂シート、９１…中熱膨張樹脂シート、９２…低熱膨張
層、９３…中熱膨張層、１３０…Ｓｎめっき、１３１…
パッド、１３２…融液、１３３…ＣｕＳｎ層、１３４…
フィレット、１３５…ＡｕＳｎ層、１３６…パッシベー
ション膜、１４０…セラミック製ヒーターチップ、１４
１…電流供給機構、１５０…チップ側接合部直径、１５
１…バンプ上部直径、１５２…上部直径、１５３…下部
直径、１６０…Ａｕめっき、１７０…めっきレジスト、
２００…Ｎｉ／Ａｕ膜、２０１…半田ボールバンプ、２
０２…Ｃｕ配線パターン、２１０…内部接続リード、２
１１…スティフナー、２１２…接着剤、２２０…第１の
樹脂、２２１…大型フィラー粒子、２２２…熱硬化性樹
脂、２２３…第２の樹脂、２３０，２３１，２３２…厚
膜導体パターン、２３３，２３４…受動部品、２３５，
２３６…半田、２３７，２３８…接続電極、２５０，２
５１…ＬＳＩチップ、２５３…再配線層、２５４…再配
置電極、２６１…第２のチップ、２６２…内部接続電
極、２６３…外部接続電極、２６４…Ａｕスタッドバン
プ、２６５…第１のチップ、２６６…Ａｕめっきバン
プ、２６７…キャリア基板、２６８…内部接続パッド、
２６９…外部接続パッド、２７１…第１のアンダーフィ
ル樹脂、２７２…第２のアンダーフィル樹脂、291…第
３のチップ、２９２…平坦化Ａｕバンプ、２９３…第４
のチップ、２９４…Ａｕボンディングワイヤ、２９５…
接着剤、２９６…モールド樹脂、３０１…再配置内部接
続電極、３０２…再配置外部接続電極、３０３…半田レ
ジスト。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 守田 俊章 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 高橋 和弥 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 西村 朝雄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 篠田 政佳 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 4M109 AA01 BA03 CA03 EA02 EA11 EB12 5F044 KK11 KK13 LL11 QQ03 QQ06 RR17 RR18 RR19 5F061 AA01 BA03 CA03 CB02 DE03

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】電気信号を処理する回路を有する半導体チ
    ップと、 上記半導体チップに設けられた電極と、 上記電極上に形成されたバンプと、 上記電極から上記バンプを介して電気信号を取り出す内
    部接続端子と、 上記内部接続端子を設けた配線基板とを有し、 上記半導体チップと上記配線基板との間に加熱して軟化
    する半硬化樹脂シートを挿入し、荷重を掛け、加熱し、
    超音波振動を与えて、上記バンプと上記内部接続端子と
    が金属接合されたことを特徴とするフリップチップ実装
    構造。
  2. 【請求項２】請求項１において、上記バンプは、貴金属
    であることを特徴とするフリップチップ実装構造。
  3. 【請求項３】請求項２において、 上記貴金属は、Ａｕであることを特徴とするフリップチ
    ップ実装構造。
  4. 【請求項４】請求項１，２、又は３において、 上記金属結合された接合部を構成する金属材料の融点が
    ２７５℃以上である又は／及び上記半導体チップと上記
    配線基板との間に挿入される樹脂シートは、無機フィラ
    ーを５０vol％ 以上含むことを特徴とするフリップチッ
    プ実装構造。
  5. 【請求項５】電気信号を処理する回路を有する半導体チ
    ップと、 上記半導体チップに設けられた電極と、 上記電極上に形成された貴金属バンプと、 上記電極から上記バンプを介して電気信号を取り出す内
    部接続端子と、 上記内部接続端子を設けた配線基板とを有し、 上記貴金属バンプと上記内部接続端子の貴金属膜とが金
    属接合で接続され、上記半導体チップと上記配線基板と
    の間に無機フィラーを５０vol％ 以上含む樹脂を有する
    ことを特徴とするフリップチップ実装構造。
  6. 【請求項６】電気信号を処理する回路を有する半導体チ
    ップと、 上記半導体チップに設けられた電極と、 上記電極上に形成された貴金属バンプと、 上記電極から上記バンプを介して電気信号を取り出す内
    部接続端子と、 上記内部接続端子を設けた配線基板とを有し、 上記電極と上記内部接続端子とが上記貴金属バンプを介
    して接続され、接続部の電気抵抗が０.１〜１０ｍΩ の
    範囲であり、上記半導体チップと上記配線基板との間に
    無機フィラーを５０vol％ 以上含む樹脂を有することを
    特徴とするフリップチップ実装構造。
  7. 【請求項７】半導体チップの金属電極と配線基板の内部
    接続端子とが貴金属バンプを介して金属接合で接続さ
    れ、その接合部を構成する金属材料の融点が２７５℃以
    上であり、上記半導体チップと上記配線基板との間に無
    機フィラーを５０vol％ 以上含む樹脂を有することを特
    徴とするフリップチップ実装構造。
  8. 【請求項８】請求項１乃至７のうちいずれかに記載のフ
    リップチップ実装構造において、前記無機フィラーの粒
    径が、圧着後のバンプ高さの１／３以下であることを特
    徴とするフリップチップ実装構造。
  9. 【請求項９】請求項１乃至８のうちいずれかに記載のフ
    リップチップ実装構造において、前記無機フィラーの熱
    膨張率は、前記有機樹脂の熱膨張率よりも低いことを特
    徴とするフリップチップ実装構造。
  10. 【請求項１０】半導体チップの金属電極と配線基板の内
    部接続端子とが貴金属バンプを介して金属接合で接続さ
    れ、その接合部を構成する金属材料の融点が２７５℃以
    上であるフリップチップ実装構造であって、チップと基
    板との間に無機フィラーを含む樹脂が形成されており、
    前記樹脂の熱膨張率が、チップに近い部分よりも基板に
    近い部分の方が高くなる構造となっていることを特徴と
    するフリップチップ実装構造。
  11. 【請求項１１】半導体チップの金属電極と配線基板の内
    部接続端子とが貴金属バンプを介して金属接合で接続さ
    れ、その接合部を構成する金属材料の融点が２７５℃以
    上であるフリップチップ実装構造であって、チップと基
    板との間に無機フィラーを含む樹脂が形成されており、
    前記樹脂に含まれる前記無機フィラーの含有率が、チッ
    プに近い部分よりも基板に近い部分の方が低い構造とな
    っていることを特徴とするフリップチップ実装構造。
  12. 【請求項１２】半導体チップの金属電極と配線基板の内
    部接続端子とが貴金属バンプを介して金属接合で接続さ
    れ、その接合を構成する金属材料の融点が２７５℃以上
    であるフリップチップ実装構造であって、チップと基板
    との間に無機フィラーを含む樹脂が形成されており、前
    記樹脂に含まれる前記無機フィラーの場所による含有率
    の変動が１０％以下であることを特徴とするフリップチ
    ップ実装構造。
  13. 【請求項１３】半導体チップの金属電極と配線基板の内
    部接続端子とが貴金属バンプを介して金属接合で接続さ
    れ、その接合部を構成する金属材料の融点が２７５℃以
    上であるフリップチップ実装構造であって、チップと基
    板との間に無機フィラーを含む樹脂が形成されており、
    前記樹脂の端面を、チップの端面より内側で最外周のバ
    ンプよりも外側に形成したことを特徴とするフリップチ
    ップ実装構造。
  14. 【請求項１４】配線基板の上に半導体チップをフェイス
    ダウンで搭載する実装方法において、半導体チップの電
    極に貴金属バンプを形成する工程と、前記配線基板の所
    定位置に無機フィラーを５０vol％ 以上含む半硬化状態
    の樹脂シートを載せ、その上に前記半導体チップを貴金
    属バンプと前記配線基板の内部接続端子との位置を合わ
    せて搭載する工程と、接合ツールにより半導体チップの
    裏面側から熱と荷重と超音波を加えて貴金属バンプを樹
    脂シートに押し込み、さらに押し付けて貴金属バンプを
    内部接続端子に形成された貴金属膜に圧着した後、さら
    に加熱処理して樹脂シートを硬化させる工程とを有する
    ことを特徴とするフリップチップ実装方法。
  15. 【請求項１５】配線基板の上に半導体チップをフェイス
    ダウンで搭載する実装方法において、半導体チップの電
    極に貴金属バンプを形成する工程と、前記配線基板の所
    定位置に無機フィラーの含有率が異なる複数枚の半硬化
    状態の樹脂シートを載せ、その上に前記半導体チップを
    貴金属バンプと前記配線基板の内部接続端子との位置を
    合わせて搭載する工程と、接合ツールにより半導体チッ
    プの裏面側から熱と荷重と超音波を加えて貴金属バンプ
    を樹脂シートに押し込み、さらに押し付けて貴金属バン
    プを内部接続端子に形成された貴金属膜に圧着した後、
    さらに加熱処理して樹脂シートを硬化させる工程とを有
    することを特徴とするフリップチップ実装方法。
  16. 【請求項１６】請求項１４または１５に記載のフリップ
    チップ実装構造において、前記無機フィラーの形状が球
    状であり、フィラーの粒径が圧着後のバンプ高さの１／
    ３以下となるように選択されていることを特徴とするフ
    リップチップ実装方法。
  17. 【請求項１７】配線基板の上に半導体チップをフェイス
    ダウンで搭載する実装方法において、半導体チップの電
    極に貴金属のバンプを形成する工程と、配線基板の内部
    接続端子に低融点金属の膜を形成する工程と、前記配線
    基板の所定位置に樹脂シートを載せ、その上に前記半導
    体チップをバンプと接続端子を位置合わせして搭載する
    工程と、接合ツールにより半導体チップの裏面側から熱
    と荷重と超音波を加えて貴金属バンプを有機フィルムに
    押し込み、さらに貴金属バンプを接続端子の低融点金属
    膜面に超音波を加えながら押し付けて溶融した低融点合
    金を接合界面から排出しつつ圧着し、接合ツールを開放
    した後さらに加熱処理して有機フィルムを硬化させ、界
    面に残存した低融点金属をバンプや端子側に拡散させて
    接合部を高融点化する工程とを有することを特徴とする
    フリップチップ実装方法。
  18. 【請求項１８】請求項１７に記載のフリップチップ実装
    方法において、低融点金属がＳｎ，Ｉｎ，Ｇａ，Ｂｉ，
    Ｔｌのいずれかを主成分とする合金または単一金属であ
    ることを特徴とするフリップチップ実装方法。
  19. 【請求項１９】配線基板に半導体チップをフェイスダウ
    ンで搭載した半導体パッケージにおいて、半導体チップ
    の電極に形成された貴金属のバンプと、配線基板の内部
    接続端子に形成された貴金属膜とが金属接合されてお
    り、半導体チップと配線基板との間に無機フィラーを５
    ０vol％ 以上含む樹脂を有し、半導体チップと接続され
    ていない前記配線基板の裏面に外部接続端子を有するこ
    とを特徴とする半導体パッケージ。
  20. 【請求項２０】請求項１９に記載の半導体パッケージに
    おいて、前記配線基板の材料がガラスエポキシであり、
    前記配線基板の半導体チップが搭載された側の面を封止
    する樹脂のフィラー粒径と、半導体チップと配線基板と
    の間の樹脂のフィラー粒径とが異なることを特徴とする
    半導体パッケージ。
  21. 【請求項２１】配線基板に半導体チップをフェイスダウ
    ンで搭載し、前記配線基板に他の能動部品及び／又は受
    動部品を搭載した半導体モジュールにおいて、半導体チ
    ップの電極に形成された貴金属のバンプと、配線基板の
    内部接続端子に形成された貴金属膜とが金属接合されて
    おり、半導体チップと配線基板との間に無機フィラーを
    ５０vol％ 以上含む樹脂を有し、半導体チップと接続さ
    れていない前記配線基板の裏面に外部接続端子を有する
    ことを特徴とする半導体モジュール。
JP2000349304A 2000-11-10 2000-11-10 フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法 Pending JP2002151551A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000349304A JP2002151551A (ja) 2000-11-10 2000-11-10 フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
US09/793,439 US6798072B2 (en) 2000-11-10 2001-02-27 Flip chip assembly structure for semiconductor device and method of assembling therefor
EP01115386A EP1205970A2 (en) 2000-11-10 2001-06-26 Flip chip assembly structure for semiconductor device and method of assembling therefor
TW090117126A TW502353B (en) 2000-11-10 2001-07-12 Flip chip assembly structure for semiconductor device and its assembling method
KR1020010045839A KR20020036669A (ko) 2000-11-10 2001-07-30 반도체 장치의 플립 칩 실장 구조 및 실장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000349304A JP2002151551A (ja) 2000-11-10 2000-11-10 フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法

Publications (1)

Publication Number Publication Date
JP2002151551A true JP2002151551A (ja) 2002-05-24

Family

ID=18822729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000349304A Pending JP2002151551A (ja) 2000-11-10 2000-11-10 フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法

Country Status (5)

Country Link
US (1) US6798072B2 (ja)
EP (1) EP1205970A2 (ja)
JP (1) JP2002151551A (ja)
KR (1) KR20020036669A (ja)
TW (1) TW502353B (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132756B2 (en) 2002-10-30 2006-11-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
JP2006324581A (ja) * 2005-05-20 2006-11-30 Athlete Fa Kk 電子部品の接合装置
JP2007005676A (ja) * 2005-06-27 2007-01-11 Athlete Fa Kk 電子部品の接合装置
CN1298034C (zh) * 2003-05-21 2007-01-31 卡西欧计算机株式会社 半导体封装及其制造方法
JP2007059867A (ja) * 2005-07-26 2007-03-08 Matsushita Electric Ind Co Ltd 半導体装置
KR100755801B1 (ko) 2006-08-28 2007-09-07 한국과학기술원 솔더범프 및 솔더볼 형성 장치 및 방법
JP2008211258A (ja) * 2008-06-06 2008-09-11 Athlete Fa Kk 電子部品のボンディング装置
JP2009010109A (ja) * 2007-06-27 2009-01-15 Namics Corp 発光ダイオードチップの封止体の製造方法
US7554186B2 (en) 2007-06-22 2009-06-30 Sony Corporation Semiconductor device
JP2009149820A (ja) * 2007-12-21 2009-07-09 Panasonic Electric Works Co Ltd アンダーフィル用液状熱硬化性樹脂組成物とそれを用いた半導体装置
JP2009239314A (ja) * 2009-07-17 2009-10-15 Panasonic Corp 部品実装方法
JP2010010669A (ja) * 2008-05-28 2010-01-14 Hitachi Chem Co Ltd 半導体装置の製造方法、半導体封止用接着剤及び半導体装置
JP2010283165A (ja) * 2009-06-04 2010-12-16 Sanyo Electric Co Ltd 太陽電池モジュール及びその形成方法
JP2011049298A (ja) * 2009-08-26 2011-03-10 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US8304664B2 (en) 2009-05-19 2012-11-06 Shinko Electric Industries Co., Ltd. Electronic component mounted structure
JP2013239469A (ja) * 2012-04-17 2013-11-28 Sumitomo Bakelite Co Ltd 積層体の製造方法
JP2014072472A (ja) * 2012-10-01 2014-04-21 Seiko Instruments Inc 光学デバイス、光学デバイスの製造方法、電子デバイス製造装置、プログラム及び記録媒体
JP2014229776A (ja) * 2013-05-23 2014-12-08 富士通株式会社 電極、電子部品、電子装置および電極の接合方法
JP2015056641A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置及びその製造方法
JP2016146453A (ja) * 2015-02-06 2016-08-12 ピーエスケー・インコーポレーテッド フタレートを利用したディバイスパッケージング設備及びその方法、そしてディバイス処理装置
US9824998B2 (en) 2015-02-06 2017-11-21 Semigear, Inc. Device packaging facility and method, and device processing apparatus utilizing DEHT
WO2017216918A1 (ja) * 2016-06-16 2017-12-21 株式会社日立製作所 半導体装置
KR20200070375A (ko) * 2017-11-02 2020-06-17 시아먼 산안 옵토일렉트로닉스 테크놀로지 캄파니 리미티드 마이크로 소자의 패키징 방법
CN111463140A (zh) * 2019-01-18 2020-07-28 三菱电机株式会社 功率用半导体装置的制造方法、功率用半导体装置及电力转换装置
WO2022080130A1 (ja) * 2020-10-15 2022-04-21 ローム株式会社 センサモジュールおよびその製造方法
KR20220081848A (ko) * 2020-12-09 2022-06-16 산동금속공업(주) 마스크 제조용 초음파 융착기

Families Citing this family (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1201383C (zh) * 1999-01-29 2005-05-11 松下电器产业株式会社 电子部件的安装方法、安装装置及电子部件装置
WO2002093637A2 (en) * 2001-05-17 2002-11-21 Koninklijke Philips Electronics N.V. Product comprising a substrate and a chip attached to the substrate
US20030013328A1 (en) * 2001-05-22 2003-01-16 Andrade Thomas L. Connection assembly for integrated circuit sensors
KR20030014861A (ko) * 2001-08-13 2003-02-20 삼성전자주식회사 언더필 테입 및 그 언더필 테입을 사용한 플립칩 본딩 방법
US6766936B2 (en) * 2001-09-07 2004-07-27 Kabushiki Kaisha Shinkawa Transducer and a bonding apparatus using the same
US6660560B2 (en) * 2001-09-10 2003-12-09 Delphi Technologies, Inc. No-flow underfill material and underfill method for flip chip devices
JP3768432B2 (ja) * 2001-11-01 2006-04-19 株式会社新川 ボンディング装置
JP2003179099A (ja) * 2001-12-12 2003-06-27 Toshiba Corp 半導体装置およびその製造方法
US7235886B1 (en) 2001-12-21 2007-06-26 Intel Corporation Chip-join process to reduce elongation mismatch between the adherents and semiconductor package made thereby
US20030116860A1 (en) * 2001-12-21 2003-06-26 Biju Chandran Semiconductor package with low resistance package-to-die interconnect scheme for reduced die stresses
JP3687610B2 (ja) * 2002-01-18 2005-08-24 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
AU2003218085A1 (en) * 2002-03-12 2003-09-29 Fairchild Semiconductor Corporation Wafer-level coated copper stud bumps
US7138583B2 (en) * 2002-05-08 2006-11-21 Sandisk Corporation Method and apparatus for maintaining a separation between contacts
JP3533665B1 (ja) * 2002-12-17 2004-05-31 オムロン株式会社 電子部品モジュールの製造方法、並びに電磁波読み取り可能なデータキャリアの製造方法。
JP3905041B2 (ja) * 2003-01-07 2007-04-18 株式会社日立製作所 電子デバイスおよびその製造方法
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004260135A (ja) 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
JP3772983B2 (ja) * 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置の製造方法
TW591780B (en) * 2003-03-21 2004-06-11 Univ Nat Central Flip chip Au bump structure and method of manufacturing the same
JP4170137B2 (ja) * 2003-04-24 2008-10-22 新光電気工業株式会社 配線基板及び電子部品実装構造
JP2004335916A (ja) * 2003-05-12 2004-11-25 Toshiba Corp 半導体装置の製造方法
JP4104490B2 (ja) * 2003-05-21 2008-06-18 オリンパス株式会社 半導体装置の製造方法
JP3933094B2 (ja) * 2003-05-27 2007-06-20 セイコーエプソン株式会社 電子部品の実装方法
DE602004024672D1 (de) 2003-06-25 2010-01-28 Hitachi Chemical Co Ltd Schaltglied-verbindungsstruktur und herstellungsverfahren dafür
JP4175197B2 (ja) * 2003-06-27 2008-11-05 株式会社デンソー フリップチップ実装構造
JP2005026579A (ja) * 2003-07-04 2005-01-27 Fujitsu Ltd ハンダバンプ付き電子部品の実装方法およびこれに用いるフラックスフィル
DE10333841B4 (de) * 2003-07-24 2007-05-10 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
JP2005064362A (ja) * 2003-08-19 2005-03-10 Nec Electronics Corp 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
EP1663706A4 (en) * 2003-09-08 2008-11-05 Odelo Gmbh LED LIGHT SOURCE
JP4206320B2 (ja) * 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7462936B2 (en) * 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US20050110161A1 (en) * 2003-10-07 2005-05-26 Hiroyuki Naito Method for mounting semiconductor chip and semiconductor chip-mounted board
JP4479209B2 (ja) * 2003-10-10 2010-06-09 パナソニック株式会社 電子回路装置およびその製造方法並びに電子回路装置の製造装置
DE10352349B4 (de) * 2003-11-06 2006-11-16 Infineon Technologies Ag Halbleiterchip mit Flip-Chip-Kontakten und Verfahren zur Herstellung desselben
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8674500B2 (en) * 2003-12-31 2014-03-18 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US20060216860A1 (en) 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
KR101237172B1 (ko) 2003-11-10 2013-02-25 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US7736950B2 (en) * 2003-11-10 2010-06-15 Stats Chippac, Ltd. Flip chip interconnection
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
KR100604334B1 (ko) * 2003-11-25 2006-08-08 (주)케이나인 플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합 방법
JP4507582B2 (ja) * 2003-12-12 2010-07-21 パナソニック株式会社 バンプ付電子部品の実装方法
TWI229911B (en) * 2003-12-16 2005-03-21 Univ Nat Central Method for controlling the bond microstructures
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
JP4251104B2 (ja) * 2004-03-31 2009-04-08 株式会社日立製作所 Ｒｆｉｄタグの製造方法
EP1589797A3 (en) * 2004-04-19 2008-07-30 Matsushita Electric Industrial Co., Ltd. Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
KR100614564B1 (ko) * 2004-08-20 2006-08-25 (주)아이셀론 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법
JP2006100385A (ja) * 2004-09-28 2006-04-13 Rohm Co Ltd 半導体装置
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
US7367486B2 (en) * 2004-09-30 2008-05-06 Agere Systems, Inc. System and method for forming solder joints
JP4303673B2 (ja) * 2004-11-30 2009-07-29 富士通株式会社 共振器、超音波ヘッド及びそれを用いた超音波接合装置
CH697279B1 (de) 2004-12-06 2008-07-31 Oerlikon Assembly Equipment Ag Verfahren für die Montage eines Halbleiterchips auf einem Substrat.
US20060183270A1 (en) * 2005-02-14 2006-08-17 Tessera, Inc. Tools and methods for forming conductive bumps on microelectronic elements
CN101142673B (zh) * 2005-03-18 2010-04-14 富士通微电子株式会社 半导体器件及其制造方法
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US7021147B1 (en) * 2005-07-11 2006-04-04 General Electric Company Sensor package and method
KR20070016383A (ko) * 2005-08-03 2007-02-08 삼성전자주식회사 칩형 전기 소자 및 이를 포함하는 액정 표시 모듈
DE102005048396A1 (de) * 2005-10-10 2007-04-19 Siemens Ag Sensorbaugruppe
KR100752028B1 (ko) * 2005-12-06 2007-08-28 삼성전기주식회사 브릿지형 패턴을 이용한 솔더 접합 구조
JP4621595B2 (ja) * 2006-01-11 2011-01-26 株式会社東芝 半導体装置の製造方法
US20070235872A1 (en) * 2006-03-28 2007-10-11 Ping-Chang Wu Semiconductor package structure
JP2007273583A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器
TWI295840B (en) * 2006-04-07 2008-04-11 Advanced Semiconductor Eng Mounting method of passive component
JP2007294560A (ja) * 2006-04-24 2007-11-08 Nec Electronics Corp 半導体装置およびその製造方法
US8581108B1 (en) 2006-08-23 2013-11-12 Rockwell Collins, Inc. Method for providing near-hermetically coated integrated circuit assemblies
US8084855B2 (en) * 2006-08-23 2011-12-27 Rockwell Collins, Inc. Integrated circuit tampering protection and reverse engineering prevention coatings and methods
US8174830B2 (en) * 2008-05-06 2012-05-08 Rockwell Collins, Inc. System and method for a substrate with internal pumped liquid metal for thermal spreading and cooling
US8637980B1 (en) * 2007-12-18 2014-01-28 Rockwell Collins, Inc. Adhesive applications using alkali silicate glass for electronics
US8076185B1 (en) 2006-08-23 2011-12-13 Rockwell Collins, Inc. Integrated circuit protection and ruggedization coatings and methods
US8617913B2 (en) 2006-08-23 2013-12-31 Rockwell Collins, Inc. Alkali silicate glass based coating and method for applying
US7915527B1 (en) 2006-08-23 2011-03-29 Rockwell Collins, Inc. Hermetic seal and hermetic connector reinforcement and repair with low temperature glass coatings
US8166645B2 (en) * 2006-08-23 2012-05-01 Rockwell Collins, Inc. Method for providing near-hermetically coated, thermally protected integrated circuit assemblies
JP4105202B2 (ja) * 2006-09-26 2008-06-25 新光電気工業株式会社 半導体装置の製造方法
US7955662B2 (en) * 2006-09-29 2011-06-07 The University Of Tokyo Optical multilayer reflective film, and aligned metal particle film and manufacturing process therefor
US20080083993A1 (en) * 2006-10-04 2008-04-10 Texas Instruments Incorporated Gold-Tin Solder Joints Having Reduced Embrittlement
US7632715B2 (en) 2007-01-05 2009-12-15 Freescale Semiconductor, Inc. Method of packaging semiconductor devices
JP2008218528A (ja) * 2007-02-28 2008-09-18 Fujitsu Ltd 電子部品の実装方法および製造装置
JP4361572B2 (ja) * 2007-02-28 2009-11-11 株式会社新川 ボンディング装置及び方法
US7521284B2 (en) * 2007-03-05 2009-04-21 Texas Instruments Incorporated System and method for increased stand-off height in stud bumping process
US7939939B1 (en) * 2007-06-11 2011-05-10 Texas Instruments Incorporated Stable gold bump solder connections
JP4569605B2 (ja) * 2007-07-09 2010-10-27 日本テキサス・インスツルメンツ株式会社 半導体装置のアンダーフィルの充填方法
WO2009009566A2 (en) * 2007-07-09 2009-01-15 Texas Instruments Incorporated Method for manufacturing semiconductor device
WO2009031262A1 (ja) * 2007-09-03 2009-03-12 Panasonic Corporation 配線基板
EP2637202A3 (en) 2007-09-28 2014-03-12 Tessera, Inc. Flip chip interconnection with etched posts on a microelectronic element joined to etched posts on a substrate by a fusible metal and corresponding manufacturing method
JP2009105276A (ja) * 2007-10-24 2009-05-14 Omron Corp 半導体チップの実装方法及び半導体搭載用配線基板
KR100924554B1 (ko) * 2007-11-30 2009-11-02 주식회사 하이닉스반도체 플립 칩 패키지 및 이의 제조 방법
US20090155958A1 (en) * 2007-12-13 2009-06-18 Boris Kolodin Robust die bonding process for led dies
JP4941268B2 (ja) * 2007-12-17 2012-05-30 富士通株式会社 ワイヤボンディング方法およびワイヤボンディング装置
US8363189B2 (en) * 2007-12-18 2013-01-29 Rockwell Collins, Inc. Alkali silicate glass for displays
US8581403B2 (en) * 2008-01-30 2013-11-12 Nec Corporation Electronic component mounting structure, electronic component mounting method, and electronic component mounting board
US8363989B2 (en) * 2008-03-24 2013-01-29 Nec Corporation Semiconductor optical interconnection device and semiconductor optical interconnection method
US8221089B2 (en) 2008-09-12 2012-07-17 Rockwell Collins, Inc. Thin, solid-state mechanism for pumping electrically conductive liquids in a flexible thermal spreader
US8650886B2 (en) 2008-09-12 2014-02-18 Rockwell Collins, Inc. Thermal spreader assembly with flexible liquid cooling loop having rigid tubing sections and flexible tubing sections
US8205337B2 (en) * 2008-09-12 2012-06-26 Rockwell Collins, Inc. Fabrication process for a flexible, thin thermal spreader
US8616266B2 (en) 2008-09-12 2013-12-31 Rockwell Collins, Inc. Mechanically compliant thermal spreader with an embedded cooling loop for containing and circulating electrically-conductive liquid
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US8119040B2 (en) * 2008-09-29 2012-02-21 Rockwell Collins, Inc. Glass thick film embedded passive material
CN102224584A (zh) * 2008-11-25 2011-10-19 住友电木株式会社 电子部件封装件以及制备电子部件封装件的方法
TWI384603B (zh) 2009-02-17 2013-02-01 Advanced Semiconductor Eng 基板結構及應用其之封裝結構
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
JP2011009604A (ja) * 2009-06-29 2011-01-13 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
DE102009058435A1 (de) * 2009-12-16 2011-06-22 Giesecke & Devrient GmbH, 81677 Befestigen und elektrisch leitendes Verbinden eines Chipmoduls mit einer Chipkarte
TW201201294A (en) * 2010-06-30 2012-01-01 Premtek Int Inc Rapid temperature raising/lowering flip-chip method
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
JP5645592B2 (ja) 2010-10-21 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
TWI496271B (zh) 2010-12-30 2015-08-11 Ind Tech Res Inst 晶圓級模封接合結構及其製造方法
JP5802400B2 (ja) * 2011-02-14 2015-10-28 日東電工株式会社 封止用樹脂シートおよびそれを用いた半導体装置、並びにその半導体装置の製法
US8939346B2 (en) 2011-02-15 2015-01-27 International Business Machines Corporation Methods and systems involving soldering
US8912651B2 (en) 2011-11-30 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure including stud bulbs and method
US9029259B2 (en) * 2012-02-17 2015-05-12 Teledyne Scientific & Imaging, Llc Self-aligning hybridization method
TWI469312B (zh) * 2012-03-09 2015-01-11 Ind Tech Res Inst 晶片堆疊結構及其製作方法
US20130256885A1 (en) * 2012-04-03 2013-10-03 Conexant Systems, Inc. Copper Sphere Array Package
CN102723427B (zh) * 2012-05-30 2015-09-02 惠州市大亚湾永昶电子工业有限公司 Led晶片共晶焊接工艺
US9435915B1 (en) 2012-09-28 2016-09-06 Rockwell Collins, Inc. Antiglare treatment for glass
US8916970B2 (en) * 2012-12-21 2014-12-23 Huawei Technologies Co., Ltd. Method for welding gold-silicon eutectic chip, and transistor
US8975659B2 (en) * 2013-06-13 2015-03-10 Cofan Usa, Inc. Chip on board light emitting diode device having dissipation unit array
KR101513642B1 (ko) * 2013-08-21 2015-04-20 엘지전자 주식회사 반도체 디바이스
JP6197619B2 (ja) 2013-12-09 2017-09-20 富士通株式会社 電子装置及び電子装置の製造方法
JP6270571B2 (ja) * 2014-03-19 2018-01-31 Ｔｏｗａ株式会社 シート樹脂の供給方法と半導体封止方法及び半導体封止装置
JP2015220235A (ja) * 2014-05-14 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
FR3039700B1 (fr) * 2015-07-31 2017-08-11 Commissariat Energie Atomique Procede de collage direct avec auto-alignement par ultrasons
JP6945276B2 (ja) * 2016-03-31 2021-10-06 デクセリアルズ株式会社 異方性導電接続構造体
JP2020502786A (ja) * 2016-12-16 2020-01-23 ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ，アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー 化合物半導体デバイス構造内の遷移金属窒化物層の選択的酸化
JP6693441B2 (ja) * 2017-02-27 2020-05-13 オムロン株式会社 電子装置およびその製造方法
CN110914977A (zh) * 2017-07-21 2020-03-24 株式会社村田制作所 电子部件
KR102440119B1 (ko) 2017-08-10 2022-09-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10446521B2 (en) * 2017-11-07 2019-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating an integrated fan-out package
US11039531B1 (en) 2018-02-05 2021-06-15 Flex Ltd. System and method for in-molded electronic unit using stretchable substrates to create deep drawn cavities and features
CN110164782A (zh) 2018-02-13 2019-08-23 财团法人工业技术研究院 封装结构及组件连接的方法
US11134595B2 (en) * 2018-09-05 2021-09-28 Assembleon B.V. Compliant die attach systems having spring-driven bond tools
US10964660B1 (en) * 2018-11-20 2021-03-30 Flex Ltd. Use of adhesive films for 3D pick and place assembly of electronic components
US10896877B1 (en) 2018-12-14 2021-01-19 Flex Ltd. System in package with double side mounted board
US10568215B1 (en) 2019-05-20 2020-02-18 Flex Ltd. PCBA encapsulation by thermoforming

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097089A (en) * 1998-01-28 2000-08-01 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package, metal plate for said package, and method of producing copper-clad board for said package
JPH0671028B2 (ja) 1988-07-19 1994-09-07 松下電器産業株式会社 半導体素子の実装方法
JP3255315B2 (ja) * 1992-04-20 2002-02-12 電気化学工業株式会社 電気絶縁材及びそれを用いた回路基板
US5431328A (en) * 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
JP3464826B2 (ja) 1994-07-21 2003-11-10 株式会社東芝 半導体装置
JP2576796B2 (ja) 1994-09-20 1997-01-29 日本電気株式会社 Ｔａｂインナーリードの接合方法
JPH08222600A (ja) 1995-02-16 1996-08-30 Nitto Denko Corp 半導体装置の製造方法
JPH09102514A (ja) 1995-10-05 1997-04-15 Nippon Telegr & Teleph Corp <Ntt> バンプボンディング方法およびバンプボンディング構造
JPH1050758A (ja) 1996-08-01 1998-02-20 Hitachi Ltd 超音波接合方法及び接合構造
JPH1065034A (ja) * 1996-08-21 1998-03-06 Ngk Spark Plug Co Ltd 電子部品用配線基板及び電子部品パッケージ
JPH10107078A (ja) 1996-09-30 1998-04-24 Toshiba Electron Eng Corp 電子部品の製造方法及び電子部品
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
JP3687280B2 (ja) 1997-07-02 2005-08-24 松下電器産業株式会社 チップ実装方法
JPH11126511A (ja) 1997-10-22 1999-05-11 Toshiba Tec Corp 照明器具のｖ字状ばね取付金具
US6168859B1 (en) * 1998-01-29 2001-01-02 The Dow Chemical Company Filler powder comprising a partially coated alumina powder and process to make the filler powder
JP2000114431A (ja) 1998-09-29 2000-04-21 Kyocera Corp 半導体素子実装基板
JP4097378B2 (ja) 1999-01-29 2008-06-11 松下電器産業株式会社 電子部品の実装方法及びその装置
US6376100B1 (en) * 1999-06-09 2002-04-23 Shin Etsu-Chemical Co., Ltd. Flip-chip type semiconductor device underfill material and flip-chip type semiconductor device
JP2001308145A (ja) * 2000-04-25 2001-11-02 Fujitsu Ltd 半導体チップの実装方法

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7390692B2 (en) 2002-10-30 2008-06-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
US7132756B2 (en) 2002-10-30 2006-11-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
CN1298034C (zh) * 2003-05-21 2007-01-31 卡西欧计算机株式会社 半导体封装及其制造方法
JP4681351B2 (ja) * 2005-05-20 2011-05-11 アスリートＦａ株式会社 電子部品の接合装置
JP2006324581A (ja) * 2005-05-20 2006-11-30 Athlete Fa Kk 電子部品の接合装置
JP2007005676A (ja) * 2005-06-27 2007-01-11 Athlete Fa Kk 電子部品の接合装置
JP4733441B2 (ja) * 2005-06-27 2011-07-27 アスリートＦａ株式会社 電子部品の接合装置
JP2007059867A (ja) * 2005-07-26 2007-03-08 Matsushita Electric Ind Co Ltd 半導体装置
KR100755801B1 (ko) 2006-08-28 2007-09-07 한국과학기술원 솔더범프 및 솔더볼 형성 장치 및 방법
US7554186B2 (en) 2007-06-22 2009-06-30 Sony Corporation Semiconductor device
JP2009010109A (ja) * 2007-06-27 2009-01-15 Namics Corp 発光ダイオードチップの封止体の製造方法
JP2009149820A (ja) * 2007-12-21 2009-07-09 Panasonic Electric Works Co Ltd アンダーフィル用液状熱硬化性樹脂組成物とそれを用いた半導体装置
JP2010010669A (ja) * 2008-05-28 2010-01-14 Hitachi Chem Co Ltd 半導体装置の製造方法、半導体封止用接着剤及び半導体装置
JP2008211258A (ja) * 2008-06-06 2008-09-11 Athlete Fa Kk 電子部品のボンディング装置
JP4682225B2 (ja) * 2008-06-06 2011-05-11 アスリートＦａ株式会社 電子部品のボンディング装置
US8304664B2 (en) 2009-05-19 2012-11-06 Shinko Electric Industries Co., Ltd. Electronic component mounted structure
JP2010283165A (ja) * 2009-06-04 2010-12-16 Sanyo Electric Co Ltd 太陽電池モジュール及びその形成方法
JP2009239314A (ja) * 2009-07-17 2009-10-15 Panasonic Corp 部品実装方法
JP2011049298A (ja) * 2009-08-26 2011-03-10 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2013239469A (ja) * 2012-04-17 2013-11-28 Sumitomo Bakelite Co Ltd 積層体の製造方法
JP2014072472A (ja) * 2012-10-01 2014-04-21 Seiko Instruments Inc 光学デバイス、光学デバイスの製造方法、電子デバイス製造装置、プログラム及び記録媒体
JP2014229776A (ja) * 2013-05-23 2014-12-08 富士通株式会社 電極、電子部品、電子装置および電極の接合方法
JP2015056641A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置及びその製造方法
US10283481B2 (en) 2015-02-06 2019-05-07 Semigear, Inc. Device packaging facility and method, and device processing apparatus utilizing DEHT
JP2016146453A (ja) * 2015-02-06 2016-08-12 ピーエスケー・インコーポレーテッド フタレートを利用したディバイスパッケージング設備及びその方法、そしてディバイス処理装置
US9741683B2 (en) 2015-02-06 2017-08-22 Semigear, Inc. Device packaging facility and method, and device processing apparatus utilizing phthalate
US9824998B2 (en) 2015-02-06 2017-11-21 Semigear, Inc. Device packaging facility and method, and device processing apparatus utilizing DEHT
WO2017216918A1 (ja) * 2016-06-16 2017-12-21 株式会社日立製作所 半導体装置
US10937757B2 (en) 2016-07-27 2021-03-02 Semigear, Inc. Device packaging facility and method, and device processing apparatus utilizing DEHT
KR20200070375A (ko) * 2017-11-02 2020-06-17 시아먼 산안 옵토일렉트로닉스 테크놀로지 캄파니 리미티드 마이크로 소자의 패키징 방법
KR102438404B1 (ko) 2017-11-02 2022-08-30 시아먼 산안 옵토일렉트로닉스 테크놀로지 캄파니 리미티드 마이크로 소자의 패키징 방법
CN111463140A (zh) * 2019-01-18 2020-07-28 三菱电机株式会社 功率用半导体装置的制造方法、功率用半导体装置及电力转换装置
CN111463140B (zh) * 2019-01-18 2023-09-12 三菱电机株式会社 功率用半导体装置及其制造方法、电力转换装置
WO2022080130A1 (ja) * 2020-10-15 2022-04-21 ローム株式会社 センサモジュールおよびその製造方法
KR20220081848A (ko) * 2020-12-09 2022-06-16 산동금속공업(주) 마스크 제조용 초음파 융착기
KR102563939B1 (ko) * 2020-12-09 2023-08-04 산동금속공업(주) 마스크 제조용 초음파 융착기

Also Published As

Publication number Publication date
US6798072B2 (en) 2004-09-28
TW502353B (en) 2002-09-11
US20020056906A1 (en) 2002-05-16
EP1205970A2 (en) 2002-05-15
KR20020036669A (ko) 2002-05-16

Similar Documents

Publication Publication Date Title
JP2002151551A (ja) フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
US6646355B2 (en) Structure comprising beam leads bonded with electrically conductive adhesive
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
KR100488126B1 (ko) 반도체 장치 및 그 제조 방법
US7148081B2 (en) Method of manufacturing a semiconductor device
US7026188B2 (en) Electronic device and method for manufacturing the same
JP2009110995A (ja) ３次元実装方法及び装置
US5877079A (en) Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void
US6657313B1 (en) Dielectric interposer for chip to substrate soldering
JP2001024085A (ja) 半導体装置
JP2003258034A (ja) 多層配線基体の製造方法および多層配線基体
US6794202B2 (en) Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
JPH0266953A (ja) 半導体素子の実装構造およびその製造方法
JP3589928B2 (ja) 半導体装置
US6649833B1 (en) Negative volume expansion lead-free electrical connection
JP2000311923A (ja) 半導体装置の製造方法および半導体装置
KR101753066B1 (ko) 도전성 입자를 포함하는 필름 및 이를 이용한 플립칩 패키지 제조방법
JP2000156386A (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JP4090906B2 (ja) 半導体装置及びその製造方法
JPH08236575A (ja) 半導体装置及びその製造方法
JP3635151B2 (ja) 半導体装置および半導体装置の製造方法
JPH11265910A (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
JP2004253598A (ja) 電子部品の実装方法
JPH11204573A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040119

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040413