JP2001024085A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001024085A
JP2001024085A JP11197285A JP19728599A JP2001024085A JP 2001024085 A JP2001024085 A JP 2001024085A JP 11197285 A JP11197285 A JP 11197285A JP 19728599 A JP19728599 A JP 19728599A JP 2001024085 A JP2001024085 A JP 2001024085A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
chip
pad
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11197285A
Other languages
English (en)
Inventor
Takehiro Kimura
雄大 木村
Seiya Isozaki
誠也 磯崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11197285A priority Critical patent/JP2001024085A/ja
Priority to KR1020000039578A priority patent/KR20010069987A/ko
Priority to US09/614,314 priority patent/US6400034B1/en
Publication of JP2001024085A publication Critical patent/JP2001024085A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

(57)【要約】 【課題】従来のものより細かな端子ピッチでまた薄型化
して製造可能で、一段と小形化されたチップサイズパッ
ケージの半導体装置、及び製造検査が簡単な半導体装置
を提供する。 【解決手段】片面に複数のチップパッド(1a)を有した半
導体チップ(1) と、透明な絶縁体フィルム(3) に前記チ
ップパッド(1a)と対面する接続面に向かって縮径してい
て断面がテーパ状の貫通孔(3a)を所望の配列で設け、前
記接続面の前記貫通孔(3a)に対応する位置には複数のＢ
ＧＡパッド(4c)を、前記半導体チップ(1)のチップパッ
ド(1a)と対応する位置には前記接続面に基板パッド(4a)
を、更に前記基板パッド(4a)と前記ＢＧＡパッド(4c)と
を電気接続する配線部(4b)をそれぞれ前記接続面に直接
被着させて形成してなるフィルム基板(5) と、個々の前
記チップパッド(1a)と前記基板パッド(4a)の対応するも
の同士の間に介在して両者を接合するバンプ(2) と、前
記基板(5) の他方面側から前記ＢＧＡパッド(4a)の裏面
に接合されたはんだボール(7) とで構成半導体装置を構
成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、外部接続用端子の
形成にフリップチップ方式を用いて製造される半導体装
置に関する。
【０００２】
【従来の技術】従来、半導体チップを基板にフリップチ
ップ接続する場合、半導体チップの電極パッド上に突起
状のバンプを形成し、そのバンプを基板上の電極パッド
に位置合わせして、加熱しながら加圧し接続する方法が
用いられている。このような従来の半導体装置の一例に
は、例えば特開平８−２７９５７１号に開示されている
ものがある。
【０００３】この種の半導体装置は、図９に示すように
基板(15)の上に接合用の金属バンプ(9)を介して半導体
（チップ）(1) が取付けられている。基板素材として
は、一般にセラミックやガラスエポキシ或いはプラスチ
ックフィルムが用いられる。
【０００４】図９の半導体装置では、可撓性を有したプ
ラスチックフィルムの基板（以下では、フレキシブル基
板とも記載する）は薄いプラスチックフィルム(10)の表
面に接着剤層(10a) を介して金属薄板が被着されてお
り、半導体装置を構成するためにこの金属薄板をエッチ
ング加工により所望形状に残すことで図では上側となる
上側配線層にはパッド(11)、配線(12)が、また下側の下
面配線層にはＢＧＡパッド(14)が形成されており、更に
これらを電気接続するためにスルーホール(13)が設けら
れた構造になっている。
【０００５】この基板には、半導体チップがそのパッド
を基板側の対応するパッドに位置を合わせて、例えばス
ズ或いはハンダ等の接合用の金属バンプ(9) を介して熱
圧着される。例えば金属バンプにスズを用いた場合であ
れば、接合時には一つのバンプ当たり75〜100gの力を加
えて接合部温度を350 ℃に10秒保つ。
【０００６】また、外部接続用端子には前記ＢＧＡパッ
ド(14)にはんだボール(7) が接合されている。そして、
前記半導体チップ(1) と基板(15)との間の空隙には両者
の接続を補強すると同時に半導体チップ(1) の表面を保
護する目的で封止樹脂(6) が充填されている。
【０００７】樹脂充填工程では、気泡が混入しないよう
に細心の注意が払われる。これは、完成した半導体装置
をプリント基板上にリフロー装置によりハンダ付け実装
する際には半導体装置が加熱され高温になるため、もし
ボイド（気泡混入部）があると内部の空気が膨張して気
泡が破裂し半導体装置が損傷を受けてしまうためであ
る。これを防止するために、樹脂充填工程では１０分間
程度の真空引きによる脱泡作業を行って充填樹脂内部の
気泡を取り去っている。
【０００８】ところで、上述した従来の半導体装置にお
いては、半導体チップの電極部（チップパッド）と基板
パッド間の接合は熱圧着により行われているが、製造過
程における温度条件が半導体装置の信頼性に悪影響を与
える場合があった。すなわち、フリップチップ接続時の
温度が低い場合にはチップと基板間の接続部の接合が充
分でなく信頼性が低下してしまうが、反対に高い場合に
は半導体チップを劣化させる慮がある。
【０００９】基板にガラスエポキシ基板を用いた場合に
は、耐熱温度が低いため、半導体チップとの接続のため
のバンプには比較的低温で接合できる材料、例えばはん
だを用いたはんだバンプ等を選択せざるを得なかった。
しかしはんだバンプを用いるのでショートが発生しやす
いという難点があり、対策のためにパッド同士を一定以
上の間隔を確保して配置しなけらばならず、ファインピ
ッチ化ができないとの問題がある。
【００１０】この点に対応するために耐熱性に優れた例
えばポリイミド製のプラスチックフィルムが基板に用い
られている。然しながら、図９に例示した如きフィルム
基板を用いた従来の半導体装置は、基板部に接着剤層
（10a)を含むため、耐熱性が充分なものではなかった。
従って、フリップチップ接続時の温度を低く設定しなけ
ればならず、信頼性を確保するためには接続部に使用可
能な金属はスズ（融点；約２３２℃）等に制限されてし
まう。また、同じく接着剤層（10a)を含むことに起因し
て、熱圧着時に高い圧力をかけると接合部の沈みこみが
生じてこれが接続の信頼性を低下させる原因となってい
た。
【００１１】その他構造上の問題点として、端子部構造
がスルーホール部を含み複雑であるため半導体装置が高
コストとなってしまうという問題があった。
【００１２】また、上述した如き半導体装置は、製造品
質管理のために各種検査が行われ規格を満たしたもの或
いは規格を満たしたものと同時製造のロットのみが出荷
される。半導体装置としての電気特性の検査が実施され
ることは勿論であるが、これ以外に物理的な検査も行わ
れている。
【００１３】例えば、前述した充填樹脂内への空気混入
は基板と配線層の境界部は微細な段差となることから完
全に防止することは容易ではなく、規格外のものを発見
・排除するために超音波を利用したＳＡＴ装置を用いて
ボイドが無いことの確認検査が全数あるいは抜き取りで
行われている。
【００１４】従って、製品検査の観点からは、フリップ
チップ接続部の接合状態の良否は電気的試験等の間接的
な方法でしか確認することができず検査に多くの時間を
要している。同様に封止樹脂による封止状態の良否（ボ
イドの有無）は超音波による等の大規模な検査装置を用
いなくては確認することができず、より簡単な検査方法
が求められていた。
【００１５】
【発明が解決しようとする課題】本発明の目的は、チッ
プサイズパッケージの半導体装置における上述したよう
な幾つかの問題点を解決した、信頼性のより高い半導体
装置を提供すること、また、より細かな端子ピッチで製
造可能で一段と小形化でき（ファインピッチ化）る半導
体装置、製造検査が簡単な半導体装置を提供することで
ある。
【００１６】
【課題を解決するための手段】課題解決のため本発明で
は半導体装置を、片面に複数のチップパッド(1a)を有し
た半導体チップ(1) と、絶縁体フィルム(3) に前記チッ
プパッド(1a)と対面する接続面に向かって縮径していて
断面がテーパ状の貫通孔(3a)を所望の配列で設け、前記
接続面の前記貫通孔(3a)に対応する位置には複数のＢＧ
Ａパッド(4c)を、前記半導体チップ(1) のチップパッド
(1a)と対応する位置には前記接続面に基板パッド(4a)
を、更に前記基板パッド(4a)と前記ＢＧＡパッド(4c)と
を電気接続する配線部(4b)をそれぞれ前記接続面に直接
被着させて形成してなるフィルム基板(5) と、個々の前
記チップパッド(1a)と前記基板パッド(4a)の対応するも
の同士の間に介在して両者を接合するバンプ(2) と、前
記基板(5) の他方面側から前記ＢＧＡパッド(4a)の裏面
に接合されたはんだボール(7) とで構成する。この構造
により、貫通孔のテーパ部が適切にはんだボールを収容
しＢＧＡパッドに確実に接続させ、また小径のはんだボ
ールが使用できてより細かな端子ピッチで一段と小形化
された半導体装置が得られる。
【００１７】或いは、半導体装置を片面に複数のチップ
パッド(1a)を有した半導体チップ(1)と、透明な絶縁体
フィルム(3) に貫通孔(3a)を所望の配列で設け、前記接
続面の前記貫通孔(3a)に対応する位置には複数のＢＧＡ
パッド(4c)を、前記半導体チップ(1)のチップパッド(1
a)と対応する位置には前記接続面には基板パッド(4a)
を、更に前記基板パッド(4a)と前記ＢＧＡパッド(4c)と
を電気接続する配線部(4b)をそれぞれ前記接続面に直接
被着させて形成してなるフィルム基板(5) と、個々の前
記チップパッド(1a)と前記基板パッド(4a)の対応するも
の同士の間に介在して両者を接合するバンプ(2) と、前
記基板(5) の他方面側から前記ＢＧＡパッド(4a)の裏面
に接合されたはんだボール(7) とで構成とにより構成す
る。この構成によれば、装置内部の状態を裏面側からフ
ィルム基板をとおして光学的に確認できるため半導体装
置の製造検査が簡単に行える。
【００１８】更に、前記バンプがＡｕ材でなるか若しく
はＮｉ／Ａｕ又はＡｕメッキ処理を施され、前記基板パ
ッドがＡｕ材でなるか若しくはＮｉ／Ａｕ又はＡｕメッ
キ処理が施された構成として接続の信頼性を高めた構成
としても良い。また前記バンプおよび／または前記基板
パッドの接続面上の有機系不純物をプラズマ照射工程に
よるクリーニング処理によって除去した後にフリップチ
ップ接続したものは接続強度が一段と上がり高信頼性と
なる。
【００１９】前記テーパ状の貫通孔のテーパ部接続面側
の先端鋭角部の縦断面部角度を６０°以下にすること
で、確実なはんだボール形成が行え、信頼性が向上す
る。この構造においても、前記バンプがＡｕ材でなるか
若しくはＮｉ／Ａｕ又はＡｕメッキ処理を施され、前記
基板パッドがＡｕ材でなるか若しくはＮｉ／Ａｕ又はＡ
ｕメッキ処理が施された構成としても良く、接続の信頼
性が高まる。更に前記バンプおよび／または前記基板パ
ッドの接続面上の有機系不純物がプラズマ照射工程によ
るクリーニング処理によって除去された後にフリップチ
ップ接続することにより接続強度を一段と上げることが
できる。
【００２０】また、前記ＢＧＡパッドの裏面側にメッキ
処理を施しても良く、はんだボールの形成が容易にな
る。前記半導体チップと前記フィルム基板の間の空間部
に封止樹脂を充填し、両者の接続補強と半導体チップ表
面の保護を図るようにしても良い。前記封止樹脂にフィ
ラーを混入させて耐熱性を向上させた構成としても良
く、フィラーを金属体とし電磁波遮蔽効果を付加しても
良い。
【００２１】
【発明の実施の形態】〔実施例〕以下、実施例を挙げ図
面を用いて本発明につき詳細に説明する。
【００２２】図１は本発明の一実施例の半導体装置を示
す断面図であり、図２(a) 及び(b)はこの半導体装置を
裏面（基板取付側）からみた拡大して示す平面図の一部
を示している。また、図３から図７はこの半導体装置製
造過程を説明する断面図である。実施例の半導体装置
は、半導体チップと基板とをフリップチップ接続させた
構造であって、片面に複数のパッド(1a)を有した半導体
チップ(1) と、基板パッド(4a)を有したフィルム基板
(5) と、更に両者を接続しているＡｕ（金）を素材とす
るバンプ(2) と、前記半導体チップ(1) とフィルム基板
(5) との間にできる空隙に充填された封止樹脂(6) と、
外部接続用端子であるはんだボール(7) により構成され
ている。
【００２３】絶縁体基板としてのフィルム基板(5) は、
充分に薄く透明性を備えた（無色でなくとも良い）ポリ
イミドのフィルム主体に形成されていて、基板パッド(4
a)、配線(4b)、ＢＧＡパッド(4c)からなる配線層と、フ
ィルム基材としてのポリイミドフィルム(3) とにより構
成されている。すなわち、ポリイミドフィルム(3) の半
導体チップ(1) が係合固定される側の片方面（接続面）
上には半導体チップ(1) の所定位置に配置されたチップ
パッド(1a)に個々に対応する位置に基板パッド(4a)が接
続面に直接に被着させて形成されている。
【００２４】また、ポリイミドフィルム(3) には、半導
体装置の外部端子位置に相当する所定の配列にて前記接
続面に向かって縮径して断面がテーパ状になった貫通孔
(3a)が形成されているとともに、これに対応して接続面
上には各貫通孔(3a)のそれぞれに一致する位置に複数の
ＢＧＡパッド(4c)が接続面に直接に被着させて形成され
ている。更にはこのＢＧＡパッド(4c)と前記基板パッド
(4a)とを（また、必要に応じてはＢＧＡパッド同士を）
電気的に接続する配線部(4b)も接続面に直接に被着させ
て形成されている。
【００２５】なお、実際には上述の基板パッド(4a)とＢ
ＧＡパッド(4c)及び配線部(4b)はエッチング等により一
体に同時に作られる。このように、実施例における有孔
のフィルム基板(5) はポリイミドの絶縁体フィルム(3)
と配線層（基板パッド:4a 、ＢＧＡパッド:4c 、配線
部:4b ）の２層から構成されている。
【００２６】上述したポリイミドフィルム(3) の透明度
は半導体装置として組み上げた後で外面側から内部の部
品配置や部品形状が検査のために光学的に確認可能な程
度に透明なことが必要である。この条件を満たせば有色
であっても良い。また、外部から照明光を与えることに
よって光学的に確認可能な場合を含むものとする。一般
的に市場に供給されているポリイミドフィルムを例にと
れば一般的な濁度のもので厚さ100 μm 程度以下であれ
ば本発明の部材として充分に適する。ポリイミドフィル
ムは耐熱性に優れる点から本発明のフィルム基板用素材
として好ましい。
【００２７】実施例半導体装置の上述した各部の実際的
な寸法を例示する。半導体チップ(1)のサイズは、７×
１４×0.3 mmである。また半導体チップ(1) のチップパ
ッド(1a)上には、径１００μm 高さ３０μm のＡｕバン
プ(2) がボールボンディング法により形成されている。
【００２８】チップパッド(1a)および基板パッド(4a)の
大きさは９０μｍ四方で、チップパッド(1a)は５９ピン
分あり、その最小ピッチは１２０μm である。
【００２９】ポリイミドフィルム基板(5) の厚さは５０
μm のものを用いてある。配線層の主素材は銅（Ｃｕ）
で、ポリイミドフィルム基板(5) の片面に直接に電解メ
ッキにより形成されたもので、基板と配線層の間には接
着剤層は存在せず、従って耐熱性に優れると同時に全体
としての厚み方向の剛性も高い。
【００３０】銅層(4d)の表面にはニッケル（Ｎｉ）メッ
キ(4e)、さらにその上に金（Ａｕ）の仕上げメッキ(4f)
が施されている。すなわち、配線層は、Ｃｕ／Ｎｉ／Ａ
ｕにより三重構造に構成され、各層の厚さはそれぞれ１
８／２／１μm である。配線の最小ライン及び最小スペ
ースは、どちらも３０μm である。
【００３１】このように、実施例の基板パッド(4a)は最
外層がＡｕ層になっている。本発明装置では、フリップ
チップ接続される基板パッド(4a)の最外層を必ずＡｕ層
としてチップ(1) のチップパッド(1a)に結合されたＡｕ
材のバンプ(2) との間を加熱圧着してＡｕ−Ａｕ接合が
形成されるようにする。従って、基板パッド(4a)は、銅
（Ｃｕ）に直接に金（Ａｕ）メッキ４を施したものであ
っても良い。
【００３２】半導体チップ(1) は、電極としてのアルミ
ニウム（Ａｌ）でなるチップパッド(1a)を有している。
そして、このチップパッド(1a)とフィルム基板(5) 上の
基板パッド(4a)の対応するもの同士は、Ａｕバンプ(2)
を介して、圧着接合されると同時に電気的にも接続され
る。従って、半導体チップとフィルム基板間の接続はＡ
ｕ−Ａｕ接続になっており高い信頼性が得られている。
なお、接合強度の値は１ピン当たり約５０gfである。
【００３３】この半導体装置の外部端子は、フィルム基
板(5) のポリイミドフィルム(3) に設けられた貫通孔(3
a)の位置に形成されている金属部（ＢＧＡパッド;4c ）
にフィルム基板の裏面側よりはんだボール(7) を形成す
ることにより設けられている。ＢＧＡパッド(4c)は６８
ピンあり、そのサイズは、直径0.35mm、また格子ピッチ
は0.75mmである。はんだボール(7) にはサイズは直径0.
5 mmのものが用いてある。はんだボール(7) は図示しな
いマザーボード等に接続される。
【００３４】半導体チップ(1) とフィルム基板(5) の間
隙には、例えばエポキシ系樹脂その他の封止樹脂(6) が
充填されている。封止樹脂(6) には、チップパッド(1a)
−基板パッド(4a)間の接続強度を補強すると同時に半導
体チップ(1) の表面を保護する役割がある。封止樹脂
(6) を充填した後の半導体チップ(1) とフィルム基板
(5)との接続強度は、１ピン当たり300 gf以上が確保さ
れている。
【００３５】最終的な半導体装置の外形寸法は、チップ
サイズよりも各辺 0.5mm大きな7.5 ×14.5mmで、その厚
さははんだボール部を含めて、0.8mmに留まっている。
【００３６】続いて、上記実施例の半導体装置の製造過
程について図３〜図７を参照して概略を説明する。
【００３７】まず図３(a) に示すように、基板パッド(4
a)及びＢＧＡパッド(4c)を設けたテープ（フィルム基板
(3) となる）を用意し、このテープ(3) の基板パッド(4
a)側にプラズマＰを照射し基板パッド(4a)のＡｕメッキ
(4f)の表面に付着した有機系不純物を除去する。(4d)は
Ｃｕメッキ層、(4e)はニッケルメッキ層である。次にＡ
ｕバンプ(2) を半導体チップ(1) のＡｌパッド(1a)上に
形成する図３(b) 。
【００３８】次いで図４に示すように半導体チップ(1)
を反転しＡｕバンプ(2) とテープ(3)の基板パッド(4a)
の位直合わせする。そして、Ａｕバンプ(2) と基板パッ
ド(4a)を熱圧着する（図５参照）。更に、半導体チップ
(1) とテープ(3) の間隙に封止樹脂(6) を流し込み加熱
硬化させる（図４）。さらにＢＧＡパッド(4c)上にはん
だボール(7) を形成し（図５）、チップａのサイドを所
定寸法に切断することによりＣＳＰ（チップサイズパッ
ケージ）が得られる（図１参照）。
【００３９】上記製造方法について更に詳細に説明す
る。
【００４０】図３(a) に示すように、テープ(3) に図示
しないプラズマ処理装置によりプラズマＰを照射し基板
パッド(4c)のＡｕメッキ(4f)の表面の有機系不純物を取
り除く。このときのプラズマ処理の条件は、Ａｒガス流
量５０ｍｌ／分（通常使用範囲１０〜１００ｍｌ／
分）、真空圧が６５ｍＴｏｒｒ（通常５０〜５００ｍＴ
ｏｒｒ）、ＲＦ Ｐｏｗｅｒ４００Ｗ（通常５０〜５０
０Ｗ）、処理時間は１８０秒（通常６０〜３００秒）と
した。またこのときのＡｕメッキ(4f)の厚さは１μｍと
した（通常Ａｕメッキ厚は０．０３〜２μｍ程度）。
【００４１】一方、図３(b) に示すように、半導体チッ
プ(1) には、Ａｌパッド(1a)上にＡｕバンプ(2) をボー
ルボンディング法により形成する。Ａｕバンプ(2) を形
成するのに、ボールボンディング法を採用したがメッキ
法その他を用いる方法もある。また半導体チップ(1a)の
Ａｌパッド(1a)に代えてＣｕその他の材料を用いること
も可能である。
【００４２】次に図４に示すように、Ａｕバンプ(2) を
形成した半導体チップ(1) を反転してコレット(17)に吸
着してステージ(16)上に置かれたプラズマを照射したテ
ープ(3)と互いのパッド同士の位置を合わせる。その
後、図５に示すように加圧加熱(18)を行って半導体チッ
プ(1) のＡｕバンプ(2) とテープ(3) のパッド(4a)とを
熱圧着する。
【００４３】このときの熱圧着条件は、ステージ(16)の
温度７０℃、コレット(17)の温度は300 ℃、加熱加圧時
間2.5 〜7.5 秒、加圧力75〜125 ｇｆ／バンプである。
プラズマを照射することにより加熱温度を低くし加熱加
圧時間を短くすることが可能となっている。
【００４４】その後、図６に示すようにテープ(3) と半
導体チップ(1) の間隙に封止樹脂(6)を流し込み、加熱
して封止樹脂(6) を硬化させる。
【００４５】次に、図７に示すように、はんだボール
(7) をテープ(3) のＢＧＡパッド(4c)上に形成し、チッ
プサイズより0.5 mm大きくダイサーにより切断し、図１
の半導体装置が完成する。このときＢＧＡパッド上に形
成するはんだボールの材料はＰｂＳｎの共晶はんだまた
はその他の材料を使用する。また切断はダイサーを用い
たが打ち抜きその他によっても良い。なお切断する大き
さは仕上がりがチップサイズ以上となればよい。
【００４６】この様にして得られた実施例の半導体装置
は、高信頼性で、端子ピッチが細かくでき小形であり、
また幾つかの製造検査が簡単である。
【００４７】実施例におけるプラズマ処理は接合の信頼
性を高めるのに有効である。プラズマ処理無しでは、加
熱温度を300 ℃として、圧着時間2.5 秒加圧力75ｇｆ／
バンプの条件下で、半導件チップのＡｕバンプ(2) とテ
ープの基板パッド(4a)とは圧着しないが、プラズマ処理
した場合には同じ条件で十分な接合強度（ダイシェア強
度）が得られる。また圧着時間7.5 秒、125 ｇｆ／バン
プの条件下で比較すると、プラズマ処理をした場合にプ
ラズマ処理無しの時に比べて２倍以上の接合強度が得ら
れた。このようにプラズマ処理した場合には、しない場
合に比較して接合強度が大幅に増加する。
【００４８】図２の(a) 、(b) は上述した半導体装置を
実装面側（基板取付側）からみた場合を拡大して示す平
面図（部分）である。図のように、透明な絶縁体フィル
ム(3)を透して絶縁体フィルムの接続面側の様子が拡大
鏡あるいは顕微鏡等の簡単な光学装置を用いることによ
り目視により確認でき、製品検査の幾つかを簡単に行う
ことができる。
【００４９】すなわち、図２に模式的に図示したように
基板パッド(4a)の位置する部位（１箇所のみ符号Ｑを付
してある）を目視するとバンプ(2) と基板パッド(4a)が
熱圧着された箇所（接合部；(2')）が光学的に確認でき
る。熱圧着時のバンプ(2) と基板パッド(4a)との位置合
わせが適正な場合には図２(a) のように接合部(2')が基
板パッド(4a)の中央部に位置している。一方、位置合わ
せ不良の場合には図２(b) に示すように、接合部(2')が
基板パッド(4a)の中央より偏心した位置にあることが目
視により確認でき不良が簡単に発見できる。
【００５０】また、封止樹脂の充填時に気泡が混入した
場合も半導体装置を実装面側（基板取付側）から目視す
ることで図２(b) に示すようにボイド(19)が視認でき、
簡単に不良品が選別できる。このように透明なフィルム
基板を用いたことにより製造検査が極めて簡単に行え
る。
【００５１】次に、本発明の半導体装置の他の実施例を
図２に断面図で示す。この実施例では封止樹脂(6) にフ
ィラー(8) を混入させることにより、耐温度サイクル性
能を更に向上させた点のみが異なっている。フィラー
(8) として金属体を用いれば電磁遮蔽性を向上させると
いう効果も得られる。その他の半導体装置を構成する部
材は前述した実施例と同じで良い。既述したと同様なプ
ラズマ照射を必要に応じて行う。
【００５２】本発明は上述実施例により限定されること
なく種々の変形が可能である。例えば、封止樹脂につい
ては、先に挙げた特開平８−２７９５７１号に開示され
ているもののように、必要に応じては充填用と封止用の
２種類の樹脂を使い分ける構成にしても良い。同一樹脂
を充填用と封止用に使用して封止用にのみフィラーを混
入させるようにしたり、充填用と封止用にそれぞれ異な
ったフィラーを混入させた構成としても良い。
【００５３】
【発明の効果】本発明の半導体装置は、フィルム基板を
使用した上述した如き構造であるため特にファインピッ
チ化・薄型化が可能である。しかも低コストで製造でき
る。
【００５４】透明な絶縁体フィルムを用いたものでは、
製造検査の幾つかを目視により容易に行うことができ低
コスト化につながる。特に、ポリイミド等の耐熱性の高
いフィルム基板を使用すれば金−金熱圧着工法を用いこ
とができるため高い信頼性を確保することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。
【図２】(a) (b) は、図１の実施例半導体装置の裏面側
から見た拡大平面図である。
【図３】(a) (b) は、実施例の半導体装置の製造過程を
説明する断面図である。
【図４】実施例の半導体装置の製造過程を説明する断面
図である。
【図５】実施例の半導体装置の製造過程を説明する断面
図である。
【図６】実施例の半導体装置の製造過程を説明する断面
図である。
【図７】実施例の半導体装置の製造過程を説明する断面
図である。
【図８】本発明の半導体装置の他の実施例を示す断面図
である。
【図９】従来の半導体装置の一例を示す断面図である。
【符号の説明】
(1) …半導体チップ (1a)…チップパッド (2) …バンプ (3) …絶縁体フィルム（ポリイミドフィルム） (3a)…貫通孔 (4a)…基板パッド (4b)…配線部 (4c)…ＢＧＡパッド (4d)…Ｃｕメッキ層 (4e)…Ｎｉメッキ層 (4f)…Ａｕメッキ層 (5) …フィルム基板 (6) …封止樹脂 (7) …はんだボール (8) …フィラー

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 片面に複数のチップパッド(1a)を有した
    半導体チップ(1) と、絶縁体フィルム(3) に前記チップ
    パッド(1a)と対面する接続面に向かって縮径していて断
    面がテーパ状の貫通孔(3a)を所望の配列で設け、前記接
    続面の前記貫通孔(3a)に対応する位置には複数のＢＧＡ
    パッド(4c)を、前記半導体チップ(1)のチップパッド(1
    a)と対応する位置には前記接続面に基板パッド(4a)を、
    更に前記基板パッド(4a)と前記ＢＧＡパッド(4c)とを電
    気接続する配線部(4b)をそれぞれ前記接続面に直接被着
    させて形成してなるフィルム基板(5) と、個々の前記チ
    ップパッド(1a)と前記基板パッド(4a)の対応するもの同
    士の間に介在して両者を接合するバンプ(2) と、前記基
    板(5) の他方面側から前記ＢＧＡパッド(4a)の裏面に接
    合されたはんだボール(7) とで構成された半導体装置。
  2. 【請求項２】 片面に複数のチップパッド(1a)を有した
    半導体チップ(1) と、透明な絶縁体フィルム(3) に貫通
    孔(3a)を所望の配列で設け、前記接続面の前記貫通孔(3
    a)に対応する位置には複数のＢＧＡパッド(4c)を、前記
    半導体チップ(1) のチップパッド(1a)と対応する位置に
    は前記接続面に基板パッド(4a)を、更に前記基板パッド
    (4a)と前記ＢＧＡパッド(4c)とを電気接続する配線部(4
    b)をそれぞれ前記接続面に直接被着させて形成してなる
    フィルム基板(5) と、個々の前記チップパッド(1a)と前
    記基板パッド(4a)の対応するもの同士の間に介在して両
    者を接合するバンプ(2) と、前記基板(5) の他方面側か
    ら前記ＢＧＡパッド(4a)の裏面に接合されたはんだボー
    ル(7) とで構成された半導体装置。
  3. 【請求項３】 前記バンプ(2) がＡｕ材でなるか若しく
    はＮｉ／Ａｕ又はＡｕメッキ処理が施されており、前記
    基板パッド(4a)がＡｕ材でなるか若しくはＮｉ／Ａｕ又
    はＡｕメッキ処理が施されていることを特徴とする請求
    項１又は２に記載の半導体装置。
  4. 【請求項４】 前記バンプ(2) 及び前記基板パッド(4a)
    の一方若しくは両方の接続面上の有機系不純物がプラズ
    マ照射工程によるクリーニング処理によって除去された
    後にフリップチップ接続されていることを特徴とする請
    求項３に記載の半導体装置。
  5. 【請求項５】 前記貫通孔(3a)のテーパ部接続面側の先
    端鋭角部の縦断面部角度を６０°以下にした請求項１に
    記載の半導体装置。
  6. 【請求項６】 前記バンプ(2) がＡｕ材でなるか若しく
    はＮｉ／Ａｕ又はＡｕメッキ処理が施されており、前記
    基板パッド(4a)がＡｕ材でなるか若しくはＮｉ／Ａｕ又
    はＡｕメッキ処理が施されていることを特徴とする請求
    項５に記載の半導体装置。
  7. 【請求項７】 前記バンプ(2) 及び前記基板パッド(4a)
    の一方若しくは両方の接続面上の有機系不純物をプラズ
    マ照射工程によるクリーニング処理によって除去した後
    にフリップチップ接続されていることを特徴とする請求
    項６に記載の半導体装置。
  8. 【請求項８】 ＢＧＡパッド(4c)の裏面側にメッキ処理
    が施されていることを特徴とする請求項１〜７のいずれ
    か１項に記載の半導体装置。
  9. 【請求項９】 前記半導体チップ(1) と前記フィルム基
    板(5) の間の空間部に封止樹脂(6) を充填したことを特
    徴とする請求項１〜８のいずれか１項に記載の半導体装
    置。
  10. 【請求項１０】 前記封止樹脂にフィラー(8) を混入さ
    せたことを特徴とする請求項９に記載の半導体装置。
  11. 【請求項１１】 前記フィラー(8) が金属体であること
    を特徴とする請求項１０に記載の半導体装置。
JP11197285A 1999-07-12 1999-07-12 半導体装置 Pending JP2001024085A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11197285A JP2001024085A (ja) 1999-07-12 1999-07-12 半導体装置
KR1020000039578A KR20010069987A (ko) 1999-07-12 2000-07-11 반도체 장치
US09/614,314 US6400034B1 (en) 1999-07-12 2000-07-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11197285A JP2001024085A (ja) 1999-07-12 1999-07-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2001024085A true JP2001024085A (ja) 2001-01-26

Family

ID=16371931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11197285A Pending JP2001024085A (ja) 1999-07-12 1999-07-12 半導体装置

Country Status (3)

Country Link
US (1) US6400034B1 (ja)
JP (1) JP2001024085A (ja)
KR (1) KR20010069987A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6991965B2 (en) 2002-12-13 2006-01-31 Nec Electronics Corporation Production method for manufacturing a plurality of chip-size packages
US8981543B2 (en) 2012-07-31 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package and method of forming the same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400574B1 (en) * 2000-05-11 2002-06-04 Micron Technology, Inc. Molded ball grid array
US6713318B2 (en) * 2001-03-28 2004-03-30 Intel Corporation Flip chip interconnection using no-clean flux
US6601753B2 (en) * 2001-05-17 2003-08-05 Visteon Global Technologies, Inc. Void-free die attachment method with low melting metal
US20040232560A1 (en) * 2003-05-22 2004-11-25 Chao-Yuan Su Flip chip assembly process and substrate used therewith
US7259468B2 (en) * 2004-04-30 2007-08-21 Advanced Chip Engineering Technology Inc. Structure of package
TWI254428B (en) * 2004-11-24 2006-05-01 Advanced Chip Eng Tech Inc FCBGA package structure
KR20110064471A (ko) * 2009-12-08 2011-06-15 삼성전기주식회사 패키지 기판 및 그의 제조방법
JP5548060B2 (ja) * 2010-07-28 2014-07-16 株式会社東芝 半導体装置
JP5281122B2 (ja) * 2011-06-16 2013-09-04 株式会社フジクラ 接合方法、及び、製造方法
TWI443761B (zh) * 2011-09-14 2014-07-01 Manufacturing method for flip chip packaging
CN104509231A (zh) * 2012-07-28 2015-04-08 莱尔德技术股份有限公司 泡沫上覆有金属化膜的接触件
CN103646943A (zh) * 2013-09-30 2014-03-19 南通富士通微电子股份有限公司 晶圆封装结构
CN105023900A (zh) * 2015-08-11 2015-11-04 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装结构及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3142723B2 (ja) * 1994-09-21 2001-03-07 シャープ株式会社 半導体装置及びその製造方法
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
JP3176542B2 (ja) * 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
JP3248149B2 (ja) * 1995-11-21 2002-01-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
JP3481117B2 (ja) * 1998-02-25 2003-12-22 富士通株式会社 半導体装置及びその製造方法
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6991965B2 (en) 2002-12-13 2006-01-31 Nec Electronics Corporation Production method for manufacturing a plurality of chip-size packages
US8981543B2 (en) 2012-07-31 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package and method of forming the same

Also Published As

Publication number Publication date
US6400034B1 (en) 2002-06-04
KR20010069987A (ko) 2001-07-25

Similar Documents

Publication Publication Date Title
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
TW502353B (en) Flip chip assembly structure for semiconductor device and its assembling method
US6163463A (en) Integrated circuit chip to substrate interconnection
TW512498B (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6214642B1 (en) Area array stud bump flip chip device and assembly process
US20030094700A1 (en) Light signal processing system
US20020171152A1 (en) Flip-chip-type semiconductor device and manufacturing method thereof
EP0915505A1 (en) Semiconductor device package, manufacturing method thereof and circuit board therefor
JP2004335641A (ja) 半導体素子内蔵基板の製造方法
KR20010098592A (ko) 반도체패키지 및 그 제조방법
JP2001024085A (ja) 半導体装置
JP2011210773A (ja) 半導体装置の構造および製造方法
US6841884B2 (en) Semiconductor device
JPWO2007096946A1 (ja) 実装体及びその製造方法
JP2004207566A (ja) 半導体装置、表示装置、及び、その製造方法
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
JP2000133738A (ja) チップスケ―ルパッケ―ジの製造方法
JPH0266953A (ja) 半導体素子の実装構造およびその製造方法
KR20020026854A (ko) 반도체 장치 제조 방법
JP2002198458A (ja) 半導体装置及び半導体装置製造方法
JP2000150716A (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP2004047537A (ja) 半導体装置及びその製造方法
JPH1140624A (ja) 半導体装置のリペア方法
WO2018198544A1 (ja) 半導体装置の製造方法および半導体装置
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020924